JP2828152B2 - 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 - Google Patents
薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法Info
- Publication number
- JP2828152B2 JP2828152B2 JP4023986A JP2398692A JP2828152B2 JP 2828152 B2 JP2828152 B2 JP 2828152B2 JP 4023986 A JP4023986 A JP 4023986A JP 2398692 A JP2398692 A JP 2398692A JP 2828152 B2 JP2828152 B2 JP 2828152B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- binary material
- silicon
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜形成方法、シリコ
ン薄膜及びシリコン薄膜トランジスタの形成方法に関す
る。
ン薄膜及びシリコン薄膜トランジスタの形成方法に関す
る。
【０００２】近年、薄膜トランジスタ（以下、ＴＦＴと
称する）は液晶表示パネル、エレクトロルミネッセンス
等の駆動素子として、使用されるようになった。このよ
うな液晶表示パネルは、例えば薄型の液晶テレビや情報
端末として使用されている。
称する）は液晶表示パネル、エレクトロルミネッセンス
等の駆動素子として、使用されるようになった。このよ
うな液晶表示パネルは、例えば薄型の液晶テレビや情報
端末として使用されている。
【０００３】ＴＦＴは、通常ガラス基板の上にマトリッ
クス状に形成され、ガラス基板が軟化しないような比較
的低温のプロセスで形成される。したがって、低温のプ
ロセスで高い移動度を有するＴＦＴを実現することが要
求される。
クス状に形成され、ガラス基板が軟化しないような比較
的低温のプロセスで形成される。したがって、低温のプ
ロセスで高い移動度を有するＴＦＴを実現することが要
求される。
【０００４】
【従来の技術】従来のＴＦＴは、ＣＶＤ法によりガラス
基板上に形成された非晶質シリコン薄膜または結晶粒が
ごく微細な結晶性のよくない多結晶シリコン薄膜を活性
層としている。
基板上に形成された非晶質シリコン薄膜または結晶粒が
ごく微細な結晶性のよくない多結晶シリコン薄膜を活性
層としている。
【０００５】
【発明が解決しようとする課題】しかし、このようなシ
リコン薄膜を用いたＴＦＴによれば、キャリアの移動度
を大きくできないという問題がある。
リコン薄膜を用いたＴＦＴによれば、キャリアの移動度
を大きくできないという問題がある。
【０００６】これに対して、高温の熱処理を行って結晶
性を良くすることも可能であるが、大型ガラス基板を使
用する場合、約４００℃の温度を超えるとガラス基板に
変形が生じ易くなるという不都合があり、ガラス基板を
軟化点以上の温度にすることは実用上できない。
性を良くすることも可能であるが、大型ガラス基板を使
用する場合、約４００℃の温度を超えるとガラス基板に
変形が生じ易くなるという不都合があり、ガラス基板を
軟化点以上の温度にすることは実用上できない。
【０００７】また、絶縁性基板上に非晶質シリコン薄膜
または微細結晶粒の多結晶シリコン薄膜を形成した後、
レーザーアニールにより一部分づつ多結晶化または単結
晶化を進めて、全域に及ぼすことも試みられているが、
工程に要する時間が長く、また、大面積を均一に処理す
ることが困難である。
または微細結晶粒の多結晶シリコン薄膜を形成した後、
レーザーアニールにより一部分づつ多結晶化または単結
晶化を進めて、全域に及ぼすことも試みられているが、
工程に要する時間が長く、また、大面積を均一に処理す
ることが困難である。
【０００８】本発明はこのような問題に鑑みてなされた
ものであって、低温で結晶性のよいシリコンの薄膜を得
るための薄膜形成方法及びシリコン薄膜とシリコン薄膜
トランジスタの製造方法を提供することを目的とする。
ものであって、低温で結晶性のよいシリコンの薄膜を得
るための薄膜形成方法及びシリコン薄膜とシリコン薄膜
トランジスタの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題は、以下の
（１）〜（１８）の発明によって解決される。 （１）図１、図２に例示するように、二元系材料を構成
する各原子を別々に含む第１及び第２の雰囲気に交互に
曝す原子層堆積法により、ガラス、酸化シリコン、窒化
シリコン、酸化窒化シリコンのいずれかよりなる下地層
１の上にＡｌ２Ｏ３、ＩＩＩ−Ｖ族半導体、ＺｎＳのい
ずれかよりなる多結晶の二元系材料膜２を成長し、前記
二元系材料膜２上に４００℃以下の基板温度で多結晶シ
リコン膜３を成長することを特徴とする薄膜形成方法に
よって解決する。
（１）〜（１８）の発明によって解決される。 （１）図１、図２に例示するように、二元系材料を構成
する各原子を別々に含む第１及び第２の雰囲気に交互に
曝す原子層堆積法により、ガラス、酸化シリコン、窒化
シリコン、酸化窒化シリコンのいずれかよりなる下地層
１の上にＡｌ２Ｏ３、ＩＩＩ−Ｖ族半導体、ＺｎＳのい
ずれかよりなる多結晶の二元系材料膜２を成長し、前記
二元系材料膜２上に４００℃以下の基板温度で多結晶シ
リコン膜３を成長することを特徴とする薄膜形成方法に
よって解決する。
【００１０】（２）図１、２に例示するように、前記二
元系材料膜２上への前記多結晶シリコン膜３の成長は、
前記二元系材料膜２の形成後に真空を破らずに行われる
ことを特徴とする（１）記載の薄膜形成方法により解決
する。
元系材料膜２上への前記多結晶シリコン膜３の成長は、
前記二元系材料膜２の形成後に真空を破らずに行われる
ことを特徴とする（１）記載の薄膜形成方法により解決
する。
【００１１】
【００１２】（３）図１に例示するように、前記多結晶
シリコン膜３の成長を、水素とシランを含むガスを用い
るプラズマ化学気相堆積法により行うことを特徴とする
（１）記載の薄膜形成方法により解決する。
シリコン膜３の成長を、水素とシランを含むガスを用い
るプラズマ化学気相堆積法により行うことを特徴とする
（１）記載の薄膜形成方法により解決する。
【００１３】
【００１４】（４）図１、２、３に例示するように、前
記二元系材料膜１２をＡｌ２Ｏ３から形成する工程は、
酸素を含む前記第１の雰囲気とアルミニウムを含む前記
第２の雰囲気に交互に前記下地層１を曝してＡｌ２Ｏ３
よりなる前記二元系材料膜１２を成長し、さらに前記ア
ルミニウムを含む前記第２の雰囲気で前記二元系材料膜
を成長することによってを終了し、その工程の後、前記
二元系材料膜１２を大気に曝すことなく、前記Ａｌ２Ｏ
３よりなる前記二元系材料膜１２上に前記多結晶シリコ
ン膜１３を形成することを特徴とする（１）記載の薄膜
形成方法により解決する。
記二元系材料膜１２をＡｌ２Ｏ３から形成する工程は、
酸素を含む前記第１の雰囲気とアルミニウムを含む前記
第２の雰囲気に交互に前記下地層１を曝してＡｌ２Ｏ３
よりなる前記二元系材料膜１２を成長し、さらに前記ア
ルミニウムを含む前記第２の雰囲気で前記二元系材料膜
を成長することによってを終了し、その工程の後、前記
二元系材料膜１２を大気に曝すことなく、前記Ａｌ２Ｏ
３よりなる前記二元系材料膜１２上に前記多結晶シリコ
ン膜１３を形成することを特徴とする（１）記載の薄膜
形成方法により解決する。
【００１５】（５）図３に例示するように、前記Ａｌ２
Ｏ３よりなる前記二元系材料膜１２は、前記多結晶シリ
コン膜１３の形成位置に移動されるまでアルミニウム含
有ガスに曝されていることを特徴とする（４）記載の薄
膜形成方法により解決する。
Ｏ３よりなる前記二元系材料膜１２は、前記多結晶シリ
コン膜１３の形成位置に移動されるまでアルミニウム含
有ガスに曝されていることを特徴とする（４）記載の薄
膜形成方法により解決する。
【００１６】（６）図３に例示するように、前記アルミ
ニウム含有ガスは、Ａｌ（ＣＨ３）３であることを特徴
とする（５）記載の薄膜形成方法により解決する。 （７）図４、５に例示するように、二元系材料の２原子
のうちの一方と他方を順に含みかつ基板加熱温度が異な
る複数のガス雰囲気Ｃ１１〜Ｃ１４中に、基板１を順次
移動させて該基板１の上に異なる２つの原子層１４ａ〜
１４ｄを交互に積層する前工程と、最終の前記ガス雰囲
気Ｃ１４から取り出した前記基板１を、前記二元系材料
を構成する各原子を別々に含む２つの雰囲気に交互に曝
す原子層堆積法によって前記原子層１４ａ〜１４ｄの上
に二元系材料層１４を成長する後工程とを有することを
特徴とする薄膜形成方法により解決する。
ニウム含有ガスは、Ａｌ（ＣＨ３）３であることを特徴
とする（５）記載の薄膜形成方法により解決する。 （７）図４、５に例示するように、二元系材料の２原子
のうちの一方と他方を順に含みかつ基板加熱温度が異な
る複数のガス雰囲気Ｃ１１〜Ｃ１４中に、基板１を順次
移動させて該基板１の上に異なる２つの原子層１４ａ〜
１４ｄを交互に積層する前工程と、最終の前記ガス雰囲
気Ｃ１４から取り出した前記基板１を、前記二元系材料
を構成する各原子を別々に含む２つの雰囲気に交互に曝
す原子層堆積法によって前記原子層１４ａ〜１４ｄの上
に二元系材料層１４を成長する後工程とを有することを
特徴とする薄膜形成方法により解決する。
【００１７】(12)図４、５に例示するように、(11)記載
の方法により形成された二元系材料層の上にシリコン膜
１５を成長する工程とを有することを特徴とする薄膜形
成方法により達成する。
の方法により形成された二元系材料層の上にシリコン膜
１５を成長する工程とを有することを特徴とする薄膜形
成方法により達成する。
【００１８】（８）図６、７、８に例示するように、
（１）、（２）、（４）又は（７）記載の薄膜形成方法
によって下地層１の上にＡｌ２Ｏ３よりなる前記二元系
材料膜２と前記多結晶シリコン膜３を形成する工程と、
前記多結晶シリコン膜３の上にゲート絶縁膜４を介して
ゲート電極５を形成する工程と、前記ゲート電極５の両
側の前記多結晶シリコン膜３にソース層６及びトルイン
層６を形成する工程とを有することを特徴とするシリコ
ン薄膜トランジスタの形成方法により解決する。
（１）、（２）、（４）又は（７）記載の薄膜形成方法
によって下地層１の上にＡｌ２Ｏ３よりなる前記二元系
材料膜２と前記多結晶シリコン膜３を形成する工程と、
前記多結晶シリコン膜３の上にゲート絶縁膜４を介して
ゲート電極５を形成する工程と、前記ゲート電極５の両
側の前記多結晶シリコン膜３にソース層６及びトルイン
層６を形成する工程とを有することを特徴とするシリコ
ン薄膜トランジスタの形成方法により解決する。
【００１９】（９）図２に例示するように、（−１０１
２）面に優先配向して形成されるＡｌ２Ｏ３膜２の上
に、（１００）面に優先配向して多結晶シリコン３か成
長されることを特徴とする多層構造膜により解決する。
２）面に優先配向して形成されるＡｌ２Ｏ３膜２の上
に、（１００）面に優先配向して多結晶シリコン３か成
長されることを特徴とする多層構造膜により解決する。
【００２０】（１０）図９、図１０に例示するように、
ガラス、酸化シリコン、窒化シリコン、酸化窒化シリコ
ンのいずれかよりなる下地層１ａの上にゲート電極１ｂ
を形成する工程と、二元系材料を構成する各原子を別々
に含む第１のガスと第２のガスを交互に曝す原子層堆積
法によって、Ａｌ２Ｏ３、ＺｎＳ、ＩＩＩ−Ｖ族半導体
のいずれかからなる多結晶の二元系材料膜２を前記下地
層１ａ及び前記ゲート電極１ｂの上に成長する工程と、
前記二元系材料膜２の上に多結晶シリコン膜３を４００
℃以下の温度で形成する工程と、前記多結晶シリコン膜
３上にソース電極１１ａとドレイン電極１１ｂを形成す
る工程とを有することを特徴とするシリコン薄膜トラン
ジスタの形成方法によって解決する。
ガラス、酸化シリコン、窒化シリコン、酸化窒化シリコ
ンのいずれかよりなる下地層１ａの上にゲート電極１ｂ
を形成する工程と、二元系材料を構成する各原子を別々
に含む第１のガスと第２のガスを交互に曝す原子層堆積
法によって、Ａｌ２Ｏ３、ＺｎＳ、ＩＩＩ−Ｖ族半導体
のいずれかからなる多結晶の二元系材料膜２を前記下地
層１ａ及び前記ゲート電極１ｂの上に成長する工程と、
前記二元系材料膜２の上に多結晶シリコン膜３を４００
℃以下の温度で形成する工程と、前記多結晶シリコン膜
３上にソース電極１１ａとドレイン電極１１ｂを形成す
る工程とを有することを特徴とするシリコン薄膜トラン
ジスタの形成方法によって解決する。
【００２１】
【００２２】（１１）図１１に例示するように、ガラ
ス、酸化シリコン、窒化シリコン、酸化窒化シリコンの
いずれかよりなる下地層１の上にソース電極３１とトル
イン電極３２を形成する工程と、二元系材料を構成する
各原子を別々に含む第１のガスと第２のガスを交互に曝
す原子層堆積法によって、Ａｌ２Ｏ３、ＺｎＳ、ＩＩＩ
−Ｖ族半導体のいずれかからなる多結晶の二元系材料膜
３３を前記下地層１、ソース電極３３及びドルイン電極
３２の上に成長する工程と、前記二元系材料膜３３ａ上
に４００℃以下の温度で多結晶シリコン膜３４を形成す
る工程と、前記多結晶シリコン膜３４上に絶縁膜３５を
介してゲート電極３６を形成する工程とを有することを
特徴とするシリコン薄膜トランジスタの形成方法により
解決する。
ス、酸化シリコン、窒化シリコン、酸化窒化シリコンの
いずれかよりなる下地層１の上にソース電極３１とトル
イン電極３２を形成する工程と、二元系材料を構成する
各原子を別々に含む第１のガスと第２のガスを交互に曝
す原子層堆積法によって、Ａｌ２Ｏ３、ＺｎＳ、ＩＩＩ
−Ｖ族半導体のいずれかからなる多結晶の二元系材料膜
３３を前記下地層１、ソース電極３３及びドルイン電極
３２の上に成長する工程と、前記二元系材料膜３３ａ上
に４００℃以下の温度で多結晶シリコン膜３４を形成す
る工程と、前記多結晶シリコン膜３４上に絶縁膜３５を
介してゲート電極３６を形成する工程とを有することを
特徴とするシリコン薄膜トランジスタの形成方法により
解決する。
【００２３】
【作 用】本発明によれば、図１、２、７、８、１０に
例示するように、ガラス、酸化シリコン、窒化シリコ
ン、酸化窒化シリコンのいずれかよりなる下地層１，１
６上に原子層堆積法によりＡｌ２Ｏ３、ＩＩＩ−Ｖ族半
導体、ＺｎＳのいずれかよりなる多結晶の二元系材料膜
２を成長し、その上に多結晶シリコン膜３を成長する。
このようにすれば、下地がガラス基板であってもその上
方に４００℃以下の低温で結晶粒の大きな多結晶シリコ
ン膜３、１８が得られる。
例示するように、ガラス、酸化シリコン、窒化シリコ
ン、酸化窒化シリコンのいずれかよりなる下地層１，１
６上に原子層堆積法によりＡｌ２Ｏ３、ＩＩＩ−Ｖ族半
導体、ＺｎＳのいずれかよりなる多結晶の二元系材料膜
２を成長し、その上に多結晶シリコン膜３を成長する。
このようにすれば、下地がガラス基板であってもその上
方に４００℃以下の低温で結晶粒の大きな多結晶シリコ
ン膜３、１８が得られる。
【００２４】また、多結晶の二元系材料膜２上での多結
晶シリコン膜３の成長を、真空を破らずに行うようにす
れば、汚染のない結晶性のよい多結晶シリコン膜３が得
られる。その二元系材料膜２としては、Ａｌ２Ｏ３膜、
ＩＩＩ族とＶ族の元素からなる半導体膜、ＺｎＳがあ
り、Ａｌ２Ｏ３膜ではその優先配向は（−１０１２）面
であり、その上には（１００）面に優先配向して結晶粒
の大きな多結晶シリコン膜が形成される。
晶シリコン膜３の成長を、真空を破らずに行うようにす
れば、汚染のない結晶性のよい多結晶シリコン膜３が得
られる。その二元系材料膜２としては、Ａｌ２Ｏ３膜、
ＩＩＩ族とＶ族の元素からなる半導体膜、ＺｎＳがあ
り、Ａｌ２Ｏ３膜ではその優先配向は（−１０１２）面
であり、その上には（１００）面に優先配向して結晶粒
の大きな多結晶シリコン膜が形成される。
【００２５】さらに、原子層堆積法により形成した二元
系材料膜２の上に多結晶のシリコン膜３を形成する場合
に、基体温度を４００℃以下にしても良質な膜が形成さ
れるので、下地が例えガラス基板であっても熱による変
形が抑制される。
系材料膜２の上に多結晶のシリコン膜３を形成する場合
に、基体温度を４００℃以下にしても良質な膜が形成さ
れるので、下地が例えガラス基板であっても熱による変
形が抑制される。
【００２６】なお、シリコン膜３の形成方法としては例
えばシランと水素を含むガスを用いたプラズマＣＶＤ法
があり、これによれば、低温で多結晶シリコン成長が可
能になり、基体１の変形の発生が防止される。
えばシランと水素を含むガスを用いたプラズマＣＶＤ法
があり、これによれば、低温で多結晶シリコン成長が可
能になり、基体１の変形の発生が防止される。
【００２７】また、図７に例示するように、Al2O3 膜１
７の下地としてSiO2、 SiN、SiONの絶縁膜１６を形成す
ると、そのAl2O3 膜１７が（-1 0 1 2）面に優先配向し
て成長し易くなり、その上に形成されるシリコン膜１８
の膜質がさらに向上する。
７の下地としてSiO2、 SiN、SiONの絶縁膜１６を形成す
ると、そのAl2O3 膜１７が（-1 0 1 2）面に優先配向し
て成長し易くなり、その上に形成されるシリコン膜１８
の膜質がさらに向上する。
【００２８】また、本発明では図１〜３に例示するよう
に、基体１に原子層堆積法によりAl2O3 膜２を成長し、
つづいて大気に曝すことなくその上に多結晶シリコン膜
３を成長するようにしているので、汚染のない結晶性の
良い多結晶シリコン膜３が得られる。この場合、Al2O3
膜２の最終の成長をアルミニウムを含む雰囲気に曝す
と、Al2O3 膜２の最上面がアルミニウム面となり、Al2O
3 層２上にシリコンが成長し易くなる。
に、基体１に原子層堆積法によりAl2O3 膜２を成長し、
つづいて大気に曝すことなくその上に多結晶シリコン膜
３を成長するようにしているので、汚染のない結晶性の
良い多結晶シリコン膜３が得られる。この場合、Al2O3
膜２の最終の成長をアルミニウムを含む雰囲気に曝す
と、Al2O3 膜２の最上面がアルミニウム面となり、Al2O
3 層２上にシリコンが成長し易くなる。
【００２９】また、図３に例示するように、Al2O3 膜１
２を形成した後に、基体１をアルミニウム含有ガスに曝
しながらシリコン膜１３の形成領域まで移動しているの
で、その表面への他の元素の付着が阻止される。アルミ
ニウム含有ガスをAl(CH3)3とすれば、成長雰囲気中に含
まれるH2O 等のガスと最表面のアルミニウムとの反応が
Al(CH3)3ガスによって遮断され、しかもアルミニウムの
成長は抑制される。
２を形成した後に、基体１をアルミニウム含有ガスに曝
しながらシリコン膜１３の形成領域まで移動しているの
で、その表面への他の元素の付着が阻止される。アルミ
ニウム含有ガスをAl(CH3)3とすれば、成長雰囲気中に含
まれるH2O 等のガスと最表面のアルミニウムとの反応が
Al(CH3)3ガスによって遮断され、しかもアルミニウムの
成長は抑制される。
【００３０】さらに、Al2O3 膜の膜質を向上するために
は、基体との界面状態が重要である。この場合、図４、
５に例示するように、複数の反応室でAl2O3 膜の初期の
数原子層１４ａ〜１４ｄを形成するようにすると、その
制御範囲が広くなって良好なヘテロ界面が得られ、この
上に形成するAl2O3 膜１４とシリコン膜１５の膜質がさ
らに向上する。
は、基体との界面状態が重要である。この場合、図４、
５に例示するように、複数の反応室でAl2O3 膜の初期の
数原子層１４ａ〜１４ｄを形成するようにすると、その
制御範囲が広くなって良好なヘテロ界面が得られ、この
上に形成するAl2O3 膜１４とシリコン膜１５の膜質がさ
らに向上する。
【００３１】また、図６〜１０に例示するように、原子
層堆積法により二元系材料膜の上の多結晶シリコン膜を
チャネル領域としたシリコン薄膜トランジスタを形成す
ると、その領域のキャリアの移動度が大きくなり、トラ
ンジスタ特性が向上する。
層堆積法により二元系材料膜の上の多結晶シリコン膜を
チャネル領域としたシリコン薄膜トランジスタを形成す
ると、その領域のキャリアの移動度が大きくなり、トラ
ンジスタ特性が向上する。
【００３２】また、図１１に例示するように、スタガー
型シリコン薄膜トランジスタを形成する場合には、原子
層堆積法によりＡｌＰ、ＧａＰ等の二元系半導体層３３
を形成して、その上に多結晶シリコン膜３４を積層する
と、その膜は配向性が良く、しかもシリコンと格子定数
が非常に近いために多結晶シリコン膜３４の膜質が良好
になり、ここに形成されるトランジスタの特性はさらに
良くなる。
型シリコン薄膜トランジスタを形成する場合には、原子
層堆積法によりＡｌＰ、ＧａＰ等の二元系半導体層３３
を形成して、その上に多結晶シリコン膜３４を積層する
と、その膜は配向性が良く、しかもシリコンと格子定数
が非常に近いために多結晶シリコン膜３４の膜質が良好
になり、ここに形成されるトランジスタの特性はさらに
良くなる。
【００３３】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明のシリコン薄膜を形成する装置の一例を
示す概念図である。この装置は原子層堆積装置（ＡＬＤ
装置）とプラズマＣＶＤ装置（Ｐ−ＣＶＤ装置）を備
え、さらに、真空を破らずに両者の反応チャンバに基体
を搬送できる機構を備えている。
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明のシリコン薄膜を形成する装置の一例を
示す概念図である。この装置は原子層堆積装置（ＡＬＤ
装置）とプラズマＣＶＤ装置（Ｐ−ＣＶＤ装置）を備
え、さらに、真空を破らずに両者の反応チャンバに基体
を搬送できる機構を備えている。
【００３４】図１において、１は基体、C1，C2は反応チ
ャンバ、Ｌはロードロック、Ｎ1 〜Ｎ5 はガス導入口、
OFはオリフィス弁、Ｖ1 〜Ｖ5 は弁、Ｐ1 、Ｐ2 は真空
排気系機構を表す。また、図示しないが、両反応チャン
バC1，C2とも基体１を加熱する機構と基体１を搬送する
機構を備えている。
ャンバ、Ｌはロードロック、Ｎ1 〜Ｎ5 はガス導入口、
OFはオリフィス弁、Ｖ1 〜Ｖ5 は弁、Ｐ1 、Ｐ2 は真空
排気系機構を表す。また、図示しないが、両反応チャン
バC1，C2とも基体１を加熱する機構と基体１を搬送する
機構を備えている。
【００３５】原子層堆積装置として、例えば特開平2- 7
4029号公報に開示されている薄膜形成装置を使用するこ
とができる。この装置は、図１に示すように、扇状の反
応チャンバＣ1 の中央部を不活性ガスのアルゴンバリア
ガスが流れるようにガス導入口Ｎ1 が配置され、その中
心から対称な左右の位置にガス導入口Ｎ2 、Ｎ3 が配置
され、扇の要の部分にはオリフィス弁OFとその排気側に
真空排気系機構Ｐ1 としてターボ分子ポンプが配置され
ている。
4029号公報に開示されている薄膜形成装置を使用するこ
とができる。この装置は、図１に示すように、扇状の反
応チャンバＣ1 の中央部を不活性ガスのアルゴンバリア
ガスが流れるようにガス導入口Ｎ1 が配置され、その中
心から対称な左右の位置にガス導入口Ｎ2 、Ｎ3 が配置
され、扇の要の部分にはオリフィス弁OFとその排気側に
真空排気系機構Ｐ1 としてターボ分子ポンプが配置され
ている。
【００３６】プラズマＣＶＤ装置としては、ガス導入口
Ｎ4 ，Ｎ5 、真空排気系機構Ｐ2 や図示しない電極とこ
れに電圧を印加する電源、基板加熱機構等を備えた通常
のものを使用することができる。
Ｎ4 ，Ｎ5 、真空排気系機構Ｐ2 や図示しない電極とこ
れに電圧を印加する電源、基板加熱機構等を備えた通常
のものを使用することができる。
【００３７】図１に示す装置を用いて、基体となるガラ
ス基板１にシリコン薄膜を形成する例を第１の実施例と
して示す。図２（ａ），（ｂ）はシリコン薄膜の形成工
程を示す断面図であり、１はガラス基板、２はＡｌ２Ｏ
３膜、２ａ〜２ｎは酸素原子層とアルミニウム原子層が
交互に配置された単原子層、３は結晶シリコン膜を表
す。なお、ガラス基板１は例えば硼珪酸ガラス基板であ
る。なお、結晶シリコン膜は、結晶性の良い多結晶のシ
リコン膜を意味している（以下の実施例でも同様であ
る。）。
ス基板１にシリコン薄膜を形成する例を第１の実施例と
して示す。図２（ａ），（ｂ）はシリコン薄膜の形成工
程を示す断面図であり、１はガラス基板、２はＡｌ２Ｏ
３膜、２ａ〜２ｎは酸素原子層とアルミニウム原子層が
交互に配置された単原子層、３は結晶シリコン膜を表
す。なお、ガラス基板１は例えば硼珪酸ガラス基板であ
る。なお、結晶シリコン膜は、結晶性の良い多結晶のシ
リコン膜を意味している（以下の実施例でも同様であ
る。）。
【００３８】まず、基板であるガラス基板１を原子層堆
積装置の真空チャンバＣ1 内に配置する。ガラス基板１
はアルゴンバリアガスが流れている層を横切って左右に
往復する機構（図示せず）に取り付けられている。
積装置の真空チャンバＣ1 内に配置する。ガラス基板１
はアルゴンバリアガスが流れている層を横切って左右に
往復する機構（図示せず）に取り付けられている。
【００３９】そして、ガラス基板１を３００℃に加熱
し、ターボ分子ポンプＰ1 により５×１０-7 Torr まで
排気する。次に、弁Ｖ1 を開いてアルゴンガスを５００
sccm流し、0.０１Torrになるようにオリフィス弁ＯＦを
絞りアルゴンガスの定常流を作る。
し、ターボ分子ポンプＰ1 により５×１０-7 Torr まで
排気する。次に、弁Ｖ1 を開いてアルゴンガスを５００
sccm流し、0.０１Torrになるようにオリフィス弁ＯＦを
絞りアルゴンガスの定常流を作る。
【００４０】ついで、弁Ｖ2 を開いて、１１０℃に加熱
した塩化アルミニウム（AlCl3 ）蒸気をガス導入口Ｎ2
を通して反応チャンバＣ1 内に導入する。さらに、弁Ｖ
3 を開いて、２０℃に保った水容器から水蒸気（H2O ）
をガス導入口Ｎ3 を通して反応チャンバＣ1 内に導入す
る。
した塩化アルミニウム（AlCl3 ）蒸気をガス導入口Ｎ2
を通して反応チャンバＣ1 内に導入する。さらに、弁Ｖ
3 を開いて、２０℃に保った水容器から水蒸気（H2O ）
をガス導入口Ｎ3 を通して反応チャンバＣ1 内に導入す
る。
【００４１】この場合、アルゴンガスの定常流によって
塩化アルミニウム蒸気と水蒸気は隔てられ、混合しな
い。このときの反応チャンバＣ1 内の真空度は0.０１To
rrに維持されるようにする。
塩化アルミニウム蒸気と水蒸気は隔てられ、混合しな
い。このときの反応チャンバＣ1 内の真空度は0.０１To
rrに維持されるようにする。
【００４２】そして、定常流を乱さない速度、例えば往
復３秒の周期で、搬送機構上に載せたガラス基板１を塩
化アルミニウム蒸気雰囲気と水蒸気雰囲気の間で往復移
動させる。この往復移動を６０００回繰り返すことによ
って、ガラス基板１上に４０００Åの厚さのAl2O3 膜２
を成長した。成長の最終は塩化アルミニウム蒸気雰囲気
としてAl2O3 膜２の最上層2nにはAl層を形成した（図２
(a))。
復３秒の周期で、搬送機構上に載せたガラス基板１を塩
化アルミニウム蒸気雰囲気と水蒸気雰囲気の間で往復移
動させる。この往復移動を６０００回繰り返すことによ
って、ガラス基板１上に４０００Åの厚さのAl2O3 膜２
を成長した。成長の最終は塩化アルミニウム蒸気雰囲気
としてAl2O3 膜２の最上層2nにはAl層を形成した（図２
(a))。
【００４３】つづいて、ロードロックＬを開いてガラス
基板１をプラズマＣＶＤ装置の反応チャンバＣ2 に搬送
し、プラズマＣＶＤ法によりAl2O3 膜２上に厚さ１００
０Åの結晶シリコンを成長した。成長条件は、基体温度
を４００℃にし、ジシラン(Si2H6) 流量を１０sccm、水
素（Ｈ2)流量を５００sccm、チャンバ内圧力を0.5Torr
、放電電力を２００Ｗ、放電時間を３０分とする。
基板１をプラズマＣＶＤ装置の反応チャンバＣ2 に搬送
し、プラズマＣＶＤ法によりAl2O3 膜２上に厚さ１００
０Åの結晶シリコンを成長した。成長条件は、基体温度
を４００℃にし、ジシラン(Si2H6) 流量を１０sccm、水
素（Ｈ2)流量を５００sccm、チャンバ内圧力を0.5Torr
、放電電力を２００Ｗ、放電時間を３０分とする。
【００４４】このようにして、Ａｌ２Ｏ３膜２上に結晶
粒が大きな多結晶の結晶シリコン膜３が膜厚１０００Å
で形成された（図２（ｂ））。Ａｌ２Ｏ３膜２と結晶シ
リコン膜３の成長面の結晶方位を調べると、Ａｌ２Ｏ３
膜２の一部に（−１０１２）面の優先配向が見られ、結
晶シリコン膜３の一部に（１００）面の優先配向がみら
れた。
粒が大きな多結晶の結晶シリコン膜３が膜厚１０００Å
で形成された（図２（ｂ））。Ａｌ２Ｏ３膜２と結晶シ
リコン膜３の成長面の結晶方位を調べると、Ａｌ２Ｏ３
膜２の一部に（−１０１２）面の優先配向が見られ、結
晶シリコン膜３の一部に（１００）面の優先配向がみら
れた。
【００４５】なお、Al2O3 膜２上の結晶シリコン膜３の
成長は、プラズマＣＶＤ法の他に、低圧ＣＶＤ法やスパ
ッタ法により形成することもできる。また、第１の実施
例では原子層堆積膜としてAl2O3 膜を用いたが、その他
に、GaP膜、 AlP膜、AlN膜、 ZnS膜を原子層堆積法によ
り形成し、その上に結晶シリコン膜を成長することもで
きる。
成長は、プラズマＣＶＤ法の他に、低圧ＣＶＤ法やスパ
ッタ法により形成することもできる。また、第１の実施
例では原子層堆積膜としてAl2O3 膜を用いたが、その他
に、GaP膜、 AlP膜、AlN膜、 ZnS膜を原子層堆積法によ
り形成し、その上に結晶シリコン膜を成長することもで
きる。
【００４６】さらに、上記した例では、ガラス基板１の
上に直にAl2O3 膜２を形成するようにしているが、その
Al2O3 膜２の下地層として SiN、SiON、SiO2等の層を形
成すると、Al2O3 膜２の(-1 0 1 2)面の優先配向が生じ
易くなり、その上に積層する結晶シリコン膜３の膜質が
さらに向上する。
上に直にAl2O3 膜２を形成するようにしているが、その
Al2O3 膜２の下地層として SiN、SiON、SiO2等の層を形
成すると、Al2O3 膜２の(-1 0 1 2)面の優先配向が生じ
易くなり、その上に積層する結晶シリコン膜３の膜質が
さらに向上する。
【００４７】（ｂ）本発明の第２実施例の説明 第１実施例では、Al2O3 膜２の最上層２ｎとしてAl層を
形成しているが、AlはH2O と反応し易く、反応した場合
には、その上にシリコンがエピタキシャル成長し難くな
るので、清浄なAl面を出す必要がある。そのためには１
３００℃程度の前処理を行うことになるが、この温度条
件ではガラス基板１に変形が確実に生じるので適当でな
い。
形成しているが、AlはH2O と反応し易く、反応した場合
には、その上にシリコンがエピタキシャル成長し難くな
るので、清浄なAl面を出す必要がある。そのためには１
３００℃程度の前処理を行うことになるが、この温度条
件ではガラス基板１に変形が確実に生じるので適当でな
い。
【００４８】そこで、そのような高温の加熱処理を行う
ことなくAlの表面を清浄に保持したままでシリコンを成
長させる方法を第２の実施例として説明する。図３は、
本発明の第２実施例を示すシリコン薄膜工程を示す概念
図である。この実施例においても、図１に示す構造の装
置を使用する。
ことなくAlの表面を清浄に保持したままでシリコンを成
長させる方法を第２の実施例として説明する。図３は、
本発明の第２実施例を示すシリコン薄膜工程を示す概念
図である。この実施例においても、図１に示す構造の装
置を使用する。
【００４９】まず、第１実施例と同様に、ガラス基板１
を原子層堆積装置の反応チャンバC1内に配置する。そし
て、ガラス基板１を４００℃に加熱し、ターボ分子ポン
プＰ1 により５×１０-7Torrになるまで排気する。次
に、弁Ｖ1 を開いてアルゴンガス（Ar）を５００sccm流
し、0.０１Torrになるようにオリフィス弁OFを調整して
アルゴンガスの定常流を作る。
を原子層堆積装置の反応チャンバC1内に配置する。そし
て、ガラス基板１を４００℃に加熱し、ターボ分子ポン
プＰ1 により５×１０-7Torrになるまで排気する。次
に、弁Ｖ1 を開いてアルゴンガス（Ar）を５００sccm流
し、0.０１Torrになるようにオリフィス弁OFを調整して
アルゴンガスの定常流を作る。
【００５０】ついで、弁Ｖ2 を開いて、ガス導入口Ｎ2
を通してAl(CH3)3蒸気を反応チャンバC1内に導入する。
さらに、弁Ｖ3 を開いて、２０℃に保った水容器からガ
ス導入口Ｎ3 を通して水蒸気（H2O ）を反応チャンバＣ
1内に導入する。また、反応チャンバC1内の真空度を0.
０１Torrに維持する。
を通してAl(CH3)3蒸気を反応チャンバC1内に導入する。
さらに、弁Ｖ3 を開いて、２０℃に保った水容器からガ
ス導入口Ｎ3 を通して水蒸気（H2O ）を反応チャンバＣ
1内に導入する。また、反応チャンバC1内の真空度を0.
０１Torrに維持する。
【００５１】この場合、アルゴンガスの定常流によって
Al(CH3)3蒸気と H2O蒸気は隔てられて混合しない。さら
に、Al(CH3)3とH2O の供給時間をそれぞれ１秒となし、
アルゴンガスによるパージ時間を５秒となるように、搬
送機構上のガラス基板１をAl(CH3)3雰囲気とH2O 雰囲気
に往復移動させ、この往復移動を３００回繰り返すこと
により、ガラス基板１上に膜厚５００Åの多結晶又は単
結晶の Al2O3膜１２を成長する（図３(a))。
Al(CH3)3蒸気と H2O蒸気は隔てられて混合しない。さら
に、Al(CH3)3とH2O の供給時間をそれぞれ１秒となし、
アルゴンガスによるパージ時間を５秒となるように、搬
送機構上のガラス基板１をAl(CH3)3雰囲気とH2O 雰囲気
に往復移動させ、この往復移動を３００回繰り返すこと
により、ガラス基板１上に膜厚５００Åの多結晶又は単
結晶の Al2O3膜１２を成長する（図３(a))。
【００５２】この場合、成長の最終はAl(CH3)3雰囲気と
して Al2O3膜１２の最上層12ｎをAl層とする。この後
に、原子層体積装置の弁Ｖ3 を閉じ、続いて弁Ｖ1 、Ｖ
2 を閉じ、ロードロックＬを開いてガラス基板１をプラ
ズマＣＶＤ装置の反応チャンバＣ2 に搬送してから、再
びロードロックＬを閉める。この場合、図示しないガス
導入口を通して反応チャンバＣ2 内にAl(CH3)3を導入し
た状態にするとともに、ガラス基板１を Al2O3膜１２の
成長温度よりも低い温度、例えば３５０℃の温度に設定
してAlの成長を生じさせないようにする。
して Al2O3膜１２の最上層12ｎをAl層とする。この後
に、原子層体積装置の弁Ｖ3 を閉じ、続いて弁Ｖ1 、Ｖ
2 を閉じ、ロードロックＬを開いてガラス基板１をプラ
ズマＣＶＤ装置の反応チャンバＣ2 に搬送してから、再
びロードロックＬを閉める。この場合、図示しないガス
導入口を通して反応チャンバＣ2 内にAl(CH3)3を導入し
た状態にするとともに、ガラス基板１を Al2O3膜１２の
成長温度よりも低い温度、例えば３５０℃の温度に設定
してAlの成長を生じさせないようにする。
【００５３】図３(b) は、ＡＬＤ装置からプラズマＣＶ
Ｄ装置に移動されるガラス基板１周囲の雰囲気を示す概
略図であって、Al2O3 膜１２の最上層12ｎのAl層は、Al
(CH3)3ガスの雰囲気に曝されたままでプラズマＣＶＤ装
置に移動され、H2Oとの反応が阻止される。
Ｄ装置に移動されるガラス基板１周囲の雰囲気を示す概
略図であって、Al2O3 膜１２の最上層12ｎのAl層は、Al
(CH3)3ガスの雰囲気に曝されたままでプラズマＣＶＤ装
置に移動され、H2Oとの反応が阻止される。
【００５４】次に、プラズマＣＶＤ装置内へのAl(CH3)3
ガスの導入を停止した後に、弁Ｖ4 と弁Ｖ5 を開いて、
流量１０sccmでシラン（SiH4）、流量５００sccmで水素
（H2) を導入するとともに、基板温度を３５０℃に設定
する。また、反応チャンバ内圧力を0.５Torr、放電電力
を２００Ｗ、放電時間を３０分として Al2O3膜膜１２の
Al層12ｎ上に厚さ１０００Åの結晶シリコン膜１３を成
長する（図３(c))。
ガスの導入を停止した後に、弁Ｖ4 と弁Ｖ5 を開いて、
流量１０sccmでシラン（SiH4）、流量５００sccmで水素
（H2) を導入するとともに、基板温度を３５０℃に設定
する。また、反応チャンバ内圧力を0.５Torr、放電電力
を２００Ｗ、放電時間を３０分として Al2O3膜膜１２の
Al層12ｎ上に厚さ１０００Åの結晶シリコン膜１３を成
長する（図３(c))。
【００５５】このように成長したＡｌ２Ｏ３膜１２上の
多結晶の結晶シリコン膜１３の膜質を調べたところ、結
晶粒の大きな結晶性の良いものが得られた。そして、Ａ
ｌ２Ｏ３膜１２と結晶シリコン膜１３の成長面の結晶方
位を調べると、Ａｌ２Ｏ３膜１２の少なくとも一部に
（−１０１２）面の優先配向か生じ、その上の結晶シリ
コン膜３に（１００）面の優先配向が見られた。
多結晶の結晶シリコン膜１３の膜質を調べたところ、結
晶粒の大きな結晶性の良いものが得られた。そして、Ａ
ｌ２Ｏ３膜１２と結晶シリコン膜１３の成長面の結晶方
位を調べると、Ａｌ２Ｏ３膜１２の少なくとも一部に
（−１０１２）面の優先配向か生じ、その上の結晶シリ
コン膜３に（１００）面の優先配向が見られた。
【００５６】なお、 Al2O3膜１２上の結晶シリコン膜１
３の成長は、第１実施例と同様に、低圧ＣＶＤ法やスパ
ッタ法により形成してもよいが、ガラス基板１をシラン
ガス雰囲気中に置くまでは Al2O3膜１２上面のAl層12ｎ
をAl(CH3)3の雰囲気に曝しておく必要がある。
３の成長は、第１実施例と同様に、低圧ＣＶＤ法やスパ
ッタ法により形成してもよいが、ガラス基板１をシラン
ガス雰囲気中に置くまでは Al2O3膜１２上面のAl層12ｎ
をAl(CH3)3の雰囲気に曝しておく必要がある。
【００５７】（ｃ）本発明の第３実施例の説明 上記した２つの実施例により形成するAl2O3 の膜質をさ
らに良くするためには、基板とのヘテロ界面を良好にす
ることが重要であり、このためには成膜初期の条件を広
範に制御するとともに、それ以降の成膜条件を安定した
条件で行う必要がある。
らに良くするためには、基板とのヘテロ界面を良好にす
ることが重要であり、このためには成膜初期の条件を広
範に制御するとともに、それ以降の成膜条件を安定した
条件で行う必要がある。
【００５８】ところで、１つの反応チャンバＣ1 を有す
る上記した原子層堆積装置だけでは安定したガス供給、
温度設定、圧力調整等は容易であるが、条件の広範な制
御は難しく、そのままではヘテロ界面を良くすることが
できない。
る上記した原子層堆積装置だけでは安定したガス供給、
温度設定、圧力調整等は容易であるが、条件の広範な制
御は難しく、そのままではヘテロ界面を良くすることが
できない。
【００５９】そこで以下に、第３の実施例として、成膜
初期条件の制御が容易な薄膜形成装置を説明する。図４
は、本発明の第３実施例を示す概要構成図で、その一部
には図１に示す原子層堆積装置とプラズマＣＶＤ装置を
使用する。そして、原子層堆積装置のうちプラズマＣＶ
Ｄ装置と反対側には、第１〜第４の反応室Ｃ11〜Ｃ14が
それぞれロードロックＬ11〜Ｌ14を介して順に連結さ
れ、そのうち原子層堆積装置から最も離れた第１の反応
室Ｃ11にはガラス基板１を基板移動機構（不図示）に取
り付けるためのローディング室ＬＤがロードロックＬＤ
を介して配置されている。
初期条件の制御が容易な薄膜形成装置を説明する。図４
は、本発明の第３実施例を示す概要構成図で、その一部
には図１に示す原子層堆積装置とプラズマＣＶＤ装置を
使用する。そして、原子層堆積装置のうちプラズマＣＶ
Ｄ装置と反対側には、第１〜第４の反応室Ｃ11〜Ｃ14が
それぞれロードロックＬ11〜Ｌ14を介して順に連結さ
れ、そのうち原子層堆積装置から最も離れた第１の反応
室Ｃ11にはガラス基板１を基板移動機構（不図示）に取
り付けるためのローディング室ＬＤがロードロックＬＤ
を介して配置されている。
【００６０】また、第一〜第四の反応室Ｃ11〜Ｃ14は、
弁Ｖ11〜Ｖ14を有するガス導入口Ｎ 11〜Ｎ14、真空排気
系の機器（不図示）、基板加熱器（不図示）等を装備し
ており、各反応室Ｃ11〜Ｃ14内には、それぞれローディ
ング室LDから近い順に H2O、AlCl3、H2O 、Al(CH3)3が
各々に供給されるように構成されている。
弁Ｖ11〜Ｖ14を有するガス導入口Ｎ 11〜Ｎ14、真空排気
系の機器（不図示）、基板加熱器（不図示）等を装備し
ており、各反応室Ｃ11〜Ｃ14内には、それぞれローディ
ング室LDから近い順に H2O、AlCl3、H2O 、Al(CH3)3が
各々に供給されるように構成されている。
【００６１】なお、原子層堆積装置及びプラズマＣＶＤ
装置における反応チャンバＣ1 、Ｃ 2 内のガス導入や基
板加熱温度等の諸条件は第２実施例に述べた条件とす
る。次に、上記した装置を使用してガラス基板１にAl2O
3 膜を形成する工程を説明する。
装置における反応チャンバＣ1 、Ｃ 2 内のガス導入や基
板加熱温度等の諸条件は第２実施例に述べた条件とす
る。次に、上記した装置を使用してガラス基板１にAl2O
3 膜を形成する工程を説明する。
【００６２】まず、ローディング室ＬＤ内の基板移動機
構（不図示）にガラス基板１を設定し、その室内を１×
１０-5Torrまで減圧した後に、第一の反応室Ｃ11内の間
に設けたロードロックＬを通してガラス基板１を第一の
反応室Ｃ11に搬送する。
構（不図示）にガラス基板１を設定し、その室内を１×
１０-5Torrまで減圧した後に、第一の反応室Ｃ11内の間
に設けたロードロックＬを通してガラス基板１を第一の
反応室Ｃ11に搬送する。
【００６３】そして、第一の反応室Ｃ１１内でガラス基
板１を４５０℃に加熱し、その表面にＨ２Ｏを２秒間曝
してその上面に水素（Ｈ）と酸素（Ｏ）の元素をガス吸
着させる（図５（ａ））。
板１を４５０℃に加熱し、その表面にＨ２Ｏを２秒間曝
してその上面に水素（Ｈ）と酸素（Ｏ）の元素をガス吸
着させる（図５（ａ））。
【００６４】次に、次段のロードロックＬ11を通して第
二の反応室Ｃ12にガラス基板１を搬送し、このガラス基
板１を４３０℃にした状態で、その上面を１．５秒間Al
Cl3 に曝して、表面で生成された HClを昇華させるとと
もにガラス基板１上面の酸素（Ｏ）層14ａの上にAl層14
ｂを形成する（図５(b))。ここで、Al(CH3)3でなくAlCl
3 を用いたのは、Clが反応を促進させる性質があるから
である。
二の反応室Ｃ12にガラス基板１を搬送し、このガラス基
板１を４３０℃にした状態で、その上面を１．５秒間Al
Cl3 に曝して、表面で生成された HClを昇華させるとと
もにガラス基板１上面の酸素（Ｏ）層14ａの上にAl層14
ｂを形成する（図５(b))。ここで、Al(CH3)3でなくAlCl
3 を用いたのは、Clが反応を促進させる性質があるから
である。
【００６５】次に、次段のロードロックＬ12を通して第
三の反応室Ｌ13にガラス基板１を移動し、その温度を４
２０℃に加熱した状態で、その上面を１秒間 H2Oに曝し
て、Al層14ｂの上に残存していたClを HClとして昇華さ
せるとともにAl層14ｂの上にＯ層14ｃを形成する（図５
(c))。
三の反応室Ｌ13にガラス基板１を移動し、その温度を４
２０℃に加熱した状態で、その上面を１秒間 H2Oに曝し
て、Al層14ｂの上に残存していたClを HClとして昇華さ
せるとともにAl層14ｂの上にＯ層14ｃを形成する（図５
(c))。
【００６６】この後に、次のロードロックＬ１３を通し
て第四の反応室Ｃ１４にガラス基板１を移動し、その基
板温度を４１０℃にし、その上のＯ層１４ｃにＡｌ（Ｃ
Ｈ３）３を１秒間照射し、その上にＡｌ層１４ｄを積層
した後に（図５（ｄ））、次段のロードロックＬ１４を
通して原子層体積装置にガラス基板１を設置する。
て第四の反応室Ｃ１４にガラス基板１を移動し、その基
板温度を４１０℃にし、その上のＯ層１４ｃにＡｌ（Ｃ
Ｈ３）３を１秒間照射し、その上にＡｌ層１４ｄを積層
した後に（図５（ｄ））、次段のロードロックＬ１４を
通して原子層体積装置にガラス基板１を設置する。
【００６７】この後に、第２実施例と同様にしてＯ層及
びＡｌ層を交互に複数層形成し、最終層としてＡｌ層１
４ｎを形成する（図５（ｅ））。それらのＯ層とＡｌ層
によってＡｌ２Ｏ３膜１４が構成される。この後に、真
空を破らずに第２実施例と同様にして、プラズマＣＶＤ
装置により結晶シリコン膜１５を１０００Å程度形成す
る（図５（ｆ））。
びＡｌ層を交互に複数層形成し、最終層としてＡｌ層１
４ｎを形成する（図５（ｅ））。それらのＯ層とＡｌ層
によってＡｌ２Ｏ３膜１４が構成される。この後に、真
空を破らずに第２実施例と同様にして、プラズマＣＶＤ
装置により結晶シリコン膜１５を１０００Å程度形成す
る（図５（ｆ））。
【００６８】以上述べたように、ガラス基板１との界面
に条件を変えてＯ層14ａ，14ｂとAl層14ｃ，14ｄの４原
子層を形成した後に、固定した条件でＯ層とAl層を形成
すると、ガラス基板１の上に形成されるAl2O3 膜１４の
膜質が良くなり、（-1 0 1 2) 面の優先配向がさらに生
じ易くなり、結晶シリコン膜１５の（１００）面の優先
配向が生じ易くなる。
に条件を変えてＯ層14ａ，14ｂとAl層14ｃ，14ｄの４原
子層を形成した後に、固定した条件でＯ層とAl層を形成
すると、ガラス基板１の上に形成されるAl2O3 膜１４の
膜質が良くなり、（-1 0 1 2) 面の優先配向がさらに生
じ易くなり、結晶シリコン膜１５の（１００）面の優先
配向が生じ易くなる。
【００６９】なお、各反応質Ｌ11〜Ｌ14の基板温度等の
条件は成長しようとする膜によって変えられるような機
構にする。 （ｄ）本発明の第４実施例の説明 次に、第４の実施例として、以上のようにして得られた
シリコン薄膜を使用して、プレーナ型シリコン薄膜トラ
ンジスタを製造する工程を、図を参照しながら説明す
る。
条件は成長しようとする膜によって変えられるような機
構にする。 （ｄ）本発明の第４実施例の説明 次に、第４の実施例として、以上のようにして得られた
シリコン薄膜を使用して、プレーナ型シリコン薄膜トラ
ンジスタを製造する工程を、図を参照しながら説明す
る。
【００７０】まず、図６(a) に示す断面図は、図２(b)
と同じで、ここまでの工程は上述の第１の実施例と同じ
である。この状態から、図６(b) に示すように、プラズ
マＣＶＤ法により、ゲート絶縁膜となる厚さ１０００Å
のSiO2膜４を形成する。その形成条件は、基板温度３０
０℃、シラン(SiH4)流量２０sccm、亜酸化窒素(N2O）流
量２０００sccm、圧力0.３Torr、放電電力１００Ｗ、放
電時間５分である。このゲート絶縁膜は、スパッタ法、
ＣＶＤ法、熱酸化法で形成してもよい。
と同じで、ここまでの工程は上述の第１の実施例と同じ
である。この状態から、図６(b) に示すように、プラズ
マＣＶＤ法により、ゲート絶縁膜となる厚さ１０００Å
のSiO2膜４を形成する。その形成条件は、基板温度３０
０℃、シラン(SiH4)流量２０sccm、亜酸化窒素(N2O）流
量２０００sccm、圧力0.３Torr、放電電力１００Ｗ、放
電時間５分である。このゲート絶縁膜は、スパッタ法、
ＣＶＤ法、熱酸化法で形成してもよい。
【００７１】次に、図６(c) に示すように、モリブデン
（Mo）をスパッタ法により５００Åの厚さに形成し、フ
ォトエッチングプロセスによりゲート電極５を形成す
る。ゲート電極５をマスクにしてSiO2膜４をエッチング
除去し、その後、リン（Ｐ + ) イオン注入し、ソース・
ドレイン６を形成する。
（Mo）をスパッタ法により５００Åの厚さに形成し、フ
ォトエッチングプロセスによりゲート電極５を形成す
る。ゲート電極５をマスクにしてSiO2膜４をエッチング
除去し、その後、リン（Ｐ + ) イオン注入し、ソース・
ドレイン６を形成する。
【００７２】さらに、図６(d) に示すように、層間絶縁
膜として厚さ３０００ÅでSiO2膜７を形成し、そのSiO2
膜７にコンタクト部の開孔８を形成する。最後に、図６
(e) に例示するように、スパッタ法により厚さ１０００
ÅのAlを堆積し、それをパターニングしてソース電極9
a、ドレイン電極9bを形成する。
膜として厚さ３０００ÅでSiO2膜７を形成し、そのSiO2
膜７にコンタクト部の開孔８を形成する。最後に、図６
(e) に例示するように、スパッタ法により厚さ１０００
ÅのAlを堆積し、それをパターニングしてソース電極9
a、ドレイン電極9bを形成する。
【００７３】以上のようにして完成されたプレーナ型Ｔ
ＦＴのゲート電極５の下の結晶シリコン膜３の膜質が良
いので、チャネル領域のキャリアの移動度が大きくな
り、トランジスタの特性が改善される。
ＦＴのゲート電極５の下の結晶シリコン膜３の膜質が良
いので、チャネル領域のキャリアの移動度が大きくな
り、トランジスタの特性が改善される。
【００７４】（ｅ）本発明の第５実施例の説明 上記した第４の実施例では、ガラス基板の上に、第１実
施例に示すAl2O3 膜を形成し、その上に結晶シリコン膜
を積層してプレーナー型ＴＦＴを形成したが、ガラス基
板とAl2O3 膜との間にSiN、SiO2、SiON等の膜を入れて
もよい。
施例に示すAl2O3 膜を形成し、その上に結晶シリコン膜
を積層してプレーナー型ＴＦＴを形成したが、ガラス基
板とAl2O3 膜との間にSiN、SiO2、SiON等の膜を入れて
もよい。
【００７５】そこで次に、第５の実施例として、ガラス
基板の上に SiN膜、Al2O3 膜を順に積層し、その上にＴ
ＦＴを形成する工程を説明する。なお、この実施例にお
いても図１に示す装置を使用する。
基板の上に SiN膜、Al2O3 膜を順に積層し、その上にＴ
ＦＴを形成する工程を説明する。なお、この実施例にお
いても図１に示す装置を使用する。
【００７６】まず、プラズマＣＶＤ装置の反応チャンバ
Ｃ2 内にガラス基板１を設置し、図７(a) に示すよう
に、その上に SiN膜１６を３０００Åの厚さに形成す
る。この場合の成膜条件は、ガラス基板１を温度４００
℃に加熱し、反応チャンバＣ2 内にSiH4を５０sccm、NH
3 を１００sccm、N2を２sccmの量で導入する。また、内
部圧力を１００Pa、放電電力を３００Ｗとする。
Ｃ2 内にガラス基板１を設置し、図７(a) に示すよう
に、その上に SiN膜１６を３０００Åの厚さに形成す
る。この場合の成膜条件は、ガラス基板１を温度４００
℃に加熱し、反応チャンバＣ2 内にSiH4を５０sccm、NH
3 を１００sccm、N2を２sccmの量で導入する。また、内
部圧力を１００Pa、放電電力を３００Ｗとする。
【００７７】ついで、ロードロックＬを通してガラス基
板１を原子層堆積装置の反応チャンバＣ１に移設し、Ｓ
ｉＮ膜１６の上に多結晶のＡｌ２Ｏ３膜１７を形成す
る。この場合、第２実施例と同様な成膜条件とし、その
最上層をＡｌ層とする（図７（ａ））。
板１を原子層堆積装置の反応チャンバＣ１に移設し、Ｓ
ｉＮ膜１６の上に多結晶のＡｌ２Ｏ３膜１７を形成す
る。この場合、第２実施例と同様な成膜条件とし、その
最上層をＡｌ層とする（図７（ａ））。
【００７８】これに続いて、真空を破らずにロードロッ
クＬを通してガラス基板１をプラズマＣＶＤ装置の反応
チャンバＣ2 に移動し、Al2O3 膜１７の上に結晶シリ
コン膜１８を形成する。その形成条件は、第２実施例と
同様にして膜厚を１０００Åとする。なお、結晶シリコ
ン膜１８は減圧ＣＶＤ法、スパッタ法でも形成可能であ
る。
クＬを通してガラス基板１をプラズマＣＶＤ装置の反応
チャンバＣ2 に移動し、Al2O3 膜１７の上に結晶シリ
コン膜１８を形成する。その形成条件は、第２実施例と
同様にして膜厚を１０００Åとする。なお、結晶シリコ
ン膜１８は減圧ＣＶＤ法、スパッタ法でも形成可能であ
る。
【００７９】以上により形成されたＡｌ２Ｏ３膜１７は
（−１０１２）面に優先配向し、また、その上の結晶シ
リコン膜１８は（１００）面に優先配向する。次に、プ
ラズマＣＶＤ装置の反応チャンバＣ２内で、結晶シリコ
ン膜１８の上にゲート絶縁層となるＳｉＯ２膜１９を１
０００Åの厚さに成長する（図７（ｃ））。その成長条
件は、基板温度３００℃とするとともに、ＳｉＨ４を２
０ｓｃｃｍ、Ｎ２Ｏを２０００ｓｃｃｍの量で反応チャ
ンバＣ２に導入する。また、プラズマ生成用の放電電力
を１００Ｗ、放電時間を５分とし、反応チャンバＣ２内
の圧力を０．３Ｔｏｒｒとする。
（−１０１２）面に優先配向し、また、その上の結晶シ
リコン膜１８は（１００）面に優先配向する。次に、プ
ラズマＣＶＤ装置の反応チャンバＣ２内で、結晶シリコ
ン膜１８の上にゲート絶縁層となるＳｉＯ２膜１９を１
０００Åの厚さに成長する（図７（ｃ））。その成長条
件は、基板温度３００℃とするとともに、ＳｉＨ４を２
０ｓｃｃｍ、Ｎ２Ｏを２０００ｓｃｃｍの量で反応チャ
ンバＣ２に導入する。また、プラズマ生成用の放電電力
を１００Ｗ、放電時間を５分とし、反応チャンバＣ２内
の圧力を０．３Ｔｏｒｒとする。
【００８０】なお、SiO2膜１９はＣＶＤ法、スパッタ法
又は熱酸化法により形成することもできる。次に、プラ
ズマＣＶＤ装置の反応チャンバＣ2 からガラス基板１を
取り出し、スパッタ法により膜厚５００Åのモリブデン
（Mo）膜２０を形成し（図７(d))、これをフォトリソグ
ラフィー法によりパターニングしてゲート電極２１を形
成する（図８(e))。さらに、ゲート電極２１を形成した
後に、エッチングガスを変えてSiO2膜１９も連続してパ
ターニングする。
又は熱酸化法により形成することもできる。次に、プラ
ズマＣＶＤ装置の反応チャンバＣ2 からガラス基板１を
取り出し、スパッタ法により膜厚５００Åのモリブデン
（Mo）膜２０を形成し（図７(d))、これをフォトリソグ
ラフィー法によりパターニングしてゲート電極２１を形
成する（図８(e))。さらに、ゲート電極２１を形成した
後に、エッチングガスを変えてSiO2膜１９も連続してパ
ターニングする。
【００８１】この後に、ゲート電極２１をマスクにして
燐（Ｐ）をイオンインプランテーションしてソース層２
２及びドレイン層２３を形成した後に、層間絶縁となる
ＳｉＯ２膜２４をＣＶＤ法等により３０００Åの厚さに
形成し、その後に、フォトリソグラフィー法によりＳｉ
Ｏ２膜２４をパターニングしてソース層２２及びドレイ
ン層２３の上にコンタクトホール２４ａ，２４ｂを形成
する（図８（ｆ））。
燐（Ｐ）をイオンインプランテーションしてソース層２
２及びドレイン層２３を形成した後に、層間絶縁となる
ＳｉＯ２膜２４をＣＶＤ法等により３０００Åの厚さに
形成し、その後に、フォトリソグラフィー法によりＳｉ
Ｏ２膜２４をパターニングしてソース層２２及びドレイ
ン層２３の上にコンタクトホール２４ａ，２４ｂを形成
する（図８（ｆ））。
【００８２】最後に、スパッタ法によりＡｌ膜を１００
０Åの厚さに形成し、これをフォトリソグラフィー法に
よりパターニングしてソース電極２５ａとドレイン電極
２５ｂを形成してＴＦＴを完成させる（図８（ｇ））。
０Åの厚さに形成し、これをフォトリソグラフィー法に
よりパターニングしてソース電極２５ａとドレイン電極
２５ｂを形成してＴＦＴを完成させる（図８（ｇ））。
【００８３】以上のように、Al2O3 膜１７の下に相性の
良いSi3N4 、SiON、SiO2等を形成しているので、Al2O3
膜１７の密着性が良くなるとともに、その膜質に大きな
影響のある初期の形成状態が良くなって（-1 0 12）面
が優先配向し易くなり、その上に形成される結晶シリコ
ン膜１８の膜質がさらに良くなり、ＴＦＴの特性が向上
する。
良いSi3N4 、SiON、SiO2等を形成しているので、Al2O3
膜１７の密着性が良くなるとともに、その膜質に大きな
影響のある初期の形成状態が良くなって（-1 0 12）面
が優先配向し易くなり、その上に形成される結晶シリコ
ン膜１８の膜質がさらに良くなり、ＴＦＴの特性が向上
する。
【００８４】（ｆ）本発明の第６実施例の説明 次に、第６の実施例として、逆スタガー型シリコン薄膜
トランジスタを製造する例について説明する。
トランジスタを製造する例について説明する。
【００８５】図９(a) 〜(d) は、逆スタガー型シリコン
薄膜トランジスタを製造する工程順断面図であり、以
下、これらの図を参照しながら説明する。まず、図９
(a) に示すように、ガラス基板1a上にスパッタ法により
厚さ 500Åのモリブデン（Ｍｏ）を堆積し、フォトエッ
チングプロセスによりゲート電極1bを形成する。ガラス
基板1aとゲート電極1bはその上にAl2O3 膜を成長する基
体となる。
薄膜トランジスタを製造する工程順断面図であり、以
下、これらの図を参照しながら説明する。まず、図９
(a) に示すように、ガラス基板1a上にスパッタ法により
厚さ 500Åのモリブデン（Ｍｏ）を堆積し、フォトエッ
チングプロセスによりゲート電極1bを形成する。ガラス
基板1aとゲート電極1bはその上にAl2O3 膜を成長する基
体となる。
【００８６】その基体1a、1bを図１に示す原子層堆積装
置の真空チャンパＣ1 内に配置する。基体1a、1bはアル
ゴンバリアガスが流れている層を横切って左右に往復移
動する機構（図示せず）に取り付けられている。
置の真空チャンパＣ1 内に配置する。基体1a、1bはアル
ゴンバリアガスが流れている層を横切って左右に往復移
動する機構（図示せず）に取り付けられている。
【００８７】以下、前述の第１の実施例と同様にして、
基体1a、1b上に厚さ4000ÅのAl2O3 膜２を成長した。成
長の最終は塩化アルミニウム蒸気雰囲気としてAl2O3 膜
２の最上層にはＡ１層を形成した。このAl2O3 膜２はゲ
ート絶縁膜となる。
基体1a、1b上に厚さ4000ÅのAl2O3 膜２を成長した。成
長の最終は塩化アルミニウム蒸気雰囲気としてAl2O3 膜
２の最上層にはＡ１層を形成した。このAl2O3 膜２はゲ
ート絶縁膜となる。
【００８８】つづいて、ロードロックＬを開いて基体1
a、1bをプラズマＣＶＤ装置の真空チャンパＣ2 に搬送
し、以下、前述の第１の実施例と同様にして、図９(b)
に示すように、Al2O3 膜２上に厚さ1000Åの結晶シリコ
ン膜３を得た。
a、1bをプラズマＣＶＤ装置の真空チャンパＣ2 に搬送
し、以下、前述の第１の実施例と同様にして、図９(b)
に示すように、Al2O3 膜２上に厚さ1000Åの結晶シリコ
ン膜３を得た。
【００８９】次に、プラズマＣＶＤ法により、図９(c)
に示すようにコンタクト層となる厚さ５００Åの n+ -
Si膜１０を形成する。形成条件は、シラン流量３０scc
m、水素流量500sccm 、ホスフィン流量１sccm、圧力１T
orr、放電電力 200Ｗ、放電時間５分である。
に示すようにコンタクト層となる厚さ５００Åの n+ -
Si膜１０を形成する。形成条件は、シラン流量３０scc
m、水素流量500sccm 、ホスフィン流量１sccm、圧力１T
orr、放電電力 200Ｗ、放電時間５分である。
【００９０】つづいてスパッタ法によりソース・ドレイ
ン電極となる厚さ1000ÅのＴｉ膜１１を形成する。形成
条件は、Ａｒ流量50sccm、圧力0.03Torr、放電電力 2 k
Ｗ、放電時間５分である。
ン電極となる厚さ1000ÅのＴｉ膜１１を形成する。形成
条件は、Ａｒ流量50sccm、圧力0.03Torr、放電電力 2 k
Ｗ、放電時間５分である。
【００９１】最後に、図９(d) に示すように、チャネル
上のＴｉ膜１１とｎ+ - Si膜１０を反応性イオンエッチ
ングによりエッチングして除去し、コンタクト層10ａ、
ソース電極11a 、ドレイン電極11ｂを形成する。
上のＴｉ膜１１とｎ+ - Si膜１０を反応性イオンエッチ
ングによりエッチングして除去し、コンタクト層10ａ、
ソース電極11a 、ドレイン電極11ｂを形成する。
【００９２】このようにして、逆スタガー型シリコン薄
膜トランジスタが完成し、そのＴＦＴは、第４実施例と
同様に、高い移動度を有しトランジスタ特性のよいもの
が得られた。
膜トランジスタが完成し、そのＴＦＴは、第４実施例と
同様に、高い移動度を有しトランジスタ特性のよいもの
が得られた。
【００９３】（ｇ）本発明の第７実施例の説明 上記した第６実施例に示す逆スタガー型ＴＦＴは、ゲー
ト電極の上にAl2O3 膜を形成したものであるが、第５実
施例と同様に、Al2O3 膜の下地として SiN、SiON、SiO2
等の膜を用いてもよい。
ト電極の上にAl2O3 膜を形成したものであるが、第５実
施例と同様に、Al2O3 膜の下地として SiN、SiON、SiO2
等の膜を用いてもよい。
【００９４】そこで次に、第７実施例として、Al2O3 膜
の下地として SiN膜を形成する工程を含む逆スタガー型
ＴＦＴの形成工程を説明する。まず、第６実施例と同様
に、ガラス基板１ａの上にゲート電極１ｂを形成した後
に、第５実施例と同じような条件により、プラズマＣＶ
Ｄ法等によってガラス基板１ａの上に SiN膜１６を３０
００Åの厚さに形成する（図１０(a))。
の下地として SiN膜を形成する工程を含む逆スタガー型
ＴＦＴの形成工程を説明する。まず、第６実施例と同様
に、ガラス基板１ａの上にゲート電極１ｂを形成した後
に、第５実施例と同じような条件により、プラズマＣＶ
Ｄ法等によってガラス基板１ａの上に SiN膜１６を３０
００Åの厚さに形成する（図１０(a))。
【００９５】ついで、第５実施例と同様に、ガラス基板
１ａを原子層堆積装置の反応チャンバＣ1 に移設し、第
５実施例と同様な条件により、 SiN膜１６の上に膜厚５
００Åの単結晶又は多結晶の Al2O3膜２を形成し（図１
０(b))、これに続いて真空を破らずにプラズマＣＶＤ装
置の反応チャンバＣ2 にガラス基板１ａを搬送して、第
５実施例と同様な条件により結晶シリコン膜３を１００
０Åの厚さに形成する（図１０(c))。なお、上記した実
施例で述べたと同様に Al2O3膜２の最上面をAlとする。
１ａを原子層堆積装置の反応チャンバＣ1 に移設し、第
５実施例と同様な条件により、 SiN膜１６の上に膜厚５
００Åの単結晶又は多結晶の Al2O3膜２を形成し（図１
０(b))、これに続いて真空を破らずにプラズマＣＶＤ装
置の反応チャンバＣ2 にガラス基板１ａを搬送して、第
５実施例と同様な条件により結晶シリコン膜３を１００
０Åの厚さに形成する（図１０(c))。なお、上記した実
施例で述べたと同様に Al2O3膜２の最上面をAlとする。
【００９６】このように形成された Al2O3膜２は少なく
とも一部が（-1 1 0 2）面に優先配向し、また、その上
の結晶シリコン膜３は（１００）面に優先配向する。次
に、図１０(c) に示すように、プラズマＣＶＤ法によ
り、コンタクト層となる厚さ５００Åの n+ - Si膜１０
を形成する。さらに、スパッタ法によりソース・ドレイ
ン電極となる厚さ1000ÅのＴｉ膜１１を形成する。これ
らの膜の形成条件は第６実施例に示すように設定する。
とも一部が（-1 1 0 2）面に優先配向し、また、その上
の結晶シリコン膜３は（１００）面に優先配向する。次
に、図１０(c) に示すように、プラズマＣＶＤ法によ
り、コンタクト層となる厚さ５００Åの n+ - Si膜１０
を形成する。さらに、スパッタ法によりソース・ドレイ
ン電極となる厚さ1000ÅのＴｉ膜１１を形成する。これ
らの膜の形成条件は第６実施例に示すように設定する。
【００９７】最後に、ゲート電極１ｂの上の領域にある
Ｔｉ膜１１とｎ+- Si膜１０を反応性イオンエッチング
法によりに選択的にエッチングして除去し、ソース電極
11a、ドレイン電極11ｂを形成する。
Ｔｉ膜１１とｎ+- Si膜１０を反応性イオンエッチング
法によりに選択的にエッチングして除去し、ソース電極
11a、ドレイン電極11ｂを形成する。
【００９８】このようにして、逆スタガー型ＴＦＴが完
成する。そのＴＦＴにおいは、 SiN膜１６を下地にして
Al2O3膜１７を形成しているので、第５実施例で説明し
たように結晶シリコンの膜質がさらに向上し、第６実施
例よりも移動度がさらに大きなトランジスタ特性が得ら
れる。
成する。そのＴＦＴにおいは、 SiN膜１６を下地にして
Al2O3膜１７を形成しているので、第５実施例で説明し
たように結晶シリコンの膜質がさらに向上し、第６実施
例よりも移動度がさらに大きなトランジスタ特性が得ら
れる。
【００９９】（ｈ）本発明の第８実施例の説明 上記した第４〜第７の実施例では、結晶シリコン膜の下
地としてAl2O3 膜を用いたが、第１実施例で説明した G
aP、 AlP等のような２元系半導体材料を適用することも
でき、これを適用した第８実施例のスタガー型ＴＦＴを
説明する。
地としてAl2O3 膜を用いたが、第１実施例で説明した G
aP、 AlP等のような２元系半導体材料を適用することも
でき、これを適用した第８実施例のスタガー型ＴＦＴを
説明する。
【０１００】図１１は、第８実施例のスタガー型ＴＦＴ
の形成工程を示す断面図である。まず、スパッタ法によ
ってガラス基板１の上に膜厚５００ÅのAl膜を形成した
後に、これをフォトリソグラフィー法によりパターニン
グしてソース電極３１とドレイン電極３２を形成する。
の形成工程を示す断面図である。まず、スパッタ法によ
ってガラス基板１の上に膜厚５００ÅのAl膜を形成した
後に、これをフォトリソグラフィー法によりパターニン
グしてソース電極３１とドレイン電極３２を形成する。
【０１０１】次に、ガラス基板１を図１に示すような原
子層堆積装置の反応チャンバＣ1 内に配置し、アルゴン
ガスが流れている層を横切って左右に往復移動する機構
（不図示）に取付ける。
子層堆積装置の反応チャンバＣ1 内に配置し、アルゴン
ガスが流れている層を横切って左右に往復移動する機構
（不図示）に取付ける。
【０１０２】そして、基板温度を４００℃に加熱し、タ
ーボポンプＰ1 により５×１０-7Torrまで排気し、つい
で、弁Ｖ1を開いてアルゴンガスを５００sccm流し、
０．０１Torrになるようにオリフィス弁OFを調整してア
ルゴンガスの定常流れを作る。
ーボポンプＰ1 により５×１０-7Torrまで排気し、つい
で、弁Ｖ1を開いてアルゴンガスを５００sccm流し、
０．０１Torrになるようにオリフィス弁OFを調整してア
ルゴンガスの定常流れを作る。
【０１０３】この後に、弁Ｖ2 を開いてGa(CH3)3をガス
導入口Ｎ2 から導入し、ついで、弁Ｖ3 を開いてPH3 を
ガス導入口Ｎ3 から導入する。この場合、アルゴンガス
の定常流によってGa(CH3)3とPH3 は混合しない。この時
の反応チャンバＣ1 内の真空度を０．０１Torrに維持す
る。
導入口Ｎ2 から導入し、ついで、弁Ｖ3 を開いてPH3 を
ガス導入口Ｎ3 から導入する。この場合、アルゴンガス
の定常流によってGa(CH3)3とPH3 は混合しない。この時
の反応チャンバＣ1 内の真空度を０．０１Torrに維持す
る。
【０１０４】これにより、ガラス基板１の上面には、パ
ージ時間をおいてGa(CH3)3とPH3 が交互に供給される。
その供給時間は、それぞれ１秒とし、また、パージ時間
は５秒である。
ージ時間をおいてGa(CH3)3とPH3 が交互に供給される。
その供給時間は、それぞれ１秒とし、また、パージ時間
は５秒である。
【０１０５】これらの供給を２００回繰り返して図１１
（ａ）に示すように膜厚５００ÅのＧａＰ層３３を形成
する。ついで、真空を破らずにロードロックＬを通して
ガラス基板１をプラズマＣＶＤ装置の反応チャンバＣ２
に移し、図１１（ｂ）に示すように、ＧａＰ層３３を下
地にして結晶シリコン膜３４を１０００Åの厚さに積層
する。この場合のシリコン成膜条件は、基板温度を４０
０℃、ＳｉＨ４を１０ｓｃｃｍ、Ｈ２を５００ｓｃｃ
ｍ、圧力を０．５Ｔｏｒｒ、放電電力を２００Ｗ、放電
時間を３０分とする。
（ａ）に示すように膜厚５００ÅのＧａＰ層３３を形成
する。ついで、真空を破らずにロードロックＬを通して
ガラス基板１をプラズマＣＶＤ装置の反応チャンバＣ２
に移し、図１１（ｂ）に示すように、ＧａＰ層３３を下
地にして結晶シリコン膜３４を１０００Åの厚さに積層
する。この場合のシリコン成膜条件は、基板温度を４０
０℃、ＳｉＨ４を１０ｓｃｃｍ、Ｈ２を５００ｓｃｃ
ｍ、圧力を０．５Ｔｏｒｒ、放電電力を２００Ｗ、放電
時間を３０分とする。
【０１０６】次に、図１１（ｃ）に示すように、ゲート
絶縁膜となるＳｉＯ２膜３５をプラズマＣＶＤ法により
１０００Åの厚さに成長する。そのＳｉＯ２膜３５の成
長条件は、基板温度を３００℃、ＳｉＨ４を２０ｓｃｃ
ｍ、Ｎ２Ｏを２０００ｓｃｃｍの量で供給し、反応チャ
ンバＣ２内の圧力を０．３Ｔｏｒｒにするとともに、プ
ラズマ発生用の放電電力を１００Ｗ、その放電時間を５
分とする。
絶縁膜となるＳｉＯ２膜３５をプラズマＣＶＤ法により
１０００Åの厚さに成長する。そのＳｉＯ２膜３５の成
長条件は、基板温度を３００℃、ＳｉＨ４を２０ｓｃｃ
ｍ、Ｎ２Ｏを２０００ｓｃｃｍの量で供給し、反応チャ
ンバＣ２内の圧力を０．３Ｔｏｒｒにするとともに、プ
ラズマ発生用の放電電力を１００Ｗ、その放電時間を５
分とする。
【０１０７】この後に、モリブデン（Ｍｏ）膜をスパッ
タ法により５００Åの厚さに形成し、そのＭｏ膜を図１
１（ｄ）に示すようにフォトリソグラフィー法によりパ
ターニングし、ソース電極３１とトルイン電極３２の間
の領域にＭｏ膜を残存させてこれをゲート電極３６にす
れば、これによりスタガー型ＴＦＴが完成する。
タ法により５００Åの厚さに形成し、そのＭｏ膜を図１
１（ｄ）に示すようにフォトリソグラフィー法によりパ
ターニングし、ソース電極３１とトルイン電極３２の間
の領域にＭｏ膜を残存させてこれをゲート電極３６にす
れば、これによりスタガー型ＴＦＴが完成する。
【０１０８】このスタガー型ＴＦＴにおいては、チャネ
ル領域を形成する結晶シリコン膜３４の下地として上記
した方法によりＧａＰ膜３３を形成している。このＧａ
Ｐ膜３３は、配向性が高く、しかも、シリコンと格子定
数が非常に近いので、その上に成長する結晶シリコン膜
３４は大きな結晶粒を持つ多結晶となる。この結果、結
晶シリコン膜３４のチャネル領域を通るキャリアの移動
度が、ＧａＰ膜３３を設けない場合に比べて大きくな
り、トランジスタ特性が向上する。
ル領域を形成する結晶シリコン膜３４の下地として上記
した方法によりＧａＰ膜３３を形成している。このＧａ
Ｐ膜３３は、配向性が高く、しかも、シリコンと格子定
数が非常に近いので、その上に成長する結晶シリコン膜
３４は大きな結晶粒を持つ多結晶となる。この結果、結
晶シリコン膜３４のチャネル領域を通るキャリアの移動
度が、ＧａＰ膜３３を設けない場合に比べて大きくな
り、トランジスタ特性が向上する。
【０１０９】なお、結晶シリコン膜３４の下地としては
GaP の他に、シリコンと格子定数が近いAlP 等の二元系
半導体材料を原子層堆積法により配向性を高くして形成
したものを適用してもよい。
GaP の他に、シリコンと格子定数が近いAlP 等の二元系
半導体材料を原子層堆積法により配向性を高くして形成
したものを適用してもよい。
【０１１０】また、上記した結晶シリコン膜３４やゲー
ト絶縁膜用のSiO2膜３５についての成膜方法は、プラズ
マＣＶＤ法に限るものではなく、減圧ＣＶＤ法、スパッ
タ法等によって形成してもよい。
ト絶縁膜用のSiO2膜３５についての成膜方法は、プラズ
マＣＶＤ法に限るものではなく、減圧ＣＶＤ法、スパッ
タ法等によって形成してもよい。
【０１１１】
【発明の効果】以上述べたように本発明によれば、基体
に原子層堆積法により二元系材料膜を成長し、その上に
シリコン膜を成長する。このようにすれば、結晶性の良
いシリコン膜を得ることができる。
に原子層堆積法により二元系材料膜を成長し、その上に
シリコン膜を成長する。このようにすれば、結晶性の良
いシリコン膜を得ることができる。
【０１１２】また、二元系材料膜上でのシリコン膜の成
長を、真空を破らずに行うようにすれば、汚染のない結
晶性の良いシリコン膜を形成することができる。その二
元系材料膜としては、Ａｌ２Ｏ３膜、ＩＩＩ族とＶ族の
元素からなる半導体膜等があり、その優先配向は（−１
０１２）面で、その上には（１００）面に優先配向して
結晶粒の大きな多結晶のシリコン膜が形成できる。
長を、真空を破らずに行うようにすれば、汚染のない結
晶性の良いシリコン膜を形成することができる。その二
元系材料膜としては、Ａｌ２Ｏ３膜、ＩＩＩ族とＶ族の
元素からなる半導体膜等があり、その優先配向は（−１
０１２）面で、その上には（１００）面に優先配向して
結晶粒の大きな多結晶のシリコン膜が形成できる。
【０１１３】さらに、原子層堆積法により形成した二元
系材料膜の上にシリコン膜を形成する場合に、基体温度
を４００℃以下にしても良質な膜が形成されるので、基
体の変形を抑制できる。
系材料膜の上にシリコン膜を形成する場合に、基体温度
を４００℃以下にしても良質な膜が形成されるので、基
体の変形を抑制できる。
【０１１４】なお、シリコン膜の形成方法としては例え
ばシランと水素を含むガスを用いたプラズマＣＶＤ法が
あり、これによれば、低温でシリコン成長が可能にな
り、基体の変形の発生を防止できる。
ばシランと水素を含むガスを用いたプラズマＣＶＤ法が
あり、これによれば、低温でシリコン成長が可能にな
り、基体の変形の発生を防止できる。
【０１１５】また、Al2O3 膜の下地としてSiO2、 SiN、
SiONの絶縁膜を形成すると、そのAl 2O3 膜が（-1 0 1
2）面に優先配向して成長し易くなり、その上に形成さ
れるシリコン膜の膜質をさらに向上することができる。
SiONの絶縁膜を形成すると、そのAl 2O3 膜が（-1 0 1
2）面に優先配向して成長し易くなり、その上に形成さ
れるシリコン膜の膜質をさらに向上することができる。
【０１１６】また、本発明では、基体に原子層堆積法に
よりAl2O3 膜を成長し、つづいて大気に曝すことなくそ
の上に結晶シリコン膜を成長するようにしているので、
汚染のない結晶性の良いシリコン膜を得ることができ
る。この場合、Al2O3 膜の最終の成長をアルミニウムを
含む雰囲気に曝しているので、この上に質の良いシリコ
ン膜を成長できる。
よりAl2O3 膜を成長し、つづいて大気に曝すことなくそ
の上に結晶シリコン膜を成長するようにしているので、
汚染のない結晶性の良いシリコン膜を得ることができ
る。この場合、Al2O3 膜の最終の成長をアルミニウムを
含む雰囲気に曝しているので、この上に質の良いシリコ
ン膜を成長できる。
【０１１７】また、Al2O3 膜を形成した後に、基体をア
ルミニウム含有ガスに曝しながらシリコン膜を形成する
領域まで移動しているので、その表面への他の元素の付
着を阻止できる。そのアルミニウム含有ガスをAl(CH3)3
とすれば、アルミニウムの反応が生じにくくなり、アル
ミニウムの成長を抑制できる。
ルミニウム含有ガスに曝しながらシリコン膜を形成する
領域まで移動しているので、その表面への他の元素の付
着を阻止できる。そのアルミニウム含有ガスをAl(CH3)3
とすれば、アルミニウムの反応が生じにくくなり、アル
ミニウムの成長を抑制できる。
【０１１８】ところで、Al2O3 膜の膜質を向上するため
には、基体との界面状態が重要である。この場合、複数
の反応室でAl2O3 膜の初期の数原子層を形成するように
すると、その制御範囲が広くなって良好なヘテロ界面が
得られこの上に形成するAl2O 3 膜とシリコン膜の膜質を
さらに向上できる。
には、基体との界面状態が重要である。この場合、複数
の反応室でAl2O3 膜の初期の数原子層を形成するように
すると、その制御範囲が広くなって良好なヘテロ界面が
得られこの上に形成するAl2O 3 膜とシリコン膜の膜質を
さらに向上できる。
【０１１９】また、原子層堆積法により形成された二元
系材料膜の上のシリコン膜をチャネル領域としたシリコ
ン薄膜トランジスタを形成すると、その領域のキャリア
の移動度が大きくなり、トランジスタ特性を向上でき
る。
系材料膜の上のシリコン膜をチャネル領域としたシリコ
ン薄膜トランジスタを形成すると、その領域のキャリア
の移動度が大きくなり、トランジスタ特性を向上でき
る。
【０１２０】また、スタガー型シリコン薄膜トランジス
タを形成する場合には、原子層堆積法によりAlP 、GaP
等の二元系半導体層を形成し、その上にシリコン膜を積
層すると、その膜は配向性が良く、しかもシリコンと格
子定数が非常に近いためにシリコン膜の膜質が良好にな
り、ここに形成されるトランジスタの特性をさらに良く
することができる。
タを形成する場合には、原子層堆積法によりAlP 、GaP
等の二元系半導体層を形成し、その上にシリコン膜を積
層すると、その膜は配向性が良く、しかもシリコンと格
子定数が非常に近いためにシリコン膜の膜質が良好にな
り、ここに形成されるトランジスタの特性をさらに良く
することができる。
【図１】シリコン薄膜を形成する第１の装置の概念図で
ある
ある
【図２】シリコン薄膜の形成工程の第１例を示す断面図
である
である
【図３】シリコン薄膜の形成工程の第２例を示す概念図
である
である
【図４】シリコン薄膜を形成する第２の装置の概要構成
図である
図である
【図５】シリコン薄膜の形成工程の第３例を示す断面図
である
である
【図６】プレーナ型シリコン薄膜トランジスタの第１例
を製造する工程順断面図である
を製造する工程順断面図である
【図７】プレーナ型シリコン薄膜トランジスタの第２例
を製造する工程順断面図（その１）である
を製造する工程順断面図（その１）である
【図８】プレーナ型シリコン薄膜トランジスタの第２例
を製造する工程順断面図（その２）である
を製造する工程順断面図（その２）である
【図９】逆スタガー型シリコン薄膜トランジスタの第１
例を製造する工程順断面図である
例を製造する工程順断面図である
【図１０】逆スタガー型シリコン薄膜トランジスタの第
２例を製造する工程順断面図である
２例を製造する工程順断面図である
【図１１】スタガー型シリコン薄膜トランジスタを製造
する工程順断面図である
する工程順断面図である
１ ガラス基板（基体） １ａ 透明絶縁性基板（基体） １ｂ ゲート電極 ２ 二元系材料膜（酸化アルミニウム膜、Al2O3
膜） ２ａ〜２ｎ 原子層 ２ｎ Ａ１層 ３ 結晶シリコン膜 ４ SiO2膜（ゲート絶縁膜） ５ ゲート電極 ６ ソース・ドレイン ７ SiO2膜（絶縁膜） ８ 開孔 ９ａ ソース電極 ９ｂ ドレイン電極 １０ ｎ+ −Ｓｉ膜 １１ Ｔｉ膜 １１ａ ソース電極 １１ｂ ドレイン電極 １２ｂ、１２ｎ Al層 １２ａ Ｏ層 １２ Al2O3 膜 １３ 結晶シリコン膜 １４ Al2O3 膜（二元系材料膜） １４ａ、１４ｃ Ｏ層（原子層） １４ｂ、１４ｄ Al層（原子層） １５ 結晶シリコン膜 １６ SiN 膜（絶縁膜） １７ Al2O3 膜（二元系材料膜） １８ 結晶シリコン膜 １９ SiO2膜 ２０ Mo膜 ２１ ゲート電極 ２２ ソース層 ２３ ドレイン層 ３１ ソース電極 ３２ ドレイン電極 ３３ GaP膜（半導体膜） ３４ 結晶シリコン膜 ３５ SiO2膜 ３６ ゲート電極 Ｃ1 ，Ｃ2 反応チャンバ Ｌ ロードロック Ｎ1 〜Ｎ5 ガス導入口 ＯＦ オリフィス弁 Ｐ1 、Ｐ2 真空排気系 Ｖ1 〜Ｖ5 弁 Ｃ11〜Ｃ14 反応室 Ｌ10〜Ｌ14、Ｌ0 ロードロック ＬＤ ローディング室 Ｖ11〜Ｖ14 弁 Ｎ11〜Ｎ14 ガス導入口
膜） ２ａ〜２ｎ 原子層 ２ｎ Ａ１層 ３ 結晶シリコン膜 ４ SiO2膜（ゲート絶縁膜） ５ ゲート電極 ６ ソース・ドレイン ７ SiO2膜（絶縁膜） ８ 開孔 ９ａ ソース電極 ９ｂ ドレイン電極 １０ ｎ+ −Ｓｉ膜 １１ Ｔｉ膜 １１ａ ソース電極 １１ｂ ドレイン電極 １２ｂ、１２ｎ Al層 １２ａ Ｏ層 １２ Al2O3 膜 １３ 結晶シリコン膜 １４ Al2O3 膜（二元系材料膜） １４ａ、１４ｃ Ｏ層（原子層） １４ｂ、１４ｄ Al層（原子層） １５ 結晶シリコン膜 １６ SiN 膜（絶縁膜） １７ Al2O3 膜（二元系材料膜） １８ 結晶シリコン膜 １９ SiO2膜 ２０ Mo膜 ２１ ゲート電極 ２２ ソース層 ２３ ドレイン層 ３１ ソース電極 ３２ ドレイン電極 ３３ GaP膜（半導体膜） ３４ 結晶シリコン膜 ３５ SiO2膜 ３６ ゲート電極 Ｃ1 ，Ｃ2 反応チャンバ Ｌ ロードロック Ｎ1 〜Ｎ5 ガス導入口 ＯＦ オリフィス弁 Ｐ1 、Ｐ2 真空排気系 Ｖ1 〜Ｖ5 弁 Ｃ11〜Ｃ14 反応室 Ｌ10〜Ｌ14、Ｌ0 ロードロック ＬＤ ローディング室 Ｖ11〜Ｖ14 弁 Ｎ11〜Ｎ14 ガス導入口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/336 (72)発明者 市村 照彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 村田 祐司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡部 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 長広 紀雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 甫立 真理 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 沖 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岡部 正博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭55−44789（ＪＰ，Ａ) 特開 昭59−29460（ＪＰ，Ａ) 特開 昭62−179717（ＪＰ，Ａ) 特開 昭62−9623（ＪＰ，Ａ) 特開 昭63−302571（ＪＰ，Ａ) 特開 平１−231024（ＪＰ，Ａ)
Claims (11)
- 【請求項１】二元系材料を構成する各原子を別々に含む
第１及び第２の雰囲気に交互に曝す原子層堆積法によ
り、ガラス、酸化シリコン、窒化シリコン、酸化窒化シ
リコンのいずれかよりなる下地層の上にＡｌ２Ｏ３、Ｉ
ＩＩ−Ｖ族半導体、ＺｎＳのいずれかよりなる多結晶の
二元系材料膜を成長し、 前記二元系材料膜の上に４００℃以下の基板温度で多結
晶シリコン膜を成長することを特徴とする薄膜形成方
法。 - 【請求項２】前記二元系材料膜上への前記多結晶シリコ
ン膜の成長は、前記二元系材料膜の形成後に真空を破ら
ずに行われることを特徴とする請求項１記載の薄膜形成
方法。 - 【請求項３】前記多結晶シリコン膜の成長を、水素とシ
ランを含むガスを用いるプラズマ化学気相堆積法により
行うことを特徴とする請求項１記載の薄膜形成方法。 - 【請求項４】前記二元系材料膜をＡｌ２Ｏ３から形成す
る工程は、 酸素を含む前記第１の雰囲気とアルミニウムを含む前記
第２の雰囲気に交互に前記下地層を曝してＡｌ２Ｏ３よ
りなる前記二元系材料膜を成長し、 前記アルミニウムを含む前記第２の雰囲気で前記二元系
材料膜を成長することによって終了し、 その工程の後、前記二元系材料膜を大気に曝すことな
く、前記Ａｌ２Ｏ３よりなる前記二元系材料膜上に前記
多結晶シリコン膜を形成することを特徴とする請求項１
記載の薄膜形成方法。 - 【請求項５】前記Ａｌ２Ｏ３よりなる二元系材料膜は、
前記多結晶シリコン膜の形成位置に移動されるまでアル
ミニウム含有ガスに曝されていることを特徴とする請求
項４記載の薄膜形成方法。 - 【請求項６】前記アルミニウム含有ガスは、Ａｌ（ＣＨ
３）３であることを特徴とする請求項５記載の薄膜形成
方法。 - 【請求項７】二元系材料の２原子のうちの一方と他方を
順に含みかつ基板加熱温度が異なる複数のガス雰囲気中
に、基板を順次移動させて該基板の上に異なる２つの原
子層を交互に積層する前工程と、 最終の前記ガス雰囲気から取り出した前記基板を、前記
二元系材料を構成する各原子を別々に含む２つの雰囲気
に交互に曝す原子層堆積法によって前記原子層の上に二
元系材料層を成長する後工程とを有することを特徴とす
る薄膜形成方法。 - 【請求項８】請求項１、２、４又は７記載の薄膜形成方
法によって下地層の上にＡｌ２Ｏ３よりなる前記二元系
材料膜と前記多結晶シリコン膜を形成する工程と、 前記多結晶シリコン膜の上にゲート絶縁膜を介してゲー
ト電極を形成する工程と、 前記ゲート電極の両側の前記多結晶シリコン膜にソース
層及びドレイン層を形成する工程とを有することを特徴
とするシリコン薄膜トランジスタの形成方法。 - 【請求項９】（−１０１２）面に優先配向して形成され
るＡｌ２Ｏ３膜の上に、（１００）面に優先配向して多
結晶シリコンが積層されていることを特徴とする多層構
造膜。 - 【請求項１０】ガラス、酸化シリコン、窒化シリコン、
酸化窒化シリコンのいずれかよりなる下地層の上にゲー
ト電極を形成する工程と、 二元系材料を構成する各原子を別々に含む第１のガスと
第２のガスを交互に曝す原子層堆積法によって、Ａｌ２
Ｏ３、ＺｎＳ、ＩＩＩ−Ｖ族半導体のいずれかからなる
多結晶の二元系材料膜を前記下地層及び前記ゲート電極
の上に成長する工程と、 前記二元系材料膜の上に多結晶シリコン膜を４００℃以
下の温度で形成する工程と、 前記多結晶シリコン膜上にソース電極とトルイン電極を
形成する工程とを有することを特徴とするシリコン薄膜
トランジスタの形成方法。 - 【請求項１１】ガラス、酸化シリコン、窒化シリコン、
酸化窒化シリコンのいずれかよりなる下地層の上にソー
ス電極とドルイン電極を形成する工程と、 二元系材料を構成する各原子を別々に含む第１のガスと
第２のガスを交互に曝す原子層堆積法によって、Ａｌ２
Ｏ３、ＺｎＳ、ＩＩＩ−Ｖ族半導体のいずれかからなる
多結晶の二元系材料膜を前記下地層、ソース電極及びド
レイン電極の上に成長する工程と、 前記二元系材料膜の上に４００℃以下の温度で多結晶シ
リコン膜を形成する工程と、 前記多結晶シリコン膜上に絶縁膜を介してゲート電極を
形成する工程とを有することを特徴とするシリコン薄膜
トランジスタの形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023986A JP2828152B2 (ja) | 1991-08-13 | 1992-02-10 | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 |
| US08/015,512 US5480818A (en) | 1992-02-10 | 1993-02-09 | Method for forming a film and method for manufacturing a thin film transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20208891 | 1991-08-13 | ||
| JP3-202088 | 1991-08-13 | ||
| JP4023986A JP2828152B2 (ja) | 1991-08-13 | 1992-02-10 | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102189A JPH05102189A (ja) | 1993-04-23 |
| JP2828152B2 true JP2828152B2 (ja) | 1998-11-25 |
Family
ID=26361438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023986A Expired - Fee Related JP2828152B2 (ja) | 1991-08-13 | 1992-02-10 | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828152B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1674592A2 (en) | 2004-12-22 | 2006-06-28 | Canon Anelva Corporation | Thin film processing system with different processing chambers |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342277B1 (en) * | 1996-08-16 | 2002-01-29 | Licensee For Microelectronics: Asm America, Inc. | Sequential chemical vapor deposition |
| FI117942B (fi) * | 1999-10-14 | 2007-04-30 | Asm Int | Menetelmä oksidiohutkalvojen kasvattamiseksi |
| FI118804B (fi) * | 1999-12-03 | 2008-03-31 | Asm Int | Menetelmä oksidikalvojen kasvattamiseksi |
| JP4493796B2 (ja) * | 2000-03-30 | 2010-06-30 | 東京エレクトロン株式会社 | 誘電体膜の形成方法 |
| US6951804B2 (en) | 2001-02-02 | 2005-10-04 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6911391B2 (en) | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US6825134B2 (en) | 2002-03-26 | 2004-11-30 | Applied Materials, Inc. | Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow |
| US7166528B2 (en) | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| US7132338B2 (en) | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
| US8501594B2 (en) | 2003-10-10 | 2013-08-06 | Applied Materials, Inc. | Methods for forming silicon germanium layers |
| US7078302B2 (en) | 2004-02-23 | 2006-07-18 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal |
| DE602006003129D1 (de) * | 2005-06-01 | 2008-11-27 | Imec Inter Uni Micro Electr | ) zum Erzeugen einer Schicht hoher Qualität |
| US7648927B2 (en) | 2005-06-21 | 2010-01-19 | Applied Materials, Inc. | Method for forming silicon-containing materials during a photoexcitation deposition process |
| JP4947766B2 (ja) * | 2006-03-30 | 2012-06-06 | 東レエンジニアリング株式会社 | シリコン系薄膜の形成方法 |
| KR100707215B1 (ko) * | 2006-04-25 | 2007-04-13 | 삼성전자주식회사 | 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자 |
| JP5277366B2 (ja) * | 2007-03-15 | 2013-08-28 | 国立大学法人豊橋技術科学大学 | 多層構造ウエハーおよびその製造方法 |
| JP5823922B2 (ja) * | 2012-06-14 | 2015-11-25 | 東京エレクトロン株式会社 | 成膜方法 |
| JP2018152457A (ja) * | 2017-03-13 | 2018-09-27 | 株式会社デンソー | 半導体基板およびその製造方法 |
| WO2019020391A1 (en) * | 2017-07-27 | 2019-01-31 | Evatec Ag | PERMEATION BARRIER |
| FI129628B (en) * | 2019-09-25 | 2022-05-31 | Beneq Oy | Method and apparatus for processing a substrate surface |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
| JPS5929460A (ja) * | 1982-08-11 | 1984-02-16 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH0782995B2 (ja) * | 1985-07-05 | 1995-09-06 | 松下電器産業株式会社 | 半導体基板の製造方法 |
| JPS62179717A (ja) * | 1986-02-03 | 1987-08-06 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜の形成方法 |
| JP2558466B2 (ja) * | 1987-06-02 | 1996-11-27 | セイコー電子工業株式会社 | 半導体装置 |
| JPH0810299B2 (ja) * | 1988-03-11 | 1996-01-31 | 株式会社精工舎 | 薄膜トランジスタアレイ |
-
1992
- 1992-02-10 JP JP4023986A patent/JP2828152B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1674592A2 (en) | 2004-12-22 | 2006-06-28 | Canon Anelva Corporation | Thin film processing system with different processing chambers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102189A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828152B2 (ja) | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 | |
| US4579609A (en) | Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition | |
| WO2000044033A1 (fr) | Procede et appareil de depot de film | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| US6426246B1 (en) | Method for forming thin film transistor with lateral crystallization | |
| JP2001110750A5 (ja) | ||
| JPH0645606A (ja) | 薄膜トランジスタ・マトリクスの製造方法 | |
| JPH05160152A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06224219A (ja) | 薄膜トランジスタの製造方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPS603148A (ja) | 単結晶シリコン半導体装置用基板およびその製造方法 | |
| TWI831926B (zh) | 多晶矽襯墊 | |
| US11170990B2 (en) | Polysilicon liners | |
| JPH06333822A (ja) | 半導体装置 | |
| JPS63140521A (ja) | 半導体装置の製造方法 | |
| JP2907236B2 (ja) | 半導体装置の製造方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| JPH07135319A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2005203656A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JPH04124814A (ja) | Ｓｏｉ基板の作製方法 | |
| JP3203772B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JPH04321219A (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JP2003528443A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951017 |
|
| LAPS | Cancellation because of no payment of annual fees |