JPH0810299B2 - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPH0810299B2 JPH0810299B2 JP5759888A JP5759888A JPH0810299B2 JP H0810299 B2 JPH0810299 B2 JP H0810299B2 JP 5759888 A JP5759888 A JP 5759888A JP 5759888 A JP5759888 A JP 5759888A JP H0810299 B2 JPH0810299 B2 JP H0810299B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- thin film
- metal
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ゲート絶縁膜またはゲート絶縁膜の一部に
Ta（タンタル）陽極酸化膜を用いた薄膜トランジスタア
レイに関する。
Ta（タンタル）陽極酸化膜を用いた薄膜トランジスタア
レイに関する。
［従来の技術］ 近年薄型の画像表示器として、液晶マトリクス表示
器、とりわけ各画素毎にスイッチング素子を設けた、い
わゆるアクティブマトリクス型の液晶表示器が各所で研
究開発されている。
器、とりわけ各画素毎にスイッチング素子を設けた、い
わゆるアクティブマトリクス型の液晶表示器が各所で研
究開発されている。
第５図は、上記アクティブマトリクス型の液晶表示器
の回路構成例を模式的に表わしたものである。
の回路構成例を模式的に表わしたものである。
ゲート配線４のなかで、例えばXiが選択されると、こ
れに連なるMIS型の薄膜トランジスタ（以下、TFTとい
う）21のゲートは一斉にオンし、これらオンしたTFTの
ソースを通して、ソース配線12より、画像情報に対応し
た信号電圧が、TFT21のドレインに伝達される。ドレイ
ンには画素電極13が接続され、この画素電極13と、液晶
層22をはさんで他方の基板上に形成された対向電極23と
の電圧差により、液晶層22の光透過率を変化させて画素
表示を行う。
れに連なるMIS型の薄膜トランジスタ（以下、TFTとい
う）21のゲートは一斉にオンし、これらオンしたTFTの
ソースを通して、ソース配線12より、画像情報に対応し
た信号電圧が、TFT21のドレインに伝達される。ドレイ
ンには画素電極13が接続され、この画素電極13と、液晶
層22をはさんで他方の基板上に形成された対向電極23と
の電圧差により、液晶層22の光透過率を変化させて画素
表示を行う。
Xiが非選択状態になると、これに連なるTFT21のゲート
はオフし、引き続きXi＋１が選択され、上記と同様な動
作が行われる。なおゲートがオフした後も、画素電極13
と対向電極23の電位差は、次に同一のゲート配線が選択
されるまで、液晶層22により保存されるため、各画素に
対応した液晶層はスタティック駆動されることになり、
高コントラストの表示を得ることができる。
はオフし、引き続きXi＋１が選択され、上記と同様な動
作が行われる。なおゲートがオフした後も、画素電極13
と対向電極23の電位差は、次に同一のゲート配線が選択
されるまで、液晶層22により保存されるため、各画素に
対応した液晶層はスタティック駆動されることになり、
高コントラストの表示を得ることができる。
ところで上記TFT21には、ゲート絶縁膜の絶縁不良を
低減するために、ゲート絶縁膜またはゲート絶縁膜の一
部にTa陽極酸化膜を用いたものが提案されている。
低減するために、ゲート絶縁膜またはゲート絶縁膜の一
部にTa陽極酸化膜を用いたものが提案されている。
第６図および第７図は上記の構造を有するTFTの一例
である非晶質シリコンTFTを示したものである。同図に
おいて、１は絶縁性基板、６はTaを用いたゲート電極、
５は上記のTaを陽極酸化して形成されたTa陽極酸化膜、
７は窒化シリコン膜であり、上記Ta陽極酸化膜５と窒化
シリコン膜７とによりゲート絶縁膜を形成している。８
は非晶質シリコン膜、９は保護絶縁膜、10はソース電
極、11はドレイン電極、12はソース配線、13は画素電極
である。
である非晶質シリコンTFTを示したものである。同図に
おいて、１は絶縁性基板、６はTaを用いたゲート電極、
５は上記のTaを陽極酸化して形成されたTa陽極酸化膜、
７は窒化シリコン膜であり、上記Ta陽極酸化膜５と窒化
シリコン膜７とによりゲート絶縁膜を形成している。８
は非晶質シリコン膜、９は保護絶縁膜、10はソース電
極、11はドレイン電極、12はソース配線、13は画素電極
である。
ゲート絶縁膜の絶縁不良の生じる場所はゲート電極６
の端部の段差部分がほとんどであり、同図のようにTa陽
極酸化膜５を用いると、ゲート電極６とソース電極10間
およびゲート電極６とドレイン電極11間の絶縁不良が大
幅に減少する。
の端部の段差部分がほとんどであり、同図のようにTa陽
極酸化膜５を用いると、ゲート電極６とソース電極10間
およびゲート電極６とドレイン電極11間の絶縁不良が大
幅に減少する。
ところで、通常ゲート電極とゲート配線は同一工程に
より形成されるため、ゲート配線にもTaが用いられる。
より形成されるため、ゲート配線にもTaが用いられる。
［解決しようとする課題］ Taは抵抗率が15オーム・センチと高いためゲート配線
の抵抗と、これに接続された容量成分との時定数も大き
なものとなり、ゲート配線に印加される信号の立上が
り、立下がり特性が劣化し、正常な信号がゲート電極に
伝達されない。その結果、液晶表示器の表示特性を悪化
させる原因となっていた。特に液晶表示器が大型化して
ゲート配線が長くなると、上記問題は深刻なものとな
る。ゲート配線の抵抗を低減するためにTaの膜厚を厚く
すると、ゲート電極の端部が高段差になり、段差被覆性
の悪化をもたらし、その結果段差部での絶縁不良が増加
する。従って、Ta陽極酸化膜の使用目的である絶縁不良
対策の観点からみて、Taの膜厚を厚くすることはできな
かった。
の抵抗と、これに接続された容量成分との時定数も大き
なものとなり、ゲート配線に印加される信号の立上が
り、立下がり特性が劣化し、正常な信号がゲート電極に
伝達されない。その結果、液晶表示器の表示特性を悪化
させる原因となっていた。特に液晶表示器が大型化して
ゲート配線が長くなると、上記問題は深刻なものとな
る。ゲート配線の抵抗を低減するためにTaの膜厚を厚く
すると、ゲート電極の端部が高段差になり、段差被覆性
の悪化をもたらし、その結果段差部での絶縁不良が増加
する。従って、Ta陽極酸化膜の使用目的である絶縁不良
対策の観点からみて、Taの膜厚を厚くすることはできな
かった。
本発明は、上記従来の課題に対してなされたものであ
り、Ta陽極酸化膜を用いて絶縁不良を減少させ、しかも
ゲート配線の抵抗を減少させることを目的としている。
り、Ta陽極酸化膜を用いて絶縁不良を減少させ、しかも
ゲート配線の抵抗を減少させることを目的としている。
［課題を解決するための手段］ 本発明では、薄膜トランジスタのゲート絶縁膜または
ゲート絶縁膜の一部にTa（タンタル）陽極酸化膜を用い
た薄膜トランジスタアレイにおいて、上記薄膜トランジ
スタのゲート電極がTa電極のみで形成され、上記ゲート
電極どおしを接続するゲート配線がTaよりも抵抗率の低
い金属を用いた金属配線とこの金属配線を覆うTa配線と
により形成されている。
ゲート絶縁膜の一部にTa（タンタル）陽極酸化膜を用い
た薄膜トランジスタアレイにおいて、上記薄膜トランジ
スタのゲート電極がTa電極のみで形成され、上記ゲート
電極どおしを接続するゲート配線がTaよりも抵抗率の低
い金属を用いた金属配線とこの金属配線を覆うTa配線と
により形成されている。
また、本発明では、薄膜トランジスタのゲート絶縁膜
またはゲート絶縁膜の一部にTa（タンタル）陽極酸化膜
を用いた薄膜トランジスタアレイにおいて、上記薄膜ト
ランジスタのゲート電極どおしを接続するゲート配線
は、上記薄膜トランジスタのソース電極どおしを接続す
るソース配線と上記ゲート配線との交差部に対応した第
１配線部と、この第１配線部以外の第２配線部とからな
り、上記第１配線部はTa配線のみで形成され、上記第２
配線部はTaよりも抵抗率の低い金属を用いた金属配線と
この金属配線を覆うTa配線とにより形成されている。
またはゲート絶縁膜の一部にTa（タンタル）陽極酸化膜
を用いた薄膜トランジスタアレイにおいて、上記薄膜ト
ランジスタのゲート電極どおしを接続するゲート配線
は、上記薄膜トランジスタのソース電極どおしを接続す
るソース配線と上記ゲート配線との交差部に対応した第
１配線部と、この第１配線部以外の第２配線部とからな
り、上記第１配線部はTa配線のみで形成され、上記第２
配線部はTaよりも抵抗率の低い金属を用いた金属配線と
この金属配線を覆うTa配線とにより形成されている。
［実施例］ 以下、本発明における実施例を図面に基き説明する。
第１〜３図において、１は絶縁性基板、２は金属配
線、３はTa配線、４は金属配線２とTa配線３とにより形
成されるゲート配線、５はTa陽極酸化膜、６はゲート電
極、７は窒化シリコン層、８は非晶質シリコン層、９は
保護絶縁層、10はソース電極、11はドレイン電極、12は
ソース配線、13は画素電極である。
線、３はTa配線、４は金属配線２とTa配線３とにより形
成されるゲート配線、５はTa陽極酸化膜、６はゲート電
極、７は窒化シリコン層、８は非晶質シリコン層、９は
保護絶縁層、10はソース電極、11はドレイン電極、12は
ソース配線、13は画素電極である。
以下、これらの図を用いて製造工程の説明を行う。
（ａ） ガラス等の絶縁性基板１上にＷ（タングステ
ン）をスパッタ法により、150ナノメータ堆積し、これ
をドライエッチング法によりパターニングして、金属配
線２を形成する。
ン）をスパッタ法により、150ナノメータ堆積し、これ
をドライエッチング法によりパターニングして、金属配
線２を形成する。
（ｂ） Taをスパッタ法により200ナノメータ堆積し、
これをドライエッチング法によりパターニングして、Ta
配線３を形成し、このTa配線３を化成電圧100ボルトで
陽極酸化してTa陽極酸化膜５を形成し、ゲート絶縁層の
一部とする。このときのTa配線３の膜厚は100ナノメー
タであり、Ta陽極酸化膜５の膜厚は200ナノメータであ
る。
これをドライエッチング法によりパターニングして、Ta
配線３を形成し、このTa配線３を化成電圧100ボルトで
陽極酸化してTa陽極酸化膜５を形成し、ゲート絶縁層の
一部とする。このときのTa配線３の膜厚は100ナノメー
タであり、Ta陽極酸化膜５の膜厚は200ナノメータであ
る。
（ｃ） 窒化シリコン膜７、非晶質シリコン膜８および
保護絶縁膜９を堆積し、保護絶縁膜９を所定の形状にパ
ターニングする。なおゲート絶縁膜は、Ta陽極酸化膜５
と窒化シリコン膜７により形成される。
保護絶縁膜９を堆積し、保護絶縁膜９を所定の形状にパ
ターニングする。なおゲート絶縁膜は、Ta陽極酸化膜５
と窒化シリコン膜７により形成される。
（ｄ） ｎ型シリコン膜、Ti（チタン）を堆積し、これ
らと非晶質シリコン膜８を選択的に除去して、ｎ型シリ
コン層とTiによるソース電極10およびドレイン電極11を
形成する。
らと非晶質シリコン膜８を選択的に除去して、ｎ型シリ
コン層とTiによるソース電極10およびドレイン電極11を
形成する。
（ｅ） 透明導電膜を堆積後これをパターニングして、
ソース配線12および画素電極13を形成する。
ソース配線12および画素電極13を形成する。
以上のように形成された薄膜トランジスタアレイでは
ゲート配線４が低抵抗のＷ（抵抗率5,5オーム・セン
チ）を用いた金属配線２と、この金属配線２を覆うTa配
線３により形成されているため、ゲート配線４の抵抗が
減少し、ゲート電極６に印加される信号の立上がり、立
下がり特性が改善される。またTaの膜厚は薄いため、段
差被覆性の問題もない。
ゲート配線４が低抵抗のＷ（抵抗率5,5オーム・セン
チ）を用いた金属配線２と、この金属配線２を覆うTa配
線３により形成されているため、ゲート配線４の抵抗が
減少し、ゲート電極６に印加される信号の立上がり、立
下がり特性が改善される。またTaの膜厚は薄いため、段
差被覆性の問題もない。
第４図は、本発明における第２の実施例を表わした平
面図である。第１の実施例は金属配線２をゲート配線４
の全域に形成したのに対し本実施例では、金属配線２を
ゲート配線４とソース配線12の交差部以外の部分に形成
している。このような構造にすると、交差部でのゲート
配線４の総膜厚が減少するため、交差部でのソース配線
12の断線あるいは、ゲート配線４とソース配線12間での
絶縁不良が減少する。なお交差部ではTa配線３のみでゲ
ート配線４を形成しているが、この部分は全体のゲート
配線４の長さから比較すると非常に僅かであり、ゲート
配線４の抵抗はほとんど増加することはない。
面図である。第１の実施例は金属配線２をゲート配線４
の全域に形成したのに対し本実施例では、金属配線２を
ゲート配線４とソース配線12の交差部以外の部分に形成
している。このような構造にすると、交差部でのゲート
配線４の総膜厚が減少するため、交差部でのソース配線
12の断線あるいは、ゲート配線４とソース配線12間での
絶縁不良が減少する。なお交差部ではTa配線３のみでゲ
ート配線４を形成しているが、この部分は全体のゲート
配線４の長さから比較すると非常に僅かであり、ゲート
配線４の抵抗はほとんど増加することはない。
なお金属配線に用いる金属は高融点金属または高融点
金属同志の合金が好ましく、上記実施例で用いたＷの他
にMo（モリブデン）、W/Mo合金、W/Ta合金Mo/Ta合金な
どを用いることができる。
金属同志の合金が好ましく、上記実施例で用いたＷの他
にMo（モリブデン）、W/Mo合金、W/Ta合金Mo/Ta合金な
どを用いることができる。
［発明の効果］ 第１および第２の発明によれば、ゲート配線またはゲ
ート配線の一部がTaよりも抵抗率の低い金属を用いた金
属配線とこの金属配線を覆うTa配線とにより形成されて
いるため、ゲート配線の抵抗が減少する。その結果、液
晶表示器に用いた場合、ゲート電極に印加される信号の
立上がり、立下がり特性が改善され、その表示品質を向
上させることができる。
ート配線の一部がTaよりも抵抗率の低い金属を用いた金
属配線とこの金属配線を覆うTa配線とにより形成されて
いるため、ゲート配線の抵抗が減少する。その結果、液
晶表示器に用いた場合、ゲート電極に印加される信号の
立上がり、立下がり特性が改善され、その表示品質を向
上させることができる。
また、第１の発明によれば、ゲート電極がTa電極のみ
で形成され、ゲート配線がTaよりも抵抗率の低い金属に
用いた金属配線とこの金属配線を覆うTa配線とにより形
成されているので、ゲート電極の段差に起因するソース
／ドレイン電極の断線あるいはゲート電極とソース／ド
レイン電極間での絶縁不良が減少し、歩留りを大幅に向
上させることができる。
で形成され、ゲート配線がTaよりも抵抗率の低い金属に
用いた金属配線とこの金属配線を覆うTa配線とにより形
成されているので、ゲート電極の段差に起因するソース
／ドレイン電極の断線あるいはゲート電極とソース／ド
レイン電極間での絶縁不良が減少し、歩留りを大幅に向
上させることができる。
また、第２の発明によれば、ゲート配線のうち、ソー
ス配線とゲート配線との交差部に対応した第１配線部は
Ta配線のみで形成され、この第１配線部以外の第２配線
部はTaよりも抵抗率の低い金属を用いた金属配線とこの
金属配線を覆うTa配線とにより形成されているので、交
差部において、ゲート配線の段差に起因するソース配線
の断線あるいはゲート配線とソース配線間での絶縁不良
が減少し、歩留りを大幅に向上させることができる。
ス配線とゲート配線との交差部に対応した第１配線部は
Ta配線のみで形成され、この第１配線部以外の第２配線
部はTaよりも抵抗率の低い金属を用いた金属配線とこの
金属配線を覆うTa配線とにより形成されているので、交
差部において、ゲート配線の段差に起因するソース配線
の断線あるいはゲート配線とソース配線間での絶縁不良
が減少し、歩留りを大幅に向上させることができる。
第１〜３図は本発明における第１の実施例を示したもの
であり、第１図は平面図、第２図および第３図はそれぞ
れ第１図のII-II線およびIII-III線での工程断面図、第
４図は本発明における第２の実施例を表わした平面図、
第５図はアクティブマトリクス型の液晶表示器の構成例
を表した電気回路図、第６図は従来の薄膜トランジスタ
アレイを示した平面図、第７図はTa陽極酸化膜を用いた
薄膜トランジスタの断面図である。 ２……金属配線 ３……Ta配線 ４……ゲート配線 ５……Ta陽極酸化膜 ６……ゲート電極 10……ソース電極 12……ソース配線
であり、第１図は平面図、第２図および第３図はそれぞ
れ第１図のII-II線およびIII-III線での工程断面図、第
４図は本発明における第２の実施例を表わした平面図、
第５図はアクティブマトリクス型の液晶表示器の構成例
を表した電気回路図、第６図は従来の薄膜トランジスタ
アレイを示した平面図、第７図はTa陽極酸化膜を用いた
薄膜トランジスタの断面図である。 ２……金属配線 ３……Ta配線 ４……ゲート配線 ５……Ta陽極酸化膜 ６……ゲート電極 10……ソース電極 12……ソース配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−35421（ＪＰ，Ａ) 特開 昭61−190314（ＪＰ，Ａ) 特開 昭61−179486（ＪＰ，Ａ) 特開 昭55−12920（ＪＰ，Ａ) 特開 昭62−297892（ＪＰ，Ａ) 特開 昭61−42962（ＪＰ，Ａ) 実開 昭61−196215（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】薄膜トランジスタのゲート絶縁膜またはゲ
ート絶縁膜の一部にTa（タンタル）陽極酸化膜を用いた
薄膜トランジスタアレイにおいて、 上記薄膜トランジスタのゲート電極がTa電極のみで形成
され、上記ゲート電極どおしを接続するゲート配線がTa
よりも抵抗率の低い金属を用いた金属配線とこの金属配
線を覆うTa配線とにより形成されている ことを特徴とする薄膜トランジスタアレイ。 - 【請求項２】薄膜トランジスタのゲート絶縁膜またはゲ
ート絶縁膜の一部にTa（タンタル）陽極酸化膜を用いた
薄膜トランジスタアレイにおいて、 上記薄膜トランジスタのゲート電極どおしを接続するゲ
ート配線は、上記薄膜トランジスタのソース電極どおし
を接続するソース配線と上記ゲート配線との交差部に対
応した第１配線部と、この第１配線部以外の第２配線部
とからなり、 上記第１配線部はTa配線のみで形成され、上記第２配線
部はTaよりも抵抗率の低い金属を用いた金属配線とこの
金属配線を覆うTa配線とにより形成されている ことを特徴とする薄膜トランジスタアレイ。 - 【請求項３】上記金属配線を形成する金属が、高融点金
属または高融点金属同志の合金である ことを特徴とする請求項１または２記載の薄膜トランジ
スタアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5759888A JPH0810299B2 (ja) | 1988-03-11 | 1988-03-11 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5759888A JPH0810299B2 (ja) | 1988-03-11 | 1988-03-11 | 薄膜トランジスタアレイ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27643496A Division JP2838792B2 (ja) | 1996-10-18 | 1996-10-18 | 液晶表示器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01231024A JPH01231024A (ja) | 1989-09-14 |
| JPH0810299B2 true JPH0810299B2 (ja) | 1996-01-31 |
Family
ID=13060290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5759888A Expired - Fee Related JPH0810299B2 (ja) | 1988-03-11 | 1988-03-11 | 薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810299B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778712B2 (ja) * | 1988-12-05 | 1998-07-23 | 株式会社東芝 | 薄膜トランジスタアレイ |
| JPH07113726B2 (ja) * | 1989-01-10 | 1995-12-06 | 富士通株式会社 | 薄膜トランジスタマトリクスの製造方法 |
| JP2558351B2 (ja) * | 1989-06-29 | 1996-11-27 | 沖電気工業株式会社 | アクティブマトリクス表示パネル |
| US5212574A (en) * | 1989-07-05 | 1993-05-18 | Sharp Kabushiki Kaisha | Active matrix board having double-layer scan lines and capacity lines with discontinuous lower scan lines and lower capacity lines |
| JPH03248568A (ja) * | 1990-02-27 | 1991-11-06 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| JP2828152B2 (ja) * | 1991-08-13 | 1998-11-25 | 富士通 株式会社 | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 |
| US5480818A (en) * | 1992-02-10 | 1996-01-02 | Fujitsu Limited | Method for forming a film and method for manufacturing a thin film transistor |
| US5821622A (en) * | 1993-03-12 | 1998-10-13 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| DE69430439T2 (de) | 1993-12-14 | 2003-02-06 | Toshiba Kawasaki Kk | Molybdän-wolfram-material zum verdrahten, molybdän-wolfram-target zum verdrahten, verfahren zu deren herstellung und dünne molybdän-wolfram verdrahtung |
| JP2630240B2 (ja) * | 1993-12-28 | 1997-07-16 | 日本電気株式会社 | 超伝導集積回路用金属薄膜抵抗 |
| KR100213402B1 (ko) * | 1994-09-29 | 1999-08-02 | 니시무로 타이죠 | 전극배선재료 및 이를 이용한 전극배선기판 |
| WO1997002604A1 (fr) * | 1995-06-30 | 1997-01-23 | Nkk Corporation | Dispositif a semiconducteur et son procede de fabrication |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2001217423A (ja) | 2000-02-01 | 2001-08-10 | Sony Corp | 薄膜半導体装置及び表示装置とその製造方法 |
| JP2001217245A (ja) * | 2000-02-04 | 2001-08-10 | Sharp Corp | 電子部品およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061314B2 (ja) * | 1987-07-30 | 1994-01-05 | シャープ株式会社 | 薄膜トランジスタアレイ |
-
1988
- 1988-03-11 JP JP5759888A patent/JPH0810299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01231024A (ja) | 1989-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566686B2 (en) | Thin-film transistor display devices | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| CN100501540C (zh) | 具有双金属层源极和漏极的液晶显示器及其制造方法 | |
| JPH0810299B2 (ja) | 薄膜トランジスタアレイ | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| US6256077B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps | |
| JP3307144B2 (ja) | 表示装置 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH09197441A (ja) | 光アクティブセルアレイ形成方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0720489A (ja) | マトリックス型表示装置 | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH04280231A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| TW500957B (en) | Thin film transistor, liquid crystal display panel, and method of manufacturing thin film transistor | |
| JPH09152626A (ja) | 液晶表示装置およびその製造方法 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH02157729A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2838792B2 (ja) | 液晶表示器の製造方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| KR0120399Y1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |