TWI831926B - 多晶矽襯墊 - Google Patents

多晶矽襯墊 Download PDF

Info

Publication number
TWI831926B
TWI831926B TW109105294A TW109105294A TWI831926B TW I831926 B TWI831926 B TW I831926B TW 109105294 A TW109105294 A TW 109105294A TW 109105294 A TW109105294 A TW 109105294A TW I831926 B TWI831926 B TW I831926B
Authority
TW
Taiwan
Prior art keywords
liner
layer
amorphous silicon
silicon
polycrystalline silicon
Prior art date
Application number
TW109105294A
Other languages
English (en)
Other versions
TW202046377A (zh
Inventor
克里希納 尼塔拉
程睿
卡希克 加納基拉曼
普拉凱特佩拉卡希 加
郭津睿
璟梅 梁
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202046377A publication Critical patent/TW202046377A/zh
Application granted granted Critical
Publication of TWI831926B publication Critical patent/TWI831926B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本揭露案的態樣提供一種方法，包括在基板上沉積包含氧化矽的下層，在下層上沉積多晶矽襯墊，及在多晶矽襯墊上沉積非晶矽層。本揭露案的態樣提供一種裝置中介質，包括基板，包含形成於基板上的氧化矽的下層，佈置於下層上的多晶矽襯墊，及佈置於多晶矽襯墊上的非晶矽層。

Description

多晶矽襯墊
本揭露案的實施例大致關於例如在半導體裝置的製作中的多晶矽襯墊(polysilicon liner)的形成。
在某些半導體裝置的形成中，多重膜彼此沉積成堆疊。膜接著進一步藉由例如蝕刻、拋光、圖案化、退火及類似者的一或更多者而後處理。取決於特定後處理及膜堆疊的成分，在膜之中及/或橫跨膜界線可發生物種的擴散。
物種擴散的一個範例包括在膜之中及橫跨膜界線的氫的擴散。透過不同膜成分的擴散的速率差異導致在膜界面處堆積氫。隨著氫的堆積，在界面處形成泡沫，而降低膜彼此的黏著度，且可導致膜彼此之間分層。
因此，本領域中存在對改善膜黏著度的需求。
本揭露案的實施例大致關於例如在半導體裝置的製作中的多晶矽襯墊的形成。
在一個實施例中，一種方法，包括以下步驟：在基板上沉積包含氧化矽的下層；在下層上沉積多晶矽襯墊；及在多晶矽襯墊上沉積非晶矽層。
在一個實施例中，一種裝置中介質，包括：基板，具有下層，下層包含形成於基板上的氧化矽；多晶矽襯墊，佈置於下層上；及非晶矽層，佈置於多晶矽襯墊上。
在一個實施例中，一種形成裝置中介質之方法，包括以下步驟：在基板上沉積包含氧化矽的下層；在下層上沉積多晶矽襯墊，多晶矽襯墊的沉積與下層的沉積在相同的腔室中實行；及在多晶矽襯墊上沉積非晶矽層。
100:方法
102:操作
104:操作
106:操作
108:操作
210:裝置中介質
212:基板
214:下層
216:多晶矽襯墊
218:非晶矽層
222:中介質堆疊
310:裝置結構
314:金屬接觸
316:通道
332:絕緣層
342:閘極金屬層
350:裝置結構
351:基板
354:絕緣層
356:閘極金屬層
362:汲極接觸
364:源極接觸
366:內連
370:場氧化物
371:貫孔
372:貫孔
373:貫孔
400:範例真空處理系統
401:系統控制器
402:腔室
403:蓋
404:處理腔室
406:刻面
408:裝載鎖定腔室
412:刻面
414:迷你環境
416:吊艙裝載器
由此方式可詳細理解本揭露案以上所載的特徵，以上簡要概述的本揭露案的更具體說明可藉由參考實施例而獲得，某些實施例圖示於隨附圖式中，然而，應理解隨附圖式僅圖示範例實施例，且因此不應考量為範疇之限制，因為本揭露案認可其他均等效果的實施例。
第1圖根據本揭露案的一個實施例，為處理基板之方法的流程圖。
第2圖為根據第1圖之方法形成的裝置中介質的概要剖面視圖。
第3A圖為包括第2圖的裝置中介質的裝置結構的概要剖面視圖。
第3B圖為包括第2圖的裝置中介質的另一裝置結構的概要剖面視圖。
第4圖為可用以根據第1圖之方法，實行形成第2圖的裝置中介質之方法的真空處理系統的概要的頂部視圖。
為了促進理解，已儘可能地使用相同的元件符號代表共通圖式中相同的元件。應考量一個實施例的元件及特徵可有益地併入其他實施例中而無須進一步說明。
本揭露案的實施例大致關於例如在半導體裝置的製作中的多晶矽襯墊的形成。本揭露案的實施例亦關於包括多晶矽襯墊之裝置(及裝置中介質)。
第1圖根據本揭露案的一個實施例，為處理基板之方法100的流程圖。方法100於操作102處開始。在操作102中，於基板上形成一或更多下層。基板舉例而言，可為任何基板或形成於基板上而在製作處理期間於其上實行膜處理的材料表面。舉例而言，在其上可實行處理的基板表面包括例如矽、氧化矽、應變矽、絕緣體上矽(SOI)、高摻雜的矽、碳摻雜的氧化矽、非晶矽、摻雜的矽、鍺、砷化鎵、玻璃、藍寶石的材料，及任何其他材料，例如金屬、金屬氮化物、金屬合金，及其他導電材料及結合，舉例而言，取決於應用，包括金屬及氧化物的交替或圖案化方案。高摻雜的矽可包括在約0.1%及更高的摻雜等級下，以硼或磷摻雜的矽。基板包括而非限於半導體晶圓。
一或更多下層可包括例如氧化矽。在一個範例中，氧化矽的下層具有非晶結構。下層形成至約100埃至約2000埃的厚度，例如約200埃至約1000埃，或例如約300埃至約500埃。然而，亦考慮其他厚度。
一或更多下層可使用熱化學氣相沉積(CVD)、熱原子層沉積(ALD)、電漿強化的化學氣相沉積(PECVD)或電漿強化的原子層沉積(PEALD)形成。 適合的處理腔室的一個範例包括從美國加州聖克拉拉市的應用材料公司可取得的Precision(TM)PECVD處理腔室。考慮亦可使用包括來自其他製造商的其他處理腔室。
接續，在操作104中，於一或更多下層的上部表面上形成多晶矽襯墊。多晶矽襯墊具有約百分之1至約百分之100的結晶度，例如約百分之10至約百分之90，或約百分之20至約百分之80，或約百分之20至約百分之70，或約百分之20至約百分之60，或約百分之20至約百分之50，或約百分之25至約百分之40，或約百分之25至約百分之35。
在一個範例中，多晶矽襯墊在PECVD處理期間形成。PECVD處理利用電容耦合的電漿、電感耦合的電漿、微波電漿或遠端電漿之一或更多者，以促進多晶矽襯墊沉積於一或更多下層的上部表面上。多晶矽襯墊形成至約10埃至約500埃的範圍之中的厚度，例如約10埃至約200埃，或約20埃至約50埃。多晶矽襯墊可與一或更多下層在相同的處理腔室中形成，或多晶矽襯墊可與一或更多下層在不同腔室中形成。
在多晶矽襯墊的形成期間，引入一或更多處理氣體至處理腔室中，且其自由基透過電漿激發生成。一或更多處理氣體包括矽源，以及可選的還原劑及可選的載氣或 其他鈍氣。在此範例中，處理氣體包括矽烷或更高階矽烷(例如，SinH2n+2，其中n為1或更大的整數)。處理氣體亦可包括氫，例如雙原子氫，及氦、氬或類似者的載氣。 矽烷以在約10sccm至約38sccm的範圍之中的流率提供至處理腔室的內部空間，例如對於300毫米(mm)的基板為約15sccm至約30sccm。氫以在約500sccm至約3500sccm的範圍之中的流率提供至處理腔室的內部空間，或對於300mm的基板為約1000sccm至約1500sccm。載氣可以約0sccm至約1000sccm的流率提供，例如約50sccm至約600sccm，或約200sccm至約300sccm。將約300瓦至約2700瓦的高頻RF功率，例如約1000瓦至約1500瓦，施加至處理氣體，以生成處理氣體的自由基。
在沉積多晶矽襯墊期間，於腔室之中的壓力維持在約0.5Torr及約10Torr的範圍之中，例如約1Torr至約5Torr。在沉積期間，基板維持在約攝氏300度至約攝氏500度的溫度下，例如約攝氏350度至約攝氏450度。沉積處理可長達足以沉積預定厚度的多晶矽襯墊的時段。舉例而言，沉積時間可長達約30秒至約1800秒，例如約60秒至約180秒。
在另一範例中，於例如熱CVD的熱沉積處理期間形成多晶矽襯墊。多晶矽襯墊形成至約50埃至約200埃的範圍之中的厚度。沉積發生於約攝氏350度至約攝氏650度的溫度下，例如介於約攝氏500度及攝氏650度之間，且 長達足以沉積多晶矽襯墊至預定厚度的時段。類似於以上所討論的前驅物亦可在熱CVD操作中利用。
在另一範例中，在PECVD處理或例如熱CVD的熱沉積處理期間，藉由沉積非晶矽層接著進行結晶退火處理來形成多晶矽襯墊。非晶矽層可使用類似於以上所討論的處理條件沉積。非晶矽層可藉由使用例如矽烷的包括一或更多矽前驅物的處理氣體、載氣及還原劑而形成。非晶矽層可為低氫非晶矽，例如小於百分之1的非晶矽。形成非晶矽層至約10埃至約1000埃的範圍之中的厚度，例如約10埃至約500埃，或約50埃至約100埃。使用結晶退火進一步處理非晶矽層。結晶退火處理可為在約攝氏600度至約攝氏650度下的熱退火，長達介於1小時及4小時之間的時段，例如約1小時至2小時。在另一範例中，結晶退火處理可為使用快速熱退火處理腔室的尖峰退火處理。快速退火處理可在約攝氏900度至約攝氏1100度的溫度下，例如攝氏1000度長達約1秒至約5秒的時段。退火處理強化將多晶矽襯墊黏著至於操作102中形成的下層的上部表面。
在操作106中，於多晶矽襯墊的上部表面上形成一或更多額外層。一或更多額外層可例如包括摻雜或未摻雜的非晶矽。在特定範例中，一或更多額外層包括在堆疊中n摻雜的(例如，磷)及未摻雜的非晶矽的交替層。在另一範例中，一或更多額外層包括在堆疊中p摻雜的(例如，硼)及未摻雜的非晶矽的交替層。在另一範例中，一或更多額外層為p摻雜的或n摻雜的非晶矽的單一層。一或更多 額外層可在PECVD腔室中形成，使用包括例如矽烷的一或更多矽前驅物的處理氣體、載氣、還原劑及摻雜物，例如n型摻雜物，像是磷。一或更多額外層透過一或更多後處理操作促進例如記憶體裝置的半導體裝置的形成。一或更多額外層可與多晶矽襯墊在相同的處理腔室中形成，或在不同的處理腔室中形成。
在操作108中在具有下層、多晶矽襯墊及一或更多額外層的基板(此處亦稱為裝置中介質)上實行一或更多後處理。後處理操作包括進一步沉積處理、蝕刻處理、遮罩、蝕刻、光刻、摻雜、熱處置及拋光等等。在一個特定範例中，具有沉積的層的裝置中介質遭受熱處置處理，例如退火。熱退火處理促進修復裝置中介質之中的膜缺陷，並且促進在分別層之中平均分配摻雜物種。
儘管第1圖說明處理基板的一種方法，亦考量其他實施例。舉例而言，考量在操作102之前可發生天然氧化物移除處理，或另一清潔處理。在此範例中，天然氧化物移除處理或其他清潔處理可與操作102及/或104及/或106在相同的腔室中發生，或在與操作102及/或104及/或106不同的腔室。在可與此處的其他範例及實施例結合的另一範例中，操作106的一或更多額外層可透過熱沉積處理而非藉由PECVD來形成。
第2圖為根據第1圖的方法100所形成的裝置中介質210的概要剖面視圖。如此處所使用的裝置中介質代表在製作期間的裝置，例如在製作完成之前的裝置。裝置中 介質210包括基板212及中介質堆疊222。中介質堆疊222包括形成於基板212上的一或更多下層214(為了清楚起見顯示一層)。中介質堆疊222亦包括形成於一或更多下層214上的多晶矽襯墊216，以及形成於多晶矽襯墊216上的一或更多非晶矽層218(為了清楚起見顯示一層)。應考量裝置中介質210可包括為了清楚起見而未顯示的其他特徵。
在基板的處理期間，包括裝置中介質210的後處理期間(即，操作108)及/或一或更多額外層218的形成期間(即，操作106)，氫在沉積的膜之中以及橫跨膜界線擴散。歸因於一或更多機制誘使氫擴散，包括(1)在一或更多額外層218的非晶矽層中氫的濃度相對高於在一或更多下層214中氧化矽中氫的濃度，及(2)在處理及/或後處理期間抬升的溫度。非晶矽的相對更大的氫濃度以及抬升的溫度之一者或兩者促進氫從一或更多額外層218的非晶矽遷移朝向一或更多下層214的矽。歸因於透過非晶矽(例如，一或更多額外層218)相較於透過矽(例如，一或更多下層214)較高的擴散速率，氫在傳統裝置結構中傾向堆積於矽及非晶矽的界面處。此堆積導致在非晶矽-矽界面處形成氫泡沫，導致在不包括多晶矽襯墊216的傳統結構中非晶矽(例如，一或更多額外層)從矽(例如，一或更多下層)降低黏著度或分層。
相對於傳統方案(在一或更多下層之一者的矽上直接沉積一或更多額外層的非晶矽)，本揭露案的態樣包 括佈置於一或更多下層214上的多晶矽襯墊216。多晶矽襯墊216避免氫從一或更多額外層擴散至一或更多下層214的上部表面。因此，氫不會堆積在一或更多下層214的上部表面處，且減輕或避免在一或更多下層214的上部表面處形成氣泡。因為減輕或避免在一或更多下層214的上部表面處形成氫氣泡，所以提升膜堆疊的黏著度。
應注意即使若氫擴散至一或更多額外層218及多晶矽襯墊216的界面，黏著度大致上仍不會減低至發生分層的等級。此至少部分歸因於非晶矽及多晶矽之間相對高的黏著度。因此，在此處所述的範例中，氫堆積在相對較強黏著界面處(例如，介於非晶矽及多晶矽之間)，而非在相對較弱的黏著界面處(例如，介於非晶矽及氧化矽之間)。
參照第2圖以上所述的裝置中介質可在裝置結構的各種部分中使用，例如在記憶體裝置中使用的選擇位元電晶體，例如金屬氧化物矽場效發射器(MOSFET)裝置。 在其他範例中，參照第1圖及第2圖中用於形成裝置中介質之方法可有利於形成裝置結構之零件的裝置中介質結構，例如包括磁性隨機存取記憶體(MRAM)的記憶體裝置結構、自旋轉移力矩隨機存取記憶體(STT-RAM)、鐵電隨機存取記憶體(FeRAM)及相變記憶體(PCM)。
第3A圖為圖示薄膜電晶體(TFT)裝置結構310的一個範例之概要剖面視圖。裝置結構310包括通道316，而包括裝置中介質210及中介質堆疊222，包括關於第2圖 以上所述的矽下層214、多晶矽襯墊216及非晶矽層218。 裝置結構310包括基板212(例如，玻璃、矽)、金屬接觸314及在基板212及金屬接觸314上的通道316。絕緣層332(例如，氧化矽層)沉積於通道316上，且閘極金屬層342沉積於絕緣層332上。
第3B圖為圖示裝置結構350的一個範例之概要剖面視圖。裝置結構350可形成MRAM裝置、PCM裝置、FeRAM裝置或其他半導體裝置之部分。裝置結構350包括通道316，而包括裝置中介質210及中介質堆疊222，包括關於第2圖以上所述的矽下層214、多晶矽襯墊216及非晶矽層218。裝置結構350包括基板351(例如，矽、鍺)及通道316。裝置結構350進一步包括形成於中介質堆疊222上的場氧化物370。源極接觸364形成於貫孔371中。貫孔372包括閘極金屬層356及內連366。絕緣層354(例如，氧化矽)佈置於閘極金屬層356及中介質堆疊222之間。汲極接觸362形成於貫孔373中。
第4圖圖示範例真空處理系統400的概要頂部視圖，其中可實行此處所述的形成裝置結構之方法。此系統400為叢集類型的系統，用於在真空中製造處理的基板，例如在晶圓上的積體電路。真空處理系統400包括傳送腔室402，通常固定在平台(未顯示)上。傳送腔室連接至系統控制器401，系統控制器401配置成儲存及/或實施此處所揭露的標的之態樣。傳送腔室402具有蓋403，固定在其頂部上。當附接蓋403時，蓋403與傳送腔室402形成氣 密封口，使得當傳送腔室中的壓力降低至真空時，空氣不會洩漏至傳送腔室402中。傳送腔室402具有附接在刻面406處的處理腔室404。處理腔室404可為任何類型的處理腔室，例如物理氣相沉積腔室、CVD腔室、ALD腔室、PECVD腔室、PEALD腔室、蝕刻腔室等等。處理腔室404可藉由傳送腔室402支撐，或取決於個別處理腔室404的配置，可支撐在其本身的平台上。在刻面406中的狹縫閥(未顯示)提供傳送腔室402及處理腔室404之間的進出及隔絕。相對應地，處理腔室404在其表面上具有與狹縫閥對齊的開口(未顯示)。傳送腔室402亦具有固定於刻面412處的裝載鎖定腔室408。在刻面412中的開口(未顯示)提供裝載鎖定腔室408及傳送腔室402之間的進出及隔絕。相對應地，裝載鎖定腔室408在其表面上具有與刻面412中的開口對齊的開口。
裝載鎖定腔室408附接至迷你環境414。裝載鎖定腔室408及迷你環境414具有相對應開口(未顯示)，提供裝載鎖定腔室及迷你環境之間的進出，同時具有用於開口的門(未顯示)提供隔絕。迷你環境414具有附接在其前側上的吊艙裝載器416。具有相對應門(未顯示)的開口(未顯示)提供迷你環境414及吊艙裝載器416之間的進出及隔絕。
在操作中，在系統400中待處理的基板放置在吊艙裝載器416的頂部上。接著，機械手臂(未顯示)開始每次一個移除基板離開吊艙裝載器416，且至裝載鎖定腔 室408之一者中。在已將基板裝載至裝載鎖定腔室408之後，於裝載鎖定腔室中的壓力降低以匹配傳送腔室402中的壓力。接著，在傳送腔室側上的門開啟，且傳送腔室機械手臂(未顯示)可開始服務裝載鎖定腔室408。傳送腔室機械手臂從裝載鎖定腔室408移動基板至處理腔室404之一者用於處理，且之後將基板移動回到裝載鎖定腔室408之一者。當裝載鎖定腔室408已接收所有處理的基板時，在裝載鎖定腔室中的壓力返回至迷你環境的壓力，使得在迷你環境之中的機械手臂可將處理的基板移動回到基板吊艙裝載器416。
儘管以上導向本揭露案的實施例，可衍生本揭露案的其他及進一步實施例而不會悖離其基板範疇，且其範疇藉由以下申請專利範圍來決定。
100:方法
102:操作
104:操作
106:操作
108:操作

Claims (18)

  1. 一種形成一裝置中介質之方法，包含以下步驟：在一基板上沉積包含氧化矽的一下層；在該下層上沉積一多晶矽襯墊，直到該多晶矽襯墊具有介於約百分之25至約百分之40之間的一結晶度；及在該多晶矽襯墊上沉積一非晶矽層。
  2. 如請求項1所述之方法，進一步包含以下步驟：在沉積該非晶矽層之後，接續熱處置。
  3. 如請求項2所述之方法，其中該熱處置為一退火處理。
  4. 如請求項1所述之方法，進一步包含以下步驟：在沉積該多晶矽襯墊之後且在沉積該非晶矽層之前，接續熱處置。
  5. 如請求項4所述之方法，其中該熱處置為在約攝氏600度及攝氏650度之間長達1至2小時之間的一時段的一結晶熱退火處理。
  6. 如請求項4所述之方法，其中該熱處置為在約攝氏900度及攝氏1,100度之間長達約1秒至約5秒之間的一時段的一結晶熱退火處理。
  7. 如請求項1所述之方法，其中該下層包含具有一非晶結構的氧化矽。
  8. 如請求項1所述之方法，其中該多晶矽襯墊與該下層在相同的腔室中形成。
  9. 如請求項1所述之方法，其中該多晶矽襯墊以介於約攝氏350度至約攝氏500度之間的一溫度使用一熱CVD處理形成。
  10. 一種裝置中介質，包含：一基板；一下層，包含形成於該基板上的氧化矽；一多晶矽襯墊，佈置於該下層上，其中該多晶矽襯墊具有介於10埃及200埃之間的一厚度，且具有介於約百分之25至約百分之40之間的一結晶度；及一非晶矽層，佈置於該多晶矽襯墊上。
  11. 如請求項10所述之裝置中介質，其中該氧化矽為一非晶結構。
  12. 如請求項10所述之裝置中介質，其中該非晶矽層形成於該多晶矽襯墊的該上部表面上。
  13. 如請求項10所述之裝置中介質，其中該非晶矽層進一步包括在一堆疊中n摻雜的及未摻雜的非晶矽的交替層。
  14. 如請求項13所述之裝置中介質，其中該等n摻雜的層以磷摻雜。
  15. 如請求項10所述之裝置中介質，其中該非晶矽層進一步包括在一堆疊中p摻雜的及未摻雜的非晶矽的交替層。
  16. 如請求項15所述之裝置中介質，其中該等p摻雜的層以硼摻雜。
  17. 如請求項10所述之裝置中介質，其中該非晶矽層為p摻雜的或n摻雜的非晶矽的一單一層。
  18. 一種形成一裝置中介質之方法，該方法包含以下步驟：在一基板上沉積包含氧化矽的一下層；在該下層上沉積一多晶矽襯墊，直到該多晶矽襯墊具有介於約百分之25至約百分之40之間的一結晶度，其中該多晶矽襯墊的沉積與該下層的沉積在相同的腔室中實行；及在該多晶矽襯墊上沉積一非晶矽層。
TW109105294A 2019-02-19 2020-02-19 多晶矽襯墊 TWI831926B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962807614P 2019-02-19 2019-02-19
US62/807,614 2019-02-19

Publications (2)

Publication Number Publication Date
TW202046377A TW202046377A (zh) 2020-12-16
TWI831926B true TWI831926B (zh) 2024-02-11

Family

ID=72043674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105294A TWI831926B (zh) 2019-02-19 2020-02-19 多晶矽襯墊

Country Status (7)

Country Link
US (1) US11170990B2 (zh)
JP (1) JP2022523171A (zh)
KR (1) KR20210118236A (zh)
CN (1) CN113454755A (zh)
SG (1) SG11202108406RA (zh)
TW (1) TWI831926B (zh)
WO (1) WO2020172299A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904564A (en) * 1996-12-27 1999-05-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating MOSFET having cobalt silicide film
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
US20010047764A1 (en) * 1997-08-11 2001-12-06 Robert C. Cook Method and apparatus for improved chemical vapor deposition processes using tunable temperature controlled gas injectors
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US20030142705A1 (en) * 2002-01-31 2003-07-31 The Regents Of The University Of California High energy, high average power solid state green or UV laser
US20120289046A1 (en) * 2011-05-13 2012-11-15 Eun-Jung Ko Method for fabricating semiconductor device
US20130292627A1 (en) * 2010-03-25 2013-11-07 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326722A (en) * 1993-01-15 1994-07-05 United Microelectronics Corporation Polysilicon contact
JP3344072B2 (ja) 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
US5882962A (en) * 1996-07-29 1999-03-16 Vanguard International Semiconductor Corporation Method of fabricating MOS transistor having a P+ -polysilicon gate
GB2322733A (en) * 1997-02-27 1998-09-02 Nec Corp Polysilicon electrodes for DRAM cells
KR20050054788A (ko) 2003-12-06 2005-06-10 삼성전자주식회사 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법
CN103081093B (zh) 2010-06-11 2015-06-03 科洛斯巴股份有限公司 存储器件的柱结构以及方法
US8088688B1 (en) * 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
JP2013084902A (ja) * 2011-09-26 2013-05-09 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2016539514A (ja) * 2013-11-04 2016-12-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化物−ケイ素スタックのための付着性の改善
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904564A (en) * 1996-12-27 1999-05-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating MOSFET having cobalt silicide film
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
US20010047764A1 (en) * 1997-08-11 2001-12-06 Robert C. Cook Method and apparatus for improved chemical vapor deposition processes using tunable temperature controlled gas injectors
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US20030142705A1 (en) * 2002-01-31 2003-07-31 The Regents Of The University Of California High energy, high average power solid state green or UV laser
US20130292627A1 (en) * 2010-03-25 2013-11-07 Kabushiki Kaisha Toshiba Resistance change memory and method of manufacturing the same
US20120289046A1 (en) * 2011-05-13 2012-11-15 Eun-Jung Ko Method for fabricating semiconductor device

Also Published As

Publication number Publication date
CN113454755A (zh) 2021-09-28
WO2020172299A1 (en) 2020-08-27
US11170990B2 (en) 2021-11-09
KR20210118236A (ko) 2021-09-29
TW202046377A (zh) 2020-12-16
JP2022523171A (ja) 2022-04-21
US20200266052A1 (en) 2020-08-20
SG11202108406RA (en) 2021-09-29

Similar Documents

Publication Publication Date Title
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
JP4850871B2 (ja) 絶縁膜の形成方法
US7524769B2 (en) Method and system for removing an oxide from a substrate
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
JP2002329847A (ja) ｈｉｇｈ−ｋ絶縁膜を備えた単一トランジスタ強誘電体トランジスタ構造、およびその製造方法
US20080274626A1 (en) Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
US20060175289A1 (en) Method of fabricating semiconductor device
JP2000004018A (ja) Ｓｉ（１１１）上にゲ―ト誘電体用の極薄結晶質シリコン窒化物を生成する方法
US20070039924A1 (en) Low-temperature oxide removal using fluorine
US6635556B1 (en) Method of preventing autodoping
TWI827750B (zh) 減少半導體結構中有效氧化物厚度的方法
US11075276B2 (en) Methods and apparatus for n-type metal oxide semiconductor (NMOS) metal gate materials using atomic layer deposition (ALD) processes with metal based precursors
TWI831926B (zh) 多晶矽襯墊
JP4224044B2 (ja) 半導体装置の製造方法
WO1997018585A1 (en) Tri-layer pre-metal interlayer dielectric compatible with advanced cmos technologies
US6660621B1 (en) Method of forming ultra-shallow junctions in a semiconductor wafer with silicon layer deposited from a gas precursor to reduce silicon consumption during salicidation
US11791155B2 (en) Diffusion barriers for germanium
TWI837191B (zh) 使用金屬基前驅物之原子層沉積(ald)製程的n型金屬氧化物半導體(nmos)金屬閘極材料之方法與設備
US20140231893A1 (en) Capacitor and preparation method thereof
TW202230805A (zh) 用於降低接觸電阻之金屬蓋