JP4680850B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4680850B2 JP4680850B2 JP2006221947A JP2006221947A JP4680850B2 JP 4680850 B2 JP4680850 B2 JP 4680850B2 JP 2006221947 A JP2006221947 A JP 2006221947A JP 2006221947 A JP2006221947 A JP 2006221947A JP 4680850 B2 JP4680850 B2 JP 4680850B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film transistor
- thin film
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 344
- 239000004065 semiconductor Substances 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 60
- 238000009792 diffusion process Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 23
- 230000002265 prevention Effects 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 239000003054 catalyst Substances 0.000 claims description 15
- 229910004205 SiNX Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 239000010935 stainless steel Substances 0.000 claims description 7
- 229910001220 stainless steel Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910004200 TaSiN Inorganic materials 0.000 claims description 4
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- 239000012297 crystallization seed Substances 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052755 nonmetal Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 description 25
- 239000012535 impurity Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 10
- 238000001994 activation Methods 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 8
- 238000004151 rapid thermal annealing Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- -1 silicon nitrides Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000000411 inducer Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、薄膜トランジスタ及びその製造方法に関し、特に、半導体の結晶化工程時、低い温度、短い時間で熱処理し、さらに、拡散防止層とマルチバッファ層及び低濃度ドーピング領域を形成して漏洩電流を防止する薄膜トランジスタ及びその製造方法に関する。
通常、有機電界発光表示装置、ＴＦＴ−ＬＣＤのような平板型ディスプレイ装置は、駆動特性上、フレキシブル化が可能であり、これに関する研究が活発に進められている。
このようなディスプレイ装置に軟性を備えるために、可撓性（ｆｌｅｘｉｂｌｅ）基板を使用している。前記可撓性基板としては、一般的に、合成樹脂からなるプラスチック基板が使用される。しかし、プラスチック基板上の薄膜トランジスタは、水分及び酸素透過により有機発光層が劣化してしまい、基板が変形したり、基板上に形成される薄膜層が変形したりするという問題点がある。
一方、可撓性基板、特に、ステンレススチール（ＳＵＳ）のような金属基板（ｍｅｔａｌ ｆｏｉｌ）を用いて形成された金属薄膜トランジスタは、完全に曲げることはできないものの、水分及び酸素透過による有機発光層の劣化の問題はなく、高温工程が可能であるため、バックプレーン（ｂａｃｋｐｌａｎｅ）で高いチャンネル領域移動度を有する低温ポリシリコン（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ ｓｉｌｉｃｏｎ：ＬＴＰＳ）を使用することができる。
伝導性基板、特に、ステンレススチールまたはチタニウムなどで形成された伝導性薄膜上に薄膜トランジスタを実現するためには、伝導性薄膜と薄膜トランジスタとの間に絶縁可能なバッファ層が必要である。このように、絶縁層としてのバッファ層が伝導性薄膜上に形成された薄膜トランジスタは、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）と類似する電気的、構造的な特性を有することになる。従来、薄膜トランジスタを構成する半導体層は、非晶質シリコン層を低温加熱して結晶化したり、エキシマレーザー結晶化（ｅｘｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ；ＥＬＡ）した低温ポリシリコンを用いたりする。
上記のような従来の薄膜トランジスタ製造工程において、低温ポリシリコンに所定の熱処理を施す際に、バッファ層を通じて基板のクロム、鉄、ニッケル、炭素などの不純物が半導体層に拡散する。この結果、半導体層内の特定の部位にディープレベル、つまり、欠陥状態密度が増加したり、または半導体層のバッファ層の界面が汚染したりして、漏洩電流が発生するという問題点がある。
大韓民国公開特許１０−２００５−０１０５８６７号
大韓民国公開特許１０−２００１−００３８５３５号
本発明は、前記従来の問題点を解決するためになされたものであって、可撓性基板の金属イオンなどの不純物が半導体層に拡散する現象を防止し、漏洩電流を改善する薄膜トランジスタ及びその製造方法を提供することを目的とする。
前述した目的を達成するために、本発明の第１側面は、可撓性基板、前記可撓性基板上に形成される拡散防止層と、前記拡散防止層上に少なくとも二重に形成されるバッファ層、前記バッファ層の一の領域上にチャンネル層とソース／ドレイン領域を有して形成される半導体層と、前記半導体層を含む前記バッファ層上に形成されるゲート絶縁層と、前記ゲート絶縁層上の前記チャンネル層と対応する領域に形成されるゲート電極と、前記ゲート電極を含む前記ゲート絶縁層上に形成される層間絶縁層及び前記層間絶縁層に前記ソース／ドレイン領域の少なくとも一の領域を露出させる所定のコンタクトホールを有し、前記ソース／ドレイン領域に接続されるように形成されるソース／ドレイン電極と、を備える薄膜トランジスタを提供する。
本発明の第２側面は、可撓性基板、前記基板上に形成された非金属からなる３相系非晶質拡散防止層と、前記拡散防止層上に少なくとも二重に形成されたバッファ層と、前記バッファ層の一の領域上にチャンネル層とソース／ドレイン領域を有して形成された半導体層と、前記半導体層を含めて前記バッファ層上に形成されたゲート絶縁層と、前記ゲート絶縁層上の前記チャンネル層と対応する領域に形成されたゲート電極と、前記ゲート電極を含む前記ゲート絶縁層上に形成された層間絶縁層及び前記層間絶縁層に前記ソース／ドレイン領域の少なくとも一の領域を露出させる所定のコンタクトホールを有し、前記ソース／ドレイン領域に接続するように形成されたソース／ドレイン電極と、を備える薄膜トランジスタを提供する。
本発明の第３側面は、可撓性基板と、前記可撓性基板上に形成された拡散防止層と、前記拡散防止層上に少なくとも二重に形成されたバッファ層と、前記バッファ層の一の領域上にチャンネル層とソース／ドレイン領域を有し、前記ソース／ドレイン領域が急速熱処理法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｓ：ＲＴＡ）で活性化する半導体層と、前記半導体層を含めて前記バッファ層上に形成されるゲート絶縁層と、前記ゲート絶縁層上の前記チャンネル層と対応する領域に形成されるゲート電極と、前記ゲート電極を含めて前記ゲート絶縁層上に形成される層間絶縁層と、前記層間絶縁層に前記ソース／ドレイン領域の少なくとも一の領域を露出させる所定のコンタクトホールを有し、前記ソース／ドレイン領域に接続されるように形成されるソース／ドレイン電極と、を備える薄膜トランジスタを提供する。
本発明の第４側面は、可撓性基板、前記基板上に形成された多重バッファ層と、前記バッファ層上に形成されパターニングされたソース／ドレイン領域と、チャンネル領域及び低濃度ドーピング領域を有する半導体層と、前記半導体層上に形成される第１の絶縁層と、前記第１の絶縁層上に形成され、前記半導体層と対応するように形成されるゲート電極と、前記ゲート電極上に形成される第２の絶縁層と、前記第１の絶縁層及び前記第２の絶縁層に形成されたコンタクトホールを介して前記半導体層と電気的に接続されるソース／ドレイン電極と、を備える薄膜トランジスタを提供する。
本発明の第５側面は、可撓性基板上に拡散防止層を形成する段階と、前記拡散防止層上に少なくとも二重にバッファ層を形成する段階と、前記バッファ層上に非晶質シリコン層を形成した後、前記非晶質シリコン層をポリシリコンに結晶化し、所定の形状にパターニングして半導体層を形成する段階と、前記バッファ層上と前記半導体層上とにゲート絶縁膜を形成する段階と、前記ゲート絶縁層の一の領域上にゲート電極を形成する段階と、前記ゲート電極をマスクとして用いて前記半導体層の前記ゲート電極に対応する領域を除く他の領域をイオンドーピングして、前記半導体層がチャンネル層とソース／ドレイン領域に区分されるようにする段階と、前記ゲート絶縁層上と前記ゲート電極上とに層間絶縁層を形成する段階と、炉（ｆｕｒｎａｃｅ）で３５０℃〜４５０℃の温度で、１０分〜１時間熱処理して、前記半導体層を活性化する段階と、前記ソース／ドレイン領域の少なくとも一領域を露出させる所定のコンタクトホールを有し、前記コンタクトホールを介して前記ソース／ドレイン領域に接続されるようにソース／ドレイン電極を形成する段階と、を含む薄膜トランジスタ製造方法を提供する。
本発明の第６側面は、可撓性基板を用意する段階と、前記基板上に非金属からなる３相系非晶質拡散防止層を形成する段階と、前記拡散防止層上にバッファ層を形成する段階と、前記バッファ層上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層上にキャッピング層を形成する段階と、前記キャッピング層上に金属触媒層を形成する段階と、前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、前記金属触媒層及び前記キャッピング層を除去する段階と、前記多結晶シリコン層をパターニングして半導体層を形成する段階と、前記半導体層が形成された基板上にゲート絶縁層、ゲート電極、層間絶縁層、及びソース／ドレイン電極を形成する段階と、を含む薄膜トランジスタの製造方法を提供する。
本発明の第７側面は、可撓性基板上に拡散防止層を形成する段階と、前記拡散防止層上に少なくとも二重にバッファ層を形成する段階と、前記バッファ層上に非晶質シリコン層を形成した後、前記非晶質シリコン層をポリシリコンに結晶化し、所定の形状にパターニングして半導体層を形成する段階と、前記バッファ層と前記半導体層上にゲート絶縁層を形成する段階と、前記ゲート絶縁層の一の領域上にゲート電極を形成する段階と、前記ゲート電極をマスクとして用いて前記半導体層の前記ゲート電極に対応する領域を除く他の領域をイオンドーピングして、前記半導体層がチャンネル層とオーミックコンタクト層に区分されるようにする段階と、前記ゲート絶縁層上と前記ゲート電極上とに層間絶縁層を形成する段階と、急速熱処理法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｓ：ＲＴＡ）で前記半導体層を活性化する段階と、前記オーミックコンタクト層の少なくとも一の領域を露出させる所定のコンタクトホールを有し、前記コンタクトホールを介して前記オーミックコンタクト層に接続するようにソース／ドレイン電極を形成する段階と、を含む薄膜トランジスタ製造方法を提供する。
前記本発明の第８側面は、可撓性基板上に少なくとも２層の絶縁層が積層されたバッファ層を形成する段階と、前記バッファ層上にパターニングされた半導体層を形成する段階と、前記半導体層上に第１の絶縁層を形成する段階と、前記第１の絶縁層上にゲート電極を形成した後、前記半導体層と対応するようにゲート電極をパターニングして形成する段階と、前記ゲート電極をマスクとして用いて前記半導体層パターン上に低濃度不純物をイオン注入して低濃度ドーピング領域を形成する段階と、前記半導体層上に感光剤を塗布して、フォト工程によってコンタクトホールドーピング領域を定義した後、前記定義されたドーピング領域に高濃度の不純物をイオン注入してオーミックコンタクト層を形成して、前記感光剤を除去する段階と、前記ゲート電極上に第２の絶縁層を形成する段階と、前記第１の絶縁層と前記第２の絶縁層を貫通するコンタクトホールを形成した後、電極を蒸着し、ソース電極及びドレイン電極をパターニングして形成する段階と、を含む薄膜トランジスタ製造方法を提供する。
本発明による薄膜トランジスタ及びその製造方法によれば、拡散防止層と、少なくとも二重以上の構造に積層されたバッファ層を備え、活性化温度及び時間を低減することによって、半導体層の活性化工程時、可撓性基板の金属成分が半導体層に拡散することを防止し、漏洩電流を改善することができる。
以下、添付の図面に基づいて本発明の好適な実施形態を詳細に説明する。
図１ａ〜図１ｆは、本発明の第１実施形態による薄膜トランジスタ及びその製造方法を示す図である。
図１ａ〜図１ｆを参照すれば、本発明による薄膜トランジスタは、まず、可撓性基板１００上に拡散防止層１１０を形成する。ここで、可撓性基板１００は、ステンレススチール（ＳＵＳ）またはチタニウム（Ｔｉ）で形成されることが好ましく、拡散防止層１１０は、特に限定されるものではないが、１００ｎｍ〜４００ｎｍの厚さの窒化チタニウム（ＴｉＮ）で形成することができる。
拡散防止層１１０は、可撓性基板１００のクロム、鉄、ニッケル、または炭素などの不純物が所定の熱処理工程によってバッファ層１２０を経て、半導体層１３０に拡散する現象を防止するために形成される（図１ａ参照）。
次に、拡散防止層１１０上にはバッファ層１２０が形成される（図１ｂ参照）。
バッファ層１２０は、外部からの熱などによって可撓性基板１００が損傷することを防ぐために形成される。一方、バッファ層１２０を単層に形成する場合、所定の熱処理工程時、可撓性基板１００の金属イオンなどの不純物がバッファ層１２０を通過して半導体層１３０に拡散することがある。このため、バッファ層１２０を少なくとも二重に形成して、金属物質がバッファ層１２０を簡単に通過することができないようにする。例えば、バッファ層１２０は、第１の酸化シリコン（ＳｉＯ２）１２０ａ／第１の窒化シリコン（ＳｉＮｘ）１２０ｂが積層された二重構造に形成する。好ましくは、第１の酸化シリコンは３０ｎｍ〜１μｍの厚さに形成する。また、第１の窒化シリコンは５０ｎｍ〜３０ｎｍの厚さに形成し、第１の酸化シリコン１２０ａと第１の窒化シリコン１２０ｂとの位置は互いに入れ替わっても良い。また、図１ｇに示すように、バッファ層１２０は、第１の酸化シリコン（ＳｉＯ２）１２０ａ／第１の窒化シリコン（ＳｉＮｘ）１２０ｂ／第２の酸化シリコン１２０ｃ／第２の窒化シリコン１２０ｄが積層された構造に形成することもできる。好ましくは、第１の酸化シリコン１２０ａは３０ｎｍ〜１μｍ、第１の窒化シリコン１２０ｂは３０ｎｍ〜５０ｎｍ、第２の酸化シリコン１２０ｃは５０ｎｍ〜１μｍ、第２の窒化シリコン１２０ｄは３０ｎｍ〜５０ｎｍの厚さに形成し、酸化シリコン１２０ａ、１２０ｃと窒化シリコン１２０ｂ、１２０ｄの位置とは互いに入れ替わっても良い。
次に、バッファ層１２０の一の領域上にはチャンネル層１３０ａとソース／ドレイン領域１３０ｂを有する半導体層１３０が形成される（図１ｃ参照）。
半導体層１３０は、チャンネル層１３０ａ及びソース／ドレイン領域１３０ｂを有し、ポリシリコンで形成される。ポリシリコンを形成する方法は、まず、バッファ層１２０上に非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）層を形成する。そして、約４３０℃程度の温度で加熱して非晶質シリコン層内部に含まれた水素成分を除去する脱水素処理を行った後、脱水素処理された非晶質シリコン層を所定の方法で結晶化する。ここで、非晶質シリコンは、ＥＬＡ（ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌ）法を用いて結晶化する。非晶質シリコン層がポリシリコン層に結晶化し、結晶化されたポリシリコン層をパターニングして半導体層１３０を形成する。
次に、半導体層１３０を含めてバッファ層１２０上にはゲート絶縁層１４０を形成する（図１ｄ参照）。
次に、ゲート絶縁層１４０上には金属層（図示せず）を形成し、形成された金属層をパターニングしてゲート電極１５０を形成する（図２ｅ参照）。そして、ゲート電極１５０をマスクとして用いて半導体層１３０のうちのチャンネル層１３０ａ領域を除く他の領域にｎ型ドーパント（ｎ＋）またはｐ型ドーパント（ｐ＋）をドーピングして、ソース／ドレイン領域１３０ｂを形成する。
その後、ゲート電極１５０と半導体層１３０を含めてバッファ層１２０上に層間絶縁層１６０を形成する（図１ｆ参照）。層間絶縁層１６０を形成した後、半導体層１３０には活性化工程を施す。一方、非晶質状態の半導体層１３０を結晶化して、ポリ状態にし、ポリ状態である半導体層１３０をイオンシャワーでドーピングすると、高エネルギーのドーパントが格子と衝突して結晶質のシリコン格子が損傷する。この結果、半導体層１３０は非晶質状態になると共に、ドーピング原子が侵入型として存在してドーパントの機能ができなくなる。よって、再び熱処理をして結晶化状態に戻してドーパントの位置を置換型に変更する。これを活性化工程という。この活性化工程は、炉で３５０℃〜４５０℃の温度で、１０分〜１時間実施する。その後、層間絶縁層１６０を貫通してソース／ドレイン領域１３０ｂを露出させるコンタクトホール１７０を形成する。そして、後続工程で、コンタクトホール１７０を介してソース／ドレイン領域１３０ｂと電気的に接続されるソース／ドレイン電極１８０ａ、１８０ｂを形成する。 以上のような薄膜トランジスタ製造工程において、半導体層１３０の活性化工程は高温熱処理が必要である。可撓性基板１００による金属イオンなどの不純物が半導体層１３０に拡散する距離は、以下の下記の数式１で表される。
ここで、上記式において、ｘは拡散距離、ＤＯは定数、ｔは拡散時間、Ｔは温度、Ｅ＊はエネルギーバリアである。
数式１に示すように、拡散距離ｘは温度Ｔに指数関数的に比例し、時間ｔに１／２乗で比例することが分かる。よって、活性化工程を実施する温度Ｔと時間ｔを短縮することで、不純物の拡散距離ｘを減少することができる。
図２ａ〜図２ｃは、本発明の第１実施形態による漏洩電流特性を示す断面図であり、表１は、図２ａ〜図２ｃのデータを示す。
図２ａ〜図２ｃと表１に基づいて説明すると以下のとおりである。
図２ａ〜図２ｃと表１によれば、半導体層を活性化する工程を炉で４５０℃の温度で２時間行なった場合、漏洩電流は１．１６０ｅ−１１であり、４００℃の温度で２時間行なった場合、漏洩電流は６．３１ｅ−１２であり、４００℃の温度で３０分間行なった場合、漏洩電流は２．５１ｅ−１２であることが分かる。
即ち、図２ｃに示す、４００℃の温度で３０分間半導体層の活性化工程を行なったときの漏洩電流が最も小さく、４００℃、３０分の工程温度と時間が漏洩電流を減少するのに最も好適である。
図３ａ〜図３ｄは、本発明の第２実施形態による薄膜トランジスタ及びその製造方法を示す断面図である。
図３ａ〜図３ｄを参照すれば、本発明による薄膜トランジスタ及びその製造方法は、まず、可撓性基板２００を用意する。ここで、可撓性基板２００は、ステンレススチールまたはチタニウムで形成することが好ましい。次に、可撓性基板２００上に拡散防止層２１０を形成する（図３ａ参照）。
拡散防止層２１０は、非金属からなる３相系非晶質でＴａＳｉＮ及びＴｉＳｉＮのうちのいずれか一つを用いてスパッタ法で略１００ｎｍ〜５００ｎｍの厚さに形成する。そして、拡散防止層２１０上にはバッファ層２２０を形成する。
バッファ層２２０は、ＳｉＯ２、ＳｉＮｘ、及びＳｉＯ２／ＳｉＮｘからなる群から選択されたいずれか一つを用いてスパッタ法で形成する。ここで、バッファ層２２０の好適な厚さは、略５０ｎｍ〜２００ｎｍ程度である。バッファ層２２０は、可撓性基板２２０で発生する不純物の拡散を防止し、ＳＧＳ結晶化時に熱の伝達速度を調節することによって、半導体層２３０の結晶化がうまく行なわれるように調節する。
次に、バッファ層２２０上に半導体層２３０を形成する（図３ｂ参照）。
半導体層２３０は、まず、非晶質シリコン層の形態に形成され、その後、非晶質シリコン層内に水素が残留しないように脱水素工程を行なう。半導体層２３０上にはキャッピング層２４０を形成する。
キャッピング層２４０は、ＳｉＮｘ、ＳｉＯｘ、及びＳｉＯ２からなる群から選択されたいずれか一つを用いてプラズマ強化化学気相蒸着法（ＰＥＣＶＤ）及びスパッタ法を用いて形成する。キャッピング層２４０は、略５０ｎｍ〜２００ｎｍの厚さに形成することが好ましい。ここで、キャッピング層２４０は、後続工程である金属触媒層２５０のニッケルを半導体層２３０の界面に選択的に拡散または浸透させる役割を果たす。キャッピング層２４０上には金属触媒層２５０を形成する。
金属触媒層２５０は、キャッピング層２４０上に形成される。一方、金属触媒層２５０は、結晶化誘導物質であるニッケルで蒸着される。この時、ニッケルの密度は、１０１３〜１０１４ａｔｏｍｓ／ｃｍ２で形成される。金属触媒層２５０のニッケルは、結晶化誘導物質として半導体層２３０の界面で結晶化の核であるシードを形成した後、結晶粒を形成する役割を果たす。
一方、本発明では、金属触媒層２５０としてニッケルを使用する例を挙げたが、これに限定されるものではなく、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｃｒ、Ｒｕ、Ｒｈ、Ｃｄ、及びＰｔからなる群から選択される少なくとも一つの物質を使用することができる。
その後、可撓性基板２２０を、炉、ＲＴＡまたはレーザーのような加熱装置で熱処理する。熱処理工程によって金属触媒層２５０の結晶化誘導物質であるニッケルを拡散または浸透させて、キャッピング層２４０と半導体層２３０との界面に移動させる。これにより、結晶化シード２３１が形成され、この結晶化シード２３１によって非晶質シリコン層が結晶粒界２３２を有する多結晶シリコン層に結晶化する（図３ｃ参照）。
このように、非晶質シリコン層上部にキャッピング層と金属触媒物質とを形成した後、結晶化するＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎｅｄ Ｓｉ）法を用いて非晶質シリコン層を多結晶シリコン層に結晶化することによって、グレーン（ｇｒａｉｎ）の大きさは、数μｍ〜数百μｍと極めて粗大化する。また、グレーン内において、電子や正孔の移動を妨害するバリアとして作用する粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）がグレーンの大きさが大きくなることによって、電子や正孔が移動し易くなって、電子や正孔の速度が向上する。
次に、熱処理工程で非晶質シリコン層を多結晶シリコン層に結晶化した後、キャッピング層２４０及び金属触媒層２５０を除去する（図３ｄ参照）。
次に、半導体層２３０をパターニングし、半導体層２３０上にゲート絶縁層２６０を形成する。ここで、ゲート絶縁層２６０は、酸化膜及び窒化膜を使用してＰＥＣＶＤ法を用いて形成することができる。また、ゲート絶縁層２６０を形成する好適な厚さは、略５００Å〜１０００Åである。なお、ゲート絶縁層２６０上にはゲート電極２７０を形成する。
ゲート電極２７０は、ゲート絶縁層２６０上に導電性金属、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などをスパッタ法で形成する。ゲート電極２７０の好適な厚さは、略２０００Å〜４０００Åであり、これを所定の形状にパターニングする。その後、ゲート電極２７０上に層間絶縁層２８０が形成される。
層間絶縁層２８０は、ゲート絶縁層２６０の材料及び形成方法と同様に形成することができる。層間絶縁層２８０上には、ソース／ドレイン電極（２９０ａ、２９０ｂ）が形成され、ゲート絶縁層２７０と層間絶縁層２８０とに形成されたコンタクトホール２６５を介して半導体層２３０のソース／ドレイン領域２３０ｂと電気的に集束されるようにする。一方、ソース／ドレイン電極２９０は、金属層上部にフォトレジスタを塗布した後、所定の形態にパターニングして形成することができる（図３ｄ参照）。
図４ａ及び図４ｂは、本発明の第３実施形態による薄膜トランジスタ及びその製造方法を示す断面図である。
図４ａ及び図４ｂを参照すれば、本発明による薄膜トランジスタは、可撓性基板３００、拡散防止層３１０、バッファ層３２０、半導体層３３０、ゲート絶縁層３４０、ゲート電極３５０、層間絶縁層３６０、及びソース／ドレイン電極３７０ａ、３７０ｂを備える。
本実施形態では、半導体層３００の活性化工程を除けば、図１ａ〜図１ｆで説明したものと同様であるので、活性化工程についてのみ説明する。
本実施形態による半導体層３３０の活性化工程は、急速熱処理法（ＲＴＡ）を用いて５００℃〜６５０℃で３０秒〜２分間行なう。急速熱処理法（ＲＴＡ）は、ＩＲ ｌａｍｐを利用した急速加熱法であって、この技術は、金属基板を瞬間的に過熱した場合、金属歪曲点以上の温度であっても数秒間は金属基板を損傷することなく熱処理が可能であることを利用したものである。
一方、バッファ層３２０は、図４ａに示すように、第１の酸化シリコン（ＳｉＯ２）３２０ａ／第１の窒化シリコン（ＳｉＮｘ）が積層した構造に形成することができ、図４ｂに示すように、第１の酸化シリコン（ＳｉＯ２）３２０ａ／第１の窒化シリコン（ＳｉＮｘ）／第２の酸化シリコン３２０ｃ／第１の窒化シリコン３２０ｄが積層した構造に形成することもできる。好ましくは、第１の酸化シリコン３２０ａは３０ｎｍ〜１μｍ、第１の窒化シリコン３２０ｂは５０ｎｍ〜３０ｎｍ、第２の酸化シリコン３２０ｃは５０ｎｍ〜１μｍ、第２の窒化シリコン３２０ｄは３０ｎｍ〜５０ｎｍの厚さに形成し、酸化シリコン３２０ａ、３２０ｃと窒化シリコン３２０ｂ、３２０ｄとの位置は互いに入れ替わっても良い。
図５ａ〜図５ｃは、本発明の第４実施形態による薄膜トランジスタを示す断面図である。
図５ａ〜図５ｃを参照すれば、本発明による薄膜トランジスタは、可撓性基板４００、バッファ層４１０、半導体層４２０、第１の絶縁層４３０、ゲート電極４４０、第２の絶縁層４５０、及びソース／ドレイン電極４６０ａ、４６０ｂを備える。
可撓性基板４００は、金属薄膜（ｍｅｔａｌ ｆｏｉｌ）形態に形成することが好ましく、ステンレススチールまたはチタニウムなどで形成する。ここで、可撓性基板４００がステンレススチールのような金属薄膜で形成される場合、後続工程である薄膜トランジスタ形成時に不純物拡散を防止できるバッファ層１２０が形成される。
バッファ層４１０は、少なくとも二重に可軟性基板４００上に形成される。ここで、バッファ層４１０は、可撓性基板４００上に形成された非晶質シリコン層を様々な結晶化法の一つ（例えば、エキシマレーザー法）を用いてポリシリコン層に変換する過程で、不純物が半導体層４２０に拡散することを防止できる。
このようなバッファ層４１０は、ＳｉＯ２／ＳｉＮｘ４１０ａ、４１０ｂで形成され、ＳｉＯ２４１０ａは２００ｎｍ〜１μｍ、ＳｉＮｘ４１０ｂは５０ｎｍ〜２００ｎｍ厚さの範囲で形成される。ここで、ＳｉＯ２４１０ａとＳｉＮｘ４１０ｂとの位置は互いに入れ替わっても良い。
半導体層４２０は、まず、バッファ層４１０上に非晶質シリコン層（図示せず）で形成され、非晶質シリコン層は様々な結晶化法の一つを用いてポリシリコン層に結晶化される。本実施形態では、エキシマレーザー法などを用いて低温ポリシリコン（ＬＴＰＳ）を形成する。結晶化工程で形成されたポリシリコン層をパターニングすることによって半導体層４２０が形成される。また、後続工程としてゲート電極４３０を形成した後、ゲート電極４３０をマスクとして用いて半導体層４２０上に低濃度の不純物を単位面積当り略１０１１〜１０１２ｌｏｎｓ／ｃｍ２でドーピングして低濃度ドーピング領域４２０ｂを形成する。以下、低濃度ドーピング領域４２０ｂをＬＤＤ領域（Ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ；ＬＤＤ）と称する。
ＬＤＤ領域４２０ｂを形成した後、感光剤（Ｐｈｏｔｏ Ｒｅｓｉｓｔ；ＰＲ）（図示せず）を塗布し、フォト工程（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）によってコンタクトホールドーピング領域を定義する。その後、半導体層４２０の露出したソース／ドレイン領域４２０ｃ上に、高濃度の不純物を単位面積当り略１０２０ｌｏｎｓ／ｃｍ２でドーピングした後、感光剤を除去する。これにより、半導体層４２０には、高濃度でドーピングされたソース／ドレイン領域４２０ｃ及び低濃度でドーピングされたＬＤＤ領域４２０ｂが形成される。即ち、半導体層４２０は、不純物がドーピングされないチャンネル領域４２０ａ、低濃度でドーピングされたＬＤＤ領域４２０ｂ、及び電気的信号の印加を受けるためのソース／ドレイン領域４２０ｃを有する。
ＬＤＤ領域４２０ｂを形成した後、感光剤（Ｐｈｏｔｏ Ｒｅｓｉｓｔ；ＰＲ）（図示せず）を塗布し、フォト工程（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）によってコンタクトホールドーピング領域を定義する。その後、半導体層４２０の露出したソース／ドレイン領域４２０ｃ上に、高濃度の不純物を単位面積当り略１０２０ｌｏｎｓ／ｃｍ２でドーピングした後、感光剤を除去する。これにより、半導体層４２０には、高濃度でドーピングされたソース／ドレイン領域４２０ｃ及び低濃度でドーピングされたＬＤＤ領域４２０ｂが形成される。即ち、半導体層４２０は、不純物がドーピングされないチャンネル領域４２０ａ、低濃度でドーピングされたＬＤＤ領域４２０ｂ、及び電気的信号の印加を受けるためのソース／ドレイン領域４２０ｃを有する。
一方、半導体層４２０のＬＤＤ領域４２０ｂは、可撓性基板１００から予想外の不純物がチャンネル領域４２０ａに拡散するとしても、それによる薄膜トランジスタの特性低下を低減できる。また、ＬＤＤ領域４２０ｂは、ゲート電極４４０と離隔しているため、一定の電位を有するソース／ドレイン領域４２０ｃからゲート電極４４０に及ぼす電界の影響が減少する。よって、薄膜トランジスタがｏｆｆ状態であるとき、ソース／ドレイン領域４２０ｃの間に流れる漏洩電流を減少することによって、薄膜トランジスタのオフ電流特性を向上する。
第１の絶縁層４３０は、半導体層４２０上に形成される。ここで、第１の絶縁層４３０は半導体層４２０とゲート電極４４０を絶縁する役割を果たす。第１絶縁層４３０の絶縁物質として、酸化膜または窒化膜を使用するが、これに限定されるものではない。
ゲート電極４４０は、第１の絶縁層４３０上に形成される。ここで、ゲート電極４４０は、半導体層４２０のチャンネル領域４２０ａの上部に所定のパターンに形成される。一方、ゲート電極４４０は、導電性金属、例えば、アルミニウム（Ａｌ）、ＭｏＷ、モリブデン（Ｍｏ）、銅（Ｃｕ）、銀（Ａｇ）、銀合金、アルミニウム合金、及びＩＴＯで構成された群から選択される一つの物質からなり、これらに限定されるものではない。
ゲート電極４４０は、第１の絶縁層４３０上に形成される。ここで、ゲート電極４４０は、半導体層４２０のチャンネル領域４２０ａの上部に所定のパターンに形成される。一方、ゲート電極４４０は、導電性金属、例えば、アルミニウム（Ａｌ）、ＭｏＷ、モリブデン（Ｍｏ）、銅（Ｃｕ）、銀（Ａｇ）、銀合金、アルミニウム合金、及びＩＴＯで構成された群から選択される一つの物質からなり、これらに限定されるものではない。
第２の絶縁層４５０は、ゲート電極４４０を含めて第１の絶縁層４３０上に形成される。ここで、第２の絶縁層４５０は、第１の絶縁層４３０と同一物質で形成できる。
ソース／ドレイン電極４６０ａ、４６０ｂは、第２の絶縁層４５０上に形成され、第１の絶縁層４３０と第２の絶縁層４５０に形成されたコンタクトホール４７０を介して半導体層４２０のソース／ドレイン領域４３０ｃとそれぞれ電気的に接続されるようにする（図５ａ）。
ソース／ドレイン電極４６０ａ、４６０ｂは、第２の絶縁層４５０上に形成され、第１の絶縁層４３０と第２の絶縁層４５０に形成されたコンタクトホール４７０を介して半導体層４２０のソース／ドレイン領域４３０ｃとそれぞれ電気的に接続されるようにする（図５ａ）。
一方、可撓性基板４００とバッファ層４１０との間には拡散防止層４０５がさらに形成できる。ここで、拡散防止層４０５は、非晶質シリコン層がポリシリコンに結晶化されるとき、不純物が可撓性基板４００を通じて半導体に流入することを効果的に防止する。拡散防止層４０５は、Ｔｉｎ、ＴｉＡＩＮ及びＴａＳｉＮなどで形成され、略１００ｎｍ〜４００ｎｍ厚さの範囲に形成される。また、可撓性基板４００の下部面を通じて外部から予想外の電圧及び外部ノイズなどが流入することを防止するために、第３絶縁層４１５をさらに形成することもできる。これにより、ＬＤＤ領域４２０ｂは、可撓性基板１００から不純物がチャンネル領域４２０ａに拡散するとしても、それによる薄膜トランジスタの特性低下を防止することができる（図５ｂ参照）。
一方、バッファ層４１０は、ＳｉＯ２／ＳｉＮｘ４１０ａ、４１０ｂ上に、ＳｉＯ２／ＳｉＮｏ４１０ｃ、４１０ｄをさらに形成できる。ここで、ＳｉＯ２／ＳｉＮｏ４１０ｃ、４１０ｄのＳｉＯ２４１０ｃは、５０ｎｍ〜１μｍに形成され、ＳｉＮｏ４１０ｄは、５０ｎｍ〜２００ｎｍ厚さの範囲に形成される（図５ｃ参照）。
以上、本発明の好適な実施形態について図示し説明したが、本発明は、上述した特定の実施形態に限定されるものではなく、特許請求の範囲で請求している本発明の要旨を逸脱することなく当該発明の属する技術分野における通常の知識を有する者であれば誰でも種々の変形実施が可能である。このような変更は、本発明の特許請求の範囲に含まれることは自明である。
本発明は、トランジスタに関する技術分野に有用である。
１１０、２１０、３１０、４０５ 拡散防止層、
１３０、２３０、３３０、４２０ 半導体層、
１２０、２２０、３２０、４１０ バッファ層、
１３０ａ、２３０ａ、３３０ａ、４２０ａ チャンネル層、
１３０ｂ、２３０ｂ、３３０ｂ、４２０ｃ ソース／ドレイン領域、
４２０ｂ 低濃度ドーピング領域。
１３０、２３０、３３０、４２０ 半導体層、
１２０、２２０、３２０、４１０ バッファ層、
１３０ａ、２３０ａ、３３０ａ、４２０ａ チャンネル層、
１３０ｂ、２３０ｂ、３３０ｂ、４２０ｃ ソース／ドレイン領域、
４２０ｂ 低濃度ドーピング領域。
Claims (11)
- 可撓性基板と、
前記基板上に形成される非金属からなる３相系非晶質拡散防止層と、
前記拡散防止層上に形成されるバッファ層と、
前記バッファ層の一の領域上にチャンネル層とソース／ドレイン領域とを有して形成される半導体層と、
前記半導体層を含めて前記バッファ層上に形成されるゲート絶縁層と、
前記ゲート絶縁層上の前記チャンネル層と対応する領域に形成されるゲート電極と、
前記ゲート電極を含む前記ゲート絶縁層上に形成される層間絶縁層と、
前記層間絶縁層に前記ソース／ドレイン領域の少なくとも一の領域を露出させる所定のコンタクトホールを有し、前記ソース／ドレイン領域に接続されるように形成されるソース／ドレイン電極と、を備え、
前記拡散防止層は、ＴａＳｉＮ及びＴｉＳｉＮのうちのいずれか一方で構成される薄膜トランジスタ。 - 前記拡散防止層は、１００ｎｍ〜５００ｎｍの厚さに形成される請求項１に記載の薄膜トランジスタ。
- 前記バッファ層は、ＳｉＯ ２ 、ＳｉＮｘ、及びＳｉＯ ２ ／ＳｉＮｘからなる群から選択されたいずれかの一つで構成される請求項１または２に記載の薄膜トランジスタ。
- 前記バッファ層は、５０ｎｍ〜３０ｎｍの厚さに形成される請求項３に記載の薄膜トランジスタ。
- 前記可撓性基板は、金属基板である請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
- 前記金属基板は、ステンレススチールまたはチタニウムである請求項５に記載の薄膜トランジスタ。
- 可撓性基板を用意する段階と、
前記基板上にＴａＳｉＮ及びＴｉＳｉＮのうちのいずれか一方で構成される３相系非晶質拡散防止層を形成する段階と、
前記拡散防止層上にバッファ層を形成する段階と、
前記バッファ層上に非晶質シリコン層を形成する段階と、
前記非晶質シリコン層上にキャッピング層を形成する段階と、
前記キャッピング層上に金属触媒層を形成する段階と、
前記可撓性基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、
前記金属触媒層及び前記キャッピング層を除去する段階と、
前記多結晶シリコン層をパターニングして半導体層を形成する段階と、
前記半導体層が形成された基板上にゲート絶縁層、ゲート電極、層間絶縁層、及びソース／ドレイン電極を形成する段階と、
を含む薄膜トランジスタの製造方法。 - 前記金属触媒層は、ニッケルで構成される請求項７に記載の薄膜トランジスタの製造方法。
- 前記ニッケルは、１０ １３ 〜１０ １４ ａｔｏｍｓ／ｃｍ ２ の密度で形成される請求項８に記載の薄膜トランジスタの製造方法。
- 前記非晶質シリコン層を結晶化する段階は、前記金属触媒層のニッケルが前記非晶質シリコン層の界面に移動して結晶化のシードを形成し、前記シードによって結晶化する請求項７〜９のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記キャッピング層はＳｉＮｘ、ＳｉＯｘ、及びＳｉＯ ２ からなる群から選択されたいずれか一つで形成される請求項７〜１０のいずれか１項に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050109826A KR100729054B1 (ko) | 2005-11-16 | 2005-11-16 | 박막 트랜지스터 및 그 제조 방법 |
| KR1020050115112A KR100729055B1 (ko) | 2005-11-29 | 2005-11-29 | 박막 트랜지스터 및 그 제조 방법 |
| KR1020050115969A KR100732827B1 (ko) | 2005-11-30 | 2005-11-30 | 박막 트랜지스터 및 그 제조방법 |
| KR1020050120898A KR100722112B1 (ko) | 2005-12-09 | 2005-12-09 | 박막 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007142367A JP2007142367A (ja) | 2007-06-07 |
| JP4680850B2 true JP4680850B2 (ja) | 2011-05-11 |
Family
ID=38039834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006221947A Expired - Fee Related JP4680850B2 (ja) | 2005-11-16 | 2006-08-16 | 薄膜トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7868327B2 (ja) |
| JP (1) | JP4680850B2 (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| US6830993B1 (en) * | 2000-03-21 | 2004-12-14 | The Trustees Of Columbia University In The City Of New York | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
| MXPA02005590A (es) | 2000-10-10 | 2002-09-30 | Univ Columbia | Metodo y aparato para procesar capas de metal delgadas. |
| WO2004017381A2 (en) | 2002-08-19 | 2004-02-26 | The Trustees Of Columbia University In The City Of New York | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions |
| JP2006512749A (ja) | 2002-08-19 | 2006-04-13 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 種々の照射パターンを有するシングルショット半導体処理システム及び方法 |
| US7341928B2 (en) | 2003-02-19 | 2008-03-11 | The Trustees Of Columbia University In The City Of New York | System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques |
| US7164152B2 (en) | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| WO2005029547A2 (en) * | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Enhancing the width of polycrystalline grains with mask |
| TWI351713B (en) | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| WO2005029546A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| US7318866B2 (en) | 2003-09-16 | 2008-01-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| WO2005034193A2 (en) | 2003-09-19 | 2005-04-14 | The Trustees Of Columbia University In The City Ofnew York | Single scan irradiation for crystallization of thin films |
| US7645337B2 (en) * | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| JP2009518864A (ja) | 2005-12-05 | 2009-05-07 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 膜を加工するためのシステム及び方法並びに薄膜 |
| CN101325219B (zh) * | 2007-06-15 | 2010-09-29 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
| KR20080111693A (ko) | 2007-06-19 | 2008-12-24 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| WO2009039482A1 (en) | 2007-09-21 | 2009-03-26 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| WO2009042784A1 (en) | 2007-09-25 | 2009-04-02 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| CN101919058B (zh) | 2007-11-21 | 2014-01-01 | 纽约市哥伦比亚大学理事会 | 用于制备外延纹理厚膜的系统和方法 |
| WO2009111340A2 (en) | 2008-02-29 | 2009-09-11 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| US8465795B2 (en) * | 2008-05-20 | 2013-06-18 | Palo Alto Research Center Incorporated | Annealing a buffer layer for fabricating electronic devices on compliant substrates |
| CN102232239A (zh) | 2008-11-14 | 2011-11-02 | 纽约市哥伦比亚大学理事会 | 用于薄膜结晶的系统和方法 |
| US9183973B2 (en) | 2009-05-28 | 2015-11-10 | Thin Film Electronics Asa | Diffusion barrier coated substrates and methods of making the same |
| SG175709A1 (en) * | 2009-05-28 | 2011-12-29 | Kovio Inc | Semiconductor devices on diffusion barrier coated substrates and methods of making the same |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| US9142804B2 (en) | 2010-02-09 | 2015-09-22 | Samsung Display Co., Ltd. | Organic light-emitting device including barrier layer and method of manufacturing the same |
| KR20120042037A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 유기 발광 장치 및 그 제조 방법 |
| KR101903445B1 (ko) * | 2012-01-10 | 2018-10-05 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
| TWI495091B (zh) * | 2012-02-16 | 2015-08-01 | Au Optronics Corp | 陣列基板及多晶矽層的製作方法 |
| KR20140097940A (ko) | 2013-01-30 | 2014-08-07 | 삼성디스플레이 주식회사 | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 ｔｆｔ기판, 상기 ｔｆｔ 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 |
| CN104241389B (zh) | 2013-06-21 | 2017-09-01 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 |
| KR102134845B1 (ko) * | 2013-07-12 | 2020-07-17 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치와, 이의 제조 방법 |
| KR102180037B1 (ko) * | 2013-11-06 | 2020-11-18 | 삼성디스플레이 주식회사 | 가요성 표시 장치 및 그 제조 방법 |
| CN104766890B (zh) * | 2014-01-06 | 2018-04-27 | 上海和辉光电有限公司 | 薄膜晶体管及其制造方法和应用 |
| US9721973B2 (en) | 2014-02-24 | 2017-08-01 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10186528B2 (en) | 2014-02-24 | 2019-01-22 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10325937B2 (en) * | 2014-02-24 | 2019-06-18 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
| EP2911199B1 (en) | 2014-02-24 | 2020-05-06 | LG Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10985196B2 (en) | 2014-02-24 | 2021-04-20 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
| EP2911200B1 (en) | 2014-02-24 | 2020-06-03 | LG Display Co., Ltd. | Thin film transistor substrate and display using the same |
| EP2911202B1 (en) | 2014-02-24 | 2019-02-20 | LG Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US9040368B1 (en) * | 2014-04-11 | 2015-05-26 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor and method of making the same |
| KR102352288B1 (ko) * | 2014-06-13 | 2022-01-18 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치 제조 방법 |
| CN104466020B (zh) * | 2014-12-12 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种ltps像素单元及其制造方法 |
| US9412848B1 (en) * | 2015-02-06 | 2016-08-09 | Globalfoundries Inc. | Methods of forming a complex GAA FET device at advanced technology nodes |
| KR101994836B1 (ko) * | 2016-02-01 | 2019-07-02 | 삼성디스플레이 주식회사 | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 tft 기판, 상기 tft 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 |
| US11742363B2 (en) | 2018-10-22 | 2023-08-29 | Ensurge Micropower Asa | Barrier stacks for printed and/or thin film electronics, methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor |
| US11088078B2 (en) * | 2019-05-22 | 2021-08-10 | Nanya Technology Corporation | Semiconductor device and method for manufacturing the same |
| CN113711290B (zh) * | 2020-03-23 | 2023-07-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示母板和显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094113A (ja) * | 1998-11-17 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003068668A (ja) * | 2001-06-15 | 2003-03-07 | Semiconductor Energy Lab Co Ltd | レーザ照射用ステージ、レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225372A (en) * | 1990-12-24 | 1993-07-06 | Motorola, Inc. | Method of making a semiconductor device having an improved metallization structure |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5969376A (en) * | 1996-08-23 | 1999-10-19 | Lucent Technologies Inc. | Organic thin film transistor having a phthalocyanine semiconductor layer |
| JPH1079510A (ja) * | 1996-09-02 | 1998-03-24 | Sharp Corp | 半導体装置およびその製造方法 |
| JPH1126733A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器 |
| US5998847A (en) | 1998-08-11 | 1999-12-07 | International Business Machines Corporation | Low voltage active body semiconductor device |
| CN1296643A (zh) * | 1999-03-10 | 2001-05-23 | 松下电器产业株式会社 | 薄膜晶体管、液晶面板和它们的制造方法 |
| TWI286338B (en) * | 2000-05-12 | 2007-09-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| SG101479A1 (en) * | 2000-09-14 | 2004-01-30 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP4954366B2 (ja) | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100471394B1 (ko) * | 2000-12-30 | 2005-02-21 | 비오이 하이디스 테크놀로지 주식회사 | 접촉저항을 감소시킨 액정 디스플레이 제조방법 |
| JP5057619B2 (ja) * | 2001-08-01 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| US6642092B1 (en) * | 2002-07-11 | 2003-11-04 | Sharp Laboratories Of America, Inc. | Thin-film transistors formed on a metal foil substrate |
| US6956237B2 (en) * | 2002-12-28 | 2005-10-18 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| KR100686338B1 (ko) * | 2003-11-25 | 2007-02-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치 |
| JP2005311205A (ja) * | 2004-04-23 | 2005-11-04 | Nec Corp | 半導体装置 |
-
2006
- 2006-08-16 JP JP2006221947A patent/JP4680850B2/ja not_active Expired - Fee Related
- 2006-08-22 US US11/508,530 patent/US7868327B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094113A (ja) * | 1998-11-17 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003068668A (ja) * | 2001-06-15 | 2003-03-07 | Semiconductor Energy Lab Co Ltd | レーザ照射用ステージ、レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007142367A (ja) | 2007-06-07 |
| US7868327B2 (en) | 2011-01-11 |
| US20070108472A1 (en) | 2007-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4680850B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| EP2009680B1 (en) | Method of fabricating a polycrystalline silicon layer | |
| JP5197211B2 (ja) | 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置 | |
| US7423322B2 (en) | Thin film transistor and method of fabricating the same | |
| US6210997B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP5059703B2 (ja) | 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法 | |
| US8445336B2 (en) | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT | |
| JP5166152B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20080157116A1 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| KR100770268B1 (ko) | 박막트랜지스터의 제조방법 | |
| US8288216B2 (en) | Thin film transistor and method of fabricating the same | |
| JP2009049419A (ja) | 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法 | |
| JP5497324B2 (ja) | 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| JP2006108623A (ja) | ボトムゲート型薄膜トランジスタ、それを備える平板表示装置及び薄膜トランジスタの製造方法 | |
| EP2146371A1 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor | |
| JP2008311649A (ja) | 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置 | |
| KR100685848B1 (ko) | 박막트랜지스터의 제조방법 | |
| WO2011078005A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| KR100742382B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100731756B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP5274341B2 (ja) | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| KR100732827B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100722112B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2009147153A (ja) | 薄膜トランジスタ構造、表示装置及びその製造方法 | |
| JP2006135348A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4680850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |