KR101994836B1 - 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 tft 기판, 상기 tft 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 - Google Patents
실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 tft 기판, 상기 tft 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 Download PDFInfo
- Publication number
- KR101994836B1 KR101994836B1 KR1020160012330A KR20160012330A KR101994836B1 KR 101994836 B1 KR101994836 B1 KR 101994836B1 KR 1020160012330 A KR1020160012330 A KR 1020160012330A KR 20160012330 A KR20160012330 A KR 20160012330A KR 101994836 B1 KR101994836 B1 KR 101994836B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier layer
- silicon nitride
- silicon oxide
- silicon
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 190
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 150
- 239000000758 substrate Substances 0.000 title claims abstract description 143
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 120
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title description 5
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 title 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 149
- 239000004033 plastic Substances 0.000 claims abstract description 33
- 229920003023 plastic Polymers 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 11
- 239000002985 plastic film Substances 0.000 claims description 4
- 229920006255 plastic film Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 438
- 239000012044 organic layer Substances 0.000 description 16
- 238000007789 sealing Methods 0.000 description 16
- 230000035699 permeability Effects 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000000203 mixture Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000000178 monomer Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- -1 polyethylene Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 125000004386 diacrylate group Chemical group 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-L phthalate(2-) Chemical compound [O-]C(=O)C1=CC=CC=C1C([O-])=O XNGIFLGASWRNHJ-UHFFFAOYSA-L 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H01L27/3262—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 일 측면에 의하면, 플렉서블 기판; 상기 플라스틱 기판 상에 직접 접촉되어 형성되고, 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 포함하는 제1 배리어층; 상기 제1 배리어층 상에 형성되고, 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 포함하는 제2 배리어층; 상기 제1 배리어층과 상기 제2 배리어층 사이에 위치하는 실리콘 질산화물(silicon oxynitride)층; 및 상기 제2 배리어층 상에 형성된 박막 트랜지스터(TFT)층;을 포함하고, 상기 제2 실리콘 산화물층은 상기 제2 실리콘 질화물층보다 상기 TFT층에 더 가깝게 배치되고, 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 질화물층의 전체 두께는 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 산화물층의 전체 두께보다 얇은 박막 트랜지스터 기판을 제공한다.
Description
본 발명은 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 TFT 기판, 상기 TFT 기판을 포함하는 유기 발광 표시 장치, 및 상기 TFT 기판의 제조 방법에 관한 것이다.
최근 플렉서블 디스플레이 장치에 관한 관심이 높아짐에 따라 이에 관한 연구가 활발히 진행되고 있다. 플렉서블 디스플레이 장치를 구현하기 위해서는 종래의 글라스재 기판이 아닌 플라스틱과 같은 재질의 플렉서블 기판을 이용한다.
한편, 플렉서블 디스플레이 장치에는 각 화소의 동작을 제어하거나 구동부에서의 전기적 신호를 만들기 위해 박막 트랜지스터가 구비된다.
투습율을 낮추고, 배리어층이 박리되는 것을 방지할 수 있는 TFT 기판, 이를 포함한 유기 발광 표시 장치, 및 상기 TFT 기판의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 의하면, 플렉서블 기판; 상기 플라스틱 기판 상에 직접 접촉되어 형성되고, 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 포함하는 제1 배리어층; 상기 제1 배리어층 상에 형성되고, 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 포함하는 제2 배리어층; 상기 제1 배리어층과 상기 제2 배리어층 사이에 위치하는 실리콘 질산화물(silicon oxynitride)층; 및 상기 제2 배리어층 상에 형성된 박막 트랜지스터(TFT)층;을 포함하고, 상기 제2 실리콘 산화물층은 상기 제2 실리콘 질화물층보다 상기 TFT층에 더 가깝게 배치되고, 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 질화물층의 전체 두께는 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 산화물층의 전체 두께보다 얇은 박막 트랜지스터 기판을 제공한다.
상기 제1 배리어층은 상기 플라스틱 기판 상에 상기 제1 실리콘 산화물층 및 상기 제1 실리콘 질화물층의 순서로 배치될 수 있다.
상기 플라스틱 기판과 상기 제1 실리콘 산화물층 사이에 실리콘 질화물층이 더 배치될 수 있다.
상기 제1 배리어층과 상기 실리콘 질산화물층 사이에, 제3 실리콘 산화물층 및 제3 실리콘 질화물층이 더 배치될 수 있다.
상기 제1 배리어층은 상기 플라스틱 기판 상에 상기 제1 실리콘 산화물층 및 상기 제1 실리콘 질화물층의 순서로 배치될 수 있다.
상기 제3 배리어층은 상기 플라스틱 기판 상에 상기 제3 실리콘 산화물층 및 상기 제3 실리콘 질화물층의 순서로 배치될 수 있다.
본 발명의 다른 측면에 의하면, 플라스틱 기판; 상기 플라스틱 기판 상에 직접 접촉되어 형성되고, 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 포함하는 제1 배리어층; 상기 제1 배리어층 상에 형성되고, 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 포함하는 제2 배리어층; 상기 제1 배리어층과 상기 제2 배리어층 사이에 위치하는 실리콘 질산화물(silicon oxynitride)층; 상기 제2 배리어층 상에 형성된 박막 트랜지스터(TFT)층; 및 상기 제2 배리어층 상에 형성되고 상기 박막 트랜지스터에 연결된 유기 발광층;을 포함하고, 상기 제2 실리콘 산화물층은 상기 제2 실리콘 질화물층보다 상기 TFT층에 더 가깝게 배치되고, 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 질화물층의 전체 두께는 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 산화물층의 전체 두께보다 얇은 유기 발광 표시 장치를 제공한다.
본 발명의 또 다른 측면에 의하면, 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 포함하는 제1 배리어층을 플라스틱 필름 상에 직접 접촉하도록 형성하는 제1 공정; 상기 제1 배리어층 상에, 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 포함하는 제2 배리어층 및 박막 트랜지스터를 형성하는 제2 공정; 및 상기 제1 공정과 상기 제2 공정 사이에 실리콘 질사화막을 형성함; 을 포함하고, 상기 제2 실리콘 산화물층은 제2 실리콘 질화물층보다 상기 박막 트랜지스터에 더 가깝게 형성하고, 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 질화물층의 전체 두께는 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 산화물층의 전체 두께보다 얇게 형성하고, 상기 제1 공정 및 상기 제2 공정은 서로 다른 공정 챔버에서 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
상기 제1 공정과 상기 제2 공정은 진공도가 다른 챔버에서 수행될 수 있다.
상기 제1 공정 전에 상기 플라스틱 필름을 예열하는 공정을 더 포함할 수 있다.
상술한 본 발명의 실시예에 따르면, 플렉서블 기판의 투습율을 낮추고, 플렉서블 기판으로부터 불순물이 TFT층으로 확산되는 것을 방지할 수 있다. 또한, 플렉서블 기판과의 접착력 향상으로 배리어층이 박리되는 것을 방지하고, TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 TFT 기판의 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 TFT 기판의 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 TFT 기판의 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 TFT 기판의 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 TFT 기판의 단면도이다.
도 6은 본 발명의 제6 실시예에 따른 TFT 기판의 단면도이다.
도 7은 본 발명의 제7 실시예에 따른 TFT 기판의 단면도이다.
도 8은 본 발명의 제8 실시예에 따른 TFT 기판의 단면도이다.
도 9는 본 발명의 제9 실시예에 따른 TFT 기판의 단면도이다.
도 10은 본 발명의 제10 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 11은 봉지 박막을 더 구비한 본 발명의 제10 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 TFT 기판의 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 TFT 기판의 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 TFT 기판의 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 TFT 기판의 단면도이다.
도 6은 본 발명의 제6 실시예에 따른 TFT 기판의 단면도이다.
도 7은 본 발명의 제7 실시예에 따른 TFT 기판의 단면도이다.
도 8은 본 발명의 제8 실시예에 따른 TFT 기판의 단면도이다.
도 9는 본 발명의 제9 실시예에 따른 TFT 기판의 단면도이다.
도 10은 본 발명의 제10 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 11은 봉지 박막을 더 구비한 본 발명의 제10 실시예에 따른 유기 발광 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성을 중심으로 설명하기로 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
도 1은 본 발명의 제1 실시예에 따른 TFT(thin film transistor) 기판(1)의 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 TFT 기판(1)은 플렉서블 기판(FS), 제1 배리어층(B11), 제2 배리어층(B12), 및 TFT층(13)을 포함한다.
플렉서블 기판(FS)은 폴리에틸렌에테르프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리아릴레이트, 폴리에테르이미드, 폴리에테르술폰, 및 폴리이미드 등과 같이 내열성 및 내구성이 우수한 플라스틱을 소재로 만들어질 수 있다.
플라스틱을 소재로 만들어진 플렉서블 기판(FS)은 열을 가할 경우 휘거나 늘어나는 성질이 있어 그 위에 각종 전극이나 도전 배선 등의 박막 패턴을 정밀하게 형성하기 어려운 점이 있다. 이에, 플렉서블 기판(FS)을 글라스 기판(미도시)에 접착시킨 상태에서 박막 패턴 형성 공정을 진행하게 된다. 다음, 플렉서블 기판(FS) 상에 제1 배리어층(B11) 및 제2 배리어층(B12)을 형성하고, 그 위에 구동 회로부(미도시) 등을 포함하는 TFT층(13)을 형성한다. 그리고, 유기 발광 소자(organic light-emitting device: OLED, 도 10 참조)와 같은 표시부를 형성한 후, 표시부 및 구동 회로부를 봉지하는 봉지 박막(미도시)을 형성하여 표시 패널을 완성한다. 표시 패널 완성 후, 글라스 기판을 플렉서블 기판(FS)으로부터 분리시킨다.
플렉서블 기판(FS)은 글라스 기판보다 상대적으로 투습율이 높아서 유기 발광 소자의 수명이 저하될 수 있다. 플렉서블 기판(FS)으로부터 수분과 불순물의 침투를 막기 위하여 플렉서블 기판(FS) 상에 제1 배리어층(B11) 및 제2 배리어층(B12)이 형성된다.
제1 배리어층(B11)은 제1 실리콘 산화물층(11a)과 제1 실리콘 질화물층(11b)을 포함한다.
제1 실리콘 산화물층(11a)과 제1 실리콘 질화물층(11b)은 CVD(chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition) 또는 원자층 증착법(ALD: Atomic Layer Deposition) 등을 이용하여 제조될 수 있다.
플렉서블 기판(FS) 상에 제1 실리콘 산화물층(11a)이 먼저 형성되고, 제1 실리콘 산화물층(11a) 상에 제1 실리콘 질화물층(11b)이 형성된다. 제1 실리콘 산화물층(11a)은 제1 실리콘 질화물층(11b) 보다 플렉서블 기판(FS)과의 접착력이 우수하기 때문에, 제1 실리콘 산화물층(11a)을 플렉서블 기판(FS) 상에 먼저 증착함으로써, 플렉서블 기판(FS)으로부터 제1 배리어층(B11)이 박리되는 것을 방지할 수 있다.
제2 배리어층(B12)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다.
제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)은 CVD, PECVD 또는 원자층 증착법 등을 이용하여 제조될 수 있다.
제2 배리어층(B12)은 제1 배리어층(B11) 상에 제2 실리콘 질화물층(12b)이 먼저 형성되고, 제2 실리콘 질화물층(12b) 상에 제2 실리콘 산화물층(12a)이 형성된다. 제2 실리콘 질화물층(12b)에 포함된 수소에 의한 결함 사이트(defect site)가 TFT의 소자 특성에 산포를 발생시킬 수 있다. 따라서, 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
한편, 제1 실리콘 질화물층(11b), 제1 실리콘 산화물층(11a), 제2 실리콘 질화물층(12b), 및 제2 실리콘 산화물층(12a) 각각 약 1~1000nm로 형성될 수 있다. 다만, 실리콘 질화물은 TFT의 소자 특성에 산포를 발생시킬 수 있기 때문에, 제1 실리콘 질화물층(11b) 및 제2 실리콘 질화물층(12b) 각각의 두께는 제1 실리콘 산화물층(11a) 및 제2 실리콘 산화물층(12a) 각각의 두께보다 얇게 형성할 수 있다. 또한, 1 실리콘 질화물층(11b) 및 제2 실리콘 질화물층(12b)의 전체 두께를 제1 실리콘 산화물층(11a) 및 제2 실리콘 산화물층(12a)의 전체 두께보다 얇게 형성할 수도 있다.
본 실시예에 따른 전체 배리어층(B1)은 플렉서블 기판(FS)으로부터 실리콘 산화물층/실리콘 질화물층/실리콘 질화물층/실리콘 산화물층의 순서로 4개의 층상 구조로 형성된다.
상술한 바와 같이 본 실시예의 제1 배리어층(B11)과 제2 배리어층(B12)은 플렉서블 기판(FS)의 투습율을 낮추고 플렉서블 기판(FS)으로부터 불순물이 TFT층(13)으로 확산되는 것을 방지할 수 있다. 또한, 플렉서블 기판(FS)과의 접착력 향상으로 배리어층(B1)이 박리되는 것을 방지하고, TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
도 2는 본 발명의 제2 실시예에 따른 TFT 기판(2)의 단면도이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 TFT 기판(2)은 플렉서블 기판(FS), 제1 배리어층(B21), 제2 배리어층(B22), TFT층(13), 및 제1 실리콘 질산화물(silicon oxynitride)층(21c)을 포함한다.
제1 배리어층(B21)은 제1 실리콘 산화물층(11a), 제1 실리콘 질화물층(11b) 및 제1 실리콘 질산화물(silicon oxynitride)층(21c)을 포함한다. 플렉서블 기판(FS) 상에 제1 실리콘 질화물층(11b) 보다 접착력이 우수한 제1 실리콘 산화물층(11a)이 먼저 형성되기 때문에, 플렉서블 기판(FS)으로부터 제1 배리어층(B21)이 박리되는 것을 방지할 수 있다.
제2 배리어층(B22)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다. 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
제1 배리어층(B21)의 제1 실리콘 질화물층(11b)과 제2 배리어층(B22)의 제2 실리콘 질화물층(12b) 사이에 제1 실리콘 질산화물층(21c)이 형성된다. 제1 배리어층(B21)과 제2 배리어층(B22)을 구성하는 복수의 실리콘 질화물층과 실리콘 산화물층은 동일한 공정 챔버에서 증착될 수도 있고 서로 다른 공정 챔버에서 증착될 수도 있다. 플렉서블 기판(FS) 상에 제1 배리어층(B21)을 제1 공정 챔버에서 형성하고, 제2 배리어층(B22)을 제2 공정 챔버에서 형성하는 비연속 공정을 진행할 경우, 비연속 공정 중에 제1 배리어층(B21)의 최상부 층인 실리콘 질화물층(11b)의 표면이 산화된다. 즉, 제1 배리어층(B11)의 최상부층인 실리콘 질화물층(11b) 상에 제1 실리콘 질산화물층(21c)이 형성된다. 제1 실리콘 질산화물층(21c)은 투습 제어 능력이 우수하기 때문에 TFT 기판(2)의 투습력을 낮출 수 있다.
도 3은 본 발명의 제3 실시예에 따른 TFT 기판(3)의 단면도이다.
도 3을 참조하면, 본 발명의 제3 실시예에 따른 TFT 기판(3)은 플렉서블 기판(FS), 제1 배리어층(B31), 제2 배리어층(B32), 및 TFT층(13)을 포함한다.
제1 배리어층(B31)은 제1 실리콘 산화물층(11a), 제1 실리콘 질화물층(11b), 및 제3 실리콘 산화물층(31a)을 포함한다. 플렉서블 기판(FS) 상에 제1 실리콘 질화물층(11b) 보다 접착력이 우수한 제1 실리콘 산화물층(11a)이 먼저 형성되기 때문에, 플렉서블 기판(FS)으로부터 제1 배리어층(B11)이 박리되는 것을 방지할 수 있다. 또한, 제1 배리어층(B31)의 최상부층을 제3 실리콘 산화물층(31a)으로 형성하여 제1 배리어층(B31)의 전체 두께를 증가시킴으로써 TFT 기판(2)의 투습력을 낮출 수 있다. 여기서, 제3 실리콘 산화물층(31a)은 제1 실리콘 산화물층(11a)과 동일한 성분 및/또는 두께로 형성될 수도 있다.
제2 배리어층(B32)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다. 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
본 실시예의 배리어층(B3)은 플렉서블 기판(FS)으로부터 실리콘 산화물층/실리콘 질화물층/실리콘 산화물층/실리콘 질화물층/실리콘 산화물층의 순서로 5개의 층상 구조로 형성된다.
도 4는 본 발명의 제4 실시예에 따른 TFT 기판(4)의 단면도이다.
도 4를 참조하면, 본 발명의 제4 실시예에 따른 TFT 기판(4)은 플렉서블 기판(FS), 제1 배리어층(B41), 제2 배리어층(B42), 및 TFT층(13)을 포함한다.
제1 배리어층(B41)은 제3 실리콘 질화물층(41b), 제1 실리콘 산화물층(11a), 및 제1 실리콘 질화물층(11b)을 포함한다.
플라스틱 기판과의 접착력은 실리콘 질화물보다 실리콘 산화물이 상대적으로 우수하지만, 실리콘 질화물을 플라스틱 기판 상에 형성하기 전에, 플라스틱 기판을 예열(preheating)하는 공정 시간을 적절히 증가시킴으로써 실리콘 질화물과 플라스틱 기판 사이의 접착력을 강화시킬 수 있다. 예를 들어, 유리 기판 위에 폴리이미드를 포함하는 플라스틱 기판을 형성한 후, 경화 및 세정 공정을 거친 후, 플라스틱 기판을 예열 공정 챔버에서 약 250℃ 내지 450℃에서 예열하고, 그 후 PECVD로 약 400℃에서 플라스틱 기판 상에 실리콘 질화물과 실리콘 산화물을 증착한 경우, 1) 플라스틱 기판을 예열 공정 챔버에서 약 50초간 예열하고 플라스틱 기판 상에 실리콘 산화물을 먼저 증착하였을 때 접착력 강도는 5.5 N/cm 였으나, 2) 1)과 동일한 플라스틱 기판 상에 실리콘 질화물을 먼저 증착하였을 때 접착력 강도는 약 4.3N/cm 으로 약화되었다. 그러나, 3) 2)와 동일한 조건에서 예열 시간을 400초로 늘렸을 때, 접착력 강도는 약 6.1N/cm로 증가하였다. 따라서, 플라스틱 기판의 예열 시간을 적절히 늘릴 경우, 실리콘 질화물과 플라스틱 기판 사이의 접착력이 개선됨을 알 수 있었다.
전술한 도 1 내지 도 3의 실시예와 달리, 본 실시예에서 플렉서블 기판(FS) 상에는 제1 실리콘 산화물층(11a)보다 제3 실리콘 질화물층(41b)이 먼저 형성된다. 그러나, 플렉서블 기판(FS)의 예열 공정 시간을 적절히 늘려 플렉서블 기판(FS)으로부터 제3 실리콘 질화물층(41b)과 플렉서블 기판(FS) 사이의 접착력을 증가시킴으로써, 제1 배리어층(B41)이 박리되는 것을 방지할 수 있다. 여기서, 제3 실리콘 질화물층(41b)은 제1 실리콘 질화물층(11a)과 동일한 성분 및/또는 두께로 형성될 수도 있다.
제2 배리어층(B42)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다. 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
본 실시예의 배리어층(B4)은 플렉서블 기판(FS)으로부터 실리콘 질화물층/실리콘 산화물층/실리콘 질화물층/실리콘 질화물층/실리콘 산화물층의 순서로 5개의 층상 구조로 형성된다.
도 5는 본 발명의 제5 실시예에 따른 TFT 기판(5)의 단면도이다.
도 5를 참조하면, 본 발명의 제5 실시예에 따른 TFT 기판(5)은 플렉서블 기판(FS), 제1 배리어층(B51), 제2 배리어층(B52), 및 TFT층(13)을 포함한다.
제1 배리어층(B51)은 제3 실리콘 질화물층(41b), 제1 실리콘 산화물층(11a), 제1 실리콘 질화물층(11b), 및 제2 실리콘 질산화물층(51c)을 포함한다.
제2 배리어층(B52)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다.
본 실시예의 배리어층(B5)은 전술한 제4 실시예의 배리어층(B4)과 비교할 때, 제1 배리어층(B51)의 제1 실리콘 질화물층(11b)과 제2 배리어층(B52)의 제2 실리콘 질화물층(12b) 사이에 제2 실리콘 질산화물층(51c)이 더 형성되는 점에서 차이가 있다. 플렉서블 기판(FS) 상에 제1 배리어층(B51)을 제1 공정 챔버에서 형성하고, 제2 배리어층(B52)을 제2 공정 챔버에서 형성하는 비연속 공정을 진행할 경우, 비연속 공정 중에 제1 배리어층(B51)의 최상부 층인 제1 실리콘 질화물층(11b)의 표면이 산화되어, 제1 실리콘 질화물층(11b) 상에 제2 실리콘 질산화물층(51c)이 형성된다. 전술한 바와 같이, 제2 실리콘 질산화물층(51c)은 투습 제어 능력이 우수하기 때문에 TFT 기판(5)의 투습력을 낮출 수 있다.
또한, 본 실시예의 배리어층(B5)은 플렉서블 기판(FS)의 예열 공정 시간을 적절히 늘려 플렉서블 기판(FS)으로부터 제3 실리콘 질화물층(41b)과 플렉서블 기판(FS) 사이의 접착력을 증가시킴으로써, 제1 배리어층(B51)이 박리되는 것을 방지할 수 있고, 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
도 6은 본 발명의 제6 실시예에 따른 TFT 기판(6)의 단면도이다.
도 6을 참조하면, 본 발명의 제6 실시예에 따른 TFT 기판(6)은 플렉서블 기판(FS), 제1 배리어층(B61), 제2 배리어층(B62), 및 TFT층(13)을 포함한다.
제1 배리어층(B61)은 제3 실리콘 질화물층(41b), 제1 실리콘 산화물층(11a), 제1 실리콘 질화물층(11b), 및 제4 실리콘 산화물층(61a)을 포함한다.
본 실시예에서 제1 배리어층(B61)은 전술한 제4 실시예의 제1 배리어층(B41)과 비교할 때, 제1 배리어층(B61)과 제2 배리어층(B62) 사이에 제4 실리콘 산화물층(61a)이 더 형성된다. 따라서, 제1 배리어층(B61)의 전체 두께를 증가시킴으로써 TFT 기판(6)의 투습력을 낮출 수 있다. 여기서, 제3 실리콘 산화물층(31a)은 제1 실리콘 산화물층(11a)과 동일한 성분 및/또는 두께로 형성될 수 있고, 제4 실리콘 산화물층(61a)은 제1 실리콘 산화물층(11a)과 동일한 성분 및/또는 두께로 형성될 수 있다.
제2 배리어층(B62)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다. 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
본 실시예의 배리어층(B6)은 플렉서블 기판(FS)으로부터 실리콘 질화물층/실리콘 산화물층/실리콘 질화물층/실리콘 산화물층/실리콘 질화물층/실리콘 산화물층의 순서로 6개의 층상 구조로 형성된다.
도 7은 본 발명의 제7 실시예에 따른 TFT 기판(7)의 단면도이다.
도 7을 참조하면, 본 발명의 제7 실시예에 따른 TFT 기판(7)은 플렉서블 기판(FS), 제1 배리어층(B71), 제2 배리어층(B72), 및 TFT층(13)을 포함한다.
제1 배리어층(B71)에는 제1 실리콘 산화물층(11a) 및 제1 실리콘 질화물층(11b)이 2회 교번하여 적층된 4층 구조로 형성된다. 플렉서블 기판(FS) 상에 제1 실리콘 질화물층(11b) 보다 접착력이 우수한 제1 실리콘 산화물층(11a)이 먼저 형성되기 때문에, 플렉서블 기판(FS)으로부터 제1 배리어층(B71)이 박리되는 것을 방지할 수 있다.
본 실시예에서 제1 배리어층(B71)은 전술한 제1 실시예의 제1 배리어층(B11)과 비교할 때, 제1 실리콘 산화물층(11a) 및 제1 실리콘 질화물층(11b)이 각각 2층씩 형성된다는 점에서 차이가 있다. 따라서, 제1 배리어층(B71)의 전체 두께를 증가시킴으로써 TFT 기판(7)의 투습력을 낮출 수 있다. 여기서, 각 제1 실리콘 산화물층(11a)의 성분과 두께는 서로 다르게 형성될 수 있다. 또한, 제1 실리콘 질화물층(11b)의 성분과 두께도 서로 다르게 형성될 수 있다.
제2 배리어층(B62)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다. 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
본 실시예의 배리어층(B7)은 플렉서블 기판(FS)으로부터 실리콘 산화물층/실리콘 질화물층/실리콘 산화물층/실리콘 질화물층/실리콘 질화물층/실리콘 산화물층의 순서로 6개의 층상 구조로 형성된다.
도 8은 본 발명의 제8 실시예에 따른 TFT 기판(8)의 단면도이다.
도 8을 참조하면, 본 발명의 제8 실시예에 따른 TFT 기판(8)은 플렉서블 기판(FS), 제1 배리어층(B81), 제2 배리어층(B82), 및 TFT층(13)을 포함한다.
제1 배리어층(B81)에는 2층의 제1 실리콘 산화물층(11a), 2층의 제1 실리콘 질화물층(11b) 및 제3 실리콘 질산화물층(81c)이 형성된다.
제2 배리어층(B82)은 제2 실리콘 산화물층(12a)과 제2 실리콘 질화물층(12b)을 포함한다.
본 실시예의 배리어층(B8)은 전술한 제7 실시예의 배리어층(B7)과 비교할 때, 제1 배리어층(B81)의 최상층인 제1 실리콘 질화물층(11b)과 제2 배리어층(B52)의 제2 실리콘 질화물층(12b) 사이에 제3 실리콘 질산화물층(81c)이 더 형성되는 점에서 차이가 있다. 플렉서블 기판(FS) 상에 제1 배리어층(B81)을 제1 공정 챔버에서 형성하고, 제2 배리어층(B82)을 제2 공정 챔버에서 형성하는 비연속 공정을 진행할 경우, 비연속 공정 중에 제1 배리어층(B81)의 최상부 층인 제1 실리콘 질화물층(11b)의 표면이 산화되어, 제1 실리콘 질화물층(11b) 상에 제3 실리콘 질산화물층(81c)이 형성된다. 전술한 바와 같이, 제3 실리콘 질산화물층(81c)은 투습 제어 능력이 우수하기 때문에 TFT 기판(8)의 투습력을 낮출 수 있다.
또한, 본 실시예의 배리어층(B8)은 플렉서블 기판(FS) 상에 제1 실리콘 질화물층(11b) 보다 접착력이 우수한 제1 실리콘 산화물층(11a)이 먼저 형성하여 플렉서블 기판(FS)으로부터 제1 배리어층(B81)이 박리되는 것을 방지할 수 있고, 제2 실리콘 질화물층(12b)보다 제2 실리콘 산화물층(12a)을 TFT층(13)에 더 가깝게 배치함으로써, TFT층(13)에 포함된 TFT의 소자 특성이 열화되는 것을 방지할 수 있다.
도 9는 본 발명의 제9 실시예에 따른 TFT(thin film transistor) 기판(9)의 단면도이다.
도 9를 참조하면, 본 발명의 제9 실시예에 따른 TFT 기판(9)은 플렉서블 기판(FS), 제1 배리어층(B11), 제2 배리어층(B12), 및 박막 트랜지스터(TFT)를 포함한다.
플렉서블 기판(FS), 제1 배리어층(B11), 및 제2 배리어층(B12)은 전술한 도 1의 제1 실시예의 TFT 기판과 동일하다. 그러나 본 발명은 여기에 한정되는 것은 아니다. 전술한 도 2 내지 도 8의 다른 실시예의 TFT 기판이 적용될 수 있다.
도 9를 참조하면, 제2 배리어층(B12) 상에 반도체층(131), 게이트 전극(133), 소스 전극(136), 및 드레인 전극(135)을 포함하는 TFT가 형성된다. 반도체층(131)과 게이트 전극(133) 사이에 게이트 절연막(132)이 형성되고, 게이트 전극(133)과 소스 전극(136) 및 드레인 전극(135) 사이에 층간 절연막(134)이 구비된다. 여기서, 반도체층(131)은 다결정 실리콘(poly-silicon), 비정질 실리콘(amorphous silicon), 유기 TFT(Organic TFT), 또는 전도성 산화물 TFT 일 수 있다. 전술한 바와 같이, 제2 배리어층(B12)의 최상부층을 제2 실리콘 산화막층(12a)으로 배치함으로써, 제2 실리콘 질화물층(12b)에 포함된 결함 사이트(defect site)에 의한 TFT의 소자 특성의 산포를 방지할 수 있다.
한편, 도 9에는 탑 게이트(top gate) 방식의 TFT가 도시되어 있으나 본 발명은 이에 한정되지 않는다. 즉, 바톰 게이트(bottom gate) 방식의 TFT를 포함하여 다양한 구조의 TFT가 적용될 수 있다.
도 10은 본 발명의 제10 실시예에 따른 유기 발광 표시 장치(10)의 단면도이다.
도 10을 참조하면, 본 발명의 제10 실시예에 따른 유기 발광 표시 장치(10)는 플렉서블 기판(FS), 제1 배리어층(B11), 제2 배리어층(B12), TFT 층(13) 및 유기 발광 소자(OLED)를 포함한다.
플렉서블 기판(FS), 제1 배리어층(B11), 및 제2 배리어층(B12)은 전술한 도 9의 제9 실시예의 TFT 기판(9)과 동일하다. 그러나 본 발명은 여기에 한정되는 것은 아니다. 전술한 도 2 내지 도 8의 다른 실시예의 TFT 기판이 적용될 수 있다.
TFT층(13)에 포함된 TFT도 전술한 도 9의 제9 실시예의 TFT와 동일하다. 그러나 본 발명은 여기에 한정되는 것은 아니다. 바톰 게이트(bottom gate) 방식의 TFT를 포함하여 다양한 구조의 TFT에 적용될 수 있으며, 다결정 실리콘(poly-silicon), 비정질 실리콘(amorphous silicon), 유기 TFT(Organic TFT), 또는 전도성 산화물 TFT 에도 적용될 수 있다.
TFT 상에 패시베이션층(137)이 형성되고, 패시베이션층(137) 상에 화소정의층(144)이 형성된다. 패시베이션층(137)은 TFT를 보호하고, TFT의 상면을 평탄화 할 수 있다.
드레인 전극(135)에 유기 발광 소자(OLED)가 연결된다.
유기 발광 소자(OLED)는 화소 전극(141) 및 대향 전극(143)과, 화소 전극(141)과 대향 전극(143) 사이에 개재된 적어도 발광층을 포함하는 중간층(142)을 구비한다. 중간층(142)은 저분자 또는 고분자 유기물로 형성될 수 있다. 저분자 유기물을 사용할 경우 홀 주입층(HIL: hole injection layer), 홀 수송층(HTL: hole transport layer), 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다. 고분자 유기물의 경우에는 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있다.
대향 전극(143)은 복수개의 화소들에 공통으로 형성될 수도 있는 등 다양한 변형이 가능하다.
화소 전극(141)은 애노드로 기능하고 대향 전극(143)은 캐소드로 기능할 수 있으며, 그 반대로 기능할 수도 있다. 또한, 화소 전극(141) 및 대향 전극(143) 중 적어도 하나는 발광층에서 방출된 광이 투과할 수 있는 투명전극으로 구비될 수 있다.
한편, 도 10에 도시되어 있지 않으나, TFT에 적어도 하나의 커패시터가 연결될 수 있다. 또한, 유기 발광 소자(OLED)를 봉지하는 봉지 부재(미도시)가 더 구비될 수 있다. 봉지 부재로는 글라스 기판, 메탈 기판, 또는 무기막 및/또는 유기막을 구비한 봉지 박막(150, 도 11참조) 등 다양한 구조가 가능하다.
도 11은 봉지 박막(150)를 더 구비한 본 발명의 제10 실시예에 따른 유기 발광 표시 장치의 단면도이다. 봉지 박막(150)은, 구체적으로 도시하지는 않았으나, 다층 구조로 형성될 수 있다. 봉지 박막(150)은 복수의 무기층들로 만들어 지거나, 무기층과 유기층이 혼합되어 만들어질 수 있다.
상기 유기층은 고분자로 형성되며, 바람직하게는 폴리에틸렌테레프탈레이트, 폴리이미드, 폴라카보네이트, 에폭시, 폴리에틸렌 및 폴리아크릴레이트 중 어느 하나로 형성되는 단일막 또는 적층막일 수 있다. 더욱 바람직하게는, 상기 유기층은 폴리아크릴레이트로 형성될 수 있으며, 구체적으로는 디아크릴레이트계 모노머와 트리아크릴레이트계 모노머를 포함하는 모노머 조성물이 고분자화된 것을 포함한다. 상기 모노머 조성물에 모노아크릴레이트계 모노머가 더 포함될 수 있다. 또한, 상기 모노머 조성물에 TPO와 같은 공지의 광개시제가 더욱 포함될 수 있으나 이에 한정되는 것은 아니다.
상기 무기층은 금속 산화물 또는 금속 질화물을 포함하는 단일막 또는 적층막일 수 있다. 구체적으로, 상기 무기층은 SiNx, Al2O3, SiO2, TiO2 중 어느 하나를 포함할 수 있다.
상기 봉지 박막(150) 중 외부로 노출된 최상층은 유기발광소자에 대한 투습을 방지하기 위하여 무기층으로 형성될 수 잇다.
상기 봉지 박막(150)은 적어도 2개의 무기층 사이에 적어도 하나의 유기층이 삽입된 샌드위치 구조를 적어도 하나 포함할 수 있다. 또한, 상기 봉지 박막(150)은 적어도 2개의 유기층 사이에 적어도 하나의 무기층이 삽입된 샌드위치 구조를 적어도 하나 포함할 수 있다.
상기 봉지 박막(150)은 유기 발광 소자(OLED)의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층을 포함할 수 있다. 또한, 상기 봉지 박막(150)은 유기 발광 소자(OLED)의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층, 제2 유기층, 제3 무기층을 포함할 수 있다. 또한, 상기 봉지 박막(150)은 상기 유기 발광 소자(OLED)의 상부로부터 순차적으로 제1 무기층, 제1 유기층, 제2 무기층, 제2 유기층, 제3 무기층, 제3 유기층, 제4 무기층을 포함할 수 있다.
상기 유기 발광 소자(OLED)와 상기 제1 무기층 사이에 LiF를 포함하는 할로겐화 금속층이 추가로 포함될 수 있다. 상기 할로겐화 금속층은 상기 제1 무기층을 스퍼터링 방식 또는 플라즈마 증착 방식으로 형성할 때 상기 유기 발광 소자(OLED)가 손상되는 것을 방지할 수 있다.
상기 제1 유기층은 상기 제2 무기층 보다 면적이 좁은 것을 특징으로 하며, 상기 제2 유기층도 상기 제3 무기층 보다 면적이 좁을 수 있다. 또한, 상기 제1 유기층은 상기 제2 무기층에 의해 완전히 뒤덮이는 것을 특징으로 하며, 상기 제2 유기층도 상기 제3 무기층에 의해 완전히 뒤덮일 수 있다.
한편, 도 11에는 봉지 박막(150)이 대향 전극(143) 상에 바로 형성되는 것으로 도시되어 있으나 이는 예시일 뿐, 대향 전극(143)과 봉지 박막(150) 사이에 충진재, 접착재 등 다른 요소가 더 개재될 수 있다. 또한, 봉지 박막(150) 및/또는 플렉서블 기판(FS) 외부에 보호 필름(미도시) 등의 다른 부재가 더 구비될 수 있다.
상술한 바와 같이, 각 TFT 기판의 배리어층을 구성하는 실리콘 질화물층과 실리콘 산화물층의 개수는 최소 4개 층부터 6개 층까지 늘릴 수 있다. 또한, 7개 층 이상도 가능하다. 그러나, 층의 개수를 늘리면 배리어층의 두께가 증가하여 플렉서블 기판의 투습율을 줄일 수는 있으나, 유연성을 특징으로 하는 플렉서블 기판의 제작이 어려울 수 있다. 따라서, 투습 방지와 휨 방지를 고려하여, 배리어층의 전체 두께를 100nm 내지 2000nm 로 형성하는 것이 바람직하다.
그리고, 전술한 실시예는 유기 발광 표시 장치의 구조를 기준으로 본 발명을 설명하였으나, 유기 발광 표시 장치뿐만 아니라 다양한 플렉서블 디스플레이 장치들에도 본 발명이 적용될 수 있다.
상기 도면들에 도시된 구성요소들은 설명의 편의상 확대 또는 축소되어 표시될 수 있으므로, 도면에 도시된 구성요소들의 크기나 형상에 본 발명이 구속되는 것은 아니며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: TFT 기판
FS: 플렉서블 기판
B11: 제1 배리어층
B12: 제2 배리어층
11a: 제1 실리콘 산화물층
11b: 제1 실리콘 질화물층
12a: 제2 실리콘 산화물층
12b: 제2 실리콘 질화물층
13: TFT층
FS: 플렉서블 기판
B11: 제1 배리어층
B12: 제2 배리어층
11a: 제1 실리콘 산화물층
11b: 제1 실리콘 질화물층
12a: 제2 실리콘 산화물층
12b: 제2 실리콘 질화물층
13: TFT층
Claims (10)
- 플라스틱 기판;
상기 플라스틱 기판 상에 형성되고, 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 포함하는 제1 배리어층;
상기 제1 배리어층 상에 형성되고, 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 포함하는 제2 배리어층;
상기 제1 실리콘 질화물층과 상기 제2 실리콘 질화물층 사이에 위치하는 실리콘 질산화물(silicon oxynitride)층; 및
상기 제2 배리어층 상에 형성된 박막 트랜지스터(TFT)층;을 포함하고,
상기 제2 실리콘 산화물층은 상기 제2 실리콘 질화물층보다 상기 TFT층에 더 가깝게 배치되고,
상기 제1 실리콘 질화물층 및 상기 제2 실리콘 질화물층은 상기 제1 실리콘 산화물층 및 상기 제2 실리콘 산화물층 사이에 배치되고,
상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 질화물층의 전체 두께는 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 산화물층의 전체 두께보다 얇은 박막 트랜지스터 기판. - 제1 항에 있어서,
상기 제1 배리어층은 상기 플라스틱 기판 상에 상기 제1 실리콘 산화물층 및 상기 제1 실리콘 질화물층의 순서로 배치된 박막 트랜지스터 기판. - 제2 항에 있어서,
상기 플라스틱 기판과 상기 제1 실리콘 산화물층 사이에 실리콘 질화물층이 더 배치된 박막 트랜지스터 기판. - 제1 항에 있어서,
상기 제1 배리어층과 상기 플라스틱 기판 사이에, 제3 실리콘 산화물층 및 제3 실리콘 질화물층을 포함하는 제3 배리어층이 더 배치된 박막 트랜지스터 기판. - 제4 항에 있어서,
상기 제1 배리어층은 상기 플라스틱 기판 상에 상기 제1 실리콘 산화물층 및 상기 제1 실리콘 질화물층의 순서로 배치된 박막 트랜지스터 기판. - 제4 항에 있어서,
상기 제3 배리어층은 상기 플라스틱 기판 상에 상기 제3 실리콘 산화물층 및 상기 제3 실리콘 질화물층의 순서로 배치된 박막 트랜지스터 기판. - 플라스틱 기판;
상기 플라스틱 기판 상에 형성되고, 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 포함하는 제1 배리어층;
상기 제1 배리어층 상에 형성되고, 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 포함하는 제2 배리어층;
상기 제1 실리콘 질화물층과 상기 제2 실리콘 질화물층 사이에 위치하는 실리콘 질산화물(silicon oxynitride)층;
상기 제2 배리어층 상에 형성된 박막 트랜지스터(TFT)층; 및
상기 제2 배리어층 상에 형성되고 상기 박막 트랜지스터에 연결된 유기 발광층;을 포함하고,
상기 제2 실리콘 산화물층은 상기 제2 실리콘 질화물층보다 상기 TFT층에 더 가깝게 배치되고,
상기 제1 실리콘 질화물층 및 상기 제2 실리콘 질화물층은 상기 제1 실리콘 산화물층 및 상기 제2 실리콘 산화물층 사이에 배치되고,
상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 질화물층의 전체 두께는 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 산화물층의 전체 두께보다 얇은 유기 발광 표시 장치. - 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 포함하는 제1 배리어층을 플라스틱 필름 상에 형성하는 제1 공정;
상기 제1 배리어층 상에, 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 포함하는 제2 배리어층 및 박막 트랜지스터를 형성하는 제2 공정; 및
상기 제1 공정과 상기 제2 공정 사이에 상기 제1 실리콘 질화물층과 상기 제2 실리콘 질화물층 사이에 실리콘 질산화막물층'을 형성함;을 포함하고,
상기 제2 실리콘 산화물층은 제2 실리콘 질화물층보다 상기 박막 트랜지스터에 더 가깝게 형성하고,
상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 질화물층의 전체 두께는 상기 제1 배리어층 및 상기 제2 배리어층에 포함된 실리콘 산화물층의 전체 두께보다 얇게 형성하고,
상기 제1 공정 및 상기 제2 공정은 서로 다른 공정 챔버에서 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제8 항에 있어서,
상기 제1 공정과 상기 제2 공정은 진공도가 다른 챔버에서 수행되는 박막 트랜지스터 기판의 제조 방법. - 제8 항에 있어서,
상기 제1 공정 전에 상기 플라스틱 필름을 예열하는 공정을 더 포함하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160012330A KR101994836B1 (ko) | 2016-02-01 | 2016-02-01 | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 tft 기판, 상기 tft 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160012330A KR101994836B1 (ko) | 2016-02-01 | 2016-02-01 | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 tft 기판, 상기 tft 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130010721A Division KR20140097940A (ko) | 2013-01-30 | 2013-01-30 | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 ｔｆｔ기판, 상기 ｔｆｔ 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160019080A KR20160019080A (ko) | 2016-02-18 |
| KR101994836B1 true KR101994836B1 (ko) | 2019-07-02 |
Family
ID=55457976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160012330A KR101994836B1 (ko) | 2016-02-01 | 2016-02-01 | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 tft 기판, 상기 tft 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101994836B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887972A (zh) * | 2019-02-27 | 2019-06-14 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及具有该阵列基板的显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142367A (ja) | 2005-11-16 | 2007-06-07 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US20110193067A1 (en) | 2010-02-09 | 2011-08-11 | Samsung Mobile Display Co., Ltd. | Organic light-emitting device including barrier layer including silicon oxide layer and silicon-rich silicon nitride layer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413645B1 (en) * | 2000-04-20 | 2002-07-02 | Battelle Memorial Institute | Ultrabarrier substrates |
| KR100691800B1 (ko) * | 2004-12-28 | 2007-03-12 | 전자부품연구원 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
-
2016
- 2016-02-01 KR KR1020160012330A patent/KR101994836B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142367A (ja) | 2005-11-16 | 2007-06-07 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US20110193067A1 (en) | 2010-02-09 | 2011-08-11 | Samsung Mobile Display Co., Ltd. | Organic light-emitting device including barrier layer including silicon oxide layer and silicon-rich silicon nitride layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160019080A (ko) | 2016-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20140097940A (ko) | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 ｔｆｔ기판, 상기 ｔｆｔ 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 | |
| US10490773B2 (en) | Organic light-emitting display device | |
| US9553280B2 (en) | Organic light-emitting diode (OLED) display comprising flexible substrate, electronic device including the same, and method of manufacturing the OLED display | |
| TWI700829B (zh) | 有機發光顯示裝置及其製造方法 | |
| JP5576210B2 (ja) | 有機発光ディスプレイ装置及びその製造方法 | |
| KR101980233B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US9431634B2 (en) | Organic light emitting display device having improved light emitting efficiency | |
| JP5094032B2 (ja) | 底面発光型の有機発光素子の製造方法 | |
| KR20170091208A (ko) | 유기 발광 표시 장치 | |
| KR20140142627A (ko) | 유기발광표시장치 및 그 제조방법 | |
| US9847484B2 (en) | Mask and method of manufacturing display device by using the same | |
| KR100558242B1 (ko) | 유기 ｅｌ 패널 및 그 제조 방법 | |
| KR20140143636A (ko) | 유기발광표시장치 및 그 제조방법 | |
| JP2010140980A (ja) | 機能性有機物素子及び機能性有機物装置 | |
| US9966568B2 (en) | Organic light emitting display apparatus having cover unit with different thickness | |
| CN113725262A (zh) | 显示装置 | |
| TWI673860B (zh) | 製造有機發光顯示設備之方法 | |
| JP2016031889A (ja) | 表示装置、及びその製造方法 | |
| KR102373437B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR101493092B1 (ko) | 유기전계발광표시소자 | |
| KR101994836B1 (ko) | 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 tft 기판, 상기 tft 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법 | |
| JP2015069857A (ja) | 有機エレクトロルミネッセンス表示装置及びその製造方法 | |
| KR102216680B1 (ko) | 유기발광표시장치 | |
| US20230309340A1 (en) | Display device and manufacturing method of display device | |
| US20240040835A1 (en) | Display panel and display device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |