KR20170091208A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20170091208A
KR20170091208A KR1020160011355A KR20160011355A KR20170091208A KR 20170091208 A KR20170091208 A KR 20170091208A KR 1020160011355 A KR1020160011355 A KR 1020160011355A KR 20160011355 A KR20160011355 A KR 20160011355A KR 20170091208 A KR20170091208 A KR 20170091208A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
light emitting
interlayer insulating
organic light
Prior art date
Application number
KR1020160011355A
Other languages
English (en)
Other versions
KR102485707B1 (ko
Inventor
박혜향
전주희
정승호
최천기
김현식
양희원
이은영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160011355A priority Critical patent/KR102485707B1/ko
Priority to CN201710060646.2A priority patent/CN107026190B/zh
Priority to US15/416,653 priority patent/US10418431B2/en
Priority to EP17153634.5A priority patent/EP3200234B1/en
Publication of KR20170091208A publication Critical patent/KR20170091208A/ko
Priority to US16/556,166 priority patent/US11056551B2/en
Priority to US17/338,577 priority patent/US11626461B2/en
Application granted granted Critical
Publication of KR102485707B1 publication Critical patent/KR102485707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3258—
    • H01L27/3216—
    • H01L27/3225—
    • H01L27/3262—
    • H01L51/5012—
    • H01L51/5237—
    • H01L51/5275—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H01L2227/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

서로 다른 굴절률을 갖는 절연층들을 구비하는 유기 발광 표시 장치는 서브 화소 영역 및 투과 영역을 포함하는 기판, 기판 상의 서브 화소 영역 및 투과 영역에 배치되고, 제1 굴절률을 갖는 버퍼층, 버퍼층 상의 서브 화소 영역 및 투과 영역에 배치되고, 버퍼층과 동일한 물질을 포함하는 제1 게이트 절연층, 버퍼층 및 제1 게이트 절연층 사이에 개재되는 액티브층, 제1 게이트 절연층 중 아래에 액티브층이 위치하는 부분 상에 위치하는 제1 게이트 전극, 제1 게이트 절연층 상에서 게이트 전극을 덮으며 서브 화소 영역 및 투과 영역에 배치되고, 제1 굴절률보다 큰 제2 굴절률을 갖는 제1 층간 절연층, 제1 층간 절연층 상에 배치되고, 액티브층, 제1 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들 및 반도체 소자 상에 배치되고, 반도체 소자와 전기적으로 연결되는 화소 구조물을 포함할 수 있다. 이에 따라, 유기 발광 표시 장치는 투과율 및 반도체 소자의 이동도가 향상될 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 투과 영역을 갖는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다. 이 중, 유기 발광 표시 장치는 액정 표시 장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트를 필요로 하지 않아 초박형으로 구현할 수 있다는 장점이 있다. 이러한 유기 발광 표시 장치는 유기 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한다.
최근 투과 영역을 구비하여, 유기 발광 표시 장치의 후면에 위치하는 대상의 이미지를 투과시킬 수 있는 투명 표시 장치가 개발되고 있다. 여기서, 유기 발광 표시 장치의 투과 영역에는 적어도 하나의 절연층이 배치될 수 있다. 상기 절연층은 유기 발광 표시 장치의 화소 영역(예를 들어, 영상 이미지를 나타내는 영역)으로부터 투과 영역으로 연장될 수 있다. 예를 들면, 절연층들의 굴절률이 서로 다를 수 있다. 굴절률이 서로 다른 절연층들이 투과 영역에 배치되는 경우, 투과 영역의 투과율이 감소되고, 투과 영역으로 투과된 광의 색좌표가 변경되는 문제점이 있다. 또한, 아모포스 실리콘 또는 폴리 실리콘으로 구성된 액티브층이 질화물 계열의 절연층과 접촉하는 경우, 이들 간의 계면 특성이 저하되어 전자들의 이동도가 감소될 수 있다.
본 발명의 일 목적은 투과율이 향상된 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 일 목적은 반도체 소자의 이동도가 향상된 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 서브 화소 영역 및 투과 영역을 포함하는 기판, 상기 기판 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 제1 굴절률을 갖는 버퍼층, 상기 버퍼층 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 버퍼층과 동일한 물질을 포함하는 제1 게이트 절연층, 상기 버퍼층 및 상기 제1 게이트 절연층 사이에 개재되는 액티브층, 상기 제1 게이트 절연층 중 아래에 상기 액티브층이 위치하는 부분 상에 위치하는 제1 게이트 전극, 상기 제1 게이트 절연층 상에서 상기 게이트 전극을 덮으며 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 제1 층간 절연층, 상기 제1 층간 절연층 상에 배치되고, 상기 액티브층, 상기 제1 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들 및 상기 반도체 소자 상에 배치되고, 상기 반도체 소자와 전기적으로 연결되는 화소 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 굴절률은 1.4 내지 1.5이고, 상기 제2 굴절률은 1.7 내지 1.8일 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층의 상면은 상기 제1 게이트 절연층과 접촉하고, 상기 액티브층의 저면은 상기 버퍼층과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 투명한 재질의 절연 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 굴절률이 1.7 내지 1.8인 투명 폴리이미드 기판으로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 투명 폴리이미드층 및 베리어층을 포함하고, 상기 베리어층은 상기 투명 폴리이미드층과 상기 버퍼층 사이에 개재되며, 상기 베리어층은 상기 제1 층간 절연층과 동일한 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 베리어층은 굴절률이 1.7 내지 1.8인 유기 또는 무기 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 베리어층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 실리콘 산질화물은 규소(Si), 산소(O) 및 질소(N)가 3.95:1:1.7의 질량비로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼층 및 상기 제1 게이트 절연층은 굴절률이 1.4 내지 1.5인 유기 또는 무기 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼층 및 상기 제1 게이트 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성될 수 있다
예시적인 실시예들에 있어서, 상기 액티브층은 아모퍼스 실리콘 또는 폴리 실리콘으로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층은 굴절률이 1.7 내지 1.8인 유기 또는 무기 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되는 제2 게이트 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 절연층은 상기 제1 층간 절연층과 동일한 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 제2 게이트 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층과 상기 소스 및 드레인 전극들 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되며, 상기 제1 굴절률을 갖는 제2 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 층간 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층과 상기 제2 층간 절연층 사이에 개재되고, 상기 제1 층간 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 및 드레인 전극들을 덮으며 상기 제1 층간 절연층 상에 배치되는 평탄화층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역에 배치되며 상기 투과 영역을 노출시킬 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 제1 굴절률을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층은 상기 서브 화소 영역에서 상기 기판의 상면으로부터 수직하는 방향으로 제1 높이를 갖고, 상기 평탄화층은 상기 투과 영역에서 상기 방향으로 상기 제1 높이보다 작은 제2 높이를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 화소 구조물은 상기 제1 층간 절연층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 전극은 상기 서브 화소 영역 및 상기 투과 영역에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 화소 구조물 상에 배치되고, 적어도 하나의 제1 봉지층 및 적어도 하나의 제2 봉지층을 갖는 박막 봉지 구조물을 더 포함하고, 상기 제1 및 제2 봉지층들은 교번하여 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 봉지층은 굴절률이 1.4 내지 1.6인 무기 물질을 포함하고, 상기 제2 봉지층은 굴절률이 1.4 내지 1.6인 유기 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 봉지층은 실리콘 산질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 전극은 상기 서브 화소 영역에 배치되고, 상기 투과 영역을 노출시키며, 상기 봉지 기판은 상기 투과 영역에서 상기 제1 층간 절연층과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 기판은 굴절률이 1.4 내지 1.5인 유리 기판으로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 버퍼층 및 상기 제1 게이트 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층은 아모퍼스 실리콘 또는 폴리 실리콘으로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되는 제2 게이트 절연층을 더 포함하고, 상기 제2 게이트 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 제2 게이트 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층과 상기 소스 및 드레인 전극들 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되며, 상기 제1 굴절률을 갖는 제2 층간 절연층을 더 포함하고, 상기 제2 층간 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층과 상기 제2 층간 절연층 사이에 개재되고, 상기 제1 층간 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 및 드레인 전극들을 덮으며 상기 제1 층간 절연층 상에 배치되는 평탄화층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역에 배치되며 상기 투과 영역을 노출시킬 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 제1 굴절률을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층은 상기 서브 화소 영역에서 상기 기판의 상면으로부터 수직하는 방향으로 제1 높이를 갖고, 상기 평탄화층은 상기 투과 영역에서 상기 방향으로 상기 제1 높이보다 작은 제2 높이를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 화소 구조물은 상기 제1 층간 절연층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 전극은 상기 서브 화소 영역 및 상기 투과 영역에 배치될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 유사한 굴절률을 갖는 절연층을 구비하여 투과 영역에서 투과율이 향상될 수 있다. 또한, 유기 발광 표시 장치는 액티브층과 계면 특성을 향상시키는 절연층들을 구비하여 반도체 소자의 이동도가 향상될 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 유기 발광 표시 장치를 I-I'라인을 따라 절단한 단면도이다.
도 3 및 도 4는 도 1의 유기 발광 표시 장치의 평균 투과율 및 비교예의 평균 투과율을 나타내는 그래프이다.
도 5 내지 도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 11은 도 1의 유기 발광 표시 장치의 일 예를 나타내는 단면도이다.
도 12는 도 1의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다.
도 13은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 14 및 도 15는 도 13의 유기 발광 표시 장치의 평균 투과율 및 비교예의 평균 투과율을 나타내는 그래프이다.
도 16은 도 13의 유기 발광 표시 장치의 일 예를 나타내는 단면도이다.
도 17은 도 13의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다.
도 18은 도 13의 유기 발광 표시 장치의 또 다른 예를 나타내는 단면도이다.
도 19는 도 13의 유기 발광 표시 장치의 또 다른 예를 나타내는 단면도이다.
도 20은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 21은 도 20의 유기 발광 표시 장치의 일 예를 나타내는 단면도이다.
도 22는 도 20의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다.
도 23은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 24는 도 23의 유기 발광 표시 장치의 일 예를 나타내는 단면도이다.
도 25는 도 23의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다.
도 26은 23의 유기 발광 표시 장치의 또 다른 예를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 유기 발광 표시 장치(100)는 복수의 화소 영역들을 가질 수 있다. 하나의 화소 영역(10)은 제1 내지 제3 서브 화소 영역들(15, 20, 25) 및 투과 영역(30)을 포함할 수 있다. 예를 들어, 화소 영역들(10)은 이후 설명되는 유기 발광 표시 장치(100)에 포함된 기판의 상면에 평행한 제1 방향(예를 들어, 투과 영역(30)으로부터 서브 화소 영역(15)으로의 방향) 및 상기 제1 방향과 직교하는 제2 방향을 따라 상기 기판 상에서 전체적으로 배열될 수 있다.
복수의 화소 영역들 각각은 제1 내지 제3 서브 화소 영역들(15, 20, 25) 및 투과 영역(30)을 포함할 수 있다. 제1 내지 제3 서브 화소 영역들(15, 20, 25) 및 투과 영역(30)은 화소 정의막(310)에 의해 실질적으로 둘러싸일 수 있다. 예를 들어, 제1 내지 제3 서브 화소 영역들(15, 20, 25) 및 투과 영역(30)은 화소 정의막(310)에 의해 정의될 수 있다. 즉, 하나의 화소 영역(10)에서 제1 내지 제3 서브 화소 영역들(15, 20, 25) 및 투과 영역(30)을 제외한 부분에 상기 화소 정의막(320)이 배치될 수 있다.
제1 내지 제3 서브 화소 영역들(15, 20, 25)에는 제1 내지 제3 서브 화소들이 각기 배치될 수 있다. 예를 들어, 상기 제1 서브 화소는 적색광을 방출할 수 있고, 상기 제2 서브 화소는 녹색광을 방출할 수 있으며, 상기 제3 서브 화소는 청색 광을 방출할 수 있다. 상기 제1 내지 제3 서브 화소들은 기판의 상에 서 동일한 층에 배치될 수 있다.
투과 영역(30)에 있어서, 투과 영역(30)을 통해 외부로부터 입사되는 광이 투과될 수 있다. 투과 영역(30)에는 개구(275)가 위치할 수 있다.
이에 따라, 유기 발광 표시 장치(100)는 투과 영역(30)을 구비하여 외부로부터 입사되는 광을 투과시킬 수 있는 투명 유기 발광 표시 장치로 기능할 수 있다.
다만, 본 발명의 구성이 이에 한정되는 것은 아니며, 복수의 화소 영역들이 하나의 투과 영역과 공유될 수도 있다. 또한, 복수의 화소 영역의 배열이 규칙적으로 배열되는 것으로 도시되어 있지만, 화소 영역들은 불규칙적으로 배열될 수도 있다.
도 2는 도 1의 유기 발광 표시 장치를 I-I'라인을 따라 절단한 단면도이다.
도 2를 참조하면, 유기 발광 표시 장치(100)는 기판(110), 버퍼층(120), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 화소 구조물, 제1 층간 절연층(190), 평탄화층(270), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 기판(110)은 폴리이미드층(111) 및 베리어층(115)을 포함할 수 있고, 상기 화소 구조물은 반도체 소자(250), 제1 전극(290), 발광층(330) 및 제2 전극(340)을 포함할 수 있다. 또한, 반도체 소자(250)는 액티브층(130), 제1 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다. 박막 봉지 구조물(450) 제1 봉지층들(451, 453, 455) 및 제2 봉지층들(452, 454)을 포함할 수 있다.
전술한 바와 같이, 유기 발광 표시 장치(100)는 복수의 화소 영역들을 포함할 수 있다. 상기 하나의 화소 영역은 서브 화소 영역(15)(예를 들어, 도 1의 제1 서브 화소 영역) 및 투과 영역(30)을 포함할 수 있다.
서브 화소 영역(15)에는 반도체 소자(250), 제1 전극(290), 발광층(330) 등이 배치될 수 있다. 투과 영역(30)에는 절연층들 등이 배치될 수 있다. 한편, 제2 전극(340)은 서브 화소 영역(15) 및 투과 영역(30)에 전체적으로 배치될 수 있다.
서브 화소 영역(15)에서는 화상이 표시될 수 있고, 투과 영역(30)에서는 유기 발광 표시 장치(100)의 후면에 위치하는 대상의 이미지가 투과될 수 있다. 이러한 투과 영역(30)을 구비함에 따라, 유기 발광 표시 장치(100)는 투명 디스플레이 장치로 기능할 수 있다.
기판(110)은 투명한 재질의 절연 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 투명 폴리이미드 기판으로 구성될 수 있다. 상기 투명 폴리이미드 기판은 연성을 갖는 투명 수지 기판일 수 있다. 이 경우, 상기 투명 폴리이미드 기판은 폴리이미드층(111) 및 베리어층(115)으로 구성될 수 있다. 예를 들면, 상기 투명 폴리이미드 기판은 경질의 유리 기판 상에 폴리이미드층(111) 및 베리어층(115)이 적층된 구성을 가질 수 있다. 상기 투명 폴리이미드 기판의 베리어층(115) 상에 버퍼층(120)을 배치한 후, 버퍼층(120) 상에 상기 화소 구조물이 배치될 수 있다. 이러한 화소 구조물의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 폴리이미드층(111)은 얇고 플렉서블하기 때문에, 폴리이미드층(111) 상에 상기 화소 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상기 화소 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 폴리이미드층(111) 및 베리어층(115)이 기판(110)으로 이용될 수 있다. 유기 발광 표시 장치(100)가 서브 화소 영역(15) 및 투과 영역(30)을 구비함에 따라, 기판(110)도 서브 화소 영역(15) 및 투과 영역(30)으로 구분될 수 있다.
예시적인 실시예들에 있어서, 폴리이미드층(111)의 굴절률은 약 1.7 내지 약 1.8일 수 있다. 폴리이미드층(111)은 랜덤 공중합체(random copolymer) 또는 블록 공중합체(block copolymer)일 수 있다. 또한, 폴리이미드층(111)은 고투명성, 낮은 열팽창 계수(Coefficient of thermal expansion) 및 높은 유리 전이 온도를 가질 수 있다. 폴리이미드층(111)은 이미드기(imide)를 함유하기 때문에, 내열성, 내화학성, 내마모성 및 전기적 특성이 우수할 수 있다.
베리어층(115)의 굴절률은 약 1.7 내지 약 1.8인 유기 물질 또는 무기 물질을 포함할 수 있다. 상기 유기 물질로 사용될 수 있는 물질은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다. 또한, 상기 무기 물질로 사용될 수 있는 물질은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들어, 베리어층(115)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다. 예시적인 실시예들에 있어서, 베리어층(115)은 굴절률이 약 1.7 내지 약 1.8인 실리콘 산질화물(SiON)로 구성될 수 있다. 이에 따라, 베리어층(115)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다. 베리어층(115)은 폴리이미드층(111)을 통해 침투하는 수분을 차단할 수 있다. 이와 같이, 폴리이미드층(111) 및 베리어층(115)은 실질적으로 동일한 굴절률을 가질 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 구성될 수 있다. 이와는 달리, 상기 실리콘 산질화물은 규소, 산소 및 질소가 2.5:1:0.88의 질량비로 구성될 수도 있다.
다른 예시적인 실시예들에 있어서, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 기판, 무알칼리(non-alkali) 기판 등을 포함할 수도 있다.
기판(110) 상에는 버퍼층(120)이 배치될 수 있다. 버퍼층(120)은 굴절률이 약 1.4 내지 약 1.5(예를 들어, 제1 굴절률)인 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 버퍼층(120)은 굴절률이 약 1.4 내지 약 1.5인 실리콘 산화물(SiO)로 구성될 수 있다. 이에 따라, 버퍼층(120)은 실질적으로 실리콘 산화물에 의한 단일 조성을 가질 수 있다. 버퍼층(120)은 기판(110) 상에 전체적으로 배치될 수 있다. 버퍼층(120)은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 버퍼층(120)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 더욱이, 버퍼층(120)을 기판(110) 상에 배치함으로써, 기판(110) 상에 형성된 상기 화소 구조물로부터 발생되는 응력이 완화될 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수도 있다.
반도체 소자(250)는 액티브층(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)으로 구성될 수 있고, 기판(110) 상의 서브 화소 영역(15)에 배치될 수 있다.
액티브층(130)은 기판(110) 상의 서브 화소 영역(15)에 배치될 수 있다. 예를 들어, 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 액티브층(130) 아몰퍼스 실리콘 또는 폴리 실리콘으로 구성될 수 있다. 액티브층(130)의 저면은 버퍼층(120)과 접촉할 수 있고, 액티브층(130)의 상면은 제1 게이트 절연층(150)과 접촉할 수 있다.
액티브층(130) 상에는 제1 게이트 절연층(150)이 배치될 수 있다. 제1 게이트 절연층(150)은 굴절률이 약 1.4 내지 약 1.5인 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 절연층(150)은 굴절률이 약 1.4 내지 약 1.5인 실리콘 산화물(SiO)로 구성될 수 있다. 이에 따라, 제1 게이트 절연층(150)은 실질적으로 실리콘 산화물에 의한 단일 조성을 가질 수 있다. 또한, 버퍼층(120)과 제1 게이트 절연층(150)은 실질적으로 동일한 굴절률을 가질 수 있다. 제1 게이트 절연층(150)은 버퍼층(120) 상에서 기판(110)의 상면에 평행한 방향인 제1 방향(예를 들어, 투과 영역(30)으로부터 서브 화소 영역(15)으로의 방향)으로 연장될 수 있다. 제1 게이트 절연층(150)은 서브 화소 영역(15)에서 액티브층(130)을 덮을 수 있으며, 버퍼층(120) 상에 전체적으로 배치될 수 있다. 예를 들어, 제1 게이트 절연층(150)은 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 게이트 절연층(150)은 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 예시적인 실시예들에 있어서, 아머포스 실리콘 또는 폴리 실리콘으로 구성된 액티브층(130)의 상면이 실리콘 산화물로 구성된 제1 게이트 절연층(150)에 접촉되고, 아머포스 실리콘 또는 폴리 실리콘으로 구성된 액티브층(130)의 저면이 실리콘 산화물로 구성된 버퍼층(120)과 접촉됨으로써, 액티브층(130)의 계면 특성이 향상될 수 있다. 한편, 질화물 계열의 절연층과 실리콘 계열의 액티브층(130)이 접촉하는 경우, 계면 특성이 저하될 수 있다. 예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)는 실리콘 질화물 또는 실리콘 산질화물을 포함하는 절연층과 액티브층(130)을 직접적으로 접촉시키지 않을 수 있다. 이에 따라, 액티브층(130)의 계면 특성이 향상될 수 있고, 액티브층(130)의 전자 이동도가 향상될 수 있으며, 유기 발광 표시 장치(100)에 포함된 반도체 소자(250)의 특성이 향상될 수 있다.
제1 게이트 전극(170)은 제1 게이트 절연층(150) 상에 배치될 수 있다. 제1 게이트 전극(170)은 제1 게이트 절연층(150) 중 아래에 액티브층(130)이 위치하는 부분 상에 위치할 수 있다. 제1 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들어, 제1 게이트 전극(170)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등으로 구성될 수 있다.
제1 게이트 전극(170) 상에 제2 게이트 절연층(155)이 배치될 수 있다. 제2 게이트 절연층(155)은 굴절률이 약 1.7 내지 약 1.8(예를 들어, 제2 굴절률)인 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 절연층(155)은 굴절률이 약 1.7 내지 약 1.8인 실리콘 산질화물로 구성될 수 있다. 이에 따라, 제2 게이트 절연층(155)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 구성될 수 있다. 이와는 달리, 상기 실리콘 산질화물은 규소, 산소 및 질소가 2.5:1:0.88의 질량비로 구성될 수도 있다. 또한, 기판(110)과 제2 게이트 절연층(155)은 실질적으로 동일한 굴절률을 가질 수 있다. 실리콘 산질화물로 구성된 제2 게이트 절연층(155)이 배치됨으로써, 액티브층(130)의 계면 특성이 더욱 향상될 수 있다. 예를 들면, 액티브층(130)을 어닐링하는 공정에서 수소가 주입될 수 있고, 이러한 수소는 액티브층의 불포화 결합(dangling bond)에 결합될 수 있다. 제2 게이트 절연층(155)은 이러한 과정을 도울 수 있다. 이에 따라, 액티브층(130)의 계면 특성이 향상될 수 있고, 액티브층(130)에 포함된 전자들의 평균 자유 경로(mean free path)는 증가될 수 있다. 즉, 전자의 이동도가 향상될 수 있고, 유기 발광 표시 장치(100)에 포함된 반도체 소자(250)의 특성이 향상될 수 있다. 제2 게이트 절연층(155)은 기판(110) 상에서 상기 제1 방향으로 연장될 수 있다. 제2 게이트 절연층(155)은 서브 화소 영역(15)에서 제1 게이트 전극(170)을 덮을 수 있으며, 제1 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 예를 들어, 제2 게이트 절연층(155)은 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 게이트 절연층(155)은 제1 게이트 전극(170)을 덮으며, 균일한 두께로 제1 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다.
제2 게이트 절연층(155) 상에 제1 층간 절연층(190)이 배치될 수 있다. 제1 층간 절연층(190)은 굴절률이 약 1.7 내지 약 1.8인 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연층(190)은 굴절률이 약 1.7 내지 약 1.8인 실리콘 산질화물로 구성될 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 구성될 수 있다. 이와는 달리, 상기 실리콘 산질화물은 규소, 산소 및 질소가 2.5:1:0.88의 질량비로 구성될 수도 있다. 이에 따라, 제1 층간 절연층(190)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다. 또한, 제1 층간 절연층(190)은 기판(110) 및 제2 게이트 절연층(155)과 실질적으로 동일한 굴절률을 가질 수 있다. 이에 따라, 기판(110), 제2 게이트 절연층(155) 및 제1 층간 절연층(190)이 실질적으로 동일한 굴절률을 가짐으로써, 유기 발광 표시 장치(100)는 투과 영역(30)에서 투과율이 향상될 수 있다. 제1 층간 절연층(190)은 제2 게이트 절연층(155) 상에서 상기 제1 방향으로 연장될 수 있다. 예를 들어, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 덮으며, 균일한 두께로 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다.
소스 전극(210) 및 드레인 전극(230)이 제1 층간 절연층(190) 상에 배치될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 제1 층간 절연층(190), 제2 게이트 절연층(155) 및 제1 게이트 절연층(150)의 일부들 각각을 관통하여 액티브층(130)의 일측 및 타측에 각각 접속될 수 있다. 예를 들어, 소스 전극(210)은 제1 층간 절연층(190), 제2 게이트 절연층(155) 및 제1 게이트 절연층(150)의 일부를 관통하여 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 제1 층간 절연층(190), 제2 게이트 절연층(155) 및 제1 게이트 절연층(150)의 일부를 관통하여 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이에 따라, 액티브층(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
소스 전극(210) 및 드레인 전극(230) 상에 평탄화층(270)이 배치될 수 있다. 평탄화층(270)은 제1 층간 절연층(190) 상에서 상기 제1 방향으로 연장될 수 있고, 투과 영역(30)에서 제1 층간 절연층(190)을 노출시키는 개구(275)를 포함할 수 있으며, 서브 화소 영역(15)에서 소스 전극(210) 및 드레인 전극(230)을 덮을 수 있다. 예를 들어, 평탄화층(270)은 소스 전극(210) 및 드레인 전극(230)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치되고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 이와는 달리, 평탄화층(270)은 소스 전극(210) 및 드레인 전극(230)을 덮으며, 균일한 두께로 소스 전극(210) 및 드레인 전극(230)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다.
제1 전극(290)은 평탄화층(270) 상의 서브 화소 영역(15)에 배치될 수 있다. 제1 전극(290)은 평탄화층(270)의 일부를 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 제1 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 제1 전극(290)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
화소 정의막(310)은 제1 전극(290)의 적어도 일부를 노출시키면서 평탄화층(270) 상에 배치될 수 있다. 예를 들어, 화소 정의막(310)은 제1 전극(290)의 양측부를 덮을 수 있고, 평탄화층(270)의 개구(275)를 노출시킬 수 있다. 이 경우, 화소 정의막(310)에 의해 적어도 일부가 노출된 제1 전극(290) 상에 발광층(330)이 위치할 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다.
발광층(330)은 적어도 일부가 노출된 제1 전극(290) 상에 배치될 수 있다. 발광층(330)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 발광층(330)의 유기 발광층(EL)은 도 1에 예시한 제1 내지 제3 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)의 유기 발광층(EL)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 선택적으로, 유기 발광층(EL)을 제외한 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등이 제1 층간 절연층(190) 상의 투과 영역(30)에 배치될 수도 있다.
제2 전극(340)은 화소 정의막(310), 발광층(330), 평탄화층(270)의 일부 및 제1 층간 절연층(190)의 일부 상에 배치될 수 있다. 제2 전극(340)은 서브 화소 영역(15) 및 투과 영역(30)에서 화소 정의막(310), 제1 층간 절연층(190), 평탄화층(270) 및 발광층(330)을 덮을 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
박막 봉지 구조물(450)이 제2 전극(340) 상에 배치될 수 있다. 박막 봉지 구조물(450)은 적어도 하나의 제1 봉지층 및 적어도 하나의 제2 봉지층을 포함할 수 있다. 예를 들어, 제1 봉지층(451) 상에 제2 봉지층(452)이 배치될 수 있다. 제1 봉지층 및 제2 봉지층은 번갈아 가며 반복적으로 배열될 수 있다. 제1 봉지층(451)은 제2 전극(340)을 덮으며, 균일한 두께로 제2 전극(340)의 프로 파일을 따라 배치될 수 있다. 제1 봉지층(451)은 상기 화소 구조물이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 봉지층(451)은 외부의 충격으로부터 상기 화소 구조물을 보호하는 기능도 수행할 수 있다. 제1 봉지층(451)은 무기 물질을 포함할 수 있다. 선택적으로, 제1 봉지층(451)은 실리콘 산질화물을 포함할 수 있다.
제1 봉지층(451) 상에 제2 봉지층(452)이 배치될 수 있다. 제2 봉지층(452)은 유기 발광 표시 장치(100)의 평탄도를 향상시킬 수 있으며, 서브 화소 영역(15)에 배치된 상기 화소 구조물을 보호할 수 있다. 제2 봉지층(452) 유기 물질들을 포함할 수 있다.
제2 봉지층(452) 상에 제1 봉지층(453)이 배치될 수 있다. 제1 봉지층(453)은 제2 봉지층(452)을 덮으며, 균일한 두께로 제2 봉지층(452)의 프로 파일을 따라 배치될 수 있다. 제1 봉지층(453)은 제1 봉지층(451) 및 제2 봉지층(452)과 상기 화소 구조물이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 봉지층(453)은 외부의 충격으로부터 제1 봉지층(451) 및 제2 봉지층(452)과 상기 화소 구조물을 보호하는 기능도 수행할 수 있다. 제1 봉지층(453)은 무기 물질들을 포함할 수 있다. 선택적으로, 제1 봉지층(453)은 실리콘 산질화물을 포함할 수 있다.
제1 봉지층(453) 상에 제2 봉지층(454)이 배치될 수 있다. 제2 봉지층(454)은 제2 봉지층(452)과 실질적으로 동일하거나 유사한 기능을 수행할 수 있으며, 제2 봉지층(452)과 실질적으로 동일하거나 유사한 물질로 구성될 수 있다. 제2 봉지층(434) 상에 제1 봉지층(455)이 배치될 수 있다. 제1 봉지층(455)은 제1 봉지층들(451, 453)과 실질적으로 동일하거나 유사한 기능을 수행할 수 있으며, 제1 봉지층들(451, 453)과 실질적으로 동일하거나 유사한 물질로 구성될 수 있다. 선택적으로, 박막 봉지 구조물(450)은 제1 봉지층(451), 제2 봉지층(452) 및 제1 봉지층(453)으로 적층된 3층 구조 또는 제1 봉지층(451), 제2 봉지층(452), 제1 봉지층(453), 제2 봉지층(454), 제1 봉지층(455), 제1 봉지층 및 제2 봉지층으로 적층된7층 구조로 구성될 수 있다. 선택적으로, 박막 봉지 구조물(450)은 굴절률이 약 1.7 내지 약 1.8인 유기 물질 또는 무기 물질을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 박막 봉지 구조물(450)은 기판(110)과 실질적으로 동일한 재료로 구성될 수 있다. 예를 들면, 박막 봉지 구조물(450)은 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다 라임 기판, 무알칼리 기판 등을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 기판(110)과 실질적으로 동일한 굴절률을 갖는 제2 게이트 절연층(155) 및 제1 층간 절연층(190)을 구비함으로써, 투과 영역(30)의 투과율을 향상시킬 수 있다. 또한, 실리콘 산화물로 구성된 버퍼층(120) 및 제1 게이트 절연층(150) 사이에 액티브층(130)을 개재함으로써, 액티브층(130)의 계면 특성을 향상시킬 수 있다. 이에 따라, 유기 발광 표시 장치(100)는 향상된 투과율 및 향상된 반도체 소자(250)를 갖는 플렉서블 투명 유기 발광 표시 장치로 기능할 수 있다.
도 3 및 도 4는 도 1의 유기 발광 표시 장치의 평균 투과율 및 비교예의 평균 투과율을 나타내는 그래프이다.
실험예: 절연막 구조에 따른 투과율 평가
10 마이크로미터의 투명 폴리이미드 기판 상에 각각 실리콘 산화막 및 실리콘 질화막의 적층 구조를 갖는 베리어층, 버퍼층, 제1 및 제2 게이트 절연층들 및 제1 층간 절연층을 순차적으로 형성하여 비교예에 따른 적층체를 형성하였다(도 3 참조).
한편, 동일한 상기 투명 폴리이미드 기판 상에 실리콘 산질화물 단일 조성의 베리어층, 실리콘 산화물 단일 조성의 버퍼층, 실리콘 산화물 단일 조성의 제1 게이트 절연층, 실리콘 산질화물 단일 조성의 제2 게이트 절연층 및 실리콘 산질화물 단일 조성의 제1 층간 절연층을 순차적으로 형성하여 실시예에 따른 적층체를 형성하였다(도 2 참조).
비교예 및 실시예의 상기 적층체들의 구조는 하기 표 1에 기재된 바와 같다.
구 분 배리어층 버퍼층 제1 및 제2 게이트
절연층		 제1 층간 절연층




비교예
(도 3)		 실리콘 산화막
(1500 Å)
/실리콘 질화막
(600 Å)
/실리콘 산화막
(1500 Å)
/실리콘 질화막
(600 Å)
/실리콘 산화막
(1500 Å)


실리콘 질화막
(1000 Å)
/실리콘 산화막
(3000 Å)


실리콘 산화막
(750 Å)
/실리콘 질화막
(400 Å)


실리콘 산화막
(3000 Å)
/실리콘 질화막
(2000 Å)

실시예
(도 2)
실리콘 산질화막
(5600Å)
실리콘 산화막
(3000 Å)		 실리콘 산화막
(3000 Å)
/실리콘 산질화막
(400 Å)
실리콘 산질화막
(5000 Å)
구분 비교예(도 3) 실시예(도 2)
평균 투과율 64.6% 83%
상기 표 2에 나타난 바와 같이, 절연막 구조를 실리콘 산질화물 단일 조성의 베리어층, 실리콘 산화물 단일 조성의 버퍼층, 실리콘 산화물 단일 조성의 제1 게이트 절연층, 실리콘 산질화물 단일 조성의 제2 게이트 절연층 및 실리콘 산질화물 단일 조성의 제1 층간 절연층으로 구성하는 경우, 다수의 상이한 절연막을 반복 적층한 비교예에 비해 월등한 투과율 향상 효과를 얻을 수 있음을 알 수 있다.
도 5 내지 도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 5를 참조하면, 투명한 재질의 절연 물질로 구성된 기판(510)이 제공될 수 있다. 예시적인 실시예들에 있어서, 기판(510)은 투명 폴리이미드 기판을 사용하여 형성될 수 있다. 상기 투명 폴리이미드 기판은 연성을 갖는 투명 수지 기판일 수 있다. 이 경우, 상기 투명 폴리이미드 기판은 폴리이미드층(511) 및 베리어층(515)으로 구성될 수 있다. 예를 들면, 상기 투명 폴리이미드 기판은 경질의 유리 기판 상에 폴리이미드층(511) 및 베리어층(515)이 적층된 구성을 가질 수 있다. 상기 투명 폴리이미드 기판의 베리어층(515) 상에 버퍼층(520)을 형성한 후, 버퍼층(520) 상에 화소 구조물이 형성될 수 있다. 이러한 화소 구조물의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 폴리이미드층(511)은 얇고 플렉서블하기 때문에, 폴리이미드층(511) 상에 상기 화소 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상기 화소 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 폴리이미드층(511) 및 베리어층(515)이 기판(510)으로 이용될 수 있다. 유기 발광 표시 장치가 서브 화소 영역(15) 및 투과 영역(30)을 구비함에 따라, 기판(510)도 서브 화소 영역(15) 및 투과 영역(30)으로 구분될 수 있다.
예시적인 실시예들에 있어서, 폴리이미드층(511)의 굴절률은 약 1.7 내지 약 1.8일 수 있다. 폴리이미드층(511)은 랜덤 공중합체 또는 블록 공중합체를 사용하여 형성될 수 있다. 또한, 폴리이미드층(511)은 고투명성, 낮은 열팽창 계수 및 높은 유리 전이 온도를 가질 수 있다. 폴리이미드층(511)은 이미드기를 함유하기 때문에, 내열성, 내화학성, 내마모성 및 전기적 특성이 우수할 수 있다.
베리어층(515)의 굴절률은 약 1.7 내지 약 1.8인 실리콘 산질화물을 사용하여 형성될 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 구성될 수 있다. 이와는 달리, 상기 실리콘 산질화물은 규소, 산소 및 질소가 2.5:1:0.88의 질량비로 구성될 수도 있다. 이에 따라, 베리어층(515)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다. 베리어층(515)은 폴리이미드층(511)을 통해 침투하는 수분이 차단될 수 있다. 또한, 기판(510) 상에 형성된 상기 화소 구조물 사이의 불순물 확산이 차단될 수 있다. 이와 같이, 폴리이미드층(511) 및 베리어층(515)은 실질적으로 동일한 굴절률을 가질 수 있다.
기판(510) 상에는 버퍼층(520)이 형성될 수 있다. 버퍼층(520)은 굴절률이 약 1.4 내지 약 1.5인 실리콘 산화물을 사용하여 형성될 수 있다. 이에 따라, 버퍼층(520)은 실질적으로 실리콘 산화물에 의한 단일 조성을 가질 수 있다. 버퍼층(520)은 기판(510) 상에 전체적으로 형성될 수 있다. 버퍼층(520)은 기판(510)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층(530)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(530)을 수득하게 할 수 있다. 또한, 버퍼층(520)은 기판(510)의 표면이 균일하지 않을 경우, 기판(510)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 더욱이, 버퍼층(520)을 기판(510) 상에 배치함으로써, 기판(510) 상에 형성된 상기 화소 구조물로부터 발생되는 응력이 완화될 수 있다.
버퍼층(520) 상의 서브 화소 영역(15)에 액티브층(530)이 형성될 수 있다. 액티브층(530)은 아몰퍼스 실리콘 또는 폴리 실리콘을 사용하여 형성될 수 있다.
액티브층(530) 상에는 제1 게이트 절연층(550)이 형성될 수 있다. 제1 게이트 절연층(550)은 굴절률이 약 1.4 내지 약 1.5인 실리콘 산화물을 사용하여 형성될 수 있다. 이에 따라, 제1 게이트 절연층(550)은 실질적으로 실리콘 산화물에 의한 단일 조성을 가질 수 있다. 또한, 버퍼층(520)과 제1 게이트 절연층(550)은 실질적으로 동일한 굴절률을 가질 수 있다. 제1 게이트 절연층(550)은 버퍼층(520) 상에서 기판(510)의 상면에 평행한 방향인 제1 방향으로 연장될 수 있다. 제1 게이트 절연층(550)은 서브 화소 영역(15)에서 액티브층(530)을 덮을 수 있으며, 버퍼층(520) 상에 전체적으로 배치될 수 있다. 예를 들어, 제1 게이트 절연층(550)은 액티브층(530)을 충분히 덮을 수 있으며, 액티브층(530)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 게이트 절연층(550)은 액티브층(530)을 덮으며, 균일한 두께로 액티브층(530)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 예시적인 실시예들에 있어서, 아머포스 실리콘 또는 폴리 실리콘으로 구성된 액티브층(530)의 상면이 실리콘 산화물로 구성된 제1 게이트 절연층(550)에 접촉되고, 아머포스 실리콘 또는 폴리 실리콘으로 구성된 액티브층(530)의 저면이 실리콘 산화물로 구성된 버퍼층(520)과 접촉됨으로써, 액티브층(530)의 계면 특성이 향상될 수 있다.
도 6을 참조하면, 제1 게이트 전극(570)은 제1 게이트 절연층(550) 중에서 하부에 액티브층(530)이 위치하는 부분 상에 형성될 수 있다. 제1 게이트 전극(570)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들어, 제1 게이트 전극(570)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 구성될 수 있다.
제1 게이트 전극(570) 상에 제2 게이트 절연층(555)이 형성될 수 있다. 제2 게이트 절연층(555)은 굴절률이 약 1.7 내지 약 1.8인 실리콘 산질화물을 사용하여 형성될 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 형성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 형성될 수 있다. 이에 따라, 제2 게이트 절연층(555)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다. 또한, 기판(510)과 제2 게이트 절연층(555)은 실질적으로 동일한 굴절률을 가질 수 있다. 실리콘 산질화물로 구성된 제2 게이트 절연층(555)이 배치됨으로써, 액티브층(530)의 계면 특성이 더욱 향상될 수 있다. 예를 들면, 액티브층(530)을 어닐링하는 공정에서 수소가 주입될 수 있고, 이러한 수소는 액티브층의 불포화 결합에 결합될 수 있다. 제2 게이트 절연층(555)은 이러한 과정을 도울 수 있다. 이에 따라, 액티브층(530)의 계면 특성이 향상될 수 있고, 액티브층(530)에 포함된 전자들의 평균 자유 경로는 증가될 수 있다. 즉, 액티브층(530)의 전자의 이동도가 향상될 수 있다. 제2 게이트 절연층(555)은 기판(510) 상에서 상기 제1 방향으로 연장될 수 있다. 제2 게이트 절연층(555)은 서브 화소 영역(15)에서 제1 게이트 전극(570)을 덮을 수 있으며, 제1 게이트 절연층(550) 상에 전체적으로 형성될 수 있다. 예를 들어, 제2 게이트 절연층(555)은 제1 게이트 전극(570)을 충분히 덮을 수 있으며, 제1 게이트 전극(570)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 게이트 절연층(555)은 제1 게이트 전극(570)을 덮으며, 균일한 두께로 제1 게이트 전극(570)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다.
도 7을 참조하면, 제2 게이트 절연층(555) 상에 제1 층간 절연층(590)이 배치될 수 있다. 제1 층간 절연층(590)은 굴절률이 약 1.7 내지 약 1.8인 실리콘 산질화물을 사용하여 형성될 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 형성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 형성될 수 있다. 이에 따라, 제1 층간 절연층(590)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다. 또한, 제1 층간 절연층(590)은 기판(510) 및 제2 게이트 절연층(555)과 실질적으로 동일한 굴절률을 가질 수 있다. 이에 따라, 기판(510), 제2 게이트 절연층(555) 및 제1 층간 절연층(590)이 실질적으로 동일한 굴절률을 가짐으로써, 상기 유기 발광 표시 장치는 투과 영역(30)에서 투과율이 향상될 수 있다. 제1 층간 절연층(590)은 제2 게이트 절연층(555) 상에서 상기 제1 방향으로 연장될 수 있다. 예를 들어, 제1 층간 절연층(590)은 제1 게이트 전극(570)을 충분히 덮을 수 있으며, 제1 게이트 전극(570)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 층간 절연층(590)은 제1 게이트 전극(570)을 덮으며, 균일한 두께로 게이트 전극(570)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다.
소스 전극(610) 및 드레인 전극(630)이 제1 층간 절연층(590) 상에 형성될 수 있다. 소스 전극(610)은 제1 층간 절연층(590), 제2 게이트 절연층(555) 및 제1 게이트 절연층(550)의 일부를 관통하여 액티브층(530)의 소스 영역에 접속될 수 있고, 드레인 전극(630)은 제1 층간 절연층(590), 제2 게이트 절연층(555) 및 제1 게이트 절연층(550)의 일부를 관통하여 액티브층(530)의 드레인 영역에 접속될 수 있다. 소스 전극(610) 및 드레인 전극(630) 각각은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이에 따라, 액티브층(530), 게이트 전극(570), 소스 전극(610) 및 드레인 전극(630)을 포함하는 반도체 소자(250)가 형성될 수 있다.
소스 전극(610) 및 드레인 전극(630) 상에 예비 평탄화층(671)이 형성될 수 있다. 예비 평탄화층(671)은 제1 층간 절연층(590) 상에서 상기 제1 방향으로 연장될 수 있다. 예비 평탄화층(671)은 서브 화소 영역(15)에서 소스 전극(610) 및 드레인 전극(630)을 덮을 수 있다. 예를 들어, 예비 평탄화층(671)은 소스 전극(610) 및 드레인 전극(630)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성되고, 이러한 경우, 예비 평탄화층(671)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 예비 평탄화층(671)의 평탄한 상면을 구현하기 위하여 예비 평탄화층(671)에 대해 평탄화 공정이 추가될 수 있다. 예비 평탄화층(671)은 유기 물질 또는 무기 물질 등을 사용하여 형성될 수 있다.
도 8을 참조하면, 예비 평탄화층(671)의 투과 영역(30)에 제1 층간 절연층(590)을 노출시키는 개구(675) 및 예비 평탄화층(671)의 서브 화소 영역(15)에서 드레인 전극(630)을 노출시키는 콘택홀을 형성하여 평탄화층(670)이 형성될 수 있다.
제1 전극(690)은 평탄화층(670) 상의 서브 화소 영역(15)에 형성될 수 있다. 제1 전극(690)은 평탄화층(670)의 콘택홀을 채우며 드레인 전극(630)과 접속할 수 있다. 제1 전극(690)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
화소 정의막(610)은 제1 전극(690)의 적어도 일부를 노출시키면서 평탄화층(670) 상에 형성될 수 있다. 예를 들어, 화소 정의막(610)은 제1 전극(690)의 양측부를 덮을 수 있고, 평탄화층(670)의 개구(675)를 노출시킬 수 있다. 화소 정의막(610)은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
도 9를 참조하면, 발광층(730)은 적어도 일부가 노출된 제1 전극(690) 상에 형성될 수 있다. 발광층(730)은 유기 발광층, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함하는 다층 구조를 가질 수 있다. 발광층(730)의 유기 발광층은 도 1에 예시한 제1 내지 제3 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(730)의 유기 발광층은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 선택적으로, 유기 발광층을 제외한 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등이 제1 층간 절연층(590) 상의 투과 영역(30)에 형성될 수도 있다.
제2 전극(740)은 화소 정의막(710), 발광층(730), 평탄화층(670)의 일부 및 제1 층간 절연층(590)의 일부 상에 형성될 수 있다. 제2 전극(340)은 서브 화소 영역(15) 및 투과 영역(30)에서 화소 정의막(710), 제1 층간 절연층(590), 평탄화층(670) 및 발광층(730)을 덮을 수 있다. 제2 전극(740)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
도 10을 참조하면, 박막 봉지 구조물(850)이 제2 전극(340) 상에 형성될 수 있다. 박막 봉지 구조물(850)은 적어도 하나의 제1 봉지층 및 적어도 하나의 제2 봉지층을 포함할 수 있다. 예를 들어, 제1 봉지층(851) 상에 제2 봉지층(852)이 형성될 수 있다. 제1 봉지층 및 제2 봉지층은 번갈아 가며 반복적으로 배열될 수 있다. 제1 봉지층(851)은 제2 전극(740)을 덮으며, 균일한 두께로 제2 전극(740)의 프로 파일을 따라 형성될 수 있다. 제1 봉지층(851)은 상기 화소 구조물이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 봉지층(851)은 외부의 충격으로부터 상기 화소 구조물을 보호하는 기능도 수행할 수 있다. 제1 봉지층(851)은 무기 물질을 사용하여 형성될 수 있다.
제1 봉지층(851) 상에 제2 봉지층(852)이 형성될 수 있다. 제2 봉지층(852)은 상기 유기 발광 표시 장치의 평탄도를 향상시킬 수 있으며, 서브 화소 영역(15)에 배치된 상기 화소 구조물을 보호할 수 있다. 제2 봉지층(852) 유기 물질들을 사용하여 형성될 수 있다.
제2 봉지층(852) 상에 제1 봉지층(853)이 형성될 수 있다. 제1 봉지층(853)은 제2 봉지층(852)을 덮으며, 균일한 두께로 제2 봉지층(852)의 프로 파일을 따라 형성될 수 있다. 제1 봉지층(853)은 제1 봉지층(851) 및 제2 봉지층(852)과 상기 화소 구조물이 수분, 산소 등의 침투로 인해 열화되는 것을 방지할 수 있다. 또한, 제1 봉지층(853)은 외부의 충격으로부터 제1 봉지층(851) 및 제2 봉지층(852)과 상기 화소 구조물을 보호하는 기능도 수행할 수 있다. 제1 봉지층(853)은 무기 물질들을 사용하여 형성될 수 있다.
제1 봉지층(853) 상에 제2 봉지층(854)이 형성될 수 있다. 제2 봉지층(854)은 제2 봉지층(852)과 실질적으로 동일하거나 유사한 기능을 수행할 수 있으며, 제2 봉지층(852)과 실질적으로 동일하거나 유사한 물질로 구성될 수 있다. 제2 봉지층(834) 상에 제1 봉지층(855)이 형성될 수 있다. 제1 봉지층(855)은 제1 봉지층들(851, 853)과 실질적으로 동일하거나 유사한 기능을 수행할 수 있으며, 제1 봉지층들(851, 853)과 실질적으로 동일하거나 유사한 물질로 구성될 수 있다. 이에 따라, 도 2에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
도 11은 도 1의 유기 발광 표시 장치의 일 예를 나타내는 단면도이고, 도 12는 도 1의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다. 도 11 및 도 12에 예시한 유기 발광 표시 장치는 도 2를 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 11 및 도 12에 있어서, 도 2를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 11을 참조하면, 예시적인 실시예들에 있어서, 유기 발광 표시 장치는 제2 게이트 절연층(155)과 제1 층간 절연층(190) 사이에 개재되고, 제2 게이트 절연층(155) 중 아래에 제1 게이트 전극(170)이 위치하는 부분 상에 배치되는 제2 게이트 전극(180)을 더 포함할 수 있다. 제1 게이트 전극(170)과 제2 게이트 전극(180)은 커패시터로 기능할 수 있다. 제2 게이트 전극(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
도 12를 참조하면, 도 2와 비교했을 때, 제1 게이트 절연층(150) 상에 제2 게이트 절연층(155)이 생략될 수 있다. 이에 따라, 게이트 절연층은 굴절률이 약 1.4 내지 약 1.5인 실리콘 산화물로 구성될 수 있다. 이에 따라, 게이트 절연층은 실질적으로 실리콘 산화물에 의한 단일 조성을 가질 수 있다. 즉, 제1 층간 절연층(190)은 서브 화소 영역(15)에서 제1 게이트 전극(170)을 덮을 수 있으며, 제1 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 예를 들어, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 덮으며, 균일한 두께로 제1 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다.
도 13은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 13에 예시한 유기 발광 표시 장치(300)는 제2 층간 절연층(195)을 제외하면, 도 2를 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 13에 있어서, 도 2를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 13을 참조하면, 유기 발광 표시 장치(300)는 기판(110), 버퍼층(120), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 화소 구조물, 제1 층간 절연층(190), 제2 층간 절연층(195), 평탄화층(270), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 기판(110)은 폴리이미드층(111) 및 베리어층(115)을 포함할 수 있고, 상기 화소 구조물은 반도체 소자(250), 제1 전극(290), 발광층(330) 및 제2 전극(340)을 포함할 수 있다. 또한, 반도체 소자(250)는 액티브층(130), 제1 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다. 박막 봉지 구조물(450) 제1 봉지층들(451, 453, 455) 및 제2 봉지층들(452, 454)을 포함할 수 있다.
제2 게이트 절연층(155) 상에 제1 층간 절연층(190)이 배치될 수 있다. 제1 층간 절연층(190)은 굴절률이 약 1.7 내지 약 1.8(예를 들어, 제2 굴절률)인 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연층(190)은 굴절률이 약 1.7 내지 약 1.8인 실리콘 산질화물로 구성될 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 구성될 수 있다. 이와는 달리, 상기 실리콘 산질화물은 규소, 산소 및 질소가 2.5:1:0.88의 질량비로 구성될 수도 있다. 이에 따라, 제1 층간 절연층(190)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다.
예시적인 실시예들에 있어서, 제2 층간 절연층(195)은 제1 층간 절연층(190)과 소스 및 드레인 전극들(210, 230) 사이에 개재될 수 있고, 제1 층간 절연층(190) 상의 서브 화소 영역(15) 및 투과 영역(30)에 배치될 수 있다. 또한, 제2 층간 절연층(195)은 굴절률이 약 1.4 내지 약 1.5(예를 들어, 제1 굴절률)일 수 있다.
제2 굴절률을 갖는 제1 층간 절연층(190) 상에 상기 제2 굴절률보다 작은 제1 굴절률을 갖는 제2 층간 절연층(195)이 배치됨에 따라, 유기 발광 표시 장치(300)의 투과 영역(30)에서 투과율이 증가될 수 있다. 예를 들면, 빛이 고굴절률층으로부터 저굴절률층으로 투과하는 경우, 빛의 투과율이 증가될 수 있다. 이에 따라, 유기 발광 표시 장치(300)는 상대적으로 투과율이 향상된 투명 플렉서블 유기 발광 표시 장치로 기능할 수 있다.
도 14 및 도 15는 도 13의 유기 발광 표시 장치의 평균 투과율 및 비교예의 평균 투과율을 나타내는 그래프이다.
실험예: 절연막 구조에 따른 투과율 평가
10 마이크로미터의 투명 폴리이미드 기판 상에 각각 실리콘 산화막 및 실리콘 질화막의 적층 구조를 갖는 베리어층, 버퍼층, 제1 및 제2 게이트 절연층들, 제1 층간 절연층 및 제2 층간 절연층을 순차적으로 형성하여 비교예에 따른 적층체를 형성하였다.
한편, 동일한 상기 투명 폴리이미드 기판 상에 실리콘 산질화물 단일 조성의 베리어층, 실리콘 산화물 단일 조성의 버퍼층, 실리콘 산화물 단일 조성의 제1 게이트 절연층, 실리콘 산질화물 단일 조성의 제2 게이트 절연층, 실리콘 산질화물 단일 조성의 제1 층간 절연층 및 실리콘 산화물 단일 조성의 제2 층간 절연층을 순차적으로 형성하여 실시예에 따른 적층체을 형성하였다.
비교예 및 실시예의 상기 적층체들의 구조는 하기 표 3에 기재된 바와 같다.
구 분 배리어층 버퍼층 제1 및 제2
게이트 절연층		 제1 층간 절연층 제2 층간 절연층






비교예
(도 3)		 실리콘
산화막
(1500 Å)
/실리콘
질화막
(600 Å)
/실리콘
산화막
(1500 Å)
/실리콘
질화막
(600 Å)
/실리콘
산화막
(1500 Å)



실리콘
질화막
(1000 Å)
/실리콘
산화막
(3000 Å)



실리콘
산화막
(750 Å)
/실리콘
질화막
(400 Å)



실리콘
산화막
(3000 Å)
/실리콘
질화막
(2000 Å)





실리콘
산화막
(1000 Å)

실시예
(도 2)
실리콘
산질화막
(5600 Å)
실리콘
산화막
(3000 Å)		 실리콘
산화막
(3000Å)
/실리콘
산질화막
(400 Å)
실리콘
산질화막
(5000 Å)
실리콘
산화막
(1000 Å)
상기 비교예 및 실시예들의 적층체상부에서 빛을 조사하여 투명 폴리이미드 기판을 통과시킨 후 투과율을 측정하였다. 측정 결과는 하기의표 4에 기재된바와 같다.
구분 비교예(도 15) 실시예(도 14)
평균 투과율 64.6% 73.25%
상기 표 4에 나타난 바와 같이, 절연막 구조를 실리콘 산질화물 단일 조성의 베리어층, 실리콘 산화물 단일 조성의 버퍼층, 실리콘 산화물 단일 조성의 제1 게이트 절연층, 실리콘 산질화물 단일 조성의 제2 게이트 절연층, 실리콘 산질화물 단일 조성의 제1 층간 절연층 및 실리콘 산화물 단일 조성의 제2 층간 절연층으로 구성하는 경우, 다수의 상이한 절연막을 반복 적층한 비교예에 비해 월등한 투과율 향상 효과를 얻을 수 있음을 알 수 있다.
도 16은 도 13의 유기 발광 표시 장치의 일 예를 나타내는 단면도이고, 도 17은 도 13의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다. 도 16 및 도 17에 예시한 유기 발광 표시 장치는 도 13을 참조하여 설명한 유기 발광 표시 장치(300)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 16 및 도 17에 있어서, 도 13을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 16 및 도 17을 참조하면, 예시적인 실시예들에 있어서, 유기 발광 표시 장치는 제2 게이트 절연층(155)과 제2 층간 절연층(195) 사이에 개재되는 제2 게이트 전극(180)을 더 포함할 수 있다. 예를 들면, 도 16에 도시된 바와 같이, 제2 게이트 절연층(155) 중 아래에 제1 게이트 전극(170)이 위치하는 부분 상에 배치되는 제2 게이트 전극(180) 더 포함할 수 있다. 이와는 달리, 도 17에 도시된 바와 같이, 제1 층간 절연층(190) 중 아래에 제1 게이트 전극(170)이 위치하는 부분 상에 배치되는 제2 게이트 전극(180)을 더 포함할 수도 있다.
제1 게이트 전극(170)과 제2 게이트 전극(180)은 커패시터로 기능할 수 있다. 제2 게이트 전극(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
도 18은 도 13의 유기 발광 표시 장치의 또 다른 예를 나타내는 단면도이다. 도 18에 예시한 유기 발광 표시 장치는 도 13을 참조하여 설명한 유기 발광 표시 장치(300)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 18에 있어서, 도 13을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 18을 참조하면, 유기 발광 표시 장치는 기판(110), 버퍼층(120), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 화소 구조물, 제1 층간 절연층(190), 평탄화층(280), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 기판(110)은 폴리이미드층(111) 및 베리어층(115)을 포함할 수 있고, 상기 화소 구조물은 반도체 소자(250), 제1 전극(290), 발광층(330) 및 제2 전극(340)을 포함할 수 있다. 또한, 반도체 소자(250)는 액티브층(130), 제1 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다. 박막 봉지 구조물(450) 제1 봉지층들(451, 453, 455) 및 제2 봉지층들(452, 454)을 포함할 수 있다.
도 13과 비교했을 때, 제1 층간 절연층(190) 상에 제2 층간 절연층(195)이 생략될 수 있다.
예시적인 실시예들에 있어서, 소스 전극(210), 드레인 전극(230) 및 제1 층간 절연층(190) 상의 서브 화소 영역(15) 및 투과 영역(30)에 평탄화층(280)이 배치될 수 있다. 평탄화층(280)은 굴절률이 약 1.4 내지 약 1.5(예를 들어, 제1 굴절률)인 유기 물질 또는 무기 물질을 포함할 수 있다. 평탄화층(280)은 서브 화소 영역(15)에서 기판(110)의 상면으로부터 수직하는 제3 방향으로 제1 높이(H1)를 가질 수 있고, 평탄화층(280)은 투과 영역(30)에서 상기 제3 방향으로 상기 제1 높이보다 작은 제2 높이를 가질 수 있다. 투과 영역(30)에서 제2 높이 및 상기 제1 굴절률을 갖는 평탄화층(280)이 배치됨으로써, 상기 제2 층간 절연층이 생략될 수 있다. 즉, 제2 높이 및 상기 제1 굴절률을 갖는 평탄화층(280)이 도 13의 제2 층간 절연층(195)으로 기능할 수 있다. 이에 따라, 상기 유기 발광 표시 장치의 두께는 상대적으로 감소될 수 있고, 제조 비용도 줄일 수 있다.
도 19는 도 13의 유기 발광 표시 장치의 또 다른 예를 나타내는 단면도이다. 도 19에 예시한 유기 발광 표시 장치는 도 13을 참조하여 설명한 유기 발광 표시 장치(300)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 19에 있어서, 도 13을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
유기 발광 표시 장치는 기판(110), 버퍼층(120), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 화소 구조물, 제1 층간 절연층(190), 평탄화층(270), 화소 정의막(310), 박막 봉지 구조물(450) 등을 포함할 수 있다. 여기서, 기판(110)은 폴리이미드층(111) 및 베리어층(115)을 포함할 수 있고, 상기 화소 구조물은 반도체 소자(250), 제1 전극(290), 발광층(330) 및 제2 전극(345)을 포함할 수 있다. 또한, 반도체 소자(250)는 액티브층(130), 제1 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다. 박막 봉지 구조물(470) 제1 봉지층들(456, 458, 460) 및 제2 봉지층들(457, 459)을 포함할 수 있다.
도 13과 비교했을 때, 제1 층간 절연층(190) 상에 제2 층간 절연층(195)이 생략될 수 있다.
예시적인 실시예들에 있어서, 제2 전극(345)은 화소 정의막(310) 및, 발광층(330) 상에 배치될 수 있다. 제2 전극(345)은 투과 영역(30)에서 화소 정의막(310) 및 발광층(330)을 덮을 수 있고, 투과 영역(30)에서 제1 층간 절연층(190)을 노출시킬 수 있다. 즉, 제2 전극(345)은 서브 화소 영역(15)에 배치될 수 있고, 투과 영역(30)을 노출시킬 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다.
예시적인 실시예들에 있어서, 박막 봉지 구조물(470)이 서브 화소 영역(15)에서 제2 전극(340) 및 투과 영역(30)에서 제1 층간 절연층(190) 상에 배치될 수 있다. 박막 봉지 구조물(470)은 적어도 하나의 제1 봉지층 및 적어도 하나의 제2 봉지층을 포함할 수 있다. 박막 봉지 구조물(470)의 제1 봉지층들(456, 458, 460)은 굴절률이 약 1.4 내지 약 1.5(예를 들어, 제1 굴절률)인 무기 물질을 포함할 수 있고, 박막 봉지 구조물(470)의 제2 봉지층들(457, 459)은 굴절률이 약 1.4 내지 약 1.5인 유기 물질을 포함할 수 있다. 투과 영역(30)에서 상기 제1 굴절률을 갖는 박막 봉지 구조물(470)이 배치됨으로써, 상기 제2 층간 절연층이 생략될 수 있다. 즉, 상기 제1 굴절률을 갖는 박막 봉지 구조물(470)이 도 13의 제2 층간 절연층(195)으로 기능할 수 있다. 이에 따라, 상기 유기 발광 표시 장치의 두께는 상대적으로 감소될 수 있고, 제조 비용도 줄일 수 있다.
도 20은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 20에 예시한 유기 발광 표시 장치(500)는 기판(113) 및 봉지 기판(400)을 제외하면 도 2를 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 19에 있어서, 도 2를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 20을 참조하면, 유기 발광 표시 장치(500)는 기판(113), 버퍼층(120), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 화소 구조물, 제1 층간 절연층(190), 평탄화층(270), 화소 정의막(310), 봉지 기판(400) 등을 포함할 수 있다. 여기서, 상기 화소 구조물은 반도체 소자(250), 제1 전극(290), 발광층(330) 및 제2 전극(340)을 포함할 수 있고, 반도체 소자(250)는 액티브층(130), 제1 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다.
기판(113)은 투명한 재질의 절연 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 기판(113)은 굴절률이 약 1.4 내지 약 1.5인 유리 기판으로 구성될 수 있다. 예를 들면, 기판(113)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 기판, 무알칼리 기판 등을 포함할 수도 있다.
봉지 기판(400)이 제2 전극(340) 상에 배치될 수 있다. 봉지 기판(400)은 기판(110)과 실질적으로 동일한 재료로 구성될 수 있다. 예를 들면, 봉지 기판(400)은 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다 라임 기판, 무알칼리 기판 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 기판(113), 버퍼층(120), 제1 게이트 절연층(150)은 실질적으로 동일한 굴절률을 가질 수 있다. 이에 따라, 유기 발광 표시 장치(500)는 기판(113)과 실질적으로 동일한 굴절률을 갖는 버퍼층(120) 및 제1 게이트 절연층(150)을 구비함으로써, 투과 영역(30)의 투과율을 향상시킬 수 있다. 또한, 실리콘 산화물로 구성된 버퍼층(120) 및 제1 게이트 절연층(150) 사이에 액티브층(130)을 개재됨으로써, 액티브층(130)의 계면 특성이 향상될 수 있다.
도 21은 도 20의 유기 발광 표시 장치의 일 예를 나타내는 단면도이고, 도 22는 도 20의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다. 도 21 및 도 22에 예시한 유기 발광 표시 장치는 도 20을 참조하여 설명한 유기 발광 표시 장치(500)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 21 및 도 22에 있어서, 도 20을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 21을 참조하면, 예시적인 실시예들에 있어서, 유기 발광 표시 장치는 제2 게이트 절연층(155)과 제1 층간 절연층(190) 사이에 개재되고, 제2 게이트 절연층(155) 중 아래에 제1 게이트 전극(170)이 위치하는 부분 상에 배치되는 제2 게이트 전극(180)을 더 포함할 수 있다. 제1 게이트 전극(170)과 제2 게이트 전극(180)은 커패시터로 기능할 수 있다. 제2 게이트 전극(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
도 22를 참조하면, 도 20과 비교했을 때, 제1 게이트 절연층(150) 상에 제2 게이트 절연층(155)이 생략될 수 있다. 이에 따라, 게이트 절연층은 굴절률이 약 1.4 내지 약 1.5인 실리콘 산화물로 구성될 수 있다. 이에 따라, 게이트 절연층은 실질적으로 실리콘 산화물에 의한 단일 조성을 가질 수 있다. 즉, 제1 층간 절연층(190)은 서브 화소 영역(15)에서 제1 게이트 전극(170)을 덮을 수 있으며, 제1 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 예를 들어, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 덮으며, 균일한 두께로 제1 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다.
도 23은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 23에 예시한 유기 발광 표시 장치(700)는 제2 층간 절연층(195)을 제외하면, 도 20을 참조하여 설명한 유기 발광 표시 장치(500)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 23에 있어서, 도 20을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 23을 참조하면, 유기 발광 표시 장치(700)는 기판(113), 버퍼층(120), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 화소 구조물, 제1 층간 절연층(190), 제2 층간 절연층(195), 평탄화층(270), 화소 정의막(310), 봉지 기판(400) 등을 포함할 수 있다. 여기서, 상기 화소 구조물은 반도체 소자(250), 제1 전극(290), 발광층(330) 및 제2 전극(340)을 포함할 수 있고, 반도체 소자(250)는 액티브층(130), 제1 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다.
제2 게이트 절연층(155) 상에 제1 층간 절연층(190)이 배치될 수 있다. 제1 층간 절연층(190)은 굴절률이 약 1.7 내지 약 1.8(예를 들어, 제2 굴절률)인 유기 물질 또는 무기 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연층(190)은 굴절률이 약 1.7 내지 약 1.8인 실리콘 산질화물로 구성될 수 있다. 예를 들어, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성될 수 있다. 즉, 상기 실리콘 산화물의 굴절률이 약 1.7 내지 약 1.8이 되도록 상기 질량비를 조절하여 상기 실리콘 산질화물이 구성될 수 있다. 이와는 달리, 상기 실리콘 산질화물은 규소, 산소 및 질소가 2.5:1:0.88의 질량비로 구성될 수도 있다. 이에 따라, 제1 층간 절연층(190)은 실질적으로 실리콘 산질화물에 의한 단일 조성을 가질 수 있다.
예시적인 실시예들에 있어서, 제2 층간 절연층(195)은 제1 층간 절연층(190)과 소스 및 드레인 전극들(210, 230) 사이에 개재될 수 있고, 제1 층간 절연층(190) 상의 서브 화소 영역(15) 및 투과 영역(30)에 배치될 수 있다. 또한, 제2 층간 절연층(195)은 굴절률이 약 1.4 내지 약 1.5(예를 들어, 제1 굴절률)일 수 있다.
제2 굴절률을 갖는 제1 층간 절연층(190) 상에 상기 제2 굴절률보다 작은 제1 굴절률을 갖는 제2 층간 절연층(195)이 배치됨에 따라, 유기 발광 표시 장치(700)의 투과 영역(30)에서 투과율이 증가될 수 있다. 예를 들면, 빛이 고굴절률층으로부터 저굴절률층으로 투과하는 경우, 빛의 투과율이 증가될 수 있다. 이에 따라, 유기 발광 표시 장치(700)는 상대적으로 투과율이 향상된 투명 플렉서블 유기 발광 표시 장치로 기능할 수 있다.
도 24는 도 23의 유기 발광 표시 장치의 일 예를 나타내는 단면도이고, 도 25는 도 23의 유기 발광 표시 장치의 다른 예를 나타내는 단면도이다. 도 24 및 도 25에 예시한 유기 발광 표시 장치는 도 23을 참조하여 설명한 유기 발광 표시 장치(700)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 24 및 도 25에 있어서, 도 23을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 24 및 도 25를 참조하면, 예시적인 실시예들에 있어서, 유기 발광 표시 장치는 제2 게이트 절연층(155)과 제2 층간 절연층(195) 사이에 개재되는 제2 게이트 전극(180)을 더 포함할 수 있다. 예를 들면, 도 16에 도시된 바와 같이, 제2 게이트 절연층(155) 중 아래에 제1 게이트 전극(170)이 위치하는 부분 상에 배치되는 제2 게이트 전극(180) 더 포함할 수 있다. 이와는 달리, 도 25에 도시된 바와 같이, 제1 층간 절연층(190) 중 아래에 제1 게이트 전극(170)이 위치하는 부분 상에 배치되는 제2 게이트 전극(180)을 더 포함할 수도 있다.
제1 게이트 전극(170)과 제2 게이트 전극(180)은 커패시터로 기능할 수 있다. 제2 게이트 전극(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
도 26은 23의 유기 발광 표시 장치의 또 다른 예를 나타내는 단면도이다. 도 26에 예시한 유기 발광 표시 장치는 도 23을 참조하여 설명한 유기 발광 표시 장치(700)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 26에 있어서, 도 23을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 26을 참조하면, 유기 발광 표시 장치는 기판(113), 버퍼층(120), 제1 게이트 절연층(150), 제2 게이트 절연층(155), 화소 구조물, 제1 층간 절연층(190), 평탄화층(280), 화소 정의막(310), 봉지 기판(400) 등을 포함할 수 있다. 여기서, 상기 화소 구조물은 반도체 소자(250), 제1 전극(290), 발광층(330) 및 제2 전극(340)을 포함할 수 있고, 반도체 소자(250)는 액티브층(130), 제1 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있다.
도 23과 비교했을 때, 제1 층간 절연층(190) 상에 제2 층간 절연층(195)이 생략될 수 있다.
예시적인 실시예들에 있어서, 소스 전극(210), 드레인 전극(230) 및 제1 층간 절연층(190) 상의 서브 화소 영역(15) 및 투과 영역(30)에 평탄화층(280)이 배치될 수 있다. 평탄화층(280)은 굴절률이 약 1.4 내지 약 1.5(예를 들어, 제1 굴절률)인 유기 물질 또는 무기 물질을 포함할 수 있다. 평탄화층(280)은 서브 화소 영역(15)에서 기판(110)의 상면으로부터 수직하는 제3 방향으로 제1 높이(H1)를 가질 수 있고, 평탄화층(280)은 투과 영역(30)에서 상기 제3 방향으로 상기 제1 높이보다 작은 제2 높이를 가질 수 있다. 투과 영역(30)에서 제2 높이 및 상기 제1 굴절률을 갖는 평탄화층(280)이 배치됨으로써, 상기 제2 층간 절연층이 생략될 수 있다. 즉, 제2 높이 및 상기 제1 굴절률을 갖는 평탄화층(280)이 도 23의 제2 층간 절연층(195)으로 기능할 수 있다. 이에 따라, 상기 유기 발광 표시 장치의 두께는 상대적으로 감소될 수 있고, 제조 비용도 줄일 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 화소 영역 15: 제1 서브 화소 영역
20: 제2 서브 화소 영역 25: 제3 서브 화소 영역
30: 투과 영역
100, 300, 500, 700: 유기 발광 표시 장치
110,113, 510: 기판 111, 511: 폴리이미드층
115, 515: 베리어층 120, 520: 버퍼층
130, 530: 액티브층 150, 550: 제1 게이트 절연층
155, 555: 제2 게이트 절연층 170, 570: 제1 게이트 전극
180: 제2 게이트 전극 190, 590: 제1 층간 절연층
195, 595: 제2 층간 절연층 210, 610: 제1 전극
230, 630: 제2 전극 250, 650: 반도체 소자
270, 280, 670: 평탄화층 671: 예비 평탄화층
290, 690: 제1 전극 310, 710: 화소 정의막
330, 730: 발광층 340, 345, 740: 제2 전극
450, 470, 850: 박막 봉지 구조물

Claims (49)

  1. 서브 화소 영역 및 투과 영역을 포함하는 기판;
    상기 기판 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 제1 굴절률을 갖는 버퍼층;
    상기 버퍼층 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 버퍼층과 동일한 물질을 포함하는 제1 게이트 절연층;
    상기 버퍼층 및 상기 제1 게이트 절연층 사이에 개재되는 액티브층;
    상기 제1 게이트 절연층 중 아래에 상기 액티브층이 위치하는 부분 상에 위치하는 제1 게이트 전극;
    상기 제1 게이트 절연층 상에서 상기 게이트 전극을 덮으며 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 제1 굴절률보다 큰 제2 굴절률을 갖는 제1 층간 절연층;
    상기 제1 층간 절연층 상에 배치되고, 상기 액티브층, 상기 제1 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들; 및
    상기 반도체 소자 상에 배치되고, 상기 반도체 소자와 전기적으로 연결되는 화소 구조물을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 굴절률은 1.4 내지 1.5이고, 상기 제2 굴절률은 1.7 내지 1.8인 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 1 항에 있어서, 상기 액티브층의 상면은 상기 제1 게이트 절연층과 접촉하고, 상기 액티브층의 저면은 상기 버퍼층과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 1 항에 있어서, 상기 기판은 투명한 재질의 절연 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 4 항에 있어서, 상기 기판은 굴절률이 1.7 내지 1.8인 투명 폴리이미드 기판으로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 5 항에 있어서, 상기 기판은 투명 폴리이미드층 및 베리어층을 포함하고, 상기 베리어층은 상기 투명 폴리이미드층과 상기 버퍼층 사이에 개재되며, 상기 베리어층은 상기 제1 층간 절연층과 동일한 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 6 항에 있어서, 상기 베리어층은 굴절률이 1.7 내지 1.8인 유기 또는 무기 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 6 항에 있어서, 상기 베리어층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 8 항에 있어서, 상기 실리콘 산질화물은 규소(Si), 산소(O) 및 질소(N)가 3.95:1:1.7의 질량비로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 5 항에 있어서, 상기 버퍼층 및 상기 제1 게이트 절연층은 굴절률이 1.4 내지 1.5인 유기 또는 무기 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 5 항에 있어서, 상기 버퍼층 및 상기 제1 게이트 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 5 항에 있어서, 상기 액티브층은 아모퍼스 실리콘 또는 폴리 실리콘으로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 5 항에 있어서, 상기 제1 층간 절연층은 굴절률이 1.7 내지 1.8인 유기 또는 무기 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 5 항에 있어서, 상기 제1 층간 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 5 항에 있어서, 상기 제1 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되는 제2 게이트 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 16 항에 있어서, 상기 제2 게이트 절연층은 상기 제1 층간 절연층과 동일한 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 16 항에 있어서, 상기 제2 게이트 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 18 항에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 16 항에 있어서,
    상기 제2 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 제2 게이트 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  21. 제 5 항에 있어서,
    상기 제1 층간 절연층과 상기 소스 및 드레인 전극들 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되며, 상기 제1 굴절률을 갖는 제2 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  22. 제 21 항에 있어서, 상기 제2 층간 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  23. 제 21 항에 있어서,
    상기 제1 층간 절연층과 상기 제2 층간 절연층 사이에 개재되고, 상기 제1 층간 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  24. 제 5 항에 있어서, 상기 소스 및 드레인 전극들을 덮으며 상기 제1 층간 절연층 상에 배치되는 평탄화층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  25. 제 24 항에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역에 배치되며 상기 투과 영역을 노출시키는 것을 특징으로 하는 유기 발광 표시 장치.
  26. 제 24 항에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 제1 굴절률을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  27. 제 26 항에 있어서, 상기 평탄화층은 상기 서브 화소 영역에서 상기 기판의 상면으로부터 수직하는 방향으로 제1 높이를 갖고, 상기 평탄화층은 상기 투과 영역에서 상기 방향으로 상기 제1 높이보다 작은 제2 높이를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  28. 제 5 항에 있어서, 상기 화소 구조물은,
    상기 제1 층간 절연층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  29. 제 28 항에 있어서, 상기 제2 전극은 상기 서브 화소 영역 및 상기 투과 영역에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  30. 제 28 항에 있어서,
    상기 화소 구조물 상에 배치되고, 적어도 하나의 제1 봉지층 및 적어도 하나의 제2 봉지층을 갖는 박막 봉지 구조물을 더 포함하고,
    상기 제1 및 제2 봉지층들은 교번하여 배열되는 것을 특징으로 하는 유기 발광 표시 장치.
  31. 제 30 항에 있어서, 상기 제1 봉지층은 굴절률이 1.4 내지 1.6인 무기 물질을 포함하고, 상기 제2 봉지층은 굴절률이 1.4 내지 1.6인 유기 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  32. 제 31 항에 있어서, 상기 제1 봉지층은 실리콘 산질화물을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  33. 제 30 항에 있어서, 상기 제2 전극은 상기 서브 화소 영역에 배치되고, 상기 투과 영역을 노출시키며, 상기 봉지 기판은 상기 투과 영역에서 상기 제1 층간 절연층과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  34. 제 4 항에 있어서, 상기 기판은 굴절률이 1.4 내지 1.5인 유리 기판으로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  35. 제 34 항에 있어서, 상기 버퍼층 및 상기 제1 게이트 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  36. 제 34 항에 있어서, 상기 액티브층은 아모퍼스 실리콘 또는 폴리 실리콘으로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  37. 제 34 항에 있어서, 상기 제1 층간 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  38. 제 37 항에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  39. 제 34 항에 있어서,
    상기 제1 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되는 제2 게이트 절연층을 더 포함하고,
    상기 제2 게이트 절연층은 굴절률이 1.7 내지 1.8인 실리콘 산질화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  40. 제 39 항에 있어서, 상기 실리콘 산질화물은 규소, 산소 및 질소가 3.95:1:1.7의 질량비로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  41. 제 38 항에 있어서,
    상기 제2 게이트 절연층과 상기 제1 층간 절연층 사이에 개재되고, 상기 제2 게이트 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  42. 제 34 항에 있어서,
    상기 제1 층간 절연층과 상기 소스 및 드레인 전극들 사이에 개재되고, 상기 서브 화소 영역 및 상기 투과 영역에 배치되며, 상기 제1 굴절률을 갖는 제2 층간 절연층을 더 포함하고,
    상기 제2 층간 절연층은 굴절률이 1.4 내지 1.5인 실리콘 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  43. 제 42 항에 있어서,
    상기 제1 층간 절연층과 상기 제2 층간 절연층 사이에 개재되고, 상기 제1 층간 절연층 중 아래에 상기 제1 게이트 전극이 위치하는 부분 상에 배치되는 제2 게이트 전극을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  44. 제 34 항에 있어서, 상기 소스 및 드레인 전극들을 덮으며 상기 제1 층간 절연층 상에 배치되는 평탄화층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  45. 제 44 항에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역에 배치되며 상기 투과 영역을 노출시키는 것을 특징으로 하는 유기 발광 표시 장치.
  46. 제 44 항에 있어서, 상기 평탄화층은 상기 제1 층간 절연층 상의 상기 서브 화소 영역 및 상기 투과 영역에 배치되고, 상기 제1 굴절률을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  47. 제 46 항에 있어서, 상기 평탄화층은 상기 서브 화소 영역에서 상기 기판의 상면으로부터 수직하는 방향으로 제1 높이를 갖고, 상기 평탄화층은 상기 투과 영역에서 상기 방향으로 상기 제1 높이보다 작은 제2 높이를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  48. 제 34 항에 있어서, 상기 화소 구조물은,
    상기 제1 층간 절연층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  49. 제 48 항에 있어서, 상기 제2 전극은 상기 서브 화소 영역 및 상기 투과 영역에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020160011355A 2016-01-29 2016-01-29 유기 발광 표시 장치 KR102485707B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160011355A KR102485707B1 (ko) 2016-01-29 2016-01-29 유기 발광 표시 장치
CN201710060646.2A CN107026190B (zh) 2016-01-29 2017-01-25 显示装置
US15/416,653 US10418431B2 (en) 2016-01-29 2017-01-26 Display device
EP17153634.5A EP3200234B1 (en) 2016-01-29 2017-01-27 Display device
US16/556,166 US11056551B2 (en) 2016-01-29 2019-08-29 Display device
US17/338,577 US11626461B2 (en) 2016-01-29 2021-06-03 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160011355A KR102485707B1 (ko) 2016-01-29 2016-01-29 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20170091208A true KR20170091208A (ko) 2017-08-09
KR102485707B1 KR102485707B1 (ko) 2023-01-09

Family

ID=57909560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160011355A KR102485707B1 (ko) 2016-01-29 2016-01-29 유기 발광 표시 장치

Country Status (4)

Country Link
US (3) US10418431B2 (ko)
EP (1) EP3200234B1 (ko)
KR (1) KR102485707B1 (ko)
CN (1) CN107026190B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200042752A (ko) * 2018-10-16 2020-04-24 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치
WO2021167180A1 (ko) * 2020-02-21 2021-08-26 삼성디스플레이 주식회사 표시장치
US11765958B2 (en) 2018-04-27 2023-09-19 Samsung Display Co., Ltd. Display device

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110268504A (zh) * 2016-11-06 2019-09-20 奥博泰克Lt太阳能公司 用于封装有机发光二极管的方法和设备
CN108878472B (zh) * 2017-05-12 2021-04-06 京东方科技集团股份有限公司 一种oled显示基板及其制作方法、显示装置
CN110114816B (zh) * 2017-09-07 2023-10-10 华为技术有限公司 一种有机发光显示oled屏幕及终端
JP2019049608A (ja) * 2017-09-08 2019-03-28 株式会社ジャパンディスプレイ 表示装置
KR102524429B1 (ko) * 2017-10-31 2023-04-20 엘지디스플레이 주식회사 투명 디스플레이 장치
KR102503816B1 (ko) * 2017-11-20 2023-02-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
CN108336027A (zh) * 2018-01-12 2018-07-27 武汉华星光电半导体显示技术有限公司 一种阵列基板、oled显示面板及oled显示器
CN109065586A (zh) * 2018-08-07 2018-12-21 福建华佳彩有限公司 应用于透明显示器的oled蒸镀层穿透区结构
CN208722925U (zh) * 2018-08-16 2019-04-09 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
US20200185467A1 (en) * 2018-12-06 2020-06-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Active matrix organic light-emitting diode display panel
US20200266323A1 (en) * 2019-02-15 2020-08-20 Samsung Display Co., Ltd. Display device and method for fabricating the same
WO2020185446A1 (en) 2019-03-08 2020-09-17 Array Photonics, Inc. Electronic devices having displays with infrared components behind the displays
JP7189814B2 (ja) * 2019-03-18 2022-12-14 キオクシア株式会社 半導体記憶装置
WO2020202247A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示装置
JP2020181190A (ja) * 2019-04-24 2020-11-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその製造方法
CN110233156A (zh) * 2019-07-05 2019-09-13 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及薄膜晶体管基板
KR20210034876A (ko) * 2019-09-23 2021-03-31 엘지디스플레이 주식회사 투명 표시장치
CN110797385B (zh) * 2019-12-03 2022-04-12 上海天马微电子有限公司 一种显示面板、显示装置以及制备方法
KR102379744B1 (ko) * 2019-12-20 2022-03-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210079792A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 카메라 투과부를 포함하는 표시 장치
KR20210085495A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 투명 표시 장치
CN111430428B (zh) * 2020-04-10 2023-02-07 京东方科技集团股份有限公司 柔性显示面板及其制作方法、显示装置
KR20210129979A (ko) * 2020-04-21 2021-10-29 삼성전자주식회사 광학 센서를 포함하는 전자 장치
KR20210130893A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
KR20210142030A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 디스플레이 장치
KR20220001805A (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN113193009B (zh) * 2021-04-02 2022-08-23 深圳市华星光电半导体显示技术有限公司 显示面板及其制造方法
KR20230020066A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 표시 장치, 이를 포함한 전자 기기 및 표시 장치의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085243A (ko) * 2012-12-27 2014-07-07 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR20160010760A (ko) * 2014-07-18 2016-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20160108800A (ko) * 2015-03-06 2016-09-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508532A (en) 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
TWI224880B (en) * 2002-07-25 2004-12-01 Sanyo Electric Co Organic electroluminescence display device
KR100581901B1 (ko) * 2004-02-06 2006-05-22 삼성에스디아이 주식회사 액티브 매트릭스형 유기전계발광소자
US7554265B2 (en) * 2004-06-25 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101171192B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 박막트랜지스터 기판와 그 제조방법
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20100070085A (ko) 2008-12-17 2010-06-25 삼성전자주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101084181B1 (ko) * 2010-01-05 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120042037A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 장치 및 그 제조 방법
KR20120042143A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101801349B1 (ko) * 2011-09-06 2017-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101901832B1 (ko) * 2011-12-14 2018-09-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104380366B (zh) * 2012-06-19 2017-09-08 新日铁住金化学株式会社 显示装置及其制造方法、以及显示装置支撑基材用聚酰亚胺膜及其制造方法
KR20140052451A (ko) 2012-10-24 2014-05-07 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102023896B1 (ko) * 2013-02-15 2019-09-24 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR102173707B1 (ko) * 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102091664B1 (ko) * 2013-09-27 2020-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
US9704888B2 (en) * 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
KR102261610B1 (ko) * 2014-07-30 2021-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102253870B1 (ko) * 2014-08-11 2021-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101679252B1 (ko) * 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR20160076034A (ko) * 2014-12-22 2016-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102485689B1 (ko) * 2015-02-26 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102435156B1 (ko) * 2015-10-13 2022-08-24 삼성디스플레이 주식회사 투명 표시 기판 및 투명 표시 장치
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085243A (ko) * 2012-12-27 2014-07-07 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR20160010760A (ko) * 2014-07-18 2016-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20160108800A (ko) * 2015-03-06 2016-09-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765958B2 (en) 2018-04-27 2023-09-19 Samsung Display Co., Ltd. Display device
KR20200042752A (ko) * 2018-10-16 2020-04-24 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치
WO2021167180A1 (ko) * 2020-02-21 2021-08-26 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN107026190A (zh) 2017-08-08
KR102485707B1 (ko) 2023-01-09
US11056551B2 (en) 2021-07-06
CN107026190B (zh) 2023-05-12
US20210296418A1 (en) 2021-09-23
US11626461B2 (en) 2023-04-11
EP3200234A1 (en) 2017-08-02
US20170221976A1 (en) 2017-08-03
US20190386084A1 (en) 2019-12-19
EP3200234B1 (en) 2020-05-27
US10418431B2 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
KR102485707B1 (ko) 유기 발광 표시 장치
KR102512022B1 (ko) 유기 발광 표시 장치
US9231030B2 (en) Organic light-emitting display device and method of manufacturing the same
US10944071B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102447451B1 (ko) 유기 발광 표시 장치
US9755009B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US20110204369A1 (en) Organic Light-Emitting Display Device
KR20160059501A (ko) 유기 발광 표시 장치
KR102504436B1 (ko) 유기 발광 표시 장치
KR20160069627A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20140031004A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102523340B1 (ko) 유기 발광 표시 장치
KR20170078909A (ko) 유기 발광 표시 장치
US20130193456A1 (en) Organic light emitting diode display
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20160106793A (ko) 투명 유기 발광 표시 장치 및 이의 제조 방법
KR102430705B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20150061076A (ko) 어레이기판 및 이의 제조방법
EP3035407B1 (en) Display device
KR102456299B1 (ko) 유기 발광 표시 장치
KR102469294B1 (ko) 유기 발광 표시 장치
KR101616929B1 (ko) 유기발광 표시장치 제조방법
KR20170033968A (ko) 유기 발광 소자
KR102664048B1 (ko) 유기 발광 표시 장치
KR20160083641A (ko) 유기전계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant