KR101171192B1 - 박막트랜지스터 기판와 그 제조방법 - Google Patents
박막트랜지스터 기판와 그 제조방법 Download PDFInfo
- Publication number
- KR101171192B1 KR101171192B1 KR1020050099824A KR20050099824A KR101171192B1 KR 101171192 B1 KR101171192 B1 KR 101171192B1 KR 1020050099824 A KR1020050099824 A KR 1020050099824A KR 20050099824 A KR20050099824 A KR 20050099824A KR 101171192 B1 KR101171192 B1 KR 101171192B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- silicon nitride
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 73
- 239000004033 plastic Substances 0.000 claims abstract description 67
- 229920003023 plastic Polymers 0.000 claims abstract description 67
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 162
- 239000011247 coating layer Substances 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 239000012044 organic layer Substances 0.000 claims description 7
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 5
- 230000000116 mitigating effect Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000004925 Acrylic resin Substances 0.000 claims description 4
- 229920000178 Acrylic resin Polymers 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920001230 polyarylate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910017105 AlOxNy Inorganic materials 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133305—Flexible substrates, e.g. plastics, organic film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 박막트랜지스터 기판와 박막트랜지스터 기판의 제조방법에 관한 것이다. 본 발명에 따른 박막트랜지스터 기판은 플라스틱 절연기판과; 상기 플라스틱 절연기판의 일면에 형성되어 있으며 제1굴절율을 가지는 제1실리콘 질화물층과; 상기 제1실리콘 질화물층 상에 형성되어 있으며 상기 제1굴절율보다 작은 제2굴절율을 가지는 제2실리콘 질화물층을 포함하는 박막트랜지스터를 포함하는 것을 특징으로 한다. 이에 의하여 박막 리프팅이 감소한 박막트랜지스터 기판이 제공된다.
Description
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 단면도이고,
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 제조방법을 설명하기 위한 단면도이고,
도 3a 및 도 3b은 플라스틱 절연기판의 변형을 설명하기 위한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
11 : 플라스틱 절연기판 21a, 21b : 언더 코팅층
22a, 22b : 배리어 코팅층 23a, 23b : 하드 코팅층
31 : 스트레스 완화층 40 : 박막트랜지스터
100 : 더미 기판
본 발명은 박막트랜지스터 기판과 그 제조방법에 관한 것으로, 보다 상세하게는 플라스틱 절연기판 상에 형성되어 있는 박막의 리프팅(lifting)이 감소한 박막트랜지스터 기판과 그 제조방법에 관한 것이다.
최근 기존의 브라운관을 대체하여 액정표시장치와 유기전계발광장치(OLED)와 같은 평판표시장치(flat panel display)가 많이 사용되고 있다.
액정표시장치는 박막트랜지스터가 형성되어 있는 제1 기판과 제1기판에 대향배치되어 있는 제2기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정표시패널을 포함한다. 액정표시패널은 비발광소자이기 때문에 박막트랜지스터 기판의 후면에는 빛을 조사하기 위한 백라이트 유닛이 위치할 수 있다. 백라이트 유닛에서 조사된 빛은 액정층의 배열상태에 따라 투과량이 조절된다.
액정표시장치는 이외에 표시영역에 화면을 형성하기 위해서, 박막트랜지스터 기판에 형성되어 있는 게이트선과 데이터선에 구동신호를 인가하는 구동회로를 포함한다. 구동회로는 게이트 구동칩 및 데이터 구동칩, 그리고 타이밍 컨트롤러(timing controller)와 구동전압 발생부 등이 형성되어 있는 인쇄기판 등을 포함한다.
유기전계발광장치는 박막트랜지스터 기판 상에 형성된 유기발광층을 포함하는데, 유기발광층은 화소전극과 공통전극으로부터 정공과 전자를 공급받으며 정공과 전자의 결합을 통해 빛을 발광한다. 유기전계발광장치는 시야각이 우수하면 별도의 백라이트 유닛이 필요하지 않은 장점이 있다.
최근 평판표시장치의 경량화, 박형화를 위해 종래의 유리 절연기판을 대신한 플라스틱 절연기판의 적용이 활발해지고 있다.
플라스틱 절연기판 상에는 박막트랜지스터를 비롯한 여러 표시소자가 형성될 수 있다. 그런데 표시소자를 구성하는 무기물 박막은 유기물인 플라스틱 절연기판 과의 접착이 양호하지 않으며, 박막과 플라스틱 절연기판 간의 열팽창 정도가 차이가 나며, 이로 인해 박막의 리프팅이 발생하는 문제가 있다.
따라서 본 발명의 목적은 박막이 플라스틱 절연기판으로부터 리프팅하는 문제가 감소한 박막트랜지스터 기판을 제공하는 것이다.
본 발명의 다른 목적은 박막이 플라스틱 절연기판으로부터 리프팅하는 문제가 감소하는 박막트랜지스터 기판의 제조방법을 제공하는 것이다.
상기의 목적은 플라스틱 절연기판과; 상기 플라스틱 절연기판의 일면에 형성되어 있으며 제1굴절율을 가지는 제1실리콘 질화물층과; 상기 제1실리콘 질화물층 상에 형성되어 있으며 상기 제1굴절율보다 작은 제2굴절율을 가지는 제2실리콘 질화물층을 포함하는 박막트랜지스터를 포함하는 박막트랜지스터 기판에 의하여 달성된다.
상기 제2굴절율은 1.9이하인 것이 바람직하다.
상기 제1실리콘 질화물층의 두께는 100 nm 내지 800nm인 것이 바람직하다.
상기 제1실리콘 질화물층은 양의 고유 스트레스 값을 가지며, 상기 제2실리콘 질화물층은 음의 고유 스트레스 값을 가지는 것이 바람직하다.
상기 제1실리콘 질화물막과 상기 플라스틱 절연기판 사이에 위치하며 아크릴 수지로 이루어진 하드 코팅층을 더 포함하는 것이 바람직하다.
상기 하드 코팅층과 상기 플라스틱 절연기판 사이에 위치하며 무기질화물층, 무기산화물층, 아크릴층을 포함하는 유기층 중 적어도 어느 한 층을 포함하는 배리어 코팅층을 더 포함하는 것이 바람직하다.
상기 배리어 코팅층은 유기층과 무기층으로 이루어진 2층 구조인 것이 바람직하다.
상기 배리어 코팅층은 상기 제2굴절율보다 큰 제3굴절율을 가지는 제3실리콘 질화물층을 포함하는 것이 바람직하다.
상기 플라스틱 절연기판의 타면에 순차적으로 적층되어 있는 아크릴 수지로 이루어진 하드 코팅층과 무기질화물층,무기산화물층, 아크릴층을 포함하는 유기층 중 적어도 어느 한 층을 포함하는 배리어 코팅층을 더 포함하는 것이 바람직하다.
상기 제1실리콘 질화물층 및 상기 제2실리콘 질화물층은 화학기상증착법으로 형성된 것이 바람직하다.
상기 본 발명의 목적은 플라스틱 절연기판과; 상기 플라스틱 절연기판 상에 형성되어 있으며 양의 고유 스트레스 값(intrinsic stress value)을 갖는 스트레스 완화층과; 상기 스트레스 완화층 상에 형성되어 있으며 음의 고유 스트레스 값을 갖는 무기층을 포함하는 박막트랜지스터를 포함하는 박막트랜지스터 기판에 의하여도 달성될 수 있다.
상기 무기층은 절연층, 반도체층 및 저항접촉층 중 적어도 어느 하나를 포함하는 것이 바람직하다.
상기 스트레스 완화층은 실리콘 질화물로 이루어져 있으며 굴절율은 1.9이하인 것이 바람직하다.
상기 플라스틱 절연기판과 상기 스트레스 완화층 사이에 형성되어 있으며, 고유 스트레스 값이 음인 배리어 코팅층을 더 포함하는 것이 바람직하다.
본 발명의 다른 목적은 플라스틱 절연기판 상에 양의 고유 스트레스 값을 갖는 스트레스 완화층을 형성하는 단계와; 상기 스트레스 완화층 상에 음의 고유 스트레스 값을 갖는 무기층을 포함하는 박막트랜지스터를 형성하는 단계를 포함하는 박막트랜지스터 기판의 제조방법에 의하여 달성될 수 있다.
상기 스트레스 완화층과 상기 무기층은 실리콘 질화물로 이루어진 것이 바람직하다.
상기 스트레스 완화층과 상기 무기층은 플라즈마 강화 화학기상증착법(PECVD)으로 형성되는 것이 바람직하다.
상기 스트레스 완화층 형성 시의 플라즈마 파워는 상기 무기층 형성 시의 플라즈마 파워보다 낮은 것이 바람직하다.
상기 스트레스 완화층 형성 시의 압력은 상기 무기층 형성 시의 압력보다 높은 것이 바람직하다.
상기 스트레스 완화층 형성 시의 질소소스/실리콘소스의 비는 상기 무기층 형성 시의 질소소스/실리콘소스의 비보다 큰 것이 바람직하다.
이하 첨부된 도면을 참조하여 본발명을 더욱 상세히 설명하겠다.
도 1 을 참조하여 본발명의 제1실시예에 따른 박막트랜지스터 기판을 설명한다. 도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 단면도이다.
플라스틱 절연기판(11)의 양 면에 언더코팅층(21a, 21b), 배리어 코팅층 (22a, 22b), 하드코팅층(23a, 23b)이 각각 순차적으로 형성되어 있다.
플라스틱 절연기판(11)은 폴리카본(polycarbon), 폴리 이미드(polyimide) , 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌테레프탈레이트(PET) 등으로 만들어질 수 있다.
플라스틱 절연기판(11)의 두께는 0.2mm이하로서 0.05mm내지 0.2mm일 수 있다.
언더코팅층(21a, 21b)은 플라스틱 절연기판(11)과 배리어 코팅층(22a, 22b)간의 접착을 향상시키는 역할을 하며 열경화성 아크릴 또는 자외선 경화 아크릴로 이루어진다. 플라스틱 절연기판(11)과 배리어 코팅층(22a, 22b)간의 접착이 양호할 경우, 예를 들어 배리어 코팅층(22a, 22b)이 유기물로 이루어진 경우 언더코팅층(21a, 21b)은 생략될 수 있다.
배리어 코팅층(22a, 22b)은 산소 또는 수분이 플라스틱 절연기판(11)에 침투하는 것을 방지한다. 배리어 코팅층(22a, 22b)은 AlOxNy, Al, AlOx, SiOx, SiNx, Al2O3-SiO2와 같은 무기질화막이나 무기산화막, 패릴렌(parylene)과 같은 유기막 등을 형성될 수 있다. 배리어 코팅층(22a, 22b)는 무기막과 아크릴막의 2층 구조도 가능하다. 배리어 코팅층(22a, 22b)이 실리콘 질화물층과 같은 무기층을 포함할 경우, 무기층은 산소 또는 수분의 침투를 방지하기 위해 치밀하게 제조된다.
하드 코팅층(23a, 23b)은 플라스틱 절연기판(11)의 스크래치와 화학물질로 인한 손상을 방지하며 열경화성 아크릴 또는 자외선 경화 아크릴로 이루어진다. 하드 코팅층(23a, 23b)은 표시 소자 형성 후 플라스틱 절연기판(11)과 더미 기판과의 분리를 용이하게 하는 역할도 한다.
플라스틱 절연기판(11) 상부의 하드 코팅층(23a)의 상에는 실리콘 질화물로 이루어진 스트레스 완화층(stress relaxation layer, 31)이 형성되어 있다. 스트레스 완화층(31)은 이후에 형성될 박막들에 가해지는 스트레스를 완화하여 박막 리프팅을 방지하는데, 구체적인 작용에 대하여는 후술한다.
스트레스 완화층(31)은 이후 형성되는 게이트 절연층(42)에 비하여 더 다공성(porous)이고 더 낮은 굴절율을 가진다. 스트레스 완화층(31)의 굴절율은 1.9이하일 수 있다.
스트레스 완화층(31)은 양의 고유 스트레스값(intrinsic stress value)을 가진다. 고유 스트레스값이 양인 것은 실리콘 웨이퍼 상에 박막을 형성했을 때, 박막이 밖으로 팽창하는 힘을 받는 것, 즉 박막이 신장(tensile) 특성을 가진 것을 의미한다. 반대로 고유 스트레스값이 음인 것은 실리콘 웨이퍼 상에 박막을 형성했을 때, 박막이 안으로 수축하는 힘을 받는 것, 즉 박막이 압축(compressive) 특성을 가진 것을 의미한다.
스트레스 완화층(31)의 두께(d1)는 100nm 내지 800nm이다. 두께(d1)가 100nm이하인 경우 스트레스 완화 효과가 미미하며, 800nm이상으로 형성하기 위해서는 과도한 시간이 필요하다.
스트레스 완화층(31) 상에는 박막트랜지스터(40)가 형성되어 있다. 도시한 박막트랜지스터(40)는 반도체층(43)에 비정질 실리콘을 사용한 경우이지만, 반도체층(43)으로 폴리실리콘 또는 유기반도체를 사용한 경우도 적용가능하다.
박막트랜지스터(40)는 게이트 전극(41), 게이트 절연층(42), 반도체층(43), 저항접촉층(44), 소스전극(45) 및 드레인 전극(46)을 포함한다.
게이트 절연층(42)은 실리콘 질화물로, 반도체층(43)은 비정질 실리콘으로, 저항접촉층(44)은 n+ 비정질 실리콘으로 이루어진다. 제조과정에서 게이트 절연층(42), 반도체층(43), 저항접촉층(44)은 플라즈마 강화 화학기상증착법(PECVD)으로 연속형성된다. 이들 3중층은 박막트랜지스터(40)의 성능 향상을 위해 막질이 치밀하게 형성되며 음의 고유 스트레스 값을 가진다.
여기서 게이트 절연층(42)은 스트레스 완화층(31)과 같이 실리콘 질화물로 이루어지나, 스트레스 완화층(31)과 게이트 절연층(42)은 막질의 치밀한 정도, 굴절율, 고유 스트레스 값에서 차이가 있다.
박막트랜지스터(40) 상에는 보호막(51)과 화소전극(61)이 형성되어 있다. 보호막(51)은 실리콘 질화물과 같은 무기막 또는 유기막으로 이루어지며, 화소전극(61)은 ITO(indium tin oxide)와 IZO(indium zinc oxide)와 같은 투명도전물질로 이루어진다. 화소전극(61)은 보호막(51)에 형성된 접촉구(52)를 통해 박막트랜지스터(40)의 드레인 전극(46)과 연결되어 있다.
박막트랜지스터 기판(1)은 다른 기판과 액정을 사이에 두고 접합되어 액정표시장치로 사용되거나, 화소전극(61) 상에 유기발광층과 공통전극을 형성하여 OLED로 사용될 수도 있다.
도 2a 내지 도 2d 그리고 도 3a 및 도 3b를 참조하여 본 발명의 제1실시예에 따른 더미글래스 기판을 이용한 박막트랜지스터 기판의 제조방법을 설명한다.
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 제조방법을 설명하기 위한 단면도이고, 도 3a 및 도 3b은 플라스틱 절연기판의 변형을 설명하기 위한 도면이다.
먼저 도 2a와 같이 접착제(110)를 이용하여 플라스틱 절연기판(11)을 더미 기판(100)에 부착한다.
플라스틱 절연기판(11)은 얇을 뿐 아니라 열에 의해 변형되는 문제가 있어 더미 기판(100)에 지지된 상태에서 공정을 진행한다. 더미 기판(100)은 글래스, SUS, 플라스틱 등으로 이루어질 수 있다.
이 중 SUS는 얇게 가공하더라도 무겁기 때문에 스핀 코팅과 같은 공정에 적용하는데 문제가 있다. 플라스틱의 경우 지지체로 사용되기 위해서는 상당한 두께가 요구되며 고온 공정시 불편한 문제가 있다. 글래스는 열에 강하고 평평하며 여러 케미칼에 강한 특성을 가지고 있어 많이 사용된다.
부착된 플라스틱 절연기판(11)은 양 면에 언더코팅층(21a, 21b), 배리어 코팅층(22a, 22b), 하드코팅층(23a, 23b)이 각각 순차적으로 형성되어 있다. 상부의 배리어 코팅층(22a)은 무기물로 이루어져 있으며 음의 고유 스트레스 값을 가지고 있다.
실시예와 달리 플라스틱 절연기판(11) 상부의 언더코팅층(21a), 배리어 코팅층(22a), 하드코팅층(23a)의 적어도 일부는 더미 기판(100)에 부착된 상태에서 형성될 수 있다.
접착제(110)는 소정의 온도 이하에서는 접착력을 상실하는 저온탈착형일 수 있다. 플라스틱 절연기판(11)과 더미 기판(100)의 접착은 플라스틱 절연기판(11)의 일면에 접착제를 도포한 후 더미 기판(100)에 부착하는 방법으로 수행될 수 있다.
플라스틱 절연기판(11)을 사용할 경우 공정온도가 플라스틱 절연기판(11)의 열적 허용범위인 150 내지 200℃ 내로 유지해야 한다.
이후 도 2b와 같이 스트레스 완화층(31)을 형성한다. 스트레스 완화층(31)은 플라즈마 강화 화학기상증착법에 의하여 형성되는데, 증착 온도는 120℃ 내지 200℃가 바람직하고, 130℃ 내지 160℃가 더욱 좋다.
이후 형성될 게이트 절연층(42)도 플라즈마 강화 화학기상증착법에 의하여 형성되는데, 형성조건을 비교하면 다음과 같다.
스트레스 완화층(31)과 게이트 절연층(42)은 실리콘 질화물로 이루어지기 때문에 질소소스와 실리콘 소스가 필요하다. 스트레스 완화층(31) 형성 시의 질소소스/실리콘 소스의 비가 게이트 절연층(42) 형성시의 질소소스/실리콘 소스의 비보다 크다. 즉 스트레스 완화층(31)이 게이트 절연층(42)에 비해 질소 함량이 크다. 질소소스로는 암모니아(NH3)가 사용될 수 있으며 실리콘 소스로는 실란(silane, SiH4)이 사용될 수 있다.
다른 조건을 보면, 플라즈마 형성을 위해 인가되는 플라즈마 파워는 스트레스 완화층(31) 형성 시에 더 낮고, 반응시의 전체 압력은 스트레스 완화층(31) 형성 시에 더 높으며 수소 희석(dilution)정도는 스트레스 완화층(31) 형성 시에 더 낮다.
이러한 제조조건에서 게이트 절연층(42)에 비하여 막질의 치밀도와 굴절율이 낮은 스트레스 완화층(31)이 형성된다. 또한 스트레스 완화층(31)은 양의 고유 스트레스 값을 가지고 게이트 절연층(42)은 음의 고유 스트레스 값을 가지게 된다.
이후 도 2c와 같이 스트레스 완화층(31) 상에 게이트 배선(41), 게이트 절연층(42), 반도체층(43), 저항접촉층(44)을 형성한다. 여기서 게이트 절연층(42), 반도체층(43), 저항접촉층(44)의 3중층은 화학기상증착(CVD)을 이용하여 연속으로 형성된다. 3중층과 스트레스 완화층(31)은 무기물로 이루어져 있어 서로간의 접착력이 양호하다.
이러한 3중층은 품질 향상을 위하여 치밀하게 형성되며, 음의 고유 스트레스 값을 가져서 안으로 수축하는 힘을 가지게 된다. 한편 배리어층(22a)도 수분과 산소 침투를 방지하기 위해 치밀하게 형성되어 음의 고유 스트레스 값을 가지게 된다.
이와 같이 게이트 절연층(42), 반도체층(43), 저항접촉층(44), 배리어층(22a)이 모두 같은 방향으로 스트레스를 받게 된다. 반면 스트레스 완화층(31)은 양의 고유 스트레스 값을 가져 밖으로 팽창하는 특성을 가지기 때문에 스트레스를 완화해 줄 수 있다. 이에 의해 게이트 절연층(42), 반도체층(43), 저항접촉층(44)이 리프팅되는 문제를 감소시킬 수 있다. 또한 스트레스 완화층(31)과 게이트 절연층(42)은 모두 무기물로 이루어져 있어 상호 접착력이 우수하여 리프팅을 억제한다.
한편 본 발명에 따르면 스트레스 완화층(31)에 의해 박막들의 리프팅이 억제되므로 반도체층(43)을 더욱 치밀하게 제조하여 박막트랜지스터(40)의 특성을 향상 시키는 것이 가능하다.
한편 이와 같은 3중층 형성은 상당한 고온에서 이루어지며 플라스틱 절연기판(11)은 이 과정에서 변형될 수 있다. 플라스틱 절연기판(11)의 변형은 박막 리프팅을 촉진할 수 있다. 플라스틱 절연기판(11)의 변형을 도 3a및 도 3b를 참조하여 설명한다.
도 3a와 같이 열이 가해지면 더미 기판(100)과 플라스틱 절연기판(11)이 모두 팽창된다. 더미 기판(100)의 재질이 글래스인 경우 플라스틱 절연기판(11)의 열팽창계수가 더미 기판(100)의 열팽창계수보다 크기 때문에 팽창 정도의 차이로 인해 플라스틱 절연기판(11)은 중앙부가 상부를 향하도록 변형된다. 플라스틱 절연기판(11)의 열팽창계수는 더미 기판(100)의 열팽창계수의 10배 내지 30배일 수 있다. 이러한 팽창은 공정온도가 130℃이상일 경우 크게 문제된다.
한편 냉각과정에서는 더미 기판(100)과 플라스틱 절연기판(11)이 모두 수축한다. 이 과정에서 플라스틱 절연기판(11)에 수분이나 공기가 침투하여 플라스틱 절연기판(11)의 수축을 더욱 촉진시킨다. 이에 따라 플라스틱 절연기판(11)은 중앙부가 하부를 향하도록 변형된다. 플라스틱 절연기판(11)의 변형 정도(l1)는 중앙부와 단부의 높이 차이로 정의할 수 있다. 그런데 수축과정에서 플라스틱 절연기판(11)에 형성된 박막들은 대부분 치밀하게 형성되어 안으로 수축하려 하기 때문에 변형이 더욱 커진다.
그런데 도 3b와 같이 박막 중 밖으로 팽창하려는 박막이 있으면 수축과정에서 플라스틱 절연기판의 변형정도(l2)를 감소시킬 수 있다.
이상 도 3a 및 도 3b에서 살펴본 바와 같이 스트레스 완화층(31)은 플라스틱 절연기판(11)의 변형도 감소시킬 수 있다. 한편 플라스틱 절연기판(11)의 양 면에 형성되어 있는 배리어 코팅층(22a, 22b)은 수분이나 산소의 침투를 억제하여 플라스틱 절연기판(11)의 변형을 감소시킨다.
이후 도 2d와 같이 반도체층(43), 저항접촉층(44)을 패터닝하고 소스 전극(45)와 드레인 전극(46)을 형성하면 박막트랜지스터(40)가 완성된다. 패터닝 과정에서 식각액과 세척액 등이 사용되는데 하드 코팅층(23a, 23b)은 이와 같은 케미칼 들이 플라스틱 절연기판(11)에 침투하는 것을 방지한다.
이후 필요에 박막트랜지스터(40) 상에 화소전극과 유기 발광층을 형성하여 유기전계발광장치를 제조하거나, 화소전극을 형성한 후 다른 기판과 접합하여 액정표시장치를 제조할 수도 있다.
이상의 실시예는 다양하게 변형될 수 있다. 응력완화층(31)은 양의 고유 스트래스 값을 가진다면 실리콘 산화물과 같은 다른 무기물로 이루어질 수 있다. 이 밖에 언더코팅층(21a, 21b), 배리어 코팅층(22a, 22b), 하드코팅층(23a, 23b)의 구성과 순서는 필요에 따라 변경될 수 있다.
비록 본발명의 실시예가 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이 본 발명에 따르면 박막이 플라스틱 절연기판으로부터 리프팅하는 문제가 감소한 박막트랜지스터 기판이 제공된다.
또한 본 발명에 따르면 박막이 플라스틱 절연기판으로부터 리프팅하는 문제가 감소하는 박막트랜지스터 기판의 제조방법이 제공된다.
Claims (20)
- 플라스틱 절연기판과;상기 플라스틱 절연기판의 일면에 형성되어 있으며 제1굴절율을 가지는 제1실리콘 질화물층과;상기 제1실리콘 질화물층 상에 형성되어 있으며 상기 제1굴절율보다 큰 제2굴절율을 가지는 제2실리콘 질화물층을 포함하는 박막트랜지스터를 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제1항에 있어서,상기 제1굴절율은 1.9이하인 것을 특징으로 하는 박막트랜지스터 기판.
- 제1항에 있어서,상기 제1실리콘 질화물층의 두께는 100 nm 내지 800nm인 것을 특징으로 하는 박막트랜지스터 기판.
- 제1항에 있어서,상기 제1실리콘 질화물층은 양의 고유 스트레스 값을 가지며, 상기 제2실리콘 질화물층은 음의 고유 스트레스 값을 가지는 것을 특징으로 하는 박막트랜지스터 기판.
- 제1항에 있어서,상기 제1실리콘 질화물층과 상기 플라스틱 절연기판 사이에 위치하며 아크릴 수지로 이루어진 하드 코팅층을 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제5항에 있어서,상기 하드 코팅층과 상기 플라스틱 절연기판 사이에 위치하며 무기질화물층,무기산화물층, 아크릴층을 포함하는 유기층 중 적어도 어느 한 층을 포함하는 배리어 코팅층을 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제6항에 있어서,상기 배리어 코팅층은 유기층과 무기층으로 이루어진 2층 구조인 것을 특징으로 하는 박막트랜지스터 기판.
- 제6항에 있어서,상기 배리어 코팅층은 상기 제2굴절율보다 큰 제3굴절율을 가지는 제3실리콘 질화물층을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제1항에 있어서,상기 플라스틱 절연기판의 타면에 순차적으로 적층되어 있는 아크릴 수지로 이루어진 하드 코팅층과 무기질화물층, 무기산화물층, 아크릴층을 포함하는 유기층 중 적어도 어느 한 층을 포함하는 배리어 코팅층을 더 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제1항에 있어서,상기 제1실리콘 질화물층 및 상기 제2실리콘 질화물층은 화학기상증착법으로 형성된 것을 특징으로 하는 박막트랜지스터 기판.
- 삭제
- 삭제
- 삭제
- 삭제
- 플라스틱 절연기판 상에 양의 고유 스트레스 값을 갖는 스트레스 완화층을 형성하는 단계와;상기 스트레스 완화층 상에 음의 고유 스트레스 값을 갖는 게이트 절연층을 포함하는 박막트랜지스터를 형성하는 단계를 포함하고,상기 게이트 절연층의 굴절율이 상기 스트레스 완화층의 굴절율보다 큰 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제15항에 있어서,상기 스트레스 완화층과 상기 게이트 절연층은 실리콘 질화물로 이루어진 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제16항에 있어서,상기 스트레스 완화층과 상기 게이트 절연층은 플라즈마 강화 화학기상증착법(PECVD)으로 형성되는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제17항에 있어서,상기 스트레스 완화층 형성 시의 플라즈마 파워는 상기 게이트 절연층 형성 시의 플라즈마 파워보다 낮은 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제17항에 있어서,상기 스트레스 완화층 형성 시의 압력은 상기 게이트 절연층 형성 시의 압력보다 높은 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제17항에 있어서,상기 스트레스 완화층 형성 시의 질소소스/실리콘소스의 비는 상기 게이트 절연층 형성 시의 질소소스/실리콘소스의 비보다 큰 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050099824A KR101171192B1 (ko) | 2005-10-21 | 2005-10-21 | 박막트랜지스터 기판와 그 제조방법 |
US11/489,144 US7671364B2 (en) | 2005-10-21 | 2006-07-18 | Thin film transistor substrate for display unit |
TW095138189A TWI335081B (en) | 2005-10-21 | 2006-10-17 | Improved thin film transistor substrate for display unit |
CNA2006101362518A CN1953189A (zh) | 2005-10-21 | 2006-10-19 | 薄膜晶体管、薄膜晶体管基板及其制造方法 |
JP2006285758A JP4526527B2 (ja) | 2005-10-21 | 2006-10-20 | 薄膜トランジスタ基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050099824A KR101171192B1 (ko) | 2005-10-21 | 2005-10-21 | 박막트랜지스터 기판와 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070043488A KR20070043488A (ko) | 2007-04-25 |
KR101171192B1 true KR101171192B1 (ko) | 2012-08-06 |
Family
ID=37984552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050099824A KR101171192B1 (ko) | 2005-10-21 | 2005-10-21 | 박막트랜지스터 기판와 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7671364B2 (ko) |
JP (1) | JP4526527B2 (ko) |
KR (1) | KR101171192B1 (ko) |
CN (1) | CN1953189A (ko) |
TW (1) | TWI335081B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190018120A (ko) * | 2017-08-11 | 2019-02-21 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 전자 장치 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101171192B1 (ko) | 2005-10-21 | 2012-08-06 | 삼성전자주식회사 | 박막트랜지스터 기판와 그 제조방법 |
JP5272342B2 (ja) * | 2007-07-13 | 2013-08-28 | 凸版印刷株式会社 | 薄膜トランジスタ基板の製造方法及び画像表示装置 |
US20090146264A1 (en) * | 2007-11-30 | 2009-06-11 | Applied Materials, Inc. | Thin film transistor on soda lime glass with barrier layer |
US20110128237A1 (en) * | 2009-12-02 | 2011-06-02 | Rothkopf Fletcher R | Thinned-Portion Substrates |
CN102213877B (zh) * | 2010-04-06 | 2013-10-02 | 北京京东方光电科技有限公司 | 阵列基板、液晶面板及其制造方法 |
US9245904B2 (en) * | 2011-06-24 | 2016-01-26 | Sharp Kabushiki Kaisha | Active matrix substrate and display device including the same |
US20130330531A1 (en) * | 2012-06-06 | 2013-12-12 | Cheil Industries, Inc. | Barrier stacks and methods of making the same |
TWI477642B (zh) | 2012-07-25 | 2015-03-21 | E Ink Holdings Inc | 阻氣基板 |
WO2015100414A1 (en) | 2013-12-27 | 2015-07-02 | Arizona Board Of Regents On Behalf Of Arizona State University | Deformable origami batteries |
KR101685020B1 (ko) * | 2014-07-10 | 2016-12-12 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
US10418664B2 (en) | 2014-09-26 | 2019-09-17 | Arizona Board Of Regents On Behalf Of Arizona State University | Stretchable batteries |
KR102393372B1 (ko) * | 2014-11-11 | 2022-05-03 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
CN107431059B (zh) | 2015-01-02 | 2020-03-17 | 亚利桑那州立大学董事会 | 用于可变形电子装置的阿基米德螺线设计 |
US9722003B2 (en) | 2015-01-27 | 2017-08-01 | Boe Technology Group Co., Ltd. | Bottom emission organic electroluminescence display device, preparation method thereof, and display apparatus |
CN104576706B (zh) * | 2015-01-27 | 2017-10-27 | 京东方科技集团股份有限公司 | 底发射型有机电致发光显示器件、其制作方法及显示装置 |
US10502991B2 (en) * | 2015-02-05 | 2019-12-10 | The Arizona Board Of Regents On Behalf Of Arizona State University | Origami displays and methods for their manufacture |
KR102485707B1 (ko) * | 2016-01-29 | 2023-01-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
US10390698B2 (en) | 2016-06-16 | 2019-08-27 | Arizona Board Of Regents On Behalf Of Arizona State University | Conductive and stretchable polymer composite |
WO2018138812A1 (ja) * | 2017-01-25 | 2018-08-02 | シャープ株式会社 | Oledパネルの製造方法、oledパネルの製造装置 |
EP3441845B1 (en) * | 2017-08-11 | 2021-10-27 | Samsung Display Co., Ltd. | Display panel and electronic device having the same |
KR102448325B1 (ko) | 2017-11-16 | 2022-09-30 | 삼성디스플레이 주식회사 | 표시패널 및 이를 포함하는 전자장치 |
KR102522591B1 (ko) * | 2018-02-05 | 2023-04-17 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN108400152B (zh) * | 2018-03-30 | 2022-06-10 | 京东方科技集团股份有限公司 | 一种oled显示屏的制造方法及oled显示屏 |
TWI693766B (zh) * | 2018-04-18 | 2020-05-11 | 力旺電子股份有限公司 | 靜電放電防護裝置 |
US11668979B2 (en) * | 2021-08-17 | 2023-06-06 | Lightspace Technologies, SIA | Liquid crystal cell comprising a stack of functional layers including first and second dielectric layers and a transparent electrode layer each having a refractive index |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269510A (ja) * | 1998-12-29 | 2000-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000340799A (ja) * | 1999-03-23 | 2000-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04271179A (ja) | 1991-01-14 | 1992-09-28 | Ricoh Co Ltd | 薄膜付きフレキシブル基板 |
US5350605A (en) * | 1991-06-12 | 1994-09-27 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Process for the preparation of an optical structure and optical structure obtained thereby |
JP2875945B2 (ja) * | 1993-01-28 | 1999-03-31 | アプライド マテリアルズ インコーポレイテッド | Cvdにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法 |
JPH09146080A (ja) | 1995-09-19 | 1997-06-06 | Seiko Epson Corp | 液晶表示装置及びその製造方法 |
US6380558B1 (en) | 1998-12-29 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6858898B1 (en) * | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP4802364B2 (ja) * | 2000-12-07 | 2011-10-26 | ソニー株式会社 | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 |
TW546857B (en) | 2001-07-03 | 2003-08-11 | Semiconductor Energy Lab | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment |
JP2004115733A (ja) | 2002-09-27 | 2004-04-15 | Nitto Denko Corp | 粒子分散系樹脂シート、画像表示装置用基板、画像表示装置 |
JP4292952B2 (ja) | 2003-11-06 | 2009-07-08 | 住友ベークライト株式会社 | 透明積層体およびこれを用いた表示素子用プラスチック基板 |
TWI252325B (en) | 2004-02-06 | 2006-04-01 | Lg Chemical Ltd | Plastic substrate having multi-layer structure and method for preparing the same |
KR101171192B1 (ko) | 2005-10-21 | 2012-08-06 | 삼성전자주식회사 | 박막트랜지스터 기판와 그 제조방법 |
-
2005
- 2005-10-21 KR KR1020050099824A patent/KR101171192B1/ko active IP Right Grant
-
2006
- 2006-07-18 US US11/489,144 patent/US7671364B2/en active Active
- 2006-10-17 TW TW095138189A patent/TWI335081B/zh active
- 2006-10-19 CN CNA2006101362518A patent/CN1953189A/zh active Pending
- 2006-10-20 JP JP2006285758A patent/JP4526527B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269510A (ja) * | 1998-12-29 | 2000-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000340799A (ja) * | 1999-03-23 | 2000-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190018120A (ko) * | 2017-08-11 | 2019-02-21 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 전자 장치 |
KR102083646B1 (ko) * | 2017-08-11 | 2020-03-03 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 전자 장치 |
US10615369B2 (en) | 2017-08-11 | 2020-04-07 | Samsung Display Co., Ltd. | Display panel comprising module hole and blocking groove in display area and electronic device having the same |
Also Published As
Publication number | Publication date |
---|---|
US20070090457A1 (en) | 2007-04-26 |
JP2007114789A (ja) | 2007-05-10 |
CN1953189A (zh) | 2007-04-25 |
US7671364B2 (en) | 2010-03-02 |
TW200721506A (en) | 2007-06-01 |
TWI335081B (en) | 2010-12-21 |
JP4526527B2 (ja) | 2010-08-18 |
KR20070043488A (ko) | 2007-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101171192B1 (ko) | 박막트랜지스터 기판와 그 제조방법 | |
KR102547209B1 (ko) | 표시 장치 및 이의 제조 방법 | |
CN107342373B (zh) | 显示装置及制造该显示装置的方法 | |
US7468526B2 (en) | Semiconductor device, method of fabricating same, and electrooptical device | |
JP5352735B2 (ja) | チップレットを備えるフレキシブルoledディスプレイ | |
US9876037B2 (en) | Thin-film transistor array substrate and manufacturing method thereof | |
KR20180032719A (ko) | 표시 장치 | |
TWI687144B (zh) | 可撓式陣列基板及其製造方法 | |
US20190221761A1 (en) | Stretchable display | |
CN109360901B (zh) | 一种显示装置、柔性oled显示面板及其制作方法 | |
US20210336206A1 (en) | Flexible organic light-emitting diode (oled) device and fabrication method thereof | |
KR20140023142A (ko) | 표시 장치의 제조 방법 및 표시 장치를 제조하기 위한 캐리어 기판 | |
US8629450B2 (en) | Flexible substrate and display device including the flexible substrate | |
TWI629797B (zh) | 薄膜電晶體及其光電裝置 | |
US10290665B2 (en) | Array substrates, display devices, and the manufacturing methods thereof | |
US11251399B2 (en) | Display substrate, display apparatus, method of fabricating display substrate | |
KR20170112582A (ko) | 터치 센서가 일체화된 플렉서블 컬러 필터와 플렉서블 액정 표시 장치 및 그 제조방법 | |
US20240023421A1 (en) | Display panel and manufacturing method thereof | |
KR20070073279A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
WO2021077582A1 (zh) | 阵列基板及显示面板 | |
KR20160128649A (ko) | 플렉서블 기판, 이를 이용한 플렉서블 표시 장치 및 이의 제조 방법 | |
JP4060289B2 (ja) | 携帯型コンピュータ | |
US20220165987A1 (en) | Display device and method of manufacturing the same | |
KR100759691B1 (ko) | 평판 표시 장치의 제조 방법 | |
US20200403102A1 (en) | Electrode structure and manufacturing method thereof, thin film transistor, and array substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 8 |