WO2018138812A1 - Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置 - Google Patents

Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置 Download PDF

Info

Publication number
WO2018138812A1
WO2018138812A1 PCT/JP2017/002594 JP2017002594W WO2018138812A1 WO 2018138812 A1 WO2018138812 A1 WO 2018138812A1 JP 2017002594 W JP2017002594 W JP 2017002594W WO 2018138812 A1 WO2018138812 A1 WO 2018138812A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film
inorganic
oled panel
inorganic film
Prior art date
Application number
PCT/JP2017/002594
Other languages
English (en)
French (fr)
Inventor
哲憲 田中
庄治 岡崎
有希 安田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2017/002594 priority Critical patent/WO2018138812A1/ja
Priority to US16/478,936 priority patent/US11367844B2/en
Priority to CN201780083911.7A priority patent/CN110192432A/zh
Publication of WO2018138812A1 publication Critical patent/WO2018138812A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/182—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only one or more of the layers being plastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/206—Organic displays, e.g. OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Definitions

  • the present invention relates to a method for manufacturing an OLED panel.
  • a flexible OLED (organic light-emitting diode) panel for example, a laminate composed of a plastic layer, an undercoat layer, a TFT layer, a light-emitting element layer, a sealing layer, a cover substrate, etc. on a support substrate such as a glass substrate.
  • the laminate is irradiated with a laser or the like from the lower surface side of the glass substrate, and the support substrate is peeled off (see Patent Document 1).
  • the average stress of the laminate can be brought close to zero, and warpage and wrinkles that occur when the laminate is separated from the support substrate can be suppressed.
  • FIG. 2 is a cross-sectional view taken along the line aa in FIG. 1.
  • FIG. 2 is a cross-sectional view taken along the line bb of FIG.
  • It is a schematic diagram which shows the manufacturing method of an OLED panel. It is a schematic diagram which shows the example of formation of an inorganic layer. It is a schematic diagram which shows the further example of formation of an inorganic layer. It is a schematic diagram which shows the example of formation of a non-display part. It is sectional drawing which shows another manufacturing process of an OLED panel.
  • FIGS. are merely examples.
  • FIG. 1 is a plan view of the OLED panel according to the present embodiment
  • FIG. 2 is a cross-sectional view taken along the line aa in FIG. 1
  • FIG. 3 is a cross-sectional view taken along the line bb in FIG.
  • the OLED panel 2 includes a bottom film 10, an adhesive layer 12, a resin layer 12, an inorganic layer 3 formed on the upper side of the resin layer 12, and an upper side of the inorganic layer 3.
  • the OLED element layer 5 and the sealing layer 6 are not formed, and the terminal T for external connection is formed on the uppermost surface of the TFT layer 4.
  • the lower film 10 is made of, for example, an insulating flexible material.
  • the resin layer 13 is made of polyimide, for example.
  • the inorganic layer 3 having a moisture-proof function is composed of a plurality of insulating inorganic films including a barrier film (moisture-proof film) and a stress adjusting film (described later).
  • the semiconductor film 15 is made of, for example, low temperature polysilicon (LPTS) or an oxide semiconductor.
  • the gate insulating film 16 is made of, for example, silicon oxide (SiOx), silicon nitride (SiNx), or a laminated film thereof.
  • the gate electrode G, source electrode S, drain electrode D, and terminal T are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper It is composed of a single layer film or a laminated film of metal containing at least one of (Cu).
  • a TFT thin film transistor
  • the first interlayer insulating film 18 and the second interlayer insulating film 20 can be made of, for example, silicon oxide (SiOx) or silicon nitride (SiNx).
  • the planarization film 21 can be made of a photosensitive organic material that can be applied, such as polyimide or acrylic.
  • the anode electrode 22 is composed of, for example, a laminate of ITO (Indium Tin Oxide) and an alloy containing Ag, and has light reflectivity.
  • the semiconductor film 15, the gate insulating film 16, the gate electrode G, the first interlayer insulating film 18, the second interlayer insulating film 20, the source electrode S and the drain electrode D are included in the TFT layer 4.
  • the organic EL layer 24 is formed in a region (subpixel region) surrounded by the partition wall 23c by an evaporation method or an inkjet method.
  • the organic EL layer 24 is configured, for example, by laminating a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer in order from the lower layer side.
  • the cathode electrode 25 can be made of a transparent metal such as ITO (Indium Tin Oxide) or IZO (Indium Zincum Oxide).
  • the anode electrode 22 and the cathode electrode 25 and the organic EL layer 24 sandwiched between the anode electrode 22 and the cathode electrode 25 constitute an OLED (organic light emitting diode) element layer 5.
  • OLED organic light emitting diode
  • holes and electrons are recombined in the light emitting layer by the driving current between the anode electrode 22 and the cathode electrode 25, and the exciton generated thereby falls to the ground state, thereby emitting light.
  • the emitted light is emitted toward the upper side of the OLED panel 2.
  • the first sealing film 26 and the third sealing film 28 can be made of, for example, silicon oxide (SiOx) or silicon nitride (SiNx).
  • the second sealing film 27 is a light-transmitting organic insulating film that is thicker than the first sealing film 26 and the third sealing film 28, and is made of a photosensitive organic material that can be applied, such as polyimide or acrylic. be able to.
  • the sealing layer 6 is configured by the first sealing film 26, the second sealing film 27, and the third sealing film 28 that are sequentially stacked from the OLED element layer 5 side. The sealing layer 6 covers the OLED element layer 5 and prevents penetration of foreign matters such as water and oxygen into the OLED element layer 5.
  • the top film 9 is made of a translucent flexible material, for example.
  • FIGS. 4A to 4D are schematic views showing the manufacturing process of the OLED panel 2.
  • a resin layer 12 an inorganic layer 3 having a moisture-proof function, a TFT layer 4, an OLED element layer 5, and a sealing layer 6 are provided on the upper side of a glass substrate (supporting substrate) 50.
  • a flexible laminate 7 is laminated in this order, and a flexible top film 9 is bonded onto the sealing layer 5 via an adhesive layer 8.
  • the average stress Px of the inorganic layer 3 is zero or a positive value (tensile stress), and the average stress Py of the TFT layer 4 is a negative value (compressive stress).
  • the lower surface of the glass substrate 50 is irradiated with laser light LZ, and the glass substrate 50 is separated (peeled) from the laminate 7 as shown in FIG. 4C.
  • a flexible lower surface film 10 is bonded to the lower surface of the laminated body 7 (the lower surface of the resin layer 12) via an adhesive layer 11.
  • Each step shown in FIGS. 4A to 4D is performed by an OLED panel manufacturing apparatus.
  • stress force per unit area
  • This stress includes a compressive stress (unit: Pascal) that is a force according to an external force in the direction of shrinking the film and a tensile stress (unit: Pascal) that is a force according to an external force in the direction of pulling the film.
  • Negative value tensile stress is expressed as positive value.
  • the film having compressive stress expands when the external force disappears (compressive stress is released), and the film having tensile stress contracts when the external force disappears (tensile stress is released).
  • the stress generated at the time of film formation depends on the material to be formed, the film formation conditions, the base on which the film is formed, and the like.
  • FIG. 5 is a schematic diagram illustrating an example of forming an inorganic layer.
  • the inorganic film F can be made of, for example, silicon nitride (SiNx) or silicon oxide (SiOx), and the inorganic film N can be made of, for example, silicon oxynitride (SiNxOy).
  • the inorganic film F functions as a moisture-proof (barrier) film
  • the inorganic film N functions as a stress adjustment film.
  • the inorganic film F and the inorganic film N can be formed using, for example, a plasma CVD apparatus. Specifically, the glass substrate 50 on which the resin layer 12 is formed is disposed in a vacuum chamber, a mixed gas such as monosilane, ammonia, nitrogen, hydrogen, or the like is introduced into the vacuum chamber, and plasma discharge is performed. An inorganic film F (silicon nitride film) having a stress of ⁇ Pf with Df is formed.
  • the glass substrate 50 on which the resin layer 12 and the inorganic film F are formed is placed in a vacuum chamber, and a mixed gas such as monosilane, ammonia, dinitrogen monoxide, nitrogen, hydrogen, or the like is introduced into the vacuum chamber, and plasma By discharging, an inorganic film N (silicon oxynitride film) having a thickness of Dn and a stress of + Pn is formed.
  • a mixed gas such as monosilane, ammonia, dinitrogen monoxide, nitrogen, hydrogen, or the like
  • each gas flow rate when forming the inorganic film F (monosilane flow rate, ammonia flow rate, nitrogen flow rate, hydrogen flow rate) and each gas flow rate when forming the inorganic film N ( The monosilane flow rate, the ammonia flow rate, the nitrogen flow rate, and the dinitrogen monoxide flow rate) are set to satisfy Px ⁇ 0.
  • the average stress of the undercoat layer and the average stress of the TFT layer are negative (compressive stress).
  • the average stress of the entire laminate was negative (compressive stress), so when the glass substrate was peeled off (when the stress of each layer was released), the laminate stretched with respect to the top film,
  • the glass substrate 50 was peeled off by setting the average stress Px ⁇ 0 of the inorganic layer 3 as shown in FIGS. 4 (a) and 5 (a). At that time, the extension of the laminate 7 is reduced, and the laminate 7 is less likely to curl or wrinkle. Thereby, the handling in a post process becomes easy.
  • the configuration shown in FIG. 5A is suitable when a bottom gate type TFT having an oxide semiconductor as a channel is formed in the TFT layer 4.
  • Dn is 3 to 4 times Df.
  • Dn is 4 to 6 times greater than Df and Dk
  • the inorganic film F functions as a moisture-proof (barrier) film
  • the inorganic film N functions as a stress adjustment film
  • the inorganic film K functions as a semiconductor base coat film.
  • This configuration is suitable when a top gate type TFT having, for example, LTPS as a channel is formed in the TFT layer 4.
  • an inorganic film N having a thickness of Dn and a stress of + Pn (tensile stress), a thickness of Df and a stress of Dn.
  • the inorganic film F functions as a moisture-proof (barrier) film
  • the inorganic films N and M function as a stress adjustment film.
  • This configuration is suitable for forming a bottom gate type TFT using, for example, an oxide semiconductor as a channel in the TFT layer 4.
  • an inorganic film N having a thickness of Dn and a stress of + Pn (tensile stress), a thickness of Df and a stress of Dn.
  • Dn is 4 to 6 times greater than Df and Dk
  • the inorganic film F functions as a moisture-proof (barrier) film
  • the inorganic film N functions as a stress adjustment film
  • the inorganic film K functions as a semiconductor base coat film.
  • This configuration is suitable when a top gate type TFT having, for example, LTPS as a channel is formed in the TFT layer 4.
  • the inorganic film E having a thickness of De and a stress of ⁇ Pe has a thickness of Dn and a stress of Dn.
  • Dn is 8 to 12 times greater than Df and De
  • the inorganic film E / F functions as a moisture-proof (barrier) film
  • the inorganic film N functions as a stress adjustment film
  • the inorganic film K functions as a semiconductor base coat film.
  • the two moisture-proof (barrier) films on separate layers (on both sides of the stress adjusting film), the foreign matter coverage can be improved and the moisture-proof performance can be improved.
  • This configuration is suitable when a top gate type TFT having, for example, LTPS as a channel is formed in the TFT layer 4.
  • an inorganic film N having a thickness of Dn and a stress of + Pn (tensile stress), a thickness of De and a stress of
  • the average stress Px (+ Pn ⁇ Dn ⁇ Pe ⁇ De + Pm ⁇ Dm ⁇ Pf ⁇ Df) / (Dn + De + Dm + Df) ⁇ 0 can also be adopted.
  • Dn and Dm are 3 to 4 times as large as De and Df, respectively, and the inorganic films E and F function as moisture-proof (barrier) films and the inorganic films N and M function as stress adjusting films.
  • This configuration is suitable for forming a bottom gate type TFT using, for example, an oxide semiconductor as a channel in the TFT layer 4.
  • the inorganic film E having a thickness of De and a stress of ⁇ Pe (compressive stress), and having a thickness of Dn and a stress Is an inorganic film N having a thickness of Df and a stress of -Pf (compressive stress), and an inorganic film M having a thickness of Dm and a stress of + Pm (compressive stress).
  • the average stress Px ( ⁇ Pe ⁇ De + Pn ⁇ Dn ⁇ Pf ⁇ Df + Pm ⁇ Dm) / (De + Dn + Df + Dm) ⁇ 0 can also be adopted.
  • Dn and Dm are 3 to 4 times as large as De and Df, respectively, and the inorganic films E and F function as moisture-proof (barrier) films and the inorganic films N and M function as stress adjusting films.
  • This configuration is suitable for forming a bottom gate type TFT using, for example, an oxide semiconductor as a channel in the TFT layer 4.
  • the average stress Pt of the entire laminated body 7 in FIG. Specifically, in the laminate 7 shown in FIG. 4A, the average stress of the resin layer 12 (for example, polyimide film) and the inorganic layer 3 is 1.0 to 2.0 [MPa], and the entire laminate 7
  • the average stress Pt is preferably -10 [MPa] to +10 [MPa].
  • the non-display portion NA (see FIG. 2) having a laminated structure different from that of the display portion DA is inclined in the negative direction compared to the display portion DA, so that the gate of the non-display portion NA as shown in FIG. At least part of the insulating film 16 (compressive stress) is pierced or thinned, or at least part of the first interlayer insulating film 18 (compressive stress) of the non-display area NA is pierced or thinned.
  • the inclination in the negative direction is corrected, and the curl when the glass substrate 50 is peeled off is corrected. It can also be prevented.
  • the second sealing film 27 thin organic insulating film that generates tensile stress is not formed particularly in the terminal portion XA among the non-display portions NA, the structure of the inorganic insulating film in the TFT layer 4 is changed as described above. It is desirable to perform stress correction by the above.
  • FIG. 8A shows a case where a plurality of the laminated bodies of FIG. 4A are formed on the same mother glass 50 (average stress Px ⁇ 0 of the inorganic layer 3).
  • the edge of the stop film 28 is located inside the inorganic insulating film 4z in the TFT layer, but there is room for improvement in this respect. That is, as shown in FIG. 8B, in each stacked body, the inorganic insulating film 4z in the TFT layer (for example, at least one of the gate insulating film 16 and the first and second interlayer insulating films 18 and 20 having compressive stress).
  • the average stress of the non-display part can be corrected in a positive direction.
  • a resin layer, an inorganic layer having an average stress of zero or tensile stress, a TFT layer, an OLED element layer, and a sealing layer are laminated in this order on the support substrate. And a step of separating the support substrate from the laminate.
  • the inorganic layer includes a first inorganic film (for example, an inorganic insulating film) having a tensile stress and a second inorganic film (for example, an inorganic insulating film) having a compressive stress.
  • a first inorganic film for example, an inorganic insulating film
  • a second inorganic film for example, an inorganic insulating film
  • the support substrate is peeled off.
  • the inorganic layer is formed so as to be in contact with the resin layer.
  • a flexible lower film is bonded to the lower side of the resin layer.
  • the second inorganic film is formed on the upper side of the first inorganic film.
  • the first inorganic film is formed thicker than the second inorganic film.
  • each of the first inorganic film and the second inorganic film is formed by a CVD method.
  • the first inorganic film and the second inorganic film are made of different inorganic compounds.
  • the first inorganic film is made of silicon oxynitride.
  • the second inorganic film is made of silicon nitride or silicon oxide.
  • the first inorganic film functions as a stress adjusting film.
  • the second inorganic film functions as a barrier film.
  • the inorganic layer includes a third inorganic film (for example, an inorganic insulating film) that functions as a semiconductor base coat film of the TFT layer.
  • a third inorganic film for example, an inorganic insulating film
  • the edge of at least one inorganic film (for example, inorganic insulating film) included in the TFT layer is accommodated inside the inorganic film (for example, inorganic insulating film) included in the sealing layer in plan view. .
  • a terminal portion including the resin layer, the inorganic layer, and the TFT layer and not including the OLED element layer and the sealing layer is formed.
  • the support substrate is separated by irradiating the lower surface of the translucent support substrate with a laser.
  • the absolute value of the average stress of the laminate before separating the support substrate is 10.0 [MPa] or less.
  • the first inorganic film, the second inorganic film, and the third inorganic film are formed sequentially from the resin layer side.
  • the manufacturing apparatus for an OLED panel according to aspect 20 is a laminate in which a resin layer, an inorganic layer having an average stress of zero or tensile stress, a TFT layer, an OLED element layer, and a sealing layer are laminated in this order on the support substrate. And the step of separating the support substrate from the laminate.
  • the present invention is not limited to the above-described embodiments, and embodiments obtained by appropriately combining technical means disclosed in different embodiments are also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

支持基板（５０）の上側に、樹脂層（１２）、平均応力（Ｐｘ）がゼロまたは引っ張り応力である無機層（３）、ＴＦＴ層（４）、ＯＬＥＤ素子層（５）、および封止層（６）をこの順に積層して積層体（７）とする工程と、支持基板（５０）を積層体（７）から分離する工程とを含む。

Description

ＯＬＥＤパネルの製造方法、ＯＬＥＤパネルの製造装置
　本発明は、ＯＬＥＤパネルの製造方法に関する。
　フレキシブルなＯＬＥＤ（有機発光ダイオード）パネルの製造工程では、例えば、ガラス基板等の支持基板の上側に、プラスチック層、アンダーコート層、ＴＦＴ層、発光素子層、封止層、カバー基板などからなる積層体を形成し、その後、ガラス基板の下面側から前記積層体にレーザ等を照射し、支持基板を剥離する（特許文献１参照）。
特開２０１５－１９４６４２号公報（２０１５年１１月５日公開）
　一般に、アンダーコート層およびＴＦＴ層には圧縮応力が生じるため、支持基板を剥離する（すなわち、圧縮応力を開放する）と、これらの層が伸長して積層体に反り（カール）や皺が生じ、その後の工程に悪影響を及ぼすという問題がある。
　支持基板の上側に、樹脂層、平均応力がゼロまたは引っ張り応力である無機層、ＴＦＴ層、ＯＬＥＤ素子層、および封止層をこの順に積層して積層体とする工程と、前記支持基板を前記積層体から分離する工程とを行う。
　平均応力がゼロまたは引っ張り応力である無機層を形成することで、前記積層体の平均応力をゼロに近づけることができ、積層体を支持基板から分離した時に生じる反りや皺を抑制することができる。
本実施形態にかかるＯＬＥＤパネルの平面図である。 図１のａ－ａ断面図である。 図１のｂ－ｂ断面図である。 ＯＬＥＤパネルの製造方法を示す模式図である。 無機層の形成例を示す模式図である。 無機層のさらなる形成例を示す模式図である。 非表示部の形成例を示す模式図である。 ＯＬＥＤパネルの別の製造工程を示す断面図である。
　以下に、図１～図６に基づき、本発明の実施形態を説明する。ただし、これら実施形態は例示に過ぎない。
　図１は、本実施形態にかかるＯＬＥＤパネルの平面図であり、図２は、図１のａ－ａ断面図、図３は図１のｂ－ｂ断面図である。
　図１～図３に示すように、ＯＬＥＤパネル２は、下面フィルム１０と、接着層１２と、樹脂層１２と、樹脂層１２の上側に形成される無機層３と、無機層３の上側に形成される半導体膜１５と、半導体膜１５の上側に形成されるゲート絶縁膜１６と、ゲート絶縁膜１６の上側に形成されるゲート電極Ｇと、ゲート電極Ｇの上側に形成される第１層間絶縁膜１８と、第１層間絶縁膜１８の上側に形成される第２層間絶縁膜２０と、第２層間絶縁膜２０の上側に形成される、ソース電極Ｓ、ドレイン電極Ｄおよび端子Ｔと、ソース電極Ｓおよびドレイン電極Ｄの上側に形成される平坦化膜２１と、平坦化膜２１の上側に形成されるアノード電極２２と、表示領域ＤＣのサブピクセルを規定する隔壁２３ｃと、非表示領域ＮＡに形成されるバンク２３ｂと、アノード電極２２の上側に形成される有機ＥＬ（有機エレクトロルミネッセンス）層２４と、有機ＥＬ層２４の上側に形成されるカソード電極２５と、隔壁２３ｃおよびカソード電極２５を覆う第１封止膜２６と、第１封止膜２６を覆う第２封止膜２７と、第２封止膜２７を覆う第３封止膜２８と、接着層８と、上面フィルム９とを備え、可撓性を有している。
　非表示部ＮＡの端子部ＸＡには、ＯＬＥＤ素子層５および封止層６が形成されず、ＴＦＴ層４の最上面に、外部接続用の端子Ｔが形成される。
　下面フィルム１０は、例えば絶縁性のフレキシブル材で構成される。樹脂層１３は、例えばポリイミドで構成される。防湿機能をもつ無機層３は、バリア膜（防湿膜）および応力調整膜を含む、複数の絶縁性の無機膜で構成される（後述）。
　半導体膜１５は、例えば低温ポリシリコン（ＬＰＴＳ）あるいは酸化物半導体で構成される。ゲート絶縁膜１６は、例えば酸化シリコン（ＳｉＯｘ）あるいは窒化シリコン（ＳｉＮｘ）、またはこれらの積層膜によって構成される。ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、および端子Ｔは、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。なお、図２等では、半導体膜１５をチャネルとするＴＦＴ（薄膜トランジスタ）がトップゲート構造で示されているが、ボトムゲート構造でもよい（例えば、ＴＦＴのチャネルが酸化物半導体の場合）。
　第１層間絶縁膜１８および第２層間絶縁膜２０は、例えば酸化シリコン（ＳｉＯｘ）あるいは窒化シリコン（ＳｉＮｘ）によって構成することができる。平坦化膜２１は、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。アノード電極２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇを含む合金との積層によって構成され、光反射性を有する。
　半導体膜１５、ゲート絶縁膜１６、ゲート電極Ｇ、第１層間絶縁膜１８、第２層間絶縁膜２０、ソース電極Ｓおよびドレイン電極Ｄは、ＴＦＴ層４に含まれる。
　隔壁２３ｃおよびバンク２３ｂは、ポリイミド、アクリル等の塗布可能な感光性有機材料を用いて、例えば同一工程で形成することができる。平坦化膜２１および隔壁２３ｃは表示領域ＤＡに形成される（非表示領域ＮＡには形成されない）。非表示領域ＮＡのバンク２３ｂは第２層間絶縁膜２０上に形成される。バンク２３ｂは第２封止膜２７のエッジを規定する。
　有機ＥＬ層２４は、蒸着法あるいはインクジェット法によって、隔壁２３ｃによって囲まれた領域（サブピクセル領域）に形成される。有機ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。カソード電極２５は、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zincum Oxide）等の透明金属で構成することができる。
　アノード電極２２およびカソード電極２５と、これらに挟まれた有機ＥＬ層２４とによってＯＬＥＤ（有機発光ダイオード）素子層５が構成される。ＯＬＥＤ素子層５では、アノード電極２２およびカソード電極２５間の駆動電流によって正孔と電子が発光層内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。放出された光はＯＬＥＤパネル２の上側に向けて出射する。
　第１封止膜２６および第３封止膜２８は、例えば酸化シリコン（ＳｉＯｘ）あるいは窒化シリコン（ＳｉＮｘ）によって構成することができる。第２封止膜２７は、第１封止膜２６および第３封止膜２８よりも厚い、透光性の有機絶縁膜であり、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。ＯＬＥＤ素子層５側から順に積層された、第１封止膜２６、第２封止膜２７、および第３封止膜２８によって封止層６が構成される。封止層６は、ＯＬＥＤ素子層５を覆い、水、酸素等の異物のＯＬＥＤ素子層５への浸透を防いでいる。
　上面フィルム９は、例えば透光性のフレキシブル材で構成される。
　図４（ａ）～（ｄ）はＯＬＥＤパネル２の製造工程を示す模式図である。まず、図４（ａ）に示すように、ガラス基板（支持基板）５０の上側に、樹脂層１２、防湿機能をもつ無機層３、ＴＦＴ層４、ＯＬＥＤ素子層５、および封止層６をこの順に積層して可撓性の積層体７とし、封止層５上に接着層８を介して可撓性の上面フィルム９を接着する。
　ここでは、無機層３の平均応力Ｐｘがゼロまたは正の値（引っ張り応力）であり、ＴＦＴ層４の平均応力Ｐｙが負の値（圧縮応力）である。次いで、図４（ｂ）に示すように、ガラス基板５０の下面にレーザ光ＬＺを照射し、図４（ｃ）に示すように、積層体７からガラス基板５０を分離（剥離）する。次いで、図４（ｄ）に示すように、積層体７の下面（樹脂層１２の下面）に接着層１１を介して可撓性の下面フィルム１０を接着する。図４（ａ）～（ｄ）に示される各工程は、ＯＬＥＤパネルの製造装置によって行われる。
　ＣＶＤ法等によって基板上に成膜すると、膜内には、厚み方向の断面の法線方向に応力（単位面積当たりの力）が生じる。この応力には、膜を縮める方向の外力に応じる力である圧縮応力（単位：パスカル）と、膜を引っ張る方向の外力に応じる力である引っ張り応力（単位：パスカル）とがあり、圧縮応力をマイナスの値、引っ張り応力をプラスの値で表す。
　圧縮応力を有する膜は、外力がなくなる（圧縮応力が開放される）と伸長し、引っ張り応力を有する膜は、外力がなくなる（引っ張り応力が開放される）と縮む。成膜時に生じる応力は、成膜する物質、成膜条件および成膜する下地等によって決まる。
　〔実施形態１〕
　図５は、無機層の形成例を示す模式図である。図４（ａ）の無機層３は、例えば図５（ａ）のように、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である下側（樹脂層側）の無機膜Ｆと、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である上側（ＴＦＴ層側）の無機膜Ｎとで構成され、平均応力Ｐｘ＝（－Ｐｆ×Ｄｆ＋Ｐｎ×Ｄｎ）／（Ｄｆ＋Ｄｎ）≧０とされる。
　無機膜Ｆは、例えば窒化シリコン（ＳｉＮｘ）あるいは酸化シリコン（ＳｉＯｘ）で構成することができ、無機膜Ｎは、例えば、酸窒化シリコン（ＳｉＮｘＯｙ）で構成することができる。この場合、無機膜Ｆは防湿（バリア）膜、無機膜Ｎは応力調整膜として機能する。
　無機膜Ｆおよび無機膜Ｎは、例えば、プラズマＣＶＤ装置を用いて成膜することができる。具体的には、樹脂層１２が形成されたガラス基板５０を真空室内に配置し、真空室内に、モノシラン、アンモニア、窒素、水素等の混合ガスを導入し、プラズマ放電を行うことによって、厚みがＤｆで応力が－Ｐｆの無機膜Ｆ（窒化シリコン膜）を形成する。次に、樹脂層１２および無機膜Ｆが形成されたガラス基板５０を真空室内に配置し、真空室内に、モノシラン、アンモニア、一酸化二窒素、窒素、水素、等の混合ガスを導入し、プラズマ放電を行うことによって、厚みがＤｎで応力が＋Ｐｎの無機膜Ｎ（酸窒化シリコン膜）を形成する。
　ここでは、ＤｎをＤｆの３～４倍とし、無機膜Ｆを形成するときの各ガス流量（モノシラン流量、アンモニア流量、窒素流量、水素流量）および無機膜Ｎを形成するときの各ガス流量（モノシラン流量、アンモニア流量、窒素流量、一酸化二窒素流量）を、Ｐｘ≧０となるように設定している。
　従来のＯＬＥＤパネルの製法では、積層体（アンダーコート層、ＴＦＴ層、ＯＬＥＤ素子層、および封止層）を形成した時に、アンダーコート層の平均応力およびＴＦＴ層の平均応力それぞれがマイナス（圧縮応力）で、積層体全体の平均応力もマイナス（圧縮応力）となっていたため、ガラス基板を剥離したとき（各層の応力が開放されたとき）に、上面フィルムに対して積層体が伸長し、積層体にカールや皺が発生するという問題があったが、図４（ａ）および図５（ａ）に示すように無機層３の平均応力Ｐｘ≧０とすることで、ガラス基板５０を剥離したときの積層体７の伸長が低減し、積層体７にカールや皺が生じにくくなる。これにより、後工程での取り扱いが容易になる。図５（ａ）の構成は、ＴＦＴ層４に例えば酸化物半導体をチャネルとするボトムゲート型ＴＦＴを形成する場合に好適である。
　図４（ａ）の無機層３については、例えば図５（ｂ）のように、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である上側の無機膜Ｆと、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である下側の無機膜Ｎとで構成し、平均応力Ｐｘ＝（－Ｐｆ×Ｄｆ＋Ｐｎ×Ｄｎ）／（Ｄｆ＋Ｄｎ）≧０とすることもできる。ここでは、ＤｎをＤｆの３～４倍としている。
　図４（ａ）の無機層３については、例えば図５（ｃ）のように、樹脂層側から、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である無機膜Ｆ、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である無機膜Ｎ、厚みがＤｋで応力が－Ｐｋ（圧縮応力）である無機膜Ｋ、がこの順に積層され、平均応力Ｐｘ＝（－Ｐｆ×Ｄｆ＋Ｐｎ×Ｄｎ－Ｐｋ×Ｄｋ）／（Ｄｆ＋Ｄｎ＋Ｄｋ）≧０である構成とすることもできる。ここでは、ＤｎをＤｆ、Ｄｋそれぞれの４～６倍とし、無機膜Ｆを防湿（バリア）膜、無機膜Ｎを応力調整膜、無機膜Ｋを半導体のベースコート膜として機能させている。この構成は、ＴＦＴ層４に例えばＬＴＰＳをチャネルとするトップゲート型ＴＦＴを形成する場合に好適である。
　図４（ａ）の無機層３については、例えば図５（ｄ）のように、樹脂層側から、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である無機膜Ｎ、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である無機膜Ｆ、厚みがＤｍで応力が＋Ｐｍ（圧縮応力）である無機膜Ｍ、がこの順に積層され、平均応力Ｐｘ＝（＋Ｐｎ×Ｄｎ－Ｐｆ×Ｄｆ＋Ｐｍ×Ｄｍ）／（Ｄｎ＋Ｄｆ＋Ｄｍ）≧０である構成とすることもできる。ここでは、無機膜Ｆを防湿（バリア）膜、無機膜Ｎ・Ｍを応力調整膜として機能させている。この構成は、ＴＦＴ層４に例えば酸化物半導体をチャネルとするボトムゲート型ＴＦＴを形成する場合に好適である。
　図４（ａ）の無機層３については、例えば図６（ａ）のように、樹脂層側から、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である無機膜Ｎ、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である無機膜Ｆ、厚みがＤｋで応力が－Ｐｋ（圧縮応力）である無機膜Ｋがこの順に積層され、平均応力Ｐｘ＝（＋Ｐｎ×Ｄｎ－Ｐｆ×Ｄｆ－Ｐｋ×Ｄｋ）／（Ｄｎ＋Ｄｆ＋Ｄｋ）≧０である構成とすることもできる。ここでは、ＤｎをＤｆ、Ｄｋそれぞれの４～６倍とし、無機膜Ｆを防湿（バリア）膜、無機膜Ｎを応力調整膜、無機膜Ｋを半導体のベースコート膜として機能させている。この構成は、ＴＦＴ層４に例えばＬＴＰＳをチャネルとするトップゲート型ＴＦＴを形成する場合に好適である。
　図４（ａ）の無機層３については、例えば図６（ｂ）のように、樹脂層側から、厚みがＤｅで応力が－Ｐｅ（圧縮応力）である無機膜Ｅ、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である無機膜Ｎ、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である無機膜Ｆ、厚みがＤｋで応力が－Ｐｋ（圧縮応力）である無機膜Ｋがこの順に積層され、平均応力Ｐｘ＝（－Ｐｅ×Ｄｅ＋Ｐｎ×Ｄｎ－Ｐｆ×Ｄｆ－Ｐｋ×Ｄｋ）／（Ｄｅ＋Ｄｎ＋Ｄｆ＋Ｄｋ）≧０である構成とすることもできる。ここでは、ＤｎをＤｆ、Ｄｅそれぞれの８～１２倍とし、無機膜Ｅ・Ｆを防湿（バリア）膜、無機膜Ｎを応力調整膜、無機膜Ｋを半導体のベースコート膜として機能させている。このように、２つの防湿（バリア）膜を別々の層（応力調整膜の両側）に配置することで異物のカバレッジ性が向上し、防湿性能の改善を図ることができる。この構成は、ＴＦＴ層４に例えばＬＴＰＳをチャネルとするトップゲート型ＴＦＴを形成する場合に好適である。
　図４（ａ）の無機層３については、例えば図６（ｃ）のように、樹脂層側から、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である無機膜Ｎ、厚みがＤｅで応力が－Ｐｅ（圧縮応力）である無機膜Ｅ、厚みがＤｍで応力が＋Ｐｍ（圧縮応力）である無機膜Ｍ、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である無機膜Ｆがこの順に積層され、平均応力Ｐｘ＝（＋Ｐｎ×Ｄｎ－Ｐｅ×Ｄｅ＋Ｐｍ×Ｄｍ－Ｐｆ×Ｄｆ）／（Ｄｎ＋Ｄｅ＋Ｄｍ＋Ｄｆ）≧０である構成とすることもできる。ここでは、Ｄｎ、ＤｍをＤｅ、Ｄｆそれぞれの３～４倍とし、無機膜Ｅ・Ｆを防湿（バリア）膜、無機膜Ｎ・Ｍを応力調整膜として機能させている。この構成は、ＴＦＴ層４に例えば酸化物半導体をチャネルとするボトムゲート型ＴＦＴを形成する場合に好適である。
　図４（ａ）の無機層３については、例えば図６（ｄ）のように、樹脂層側から、厚みがＤｅで応力が－Ｐｅ（圧縮応力）である無機膜Ｅ、厚みがＤｎで応力が＋Ｐｎ（引っ張り応力）である無機膜Ｎ、厚みがＤｆで応力が－Ｐｆ（圧縮応力）である無機膜Ｆ、厚みがＤｍで応力が＋Ｐｍ（圧縮応力）である無機膜Ｍがこの順に積層され、平均応力Ｐｘ＝（－Ｐｅ×Ｄｅ＋Ｐｎ×Ｄｎ－Ｐｆ×Ｄｆ＋Ｐｍ×Ｄｍ）／（Ｄｅ＋Ｄｎ＋Ｄｆ＋Ｄｍ）≧０である構成とすることもできる。ここでは、Ｄｎ、ＤｍをＤｅ、Ｄｆそれぞれの３～４倍とし、無機膜Ｅ・Ｆを防湿（バリア）膜、無機膜Ｎ・Ｍを応力調整膜として機能させている。この構成は、ＴＦＴ層４に例えば酸化物半導体をチャネルとするボトムゲート型ＴＦＴを形成する場合に好適である。
　なお、ガラス基板５０を剥離したときのカールをできだけ抑えるには、図４（ａ）の積層体７全体の平均応力Ｐｔをゼロに近づけることが望ましい。具体的には、図４（ａ）に示す積層体７において、樹脂層１２（例えば、ポリイミド膜）および無機層３の平均応力を１．０～２．０〔ＭＰａ〕とし、積層体７全体の平均応力Ｐｔを－１０〔ＭＰａ〕～＋１０〔ＭＰａ〕とすることが望ましい。
　〔実施形態２〕
　なお、表示部ＤＡと積層構造が異なる非表示部ＮＡ（図２参照）については、表示部ＤＡと比較して平均応力がマイナス方向に傾くことから、図７のように非表示部ＮＡのゲート絶縁膜１６（圧縮応力）の少なくとも一部を刳り貫いたり薄くしたりする、または、非表示部ＮＡの第１層間絶縁膜１８（圧縮応力）の少なくとも一部を刳り貫いたり薄くしたりする、あるいは、非表示部ＮＡの第２層間絶縁膜２０（圧縮応力）の少なくとも一部を刳り貫いたり薄くしたりすることでマイナス方向への傾きを補正し、ガラス基板５０を剥離したときのカールを防ぐこともできる。
　非表示部ＮＡの中でも特に端子部ＸＡには引っ張り応力が生じる第２封止膜２７（厚い有機絶縁膜）が形成されないため、前記のようにＴＦＴ層４内における無機絶縁膜の構造を変えることによる応力補正を行うことが望ましい。
　図８（ａ）は同一のマザーガラス５０上に図４（ａ）の積層体を複数形成した場合を示しているおり（無機層３の平均応力Ｐｘ≧０）、平面視において、第３封止膜２８のエッジがＴＦＴ層内の無機絶縁膜４ｚの内側に位置するが、この点について工夫の余地がある。すなわち、図８（ｂ）のように、各積層体において、ＴＦＴ層内の無機絶縁膜４ｚ（圧縮応力をもつ、例えばゲート絶縁膜１６、第１および第２層間絶縁膜１８・２０の少なくとも１つ）のエッジを第３封止膜２８の内側に収めることで、非表示部（特に、第２封止膜２７と重ならない周辺部）の平均応力をプラスの向きに補正することができる。
〔まとめ〕
　態様１のＯＬＥＤパネルの製造方法は、支持基板の上側に、樹脂層、平均応力がゼロまたは引っ張り応力である無機層、ＴＦＴ層、ＯＬＥＤ素子層、および封止層をこの順に積層して積層体とする工程と、前記支持基板を前記積層体から分離する工程とを含む。
　態様２では、前記無機層に、引っ張り応力を有する第１無機膜（例えば、無機絶縁膜）と、圧縮応力を有する第２無機膜（例えば、無機絶縁膜）とを含む。
　態様３では、前記封止層上に可撓性の上面フィルムを接着した後に前記支持基板を剥離する。
　態様４では、前記樹脂層に接するように前記無機層を形成する。
　態様５では、前記支持基板を分離した後、樹脂層の下側に可撓性の下面フィルムを接着する。
　態様６では、前記第２無機膜を前記第１無機膜の上側に形成する。
　態様７では、前記第１無機膜を前記第２無機膜よりも厚く形成する。
　態様８では、前記第１無機膜および第２無機膜それぞれをＣＶＤ法により形成する。
　態様９では、前記第１無機膜および第２無機膜を異なる無機化合物で構成する。
　態様１０では、前記第１無機膜を酸窒化シリコンで構成する。
　態様１１では、前記第２無機膜を窒化シリコンあるいは酸化シリコンで構成する。
　態様１２では、前記第１無機膜を応力調整膜として機能させる。
　態様１３では、前記第２無機膜をバリア膜として機能させる。
　態様１４では、前記無機層に、前記ＴＦＴ層の半導体のベースコート膜として機能する第３無機膜（例えば、無機絶縁膜）を含む。
　態様１５では、平面視において、前記ＴＦＴ層に含まれる少なくとも１つの無機膜（例えば、無機絶縁膜）のエッジを、前記封止層に含まれる無機膜（例えば、無機絶縁膜）の内側に収める。
　態様１６では、前記樹脂層、前記無機層および前記ＴＦＴ層を含み、前記ＯＬＥＤ素子層および前記封止層を含まない端子部を形成する。
　態様１７では、透光性の前記支持基板の下面にレーザを照射することで前記支持基板を分離する。
　態様１８では、支持基板を分離する前の、前記積層体の平均応力の絶対値が、１０．０〔ＭＰａ〕以下である。
　態様１９では、樹脂層側から順に、第１無機膜、第２無機膜膜、および第３無機膜を形成する。
　態様２０のＯＬＥＤパネルの製造装置は、支持基板の上側に、樹脂層、平均応力がゼロまたは引っ張り応力である無機層、ＴＦＴ層、ＯＬＥＤ素子層、および封止層をこの順に積層して積層体とする工程と、前記支持基板を前記積層体から分離する工程とを行う。
　本発明は上述した実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　２　ＯＬＥＤパネル
　３　無機層
　４　ＴＦＴ層
　５　ＯＬＥＤ素子層
　６　封止層
　７　積層体
　９　上面フィルム
　１０　下面フィルム
　２３ｂ　バンク
　２６　第１封止膜
　２７　第２封止膜
　２８　第３封止膜
　５０　ガラス基板
　ＸＡ　端子部
ＤＡ　表示部
ＮＡ　非表示部
　Ｐｘ　無機層の平均応力
　Ｐｙ　ＴＦＴ層の平均応力
　Ｐｔ　積層体の平均応力
 

Claims (20)

  1. 　支持基板の上側に、樹脂層、平均応力がゼロまたは引っ張り応力である無機層、ＴＦＴ層、ＯＬＥＤ素子層、および封止層をこの順に積層して積層体とする工程と、前記支持基板を前記積層体から分離する工程とを含むＯＬＥＤパネルの製造方法。
  2. 　前記無機層に、引っ張り応力を有する第１無機膜と、圧縮応力を有する第２無機膜とを含む請求項１記載のＯＬＥＤパネルの製造方法。
  3. 　前記封止層上に可撓性の上面フィルムを接着した後に前記支持基板を剥離する請求項１または２記載のＯＬＥＤパネルの製造方法。
  4. 　前記樹脂層に接するように前記無機層を形成する請求項１～３のいずれか１項に記載のＯＬＥＤパネルの製造方法。
  5. 　前記支持基板を分離した後、樹脂層の下側に可撓性の下面フィルムを接着する請求項１～４のいずれか１項に記載のＯＬＥＤパネルの製造方法。
  6. 　前記第２無機膜を前記第１無機膜の上側に形成する請求項２記載のＯＬＥＤパネルの製造方法。
  7. 　前記第１無機膜を前記第２無機膜よりも厚く形成する請求項２記載のＯＬＥＤパネルの製造方法。
  8. 　前記第１無機膜および第２無機膜それぞれをＣＶＤ法により形成する請求項２記載のＯＬＥＤパネルの製造方法。
  9. 　前記第１無機膜および第２無機膜を異なる無機化合物で構成する請求項２記載のＯＬＥＤパネルの製造方法。
  10. 　前記第１無機膜を酸窒化シリコンで構成する請求項２に記載のＯＬＥＤパネルの製造方法。
  11. 　前記第２無機膜を窒化シリコンあるいは酸化シリコンで構成する請求項２に記載のＯＬＥＤパネルの製造方法。
  12. 　前記第１無機膜を応力調整膜として機能させる請求項２に記載のＯＬＥＤパネルの製造方法。
  13. 　前記第２無機膜をバリア膜として機能させる請求項２に記載のＯＬＥＤパネルの製造方法。
  14. 　前記無機層に、前記ＴＦＴ層の半導体のベースコート膜として機能する第３無機膜を含む請求項２に記載のＯＬＥＤパネルの製造方法。
  15. 　平面視において、前記ＴＦＴ層に含まれる少なくとも１つの無機膜のエッジを、前記封止層に含まれる無機膜の内側に収める請求項１～１４のいずれか１項に記載のＯＬＥＤパネルの製造方法。
  16. 　前記樹脂層、前記無機層および前記ＴＦＴ層を含み、前記ＯＬＥＤ素子層および前記封止層を含まない端子部を形成する請求項１～１５のいずれか１項に記載のＯＬＥＤパネルの製造方法。
  17. 　透光性の前記支持基板の下面にレーザを照射することで前記支持基板を分離する請求項１～１６のいずれか１項に記載のＯＬＥＤパネルの製造方法。
  18. 　支持基板を分離する前の、前記積層体の平均応力の絶対値が、１０．０〔ＭＰａ〕以下である請求項１～１７のいずれか１項に記載のＯＬＥＤパネルの製造方法。
  19. 　樹脂層側から順に、第１無機膜、第２無機膜膜、および第３無機膜を形成する請求項１４に記載のＯＬＥＤパネルの製造方法。
  20. 　支持基板の上側に、樹脂層、平均応力がゼロまたは引っ張り応力である無機層、ＴＦＴ層、ＯＬＥＤ素子層、および封止層をこの順に積層して積層体とする工程と、前記支持基板を前記積層体から分離する工程とを行うＯＬＥＤパネルの製造装置。
PCT/JP2017/002594 2017-01-25 2017-01-25 Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置 WO2018138812A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2017/002594 WO2018138812A1 (ja) 2017-01-25 2017-01-25 Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置
US16/478,936 US11367844B2 (en) 2017-01-25 2017-01-25 OLED panel production method and OLED panel production apparatus
CN201780083911.7A CN110192432A (zh) 2017-01-25 2017-01-25 Oled面板的制造方法和oled面板的制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/002594 WO2018138812A1 (ja) 2017-01-25 2017-01-25 Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置

Publications (1)

Publication Number Publication Date
WO2018138812A1 true WO2018138812A1 (ja) 2018-08-02

Family

ID=62978191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/002594 WO2018138812A1 (ja) 2017-01-25 2017-01-25 Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置

Country Status (3)

Country Link
US (1) US11367844B2 (ja)
CN (1) CN110192432A (ja)
WO (1) WO2018138812A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167174A1 (ja) * 2018-02-28 2019-09-06 シャープ株式会社 表示装置
CN112002708B (zh) * 2020-08-11 2023-04-07 深圳市华星光电半导体显示技术有限公司 阵列基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041147A1 (en) * 2002-08-31 2004-03-04 Lg.Philips Lcd Co., Ltd. Organic electro-luminescent display device and method of fabricating the same
JP2007114789A (ja) * 2005-10-21 2007-05-10 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法
KR100759087B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 플렉시블 기판의 버퍼층 증착 방법
JP2008270172A (ja) * 2007-03-26 2008-11-06 Fuji Electric Holdings Co Ltd 有機ｅｌ素子の製造方法
JP2011199192A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ
US20140145587A1 (en) * 2012-11-26 2014-05-29 Samsung Display Co., Ltd., Display device, method of manufacturing the display device and carrier substrate for manufacturing display device
JP2016038556A (ja) * 2014-08-11 2016-03-22 株式会社ジャパンディスプレイ フレキシブル表示装置の製造方法
WO2017002372A1 (ja) * 2015-07-01 2017-01-05 シャープ株式会社 表示装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165576B (zh) * 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
WO2014034051A1 (ja) * 2012-08-29 2014-03-06 シャープ株式会社 有機ｅｌ表示装置の製造方法およびその方法により製造された有機ｅｌ表示装置
JP2015194642A (ja) 2014-03-31 2015-11-05 株式会社東芝 フレキシブルデバイスの製造方法及び装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041147A1 (en) * 2002-08-31 2004-03-04 Lg.Philips Lcd Co., Ltd. Organic electro-luminescent display device and method of fabricating the same
JP2007114789A (ja) * 2005-10-21 2007-05-10 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法
KR100759087B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 플렉시블 기판의 버퍼층 증착 방법
JP2008270172A (ja) * 2007-03-26 2008-11-06 Fuji Electric Holdings Co Ltd 有機ｅｌ素子の製造方法
JP2011199192A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ
US20140145587A1 (en) * 2012-11-26 2014-05-29 Samsung Display Co., Ltd., Display device, method of manufacturing the display device and carrier substrate for manufacturing display device
JP2016038556A (ja) * 2014-08-11 2016-03-22 株式会社ジャパンディスプレイ フレキシブル表示装置の製造方法
WO2017002372A1 (ja) * 2015-07-01 2017-01-05 シャープ株式会社 表示装置の製造方法

Also Published As

Publication number Publication date
US20210288274A1 (en) 2021-09-16
US11367844B2 (en) 2022-06-21
CN110192432A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
JP6986115B2 (ja) 有機発光表示装置及びその製造方法
US9825105B2 (en) Flexible display apparatus and method of fabricating the same
US9570471B2 (en) Organic light emitting display device and method of manufacturing the same
KR101149433B1 (ko) 플렉서블 표시 장치 및 그 제조 방법
US8637333B2 (en) Organic light emitting diode display and manufacturing method of the same
US8466456B2 (en) Organic light-emitting display device and method of manufacturing the same
TWI496123B (zh) 用於可撓性顯示裝置之基板部分、製造該基板部分之方法及製造該顯示裝置之方法
US10374096B2 (en) Semiconductor device
US20160064461A1 (en) Flexible Organic Light Emitting Diode Display Panel
TWI674689B (zh) 顯示裝置及其製造方法
WO2018154721A1 (ja) Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネル、ｏｌｅｄパネルの製造装置
US9450212B2 (en) Manufacturing method of organic light emitting diode display
KR20140097940A (ko) 실리콘 산화물과 실리콘 질화물을 포함하는 배리어층을 구비한 ｔｆｔ기판, 상기 ｔｆｔ 기판을 포함하는 유기 발광 표시 장치 및 상기 tft 기판의 제조 방법
US20190123118A1 (en) Organic electroluminescent display panel, preparation method thereof, and display device
KR20170082174A (ko) 대면적 미러 표시 장치 및 이의 제조 방법
KR102169862B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US9608233B2 (en) Display device
WO2018138812A1 (ja) Ｏｌｅｄパネルの製造方法、ｏｌｅｄパネルの製造装置
JP6322380B2 (ja) 表示装置
KR20190081337A (ko) 계단식 적층 구조를 갖는 구부림 표시장치
WO2019038884A1 (ja) 表示装置
WO2019069352A1 (ja) 表示デバイスの製造方法、表示デバイスの製造装置
CN212182364U (zh) 一种柔性amoled面板封装结构
WO2018179266A1 (ja) Ｅｌデバイスの製造方法及びｅｌデバイスの製造装置
WO2020065966A1 (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17894536

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17894536

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP