CN112002708B - 阵列基板 - Google Patents
阵列基板 Download PDFInfo
- Publication number
- CN112002708B CN112002708B CN202010801680.2A CN202010801680A CN112002708B CN 112002708 B CN112002708 B CN 112002708B CN 202010801680 A CN202010801680 A CN 202010801680A CN 112002708 B CN112002708 B CN 112002708B
- Authority
- CN
- China
- Prior art keywords
- layer
- compressive stress
- inorganic
- substrate
- neutralizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 107
- 239000010410 layer Substances 0.000 claims abstract description 414
- 230000003472 neutralizing effect Effects 0.000 claims abstract description 72
- 238000006386 neutralization reaction Methods 0.000 claims abstract description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000002346 layers by function Substances 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 17
- 239000000463 material Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 12
- 238000002161 passivation Methods 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000010405 anode material Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板，其包括基底、衬底结构层、薄膜晶体管功能层和至少一压应力中和层，所述衬底结构层设置于所述基底上；所述薄膜晶体管功能层设置于所述衬底结构层上；所述压应力中和层至少集成在所述衬底结构层上，所述压应力中和层的张应力大于压应力。本申请改善了因氧化硅膜层的压应力大于张应力而发生的翘曲现象，提升了产品良率。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板。
背景技术
在顶栅型薄膜晶体管驱动的柔性OLED(有机发光二极管，Organic Light-Emitting Diode)产品中，阵列基板中的无机膜层如阻挡层、缓冲层等通常采用氧化硅制备得到。然而，在目前的无机膜层沉积工艺条件下，由于氧化硅膜层的压应力大于张应力，导致多层氧化硅膜层进行叠加时易发生翘曲现象，严重影响了后段蒸镀等制程的顺利进行，从而大大降低了产品良率。
发明内容
本申请提供一种阵列基板，以解决因氧化硅膜层的压应力大于张应力而发生翘曲的技术问题。
本申请提供一种阵列基板，其包括：
基底；
衬底结构层，所述衬底结构层设置于所述基底上；
薄膜晶体管功能层，所述薄膜晶体管功能层设置于所述衬底结构层上；以及
至少一压应力中和层，所述压应力中和层至少集成在所述衬底结构层上，所述压应力中和层的张应力大于压应力。
在本申请的阵列基板中，所述压应力中和层的数量为两层，两层所述压应力中和层分别为第一压应力中和层和第二压应力中和层；
所述衬底结构层包括依次设置的阻挡结构层和缓冲结构层，所述第一压应力中和层集成在所述阻挡结构层上，所述第二压应力中和层集成在所述缓冲结构层上。
在本申请的阵列基板中，所述阻挡结构层的压应力大于张应力，所述阻挡结构层包括依次设置在所述基底上的第一无机层和第二无机层，所述第一压应力中和层集成在所述第一无机层靠近所述基底的一侧上；
所述缓冲结构层的压应力大于张应力，所述缓冲结构层包括第三无机层，所述第二压应力中和层集成在所述第三无机层靠近所述基底的一侧上。
在本申请的阵列基板中，所述第一无机层的张应力大于压应力，所述第二无机层的压应力大于张应力；
所述第一压应力中和层与所述第一无机层的厚度之和大于所述第二无机层的厚度。
在本申请的阵列基板中，所述第一压应力中和层与所述第一无机层一体成型。
在本申请的阵列基板中，所述第一无机层包括氮化硅和/或氮氧化硅，所述第二无机层包括氧化硅；
所述第一压应力中和层包括氮化硅和/或氮氧化硅。
在本申请的阵列基板中，所述第三无机层的压应力大于张应力；
所述第二压应力中和层的厚度小于所述第三无机层的厚度。
在本申请的阵列基板中，所述压应力中和层的数量为一层；
所述衬底结构层包括依次设置的阻挡结构层和缓冲结构层，所述压应力中和层集成在所述阻挡结构层或所述缓冲结构层上。
在本申请的阵列基板中，所述阻挡结构层的压应力大于张应力，所述阻挡结构层包括依次设置在所述基底上的第一无机层和第二无机层，所述压应力中和层集成在所述第一无机层靠近所述基底的一侧上。
在本申请的阵列基板中，所述缓冲结构层的压应力大于张应力，所述缓冲结构层包括第三无机层，所述压应力中和层集成在所述第三无机层靠近所述基底的一侧上。
相较于现有技术中的阵列基板，本申请提供的阵列基板通过设置至少一压应力中和层，并使压应力中和层至少集成在衬底结构层上，由于压应力中和层的张应力大于压应力，使得阵列基板无机膜层整体的压应力至少部分与压应力中和层的张应力抵消，进而使得无机膜层整体的压应力减小，从而改善了多层无机膜层叠加时发生的翘曲现象，提升了产品良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
需要说明的是，本申请中的阵列基板可以应用于液晶显示面板或有机发光二极管显示面板，本申请实施例仅以阵列基板应用于有机发光二极管显示面板为例进行说明，但并不限于此。
请参阅图1，图1为本申请实施例提供的阵列基板的结构示意图。本申请实施例提供的阵列基板100包括基底10、衬底结构层20、薄膜晶体管功能层30以及至少一压应力中和层40。衬底结构层20设置于基底10上。薄膜晶体管功能层30设置于衬底结构层20上。压应力中和层40至少集成在衬底结构层20上。压应力中和层40的张应力大于压应力。
由此，本申请实施例提供的阵列基板100通过设置至少一压应力中和层40，并使压应力中和层40至少集成在衬底结构层20上，由于压应力中和层40的张应力大于压应力，使得阵列基板无机膜层整体的压应力至少部分与压应力中和层40的张应力抵消，进而使得无机膜层整体的压应力减小，从而改善了多层无机膜层叠加时发生的翘曲现象，提升了产品良率。
具体的，基底10可以为柔性基板、玻璃基板或可挠式基板。
薄膜晶体管功能层30包括依次设置的有源层301、栅极绝缘层302、栅极金属层303、层间绝缘层304、源漏金属层305、钝化层306、平坦化层307、阳极308和像素定义层309。
在本申请实施例中，压应力中和层40集成在衬底结构层20上。由于衬底结构层20的压应力通常大于张应力，上述设置使得衬底结构层20的压应力至少部分与压应力中和层40的张应力抵消，进而使得衬底结构层20的压应力减小，改善了衬底结构层20在后段膜层叠加后发生的翘曲现象，从而降低了阵列基板整体膜层的翘曲程度，提升了产品良率。
在本申请实施例中，压应力中和层40的数量为两层。两层压应力中和层分别为第一压应力中和层401和第二压应力中和层402。衬底结构层20包括依次设置的阻挡结构层21、遮光层22和缓冲结构层23。第一压应力中和层401集成在阻挡结构层21上。第二压应力中和层402集成在缓冲结构层23上。
其中，遮光层22的厚度介于1000埃-1500埃之间。遮光层22的材料可以为钼等遮光材料。
在本申请实施例中，阻挡结构层21的压应力大于张应力。阻挡结构层21包括依次设置在基底10上的第一无机层211和第二无机层212。第一压应力中和层401集成在第一无机层211靠近基底10的一侧上。
上述设置通过使阻挡结构层21的压应力至少部分与第一压应力中和层401的张应力抵消，进而减小了阻挡结构层21整体的压应力，提高了阻挡结构层21的平整性。由于阻挡结构层21为阵列基板最下方的无机膜层，从而可以大大降低阻挡结构层21在后段膜层叠加后发生翘曲的几率，有效降低了阵列基板整体的翘曲程度。
在本申请实施例中，第一压应力中和层401与第一无机层211一体成型。该设置能够简化工艺，进而有利于节省生产成本。另外，在一些实施例中，第一压应力中和层401与第一无机层211也可以为分体结构，本申请对此不作限定。
进一步的，在本申请实施例中，第一无机层211的张应力大于压应力。第二无机层212的压应力大于张应力。第一压应力中和层401与第一无机层211的厚度之和大于第二无机层212的厚度。
由于第一无机层211和第一压应力中和层401的张应力均大于压应力，上述设置通过使第一无机层211和第一压应力中和层401的厚度之和大于第二无机层212的厚度，能够使得阻挡结构层21整体的压应力完全被张应力抵消，避免了因阻挡结构层21的压应力大于张应力而导致后段膜层叠加时出现翘曲现象。
需要说明的是，在本申请无机膜层的沉积工艺条件下，第一无机层211的张应力大于压应力，第二无机层212的压应力大于张应力。但，在一些实施例中，通过对工艺参数的调整，第一无机层211的张应力也可以小于压应力，第二无机层212的压应力也可以小于张应力，本实施例并不能理解为对本申请的限制。
进一步的，第一无机层211包括氮化硅和/或氮氧化硅。第二无机层212包括氧化硅。第一压应力中和层401包括氮化硅和/或氮氧化硅。
需要说明的是，本申请中第一无机层211与第一压应力中和层401的材料可以相同，也可以不同，本申请实施例仅以第一无机层211的材料和第一压应力中和层401的材料相同为例进行说明，但并不限于此。
在本申请实施例中，第一无机层211及第一压应力中和层401的材料均为氮化硅。第二无机层212的材料为氧化硅。
在一些实施例中，第一无机层211和第一压应力中和层401的材料可以均为氮氧化硅、氮化硅和氮氧化硅的混合物或者其他与氮化硅性能相似的无机材料。第二无机层212的材料可以为其他与氧化硅性能相似的无机材料，本申请对上述无机膜层的材料均不作具体限定。
进一步的，在本申请实施例中，第一压应力中和层401与第一无机层211的厚度之和介于4000埃-8000埃之间。第二无机层212的厚度介于1000埃-2000埃之间。由于氮化硅膜层的防水汽性能优于氧化硅，在上述厚度范围内，在改善膜层翘曲现象的同时，还可以增强阻挡结构层21的防水汽性能，从而有利于提升阵列基板的性能。
可以理解的是，在现有技术中，当采用化学气相沉积工艺沉积氮化硅，以形成氮化硅膜层时，由于在沉积过程中会引入一些化学气体，如氢气，因而导致氮化硅膜层中存在一些氢原子，当氢原子扩散至有源层301时，会严重影响到薄膜晶体管器件的性能。
本实施例通过将第一压应力中和层401集成在第一无机层211靠近基底10的一侧上，在改善膜层翘曲现象的同时，延长了氢原子的扩散路径，能够大大降低第一压应力中和层401中的氢原子扩散至有源层301的几率，从而有利于提高薄膜晶体管器件的性能。
在一些实施例中，第一压应力中和层401集成在第一无机层211远离基底10的一侧上，或者，第一压应力中和层401还可以集成在第二无机层212上，在此不再赘述。
进一步的，在本申请实施例中，缓冲结构层23的压应力大于张应力。缓冲结构层23包括第三无机层231。第二压应力中和层402集成在第三无机层231靠近基底10的一侧上。
上述设置通过使缓冲结构层23的压应力至少部分与第二压应力中和层402的张应力抵消，进而减小了缓冲结构层23整体的压应力，从而进一步减小了衬底结构层20的压应力。
进一步的，在本申请实施例中，第三无机层231的压应力大于张应力。第二压应力中和层402的厚度小于第三无机层231的厚度。
可以理解的是，由于有源层301直接设置于缓冲结构层23的上方，导致第二压应力中和层402与有源层301之间的距离较近。上述设置在减小缓冲结构层23压应力的同时，通过使第二压应力中和层402的厚度小于第三无机层231的厚度，减少了第二压应力中和层402中的氢原子的含量，从而降低了氢原子向有源层301扩散的几率，提高了薄膜晶体管器件的功能。
需要说明的是，在本申请无机膜层的沉积工艺条件下，第三无机层231的压应力大于张应力。但，在一些实施例中，第三无机层231的压应力也可以小于张应力，本实施例不能理解为对本申请的限制。
进一步的，第二压应力中和层402包括氮化硅和/或氮氧化硅。第三无机层231包括氧化硅。
在本申请实施例中，第二压应力中和层402的材料为氮化硅。第三无机层231的材料为氧化硅。
在一些实施例中，第二压应力中和层402的材料可以为氮氧化硅、氮化硅和氮氧化硅的混合物或者其他与氮化硅性能相似的无机材料。第三无机层231的材料可以为其他与氧化硅性能相似的无机材料，本申请对上述无机膜层的材料均不作具体限定。
进一步的，在本申请实施例中，第二压应力中和层402的厚度介于1000埃-2000埃之间。第三无机层231的厚度介于3000埃-4000埃之间。
由于氧化硅膜层对氮化硅膜层中的氢原子具有阻挡作用，进而能够有效降低氢原子的透过率，以降低氢原子向有源层301的扩散几率。因此，在上述厚度范围内，本申请在改善膜层翘曲现象的同时，还可以降低第二压应力中和层402中的氢原子向有源层301扩散的几率，从而有利于提高薄膜晶体管器件的性能。
另外，本实施例通过将第二压应力中和层402集成在第三无机层231靠近基底10的一侧上，同时能够进一步降低第二压应力中和层402中的氢原子向有源层301扩散的几率，从而进一步提高了薄膜晶体管器件的性能。
在一些实施例中，第二压应力中和层402集成在第三无机层231远离基底10的一侧上，在此不再赘述。
在一些实施例中，压应力中和层40的数量为一层。压应力中和层40集成在阻挡结构层21上。具体的，压应力中和层40集成在第一无机层211靠近基底10的一侧上。压应力中和层40的具体集成方式可以参照本申请实施例中第一压应力中和层401的描述，在此不再赘述。
在一些实施例中，压应力中和层40的数量为一层。压应力中和层40集成在缓冲结构层23上。具体的，压应力中和层40集成在第三无机层231靠近基底10的一侧上。压应力中和层40的具体集成方式可以参照本申请实施例中第二压应力中和层402的描述，在此不再赘述。
在一些实施例中，压应力中和层40的数量为三层。三层压应力中和层40分别为第一压应力中和层、第二压应力中和层和第三压应力中和层。具体的，第一压应力中和层集成在阻挡结构层21上。第二压应力中和层集成在缓冲结构层23上。第三压应力中和层集成在薄膜晶体管功能层30上。
需要说明的是，第一压应力中和层及第二压应力中和层的具体集成方式可以分别参见本申请实施例中第一压应力中和层401及第二压应力中和层402的描述，在此不再赘述。
其中，第三压应力中和层集成在钝化层306上。具体的，第三压应力中和层集成在钝化层306远离基底10的一侧上。由于钝化层306的材料一般为氧化硅，故而钝化层306的压应力大于张应力，上述设置可以使钝化层306的压应力至少部分与第三压应力中和层的张应力抵消，进而降低了钝化层306的压应力，从而可以进一步降低阵列基板整体膜层的翘曲程度。
需要说明的是，第三压应力中和层还可以集成在栅极绝缘层302或层间绝缘层304等膜层上，在此不再赘述。
进一步的，本申请实施例提供的阵列基板100的制备方法为：
步骤S101：将玻璃基板进行清洗和预烘烤；
步骤S102：在玻璃基板上涂布聚酰亚胺，以形成基底10；
步骤S103：在基底10上形成衬底结构层20；
具体的，步骤S103包括以下步骤：
步骤S1031：在基底10上依次形成第一压应力中和层401、第一无机层211和第二无机层212，以形成阻挡结构层21。第一压应力中和层401和第一无机层211一体成型。
其中，第一压应力中和层401和第一无机层211的厚度之和介于4000埃-8000埃之间。第二无机层212的厚度介于1000埃-2000埃之间。
具体的，第一压应力中和层401和第一无机层211的材料均为氮化硅。第二无机层212的材料为氧化硅。
步骤S1032：在阻挡结构层21上形成一遮光层22。遮光层22的厚度介于1000埃-1500埃之间。遮光层22的材料可以为钼等遮光材料。
步骤S1033：在遮光层22上依次形成第二压应力中和层402和第三无机层231，以形成缓冲结构层23。其中，阻挡结构层21、遮光层22和缓冲结构层23形成衬底结构层20。
其中，第二压应力中和层402的厚度介于1000埃-2000埃之间。第三无机层231的厚度介于3000埃-4000埃之间。
具体的，第二压应力中和层402的材料为氮化硅。第三无机层231的材料为氧化硅。
步骤S104：在衬底结构层20上形成薄膜晶体管功能层30；
具体的，步骤S104包括以下步骤：
步骤S1041：在衬底结构层20上形成一有源层301。
其中，采用物理气相沉积工艺在衬底结构层20上沉积氧化铟镓锌，并利用黄光工艺和蚀刻工艺定义出图形，以形成图案化的有源层301。具体的，有源层301的厚度介于400埃-1000埃之间。
步骤S1042：在有源层301上依次形成图案化的栅极绝缘层302和图案化的栅极金属层303。
首先，采用化学气相沉积工艺在有源层301上沉积氧化硅，以形成一层栅极绝缘层302。栅极绝缘层302的厚度介于1000埃-2000埃之间。
接着，采用物理气相沉积工艺在栅极绝缘层302上沉积金属材料，以形成一层栅极金属层303。栅极金属层303的厚度介于2000埃-8000埃之间。其中，上述金属材料可以为钼、铝、铜或钛中的一种或几种的组合。
最后，对栅极金属层303进行刻蚀，以形成图案化的栅极金属层303，然后再以图案化的栅极金属层303为掩膜，对栅极绝缘层302进行刻蚀，以形成图案化的栅极绝缘层302。
步骤S1043：在图案化的有源层301上形成源极接触区和漏极接触区。
具体的，采用等离子体对图案化的有源层301进行掺杂处理，以分别形成源极接触区和漏极接触区(图中未标识)。
步骤S1044：在图案化的栅极金属层303上形成一层间绝缘层304。
具体的，采用化学气相沉积工艺在图案化的栅极金属层303上沉积氧化硅，以形成一层层间绝缘层304。其中，层间绝缘层304的厚度介于2000埃-5000埃之间。
步骤S1045：在层间绝缘层304上形成一源漏金属层305。
首先，采用物理气相沉积工艺在层间绝缘层304上沉积金属材料，以形成源漏金属层305。具体的，源漏金属层305的厚度介于2000埃-8000埃之间。其中，上述金属材料可以为钼、铝、铜或钛中的一种或几种的组合。
接着，对源漏金属层305进行图案化处理，以在对应于有源层301的源极接触区和漏极接触区上分别形成源极和漏极(图中未标识)。其中，漏极与遮光层22电性连接。
步骤S1046：在源漏金属层305上形成一钝化层306。
首先，采用化学气相沉积工艺在源漏金属层305上沉积氧化硅，以形成一层钝化层306。钝化层306的厚度介于1000埃-5000埃之间。
接着，在钝化层306上形成一第一过孔，该第一过孔裸露出漏极。
步骤S1047：在钝化层306上形成一平坦化层307。
具体的，平坦化层307覆盖第一过孔。
其中，平坦化层307的材料可以为有机光阻等有机材料。平坦化层307的厚度介于10000埃-30000埃之间。
接着，在平坦化层307上形成一第二过孔，该第二过孔裸露出漏极。
步骤S1048：在平坦化层307上形成一阳极308。
首先，在平坦层307上沉积阳极材料，以形成一层阳极层。然后，对阳极层进行刻蚀，以形成阳极308。其中，阳极材料可以为氧化铟锡或氧化铟锡和银的混合材料，本申请对上述阳极材料不作具体限定。
步骤S1049：在阳极308上形成一像素定义层309。
其中，像素定义层309的材料可以为有机光阻等有机材料。像素定义层309的厚度介于10000埃-30000埃之间。
接着，在像素定义层309上形成一开孔，以裸露出阳极308。
由此便完成了本申请实施例的阵列基板100的制备方法。
本申请实施例提供的阵列基板100通过设置第一压应力中和层401及第二压应力中和层402，并使第一压应力中和层401集成在阻挡结构层21上，第二压应力中和层402集成在缓冲结构层23上，由于第一压应力中和层401及第二压应力中和层402的张应力均大于压应力，使得衬底结构层20的压应力至少部分与第一压应力中和层401及第二压应力中和层402的张应力抵消，进而使得衬底结构层20整体的压应力减小，从而改善了多层无机膜层叠加时发生的翘曲现象，提升了产品良率。
相较于现有技术中的阵列基板，本申请提供的阵列基板通过设置至少一压应力中和层，并使压应力中和层至少集成在衬底结构层上，由于压应力中和层的张应力大于压应力，使得阵列基板无机膜层整体的压应力至少部分与压应力中和层的张应力抵消，进而使得无机膜层整体的压应力减小，从而改善了多层无机膜层叠加时发生的翘曲现象，提升了产品良率。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (6)
1.一种阵列基板，其特征在于，包括：
基底；
衬底结构层，所述衬底结构层设置于所述基底上；
薄膜晶体管功能层，所述薄膜晶体管功能层设置于所述衬底结构层上；以及
至少一压应力中和层，所述压应力中和层至少集成在所述衬底结构层上，所述压应力中和层的张应力大于压应力；
所述压应力中和层包括第一压应力中和层，所述衬底结构层包括依次设置的阻挡结构层和缓冲结构层，所述第一压应力中和层集成在所述阻挡结构层上；
所述阻挡结构层的压应力大于张应力，所述阻挡结构层包括依次设置在所述基底上的第一无机层和第二无机层，所述第一压应力中和层集成在所述第一无机层靠近所述基底的一侧上；所述第一无机层的张应力大于压应力，所述第二无机层的压应力大于张应力，所述第一压应力中和层与所述第一无机层的厚度之和大于所述第二无机层的厚度。
2.根据权利要求1所述的阵列基板，其特征在于，所述压应力中和层的数量为两层，两层所述压应力中和层分别为所述第一压应力中和层和第二压应力中和层；
所述第二压应力中和层集成在所述缓冲结构层上。
3.根据权利要求2所述的阵列基板，其特征在于，所述缓冲结构层的压应力大于张应力，所述缓冲结构层包括第三无机层，所述第二压应力中和层集成在所述第三无机层靠近所述基底的一侧上。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一压应力中和层与所述第一无机层一体成型。
5.根据权利要求3所述的阵列基板，其特征在于，所述第一无机层包括氮化硅和/或氮氧化硅，所述第二无机层包括氧化硅；
所述第一压应力中和层包括氮化硅和/或氮氧化硅。
6.根据权利要求3所述的阵列基板，其特征在于，所述第三无机层的压应力大于张应力；
所述第二压应力中和层的厚度小于所述第三无机层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010801680.2A CN112002708B (zh) | 2020-08-11 | 2020-08-11 | 阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010801680.2A CN112002708B (zh) | 2020-08-11 | 2020-08-11 | 阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112002708A CN112002708A (zh) | 2020-11-27 |
| CN112002708B true CN112002708B (zh) | 2023-04-07 |
Family
ID=73463801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010801680.2A Active CN112002708B (zh) | 2020-08-11 | 2020-08-11 | 阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112002708B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815223A (en) * | 1994-06-20 | 1998-09-29 | Canon Kabushiki Kaisha | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film |
| JP2011199192A (ja) * | 2010-03-23 | 2011-10-06 | Fujifilm Corp | 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ |
| KR20160135077A (ko) * | 2015-05-15 | 2016-11-24 | 삼성디스플레이 주식회사 | 박막 반도체 장치의 제조 방법 및 표시 장치의 제조 방법 |
| CN110192432A (zh) * | 2017-01-25 | 2019-08-30 | 夏普株式会社 | Oled面板的制造方法和oled面板的制造装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102471464B1 (ko) * | 2017-10-31 | 2022-11-25 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
-
2020
- 2020-08-11 CN CN202010801680.2A patent/CN112002708B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815223A (en) * | 1994-06-20 | 1998-09-29 | Canon Kabushiki Kaisha | Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film |
| JP2011199192A (ja) * | 2010-03-23 | 2011-10-06 | Fujifilm Corp | 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ |
| KR20160135077A (ko) * | 2015-05-15 | 2016-11-24 | 삼성디스플레이 주식회사 | 박막 반도체 장치의 제조 방법 및 표시 장치의 제조 방법 |
| CN110192432A (zh) * | 2017-01-25 | 2019-08-30 | 夏普株式会社 | Oled面板的制造方法和oled面板的制造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112002708A (zh) | 2020-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10673001B2 (en) | Flexible display substrate, method for fabricating the same and display device | |
| US8519395B2 (en) | Display device and method for manufacturing the same | |
| US8354669B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
| US8669548B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| US11296122B2 (en) | Array substrate, method for fabricating the same and display panel | |
| US10811436B2 (en) | Array substrate having a convex structure | |
| US11355571B2 (en) | OLED display panel having storage capacitor and manufacturing method thereof | |
| WO2021022594A1 (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| WO2015062265A1 (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| WO2022032883A1 (zh) | Oled 显示面板及其制备方法 | |
| WO2015010404A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| JP4170138B2 (ja) | 有機電界発光素子およびその製造方法 | |
| CN112002708B (zh) | 阵列基板 | |
| US20230309337A1 (en) | Display panel and manufacturing method thereof, display device | |
| US8860017B2 (en) | Organic light emitting display device and manufacturing method thereof | |
| US10790317B2 (en) | Flexible display device and method of manufacturing the same | |
| WO2014172957A1 (zh) | 电路板、其制作方法以及显示装置 | |
| CN113270559B (zh) | 显示面板、显示面板的制造方法及显示设备 | |
| US11469112B2 (en) | Display substrate, manufacturing method thereof, display panel, and display device | |
| US20160322507A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| CN107454979B (zh) | 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 | |
| KR100611217B1 (ko) | 유기 보호막을 사용한 유기 전계 발광 표시 장치 | |
| CN113471387B (zh) | 显示面板、显示面板制备方法及显示装置 | |
| KR100659060B1 (ko) | 유기전계 발광표시장치의 제조방법 | |
| KR102437165B1 (ko) | 유기 발광 표시 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |