WO2022032883A1 - Oled 显示面板及其制备方法 - Google Patents

Oled 显示面板及其制备方法 Download PDF

Info

Publication number
WO2022032883A1
WO2022032883A1 PCT/CN2020/125105 CN2020125105W WO2022032883A1 WO 2022032883 A1 WO2022032883 A1 WO 2022032883A1 CN 2020125105 W CN2020125105 W CN 2020125105W WO 2022032883 A1 WO2022032883 A1 WO 2022032883A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
passivation layer
display panel
oled display
angstroms
Prior art date
Application number
PCT/CN2020/125105
Other languages
English (en)
French (fr)
Inventor
赵舒宁
周星宇
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Publication of WO2022032883A1 publication Critical patent/WO2022032883A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Definitions

  • the present application relates to the technical field of OLED displays, and in particular, to an OLED display panel and a method for preparing an OLED display panel.
  • the hydrogen and oxygen may pass through the passivation layer and affect the channel of the active layer.
  • the channel region which in turn affects the electrical properties and stability of the TFT.
  • the existing OLED display panel has the technical problem that the passivation layer has a poor effect of blocking hydrogen and oxygen, thereby affecting the electrical properties and stability of the TFT.
  • the embodiments of the present application provide an OLED display panel, which can alleviate the technical problem of the existing OLED display panel that the passivation layer has a poor effect of blocking hydrogen and oxygen, thereby affecting the electrical properties and stability of the TFT.
  • An embodiment of the present application provides an OLED display panel, including a substrate substrate, an array layer, a pixel definition layer, a light-emitting functional layer, and an encapsulation layer, wherein the array layer includes:
  • a buffer layer, an active layer, a gate insulating layer, a gate layer, an interlayer insulating layer, a passivation layer, a source and drain layer, and a flat layer are sequentially arranged on the light-shielding layer;
  • the passivation layer includes a first passivation layer and a second passivation layer, and the water and oxygen blocking ability of the second passivation layer is greater than the water and oxygen blocking ability of the first passivation layer.
  • the first passivation layer is disposed on the second passivation layer.
  • the orthographic projection of the second passivation layer on the base substrate coincides with the orthographic projection of the first passivation layer on the base substrate.
  • the active layer includes a channel region and source and drain doped regions on both sides of the channel region, and the second passivation layer is on the base substrate
  • the orthographic projection of the active layer covers the orthographic projection of the active layer channel region on the base substrate.
  • the preparation material of the second passivation layer is at least one of aluminum oxide, magnesium oxide, and titanium oxide
  • the preparation material of the first passivation layer is silicon oxide , at least one of silicon nitride.
  • the preparation material of the second passivation layer may be a single oxide, and the single oxide includes but is not limited to aluminum oxide, magnesium oxide, and titanium oxide.
  • the preparation material of the second passivation layer may be a mixture of various oxides.
  • the preparation material of the second passivation layer may be a mixed material of aluminum oxide and magnesium oxide.
  • the preparation material of the second passivation layer may be a mixed material of aluminum oxide and titanium oxide.
  • the film thickness of the second passivation layer is smaller than the film thickness of the first passivation layer.
  • the thickness of the second passivation layer is in the range of 100 angstroms to 1000 angstroms, and the thickness of the first passivation layer is in the range of 1000 angstroms to 5000 angstroms.
  • the thickness of the light shielding layer is any value from 500 angstroms to 2000 angstroms, and the light shielding layer defines the light shielding area of the TFT device.
  • the light shielding layer may be a single layer, and the preparation material of the light shielding layer may be any one of molybdenum, aluminum, copper, and titanium.
  • the light shielding layer may be a double-layer film, and the preparation material of the light shielding layer may also be any one of molybdenum/aluminum, copper/aluminum, and molybdenum/copper.
  • the buffer layer may be a single layer, the preparation material of the buffer layer is silicon oxide, and the thickness of the buffer layer ranges from 1000 angstroms to 5000 angstroms.
  • the gate insulating layer is made of a silicon oxide film, and the thickness of the gate insulating layer ranges from 800 angstroms to 3000 angstroms.
  • the preparation material of the gate metal layer may be any one of molybdenum/copper, titanium/copper, molybdenum/aluminum/molybdenum, aluminum/molybdenum, or molybdenum-titanium alloy/copper
  • the thickness of the gate metal layer ranges from 1000 angstroms to 10000 angstroms.
  • Embodiments of the present application provide a method for fabricating an OLED display panel, including:
  • a light shielding layer forming a light shielding layer, a buffer layer, an active layer, a gate insulating layer, a gate electrode layer, and an interlayer insulating layer on the base substrate in sequence;
  • a film layer is formed on the interlayer insulating layer by mask deposition, the film layer is a second passivation layer, and the preparation material of the second passivation layer is at least one of aluminum oxide, magnesium oxide, and titanium oxide. kind;
  • a film layer is formed on the second passivation layer with the same mask, the film layer is a first passivation layer, and the preparation material of the first passivation layer is silicon oxide or silicon nitride at least one;
  • a flat layer, a pixel definition layer, a light-emitting functional layer, and an encapsulation layer are further formed on the first passivation layer.
  • the method further includes: exposing and developing through another mask, and patterning the second passivation layer to form a shield the pattern of the channel region of the active layer.
  • the method further includes: depositing an aluminum oxide film layer on the interlayer insulating layer by using the mask, the The aluminum oxide film layer is a second passivation layer, and the thickness of the second passivation layer is any value from 100 angstroms to 1000 angstroms.
  • the OLED display panel provided by the embodiments of the present application includes a substrate substrate, an array layer, a pixel definition layer, a light-emitting functional layer, and an encapsulation layer, and the array layer includes a TFT device, and a TFT device arranged above the TFT device.
  • the passivation layer includes a first passivation layer and a second passivation layer, and the water and oxygen blocking ability of the second passivation layer is greater than the water and oxygen blocking ability of the first passivation layer; by setting the passivation layer to two Layer structure, one of which is a preparation material with good water and oxygen barrier effect, which can effectively block the influence of the change of water and oxygen content above the passivation layer and the outside world on the TFT device, and alleviate the existing OLED display panel.
  • the passivation layer has the effect of blocking hydrogen and oxygen. It is a technical problem that affects the electrical properties and stability of the TFT.
  • FIG. 1 is a first schematic cross-sectional view of an OLED display panel provided by an embodiment of the present application
  • FIG. 2 is a second schematic cross-sectional view of an OLED display panel provided by an embodiment of the present application.
  • FIG. 3 is a schematic flowchart of a method for fabricating an OLED display panel provided by an embodiment of the present application.
  • first and second are only used for descriptive purposes, and should not be construed as indicating or implying relative importance or implying the number of indicated technical features. Thus, features defined as “first”, “second” may expressly or implicitly include one or more of said features. In the description of the present application, “plurality” means two or more, unless otherwise expressly and specifically defined.
  • the OLED display panel provided in the embodiment of the present application includes a base substrate 10 , an array layer 20 , a pixel definition layer 30 , a light-emitting functional layer 40 , and an encapsulation layer 50 .
  • the OLED display panel includes a base substrate, an array layer 20, a pixel definition layer 30, a light-emitting functional layer 40, and an encapsulation layer 50
  • the array layer 20 includes a plurality of Light shielding layer, buffer layer 202, active layer 203, gate insulating layer 204, gate layer 205, interlayer insulating layer 206, passivation layer 207, source and drain layers 208, flat layer 209, wherein the passivation layer 207 includes a first passivation layer 2071 and a second passivation layer 2072, the second passivation layer 2072 has a capability of blocking water and oxygen greater than that of the first passivation layer 2071; It is set to a two-layer structure, one of which is a preparation material with good water and oxygen barrier effect, which can effectively block the influence of the change of water and oxygen content above the passivation layer 207 and the outside world on the TFT device, and alleviate the existence of passivation layers in the existing OLED display panel. It is a technical
  • the source-drain layer 208 includes a source electrode 2071 and a drain electrode 2072.
  • the light-emitting functional layer 40 includes an anode 401 , a light-emitting layer 402 , and a cathode 403 .
  • the second passivation layer 2072 is disposed on the first passivation layer 2071 .
  • the first passivation layer 2071 is disposed on the second passivation layer 2072 .
  • the second passivation layer 2072 and the first passivation layer 2071 may be formed by the same mask.
  • the second passivation layer 2072 and the first passivation layer 2071 can also be formed with different masks, wherein, the second passivation layer 2072 can develop the pattern directly above the channel region through the mask, so The pattern is used to block water and oxygen in the vertical direction.
  • the orthographic projection of the second passivation layer 2072 on the base substrate coincides with the orthographic projection of the first passivation layer 2071 on the base substrate.
  • the active layer 203 includes a channel region and source and drain doped regions on both sides of the channel region, and an orthographic projection of the second passivation layer 2072 on the base substrate It covers the orthographic projection of the channel region of the active layer 203 on the base substrate.
  • the orthographic projection of the second passivation layer 2072 on the base substrate may coincide with the orthographic projection of the channel region of the active layer 203 on the base substrate.
  • the orthographic projection of the second passivation layer 2072 on the base substrate may also include the orthographic projection of the channel region of the active layer 203 on the base substrate, that is, the second passivation layer
  • the orthographic projection of the passivation layer 2072 on the base substrate covers the orthographic projection of the channel region of the active layer 203 on the base substrate, and the second passivation layer 2072 is on the base substrate
  • the orthographic projection area of is larger than the orthographic projection area of the channel region of the active layer 203 on the base substrate
  • the preparation material of the second passivation layer 2072 is at least one of aluminum oxide, magnesium oxide, and titanium oxide
  • the preparation material of the first passivation layer 2071 is silicon oxide, nitride at least one of silicon.
  • the preparation material of the second passivation layer 2072 may be a single oxide, and the single oxide includes but is not limited to aluminum oxide, magnesium oxide, and titanium oxide.
  • the preparation material of the second passivation layer 2072 can be obtained by mixing various oxides.
  • the preparation material of the second passivation layer 2072 may be a mixed material of aluminum oxide and magnesium oxide.
  • the preparation material of the second passivation layer 2072 may be a mixed material of aluminum oxide and titanium oxide.
  • the preparation material of the second passivation layer 2072 may be a mixed material of magnesium oxide and titanium oxide.
  • the film thickness of the second passivation layer 2072 is smaller than the film thickness of the first passivation layer 2071 .
  • the thickness of the second passivation layer 2072 is in the range of 100 angstroms to 1000 angstroms, and the thickness of the first passivation layer 2071 is in the range of 1000 angstroms to 5000 angstroms.
  • the film thickness of the second passivation layer 2072 is greater than the film thickness of the first passivation layer 2071 .
  • the thickness of the second passivation layer 2072 is larger than that of the first passivation layer 2071 .
  • the thickness of the light shielding layer is any value between 500 angstroms and 2000 angstroms, and the light shielding layer defines the light shielding area of the TFT device.
  • the light-shielding layer may be a single layer, and the preparation material of the light-shielding layer may be any one of molybdenum, aluminum, copper, and titanium.
  • the light-shielding layer can also be a double-layer film, and the preparation material of the light-shielding layer can also be any one of molybdenum/aluminum, copper/aluminum, and molybdenum/copper.
  • the buffer layer 202 may be a single layer, the buffer layer 202 is made of silicon oxide, and the thickness of the buffer layer 202 ranges from 1000 angstroms to 5000 angstroms.
  • the preparation material of the active layer 203 may be any one of indium tin oxide, indium gallium zinc oxide, and indium gallium oxide.
  • the active layer 203 includes a channel region and a source-drain doped region respectively in contact with the source electrode 2071 and the drain electrode 2072 on both sides of the channel region, and the thickness of the active layer 203 ranges from 100 angstroms to 1000 angstroms. Egypt.
  • the gate insulating layer is made of a silicon oxide film, and the thickness of the gate insulating layer ranges from 800 angstroms to 3000 angstroms.
  • the preparation material of the gate metal layer may be any one of molybdenum/copper, titanium/copper, molybdenum/aluminum/molybdenum, aluminum/molybdenum, or molybdenum-titanium alloy/copper, wherein,
  • the thickness of the gate metal layer ranges from 1000 angstroms to 10000 angstroms.
  • the interlayer insulating layer 206 is used as a dielectric layer, the thickness of the interlayer insulating layer 206 is 2000 angstroms to 10000 angstroms, and the interlayer insulating layer 206 is silicon oxide or silicon nitride.
  • the interlayer insulating layer 206 is provided with contact holes for the source electrode 2071 and the drain electrode 2072 , for the source electrode 2071 and the drain electrode 2072 to contact the active layer 203 .
  • the preparation material of the metal layer of the source and drain 2072 can be any one of molybdenum/copper, titanium/copper, molybdenum/aluminum/molybdenum, aluminum/molybdenum, or molybdenum-titanium alloy/copper , the thickness of the metal layer of the source and drain electrodes 2072 ranges from 1000 angstroms to 10000 angstroms.
  • the embodiment of the present application provides an OLED display device, the OLED display device includes an OLED display panel, a diffuser plate, a reflective sheet, an optical film, and a glass substrate, and the OLED display panel includes a substrate substrate, an array layer 20, a pixel definition layer 30, light-emitting functional layer 40, encapsulation layer 50, the array layer 20 includes a light shielding layer, a buffer layer 202, an active layer 203, a gate insulating layer 204, a gate layer 205, An interlayer insulating layer 206, a passivation layer 207, a source and drain layer 208, and a planarization layer 209, wherein the passivation layer 207 includes a first passivation layer 2071 and a second passivation layer 2072, the second passivation layer
  • the water and oxygen blocking capability of the layer 2072 is greater than the water and oxygen blocking capability of the first passivation layer 2071 .
  • the OLED display panel in the OLED display device includes a substrate substrate, an array layer 20, a pixel definition layer 30, a light-emitting functional layer 40, and an encapsulation layer 50, and the array layer 20 includes sequentially arranged in The light shielding layer, the buffer layer 202, the active layer 203, the gate insulating layer 204, the gate layer 205, the interlayer insulating layer 206, the passivation layer 207, the source and drain layers 208, the flat layer 209 on the base substrate,
  • the passivation layer 207 includes a first passivation layer 2071 and a second passivation layer 2072 , and the ability of the second passivation layer 2072 to block water and oxygen is greater than the ability of the first passivation layer 2071 to block water and oxygen
  • the source-drain layer 208 includes a source electrode 2071 and a drain electrode 2072.
  • the light-emitting functional layer 40 includes an anode 401 , a light-emitting layer 402 , and a cathode 403 .
  • the second passivation layer 2072 is disposed on the first passivation layer 2071 .
  • the first passivation layer 2071 is disposed on the second passivation layer 2072 .
  • the second passivation layer 2072 and the first passivation layer 2071 may be formed by the same mask.
  • the second passivation layer 2072 and the first passivation layer 2071 can also be formed with different masks, wherein, the second passivation layer 2072 can develop the pattern directly above the channel region through the mask, so The pattern is used to block water and oxygen in the vertical direction.
  • the orthographic projection of the second passivation layer 2072 on the base substrate coincides with the orthographic projection of the first passivation layer 2071 on the base substrate .
  • the active layer 203 includes a channel region and source and drain doped regions on both sides of the channel region, and the second passivation layer 2072 is on the substrate.
  • the orthographic projection on the substrate covers the orthographic projection of the channel region of the active layer 203 on the base substrate.
  • the orthographic projection of the second passivation layer 2072 on the base substrate may coincide with the orthographic projection of the channel region of the active layer 203 on the base substrate.
  • the orthographic projection of the second passivation layer 2072 on the base substrate may also include the orthographic projection of the channel region of the active layer 203 on the base substrate, that is, the second passivation layer
  • the orthographic projection of the passivation layer 2072 on the base substrate covers the orthographic projection of the channel region of the active layer 203 on the base substrate, and the second passivation layer 2072 is on the base substrate
  • the orthographic projection area of is larger than the orthographic projection area of the channel region of the active layer 203 on the base substrate
  • the preparation material of the second passivation layer 2072 is at least one of aluminum oxide, magnesium oxide, and titanium oxide
  • the preparation material of the first passivation layer 2071 is At least one of silicon oxide and silicon nitride.
  • the preparation material of the second passivation layer 2072 may be a single oxide, and the single oxide includes but is not limited to aluminum oxide, magnesium oxide, and titanium oxide.
  • the preparation material of the second passivation layer 2072 can be obtained by mixing various oxides.
  • the preparation material of the second passivation layer 2072 may be a mixed material of aluminum oxide and magnesium oxide.
  • the preparation material of the second passivation layer 2072 may be a mixed material of aluminum oxide and titanium oxide.
  • the preparation material of the second passivation layer 2072 may be a mixed material of magnesium oxide and titanium oxide.
  • the film thickness of the second passivation layer 2072 is smaller than the film thickness of the first passivation layer 2071 .
  • the thickness of the second passivation layer 2072 ranges from 100 angstroms to 1000 angstroms, and the thickness of the first passivation layer 2071 ranges from 1000 angstroms to 5000 angstroms. Egypt.
  • the film thickness of the second passivation layer 2072 is greater than the film thickness of the first passivation layer 2071 .
  • the thickness of the second passivation layer 2072 is larger than that of the first passivation layer 2071
  • the thickness of the light-shielding layer is any value from 500 angstroms to 2000 angstroms, and the light-shielding area of the TFT device is defined by the light-shielding layer.
  • the light-shielding layer may be a single layer, and the preparation material of the light-shielding layer may be any one of molybdenum, aluminum, copper, and titanium.
  • the light-shielding layer can also be a double-layer film, and the preparation material of the light-shielding layer can also be any one of molybdenum/aluminum, copper/aluminum, and molybdenum/copper.
  • the buffer layer 202 may be a single layer, the buffer layer 202 is made of silicon oxide, and the thickness of the buffer layer 202 ranges from 1000 angstroms to 5000 angstroms.
  • the preparation material of the active layer 203 may be any one of indium tin oxide, indium gallium zinc oxide, and indium gallium oxide.
  • the active layer 203 includes a channel region and a source-drain doped region respectively in contact with the source electrode 2071 and the drain electrode 2072 on both sides of the channel region, and the thickness of the active layer 203 ranges from 100 angstroms to 1000 angstroms. Egypt.
  • the gate insulating layer is made of a silicon oxide film, and the thickness of the gate insulating layer ranges from 800 angstroms to 3000 angstroms.
  • the material for preparing the gate metal layer may be any one of molybdenum/copper, titanium/copper, molybdenum/aluminum/molybdenum, aluminum/molybdenum, or molybdenum-titanium alloy/copper where the thickness of the gate metal layer ranges from 1000 angstroms to 10000 angstroms.
  • the interlayer insulating layer 206 is used as a dielectric layer, the thickness of the interlayer insulating layer 206 is 2000 angstroms to 10000 angstroms, and the interlayer insulating layer 206 is silicon oxide or silicon nitride.
  • the interlayer insulating layer 206 is provided with contact holes for the source electrode 2071 and the drain electrode 2072 , for the source electrode 2071 and the drain electrode 2072 to contact the active layer 203 .
  • the material for preparing the metal layer of the source and drain electrodes 2072 may be molybdenum/copper, titanium/copper, molybdenum/aluminum/molybdenum, aluminum/molybdenum, or molybdenum-titanium alloy/copper
  • the thickness of the metal layer of the source and drain electrodes 2072 ranges from 1000 angstroms to 10000 angstroms.
  • an embodiment of the present application provides a method for fabricating an OLED display panel, including:
  • a film layer is formed on the interlayer insulating layer 206 using mask deposition, the film layer is a second passivation layer 2072, and the preparation materials of the second passivation layer 2072 are aluminum oxide, magnesium oxide, At least one of titanium oxide;
  • the step of forming the second passivation layer 2072 exposing and developing through another mask, patterning the second passivation layer 2072 to form a channel that shields the active layer 203 area pattern.
  • the step of forming the second passivation layer 2072 depositing an aluminum oxide film layer on the interlayer insulating layer 206 by using the photomask, and the aluminum oxide film layer is the second passivation layer
  • the thickness of the second passivation layer 2072 is any value from 100 angstroms to 1000 angstroms.
  • a film layer with a thickness ranging from 500 angstroms to 2000 angstroms is deposited on the base substrate as a light-shielding layer, and at the same time, the light-shielding area of the TFT device is defined by using yellow light.
  • the step of depositing the buffer layer 202 further includes: depositing an organic film layer with a thickness ranging from 1000 angstroms to 5000 angstroms as the buffer layer 202 .
  • the step of depositing the active layer 203 further includes: depositing a semiconductor layer with a thickness ranging from 100 angstroms to 1000 angstroms, and then using a yellow light process to define a channel region.
  • a mask is used to define the area of the gate electrode and the gate insulating layer 204, the gate electrode is etched by wet etching, the gate insulating layer 204 is self-aligned by using the gate pattern, and the active layer is etched.
  • the exposed area of 203 is conductive.
  • a silicon oxide film is deposited on the gate electrode as the interlayer insulating layer 206, and the thickness of the interlayer insulating layer 206 ranges from 2000 angstroms to 10000 angstroms.
  • the drain 2072 contacts the hole.
  • an aluminum oxide film is first deposited on the source and drain layers 208 as the second passivation layer 2072, and the thickness of the aluminum oxide film is in the range of 100 angstroms to 1000 angstroms, and then a layer of silicon oxide is deposited Or a silicon nitride film is used as the first passivation layer 2071, and the thickness of the first passivation layer 2071 ranges from 1000 angstroms to 5000 angstroms, and via holes are etched.
  • the OLED display panel provided by the embodiment of the present application includes a substrate substrate, an array layer, a pixel definition layer, a light-emitting functional layer, and an encapsulation layer, and the array layer includes a light shielding layer, a buffer layer, a a source layer, a gate insulating layer, a gate layer, an interlayer insulating layer, a passivation layer, a source-drain layer, and a flat layer, wherein the passivation layer includes a first passivation layer and a second passivation layer, and the The water and oxygen blocking ability of the second passivation layer is greater than the water and oxygen blocking ability of the first passivation layer.
  • the influence of the change of water and oxygen content above the passivation layer and the outside world on the TFT device is blocked, and the technical problem of poor water and oxygen blocking effect of the passivation layer existing in the existing OLED display panel is alleviated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例提供的OLED显示面板包括阵列层，阵列层包括TFT器件、以及设置在TFT器件上方的钝化层，钝化层包括第一钝化层和第二钝化层，第二钝化层的阻隔水氧能力大于第一钝化层的阻隔水氧能力；通过将钝化层设置为两层结构，其中一层起到好的阻挡水氧的作用，缓解了钝化层上方和外界的水氧变化对TFT器件的影响。

Description

OLED显示面板及其制备方法 技术领域
本申请涉及OLED显示技术领域，尤其涉及一种OLED显示面板和OLED显示面板的制备方法。
 背景技术
现有顶栅型TFT的OLED显示面板内，在钝化层上方以及外界的氢氧含量变化会对TFT器件造成影响，具体的，氢氧可能会穿过钝化层影响到有源层的沟道区，进而影响TFT的电性和稳定性。
 技术问题
现有OLED显示面板存在钝化层阻挡氢氧的效果差，进而影响TFT的电性和稳定性的技术问题。
 技术解决方案
本申请实施例提供一种OLED显示面板，可缓解现有OLED显示面板存在钝化层阻挡氢氧效果差，进而影响TFT的电性和稳定性的技术问题。
本申请实施例提供一种OLED显示面板，包括衬底基板、阵列层、像素定义层、发光功能层、封装层，其中，所述阵列层包括：
设置在所述衬底基板上的遮光层；以及
依次设置在所述遮光层上的缓冲层、有源层、栅绝缘层、栅极层、层间绝缘层、钝化层、源漏极层、平坦层；
其中，所述钝化层包括第一钝化层和第二钝化层，所述第二钝化层的阻隔水氧能力大于所述第一钝化层的阻隔水氧能力。
在本申请实施例提供的OLED显示面板中，所述第一钝化层设置在所述第二钝化层上。
在本申请实施例提供的OLED显示面板中，所述第二钝化层在所述衬底基板上的正投影与所述第一钝化层在所述衬底基板上的正投影重合。
在本申请实施例提供的OLED显示面板中，所述有源层包括沟道区和所述沟道区两侧的源漏掺杂区，所述第二钝化层在所述衬底基板上的正投影覆盖所述有源层沟道区在所述衬底基板上的正投影。
在本申请实施例提供的OLED显示面板中，所述第二钝化层的制备材料为氧化铝、氧化镁、氧化钛中的至少一种，所述第一钝化层的制备材料为氧化硅、氮化硅中的至少一种。
在本申请实施例提供的OLED显示面板中，第二钝化层的制备材料可以为单一氧化物，所述单一氧化物包括但不限于氧化铝、氧化镁、氧化钛。
在本申请实施例提供的OLED显示面板中，所述第二钝化层的制备材料可以为多种氧化物混合。
在本申请实施例提供的OLED显示面板中，述第二钝化层的制备材料可以为氧化铝、氧化镁的混合材料。
在本申请实施例提供的OLED显示面板中，所述第二钝化层的制备材料可以为氧化铝、氧化钛的混合材料。
在本申请实施例提供的OLED显示面板中，所述第二钝化层的膜层厚度小于所述第一钝化层的膜层厚度。
在本申请实施例提供的OLED显示面板中，所述第二钝化层的膜层厚度范围为100埃至1000埃，所述第一钝化层的膜层厚度范围为1000埃至5000埃。
在本申请实施例提供的OLED显示面板中，所述遮光层厚度为500埃至2000埃中任一值，通过遮光层定义出TFT器件的遮光区域。
在本申请实施例提供的OLED显示面板中，遮光层可以是单层的，所述遮光层的制备材料可以为钼，铝，铜，钛中的任一种。
在本申请实施例提供的OLED显示面板中，遮光层可以是双层膜，所述遮光层的制备材料也可以钼/铝、铜/铝、钼/铜中的任一种。
在本申请实施例提供的OLED显示面板中，所述缓冲层可以是单层的，所述缓冲层的制备材料为氧化硅,所述缓冲层的厚度范围为1000埃至5000埃。
在本申请实施例提供的OLED显示面板中，栅极绝缘层的制备材料为氧化硅薄膜，栅极绝缘层的厚度范围为800埃至3000埃。
在本申请实施例提供的OLED显示面板中，栅极金属层的制备材料可以是钼/铜、钛/铜、钼/铝/钼、铝/钼、或者是钼钛合金/铜中的任一种，其中，栅极金属层的厚度范围为1000埃至10000埃。
本申请实施例提供一种OLED显示面板制备方法，包括：
提供一衬底基板；
在所述衬底基板上依次形成遮光层、缓冲层、有源层、栅极绝缘层、栅极层、层间绝缘层；
在所述层间绝缘层上利用光罩沉积形成一膜层，所述膜层为第二钝化层，所述第二钝化层的制备材料为氧化铝、氧化镁、氧化钛中至少一种；
在所述第二钝化层上用同一所述光罩沉积形成一膜层，所述膜层为第一钝化层，所述第一钝化层的制备材料为氧化硅或氮化硅中至少一种；
在所述第一钝化层上继续形成平坦层、像素定义层、发光功能层、以及封装层。
在本申请实施例提供的OLED显示面板制备方法中，在形成所述第二钝化层的步骤中，还包括：通过另一光罩曝光显影，图案化所述第二钝化层形成一遮挡所述有源层沟道区的图案。
在本申请实施例提供的OLED显示面板制备方法中，在形成所述第二钝化层的步骤中，还包括：在层间绝缘层上利用所述光罩沉积一氧化铝膜层，所述氧化铝膜层为第二钝化层，所述第二钝化层的厚度为100埃至1000埃中的任一值。
 有益效果
本申请的有益效果为：本申请实施例提供的OLED显示面板包括衬底基板、阵列层、像素定义层、发光功能层、封装层，所述阵列层包括TFT器件、以及设置在TFT器件上方的钝化层，钝化层包括第一钝化层和第二钝化层，第二钝化层的阻隔水氧能力大于第一钝化层的阻隔水氧能力；通过将钝化层设置为两层结构，其中一层为水氧阻隔效果好的制备材料，可以有效阻挡钝化层上方和外界的水氧含量变化对TFT器件的影响，缓解现有OLED显示面板存在钝化层阻挡氢氧效果差，进而影响TFT的电性和稳定性的技术问题。
 附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的OLED显示面板的第一种截面示意图；
图2为本申请实施例提供的OLED显示面板的第二种截面示意图；
图3为本申请实施例提供的OLED显示面板制备方法的流程示意图。
本申请的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，本申请实施例提供的OLED显示面板包括衬底基板10、阵列层20、像素定义层30、发光功能层40、封装层50，所述阵列层20包括依次设置在所述衬底基板上的遮光层201、缓冲层202、有源层203、栅绝缘层204、栅极层205、层间绝缘层206、钝化层207、源漏极层208、平坦层209，其中，所述钝化层包括第一钝化层2071和第二钝化层2072，所述第二钝化层2072的阻隔水氧能力大于所述第一钝化层2071的阻隔水氧能力。
在本实施例中，所述OLED显示面板包括衬底基板、阵列层20、像素定义层30、发光功能层40、封装层50，所述阵列层20包括依次设置在所述衬底基板上的遮光层、缓冲层202、有源层203、栅绝缘层204、栅极层205、层间绝缘层206、钝化层207、源漏极层208、平坦层209，其中，所述钝化层207包括第一钝化层2071和第二钝化层2072，所述第二钝化层2072的阻隔水氧能力大于所述第一钝化层2071的阻隔水氧能力；通过将钝化层207设置为两层结构，其中一层为水氧阻隔效果好的制备材料，可以有效阻挡钝化层207上方和外界的水氧含量变化对TFT器件的影响，缓解现有OLED显示面板存在钝化层阻挡氢氧效果差，进而影响TFT的电性和稳定性的技术问题。
其中，所述源漏极层208包括源极2071和漏极2072.
其中，所述发光功能层40包括阳极401、发光层402、阴极403。
在一种实施例中，如图2所示，所述第二钝化层2072设置在所述第一钝化层2071上。
在一种实施例中，如图1所示，所述第一钝化层2071设置在所述第二钝化层2072上。
其中，所述第二钝化层2072和所述第一钝化层2071可以用同一道光罩形成。
其中，所述第二钝化层2072和所述第一钝化层2071也可以用不同的光罩形成，其中，第二钝化层2072可以通过光罩显影沟道区正上方的图案，所述图案用于阻挡垂直方向上的水氧。
在一种实施例中，所述第二钝化层2072在所述衬底基板上的正投影与所述第一钝化层2071在所述衬底基板上的正投影重合。
在一种实施例中，所述有源层203包括沟道区和所述沟道区两侧的源漏掺杂区，所述第二钝化层2072在所述衬底基板上的正投影覆盖所述有源层203沟道区在所述衬底基板上的正投影。
其中，所述第二钝化层2072在所述衬底基板上的正投影可以与所述有源层203沟道区在所述衬底基板上的正投影重合。
其中，所述第二钝化层2072在所述衬底基板上的正投影也可以包容了所述有源层203沟道区在所述衬底基板上的正投影，即所述第二钝化层2072在所述衬底基板上的正投影覆盖所述有源层203沟道区在所述衬底基板上的正投影，且所述第二钝化层2072在所述衬底基板上的正投影面积大于所述有源层203沟道区在所述衬底基板上的正投影面积
在一种实施例中，所述第二钝化层2072的制备材料为氧化铝、氧化镁、氧化钛中的至少一种，所述第一钝化层2071的制备材料为氧化硅、氮化硅中的至少一种。
其中，所述第二钝化层2072的制备材料可以为单一氧化物，所述单一氧化物包括但不限于氧化铝、氧化镁、氧化钛。
其中，所述第二钝化层2072的制备材料可以为多种氧化物混合得到。
其中，所述第二钝化层2072的制备材料可以为氧化铝、氧化镁的混合材料。
其中，所述第二钝化层2072的制备材料可以为氧化铝、氧化钛的混合材料。
其中，所述第二钝化层2072的制备材料可以为氧化镁、氧化钛的混合材料。
在一种实施例中，所述第二钝化层2072的膜层厚度小于所述第一钝化层2071的膜层厚度。
在一种实施例中，所述第二钝化层2072的膜层厚度范围为100埃至1000埃，所述第一钝化层2071的膜层厚度范围为1000埃至5000埃。
在一种实施例中，所述第二钝化层2072的膜层厚度大于所述第一钝化层2071的膜层厚度。
在本实施例中，所述第二钝化层2072的厚度较所述第一钝化层2071的厚度大。
在一种实施例中，所述遮光层厚度为500埃至2000埃中任一值，通过遮光层定义出TFT器件的遮光区域。
其中，遮光层可以是单层的，所述遮光层的制备材料可以为钼，铝，铜，钛中的任一种。
其中，遮光层也可以是双层膜，所述遮光层的制备材料也可以钼/铝、铜/铝、钼/铜中的任一种。
在一种实施例中，所述缓冲层202可以是单层的，所述缓冲层202的制备材料为氧化硅,所述缓冲层202的厚度范围为1000埃至5000埃。
在一种实施例中，所述有源层203的制备材料可以是氧化铟锡、氧化铟镓锌、氧化铟镓中的任一种。
其中，所述有源层203包括沟道区和沟道区两侧分别与源极2071和漏极2072触接的源漏掺杂区，所述有源层203的厚度范围为100埃至1000埃。
在一种实施例中，栅极绝缘层的制备材料为氧化硅薄膜，栅极绝缘层的厚度范围为800埃至3000埃。
在一种实施例中，栅极金属层的制备材料可以是钼/铜、钛/铜、钼/铝/钼、铝/钼、或者是钼钛合金/铜中的任一种，其中，，栅极金属层的厚度范围为1000埃至10000埃。
在一种实施例中，所述层间绝缘层206作为介电层，所述层间绝缘层206的厚度在2000埃至10000埃，所述层间绝缘层206为氧化硅或氮化硅。
其中，层间绝缘层206上设置有源极2071和漏极2072接触孔，用于源极2071和漏极2072与有源层203触接。
在一种实施例中，所述源漏极2072金属层的制备材料可以是钼/铜、钛/铜、钼/铝/钼、铝/钼、或者是钼钛合金/铜中的任一种，所述源漏极2072金属层的厚度范围为1000埃至10000埃。
本申请实施例提供一种OLED显示装置，所述OLED显示装置包括OLED显示面板、扩散板、反射片、光学膜片、玻璃基板，所述OLED显示面板包括衬底基板、阵列层20、像素定义层30、发光功能层40、封装层50，所述阵列层20包括依次设置在所述衬底基板上的遮光层、缓冲层202、有源层203、栅绝缘层204、栅极层205、层间绝缘层206、钝化层207、源漏极层208、平坦层209，其中，所述钝化层207包括第一钝化层2071和第二钝化层2072，所述第二钝化层2072的阻隔水氧能力大于所述第一钝化层2071的阻隔水氧能力。
在本实施例中，所述OLED显示装置中的所述OLED显示面板包括衬底基板、阵列层20、像素定义层30、发光功能层40、封装层50，所述阵列层20包括依次设置在所述衬底基板上的遮光层、缓冲层202、有源层203、栅绝缘层204、栅极层205、层间绝缘层206、钝化层207、源漏极层208、平坦层209，其中，所述钝化层207包括第一钝化层2071和第二钝化层2072，所述第二钝化层2072的阻隔水氧能力大于所述第一钝化层2071的阻隔水氧能力；通过将钝化层207设置为两层结构，其中一层为水氧阻隔效果好的制备材料，可以有效阻挡钝化层207上方和外界的水氧含量变化对TFT器件的影响，缓解现有OLED显示面板存在的钝化层207阻挡水氧效果差的技术问题。
其中，所述源漏极层208包括源极2071和漏极2072.
其中，所述发光功能层40包括阳极401、发光层402、阴极403。
在一种实施例中，在显示装置中，如图2所示，所述第二钝化层2072设置在所述第一钝化层2071上。
在一种实施例中，在显示装置中，如图1所示，所述第一钝化层2071设置在所述第二钝化层2072上。
其中，所述第二钝化层2072和所述第一钝化层2071可以用同一道光罩形成。
其中，所述第二钝化层2072和所述第一钝化层2071也可以用不同的光罩形成，其中，第二钝化层2072可以通过光罩显影沟道区正上方的图案，所述图案用于阻挡垂直方向上的水氧。
在一种实施例中，在显示装置中，所述第二钝化层2072在所述衬底基板上的正投影与所述第一钝化层2071在所述衬底基板上的正投影重合。
在一种实施例中，在显示装置中，所述有源层203包括沟道区和所述沟道区两侧的源漏掺杂区，所述第二钝化层2072在所述衬底基板上的正投影覆盖所述有源层203沟道区在所述衬底基板上的正投影。
其中，所述第二钝化层2072在所述衬底基板上的正投影可以与所述有源层203沟道区在所述衬底基板上的正投影重合。
其中，所述第二钝化层2072在所述衬底基板上的正投影也可以包容了所述有源层203沟道区在所述衬底基板上的正投影，即所述第二钝化层2072在所述衬底基板上的正投影覆盖所述有源层203沟道区在所述衬底基板上的正投影，且所述第二钝化层2072在所述衬底基板上的正投影面积大于所述有源层203沟道区在所述衬底基板上的正投影面积
在一种实施例中，在显示装置中，所述第二钝化层2072的制备材料为氧化铝、氧化镁、氧化钛中的至少一种，所述第一钝化层2071的制备材料为氧化硅、氮化硅中的至少一种。
其中，所述第二钝化层2072的制备材料可以为单一氧化物，所述单一氧化物包括但不限于氧化铝、氧化镁、氧化钛。
其中，所述第二钝化层2072的制备材料可以为多种氧化物混合得到。
其中，所述第二钝化层2072的制备材料可以为氧化铝、氧化镁的混合材料。
其中，所述第二钝化层2072的制备材料可以为氧化铝、氧化钛的混合材料。
其中，所述第二钝化层2072的制备材料可以为氧化镁、氧化钛的混合材料。
在一种实施例中，在显示装置中，所述第二钝化层2072的膜层厚度小于所述第一钝化层2071的膜层厚度。
在一种实施例中，在显示装置中，所述第二钝化层2072的膜层厚度范围为100埃至1000埃，所述第一钝化层2071的膜层厚度范围为1000埃至5000埃。
在一种实施例中，在显示装置中，所述第二钝化层2072的膜层厚度大于所述第一钝化层2071的膜层厚度。
在本实施例中，所述第二钝化层2072的厚度较所述第一钝化层2071的厚度大
在一种实施例中，在显示装置中，所述遮光层厚度为500埃至2000埃中任一值，通过遮光层定义出TFT器件的遮光区域。
其中，遮光层可以是单层的，所述遮光层的制备材料可以为钼，铝，铜，钛中的任一种。
其中，遮光层也可以是双层膜，所述遮光层的制备材料也可以钼/铝、铜/铝、钼/铜中的任一种。
在一种实施例中，在显示装置中，所述缓冲层202可以是单层的，所述缓冲层202的制备材料为氧化硅,所述缓冲层202的厚度范围为1000埃至5000埃。
在一种实施例中，在显示装置中，所述有源层203的制备材料可以是氧化铟锡、氧化铟镓锌、氧化铟镓中的任一种。
其中，所述有源层203包括沟道区和沟道区两侧分别与源极2071和漏极2072触接的源漏掺杂区，所述有源层203的厚度范围为100埃至1000埃。
在一种实施例中，在显示装置中，栅极绝缘层的制备材料为氧化硅薄膜，栅极绝缘层的厚度范围为800埃至3000埃。
在一种实施例中，在显示装置中，栅极金属层的制备材料可以是钼/铜、钛/铜、钼/铝/钼、铝/钼、或者是钼钛合金/铜中的任一种，其中，，栅极金属层的厚度范围为1000埃至10000埃。
在一种实施例中，在显示装置中，所述层间绝缘层206作为介电层，所述层间绝缘层206的厚度在2000埃至10000埃，所述层间绝缘层206为氧化硅或氮化硅。
其中，层间绝缘层206上设置有源极2071和漏极2072接触孔，用于源极2071和漏极2072与有源层203触接。
在一种实施例中，在显示装置中，所述源漏极2072金属层的制备材料可以是钼/铜、钛/铜、钼/铝/钼、铝/钼、或者是钼钛合金/铜中的任一种，所述源漏极2072金属层的厚度范围为1000埃至10000埃。
如图3所示，本申请实施例提供一种OLED显示面板制备方法，包括：
S1:提供一衬底基板；
S2:在所述衬底基板上依次形成遮光层、缓冲层202、有源层203、栅极绝缘层、栅极层205、层间绝缘层206；
S3:在所述层间绝缘层206上利用光罩沉积形成一膜层，所述膜层为第二钝化层2072，所述第二钝化层2072的制备材料为氧化铝、氧化镁、氧化钛中至少一种；
S4:在所述第二钝化层2072上用同一所述光罩沉积形成一膜层，所述膜层为第一钝化层2071，所述第一钝化层2071的制备材料为氧化硅或氮化硅中至少一种；
S5:在所述第一钝化层2071上继续形成平坦层209、像素定义层30、发光功能层40、以及封装层50。
在一种实施例中，在形成所述第二钝化层2072的步骤中：通过另一光罩曝光显影，图案化所述第二钝化层2072形成一遮挡所述有源层203沟道区的图案。
在一种实施例中，在形成所述第二钝化层2072的步骤中：在层间绝缘层206上利用所述光罩沉积一氧化铝膜层，所述氧化铝膜层为第二钝化层2072，所述第二钝化层2072的厚度为100埃至1000埃中的任一值。
在一种实施例中，在所述衬底基板上依次形成遮光层、缓冲层202、有源层203、栅极绝缘层、栅极层205、层间绝缘层206的步骤中：在所述衬底基板上沉积一层厚度范围为500埃至2000埃的膜层作为遮光层，同时利用黄光定义出TFT器件的遮光区域。
在一种实施例中，在沉积缓冲层202的步骤中，还包括：沉积一层厚度范围为1000埃至5000埃的有机膜层作为缓冲层202。
在一种实施例中，在沉积有源层203的步骤中，还包括：沉积一层厚度范围为100埃到1000埃的半导体层，再利用黄光工艺定义出沟道区。
在一种实施例中，利用一道光罩定义出栅极、栅绝缘层204的区域，采用湿蚀刻法蚀刻栅极，再利用栅极图形自对准蚀栅绝缘层204，并将有源层203露出的区域导体化。
在一种实施例中，在栅极上沉积一层氧化硅薄膜作为层间绝缘层206，所述层间绝缘层206的厚度范围为2000埃至10000埃，同时蚀刻出源极2071接触孔洞和漏极2072接触孔洞。
在一种实施例中，在源漏极层208上先沉积一层氧化铝薄膜作为第二钝化层2072，所述氧化铝薄膜的厚度范围为100埃至1000埃，再沉积一层氧化硅或氮化硅薄膜作为第一钝化层2071，所述第一钝化层2071的厚度范围为1000埃至5000埃，并蚀刻出过孔。
本申请实施例提供的OLED显示面板包括衬底基板、阵列层、像素定义层、发光功能层、封装层，所述阵列层包括依次设置在所述衬底基板上的遮光层、缓冲层、有源层、栅绝缘层、栅极层、层间绝缘层、钝化层、源漏极层、平坦层，其中，所述钝化层包括第一钝化层和第二钝化层，所述第二钝化层的阻隔水氧能力大于所述第一钝化层的阻隔水氧能力；通过将钝化层设置为两层结构，其中一层为水氧阻隔效果好的制备材料，可以有效阻挡钝化层上方和外界的水氧含量变化对TFT器件的影响，缓解现有OLED显示面板存在的钝化层阻挡水氧效果差的技术问题。
以上对本申请实施例所提供的一种进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围

Claims (20)

  1. 一种OLED显示面板，包括衬底基板、阵列层、像素定义层、发光功能层、封装层，其中，所述阵列层包括：
    设置在所述衬底基板上的遮光层；以及
    依次设置在所述遮光层上的缓冲层、有源层、栅绝缘层、栅极层、层间绝缘层、钝化层、源漏极层、平坦层；
    其中，所述钝化层包括第一钝化层和第二钝化层，所述第二钝化层的阻隔水氧能力大于所述第一钝化层的阻隔水氧能力。
  2. 如权利要求1所述的OLED显示面板，其中，所述第一钝化层设置在所述第二钝化层上。
  3. 如权利要求2所述的OLED显示面板，其中，所述第二钝化层在所述衬底基板上的正投影与所述第一钝化层在所述衬底基板上的正投影重合。
  4. 如权利要求2所述的OLED显示面板，其中，所述有源层包括沟道区和所述沟道区两侧的源漏掺杂区，所述第二钝化层在所述衬底基板上的正投影覆盖所述有源层沟道区在所述衬底基板上的正投影。
  5. 如权利要求1所述的OLED显示面板，其中，所述第二钝化层的制备材料为氧化铝、氧化镁、氧化钛中的至少一种，所述第一钝化层的制备材料为氧化硅、氮化硅中的至少一种。
  6. 如权利要求5所述的OLED显示面板，其中，第二钝化层的制备材料可以为单一氧化物，所述单一氧化物包括但不限于氧化铝、氧化镁、氧化钛。
  7. 如权利要求5所述的OLED显示面板，其中，所述第二钝化层的制备材料可以为多种氧化物混合。
  8. 如权利要求5所述的OLED显示面板，其中，所述第二钝化层的制备材料可以为氧化铝、氧化镁的混合材料。
  9. 如权利要求5所述的OLED显示面板，其中，所述第二钝化层的制备材料可以为氧化铝、氧化钛的混合材料。
  10. 如权利要求1所述的OLED显示面板，其中，所述第二钝化层的膜层厚度小于所述第一钝化层的膜层厚度。
  11. 如权利要求1所述的OLED显示面板，其中，所述第二钝化层的膜层厚度范围为100埃至1000埃，所述第一钝化层的膜层厚度范围为1000埃至5000埃。
  12. 如权利要求1所述的OLED显示面板，其中，所述遮光层厚度为500埃至2000埃中任一值，通过遮光层定义出TFT器件的遮光区域。
  13. 如权利要求12所述的OLED显示面板，其中，遮光层可以是单层的，所述遮光层的制备材料为钼，铝，铜，钛中的任一种。
  14. 如权利要求12所述的OLED显示面板，其中，遮光层可以是复合膜层，所述遮光层的制备材料为钼/铝、铜/铝、钼/铜中的任一种。
  15. 如权利要求1所述的OLED显示面板，其中，所述缓冲层为单层膜层，所述缓冲层的制备材料为氧化硅,所述缓冲层的厚度范围为1000埃至5000埃。
  16. 如权利要求1所述的OLED显示面板，其中，栅极绝缘层的制备材料为氧化硅薄膜，栅极绝缘层的厚度范围为800埃至3000埃。
  17. 如权利要求1所述的OLED显示面板，其中，栅极金属层的制备材料可以是钼/铜、钛/铜、钼/铝/钼、铝/钼、或者是钼钛合金/铜中的任一种，其中，栅极金属层的厚度范围为1000埃至10000埃。
  18. 一种OLED显示面板制备方法，其包括：
    提供一衬底基板；
    在所述衬底基板上依次形成遮光层、缓冲层、有源层、栅极绝缘层、栅极层、层间绝缘层；
    在所述层间绝缘层上利用光罩沉积形成一膜层，所述膜层为第二钝化层，所述第二钝化层的制备材料为氧化铝、氧化镁、氧化钛中至少一种；
    在所述第二钝化层上用同一所述光罩沉积形成一膜层，所述膜层为第一钝化层，所述第一钝化层的制备材料为氧化硅或氮化硅中至少一种；
    在所述第一钝化层上继续形成平坦层、像素定义层、发光功能层、以及封装层。
  19. 如权利要求18所述的OLED显示面板制备方法，其中，在形成所述第二钝化层的步骤中，还包括：通过另一光罩曝光显影，图案化所述第二钝化层形成一遮挡所述有源层沟道区的图案。
  20. 如权利要求18所述的OLED显示面板制备方法，其中，在形成所述第二钝化层的步骤中，还包括：在层间绝缘层上利用所述光罩沉积一氧化铝膜层，所述氧化铝膜层为第二钝化层，所述第二钝化层的厚度为100埃至1000埃中的任一值。
PCT/CN2020/125105 2020-08-11 2020-10-30 Oled 显示面板及其制备方法 WO2022032883A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010800189.8A CN112002823A (zh) 2020-08-11 2020-08-11 Oled显示面板及其制备方法
CN202010800189.8 2020-08-11

Publications (1)

Publication Number Publication Date
WO2022032883A1 true WO2022032883A1 (zh) 2022-02-17

Family

ID=73463020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/125105 WO2022032883A1 (zh) 2020-08-11 2020-10-30 Oled 显示面板及其制备方法

Country Status (2)

Country Link
CN (1) CN112002823A (zh)
WO (1) WO2022032883A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687554B (zh) * 2020-12-28 2023-05-09 深圳市华星光电半导体显示技术有限公司 阵列基板制备方法、阵列基板及显示装置
CN112885846A (zh) * 2021-01-18 2021-06-01 深圳市华星光电半导体显示技术有限公司 一种tft背板及其制作方法
CN114188352B (zh) * 2021-12-01 2024-01-30 深圳市华星光电半导体显示技术有限公司 显示基板、显示面板及显示基板的制作方法
CN114188353A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 Tft阵列基板和显示面板
CN114188388A (zh) * 2021-12-09 2022-03-15 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制作方法
CN115064569A (zh) * 2022-06-15 2022-09-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701328A (zh) * 2015-03-25 2015-06-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US20150243684A1 (en) * 2014-02-25 2015-08-27 Innolux Corporation Display panel and display device
CN111029343A (zh) * 2019-11-13 2020-04-17 Tcl华星光电技术有限公司 一种阵列基板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099433B2 (en) * 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
TWI545733B (zh) * 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
CN109166902A (zh) * 2018-06-22 2019-01-08 友达光电股份有限公司 有机发光显示器
CN110034166B (zh) * 2019-03-26 2022-09-09 武汉华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243684A1 (en) * 2014-02-25 2015-08-27 Innolux Corporation Display panel and display device
CN104701328A (zh) * 2015-03-25 2015-06-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN111029343A (zh) * 2019-11-13 2020-04-17 Tcl华星光电技术有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
CN112002823A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
WO2022032883A1 (zh) Oled 显示面板及其制备方法
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
WO2020238412A1 (zh) 电致发光显示基板及其制备方法、电致发光显示装置
WO2019071751A1 (zh) Tft基板及其制作方法与oled面板的制作方法
WO2016107291A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
KR20120042029A (ko) 표시 장치 및 그 제조 방법
WO2020238384A1 (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
US20210343757A1 (en) Array substrate and manufacturing method therefor, and display device
US11569472B2 (en) Electroluminescent display substrate, manufacturing method thereof and electroluminescent display apparatus
WO2020029461A1 (zh) 柔性显示面板及制造方法
US11957000B2 (en) Organic light emitting diode panel and method of preparing the same
US20140048826A1 (en) Array substrate and its manufacturing method
CN110556406A (zh) 一种oled显示面板及其制备方法
WO2019205264A1 (zh) Oled器件及其制造方法、oled显示器
TWI608610B (zh) 顯示裝置
WO2020239071A1 (zh) 显示基板及其制作方法、显示面板和显示装置
CN113707725B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2021012399A1 (zh) 显示面板、显示装置及其制作方法
WO2021179330A1 (zh) 阵列基板及其制作方法
WO2020177666A1 (zh) 像素单元及其制造方法、显示基板
WO2021097995A1 (zh) 一种阵列基板及其制备方法
CN111415963A (zh) 显示面板及其制备方法
US20220352275A1 (en) Oled display panel and method of manufacturing same
CN111312732B (zh) 一种显示面板及其制作方法、显示模组及电子装置
US20240138209A1 (en) Oled display panel and manufacturing method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20949377

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20949377

Country of ref document: EP

Kind code of ref document: A1