CN112885846A - 一种tft背板及其制作方法 - Google Patents

一种tft背板及其制作方法 Download PDF

Info

Publication number
CN112885846A
CN112885846A CN202110061730.2A CN202110061730A CN112885846A CN 112885846 A CN112885846 A CN 112885846A CN 202110061730 A CN202110061730 A CN 202110061730A CN 112885846 A CN112885846 A CN 112885846A
Authority
CN
China
Prior art keywords
layer
metal
passivation layer
forming
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110061730.2A
Other languages
English (en)
Inventor
罗传宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110061730.2A priority Critical patent/CN112885846A/zh
Publication of CN112885846A publication Critical patent/CN112885846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种TFT背板及其制作方法，该TFT背板包括：衬底基板和依次层叠设置在该衬底基板上的第一金属层、栅极绝缘层、有源层、第二金属层和钝化层，其中，该有源层包括半导体金属氧化物膜层和设置于该半导体金属氧化物膜层上的氟系膜层，该氟系膜层由该半导体金属氧化物膜层经氟系掺杂后形成。本发明提供的该TFT背板上的有源层包括氟系膜层，该氟系膜层能够阻挡氢从钝化层中扩散，避免了因氢渗入有源层导致TFT器件发生严重的负性漂移而无法关断的问题，使该TFT背板能够稳定正常的工作。

Description

一种TFT背板及其制作方法
技术领域
本发明涉及显示技术领域，具体涉及一种TFT背板及其制作方法。
背景技术
小型发光二极管(Mini-Light Emitting Diode，Mini-LED)具有高对比度、高显色性能等可与有机发光二极管(Organic Light-Emitting Diode，OLED)相媲美的特点，成本稍高液晶显示器(Liquid Crystal Display，LCD)，仅为OLED的六成左右，相对微型发光二极管(Micro-Light Emitting Diode，Micro-LED)和OLED更易实施，所以Mini-LED成为各大面板厂商布局热点。
薄膜晶体管(Thin Film Transistor，TFT)是目前Mini-LED显示器、Micro-LED显示器、LCD显示器和OLED显示器中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管有源层的材料也具有多种，其中，金属氧化物薄膜晶体管(metal oxide TFT)具有场效应迁移率高(≥10cm2/V·s)、制备工艺简单、大面积沉积均匀性好、响应速度快及可见光范围内透过率高等特点，被认为是显示器朝着大尺寸及柔性化方向发展的最有潜力的背板技术。
现有的金属氧化物薄膜晶体管驱动背板结构中，金属氧化物膜层作为有源层，其上层叠设置有源漏极金属层和钝化层，钝化层材料包括氧化硅(SiOx)和氮化硅(SiNx)材料，SiNx膜层中H含量较高，SiOx膜层中仍然会含有一至十几原子百分比的氢含量，这些氢原子在后续的高温工艺，或是显示器操作时电流产生的局部高温，都有机会由SiNx膜层、SiOx膜层中扩散到金属氧化物TFT的沟道中，影响该有源层的电学性能，使TFT的电特性偏移而造成画面显示异常的现象。
发明内容
本发明实施例提供一种驱动背板及其制造方法，可以解决现有技术中的钝化保护层影响有源层性能的问题。
本申请实施例提供一种TFT背板，包括：衬底基板和依次层叠设置在所述衬底基板上的第一金属层、栅极绝缘层、有源层、第二金属层和钝化层；
其中，所述有源层包括半导体金属氧化物膜层和设置于所述半导体金属氧化物膜层上的氟系膜层，所述氟系膜层由所述半导体金属氧化物膜层经氟系掺杂后形成。
可选的，在本申请的一些实施例中，所述钝化层的材料包括氮化硅和氧化硅中的至少一种。
可选的，在本申请的一些实施例中，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层设置于所述第二钝化层和所述第二金属层之间，所述第一钝化层为三氧化二铝膜层，所述第二钝化层为的材料包括氮化硅和氧化硅中的至少一种。
可选的，在本申请的一些实施例中，所述第一金属层包括第一栅极和第一栅极总线，所述第二金属层包括源漏极和金属互联结构，所述栅极绝缘层在对应所述第一栅极总线的位置设置有第一接触孔，所述金属互联结构通过所述第一接触孔与所述第一栅极总线连接，所述钝化层在对应所述金属互联结构的位置上设置有第二接触孔，所述钝化层上还设置有第三金属层，所述第三金属层包括第二栅极和第二栅极总线，所述第二栅极总线通过所述第二接触孔与所述金属互联结构连接，进而通过所述金属互联结构与所述第一栅极总线电连接。
可选的，在本申请的一些实施例中，所述第三金属层上设置有保护层，所述第二金属层还包括绑定部，所述钝化层和所述保护层在对应所述绑定部的位置设置有第三接触孔，所述绑定部通过所述第三接触孔与外部驱动电路电连接。
本申请实施例提供一种TFT背板的制作方法，包括如下步骤：
提供一衬底基板，在所述衬底基板上依次形成第一金属层、栅极绝缘层和有源层，其中，所述有源层包括半导体金属氧化物材料；
对所述有源层的表面进行氟系基团的掺杂；
在所述有源层上依次形成第二金属层和钝化层。
可选的，在本申请的一些实施例中，在形成钝化层的步骤中：
在所述第二金属层上沉积氮化硅材料，形成所述钝化层；或
在所述第二金属层上沉积氧化硅材料，形成所述钝化层；或
在所述第二金属层上沉积氮化硅和氧化硅材料，形成所述钝化层。
可选的，在本申请的一些实施例中，在形成钝化层的步骤中：
在所述第二金属层上物理气相沉积一层铝金属膜，对所述铝金属膜进行热退火处理，形成由三氧化二铝膜构成的第一钝化层；以及
在第一钝化层上沉积氮化硅材料，形成所述第二钝化层；或
在所述第一钝化层上沉积氧化硅材料，形成所述第二钝化层；或
在所述第一钝化层上沉积氮化硅和氧化硅材料，形成所述第二钝化层。
可选的，在本申请的一些实施例中，所述TFT背板的制作方法还包括：在所述钝化层上形成第三金属层；其中，
在形成第一金属层的步骤中：对所述第一金属层进行图案化处理，形成第一栅极和第一栅极总线；
在形成第二金属层的步骤中：对所述有源层进行图案化处理；在所述栅极绝缘层对应所述第一栅极总线的位置形成第一接触孔；在所述有源层上形成第二金属层；对所述第二金属层进行图案化处理，形成源漏极和金属互联结构，所述金属互联结构通过所述第一接触孔与所述第一金属层电连接；
在形成钝化层的步骤中：在所述钝化层对应所述金属互联结构的位置形成第二接触孔；
在形成第三金属层的步骤中：对所述第三金属层进行图案化处理，形成第二栅极和第二栅极总线，所述第二栅极总线与所述金属互联结构连接，进而通过所述金属互联结构与所述第一栅极总线电连接。
可选的，在本申请的一些实施例中，所述TFT背板的制作方法还包括：在所述第三金属层上形成保护层，其中，
在形成第二金属层的步骤中：对所述第二金属层进行图案化处理，形成源漏极、金属互联结构和绑定部；
在形成保护层的步骤中：在所述保护层和钝化层对应所述绑定部的位置形成第三接触孔。
本发明公开了一种TFT背板及其制作方法，该TFT背板包括：衬底基板和依次层叠设置在该衬底基板上的第一金属层、栅极绝缘层、有源层、第二金属层和钝化层，其中，该有源层包括半导体金属氧化物膜层和设置于该半导体金属氧化物膜层上的氟系膜层，该氟系膜层由该半导体金属氧化物膜层经氟系掺杂后形成。本发明提供的该TFT背板上的有源层包括氟系膜层，该氟系膜层能够阻挡氢从钝化层中扩散，避免了氢渗入有源层导致的TFT器件发生严重的负性漂移而导致无法关断的问题，使该TFT背板能够稳定正常的工作。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的TFT背板的结构示意图；
图2-图3是本发明实施例二提供的TFT背板的制作方法中步骤1的示意图；
图4是本发明实施例二提供的的TFT背板的制作方法中步骤2的示意图；
图5是本发明实施例二提供的的TFT背板的制作方法中步骤3的示意图；
图6-图8是本发明实施例二提供的的TFT背板的制作方法中步骤4的示意图；
图9-图10是本发明实施例二提供的的TFT背板的制作方法中步骤5的示意图；
图11-图13是本发明实施例二提供的的TFT背板的制作方法中步骤6的示意图；
图14-图15是本发明实施例二提供的的TFT背板的制作方法中步骤7的示意图。
附图标记说明：
Figure BDA0002902932950000041
Figure BDA0002902932950000051
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。本发明实施例提供一种TFT背板及其制作方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
本发明公开了一种TFT背板及其制作方法，该TFT背板包括：衬底基板和依次层叠设置在该衬底基板上的第一金属层、栅极绝缘层、有源层、第二金属层和钝化层，其中，该有源层包括半导体金属氧化物膜层和设置于该半导体金属氧化物膜层上的氟系膜层，该氟系膜层由该半导体金属氧化物膜层经氟系掺杂后形成。本发明提供的该TFT背板上的有源层包括氟系膜层，该氟系膜层能够阻挡氢从钝化层中扩散，避免了氢渗入有源层导致的TFT器件发生严重的负性漂移而导致无法关断的问题，使该TFT背板能够稳定正常的工作。
实施例一
图1是本发明实施例提供的TFT背板的结构示意图，如图1所示，本发明提供了一种TFT背板，包括：衬底基板10和依次层叠设置在该衬底基板10上的第一金属层、栅极绝缘层30、有源层40、第二金属层和钝化层，其中，该有源层40包括半导体金属氧化物膜层和设置于该半导体金属氧化物膜层上的氟系膜层，该氟系膜层由该半导体金属氧化物膜层经氟系掺杂后形成。由于本发明提供的该TFT背板上的有源层40包括氟系膜层，该氟系膜层能够阻挡氢从钝化层中扩散，避免了氢渗入有源层导致的TFT器件发生严重的负性漂移而导致无法关断的问题，使该TFT背板能够稳定正常的工作。
本实施例中，该衬底基板10可以是刚性基板或柔性基板，其材质包括玻璃、塑料、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚对苯二甲酸乙二醇酯、聚酰亚胺或聚氨酯中的一种或多种。
本实施例中，该第一金属层例如为金属钼(Mo)或金属钼和金属铜(Cu)构成的叠层结构，该第一金属层例如通过物理气相沉积(PVD)形成。对该第一金属层进行图案化处理，形成第一栅极21和第一栅极总线22，该图案化处理过程例如包括湿蚀刻制程，该蚀刻液例如为双氧水(H2O2)系蚀刻液。
本实施例中，该第一金属层上形成有栅极绝缘层30，该栅极绝缘层30整面涂布在该衬底基板上，并覆盖该第一金属层，该栅极绝缘层30例如为氮化铝膜层、氮化硅膜层、氧化硅膜层或氮化硅和氧化硅组成的复合膜层。
本实施例中，该栅极绝缘层30上形成有源层40，具体的，先在该栅极绝缘层30上形成半导体金属氧化物膜层，并对该半导体金属氧化物膜层进行热退火处理，该半导体金属氧化物膜层例如为铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)、铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)中的一种或多种。在形成该半导体金属氧化物膜层后，经化学气象沉积法(CVD)对该半导体金属氧化物膜层的表面进行氟(F)系基团的掺杂，使部分半导体金属氧化物膜层变成氟系膜层，从而形成有源层40，该有源层40包括半导体金属氧化物膜层和设置于所述半导体金属氧化物膜层上的氟系膜层，其中，CVD腔室内采用的氟系反应气体例如为三氟化氮(NF3)。
本实施例中，在形成整面的有源层40后，对该整面的有源层40进行图案化处理，形成设置在该栅极21上方的有源层40的图案，该图案化处理的过程例如包括湿蚀刻，该湿蚀刻所用的蚀刻液例如为草酸系蚀刻液。在形成图案化的有源层40后，对栅极绝缘层30进行干蚀刻，形成第一接触孔101，该第一接触孔101贯穿该栅极绝缘层30，，并设置在对应该第一栅极总线22的位置。该干蚀刻采用的蚀刻气体可以与形成氟系膜层的气体相同，以节省材料，降低成本，但在其他实施例中，该干蚀刻采用的蚀刻气体还可以是其他氧化性气体。在形成该第一接触孔101后，在该图案化的有源层40上形成整面的第二金属层，该第二金属层例如通过物理气相沉积法形成，该第二金属层例如为两层或三层金属结构。优选的，该第二金属层中远离该衬底基板方向上的最外层为MTD或MoTi合金，MoTi和MoTiNi(MTD)合金具有高稳定性，抗氧化能力强的优点。在形成该整面的第二金属层后对该第二金属层进行图案化，以形成源漏极51、金属互联结构52和绑定部53。该金属互联结构52填入该第一接触孔101中，并与该第一栅极总线22电性连接。该图案化制程例如包括湿蚀刻制程，该湿蚀刻制程所用的蚀刻液例如为双氧水(H2O2)系蚀刻液。
本实施例中，该第二金属层上形成有钝化层。该钝化层包括氮化硅膜层、氧化硅膜层或氮化硅和氧化硅组成的复合膜层，即该钝化层的材料包括氮化硅和氧化硅中的至少一种。由于本发明的有源层中设置有氟系膜层，使得覆盖在有源层40上的氮化硅膜层、氧化硅膜层或氮化硅和氧化硅组成的复合膜层中的氢无法进入该有源层40，避免了氢从钝化层中扩散并渗入到有源层40，导致的TFT器件发生严重的负性漂移而导致无法关断的问题，使该TFT背板能够稳定正常的工作。
本实施例中，该钝化层包括第一钝化层60和第二钝化层70，该第一钝化层60设置于第二钝化层70和该第二金属层之间，该第一钝化层60为三氧化二铝膜层(Al2O3)，该第二钝化层70为氮化硅膜层、氧化硅膜层或氮化硅和氧化硅组成的复合膜层，即该第二钝化层的材料包括氮化硅和氧化硅中的至少一种。该第一钝化层60的形成步骤包括：在该第二金属层上物理气相沉积一层铝金属膜；对该铝金属膜进行热退火处理，形成该三氧化二铝膜层。SiOx膜层阻隔水氧能力较差，且介电常数低，易因金属间跨压较大将SiOx膜层击穿而发生信号线间的短路，而三氧化二铝膜层的致密性更高、介电常数更大，并且该三氧化二铝薄膜还增大了第二金属层与第二钝化层70之间的距离。本发明通过在第二金属层上设置三氧化二铝薄膜，能够有效改善钝化膜为氮化硅膜层、氧化硅膜层或氮化硅和氧化硅组成的复合膜层时，该钝化膜层被位于该钝化层上下两侧的金属线上的电压击穿而导致的金属信号线间短路的问题和由于水氧密封性能差导致的外界水汽对TFT器件沟道区域的不良影响和不同金属层级之间的寄生电容影响。该第二钝化层70的形成步骤包括：通过化学气相沉积在该第一钝化层60上形成该第二钝化层70。
在形成该钝化层后，对该钝化层进行干蚀刻处理，形成第二接触孔102。该第二接触孔102贯穿该钝化层，并设置在对应该金属互联结构52的位置，该第二接触孔102与栅极绝缘层30上形成的第一接触孔101形成深浅孔结构。该干蚀刻采用的蚀刻气体可以与形成氟系膜层的气体相同，以节省材料，降低成本，但在其他实施例中，该干蚀刻采用的蚀刻气体还可以是其他氧化性气体。
本实施例中，该钝化层上还形成有第三金属层，该第三金属层例如通过物理气相沉积的方式形成，该第三金属层例如为金属钼(Mo)或金属钼和金属铜(Cu)构成的叠层结构。形成整面的第三金属层后，对该第三金属层进行图案化处理，从而形成第二栅极81和第二栅极总线82，该第二金属总线82通过该第二接触孔102与该金属互联结构52电性连接，并通过该金属互联结构52与该第一栅极总线22电性连接，实现该TFT背板的双栅极控制，该第三金属层图案化的流程例如包括湿蚀刻制程，该湿蚀刻制程可以采用双氧水(H2O2)系蚀刻液。
本实施例中，该第三金属层上形成有保护层90，该保护层90的材质为氮化硅膜层、氧化硅膜层或氮化硅和氧化硅组成的复合膜层。形成该整面的保护层90后，对该保护层90进行干蚀刻处理，形成第三接触孔103和第四接触孔104，该第三接触孔103贯穿该保护层90和该钝化层，并设置在对应该绑定部53的位置，该第四接触孔104贯穿该保护层90并对应该第二接触孔102的位置设置。该干蚀刻采用的蚀刻气体可以与形成氟系膜层的气体相同，以节省材料，降低成本，但在其他实施例中，该干蚀刻采用的蚀刻气体还可以是其他氧化性气体。
在本实施例中，该TFT背板上的发光单元100例如为LED芯片，在形成该保护层90后，可以对该TFT背板执行后续的锡膏或异方性导电胶(ACF)印刷、LED芯片转移及回流焊接等工序，以形成Mini-LED或Micro-LED显示面板。具体的，该发光单元100的部分容置于该第二接触孔102和第四接触孔104中，并与该第二栅极总线82电连接。在本发明的其他实施例中该发光单元例如还可以是OLED发光单元。
实施例二
本发明实施例二提供一种TFT背板的制作方法，包括如下步骤：
提供一衬底基板，在该衬底基板上依次形成第一金属层、栅极绝缘层和有源层，其中，该有源层包括半导体金属氧化物材料；对该有源层的表面进行氟系基团的掺杂；在该有源层上依次形成第二金属层和钝化层。
步骤1、请参阅图2-图3，提供一衬底基板10，在该衬底基板上10形成第一金属层20，并对该第一金属层20进行图案化处理，形成第一栅极21和第一栅极总线22；
步骤2、请参阅图4，在该第一金属层20上形成栅极绝缘层30。
步骤3、请参阅图5，在该栅极绝缘30上形成有源层40，该有源层40包括半导体金属氧化物材料，对该有源层40的表面进行氟系基团的掺杂。
步骤4、在该有源层40上形成第二金属层50，并对该第二金属层50进行图案化处理，形成源漏极。
具体的，请参阅图6-图8，该步骤4包括：对该有源层40进行图案化处理，形成图案化的有源层40；对该栅极绝缘层30进行蚀刻开孔，在第一绝缘层30上形成第一接触孔101；在该有源层40上形成第二金属层50；对该第二金属层50进行图案化处理，形成源漏极51、金属互联结构52和绑定部53，该金属互联结构52填充于该第一接触孔中，并与该第一金属层20中的第一栅极总线电性连接。
步骤5、在该第二金属层50上形成钝化层。
具体的，请参阅图9-图10，该钝化层的材料包括氮化硅和氧化硅中的至少一种，该钝化层例如包括第一钝化层60和第二钝化层70，该步骤5包括：在该第二金属层50上形成第一钝化层60，该第一钝化层60为三氧化二铝膜层，其例如由金属铝经高温退火而成，在其他实施例中，该三氧化二铝膜层可通过直接沉积三氧化二铝材料制成；在形成第一钝化层60后，在该第一钝化层60上形成第二钝化层70，该第二钝化层70例如为氮化硅膜层、氧化硅膜层或氮化硅和氧化硅组成的复合膜层，即该第二钝化层70的材料包括氮化硅和氧化硅中的至少一种。
本实施例中，例如还包括步骤6、在该钝化层上形成第三金属层80，对该第三金属层80进行图案化处理，形成第二栅极81和第二栅极总线82，第二栅极总线82通过第二金属层50与第一栅极总线22电性连接。
具体的，请参阅图11-图13，该步骤6包括：在形成钝化层后，对钝化层蚀刻开孔，形成第二接触孔102。该第二接触孔102贯穿该钝化层，并设置在对应该金属互联结构52的位置，该第二接触孔102与栅极绝缘层30上形成的第一接触孔101形成深浅孔结构；在该钝化层上形成第三金属层80；对该第三金属层80进行图案化处理，形成第二栅极81和第二栅极总线82，该第二栅极总线82填充于该第二接触孔102中，并与该第二金属层50电性连接。
请参阅图14和图15，本实施例中，例如还包括步骤7、在该第三金属层80上形成保护层90，并对该保护层90进行蚀刻开孔，形成第三接触孔103和第四接触孔104。该第三接触孔103贯穿该保护层90和该钝化层，并设置在对应该绑定部53的位置，第三接触孔103用于露出该第二金属层50中的绑定部53，该绑定部53用于与外部的驱动电路电连接；该第四接触孔104贯穿该保护层90并对应该第二接触孔102的位置设置，该第四接触孔104用于露出该第三金属层80中的第二栅极总线82，该第二栅极总线82和部分容置于该第四接触孔104中的发光单元100电连接，该TFT背板能够在第一栅极21和第二栅极81的共同控制下开启或关闭，从而控制发光单元100执行显示功能。
综上所述，本发明公开了一种TFT背板及其制作方法，该TFT背板包括：衬底基板和依次层叠设置在该衬底基板上的第一金属层、栅极绝缘层、有源层、第二金属层和钝化层，其中，该有源层包括半导体金属氧化物膜层和设置于该半导体金属氧化物膜层上的氟系膜层，该氟系膜层由该半导体金属氧化物膜层经氟系掺杂后形成。本发明提供的该TFT背板上的有源层包括氟系膜层，该氟系膜层能够阻挡氢从钝化层中扩散，避免了氢渗入有源层导致的TFT器件发生严重的负性漂移而导致无法关断的问题，使该TFT背板能够稳定正常的工作。
以上对本发明实施例所提供的一种TFT背板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种TFT背板，其特征在于，包括：衬底基板和依次层叠设置在所述衬底基板上的第一金属层、栅极绝缘层、有源层、第二金属层和钝化层；
其中，所述有源层包括半导体金属氧化物膜层和设置于所述半导体金属氧化物膜层上的氟系膜层，所述氟系膜层由所述半导体金属氧化物膜层经氟系掺杂后形成。
2.根据权利要求1所述的TFT背板，其特征在于，所述钝化层的材料包括氮化硅和氧化硅中的至少一种。
3.根据权利要求2所述的TFT背板，其特征在于，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层设置于所述第二钝化层和所述第二金属层之间，所述第一钝化层为三氧化二铝膜层，所述第二钝化层为的材料包括氮化硅和氧化硅中的至少一种。
4.根据权利要求1所述的TFT背板，其特征在于，所述第一金属层包括第一栅极和第一栅极总线，所述第二金属层包括源漏极和金属互联结构，所述栅极绝缘层在对应所述第一栅极总线的位置设置有第一接触孔，所述金属互联结构通过所述第一接触孔与所述第一栅极总线连接，所述钝化层在对应所述金属互联结构的位置上设置有第二接触孔，所述钝化层上还设置有第三金属层，所述第三金属层包括第二栅极和第二栅极总线，所述第二栅极总线通过所述第二接触孔与所述金属互联结构连接，进而通过所述金属互联结构与所述第一栅极总线电连接。
5.根据权利要求4所述的TFT背板，其特征在于，所述第三金属层上设置有保护层，所述第二金属层还包括绑定部，所述钝化层和所述保护层在对应所述绑定部的位置设置有第三接触孔，所述绑定部通过所述第三接触孔与外部驱动电路电连接。
6.一种TFT背板的制作方法，其特征在于，包括如下步骤：
提供一衬底基板，在所述衬底基板上依次形成第一金属层、栅极绝缘层和有源层，其中，所述有源层包括半导体金属氧化物材料；
对所述有源层的表面进行氟系基团的掺杂；
在所述有源层上依次形成第二金属层和钝化层。
7.根据权利要求6所述的TFT背板的制作方法，其特征在于，在形成钝化层的步骤中：
在所述第二金属层上沉积氮化硅材料，形成所述钝化层；或
在所述第二金属层上沉积氧化硅材料，形成所述钝化层；或
在所述第二金属层上沉积氮化硅和氧化硅材料，形成所述钝化层。
8.根据权利要求7所述的TFT背板的制作方法，其特征在于，在形成钝化层的步骤中：
在所述第二金属层上物理气相沉积一层铝金属膜，对所述铝金属膜进行热退火处理，形成由三氧化二铝膜构成的第一钝化层；以及
在第一钝化层上沉积氮化硅材料，形成所述第二钝化层；或
在所述第一钝化层上沉积氧化硅材料，形成所述第二钝化层；或
在所述第一钝化层上沉积氮化硅和氧化硅材料，形成所述第二钝化层。
9.根据权利要求5所述的TFT背板的制作方法，其特征在于，所述TFT背板的制作方法还包括：在所述钝化层上形成第三金属层；其中，
在形成第一金属层的步骤中：对所述第一金属层进行图案化处理，形成第一栅极和第一栅极总线；
在形成第二金属层的步骤中：对所述有源层进行图案化处理；在所述栅极绝缘层对应所述第一栅极总线的位置形成第一接触孔；在所述有源层上形成第二金属层；对所述第二金属层进行图案化处理，形成源漏极和金属互联结构，所述金属互联结构通过所述第一接触孔与所述第一金属层电连接；
在形成钝化层的步骤中：在所述钝化层对应所述金属互联结构的位置形成第二接触孔；
在形成第三金属层的步骤中：对所述第三金属层进行图案化处理，形成第二栅极和第二栅极总线，所述第二栅极总线与所述金属互联结构连接，进而通过所述金属互联结构与所述第一栅极总线电连接。
10.根据权利要求9所述的TFT背板的制作方法，其特征在于，所述TFT背板的制作方法还包括：在所述第三金属层上形成保护层，其中，
在形成第二金属层的步骤中：对所述第二金属层进行图案化处理，形成源漏极、金属互联结构和绑定部；
在形成保护层的步骤中：在所述保护层和钝化层对应所述绑定部的位置形成第三接触孔。
CN202110061730.2A 2021-01-18 2021-01-18 一种tft背板及其制作方法 Pending CN112885846A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110061730.2A CN112885846A (zh) 2021-01-18 2021-01-18 一种tft背板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110061730.2A CN112885846A (zh) 2021-01-18 2021-01-18 一种tft背板及其制作方法

Publications (1)

Publication Number Publication Date
CN112885846A true CN112885846A (zh) 2021-06-01

Family

ID=76048947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110061730.2A Pending CN112885846A (zh) 2021-01-18 2021-01-18 一种tft背板及其制作方法

Country Status (1)

Country Link
CN (1) CN112885846A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093889A (zh) * 2021-11-02 2022-02-25 Tcl华星光电技术有限公司 阵列基板及制备方法和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120228604A1 (en) * 2011-03-11 2012-09-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20150053970A1 (en) * 2013-08-20 2015-02-26 Samsung Display Co., Ltd. Display substrate including a thin film transistor and method of manufacturing the same
CN104659057A (zh) * 2013-11-22 2015-05-27 乐金显示有限公司 用于显示装置的阵列基板
CN107851669A (zh) * 2015-07-27 2018-03-27 夏普株式会社 半导体装置及其制造方法
CN110364440A (zh) * 2019-06-12 2019-10-22 北海惠科光电技术有限公司 薄膜晶体管的制造方法、基板及显示装置
CN112002823A (zh) * 2020-08-11 2020-11-27 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120228604A1 (en) * 2011-03-11 2012-09-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20150053970A1 (en) * 2013-08-20 2015-02-26 Samsung Display Co., Ltd. Display substrate including a thin film transistor and method of manufacturing the same
CN104659057A (zh) * 2013-11-22 2015-05-27 乐金显示有限公司 用于显示装置的阵列基板
CN107851669A (zh) * 2015-07-27 2018-03-27 夏普株式会社 半导体装置及其制造方法
CN110364440A (zh) * 2019-06-12 2019-10-22 北海惠科光电技术有限公司 薄膜晶体管的制造方法、基板及显示装置
CN112002823A (zh) * 2020-08-11 2020-11-27 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093889A (zh) * 2021-11-02 2022-02-25 Tcl华星光电技术有限公司 阵列基板及制备方法和显示面板

Similar Documents

Publication Publication Date Title
US11997883B2 (en) Organic light emitting diode display device
US10916185B1 (en) Array substrate, display panel, display device and array-substrate manufacturing method
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4977352B2 (ja) 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
WO2018227750A1 (zh) 柔性tft基板的制作方法
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
WO2017166431A1 (zh) Tft阵列基板及其制造方法、显示装置
US11205667B2 (en) Method of preparing thin film transistor substrate
US10559698B2 (en) Oxide thin film transistor, manufacturing method thereof, array substrate and display device
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
JP2008218960A (ja) 薄膜トランジスタ装置、その製造方法、及び表示装置
US8643010B2 (en) Semiconductor device, method for fabricating the same, active matrix substrate, and display device
WO2017202057A1 (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
US20220255025A1 (en) Oled display panel and display device
US20230238386A1 (en) Array substrate, method of manufacturing thereof, and display panel
JP2009188317A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
US20240047465A1 (en) Array base plate, method for manufacturing same, and display panel
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
US11923380B2 (en) Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof
CN112885846A (zh) 一种tft背板及其制作方法
US20210225898A1 (en) Manufacturing method of tft array substrate and tft array substrate
US10347631B2 (en) Thin film transistor and method of manufacturing the same, array substrate, and display device
CN109148477B (zh) Tft阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210601

WD01 Invention patent application deemed withdrawn after publication