JP2000269510A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 第１の絶縁層と結晶質半導体層と第２の絶縁
層とを積層して成る半導体装置において応力バランスを
考慮した構成として特性の向上を図る。 【解決手段】 基板上に、引張り応力を有する結晶質半
導体層を活性層とする半導体装置において、前記半導体
層の基板側の表面に設けられる第１の絶縁層に引張り応
力を付与し、前記半導体層の基板側とは反対側の表面に
設けられる第２の絶縁層に圧縮応力を有するものを適用
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に薄膜トラ
ンジスタを用いた集積回路を有する半導体装置およびそ
の作製方法に関する。例えば、液晶表示装置に代表され
る電気光学装置およびその電気光学装置を搭載した電子
機器の構成に関する。

【０００２】

【従来の技術】基板上にＴＦＴ（薄膜トランジスタ）を
多数個配列させて、アクティブマトリクス型液晶表示装
置に代表される半導体装置が開発されている。ＴＦＴは
少なくとも島状半導体膜から成る活性層と、該活性層の
基板側に設けられた第１の絶縁層と、該活性層の基板側
とは反対側に設けられた第２の絶縁層とが積層された構
造を有していた。或いは、第１の絶縁層を省略して、活
性層と、該活性層の基板側とは反対側の表面に密接して
設けられた第２の絶縁層とが積層された構造を有してい
た。

【０００３】前記第１の絶縁層を介して、活性層に所定
の電圧を印加するようにゲート電極を設けた構造は、逆
スタガ型もしくはボトムゲート型と呼ばれている。一
方、前記第２の絶縁層を介して、活性層に所定の電圧を
印加するようにゲート電極を設けた構造は、順スタガ型
もしくはトップゲート型と呼ばれている。

【０００４】ＴＦＴに用いられる半導体膜は、非晶質半
導体をはじめ、高移動度が得られる結晶質半導体が適し
ていると考えられている。ここで、結晶質半導体とは、
単結晶半導体、多結晶半導体、微結晶半導体を含むもの
である。また、絶縁層は、代表的には酸化シリコン、窒
化シリコン、窒酸化シリコンなどの材料で形成されてい
る。

【０００５】また、前記半導体層の一例として、特開平
７−１３０６５２号公報、特開平８−７８３２９号公
報、特開平１０−１３５４６８号公報、または特開平１
０−１３５４６９号公報で開示された半導体が知られて
いる。

【０００６】ところで、ＣＶＤ（化学的気相成長法）、
スパッタ法、真空蒸着法などの公知の成膜技術で作製さ
れる前記材料の薄膜には内部応力があることが知られて
いた。内部応力はさらにその薄膜が本来もつ真性応力
と、薄膜と基板との熱膨張係数の差に起因する熱応力と
に分離して考えられていた。熱応力は基板の熱膨張係数
やＴＦＴの作製工程のプロセス温度を管理することによ
りその影響を無視することもできたが、真性応力の発生
メカニズムは必ずしも明確にはされておらず、薄膜の成
長過程やその後の熱処理などによる相変化や組成変化が
複雑に絡み合って発生しているものと考えられていた。

【０００７】一般的に、内部応力は図３に示すように、
基板に対して薄膜が収縮しようとするときには、基板は
その影響を受けて薄膜を内側にして変形するのでこれを
引張り応力と呼んでいる。一方、薄膜が伸張しようとす
るときには、基板は押し縮められて薄膜を外側にして変
形するのでこれを圧縮応力と呼んでいる。このように便
宜上内部応力の定義は基板を中心として考えられてい
た。本明細書でも内部応力はこの定義に従って記述す
る。

【０００８】非晶質半導体膜から熱アニール法やレーザ
ーアニール法などの方法で作製される結晶質半導体膜
は、結晶化の過程で体積収縮が起こることが知られてい
た。その割合は非晶質半導体膜の状態にもよるが、０．
１〜１0％程度であるとされていた。その結果、結晶質
半導体膜には引張り応力が発生し、その大きさは約１×
１０⁹Paに及ぶこともあった。また、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜などの絶縁膜の内
部応力は、膜の作製条件やその後の熱処理の条件によっ
て圧縮応力から引張り応力までさまざまに変化すること
が知られていた。

【０００９】

【発明が解決しようとする課題】超ＬＳＩの技術分野で
は素子の不良をもたらす原因の一つとして応力の問題が
指摘されていた。集積度の向上と共に必然的に局所的な
応力の影響が無視できないものとなっていた。例えば、
応力が集中する領域に重金属不純物が捕捉されて各種の
不良モードを引き起こしたり、応力を緩和するために発
生した転位も素子の特性を劣化させる要因であると考え
られていた。

【００１０】しかしながら、半導体膜や絶縁膜などの複
数の薄膜を積層して形成されるＴＦＴに関しては、それ
ぞれの薄膜の内部応力が相互に作用してもたらす影響に
ついてまだ十分解明されていないものであった。

【００１１】ＴＦＴ特性を表す特性パラメータは幾つか
あるが、その性能の良さは電界効果移動度が一つの目安
とされている。そして、高い電界効果移動度の実現を目
標として、ＴＦＴの構造やその製造工程は理論的解析と
経験的側面から注意深く検討されてきた。特に重要な要
因は半導体層中のバルク欠陥密度や、半導体層と絶縁層
との界面における界面準位密度を可能な限り低減させる
ことが必要であると考えられていた。

【００１２】本発明者は、結晶質半導体層に形成される
バルク欠陥密度や界面欠陥密度を低減するためには、Ｔ
ＦＴの作製条件を最適化するのみでなく、それぞれの薄
膜の内部応力を考慮して、その応力バランスをとりなが
ら欠陥密度を低減させることが課題であると考えた。本
発明は上記のような問題点を解決し、結晶質半導体層に
対して歪みを発生させることなく、バルク欠陥密度や界
面欠陥密度を低減させたＴＦＴを実現することを目的と
している。

【００１３】

【課題を解決するための手段】前述のように、非晶質半
導体膜から作製される結晶質半導体膜には引張り応力が
内在していた。このような結晶質半導体膜を活性層とし
たＴＦＴにおいて、結晶質半導体膜に対して歪みを発生
させることなくゲート絶縁膜や他の絶縁膜および導電性
膜を積層させるには、応力バランスを考慮することが必
要であった。

【００１４】ここで考慮されるべき応力バランスとは、
積層されるそれぞれの薄膜の内部応力を相殺して合成応
力をゼロにするというものでなく、引張り応力を有する
結晶質半導体膜を中心にして、その結晶質半導体膜に歪
みを発生させない方向にその他の内部応力が内在する薄
膜を積層させるものである。

【００１５】図４は本発明の概念を説明するものであ
る。引張り応力を有する結晶質半導体膜に対して、その
結晶質半導体膜の基板側に設ける薄膜は引張り応力を有
していることが望ましいと考えた（図４（Ｂ））。一
方、結晶質半導体膜の基板側とは反対側の表面に設ける
薄膜には圧縮応力を持たせると良いと考えた（図４
（Ａ））。いずれにしても結晶質半導体膜が収縮しよう
とするとき、これを引き伸ばす方向に応力が作用すれば
結晶粒界に歪みが生じ、マイクロクラックが形成される
ことが予想された。このような場合、その領域には転位
や結晶欠陥が生成され、不対結合手が多数形成されるも
のであった。従って、結晶質半導体膜に対して基板側に
設ける薄膜には引張り応力をもたせることで、結晶質半
導体層が収縮しようとするのと同じ方向に応力を付与す
ることができた。これとは反対に、結晶質半導体膜に対
して基板側とは反対側に設ける薄膜には圧縮応力をもた
せることで、該結晶質半導体層が収縮しようとするのと
同じ方向に応力を付与することができた。即ち、結晶質
半導体膜を収縮させる方向に他の薄膜から応力が付与さ
れる構成とすることではじめて欠陥密度を有効に低減さ
せることができた。

【００１６】薄膜の内部応力を制御するには作製条件や
その後の熱処理条件を考慮すれば良かった。例えば、プ
ラズマＣＶＤ法で作製される窒化酸化シリコン膜は、窒
素と酸素の組成比や含有水素量を変化させることで圧縮
応力から引張り応力まで変化させることが可能であっ
た。また、プラズマＣＶＤ法で作製される窒化シリコン
膜はその成膜速度を変化させることにより内部応力の大
きさを変化させることができた。

【００１７】さらに、応力バランスを考慮する上で重要
なことは、ＴＦＴの製作工程全体を通しての温度管理で
あった。プラズマＣＶＤ法やスパッタ法で作製される薄
膜は、初期状態で所定の内部応力を有していても、その
後の工程における基板加熱温度によってまったく反対方
向の内部応力に変化してしまうことがあった。また、逆
にこの性質を利用して内部応力を変化させることも可能
であった。例えば、圧縮応力を持つ窒化シリコン膜に対
し、３００℃以上の温度で熱処理を加えると引張り応力
に変化させることもできた。

【００１８】そして、基板上に形成された島状半導体膜
から成る活性層の基板側に設けられた第１の絶縁層を介
して活性層に所定の電圧を印加するようにゲート電極を
設ければ、逆スタガ型またはボトムゲート型のＴＦＴを
形成することができた。また、活性層の基板側とは反対
側に設けられた第２の絶縁層を介して活性層に所定の電
圧を印加するようにゲート電極を設ければ順スタガ型ま
たはトップゲート型のＴＦＴを形成することができた。

【００１９】第１の絶縁層または第２の絶縁層に使用さ
れる絶縁膜の材料は特に限定されるものではないが、内
部応力をなんらかの形で制御できることが必要であっ
た。そのためには、窒化シリコン膜、酸化窒化シリコン
膜、酸化シリコン膜、酸化タンタル膜などが適してし
た。窒化シリコン膜の作製方法に限定はないが、例えば
プラズマＣＶＤ法で作製する場合には、ＳｉＨ₄、Ｎ
Ｈ₃、Ｎ₂、Ｈ₂の混合ガスか作製することができる。そ
して、ガスの混合比や放電電力密度を変えることにより
成膜速度の異なる条件で窒化シリコン膜を作製すること
ができた。内部応力の測定器は、Ionic System社製のM
odel-30114を使用した。測定はシリコンウエハー上に作
製した試料を用いた。

【００２０】内部応力の値は、引張り応力を正の値で示
し、圧縮応力を負の値で示し区別する。図１７のデータ
は、成膜時の基板温度を４００℃として、異なる成膜速
度で作製された窒化シリコン膜は、いずれも圧縮応力を
有していたが、５００℃で1時間の熱処理を加えると、
引張り応力に変化させることができた。このような変化
は、成膜時の基板温度よりも高い温度で熱処理したとき
に実現し、窒化シリコン膜の緻密化が原因であると考え
られた。従って、窒化シリコン膜は圧縮応力を有する膜
と引張り応力を有する膜の両方を作製することが可能で
あった。

【００２１】また、酸化窒化シリコン膜は、プラズマＣ
ＶＤ法を用い、ＳｉＨ₄、Ｎ₂Ｏの混合ガスから作製し
た。ここでもガスの混合比や放電電力密度を変えること
により、成膜速度を異ならせて酸化窒化シリコン膜を作
製することができた。図１８は基板温度４００℃で作製
された酸化窒化シリコン膜の内部応力の値を示す。成膜
速度が異なるそれぞれの試料において、いずれも圧縮応
力を有していた。さらに、４５０℃で４時間の熱処理を
加えても、圧縮応力の絶対値は小さくなるものの、やは
りその状態は保持されたままであった。

【００２２】また、図１９の特性は、同様に酸化窒化シ
リコン膜の内部応力のデータであるが、ＳｉＨ₄、Ｎ₂Ｏ
にさらにＮＨ₃を混合して作製された酸化窒化シリコン
膜のデータを示している。成膜時においてＮＨ₃ガスを
添加していくと、圧縮応力から引張り応力側に特性が変
化した。さらに、試料に５５０℃で4時間の加熱処理を
加えると引張り応力を大きくすることができた。このよ
うな応力の変化は、酸化窒化シリコン膜中の窒素濃度と
酸素濃度の組成比の変化に対応していた。表１にラザフ
ォード後方散乱法（ＲＢＳ）で酸化窒化シリコン膜中の
各元素濃度を測定した結果を示す。

【００２３】

【表１】

【００２４】酸化窒化シリコン膜の窒素と酸素の含有量
がそれぞれ７atomic％、５９．５atomic％であるのに対
し、成膜時にＮＨ₃ガスを３０SCCM添加することによっ
て窒素含有量と酸素含有量をそれぞれ２４．０atomic
％、２６．５atomic％とすることができた。また、ＮＨ
₃ガスを１００SCCM添加することによって窒素含有量と
酸素含有量をそれぞれ４４．１atomic％、６．０atomic
％とすることができた。すなわち、ＮＨ₃ガスを添加す
ることにより酸化窒化シリコン膜中の窒素濃度を増加さ
せ酸素濃度を低減させることができた。このとき圧縮応
力から引張り応力に変化させることができた。ＮＨ₃ガ
スを添加して得られた種々の酸化窒化シリコン膜につい
てその組成を調べたところ、いずれもシリコンが約３４
atomic％、水素が約１６atomic％、そして窒素と酸素の
合計が約５０atomic％といった割合であった。そして窒
素濃度が２５atomic％以上５０atomic％未満のものは明
らかに引張り応力を有し、５atomic％以上２５atomic％
未満のものは圧縮応力を示していた。また、熱処理によ
る内部応力の変化は、図２０に示すように膜中の含有水
素量変化と関連付けて考えることができた。図２０のデ
ータはＮＨ₃ガスを添加して作製された酸化窒化シリコ
ン膜の含有水素濃度をＦＴ−ＩＲで測定した結果を示し
ている。５００℃で１時間の熱処理ではシリコンに結合
した水素が優先的に放出されている。この傾向は膜作製
時の基板温度（図２０の各グラフの右上に表記したＴsu
bを参照）が低い程顕著に表れている。シリコンと結合
した水素が放出されることにより不対結合手ができ、そ
の不対結合手の相互作用（引力）により引張り応力が強
められていることが予想される。このように、膜中の水
素濃度を低減させることによっても内部応力を変化させ
ることが可能であった。

【００２５】このように、成膜速度を制御したり、成膜
時の基板温度よりも高い温度熱処理を加えたり、或いは
成膜条件を制御して膜の組成を変化させることにより内
部応力を制御することができた。ＴＦＴは周知の如く薄
膜の形成とエッチング処理を繰り返して完成されるもの
であるが、ここで重要なことはその作製工程全般に渡っ
てのプロセス温度の管理であった。そして、積層される
薄膜の内部応力を考慮してプロセスの最高温度を決めれ
ばよかった。

【００２６】以上のように、本発明は基板上に形成され
た島状半導体膜を活性層として、前記活性層と基板との
間に設けられ、含有窒素濃度が含有酸素濃度よりも大き
い第１の酸化窒化シリコン膜と、含有窒素濃度が含有酸
素濃度よりも小さい第２の酸化窒化シリコン膜とを有す
る第１の絶縁層と、前記活性層の基板とは反対側の表面
に接して設けられ、含有窒素濃度が含有酸素濃度よりも
小さい第３の酸化窒化シリコン膜を有する第２の絶縁層
とを備えたことを特徴としている。

【００２７】前記活性層は引張り応力を有し、前記第１
の絶縁層の含有窒素濃度が含有酸素濃度よりも大きい第
１の酸化窒化シリコン膜は引張り応力を有し、かつ、前
記第２の絶縁層の、含有窒素濃度が含有酸素濃度よりも
小さい第３の酸化窒化シリコン膜は圧縮応力を有してい
ることを特徴としている。前記第１の絶縁層と前記半導
体層との引張り応力の絶対値の差、または、前記第２の
絶縁層の圧縮応力と、前記半導体層の引張り応力との絶
対値の差が、５×10⁸Pa以内であることが望ましい。

【００２８】また、前記含有窒素濃度が含有酸素濃度よ
りも大きい第１の酸化窒化シリコン膜の含有窒素濃度は
２５atomic％以上５０atomic％未満であり、前記含有窒
素濃度が含有酸素濃度よりも小さい第３の酸化窒化シリ
コン膜の含有窒素濃度は５atomic％以上２５atomic％未
満であることを特徴としている。

【００２９】

【発明の実施の形態】[実施形態１]本発明の実施形態を
図１を用いて説明する。図１の（Ａ）から（Ｃ）におい
て、絶縁表面を有する基板１０１上に第１の絶縁層１０
２が形成されている。第１の絶縁層１０２は基板側から
含有窒素濃度が２５atomic％以上５０atomic％未満の窒
素リッチな酸化窒化シリコン膜１０２ａと、含有窒素濃
度が５atomic％以上２５atomic％未満の酸化窒化シリコ
ン膜１０２ｂにより形成されている。窒素リッチな酸化
窒化シリコン膜１０２ａは５×１０⁸Pa以上２×１０⁹Pa
の引張り応力を有している。また、酸化窒化シリコン膜
１０２ｂは−５×１０⁸Pa以下の圧縮応力を有した膜で
あり、窒素リッチな酸化窒化シリコン膜１０２ａと活性
層１０３の間に設けることにより幾分応力の作用を緩和
するために設けられている。

【００３０】活性層１０３は非晶質半導体膜をレーザー
アニール法や熱アニール法などの方法で作製された結晶
質半導体膜であり、詳細な作製方法に限定されるもので
はないが必然的に引張り応力を有している。そして、必
要に応じてチャネル形成領域１０３ａ、ＬＤＤ領域１０
３ｂ、ソース領域１０３ｃ、ドレイン領域１０３ｄが設
けられている。ソース電極１０６とドレイン電極１０７
は、第２の絶縁層１０４の一部にコンタクトホールを形
成して設けられている。

【００３１】第２の絶縁層１０４は活性層１０３上に積
層されるが、図１で示すようなトップゲート型のＴＦＴ
の場合、ゲート絶縁膜１０４ａが最初に設けられ、これ
は含有窒素濃度が５atomic％以上２５atomic％未満の酸
化窒化シリコン膜で形成される。この上にゲート電極が
所定の位置に設けられる。

【００３２】図１（Ａ）は、この上に窒化シリコン膜１
０４ｂと酸化シリコン膜１０４ｃを形成したものであ
る。窒化シリコン膜１０４ｂには圧縮応力を付与すべく
成膜速度を制御して形成した。この膜の圧縮応力は-２
×１０⁸〜１×10⁹Paの範囲であった。

【００３３】図１（Ｂ）は、ゲート絶縁膜１０４ａの上
に酸化シリコン膜１０４ｄ、窒化シリコン膜１０４ｅを
形成した構成を示す。酸化シリコン膜１０４ｄは５×10
⁹Pa以下の応力であり、この上に形成した窒化シリコン
膜１０４ｅによって圧縮応力を加えても良い。

【００３４】図１（Ｃ）は、ゲート絶縁膜１０４ａの上
に窒化シリコン膜１０４ｆ、酸化シリコン膜１０４ｇ、
窒化シリコン膜１０４ｈ、酸化窒化シリコン膜１０４ｉ
を形成した構成を示す。圧縮応力は窒化シリコン膜１０
４ｆ、１０４ｈと、含有窒素濃度が５atomic％以上２５
atomic％未満の酸化窒化シリコン膜１０４ｉとが有して
いる。ソース電極１０６とドレイン電極１０７上に圧縮
応力を有する膜を設けることにより、活性層１０３によ
り効果的に応力を付与することができた。

【００３５】[実施形態２]本発明の実施形態を図２を用
いて説明する。図２の（Ａ）から（Ｄ）において、絶縁
表面を有する基板２０１上に第１の絶縁層２０２が形成
されている。そして実施形態１と同様に含有窒素濃度が
２５atomic％以上５０atomic％未満の窒素リッチな酸化
窒化シリコン膜２０２ａと、含有窒素濃度が５atomic％
以上２５atomic％未満の酸化窒化シリコン膜２０２ｂが
設けられている。窒素リッチな酸化窒化シリコン膜２０
２ａは引張り応力を有している。活性層２０３は非晶質
半導体膜をレーザーアニール法や熱アニール法などの方
法で作製された結晶質半導体膜であり、必要に応じてチ
ャネル形成領域２０３ａ、ＬＤＤ領域２０３ｂ、ソース
領域２０３ｃ、ドレイン領域２０３ｄが設けられてい
る。ソース電極２０６とドレイン電極２０７は、第２の
絶縁層２０４の一部にコンタクトホールを形成して設け
られている。第２の絶縁層２０４は活性層２０３上に積
層されるが、図２で示すようなトップゲート型のＴＦＴ
の場合、ゲート絶縁膜２０４ａが最初に設けられ、含有
窒素濃度が５atomic％以上２５atomic％未満の酸化窒化
シリコン膜で形成される。この上にゲート電極が所定の
位置に設けられる。

【００３６】図２（Ａ）は、ゲート絶縁膜２０４ａ上に
酸化シリコン膜２０４ｂと酸化窒化シリコン膜２０４ｃ
を形成したものである。酸化窒化シリコン膜２０４ｃは
含有窒素濃度が５atomic％以上２５atomic％未満として
圧縮応力を有せしめた。従って、窒素リッチな酸化窒化
シリコン膜２０２ａと酸化窒化シリコン膜２０４ｃとか
ら応力が活性層２０３に印加される構成となっている。
ここでは、ソース電極２０６とドレイン電極２０７上に
圧縮応力を有する膜を設けることにより、活性層２０３
により効果的に応力を付与することができた。

【００３７】図２（Ｂ）は、ゲート絶縁膜２０４ａ上に
酸化窒化シリコン膜２０４ｄ、酸化シリコン膜２０４
ｅ、酸化窒化シリコン膜２０４ｆを設けた構成となって
いる。そして、窒素リッチな酸化窒化シリコン膜２０２
ａと酸化窒化シリコン膜２０４ｄ、２０４ｆとから応力
が活性層２０３に印加される構成となっている。

【００３８】図２（Ｃ）は、ゲート絶縁膜２０４ａ上に
酸化シリコン膜２０４ｇ、圧縮応力を有する酸化窒化シ
リコン膜２０４ｈ、酸化窒化シリコン膜２０４ｉが設け
られた構成である。また図２（Ｄ）は酸化シリコン膜２
０４ｊ、酸化窒化シリコン膜２０４ｋ、酸化窒化シリコ
ン膜２０４ｌが設けられた構成である。

【００３９】このように、酸化窒化シリコン膜の含有窒
素量と酸素量との組成比を制御して内部応力を引張り応
力から圧縮応力まで変化させるためには、膜形成に使用
するＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃のガスの混合比率をかえれ
ば良く、簡単にできるものであった。また、内部応力の
絶対値が５×10⁸Pa以上の酸化窒化シリコン膜を設ける
場合には、活性層２０３に密接して形成するのではな
く、酸化シリコン膜などの応力の小さい膜を介在させて
設けると良かった。

【００４０】

【実施例】[実施例１]図５〜図７を用いて本実施例を説
明する。まず、基板６０１としてガラス基板、例えばコ
ーニング社の＃１７３７基板を用意した。そして、基板
６０１上にゲート電極６０２を形成した。ここでは、ス
パッタ法を用いて、タンタル（Ｔａ）膜を２００ｎｍの
厚さに形成した。また、ゲート電極６０２を、窒化タン
タル膜（膜厚５０ｎｍ）とＴａ膜（膜厚２５０ｎｍ）の
2層構造としても良い。Ｔａ膜はスパッタ法でＡｒガス
を用い、Ｔａをターゲットとして形成されるが、Ａｒガ
スにＸｅガスを加えた混合ガスでスパッタすると内部応
力の絶対値を２×10⁸Pa以下にすることができた。（図
５（Ａ））

【００４１】そして、第１の絶縁層６０３、非晶質半導
体層６０４を順次大気開放しないで連続形成した。第１
の絶縁層６０３は窒素リッチな酸化窒化シリコン膜６０
３ａ（膜厚５０ｎｍ）と酸化窒化シリコン膜（膜厚１２
５ｎｍ）で形成した。窒素リッチな酸化窒化シリコン膜
６０３ａはＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃の混合ガスよりプラ
ズマＣＶＤ法で作製された。また、非晶質半導体層６０
４もプラズマＣＶＤ法を用い、２０〜１００ｎｍ、好ま
しくは４０〜７５ｎｍの厚さに形成した。（図５
（Ｂ））

【００４２】そして、４５０〜５５０℃で1時間の加熱
処理を行った。この加熱処理により第１の絶縁層６０３
と非晶質半導体層６０４とから水素が放出され、引張り
応力を付与することができた。その後、非晶質半導体層
６０４に対して、結晶化の工程を行い、結晶質半導体層
６０５を形成した。ここでの結晶化の工程は、レーザー
アニール法や熱アニール法を用いれば良い。レーザーア
ニール法では、例えばＫｒＦエキシマレーザー光（波長
２４８ｎｍ）を用い、線状ビームを形成して、発振パル
ス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５
００mJ/cm²、線状ビームのオーバーラップ率を９６％と
して非晶質半導体層の結晶化を行った。ここで、非晶質
半導体層が結晶化するに伴って、体積収縮が起こり、形
成された結晶質半導体層６０５の引張り応力は増大し
た。（図５（Ｃ））

【００４３】次に、こうして形成された結晶質半導体層
６０５に接して絶縁膜６０６を形成した。ここでは、酸
化窒化シリコン膜を２００ｎｍの厚さに形成した。その
後、裏面からの露光を用いたパターニング法により、絶
縁膜６０６に接したレジストマスク６０７を形成した。
ここでは、ゲート電極６０２がマスクとなり、自己整合
的にレジストマスク６０７を形成することができた。そ
して、図示したようにレジストマスクの大きさは、光の
回り込みによって、わずかにゲート電極の幅より小さく
なった。（図５（Ｄ））

【００４４】そして、レジストマスク６０７を用いて絶
縁膜６０６をエッチングして、チャネル保護膜６０８を
形成した後、レジストマスク６０７は除去した。この工
程により、チャネル保護膜６０８と接する領域以外の結
晶質半導体層６０５の表面を露呈させた。このチャネル
保護膜６０８は、後の不純物添加の工程でチャネル領域
に不純物が添加されることを防ぐ役目を果たした。（図
５（Ｅ））

【００４５】次いで、フォトマスクを用いたパターニン
グによって、ｎチャネル型ＴＦＴの一部とｐチャネル型
ＴＦＴの領域を覆うレジストマスク６０９を形成し、結
晶質半導体層６０５の表面が露呈している領域にｎ型を
付与する不純物元素を添加する工程を行った。そして、
第１の不純物領域（ｎ⁺型領域）６１０ａが形成され
た。本実施例では、ｎ型を付与する不純物元素としてリ
ンを用いたので、イオンドープ法においてフォスフィン
（ＰＨ₃）を用い、ドーズ量５×１０¹⁴atoms/cm²、加速
電圧１０ｋＶとした。また、上記レジストマスク６０９
のパターンは実施者が適宣設定することによりｎ⁺型領
域の幅が決定され、所望の幅を有するｎ^-型領域、およ
びチャネル形成領域を容易に得ることができた。（図６
（Ａ））

【００４６】レジストマスク６０９を除去した後、第２
の絶縁膜６１１を形成した。ここでは、実施形態１で示
した含有窒素濃度が５atomic％以上２５atomic％未満で
圧縮応力を有する酸化窒化シリコン膜（膜厚５０ｎｍ）
をプラズマＣＶＤ法で作製した。酸化窒化シリコン膜は
圧縮応力を有していた。（図６（Ｂ））

【００４７】次いで、マスク用絶縁膜６１１が表面に設
けられた結晶質半導体層にｎ型を付与する不純物元素を
添加する工程を行い、第２の不純物領域（ｎ^-型領域）
６１２を形成した。但し、マスク用絶縁膜６１１を介し
てその下の結晶質半導体層に不純物を添加するために、
マスク用絶縁膜６１１の厚さを考慮にいれ、適宣条件を
設定する必要があった。ここでは、ドーズ量３×１０¹³
atoms/cm²、加速電圧６０ｋＶとした。こうして形成さ
れる第２の不純物領域６１２はＬＤＤ領域として機能し
た。（図６（Ｃ））

【００４８】次いで、ｎチャネル型ＴＦＴを覆うレジス
トマスク６１４を形成し、ｐチャネル型ＴＦＴが形成さ
れる領域にｐ型を付与する不純物元素を添加する工程を
行った。ここでは、イオンドープ法でジボラン（Ｂ
₂Ｈ₆）を用い、ボロン（Ｂ）を添加した。ドーズ量は４
×１０¹⁵atoms/cm²、加速電圧３０ｋＶとした。（図６
（Ｄ））

【００４９】その後、レーザーアニール法または熱アニ
ール法による不純物元素の活性化の工程を行った後、水
素雰囲気中で熱処理（３００〜５００℃、１時間）を行
い全体を水素化した。（図７（Ａ））

【００５０】また、プラズマ化することにより生成され
た水素により水素化しても良い。その後、チャネル保護
膜６０８とマスク用絶縁膜６１１をフッ酸系エッチング
液で選択除去し、公知のパターニング技術により結晶質
半導体層を所望の形状にエッチングした。（図７
（Ｂ））

【００５１】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６
１７、６１８チャネル形成領域６１９が形成され、ｐチ
ャネル型ＴＦＴのソース領域６２１、ドレイン領域６２
２、チャネル形成領域６２０が形成された。次いで、ｎ
チャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第
２の絶縁層を形成した。第２の絶縁層は最初に、酸化シ
リコン膜から成る絶縁膜６２３を１０００ｎｍの厚さに
形成した。（図７（Ｃ））

【００５２】そして、コンタクトホールを形成して、ソ
ース電極６２４、６２６、ドレイン電極６２５、６２７
を形成した。さらに第2の絶縁層として、酸化シリコン
膜から成る絶縁膜６２３上に、ソース電極６２４、６２
６、ドレイン電極６２５、６２７を覆って、酸化窒化シ
リコン膜６２８を形成した。この酸化窒化シリコン膜は
含有窒素量を５atomic％以上２５atomic％未満として圧
縮応力を持たせた。図７（Ｄ）に示す状態を得た後、最
後に水素雰囲気中で熱処理を行い、全体を水素化してｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴが完成した。水
素化の工程はプラズマ化した水素雰囲気にさらすことに
よっても実現できた。

【００５３】[実施例２]実施例１の作製工程を用いたｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴを備えた半導体
装置について図８を用いてその一例を説明する。図８は
ＣＭＯＳ回路の基本構成であるインバータ回路を示す。
このようなインバータ回路を組み合わせることで、ＮＡ
ＮＤ回路、ＮＯＲ回路のような基本回路を構成したり、
さらに複雑なシフトレジスタ回路やバッファ回路などを
構成することができる。図８（Ａ）はＣＭＯＳ回路の上
面図に相当する図であり、図８（Ａ）において点線A-A'
の断面構造図を図８（Ｂ）に示す。

【００５４】図８（Ｂ）において、ｎチャネル型および
ｐチャネル型ＴＦＴの両方は同一基板上に形成されてい
る。ｐチャネル型ＴＦＴは、ゲート電極９０２が形成さ
れ、その上に第１の絶縁層として、引張り応力を有する
窒素リッチな酸化窒化シリコン膜９０３と、酸化窒化シ
リコン膜９０４とが設けられている。そして、第１の絶
縁層に接して結晶質半導体膜から成る活性層が形成さ
れ、ｐ⁺領域９１２（ドレイン領域）、９１５（ソース
領域）とチャネル形成領域９１４とが設けられている。
この半導体層に接して第２の絶縁層が設けられ、ここで
は酸化シリコン膜９１７と酸化窒化シリコン膜９１９と
が形成されている。そして酸化シリコン膜に設けられた
コンタクトホールを通してソース電極９２０、ドレイン
電極９１８が形成されている。一方、ｎチャネル型ＴＦ
Ｔの活性層には、ｎ⁺型領域９０５（ソース領域）、９
１１（ドレイン領域）とチャネル形成領域９０９と、前
記ｎ ⁺型領域とチャネル形成領域との間にｎ^-型領域が設
けられている。そして同様に層間絶縁膜９１７にはコン
タクトホールが形成され、ソース電極９１６、ドレイン
電極９１８が設けられている。

【００５５】このようなＣＭＯＳ回路は、アクティブマ
トリクス型液晶表示装置の周辺駆動回路や、ＥＬ（Elec
tro luminescence）型表示装置の駆動回路や、密着型
イメージセンサの読み取り回路などに応用することがで
きる。

【００５６】[実施例３]本実施例を図９と図１０により
説明する。ここでは、ｎチャネル型ＴＦＴとｐチャネル
型ＴＦＴを同一基板上に作製し、ＣＭＯＳ回路の基本構
成であるインバータ回路を形成する実施形態について説
明する。図９（Ａ）において、絶縁表面を有する基板７
０１上に第１の絶縁層が形成されている。これは含有窒
素濃度が２５atomic％以上、５０atomic％未満の窒素リ
ッチな酸化窒化シリコン膜７０２を２０〜１００ｎｍ、
代表的には５０ｎｍの厚さに形成し、含有窒素濃度が５
atomic％以上、２５atomic％未満の酸化窒化シリコン膜
７０３を５０〜５００ｎｍ、代表的には１５０〜２００
ｎｍの厚さに形成した。窒素リッチな酸化窒化シリコン
膜７０２は引張り応力を有している。第２の島状半導体
膜７０４と、第１の島状半導体膜７０５、およびゲート
絶縁膜７０６を形成した。ゲート絶縁膜７０６は酸化窒
化シリコン膜から形成した。また、島状半導体膜は、非
晶質半導体膜をレーザーアニール法や熱アニール法など
の方法で作製された結晶質半導体膜を公知の技術で島状
に分離形成したものである。（図９（Ａ））

【００５７】ここで適用できる半導体材料は、シリコン
（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマ
ニウム合金、炭化シリコンがあり、その他にガリウム砒
素などの化合物半導体材料を用いることもできる。半導
体膜は１０〜１００ｎｍ、代表的には５０ｎｍの厚さで
形成される。プラズマＣＶＤ法で作製される非晶質半導
体膜には１０〜４０atomic％の割合で膜中に水素が含ま
れている。非晶質半導体膜は圧縮応力から引張り応力ま
で作製条件により任意の内部応力を有しているが、結晶
化の工程の前に４００〜５００℃の熱処理の工程を行い
水素を膜中から脱離させることにより、そのほとんどが
引張り応力に変化した。

【００５８】そして、第２の島状半導体膜７０４と、第
１の島状半導体膜７０５のチャネル形成領域を覆うレジ
ストマスク７０７、７０８を形成した。このとき、配線
を形成する領域にもレジストマスク７０９を形成してお
いても良い。そして、ｎ型を付与する不純物元素を添加
して第２の不純物領域を形成する工程を行った。ここで
は、フォスフィン（ＰＨ₃）を用いたイオンドープ法で
リン（Ｐ）を添加した。この工程では、ゲート絶縁膜７
０６を通してその下の島状半導体膜にリンを添加するた
めに、加速電圧は８０ｋｅＶと高めに設定した。島状半
導体膜に添加されるリンの濃度は、１×１０¹⁶〜１×１
０¹⁹atoms/cm³の範囲にするのが好ましく、ここでは１
×１０¹⁸atoms/cm³とした。そして、半導体膜にリンが
添加された領域７１０、７１１が形成された。この領域
の一部は、ＬＤＤ領域として機能する。(図９（Ｂ）)

【００５９】そして、ゲート絶縁膜７０６の表面に導電
層７１２を形成した。導電層７１２は、Ｔａ、Ｔｉ、Ｍ
ｏ、Ｗから選ばれた元素を主成分とする導電性材料を用
いて形成する。そして、導電層７１２の厚さは１００〜
５００ｎｍ、好ましくは１５０〜４００ｎｍで形成すれ
ば良い。スパッタ法で作製されるＴａ、Ｔｉ、Ｗ、Ｍｏ
などの薄膜は大きな圧縮応力を有していた。しかし、ス
パッタ成膜時にＡｒガスに加えＸｅガスを添加すること
で効果的に応力を低減させることができた。（図９
（Ｃ））

【００６０】次に、レジストマスク７１３〜７１６を形
成した。レジストマスク７１３は、ｐチャネル型ＴＦＴ
のゲート電極を形成するためのものであり、レジストマ
スク７１５、７１６は、ゲート配線およびゲートバスラ
インを形成するためのものである。また、レジストマス
ク７１４は第１の島状半導体膜７０５の全面を覆って形
成され、次の工程において、不純物が添加されるのを阻
止するマスクとするために設けられた。導電層７１２は
ドライエッチング法により不要な部分が除去され、第２
のゲート電極７１７と、ゲート配線７１９と、ゲートバ
スライン７２０が形成された。ここで、エッチング後残
渣が残っている場合には、アッシング処理すると良かっ
た。そして、レジストマスク７１３〜７１６をそのまま
残して、ｐチャネル型ＴＦＴが形成される第２の島状半
導体膜７０４の一部に、ｐ型を付与する不純物元素を添
加して第３の不純物領域を形成した。ここではボロンを
その不純物元素として、ジボラン（Ｂ₂Ｈ₆）を用いてイ
オンドープ法で添加した。ここでも加速電圧を８０ｋｅ
Ｖとして、２×１０²⁰atoms/cm³の濃度にボロンを添加
した。そして、図９（Ｄ）に示すようにボロンが高濃度
に添加された第３の不純物領域７２１、７２２が形成さ
れた。

【００６１】図９（Ｄ）で設けられたレジストマスクを
除去した後、再度レジストマスク７２３〜７２５を形成
した。これはｎチャネル型ＴＦＴのゲート電極を形成す
るためのものであり、ドライエッチング法により第１の
ゲート電極７２６が形成された。このとき第１のゲート
電極７２６は、第２の不純物領域７１０、７１１の一部
とゲート絶縁膜を介して重なるように形成された。（図
９（Ｅ））

【００６２】次に、レジストマスク７２９〜７３１を形
成した。レジストマスク７３０は第１のゲート電極７２
６とを覆って、さらに第２の不純物領域７１０、７１１
の一部と重なる形で形成されたものである。これは、Ｌ
ＤＤ領域のオフセット量を決めるものである。そして、
ｎ型を付与する不純物元素を添加して第１の不純物領域
を形成する工程を行い、ソース領域となる第１の不純物
領域７３２とドレイン領域となる第１の不純物領域７３
３が形成された。この工程でも、第２の絶縁層７０６を
通してその下の半導体層にリンを添加するために、加速
電圧は８０ｋｅＶと高めに設定した。この領域のリンの
濃度はｎ型を付与する第１の不純物元素を添加する工程
と比較して高濃度であり、１×１０¹⁹〜１×１０²¹atom
s/cm³とするのが好ましく、ここでは１×１０²⁰atoms/c
m³とした。（図１０（Ａ））

【００６３】そして、ゲート絶縁膜７０６、第１および
第２のゲート電極７２６、７１７、ゲート配線７２７、
ゲートバスライン７２８の表面に酸化シリコン膜７３４
を１０００ｎｍの厚さに形成した。その後加熱処理を行
った、これはそれぞれの濃度で添加されたｎ型またはｐ
型を付与する不純物元素を活性化するために行う必要が
あった。この工程は、電気加熱炉を用いた熱アニール法
や、前述のエキシマレーザーを用いたレーザーアニール
法や、ハロゲンランプを用いたラピットサーマルアニー
ル法（ＲＴＡ法）で行えば良い。しかし、レーザーアニ
ール法は低い基板加熱温度で活性をすることができる
が、ゲート電極の下にかくれる領域まで活性化させるこ
とは困難である。ここでは熱アニール法で活性化を行っ
た。加熱処理は、窒素雰囲気中において３００〜６００
℃、好ましくは３５０〜５５０℃、ここでは４５０℃、
２時間の処理を行った。この熱処理において、窒素雰囲
気中に３〜９０％の水素を添加しておいても良い。ま
た、熱処理の後に、さらに３〜１００％の水素雰囲気中
で１５０〜５００℃、好ましくは３００〜４５０℃で２
〜１２時間の水素化処理の工程を行うと良い。または、
１５０〜５００℃、好ましくは２００〜４５０℃の基板
温度でプラズマ化させることによってできた水素で水素
化処理をしても良い。いずれにしても、水素が半導体層
中やその界面に残留する欠陥を補償することにより、Ｔ
ＦＴの特性を向上させることができた。

【００６４】酸化シリコン膜７３４はその後、所定のレ
ジストマスクを形成した後、エッチング処理によりそれ
ぞれのＴＦＴのソース領域と、ドレイン領域に達するコ
ンタクトホールが形成された。そして、ソース電極７３
６、７３７とドレイン電極７３８を形成した。図示して
いないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎ
ｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍを
スパッタ法で連続して形成した３層構造の電極として用
いた。さらにこの全面に含有窒素濃度が５atomic％から
２５atomic％の酸化窒化シリコン膜７３５を形成した。
この膜は圧縮応力を有していた。この状態で2回目の水
素化処理を行うとＴＦＴの特性をさらに向上させること
ができた。ここでも、１〜５％の水素雰囲気中で３００
〜４５０℃好ましくは３００〜３５０℃で１〜６時間程
度加熱処理を行えば良かった。或いは、プラズマ化させ
ることによってできた水素に晒すことにより水素化をす
ることができた。

【００６５】以上のような工程を経て、第１の絶縁層は
引張り応力を有した窒素リッチな酸化窒化シリコン膜７
０２、酸化窒化シリコン膜７０３から形成され、第２の
絶縁層は、酸化窒化シリコン膜で成るゲート絶縁膜７０
６、酸化シリコン膜７３４、酸化窒化シリコン膜７３５
から構成されるものであった。そしてｐチャネル型ＴＦ
Ｔは自己整合的（セルフアライン）に形成され、ｎチャ
ネル型ＴＦＴは非自己整合的（ノンセルフアライン）に
形成された。

【００６６】ＣＭＯＳ回路のｎチャネル型ＴＦＴにはチ
ャネル形成領域７４２、第１の不純物領域７４５、７４
６、第２の不純物領域７４３、７４４が形成された。こ
こで、第２の不純物領域は、ゲート電極と重なる領域
（ＧＯＬＤ：Gate OverlappedDrain）７４３ａ、７４４
ａと、ゲート電極と重ならない領域（ＬＤＤ領域）７４
３ｂ、７４４ｂがそれぞれ形成された。そして、第１の
不純物領域７４５はソース領域として、第１の不純物領
域７４６はドレイン領域となった。一方、ｐチャネル型
ＴＦＴは、チャネル形成領域７３９、第３の不純物領域
７４０、７４１が形成された。そして、第３の不純物領
域７４０はソース領域として、第３の不純物領域７４１
はドレイン領域となった。（図１０（Ｂ））

【００６７】また、図１０（Ｃ）はインバータ回路の上
面図を示し、ＴＦＴ部分のＡ−Ａ'断面構造、ゲート配
線部分のＢ−Ｂ'断面構造，ゲートバスライン部分のＣ
−Ｃ'断面構造は、図１０（Ｂ）と対応している。本発
明において、ゲート電極とゲート配線とゲートバスライ
ンとは、第１の導電層から形成されている。図９と図１
０では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを
相補的組み合わせて成るＣＭＯＳ回路を例にして示した
が、ｎチャネル型ＴＦＴを用いたＮＭＯＳ回路や、液晶
表示装置の画素部、ＥＬ型表示装置、イメージセンサの
読み取り回路などにも本願発明を適用することもでき
る。

【００６８】[実施例４]本実施例では、本願発明の構成
を図１１〜図１３を用い、画素部（画素マトリクス回
路）とその周辺に設けられる駆動回路の基本形態である
ＣＭＯＳ回路を同時に形成したアクティブマトリクス基
板の作製方法について説明する。

【００６９】最初に、基板１１０１上に第１の絶縁層と
して、窒素リッチな第１の酸化窒化シリコン膜１１０２
ａを５０〜５００ｎｍ、代表的には１００ｎｍの厚さに
形成し、さらに第２の酸化窒化シリコン膜１１０２ｂを
１００〜５００ｎｍ、代表的には２００ｎｍの厚さに形
成した。窒素リッチな第１の酸化窒化シリコン膜１１０
２ａは、含有する窒素濃度を２５atomic％以上５０atom
ic％未満となるようにした。窒素リッチな第１の酸化窒
化シリコン膜１１０２ａは、ＳｉＨ₄とＮ₂ＯとＮＨ₃か
ら作製されたものであり、図１９で示すように引張り応
力を有していた。そして、結晶化の工程、またゲッタリ
ングの工程に伴う加熱処理に対してもその内部応力を保
持していた。さらに島状の結晶質半導体膜１１０３、１
１０４、１１０５と、ゲート絶縁膜１１０６を形成し
た。島状の結晶質半導体膜は、非晶質半導体膜から触媒
元素を使用した結晶化の方法で結晶質半導体膜を形成
し、これを島状に分離加工したものであった。ゲート絶
縁膜１１０６は、ＳｉＨ₄とＮ₂Ｏとから作製される酸化
窒化シリコン膜であり圧縮応力を有していた。ここで
は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの
厚さで形成した。（図１１（Ａ））

【００７０】次に、島状半導体膜１１０３と、島状半導
体膜１１０４、１１０５のチャネル形成領域を覆うレジ
ストマスク１１０７〜１１１１を形成した。このとき、
配線を形成する領域にもレジストマスク１１０９を形成
しておいても良い。そして、ｎ型を付与する不純物元素
を添加して第２の不純物領域を形成した。フォスフィン
（ＰＨ₃）を用いたイオンドープ法でリン（Ｐ）を添加
した。この工程では、ゲート絶縁膜１１０６を通してそ
の下の島状半導体膜にリンを添加するために、加速電圧
は６５ｋｅＶに設定した。島状半導体に添加されるリン
の濃度は、１×１０¹⁶〜１×１０¹⁹atoms/cm³の範囲に
するのが好ましく、ここでは１×１０¹⁸atoms/cm³とし
た。そして、リンが添加された領域１１１２〜１１１６
が形成された。この領域の一部は、ＬＤＤ領域として機
能する第２の不純物領域とされるものである。(図１１
（Ｂ）)

【００７１】その後、レジストマスクを除去して、導電
層１１１７を全面に形成した。導電層１１１７は、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする導
電性材料を用いる。そして、導電層１１１７の厚さは１
００〜１０００ｎｍ、好ましくは１５０〜４００ｎｍで
形成しておけば良い。ここではＴａをスパッタ法で、Ａ
ｒとＸｅの混合ガスを用い形成した。（図１１（Ｃ））

【００７２】次に、ｐチャネル型ＴＦＴのゲート電極
と、ＣＭＯＳ回路および画素部のゲート配線、ゲートバ
スラインを形成した。ｎチャネル型ＴＦＴのゲート電極
は後の工程で形成するため、導電層１１１７が島状半導
体膜１１０４上の全面で残るようにレジストマスク１１
１９、１１２３を形成した。導電層１１１７はドライエ
ッチング法により不要な部分を除去した。Ｔａのエッチ
ングはＣＦ₄とＯ₂の混合ガスにより行われた。そして、
ゲート電極１１２４と、ゲート配線１１２６、１１２８
と、ゲートバスライン１１２７が形成された。そして、
レジストマスク１１１８〜１１２３をそのまま残して、
ｐチャネル型ＴＦＴが形成される島状半導体膜１１０３
の一部に、ｐ型を付与する第３の不純物元素を添加する
工程を行った。ここではボロンをその不純物元素とし
て、ジボラン（Ｂ₂Ｈ₆）を用いてイオンドープ法で添加
した。ここでも加速電圧を８０ｋｅＶとして、２×１０
²⁰atoms/cm³の濃度にボロンを添加した。そして、図１
２（Ａ）に示すようにボロンが高濃度に添加された第３
の不純物領域１１３０、１１３１が形成された。

【００７３】図１２（Ａ）で設けられたレジストマスク
を除去した後、新たにレジストマスク１１２４〜１１３
０を形成した。これはｎチャネル型ＴＦＴのゲート電極
を形成するためのものであり、ドライエッチング法によ
りゲート電極１１３１〜１１３３が形成された。このと
きゲート電極１１３１〜１１３３は第２の不純物領域１
１１２〜１１１６の一部と重なるように形成された。
（図１２（Ｂ））

【００７４】そして、新たなレジストマスク１１３５〜
１１４１を形成した。レジストマスク１１３６、１１３
９、１１４０はｎチャネル型ＴＦＴのゲート電極１１３
１〜１１３３と、第２の不純物領域の一部を覆う形で形
成されるものであった。ここで、レジストマスク１１３
６、１１３９、１１４０は、ＬＤＤ領域のオフセット量
を決めるものである。そして、ｎ型を付与する不純物元
素を添加して第１の不純物領域を形成する工程を行っ
た。そして、ソース領域となる第１の不純物領域１１４
３、１１４４とドレイン領域となる第１の不純物領域１
１４２、１１４５、１１４６が形成された。この工程で
もゲート絶縁膜１１０６を通してその下の島状半導体膜
にリンを添加し、この領域のリンの濃度はｎ型を付与す
る第１の不純物元素を添加する工程と比較して高濃度で
あり、１×１０¹⁹〜１×１０²¹atoms/cm³とするのが好
ましく、ここでは１×１０²⁰atoms/cm³とした。このと
きｐチャネル型ＴＦＴのソースおよびドレイン領域の一
部にもリンが添加された領域１１８０、１１８１が形成
された。しかしこの領域のリン濃度はボロン濃度の約１
／２であり導電型はｐ型のままである。（図１２
（Ｃ））

【００７５】図１２（Ｃ）までの工程が終了したら、酸
化シリコン膜１１４７を形成した。ここではＴＥＯＳ
（Tetraethyl Orthosilicate）を原料としてプラズマＣ
ＶＤ法で１０００ｎｍの厚さに形成された。この状態で
窒素雰囲気中で４００〜８００℃、１〜２４時間、例え
ば５２５℃で８時間の加熱処理を行った。この工程によ
り添加されたｎ型及びｐ型を付与する不純物元素を活性
化させることができた。さらに、リンが添加された領域
１１４２〜１１４６と１１８０、１１８１がゲッタリン
グサイトとなり、結晶化の工程で残存していた触媒元素
をこの領域に偏析させることができた。その結果、少な
くともチャネル形成領域から触媒元素を除去するこがで
きた。この熱処理の後に、さらに３〜１００％の水素雰
囲気中で１５０〜５００℃、好ましくは３００〜４５０
℃で２〜１２時間の水素化処理の工程を行うと良い。ま
たは、１５０〜５００℃、好ましくは２００〜４５０℃
の基板温度でプラズマ化させることによってできた水素
で水素化処理をしても良い。いずれにしても、水素が半
導体層中やその界面に残留する欠陥を補償することによ
り、ＴＦＴの特性を向上させることができた。（図１３
（Ａ））

【００７６】酸化シリコン膜１１４７はその後、パター
ニングでそれぞれのＴＦＴのソース領域と、ドレイン領
域に達するコンタクトホールが形成された。そして、ソ
ース電極１１４９、１１５０、１１５１とドレイン電極
１１５２、１１５３を形成した。図示していないが、本
実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含
むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で
連続して形成した３層構造の電極として用いた。この状
態で2回目の水素化処理を行うとＴＦＴの特性をさらに
向上させることができた。ここでも、１〜５％の水素雰
囲気中で３００〜４５０℃好ましくは３００〜３５０℃
で１〜６時間程度加熱処理を行えば良かった。或いは、
プラズマ化させることによってできた水素に晒すことに
より水素化をすることができた。そして、酸化窒化シリ
コン膜１１４８を１００〜５００ｎｍ、例えば３００ｎ
ｍの厚さに成膜した。酸化窒化シリコン膜１１４８はプ
ラズマＣＶＤ法で形成し、図１９のデータを基にしてＳ
ｉＨ₄とＮ₂ＯとＮＨ₃との混合ガスから作製し、膜中の
含有窒素濃度が２５atomic％未満となるように形成し、
圧縮応力を持つようにした。（図１３（Ｂ））

【００７７】以上のような工程を経て、第１の絶縁層は
引張り応力を有した窒素リッチな第１の酸化窒化シリコ
ン膜１１０２a、第２の酸化窒化シリコン膜１１０２ｂ
から形成され、第２の絶縁層は、酸化窒化シリコン膜で
成るゲート絶縁膜１１０６、酸化シリコン膜１１４７、
酸化窒化シリコン膜１１４８から構成されるものであっ
た。そしてｐチャネル型ＴＦＴは自己整合的（セルフア
ライン）に形成され、ｎチャネル型ＴＦＴは非自己整合
的（ノンセルフアライン）に形成された。

【００７８】以上の工程で、ＣＭＯＳ回路のｎチャネル
型ＴＦＴにはチャネル形成領域１１５７、第１の不純物
領域１１６０、１１６１、第２の不純物領域１１５８、
１１５９が形成された。ここで、第２の不純物領域は、
ゲート電極と重なる領域（ＧＯＬＤ領域）１１５８ａ、
１１５９ａとゲート電極と重ならない領域（ＬＤＤ領
域）１１５８ｂ、１１５９ｂがそれぞれ形成された。そ
して、第１の不純物領域１１６０はソース領域として、
第１の不純物領域１１６１はドレイン領域となった。ｐ
チャネル型ＴＦＴは、チャネル形成領域１１５４、第３
の不純物領域１１５５、１１５６が形成された。そし
て、第３の不純物領域１１５５はソース領域として、第
３の不純物領域１１５６はドレイン領域となった。ま
た、画素部のｎチャネル型ＴＦＴ（画素ＴＦＴ）はマル
チゲート構造であり、チャネル形成領域１１６２、１１
６３と第１の不純物領域１１６８、１１６９、１１４５
と第２の不純物領域１１６４〜１１６７が形成された。
ここで第２の不純物領域は、ゲート電極と重なる領域１
１６４ａ、１１６５ａ、１１６６ａ、１１６７ａと重な
らない領域１１６４ｂ、１１６５ｂ、１１６６ｂ、１１
６７ｂとが形成された。

【００７９】こうして図１３（Ｂ）に示すように、基板
１１０１上にＣＭＯＳ回路と、画素部が形成されたアク
ティブマトリクス基板が作製された。また、画素ＴＦＴ
のドレイン側には、第２の不純物領域と同じ濃度でｎ型
を付与する不純物元素が添加された、低濃度不純物領域
１１７０、ゲート絶縁膜１１０６、保持容量電極１１７
１とが形成され、画素部に設けられる保持容量が同時に
形成された。

【００８０】[実施例５]本実施例では、実施例４で作製
されたアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を図１４を用いて
説明する。図１３（Ｂ）の状態のアクティブマトリクス
基板に対して、有機樹脂からなる層間絶縁膜１４０１を
約１０００ｎｍの厚さに形成した。有機樹脂膜として
は、ポリイミド、アクリル、ポリイミドアミド等を使用
することができる。有機樹脂膜を用いることの利点は、
成膜方法が簡単である点や、比誘電率が低いので、寄生
容量を低減できる点、平坦性に優れる点などが上げられ
る。なお上述した以外の有機樹脂膜を用いることもでき
る。ここでは、基板に塗布後、熱重合するタイプのポリ
イミドを用い、３００℃で焼成して形成した。この有機
樹脂膜の内部応力は約１×10⁸Pa程度であり、その絶対
値からみても応力バランスを考慮する上でさほど問題と
ならなかった。そして層間絶縁膜１４０１にドレイン電
極１１５３に達するコンタクトホールを形成し、画素電
極１４０２を形成した。画素電極１４０２は、透過型液
晶表示装置とする場合には透明導電膜を用い、反射型の
液晶表示装置とする場合には金属膜を用いれば良い。こ
こでは透過型の液晶表示装置とするために、酸化インジ
ウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ
法で形成した。（図１４（Ａ））

【００８１】次に、図１４（Ｂ）に示すように、配向膜
１５０１を層間絶縁膜１４０１と画素電極１４０２との
表面に形成する。通常液晶表示素子の配向膜にはポリイ
ミド樹脂が多く用いられている。対向側の基板１５０２
には、透明導電膜１５０３と、配向膜１５０４とを形成
した。配向膜は形成された後、ラビング処理を施して液
晶分子がある一定のプレチルト角を持って平行配向する
ようにした。上記の工程を経て、画素部と、ＣＭＯＳ回
路が形成されたアクティブマトリクス基板と対向基板と
を、公知のセル組み工程によってシール材やスペーサ
（共に図示せず）などを介して貼りあわせる。その後、
両基板の間に液晶材料１５０５を注入し、封止剤（図示
せず）によって完全に封止した。よって図１４（Ｂ）に
示すアクティブマトリクス型液晶表示装置が完成した。

【００８２】次に本実施例のアクティブマトリクス型液
晶表示装置の構成を、図１５と図１６を用いて説明す
る。図１５は本実施例のアクティブマトリクス基板の斜
視図である。アクティブマトリクス基板は、ガラス基板
１１０１上に形成された、画素部１６０１と、走査（ゲ
ート）線駆動回路１６０２と、信号(ソース)線駆動回路
１６０３で構成される。画素部の画素ＴＦＴ１６００は
ｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路
はＣＭＯＳ回路を基本として構成されている。走査（ゲ
ート）線駆動回路１６０２と、信号（ソース）線駆動回
路１６０３はそれぞれゲート配線１７０３とソース配線
１７０４で画素部１６０１に接続されている。

【００８３】図１６（Ａ）は画素部１６０１の上面図で
あり、ほぼ１画素の上面図である。画素部にはｎチャネ
ル型の画素ＴＦＴが設けられている。ゲート配線１７０
３に連続して形成されるゲート電極１７０２は、図示さ
れていないゲート絶縁膜を介してその下の半導体層１７
０１と交差している。図示はしていないが、半導体層に
は、ソース領域、ドレイン領域、第１の不純物領域が形
成されている。また、画素ＴＦＴのドレイン側には、半
導体層と、ゲート絶縁膜と、ゲート電極と同じ材料で形
成された電極とから、保持容量１７０７が形成されてい
る。また、図１６（Ａ）で示すＡ−Ａ'に沿った断面構
造は、図１４（Ｂ）に示す画素部の断面図に対応してい
る。一方、図１６（Ｂ）に示すＣＭＯＳ回路では、ゲー
ト配線１１２６から延在するゲート電極１１２４、１１
３１が、図示されていないゲート絶縁膜を介してその下
の半導体層１１０３、１１０４とそれぞれ交差してい
る。図示はしていないが、同様にｎチャネル型ＴＦＴの
半導体層には、ソース領域、ドレイン領域、ＬＤＤ領域
が形成されている。また、ｐチャネル型ＴＦＴの半導体
層にはソース領域とドレイン領域が形成されている。そ
して、その位置関係は、Ｂ―Ｂ'に沿った断面構造は、
図１４（Ｂ）に示す画素部の断面図に対応している。

【００８４】本実施例では、画素ＴＦＴ１６００をダブ
ルゲートの構造としているが、シングルゲートの構造で
も良いし、トリプルゲートとしたマルチゲート構造にし
ても構わない。本実施例のアクティブマトリクス基板の
構造は、本実施例の構造に限定されるものではない。本
願発明の構造は、ゲート電極の構造と、ゲート絶縁膜を
介して設けられた半導体層のソース領域と、ドレイン領
域と、その他の不純物領域の構成に特徴があるので、そ
れ以外の構成については実施者が適宣決定すれば良い。

【００８５】[実施例６]本実施例では、第１の絶縁層お
よび活性層となる半導体膜の基本的な作製方法について
示す。図２１において基板２１０１はガラス基板、セラ
ミクス基板、石英基板などを用いることができる。ま
た、酸化シリコン膜や窒化シリコン膜などの絶縁膜を表
面に形成したシリコン基板やステンレスに代表される金
属基板を用いても良い。ガラス基板を用いる場合には、
歪み点以下の温度で予め加熱処理しておくことが望まし
い。例えば、コーニング社の＃１７３７基板を用いる場
合には、５００〜６５０℃、好ましくは５９５〜６４５
℃で１〜２４時間の加熱処理をしておくと良い。

【００８６】そして、基板２１０１の主表面に、第１の
絶縁層２１０２を形成した。ここでは、引張り応力を有
する酸化窒化２１０２aと、酸化窒化シリコン膜２１０
２ｂを形成した。第１の絶縁層は引張り応力を有した膜
であれば良く、その他にも窒化シリコン膜、酸化シリコ
ン膜、酸化窒化シリコン膜、酸化タンタル膜から選ばれ
た一層もしくは複数の層で形成すると良い。これらの膜
は公知のプラズマＣＶＤ法やスパッタ法で形成すれば良
い。そして、酸化窒化シリコン膜を用いる場合には、２
０〜１００ｎｍ、代表的には５０ｎｍの厚さに形成すれ
ば良い。また、この窒化シリコン膜の上に酸化窒化シリ
コン膜を５０〜５００ｎｍ、代表的には５０〜２００ｎ
ｍの厚さに形成しても良い。そして、第１の絶縁層の上
に非晶質半導体層２１０３を形成した。これはプラズマ
ＣＶＤ法、減圧ＣＶＤ法、スパッタ法などの成膜法で形
成される非晶質半導体であれば良く、シリコン（Ｓ
ｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマニウ
ム合金、炭化シリコンがあり、その他にガリウム砒素な
どの化合物半導体材料を用いることができる。半導体層
は１０〜１００ｎｍ、代表的には５０ｎｍの厚さとして
形成した。また、第１の絶縁層と非晶質半導体層２１０
３とをプラズマＣＶＤ法やスパッタ法で連続形成するこ
とも可能である。それぞれの層が形成された後、その表
面が大気雰囲気に触れないことにより、その表面の汚染
を防ぐことができる。（図２１（Ａ））

【００８７】次に結晶化の工程を行った。非晶質半導体
層を結晶化する工程は、公知のレーザーアニール法また
は熱アニール法の技術を用いれば良い。いずれにして
も、非晶質状態から結晶質状態に半導体層が相変化する
に伴って、緻密化し体積収縮が起こるので、結晶質半導
体層２１０４には引張り応力が発生した。また、プラズ
マＣＶＤ法で作製される非晶質半導体層には１０〜４０
atomic％の割合で膜中に水素が含まれていて、結晶化の
工程に先立って４００〜５００℃の熱処理の工程を行い
水素を膜中から脱離させて含有水素量を５atomic％以下
としておくことが望ましかった。水素が放出されると結
果的に引張り応力が発生した。（図２１（Ｂ））

【００８８】そして、結晶質半導体層２１０４に接して
圧縮応力を有する第２の絶縁層２１０５を形成した。第
２の絶縁層２１０５には、窒化シリコン膜、酸化シリコ
ン膜、酸化窒化シリコン膜、酸化タンタルから選ばれた
一層もしくは複数の層から形成することができる。第２
の絶縁層２１０５の厚さは１０〜１０００ｎｍ、好まし
くは５０〜４００ｎｍとして形成すれば良い。（図２１
（Ｃ））

【００８９】第１の絶縁層２１０２と、第２の絶縁層２
１０５に適用される窒化シリコン膜、酸化シリコン膜、
酸化窒化シリコン膜、酸化タンタル膜は、その作製条件
によって引張り応力と圧縮応力との両方の状態の応力を
持たせることが可能であった。そのためには、使用する
ガスの混合比や成膜時の基板温度、また成膜速度などを
適宣決定すれば良かった。このような作製条件は使用す
る個々の装置により異なっていた。また、圧縮応力を有
した膜を加熱処理の工程を加えることにより、引張り応
力を有する膜に変換することもできた。非晶質半導体層
から体積収縮を伴って作製される結晶質半導体層は、１
×１０⁸〜１×１０⁹Paの引張り応力を有していた。この
ような結晶質半導体層に対して第１の絶縁層および第２
の絶縁層が有する内部応力の絶対値の差は５×１０⁹Pa
以下とすることが望ましかった。以上のように、引張り
応力を有する第１の絶縁層２１０２と、圧縮応力を有す
る第２の絶縁層２１０５とに密接して、引張り応力を有
する結晶質半導体層２１０４を設ける構成として、さら
に、公知の技術を用いてＴＦＴを作製し、結晶質半導体
層２１０３が活性層となるようにすれば、良好な特性を
得ることができた。このとき、積層された結晶質半導体
層と絶縁層の内部応力の合計が、絶対値で１×１０⁹Pa
以下となるようにすることが好ましかった。例えば、ｎ
チャネル型ＴＦＴで電界効果移動度を１００cm²/V・sec
以上とすることもできた。また、熱や電圧印加によるス
トレスの耐性をも向上させることができた。

【００９０】図２２は他の実施例を示すものであり、基
板２２０１の主表面に、第１の絶縁層２２０２として引
張り応力を有する窒素リッチの酸化窒化シリコン膜２２
０２ａと酸化窒化シリコン膜２２０２ｂとが形成されて
いる。そして、図２１と同様に第１の絶縁層の表面に非
晶質半導体層２２０３を形成した。非晶質半導体層の厚
さは、１０〜２００ｎｍ、好ましくは３０〜１００ｎｍ
に形成すれば良い。さらに、重量換算で１０ｐｐｍの触
媒元素を含む水溶液をスピンコート法で塗布して、触媒
元素含有層２２０４を非晶質半導体層２２０３の全面に
形成した。ここで使用可能な触媒元素は、ニッケル（Ｎ
ｉ）の以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、
パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバ
ルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａ
ｕ）、といった元素であった。非晶質半導体層の内部応
力は、作製条件により一様に決まるものではなかった。
しかし、結晶化の工程に先立って４００〜６００℃の熱
処理の工程を行い水素を膜中から脱離させると引張り応
力が発生した。同時に、第１の絶縁層からも水素が脱離
するので、やはり引張り応力が強められた。（図２２
（Ａ））

【００９１】そして、５００〜６００℃で４〜１２時
間、例えば５５０℃で8時間の熱処理を行う結晶化の工
程を行い結晶質半導体層２２０５が形成された。(図２
２（Ｂ）)

【００９２】次に、結晶化の工程で用いた触媒元素を結
晶質半導体膜から除去する工程を行った。その方法とし
てここでは特開平１０−２４７７３５号公報、特開平１
０−１３５４６８号公報、または特開平１０−１３５４
６９号公報に記載された技術を用いた。同公報に記載さ
れた技術は、リンのゲッタリング作用を用いて除去する
技術である。このゲッタリングの工程により結晶質半導
体膜中の触媒元素の濃度を１×１０¹⁷atms/cm³以下、好
ましくは１×１０¹⁶atoms/cm³にまで低減することがで
きた。まず、結晶質半導体層２２０５の表面にマスク絶
縁膜２２０６を１５０ｎｍの厚さに形成し、パターニン
グにより開口部２２０７が設けられ、結晶質半導体層を
露出させた領域を設けた。そして、リンを添加する工程
を実施して、結晶質半導体層にリン含有領域２２０８を
設けた。（図２２（Ｃ））

【００９３】この状態で、窒素雰囲気中で５５０〜８０
０℃、５〜２４時間、例えば６００℃、１２時間の熱処
理を行うと、リン含有領域２２０８がゲッタリングサイ
トとして働き、結晶質半導体層２２０５に残存していた
触媒元素をリン含有領域２２０８に偏析させることがで
きた。（図２２（Ｄ））

【００９４】そして、マスク絶縁膜２２０６と、リン含
有領域２２０８とをエッチングして除去することによ
り、結晶化の工程で使用した触媒元素の濃度を１×１０
¹⁷atoms/cm³以下にまで低減された結晶質半導体層を得
ることができた。そして、結晶質半導体層２２０９に密
接して圧縮応力を有する第２の絶縁層２２１０を形成し
た。第２の絶縁層２２１０には、窒化シリコン膜、酸化
シリコン膜、酸化窒化シリコン膜、酸化タンタルから選
ばれた一層もしくは複数の層から形成することができ
る。第２の絶縁層２２１０の厚さは１０〜１０００ｎ
ｍ、好ましくは５０〜４００ｎｍとして形成すれば良
い。（図２２（Ｅ））

【００９５】以上のように、引張り応力を有する第１の
絶縁層２２０２と、圧縮応力を有する第２の絶縁層２２
１０とに密接して、引張り応力を有する結晶質半導体層
２２０９を設ける構成として、その後、公知の技術を用
いて結晶質半導体層２２０９を活性層とするＴＦＴを作
製すれば、良好な特性を得ることができた。このとき、
積層された結晶質半導体層と絶縁層の内部応力の合計
が、絶対値で１×１０¹⁰Pa以下となるようにすることが
好ましかった。例えば、ｎチャネル型ＴＦＴで電界効果
移動度を２００cm²/V・sec以上とすることもできた。

【００９６】また、図２３は、基板２３０１の主表面
に、２３０２ａと２３０２ｂの２層から成る引張り応力
を有する第１の絶縁層２３０２、非晶質半導体層２３０
３を形成した。そして、非晶質半導体層２３０３の表面
にマスク絶縁膜２３０４を形成した。この時、マスク絶
縁膜２３０４の厚さは１５０ｎｍとした。さらに、マス
ク絶縁膜２３０４をパターニングして、選択的に開口部
２３０５を形成し、その後、重量換算で１０ｐｐｍの触
媒元素を含む水溶液を塗布した。これにより、触媒元素
含有層２３０６が形成された。触媒元素含有層２３０６
は開口部２３０５のみで非晶質半導体層２３０３と接触
した。（図２３（Ａ））

【００９７】次に、５００〜６５０℃で４〜２４時間、
例えば５７０℃、１４時間の熱処理を行い、結晶質半導
体層２３０７を形成した。この結晶化の過程では、触媒
元素が接した非晶質半導体層の領域が最初に結晶化し、
そこから横方向へと結晶化が進行した。こうして形成さ
れた結晶質半導体層２３０７は棒状または針状の結晶が
集合して成り、その各々の結晶は巨視的に見ればある特
定の方向性をもって成長しているため、結晶性が揃って
いるという利点があった。(図２３（Ｂ）)

【００９８】次に、図２２と同様に結晶化の工程で用い
た触媒元素を結晶質半導体膜から除去する工程を行っ
た。図２３（Ｂ）と同じ状態の基板に対し、リンを添加
する工程を実施して、結晶質半導体層にリン含有領域２
３０９を設けた。この領域のリンの含有量は１×１０¹⁹
〜１×１０²¹／cm³とした（図２３（Ｃ））。この状態
で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、
例えば６００℃、１２時間の熱処理を行うと、リン含有
領域２３０９がゲッタリングサイトとして働き、結晶質
半導体層２３０７に残存していた触媒元素をリン含有領
域２３０９に偏析させることができた。（図２３
（Ｄ））

【００９９】そして、マスク絶縁膜と、リン含有領域２
３０９とをエッチングして除去して、島状の結晶質半導
体層２３１０を形成した。そして、結晶質半導体層２３
１０に密接して圧縮応力を有する第２の絶縁層２３１１
を形成した。第２の絶縁層２３１１には、酸化シリコン
膜、酸化窒化シリコン膜から選ばれた一層もしくは複数
の層から形成した。第２の絶縁層２３１１の厚さは１０
〜１００ｎｍ、好ましくは５０〜８０ｎｍとして形成す
れば良い。そして、ハロゲン（代表的には塩素）と酸素
を含む雰囲気中で熱処理を行った。例えば、９５０℃、
３０分とした。尚、処理温度は７００〜１１００℃の範
囲で選択すれば良く、処理時間も１０分から８時間の間
で選択すれば良かった。その結果、結晶質半導体層２３
１０と第２の絶縁層２３１１との界面で熱酸化膜が形成
され、第２の絶縁層２３１１の体積がさらに増加し、結
晶質半導体層に対する圧縮応力もさらに増加した。（図
２３（Ｅ））

【０１００】以上のように、引張り応力を有する第１の
絶縁層２３０２と、圧縮応力を有する第２の絶縁層２３
１１とに密接して、引張り応力を有する結晶質半導体層
２３１０を設ける構成として、その後、公知の技術を用
いて結晶質半導体層２３１０を活性層とするＴＦＴを作
製すれば、きわめて優れた特性を得ることができた。例
えば、ｎチャネル型ＴＦＴで電界効果移動度を２００cm
²/V・sec以上とすることもできた。

【０１０１】また、図２４において、図２２ど同様に第
１の絶縁層２４０２および結晶質半導体層２４０５を形
成した後、結晶質半導体層２４０５中に残存する触媒元
素を液相中でゲッタリングすることもできる。例えば、
溶液として硫酸を用い、３００〜５００℃に加熱された
硫酸溶液中に図２４（Ｂ）の状態の基板をディップする
ことによりゲッタリングすることが可能であり、結晶質
半導体層２４０５中に残存する触媒元素を除去すること
ができた。その他にも硝酸溶液、王水溶液、錫溶液を用
いても良い。そしてその後、島状半導体層２４０９、第
２の絶縁層２４１０を形成した。

【０１０２】[実施例７]本実施例では、本発明のＴＦＴ
回路によるアクティブマトリクス型液晶表示装置を組み
込んだ半導体装置について図２５、図３２、図３３で説
明する。

【０１０３】このような半導体装置には、携帯情報端末
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図２５と図３２
に示す。

【０１０４】図２５（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本願発明は音声出力部９００
２、音声入力部９００３、及びアクティブマトリクス基
板を備えた表示装置９００４に適用することができる。

【０１０５】図２５（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本願発明は音声入力部９１０３、
及びアクティブマトリクス基板を備えた表示装置９１０
２、受像部９１０６に適用することができる。

【０１０６】図２５（Ｃ）はモバイルコンピュータ或い
は携帯型情報端末であり、本体９２０１、カメラ部９２
０２、受像部９２０３、操作スイッチ９２０４、表示装
置９２０５で構成されている。本願発明は受像部９２０
３、及びアクティブマトリクス基板を備えた表示装置９
２０５に適用することができる。

【０１０７】図２５（Ｄ）はヘッドマウントディスプレ
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本願発明は表示装置９３０２に
適用することができる。また、表示されていないが、そ
の他の信号制御用回路に使用することもできる。

【０１０８】図２５（Ｅ）はリア型プロジェクターであ
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。

【０１０９】図２５（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり、本発明はこの適用することができる。

【０１１０】図３２（Ａ）はパーソナルコンピュータで
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。

【０１１１】図３２（Ｂ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。

【０１１２】図３２（Ｃ）はデジタルカメラであり、本
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。

【０１１３】図３３（Ａ）はフロント型プロジェクター
であり、投射装置３６０１、スクリーン３６０２で構成
される。本発明は投射装置やその他の信号制御回路に適
用することができる。

【０１１４】図３３（Ｂ）は別のリア型プロジェクター
であり、本体３７０１、投射装置３７０２、ミラー３７
０３、スクリーン３７０４で構成される。本発明は投射
装置やその他の信号制御回路に適用することができる。

【０１１５】なお、図３３（Ｃ）は、図３３（Ａ）及び
図３３（Ｂ）中における投射装置３６０１、３７０２の
構造の一例を示した図である。投射装置３６０１、３７
０２は、光源光学系３８０１、ミラー３８０２、３８０
４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０
９、投射光学系３８１０で構成される。投射光学系３８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図３３（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１１６】また、図３３（Ｄ）は、図３３（Ｃ）中に
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図３３（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１１７】また、本発明はその他にも、イメージセン
サやＥＬ型表示素子に適用することも可能である。この
ように、本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。

【０１１８】[実施例８]実施例５で示したの液晶表示装
置にはネマチック液晶以外にも様々な液晶を用いること
が可能である。例えば、1998, SID, "Characteristics
and Driving Scheme of Polymer-Stabilized Monostabl
e FLCD Exhibiting Fast Response Timeand High Contr
ast Ratio with Gray-Scale Capability" by H. Furue
et al.や、1997, SID DIGEST, 841, "A Full-Color Thr
esholdless AntiferroelectricLCD Exhibiting Wide Vi
ewing Angle with Fast Response Time" by T. Yoshida
et al.や、1996, J. Mater. Chem. 6(4), 671-673, "T
hresholdless antiferroelectricity in liquid crysta
ls and its application to displays" by S. Inui et
al.や、米国特許第5594569 号に開示された液晶を用い
ることが可能である。

【０１１９】等方相−コレステリック相−カイラルスメ
クティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）
を用い、ＤＣ電圧を印加しながらコレステリック相−カ
イラルスメクティックＣ相転移をさせ、かつコーンエッ
ジをほぼラビング方向に一致させた単安定ＦＬＣの電気
光学特性を図２６に示す。図２６に示すような強誘電性
液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチング
モード」と呼ばれている。図２６に示すグラフの縦軸は
透過率（任意単位）、横軸は印加電圧である。「Ｈａｌ
ｆ−Ｖ字スイッチングモード」については、寺田らの”
Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６
回応用物理学関係連合講演会講演予稿集、１９９９年３
月、第１３１６頁、および吉原らの”強誘電性液晶によ
る時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９
０頁に詳しい。

【０１２０】図２６に示されるように、このような強誘
電性混合液晶を用いると、低電圧駆動かつ階調表示が可
能となることがわかる。本発明の液晶表示装置には、こ
のような電気光学特性を示す強誘電性液晶も用いること
ができる。

【０１２１】また、ある温度域において反強誘電相を示
す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電
性液晶を有する混合液晶には、電場に対して透過率が連
続的に変化する電気光学応答特性を示す、無しきい値反
強誘電性混合液晶と呼ばれるものがある。この無しきい
値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応
答特性を示すものがあり、その駆動電圧が約±２．５Ｖ
程度（セル厚約１μｍ〜２μｍ）のものも見出されてい
る。

【０１２２】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。

【０１２３】なお、このような無しきい値反強誘電性混
合液晶を本発明の液晶表示装置に用いることによって低
電圧駆動が実現されるので、低消費電力化が実現され
る。

【０１２４】[実施例９]本実施例では、実施例４と構成
の異なるアクティブマトリクス基板の例について図３１
を用いて説明する。まず、実施例５に従い、図１１
（Ａ）から図１２（Ｃ）までの工程を行う。

【０１２５】図１２（Ｃ）までの工程が終了したら、第
１の層間絶縁膜３１４７、３１４８を形成する工程を行
った。最初に窒化シリコン膜３１４７を５０ｎｍの厚さ
に成膜した。窒化シリコン膜３１４７はプラズマＣＶＤ
法で形成し、高周波電力を変化させて成膜速度を制御す
ることにより圧縮応力を付与することができた。そし
て、酸化窒化シリコン膜３１４８はＳｉＨ₄とＮ₂Ｏとの
混合ガスから９５０ｎｍの厚さに成膜した。

【０１２６】そして、熱処理の工程を行った。熱処理の
工程は、それぞれの濃度で添加されたｎ型またはｐ型を
付与する不純物元素を活性化するために行う必要があっ
た。ここでは熱アニール法で活性化の工程を行った。加
熱処理は、窒素雰囲気中において３００〜７００℃、好
ましくは３５０〜５５０℃、ここでは４５０℃、２時間
の処理を行った。

【０１２７】第１の層間絶縁膜３１４７、３１４８はそ
の後、パターニングでそれぞれのＴＦＴのソース領域
と、ドレイン領域に達するコンタクトホールが形成され
た。そして、ソース電極３１４９、３１５０、３１５１
とドレイン電極３１５２、３１５３を形成した。図示し
ていないが、本実施例ではこの電極を、Ｔｉ膜を１００
ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍ
をスパッタ法で連続して形成した３層構造の電極として
用いた。

【０１２８】以上の工程で、ＣＭＯＳ回路のｎチャネル
型ＴＦＴにはチャネル形成領域３１５７、第１の不純物
領域３１６０、３１６１、第２の不純物領域３１５８、
３１５９が形成された。ここで、第２の不純物領域は、
ゲート電極と重なる領域（ＧＯＬＤ領域）３１５８ａ、
３１５９ａ、ゲート電極と重ならない領域（ＬＤＤ領
域）３１５８ｂ、３１５９ｂがそれぞれ形成された。そ
して、第１の不純物領域３１６０はソース領域として、
第１の不純物領域３１６１はドレイン領域となった。

【０１２９】ｐチャネル型ＴＦＴは、チャネル形成領域
３１５４、第３の不純物領域３１５５、３１５６が形成
された。そして、第３の不純物領域３１５５はソース領
域として、第３の不純物領域３１５６はドレイン領域と
なった。

【０１３０】また、画素ＴＦＴはマルチゲート構造であ
り、チャネル形成領域３１６２、３１６３と第１の不純
物領域３１６８、３１６９、３１４５と第２の不純物領
域３１６４〜３１６７が形成された。ここで第２の不純
物領域は、ゲート電極と重なる領域３１６４ａ、３１６
５ａ、３１６６ａ、３１６７ａと重ならない領域３１６
４ｂ、３１６５ｂ、３１６６ｂ、３１６７ｂとが形成さ
れた。

【０１３１】こうして図３１に示すように、基板３１０
１上にＣＭＯＳ回路と、画素部が形成されたアクティブ
マトリクス基板が作製された。また、画素ＴＦＴのドレ
イン側には、第２の不純物領域と同じ濃度でｎ型を付与
する不純物元素が添加された、低濃度不純物領域３１７
０、ゲート絶縁膜３１０６、保持容量電極３１７１とが
形成され、画素部に設けられる保持容量が同時に形成さ
れた。

【０１３２】本実施例のように、第１の層間絶縁膜に窒
化シリコン膜から成る層を設けることでより効果的に圧
縮応力を付与することができる。しかし、窒化シリコン
膜は５００ｎｍ以下の短波長光の透過率が低下するの
で、あまり厚く形成すると画素部において透過率が低下
し好ましくない。従って、第１の層間絶縁膜の窒化シリ
コン膜は２０〜１００ｎｍ、好ましくは３０〜６０ｎｍ
の厚さで形成する。

【０１３３】[実施例１０]本実施例では、本発明を用い
てＥＬ（エレクトロルミネッセンス）表示パネル（ＥＬ
表示装置ともいう）を作製した例について説明する。図
２７（Ａ）は本発明を用いたＥＬ表示パネルの上面図で
ある。図２７（Ａ）において、１０は基板、１１は画素
部、１２はデータ線側駆動回路、１３は走査線側駆動回
路であり、それぞれの駆動回路は配線１４〜１６を経て
ＦＰＣ１７に至り、外部機器へと接続される。

【０１３４】このとき少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにしてシール材１９を設け
る。そして、対向板８０で封止する。対向板８０はガラ
ス板またはプラスチック板を用いても良い。シール１９
の外側にはさらに接着剤８１が設けられ、基板１０と対
向板８０とを強固に接着すると共に、貼合わせ端面から
の水分などが侵入して内部の素子が腐蝕することを防
ぐ。こうして基板１０と対向板８０との間に密閉空間を
形成する。このとき、ＥＬ素子は完全に前記密閉空間に
封入された状態となり、外気から完全に遮断される。さ
らに、基板１０と対向板８０との間には封止樹脂８３が
充填されている。封止樹脂８３にはシリコーン系、エポ
キシ系、アクリル系、フェノール系などから選ばれた有
機樹脂材料を用いる。これによりＥＬ素子の水分等によ
る劣化を防ぐ効果を向上させる。

【０１３５】また、図２７（Ｂ）は本実施例のＥＬ表示
パネルの断面構造であり、基板１０、下地膜２１の上に
駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴ
とｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図
示している。）２２及び画素部用ＴＦＴ２３（但し、こ
こではＥＬ素子への電流を制御するＴＦＴだけ図示して
いる。）が形成されている。駆動回路用ＴＦＴ２２とし
ては、実施例５において図１３（Ｂ）で示したＣＭＯＳ
回路用のｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴ
を用いれば良い。また、画素部用ＴＦＴ２３には図１３
（Ｂ）に示した画素ＴＦＴを用いれば良い。

【０１３６】駆動回路用ＴＦＴ２２、画素部用ＴＦＴ２
３上には樹脂材料でなる層間絶縁膜（平坦化膜）２６、
画素部用ＴＦＴ２３のドレインと電気的に接続する透明
導電膜でなる画素電極２７を形成する。透明導電膜とし
ては、酸化インジウムと酸化スズとの化合物（ＩＴＯと
呼ばれる）または酸化インジウムと酸化亜鉛との化合物
を用いることができる。そして、画素電極２７を形成し
たら、絶縁膜２８を形成し、画素電極２７上に開口部を
形成する。

【０１３７】次に、ＥＬ層２９を形成する。ＥＬ層２９
は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、
電子輸送層または電子注入層）を自由に組み合わせて積
層構造または単層構造とすれば良い。どのような構造と
するかは公知の技術を用いれば良い。また、ＥＬ材料に
は低分子系材料と高分子系（ポリマー系）材料がある。
低分子系材料を用いる場合は蒸着法を用いるが、高分子
系材料を用いる場合には、スピンコート法、印刷法また
はインクジェット法等の簡易な方法を用いることが可能
である。

【０１３８】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１３９】ＥＬ層２９を形成したら、その上に陰極３
０を形成する。陰極３０とＥＬ層２９の界面に存在する
水分や酸素は極力排除しておくことが望ましい。従っ
て、真空中でＥＬ層２９と陰極３０を連続成膜するか、
ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで
陰極３０を形成するといった工夫が必要である。本実施
例ではマルチチャンバー方式（クラスターツール方式）
の成膜装置を用いることで上述のような成膜を可能とす
る。

【０１４０】なお、本実施例では陰極３０として、Ｌｉ
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１
ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公
知の陰極材料であるＭｇＡｇ電極を用いても良い。そし
て陰極３０は３１で示される領域において配線１６に接
続される。配線１６は陰極３０に所定の電圧を与えるた
めの電源供給線であり、導電性ペースト材料３２を介し
てＦＰＣ１７に接続される。

【０１４１】３１に示された領域において陰極３０と配
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（ＥＬ層形成前の開口部の形成時）に形成しておけ
ば良い。また、絶縁膜２８をエッチングする際に、層間
絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。

【０１４２】また、配線１６はシール１９と基板１０と
の間を隙間（但し接着剤８１で塞がれている。）を通っ
てＦＰＣ１７に電気的に接続される。なお、ここでは配
線１６について説明したが、他の配線１４、１５も同様
にしてシーリング材１８の下を通ってＦＰＣ１７に電気
的に接続される。

【０１４３】以上のような構成でなるＥＬ表示パネルに
おいて、本願発明を用いることができる。ここで画素部
のさらに詳細な断面構造の一例を図２８（Ａ）に、上面
構造を図２９（Ａ）に、回路図を図２９（Ｂ）に示す。
図２８（Ａ）、図２９（Ａ）及び図２９（Ｂ）では共通
の符号を用いるので互いに参照すれば良い。尚、図２８
（Ａ）、図２９（Ａ）、（Ｂ）は画素部の一例であるの
で、この構造に限定される訳ではない。

【０１４４】図２８（Ａ）において、基板２４０１上に
設けられたスイッチング用ＴＦＴ２４０２は本発明（例
えば、図１３で示す）のｎチャネル型ＴＦＴを用いて形
成される。本実施例ではダブルゲート構造としている
が、構造及び作製プロセスに大きな違いはないので説明
は省略する。但し、ダブルゲート構造とすることで実質
的に二つのＴＦＴが直列された構造となり、オフ電流値
を低減することができるという利点がある。なお、本実
施例ではダブルゲート構造としているが、シングルゲー
ト構造でも構わないし、トリプルゲート構造やそれ以上
のゲート本数を持つマルチゲート構造でも良い。或い
は、また、本発明のｐチャネル型ＴＦＴを用いて形成し
ても構わない。

【０１４５】また、電流制御用ＴＦＴ２４０３は本願発
明のｎチャネル型ＴＦＴを用いて形成される。このと
き、スイッチング用ＴＦＴ２４０２のドレイン配線３５
は配線３６によって電流制御用ＴＦＴのゲート電極３７
に電気的に接続されている。また、３８で示される配線
は、スイッチング用ＴＦＴ２４０２のゲート電極３９
a、３９bを電気的に接続するゲート配線である。

【０１４６】電流制御用ＴＦＴ２４０３のしきい値電
圧、オン電流、サブスレッショルド定数（Ｓ値）など特
性が個々の画素毎にばらつくと、電流制御で駆動するＥ
Ｌ素子の発光強度がばらつき、即ち画像表示に乱れを生
じさせてしまう。ばらつきを低減させ、しきい値電圧な
どを所定の範囲内とするには本発明のように応力バラン
スを考慮したＴＦＴ構造を用いることが必要となる。ま
た、電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御
するための素子であるため、多くの電流が流れ、熱によ
る劣化やホットキャリアによる劣化の危険性が高い素子
でもある。そのため、電流制御用ＴＦＴのドレイン側
に、ゲート絶縁膜を介してゲート電極にオーバーラップ
するようにＬＤＤ領域を設ける構造が必要となる。

【０１４７】また、本実施例では電流制御用ＴＦＴ２４
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。このように、アクティ
ブマトリクス型ＥＬ表示装置は実施例３または実施例
４、または実施例９に記載のＴＦＴを用いると良好な特
性が得られる。或いは、図示しないが、実施例１または
実施例２で示した逆スタガ型のＴＦＴを本実施例のアク
ティブマトリクス型ＥＬ表示装置に当てはめても良い。

【０１４８】また、図２９（Ａ）に示すように、電流制
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン配線４０と絶縁膜を介して重なる。このとき、２
４０４で示される領域ではコンデンサが形成される。こ
のコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲ
ートにかかる電圧を保持するためのコンデンサとして機
能する。なお、ドレイン配線４０は電流供給線（電源
線）２５０１に接続され、常に一定の電圧が加えられて
いる。

【０１４９】スイッチング用ＴＦＴ２４０２及び電流制
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
ＥＬ層は非常に薄いため、段差が存在することによって
発光不良を起こす場合がある。従って、ＥＬ層をできる
だけ平坦面に形成しうるように画素電極を形成する前に
平坦化しておくことが望ましい。

【０１５０】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。

【０１５１】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク４４a、４４bにより形成された溝（画素に相
当する）の中に発光層４４が形成される。なお、ここで
は一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機ＥＬ材料としてはπ共役ポリマー系材
料を用いる。代表的なポリマー系材料としては、ポリパ
ラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバ
ゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられ
る。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のもの
があるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Klu
ge,W.Kreuder,and H.Spreitzer,“Polymers for Light
Emitting Diodes”,Euro Display,Proceedings,1999,p.
33-37」や特開平１０−９２５７６号公報に記載された
ような材料を用いれば良い。

【０１５２】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。但
し、以上の例は発光層として用いることのできる有機Ｅ
Ｌ材料の一例であって、これに限定する必要はまったく
ない。発光層、電荷輸送層または電荷注入層を自由に組
み合わせてＥＬ層（発光及びそのためのキャリアの移動
を行わせるための層）を形成すれば良い。

【０１５３】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１５４】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造のＥＬ層としてい
る。そして、正孔注入層４６の上には透明導電膜でなる
陽極４７が設けられる。本実施例の場合、発光層４５で
生成された光は上面側に向かって（ＴＦＴの上方に向か
って）放射されるため、陽極は透光性でなければならな
い。透明導電膜としては酸化インジウムと酸化スズとの
化合物や酸化インジウムと酸化亜鉛との化合物を用いる
ことができるが、耐熱性の低い発光層や正孔注入層を形
成した後で形成するため、可能な限り低温で成膜できる
ものが好ましい。

【０１５５】陽極４７まで形成された時点でＥＬ素子２
４０５が完成する。なお、ここでいうＥＬ素子２４０５
は、画素電極（陰極）４３、発光層４５、正孔注入層４
６及び陽極４７で形成されたコンデンサを指す。図２９
（Ａ）に示すように画素電極４３は画素の面積にほぼ一
致するため、画素全体がＥＬ素子として機能する。従っ
て、発光の利用効率が非常に高く、明るい画像表示が可
能となる。

【０１５６】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。

【０１５７】以上のように本願発明のＥＬ表示パネルは
図２８のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。尚、本実施例の構成は、実
施例７の電子機器の表示部として本実施例のＥＬ表示パ
ネルを用いることは有効である。

【０１５８】［実施例１１］本実施例では、実施例１０
に示した画素部において、ＥＬ素子２４０５の構造を反
転させた構造について説明する。説明には図２８（Ｂ）
を用いる。なお、図２８（Ａ）の構造と異なる点はＥＬ
素子の部分と電流制御用ＴＦＴだけであるので、その他
の説明は省略することとする。

【０１５９】図２８（Ｂ）において、電流制御用ＴＦＴ
２６０１は本願発明のｐチャネル型ＴＦＴを用いて形成
される。作製プロセスは実施例３、４、９を参照すれば
良い。本実施例では、画素電極（陽極）５０として透明
導電膜を用いる。具体的には酸化インジウムと酸化亜鉛
との化合物でなる導電膜を用いる。勿論、酸化インジウ
ムと酸化スズとの化合物でなる導電膜を用いても良い。

【０１６０】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネートでなる電子注入層５３、アルミニ
ウム合金でなる陰極５４が形成される。この場合、陰極
５４がパッシベーション膜としても機能する。こうして
ＥＬ素子２６０２が形成される。

【０１６１】本実施例の場合、発光層５３で発生した光
は、矢印で示されるようにＴＦＴが形成された基板の方
に向かって放射される。本実施例のような構造とする場
合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで
形成することが好ましい。尚、本実施例の構成は、実施
例１〜４、９の構成と自由に組み合わせて実施すること
が可能である。また、実施例７の電子機器の表示部とし
て本実施例のＥＬ表示パネルを用いることは有効であ
る。

【０１６２】［実施例１２］本実施例では、図２９
（Ｂ）に示した回路図とは異なる構造の画素とした場合
の例について図３０に示す。なお、本実施例において、
２７０１はスイッチング用ＴＦＴ２７０２のソース配
線、２７０３はスイッチング用ＴＦＴ２７０２のゲート
配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデ
ンサ、２７０６、２７０８は電流供給線、２７０７はＥ
Ｌ素子とする。

【０１６３】図３０（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０１６４】また、図３０（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。なお、図３０（Ｂ）では電流供給線２７０８とゲー
ト配線２７０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線２７０８とゲート配線２７０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０１６５】また、図３０（Ｃ）は、図３０（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３
ａ、２７０３ｂと平行に設け、さらに、二つの画素を電
流供給線２７０８を中心に線対称となるように形成する
点に特徴がある。また、電流供給線２７０８をゲート配
線２７０３ａ、２７０３ｂのいずれか一方と重なるよう
に設けることも有効である。この場合、電源供給線の本
数を減らすことができるため、画素部をさらに高精細化
することができる。尚、本実施例の構成は、実施例１０
または１１の構成と自由に組み合わせて実施することが
可能である。また、実施例１０の電子機器の表示部とし
て本実施例の画素構造を有するＥＬ表示パネルを用いる
ことは有効である。

【０１６６】［実施例１３］実施例１０に示した図２９
（Ａ）、図２９（Ｂ）では電流制御用ＴＦＴ２４０３の
ゲートにかかる電圧を保持するためにコンデンサ２４０
４を設ける構造としているが、コンデンサ２４０４を省
略することも可能である。

【０１６７】実施例１０の場合、電流制御用ＴＦＴ２４
０３として図２８（Ａ）に示すような本願発明のｎチャ
ネル型ＴＦＴを用いているため、ゲート絶縁膜を介して
ゲート電極（と重なるように設けられたＬＤＤ領域を有
している。この重なり合った領域には一般的にゲート容
量と呼ばれる寄生容量が形成されるが、本実施例ではこ
の寄生容量をコンデンサ２４０４の代わりとして積極的
に用いる点に特徴がある。

【０１６８】この寄生容量のキャパシタンスは上記ゲー
ト電極とＬＤＤ領域とが重なり合った面積によって変化
するため、その重なり合った領域に含まれるＬＤＤ領域
の長さによって決まる。また、図３０（Ａ）、（Ｂ）、
（Ｃ）の構造においても同様にコンデンサ２７０５を省
略することは可能である。尚、本実施例の構成は、実施
例１〜４、９の構成と自由に組み合わせて実施すること
が可能である。また、実施例７の電子機器の表示部とし
て本実施例の画素構造を有するＥＬ表示パネルを用いる
ことは有効である。

【０１６９】

【発明の効果】以上説明したように、基板上に形成され
た半導体膜を活性層とした半導体装置において、前記半
導体膜と、該半導体膜に対し基板側に設けられる第１の
絶縁層と基板側とは反対側に設けられる第２の絶縁層と
の間で応力バランスを考慮することにより、活性層中お
よび活性層に接する絶縁層との界面における歪み、また
は欠陥の生成を低減することができる。その結果、高い
電界効果移動度が得られ、また、熱や電界によるストレ
スの耐性をも向上させることにより高信頼性を有する半
導体装置を実現することができる。

【図面の簡単な説明】

【図１】 本実施形態のＴＦＴの断面図。

【図２】 本実施形態のＴＦＴの断面図。

【図３】 薄膜の内部応力の定義を説明する図。

【図４】 本発明の応力バランスの概念を説明する図。

【図５】 ＴＦＴの作製工程を示す断面図。

【図６】 ＴＦＴの作製工程を示す断面図。

【図７】 ＴＦＴの作製工程を示す断面図。

【図８】 ＣＭＯＳ回路の上面図、断面図、回路図。

【図９】 ＴＦＴの作製工程を示す断面図。

【図１０】 ＴＦＴの作製工程を示す断面図、ＣＭＯＳ
回路の上面図。

【図１１】 アクティブマトリクス基板の作製工程を示
す断面図。

【図１２】 アクティブマトリクス基板の作製工程を示
す断面図。

【図１３】 アクティブマトリクス基板の断面図。

【図１４】 アクティブマトリクス型液晶表示装置の断
面図。

【図１５】 アクティブマトリクス基板の斜視図。

【図１６】 画素部の上面図、ＣＭＯＳ回路の上面図。

【図１７】 窒化シリコン膜の内部応力の特性図。

【図１８】 酸化窒化シリコン膜の内部応力の特性図。

【図１９】 酸化窒化シリコン膜の内部応力の特性図。

【図２０】 酸化窒化シリコン膜の含有水素濃度の熱処
理による変化を説明する特性図。

【図２１】 本発明の実施例を説明する図。

【図２２】 本発明の実施例を説明する図。

【図２３】 本発明の実施例を説明する図。

【図２４】 本発明の実施例を説明する図。

【図２５】 半導体装置の一例を示す図。

【図２６】 反強誘電性混合液晶の光透過率特性の一例
を示す図。

【図２７】 ＥＬ表示装置の構造を示す上面図及び断面
図。

【図２８】 ＥＬ表示装置の画素部の断面図。

【図２９】 ＥＬ表示装置の画素部の上面図と回路図。

【図３０】 ＥＬ表示装置の画素部の回路図の例。

【図３１】 半導体装置の一例を示す図。

【図３２】 半導体装置の一例を示す図。

【図３３】 半導体装置の一例を示す図。

【符号の説明】

６０１ 基板 ６０３ａ、６０３ｂ 第１の絶縁層 ６０５ 結晶質半導体層 ６１１ 第２の絶縁層 ９０３、９０４ 第１の絶縁層 ９０８ 第２の絶縁層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１７Ｕ (72)発明者 河崎 律子 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 安達 広樹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 荒井 康行 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 坂本 直哉 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 早川 昌彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (23)

【特許請求の範囲】
1. 【請求項１】基板上に形成された島状半導体膜より成る
   活性層と、 前記活性層と前記基板との間に設けられ、含有窒素濃度
   が含有酸素濃度よりも大きい第１の酸化窒化シリコン膜
   と、含有窒素濃度が含有酸素濃度よりも小さい第２の酸
   化窒化シリコン膜とを有する第１の絶縁層と、 前記活性層の前記基板とは反対側の表面に接して設けら
   れ、含有窒素濃度が含有酸素濃度よりも小さい第３の酸
   化窒化シリコン膜を有する第２の絶縁層とを備えたこと
   を特徴とする半導体装置。
2. 【請求項２】請求項１において、前記活性層は引張り応
   力を有し、 前記第１の酸化窒化シリコン膜は、引張り応力を有し、
   かつ、前記第３の酸化窒化シリコン膜は、圧縮応力を有
   していることを特徴とする半導体装置。
3. 【請求項３】請求項１において、 前記第１の酸化窒化シリコン膜の含有窒素濃度が、２５
   atomic％以上５０atomic％未満であり、前記第２の酸化
   窒化シリコン膜の含有窒素濃度が、５atomic％以上２５
   atomic％未満であることを特徴とする半導体装置。
4. 【請求項４】基板上に形成された島状半導体膜を活性層
   として、 前記活性層と前記基板との間に設けられ複数の絶縁膜を
   有する第１の絶縁層と、 前記活性層の前記基板とは反対側の表面に接して設けら
   れた第２の絶縁層とを備えた半導体装置であって、 前記活性層は引張り応力を有し、前記第１の絶縁層の少
   なくとも一つの絶縁膜は引張り応力を有していることを
   特徴とする半導体装置。
5. 【請求項５】基板上に形成された島状半導体膜を活性層
   として、前記活性層と前記基板との間に設けられた第１
   の絶縁層と、前記活性層の前記基板とは反対側に接して
   設けられ複数の絶縁膜を有する第２の絶縁層とを備えた
   半導体装置であって、 前記活性層は引張り応力を有し、前記第２の絶縁層の少
   なくとも一つの絶縁膜は圧縮応力を有していることを特
   徴とする半導体装置。
6. 【請求項６】基板上に形成された島状半導体膜を活性層
   として、前記活性層と基板との間に設けられ複数の絶縁
   膜を有する第１の絶縁層と、前記活性層の前記基板とは
   反対側に接して設けられ複数の絶縁膜が積層された第２
   の絶縁層とを備えた半導体装置であって、前記活性層は
   引張り応力を有し、前記第１の絶縁層の少なくとも一つ
   の絶縁膜は引張り応力を有し、前記第２の絶縁層の少な
   くとも一つの絶縁膜は圧縮応力を有していることを特徴
   とする半導体装置。
7. 【請求項７】基板上に形成された島状半導体膜を活性層
   として、前記活性層と基板との間に設けられ複数の絶縁
   膜を有する第１の絶縁層と、前記第１の絶縁層を介して
   前記活性層に電圧を印加する電極と、前記活性層の前記
   基板とは反対側に接して設けられ複数の絶縁膜が積層さ
   れた第２の絶縁層とを備えた半導体装置であって、前記
   活性層は引張り応力を有し、前記第１の絶縁層の少なく
   とも一つの絶縁膜は引張り応力を有し、前記第２の絶縁
   層の少なくとも一つの絶縁膜は圧縮応力を有しているこ
   とを特徴とする半導体装置。
8. 【請求項８】基板上に形成された島状半導体膜を活性層
   として、前記活性層と基板との間に設けられ複数の絶縁
   膜を有する第１の絶縁層と、前記活性層の前記基板とは
   反対側に接して設けられ複数の絶縁膜が積層された第２
   の絶縁層と、前記第２の絶縁層を介して前記活性層に電
   圧を印加する電極とを備えた半導体装置であって、前記
   活性層は引張り応力を有し、前記第１の絶縁層の少なく
   とも一つの絶縁膜は引張り応力を有し、前記第２の絶縁
   層の少なくとも一つの絶縁膜は圧縮応力を有しているこ
   とを特徴とする半導体装置。
9. 【請求項９】請求項４乃至請求項８のいずれか一項にお
   いて、前記第１の絶縁層が、窒化シリコン膜、酸化シリ
   コン膜、酸化窒化シリコン膜、酸化タンタル膜、から選
   ばれた複数の層から形成されていることを特徴とする半
   導体装置。
10. 【請求項１０】請求項４乃至請求項８のいずれか一項に
    おいて、前記第２の絶縁層が、窒化シリコン膜、酸化シ
    リコン膜、酸化窒化シリコン膜、酸化タンタル膜、から
    選ばれた複数の層から形成されていることを特徴とする
    半導体装置。
11. 【請求項１１】基板上に薄膜トランジスタを少なくとも
    有する半導体装置において、前記薄膜トランジスタは、
    結晶質半導体から成る活性層と、前記活性層と前記基板
    との間に設けられ、含有窒素濃度が含有酸素濃度よりも
    大きい第１の酸化窒化シリコン膜と、含有窒素濃度が含
    有酸素濃度よりも小さい第２の酸化窒化シリコン膜とを
    有する第１の絶縁層と、 前記活性層の前記基板とは反対側に接して設けられ、含
    有窒素濃度が含有酸素濃度よりも小さい第３の酸化窒化
    シリコン膜を有する第２の絶縁層と、前記第３の酸化窒
    化シリコン膜上に形成されたゲート電極ーとを備え、前
    記活性層は引張り応力を有し、前記第１の酸化窒化シリ
    コン膜は引張り応力を有し、かつ、前記第３の酸化窒化
    シリコン膜は圧縮応力を有することを特徴とする半導体
    装置。
12. 【請求項１２】請求項１乃至請求項１１のいずれか一項
    において、前記半導体装置は、液晶表示装置、ＥＬ表示
    装置、またはイメージセンサであることを特徴とする半
    導体装置。
13. 【請求項１３】請求項１乃至請求項１２のいずれか一項
    において、前記半導体装置は、携帯電話、ビデオカメ
    ラ、携帯型情報端末、ゴーグル型ディスプレイ、プロジ
    ェクター、電子書籍、パーソナルコンピュータ、ＤＶＤ
    プレーヤー、デジタルカメラから選ばれた一つであるこ
    とを特徴とする半導体装置。
14. 【請求項１４】基板上に引張り応力を有する島状半導体
    膜から成る活性層を形成する工程と、前記活性層と基板
    との間に引張り応力を有する第１の絶縁層を形成する工
    程と、 前記活性層の前記基板とは反対側に圧縮応力を有する第
    ２の絶縁層を形成する工程とを有することを特徴とする
    半導体装置の作製方法。
15. 【請求項１５】基板上に半導体膜を形成する工程と、 前記半導体膜と前記基板との間に第１の絶縁層を形成す
    る工程と、 前記第１の絶縁層と前記半導体膜とに加熱処理を加えて
    引張り応力を付与する工程と、 前記半導体膜を分割し島状半導体膜から成る活性層を形
    成する工程と、 前記活性層の前記基板とは反対側に圧縮応力を有する第
    ２の絶縁層を形成する工程とを有することを特徴とする
    半導体装置の作製方法。
16. 【請求項１６】基板上に引張り応力を有する島状半導体
    膜から成る活性層を形成する工程と、 前記活性層と前記基板との間に引張り応力を有する第１
    の絶縁層を形成する工程と、 前記活性層の前記基板とは反対側に圧縮応力を有する第
    ２の絶縁層を形成する工程と、 前記活性層の前記基板とは反対側に設けた絶縁膜を介し
    て前記活性層に所定の電圧を印加する電極を形成する工
    程とを有することを特徴とする半導体装置の作製方法。
17. 【請求項１７】基板上に引張り応力を有する島状半導体
    膜から成る活性層を形成する工程と、 前記活性層の前記基板との間に引張り応力を有する第１
    の絶縁層を形成する工程と、 前記第１の絶縁層と前記基板との間に前記活性層に所定
    の電圧を印加する電極を形成する工程と、 前記活性層の前記基板とは反対側に圧縮応力を有する第
    ２の絶縁層を形成する工程とを有することを特徴とする
    半導体装置の作製方法。
18. 【請求項１８】基板上に引張り応力を有する島状半導体
    膜から成る活性層を形成する工程と、 前記活性層と前記基板との間に引張り応力を有する第１
    の絶縁層を形成する工程と、 前記第１の絶縁層と前記基板との間に前記活性層に所定
    の電圧を印加する電極を形成する工程と、 前記活性層の前記基板とは反対側に圧縮応力を有する第
    ２の絶縁層を形成する工程と、 前記活性層の前記基板とは反対側に設けた絶縁膜を介し
    て前記活性層に所定の電圧を印加する電極を形成する工
    程とを有することを特徴とする半導体装置の作製方法。
19. 【請求項１９】請求項１４乃至請求項１８のいずれか一
    項において、前記第１の絶縁層は、含有窒素濃度が、２
    ５atomic％以上５０atomic％未満の酸化窒化シリコン膜
    を有し、前記第２の絶縁膜は、含有窒素濃度が、５atom
    ic％以上２５atomic％未満の酸化窒化シリコン膜を有す
    ることを特徴とする半導体装置の作製方法。
20. 【請求項２０】請求項１４乃至請求項１８のいずれか一
    項において、前記第１の絶縁層が、窒化シリコン膜、酸
    化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜、
    から選ばれた複数の層で形成することを特徴とする半導
    体装置の作製方法。
21. 【請求項２１】請求項１４乃至請求項１８のいずれか一
    項において、前記第２の絶縁層が、窒化シリコン膜、酸
    化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜、
    から選ばれた複数の層で形成することを特徴とする半導
    体装置の作製方法。
22. 【請求項２２】請求項１４乃至請求項２１のいずれか一
    項において、前記半導体装置は、液晶表示装置、ＥＬ表
    示装置、またはイメージセンサであることを特徴とする
    半導体装置の作製方法。
23. 【請求項２３】請求項１４乃至請求項２２のいずれか一
    項において、前記半導体装置は、携帯電話、ビデオカメ
    ラ、携帯型情報端末、ゴーグル型ディスプレイ、プロジ
    ェクター、電子書籍、パーソナルコンピュータ、ＤＶＤ
    プレーヤー、デジタルカメラから選ばれた一つであるこ
    とを特徴とする半導体装置の作製方法。