JP2000286426A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2000286426A JP2000286426A JP2000017726A JP2000017726A JP2000286426A JP 2000286426 A JP2000286426 A JP 2000286426A JP 2000017726 A JP2000017726 A JP 2000017726A JP 2000017726 A JP2000017726 A JP 2000017726A JP 2000286426 A JP2000286426 A JP 2000286426A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- atomic
- forming
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 プラズマを利用した水素化の方法では、結晶
質半導体膜を直接プラズマに晒す結果、プラズマ中に同
時に生成されるイオンによって、結晶質半導体膜にダメ
ージを与えてしまう問題点があった。このダメージを回
復させるために４００℃以上に基板を加熱すると結晶質
半導体膜から水素が再放出されてしまう欠点を有してい
た。 【解決手段】 所定の形状に形成された半導体層上に、
水素を含有する第１の絶縁膜を形成する工程と、その後
に水素またはプラズマ化されることにより生成された水
素を含む雰囲気中で加熱処理を施す工程と、第１の絶縁
膜に密接して第２の絶縁膜を形成する工程と、その後に
水素またはプラズマ化されることにより生成された水素
を含む雰囲気中で加熱処理を施す工程を行い、さらに第
２の絶縁膜上に水素を含有する第３の絶縁膜を形成した
後で、水素または窒素を含む雰囲気中で加熱処理を施す
工程を実施しする。
質半導体膜を直接プラズマに晒す結果、プラズマ中に同
時に生成されるイオンによって、結晶質半導体膜にダメ
ージを与えてしまう問題点があった。このダメージを回
復させるために４００℃以上に基板を加熱すると結晶質
半導体膜から水素が再放出されてしまう欠点を有してい
た。 【解決手段】 所定の形状に形成された半導体層上に、
水素を含有する第１の絶縁膜を形成する工程と、その後
に水素またはプラズマ化されることにより生成された水
素を含む雰囲気中で加熱処理を施す工程と、第１の絶縁
膜に密接して第２の絶縁膜を形成する工程と、その後に
水素またはプラズマ化されることにより生成された水素
を含む雰囲気中で加熱処理を施す工程を行い、さらに第
２の絶縁膜上に水素を含有する第３の絶縁膜を形成した
後で、水素または窒素を含む雰囲気中で加熱処理を施す
工程を実施しする。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に薄膜トラ
ンジスタで構成された能動回路を有する半導体装置およ
びその作製方法に関する。特に結晶質半導体層を用いた
薄膜トランジスタを作製するのに好適に用いることがで
きる。本発明は、薄膜トランジスタから成る集積回路を
はじめ、アクティブマトリクス型表示装置やイメージセ
ンサに代表される電気光学装置および電気光学装置を搭
載した電子機器の作製に利用することができる。
ンジスタで構成された能動回路を有する半導体装置およ
びその作製方法に関する。特に結晶質半導体層を用いた
薄膜トランジスタを作製するのに好適に用いることがで
きる。本発明は、薄膜トランジスタから成る集積回路を
はじめ、アクティブマトリクス型表示装置やイメージセ
ンサに代表される電気光学装置および電気光学装置を搭
載した電子機器の作製に利用することができる。
【０００２】
【従来の技術】基板上にＴＦＴ（薄膜トランジスタ）を
多数個配列させて、アクティブマトリクス型液晶表示装
置に代表される半導体装置が開発されている。ＴＦＴで
高移動度を実現するためには、その半導体層に結晶質半
導体膜を用いることが好ましいと考えられている。ＴＦ
Ｔに利用される多結晶半導体の多くは、非晶質半導体膜
をレーザーアニール法や熱アニール法で結晶化させて形
成されるものであった。しかしながら、結晶化された結
晶質半導体膜には多数の欠陥が内在してしまい、キャリ
アの移動度や寿命時間を著しく低下させる結果、ＴＦＴ
の電気的特性に悪影響を与えてしまった。
多数個配列させて、アクティブマトリクス型液晶表示装
置に代表される半導体装置が開発されている。ＴＦＴで
高移動度を実現するためには、その半導体層に結晶質半
導体膜を用いることが好ましいと考えられている。ＴＦ
Ｔに利用される多結晶半導体の多くは、非晶質半導体膜
をレーザーアニール法や熱アニール法で結晶化させて形
成されるものであった。しかしながら、結晶化された結
晶質半導体膜には多数の欠陥が内在してしまい、キャリ
アの移動度や寿命時間を著しく低下させる結果、ＴＦＴ
の電気的特性に悪影響を与えてしまった。
【０００３】このような結晶質半導体膜や層間絶縁膜に
内在する欠陥をなくす方法として、水素化処理の方法は
有効な手段として知られていた。水素化処理の方法に
は、プラズマ化させることによってできた水素で欠陥を
中和するプラズマ水素化の方法や、水素雰囲気中で加熱
処理を施す水素化の方法などがとられていた。これらの
水素化の工程は適時ＴＦＴの作製工程の途中に組み込ま
れていた。
内在する欠陥をなくす方法として、水素化処理の方法は
有効な手段として知られていた。水素化処理の方法に
は、プラズマ化させることによってできた水素で欠陥を
中和するプラズマ水素化の方法や、水素雰囲気中で加熱
処理を施す水素化の方法などがとられていた。これらの
水素化の工程は適時ＴＦＴの作製工程の途中に組み込ま
れていた。
【０００４】
【発明が解決しようとする課題】しかしながら、プラズ
マを利用した水素化の方法では、効果的に水素を導入す
るために、結晶質半導体膜を直接プラズマに晒す結果、
プラズマ中に同時に生成されるイオンの影響によって、
結晶質半導体膜にダメージを与えてしまう問題点があっ
た。このダメージを回復させるには、４００〜６００℃
の熱処理が必要とされていたが、４００℃以上に加熱す
ると結晶質半導体膜から水素が再放出されてしまう欠点
を有していた。さらに、プラズマ水素化の方法では、そ
の雰囲気中に窒素、酸素などの大気成分が残存している
とこれらの元素も同時にプラズマ化されて結晶質半導体
膜を汚染してしまう懸念があった。
マを利用した水素化の方法では、効果的に水素を導入す
るために、結晶質半導体膜を直接プラズマに晒す結果、
プラズマ中に同時に生成されるイオンの影響によって、
結晶質半導体膜にダメージを与えてしまう問題点があっ
た。このダメージを回復させるには、４００〜６００℃
の熱処理が必要とされていたが、４００℃以上に加熱す
ると結晶質半導体膜から水素が再放出されてしまう欠点
を有していた。さらに、プラズマ水素化の方法では、そ
の雰囲気中に窒素、酸素などの大気成分が残存している
とこれらの元素も同時にプラズマ化されて結晶質半導体
膜を汚染してしまう懸念があった。
【０００５】また、ゲート電極の上層に形成した層間絶
縁膜の表面側からプラズマ水素化処理を行ったとしても
内在する欠陥はある程度中和することができるが、この
方法で膜中へ導入される水素濃度は膜表面から内側に向
かって減少する分布をもつので、その下層側にある結晶
質半導体膜まで十分水素化することは困難であった。そ
の他の方法として、水素雰囲気中で加熱処理をする方法
は、水素化の効果を高めようとすると必然的に処理時間
が長くかかってしまうといった問題点を有していた。
縁膜の表面側からプラズマ水素化処理を行ったとしても
内在する欠陥はある程度中和することができるが、この
方法で膜中へ導入される水素濃度は膜表面から内側に向
かって減少する分布をもつので、その下層側にある結晶
質半導体膜まで十分水素化することは困難であった。そ
の他の方法として、水素雰囲気中で加熱処理をする方法
は、水素化の効果を高めようとすると必然的に処理時間
が長くかかってしまうといった問題点を有していた。
【０００６】本発明はこのような問題点を解決するもの
であり、結晶質半導体膜にダメージや汚染を与えること
なく、効果的に水素化が施された高性能の半導体装置お
よび半導体装置の作製方法を提供することを目的として
いる。
であり、結晶質半導体膜にダメージや汚染を与えること
なく、効果的に水素化が施された高性能の半導体装置お
よび半導体装置の作製方法を提供することを目的として
いる。
【０００７】
【課題を解決するための手段】本発明の半導体装置の作
製方法は、基板上に所定の形状で形成された半導体層上
に、水素を含有する第１の絶縁膜を形成する工程と、そ
の後に水素雰囲気中、またはプラズマ化されることによ
り生成された水素を含む雰囲気中で加熱処理を施す工程
を行うことに特徴を有している。第１の絶縁膜は、ゲー
ト電極上に形成される層間絶縁膜であっても良く、この
第１の絶縁膜を介して水素化を行うことで半導体層への
ダメージや汚染の問題を回避することができる。そし
て、水素を含有する第１の絶縁膜に水素が供給される結
果、第１の絶縁膜中の水素はその下層側にも拡散し半導
体層の水素化が進行する。
製方法は、基板上に所定の形状で形成された半導体層上
に、水素を含有する第１の絶縁膜を形成する工程と、そ
の後に水素雰囲気中、またはプラズマ化されることによ
り生成された水素を含む雰囲気中で加熱処理を施す工程
を行うことに特徴を有している。第１の絶縁膜は、ゲー
ト電極上に形成される層間絶縁膜であっても良く、この
第１の絶縁膜を介して水素化を行うことで半導体層への
ダメージや汚染の問題を回避することができる。そし
て、水素を含有する第１の絶縁膜に水素が供給される結
果、第１の絶縁膜中の水素はその下層側にも拡散し半導
体層の水素化が進行する。
【０００８】また、基板上に所定の形状で形成された半
導体層上に、水素を含有する第１の絶縁膜を形成する工
程と、第１の絶縁膜に密接して第２の絶縁膜を形成し、
その後に水素雰囲気中、またはプラズマ化されることに
より生成された水素を含む雰囲気中で加熱処理を施す工
程を行うことに特徴を有している。第２の絶縁膜の表面
から供給された水素は第１の絶縁膜に拡散し、第１の絶
縁膜中の水素はその下層側にも拡散し半導体層の水素化
をすることができる。この場合、第１の絶縁膜を形成し
た後で、さらに水素またはプラズマ化されることにより
生成された水素を含む雰囲気中で加熱処理を施す工程を
行っておいても良い。
導体層上に、水素を含有する第１の絶縁膜を形成する工
程と、第１の絶縁膜に密接して第２の絶縁膜を形成し、
その後に水素雰囲気中、またはプラズマ化されることに
より生成された水素を含む雰囲気中で加熱処理を施す工
程を行うことに特徴を有している。第２の絶縁膜の表面
から供給された水素は第１の絶縁膜に拡散し、第１の絶
縁膜中の水素はその下層側にも拡散し半導体層の水素化
をすることができる。この場合、第１の絶縁膜を形成し
た後で、さらに水素またはプラズマ化されることにより
生成された水素を含む雰囲気中で加熱処理を施す工程を
行っておいても良い。
【０００９】また他の方法として、基板上に所定の形状
で形成された半導体層上に、水素を含有する第１の絶縁
膜を形成する工程と、その後に水素雰囲気中、またはプ
ラズマ化されることにより生成された水素を含む雰囲気
中で加熱処理を施す工程を行い、さらに第１の絶縁膜上
に水素を含有する第３の絶縁膜を形成した後で、水素ま
たは窒素を含む雰囲気中で加熱処理を施す工程を実施し
ても良い。第３の絶縁膜を窒酸化シリコン膜や、窒化シ
リコン膜などから成る緻密な膜で形成することにより、
第１の絶縁膜から気相中へ離脱する水素を減らすことが
でき、半導体層の水素化をより確実に行うことができ
る。
で形成された半導体層上に、水素を含有する第１の絶縁
膜を形成する工程と、その後に水素雰囲気中、またはプ
ラズマ化されることにより生成された水素を含む雰囲気
中で加熱処理を施す工程を行い、さらに第１の絶縁膜上
に水素を含有する第３の絶縁膜を形成した後で、水素ま
たは窒素を含む雰囲気中で加熱処理を施す工程を実施し
ても良い。第３の絶縁膜を窒酸化シリコン膜や、窒化シ
リコン膜などから成る緻密な膜で形成することにより、
第１の絶縁膜から気相中へ離脱する水素を減らすことが
でき、半導体層の水素化をより確実に行うことができ
る。
【００１０】さらに望ましくは、基板上に所定の形状で
形成された半導体層上に、水素を含有する第１の絶縁膜
を形成する工程と、その後に水素雰囲気中、またはプラ
ズマ化されることにより生成された水素を含む雰囲気中
で加熱処理を施す工程と、第１の絶縁膜に密接して第２
の絶縁膜を形成する工程と、その後に水素雰囲気中、ま
たはプラズマ化されることにより生成された水素を含む
雰囲気中で加熱処理を施す工程を行い、さらに第２の絶
縁膜上に水素を含有する第３の絶縁膜を形成した後で、
水素雰囲気中または窒素を含む雰囲気中で加熱処理を施
す工程を実施しても良い。このような構成にすることに
よって、水素雰囲気中、またはプラズマ化されることに
より生成された水素を含む雰囲気中で加熱処理を施す工
程で供給された水素は下層側に拡散し、半導体層の水素
化を確実に行うことができる。
形成された半導体層上に、水素を含有する第１の絶縁膜
を形成する工程と、その後に水素雰囲気中、またはプラ
ズマ化されることにより生成された水素を含む雰囲気中
で加熱処理を施す工程と、第１の絶縁膜に密接して第２
の絶縁膜を形成する工程と、その後に水素雰囲気中、ま
たはプラズマ化されることにより生成された水素を含む
雰囲気中で加熱処理を施す工程を行い、さらに第２の絶
縁膜上に水素を含有する第３の絶縁膜を形成した後で、
水素雰囲気中または窒素を含む雰囲気中で加熱処理を施
す工程を実施しても良い。このような構成にすることに
よって、水素雰囲気中、またはプラズマ化されることに
より生成された水素を含む雰囲気中で加熱処理を施す工
程で供給された水素は下層側に拡散し、半導体層の水素
化を確実に行うことができる。
【００１１】第１の絶縁膜は、シラン、亜酸化窒素、ア
ンモニア、から作製される窒酸化シリコン膜であること
が望ましい。第２の絶縁膜は、シラン、亜酸化窒素、か
ら作製される窒酸化シリコン膜であれば良い。また、第
３の絶縁膜はシラン、亜酸化窒素、アンモニア、から作
製される窒酸化シリコン膜、または、シラン、アンモニ
ア、窒素、から作製される窒化シリコン膜であることが
望ましい。このように作製される第１乃至第３の絶縁膜
はいずれも膜中の炭素濃度が２×１０19ｃｍ-3以下とな
る。
ンモニア、から作製される窒酸化シリコン膜であること
が望ましい。第２の絶縁膜は、シラン、亜酸化窒素、か
ら作製される窒酸化シリコン膜であれば良い。また、第
３の絶縁膜はシラン、亜酸化窒素、アンモニア、から作
製される窒酸化シリコン膜、または、シラン、アンモニ
ア、窒素、から作製される窒化シリコン膜であることが
望ましい。このように作製される第１乃至第３の絶縁膜
はいずれも膜中の炭素濃度が２×１０19ｃｍ-3以下とな
る。
【００１２】従って、本発明の半導体装置の構成は、所
定の形状に形成された半導体層上に、含有水素濃度が１
atomic％以上３０atomic％未満であり、かつ、含有窒素
濃度が１０atomic％以上２５atomic％未満である窒酸化
シリコン膜から成る第１の絶縁膜と、その第１の絶縁膜
に接し、含有水素濃度が１atomic％以上３０atomic％未
満であり、かつ、含有窒素濃度が１０atomic％以上２５
atomic％未満である窒酸化シリコン膜、または含有水素
濃度が１atomic％以上３０atomic％未満である窒化シリ
コン膜、から成る第３の絶縁膜とを有することを特徴と
している。
定の形状に形成された半導体層上に、含有水素濃度が１
atomic％以上３０atomic％未満であり、かつ、含有窒素
濃度が１０atomic％以上２５atomic％未満である窒酸化
シリコン膜から成る第１の絶縁膜と、その第１の絶縁膜
に接し、含有水素濃度が１atomic％以上３０atomic％未
満であり、かつ、含有窒素濃度が１０atomic％以上２５
atomic％未満である窒酸化シリコン膜、または含有水素
濃度が１atomic％以上３０atomic％未満である窒化シリ
コン膜、から成る第３の絶縁膜とを有することを特徴と
している。
【００１３】また、所定の形状に形成された半導体層上
に、水素を１atomic％以上３０atomic％未満含み、かつ
含有窒素濃度が１０atomic％以上２５atomic％未満であ
る窒酸化シリコン膜から成る第１の絶縁膜と、第１の絶
縁膜に接した、含有窒素濃度が１０atomic％未満である
窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶縁
膜に接した、含有水素濃度が１atomic％以上３０atomic
％未満含み、かつ含有窒素濃度が１０atomic％以上２５
atomic％未満である窒酸化シリコン膜、または含有水素
濃度が１atomic％以上３０atomic％未満含む窒化シリコ
ン膜、から成る第３の絶縁膜とを有する構成としても良
い。
に、水素を１atomic％以上３０atomic％未満含み、かつ
含有窒素濃度が１０atomic％以上２５atomic％未満であ
る窒酸化シリコン膜から成る第１の絶縁膜と、第１の絶
縁膜に接した、含有窒素濃度が１０atomic％未満である
窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶縁
膜に接した、含有水素濃度が１atomic％以上３０atomic
％未満含み、かつ含有窒素濃度が１０atomic％以上２５
atomic％未満である窒酸化シリコン膜、または含有水素
濃度が１atomic％以上３０atomic％未満含む窒化シリコ
ン膜、から成る第３の絶縁膜とを有する構成としても良
い。
【００１４】また、他の発明の構成は、所定の形状に形
成された半導体層に接して形成されたゲート絶縁膜と、
該ゲート絶縁膜上の所定の位置に形成されたゲート電極
と、を有する半導体装置において、ゲート絶縁膜とゲー
ト電極に接して形成され、水素を１atomic％以上３０at
omic％未満含み、かつ含有窒素濃度が１０atomic％以上
２５atomic％未満である窒酸化シリコン膜から成る第１
の絶縁膜と、前記第１の絶縁膜に接した、含有水素濃度
が１atomic％以上３０atomic％未満含み、かつ含有窒素
濃度が１０atomic％以上２５atomic％未満である窒酸化
シリコン膜、または含有水素濃度が１atomic％以上３０
atomic％未満含む窒化シリコン膜、から成る第３の絶縁
膜とを有することを特徴としている。
成された半導体層に接して形成されたゲート絶縁膜と、
該ゲート絶縁膜上の所定の位置に形成されたゲート電極
と、を有する半導体装置において、ゲート絶縁膜とゲー
ト電極に接して形成され、水素を１atomic％以上３０at
omic％未満含み、かつ含有窒素濃度が１０atomic％以上
２５atomic％未満である窒酸化シリコン膜から成る第１
の絶縁膜と、前記第１の絶縁膜に接した、含有水素濃度
が１atomic％以上３０atomic％未満含み、かつ含有窒素
濃度が１０atomic％以上２５atomic％未満である窒酸化
シリコン膜、または含有水素濃度が１atomic％以上３０
atomic％未満含む窒化シリコン膜、から成る第３の絶縁
膜とを有することを特徴としている。
【００１５】また、所定の形状に形成された半導体層に
接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の
所定の位置に形成されたゲート電極と、を有する半導体
装置において、ゲート絶縁膜とゲート電極に接して形成
され、水素を１atomic％以上３０atomic％未満含み、か
つ含有窒素濃度が１０atomic％以上２５atomic％未満で
ある窒酸化シリコン膜から成る第１の絶縁膜と、第１の
絶縁膜に接した、含有窒素濃度が１０atomic％未満であ
る窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶
縁膜に接した、含有水素濃度が１atomic％以上３０atom
ic％未満含み、かつ含有窒素濃度が１０atomic％以上２
５atomic％未満である窒酸化シリコン膜、または含有水
素濃度が１atomic％以上３０atomic％未満含む窒化シリ
コン膜、から成る第３の絶縁膜とを有する構成としても
良い。
接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の
所定の位置に形成されたゲート電極と、を有する半導体
装置において、ゲート絶縁膜とゲート電極に接して形成
され、水素を１atomic％以上３０atomic％未満含み、か
つ含有窒素濃度が１０atomic％以上２５atomic％未満で
ある窒酸化シリコン膜から成る第１の絶縁膜と、第１の
絶縁膜に接した、含有窒素濃度が１０atomic％未満であ
る窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶
縁膜に接した、含有水素濃度が１atomic％以上３０atom
ic％未満含み、かつ含有窒素濃度が１０atomic％以上２
５atomic％未満である窒酸化シリコン膜、または含有水
素濃度が１atomic％以上３０atomic％未満含む窒化シリ
コン膜、から成る第３の絶縁膜とを有する構成としても
良い。
【００１６】
【発明の実施の形態】本発明の実施の形態を図９を用い
て説明する。図９（Ａ）において基板９０１上に半導体
層の下地膜９０２，９０３が窒酸化シリコン膜で形成さ
れている。さらに所定の形状に形成された半導体層９０
４が形成されている。半導体層には、非晶質半導体膜を
レーザー結晶化法や熱結晶化法や、あるいは触媒元素を
用いた結晶化法で作製される結晶質半導体膜が適用され
る。さらに、半導体層に密接してゲート絶縁膜９０５が
形成され、ゲート絶縁膜上の所定の位置にゲート電極９
０６が設けられる。
て説明する。図９（Ａ）において基板９０１上に半導体
層の下地膜９０２，９０３が窒酸化シリコン膜で形成さ
れている。さらに所定の形状に形成された半導体層９０
４が形成されている。半導体層には、非晶質半導体膜を
レーザー結晶化法や熱結晶化法や、あるいは触媒元素を
用いた結晶化法で作製される結晶質半導体膜が適用され
る。さらに、半導体層に密接してゲート絶縁膜９０５が
形成され、ゲート絶縁膜上の所定の位置にゲート電極９
０６が設けられる。
【００１７】そして、ゲート絶縁膜９０５とゲート電極
９０６を覆って第１の絶縁膜を窒酸化シリコン膜９０７
で形成する。この窒酸化シリコン膜は、例えば、プラズ
マＣＶＤ法でシラン（ＳｉＨ4）、亜酸化窒素（Ｎ
2Ｏ）、アンモニア（ＮＨ3）を原料として厚さ０．１〜
０．５μｍの厚さに作製する。このように作製された窒
酸化シリコン膜には作製時の基板温度にもよるが、水素
が１〜３０atomic％含まれ、また窒素は１０〜２５atom
ic％程度含まれている。（図９（Ｂ））
９０６を覆って第１の絶縁膜を窒酸化シリコン膜９０７
で形成する。この窒酸化シリコン膜は、例えば、プラズ
マＣＶＤ法でシラン（ＳｉＨ4）、亜酸化窒素（Ｎ
2Ｏ）、アンモニア（ＮＨ3）を原料として厚さ０．１〜
０．５μｍの厚さに作製する。このように作製された窒
酸化シリコン膜には作製時の基板温度にもよるが、水素
が１〜３０atomic％含まれ、また窒素は１０〜２５atom
ic％程度含まれている。（図９（Ｂ））
【００１８】その後１回目の水素化の工程を行うことが
望ましい。水素化は、水素またはプラズマ化されること
によって生成された水素を含む雰囲気中で水素化を行
う。例えば、水素を含む雰囲気中で３００〜５５０℃、
好ましくは３５０〜４５０℃で１〜１２時間処理すれば
良い。または、水素、アンモニアなど非堆積性のガス
で、圧力を１〜５００Ｐａ、基板温度を２００〜５００
℃、好ましくは３００〜４５０℃で５〜１２０分程度処
理しても良い。ここで実施される１回目の水素化の工程
は省略することも可能である。
望ましい。水素化は、水素またはプラズマ化されること
によって生成された水素を含む雰囲気中で水素化を行
う。例えば、水素を含む雰囲気中で３００〜５５０℃、
好ましくは３５０〜４５０℃で１〜１２時間処理すれば
良い。または、水素、アンモニアなど非堆積性のガス
で、圧力を１〜５００Ｐａ、基板温度を２００〜５００
℃、好ましくは３００〜４５０℃で５〜１２０分程度処
理しても良い。ここで実施される１回目の水素化の工程
は省略することも可能である。
【００１９】そして、第１の絶縁膜９０７に密接して第
２の絶縁膜９０８を窒酸化シリコン膜で１００〜５００
ｎｍの厚さに形成する。この窒酸化シリコン膜はＳｉＨ
4、Ｎ2Ｏから作製すれば良い（図９（Ｃ））。その後、
第３の絶縁膜９０９を形成する。第３の絶縁膜は、プラ
ズマＣＶＤ法を用いた窒酸化シリコン膜または窒化シリ
コン膜で作製されるもので、緻密な膜とするのが望まし
い。また、第３の絶縁膜を形成するのに先立って、２回
目の水素化の工程として、水素やアンモニアを導入した
プラズマ水素処理を行っても良い。プラズマ水素化処理
によって第２の絶縁膜中に水素が導入される。この工程
はガス種を適宣選択するだけで第３の絶縁膜を形成する
工程と連続して実施することができる。第３の絶縁膜の
形成後に行われる３回目の水素化の工程は、水素または
窒素を含む雰囲気中で３００〜５５０℃、１〜１２時間
の加熱処理により行うことが望ましい。（図９（Ｄ））
２の絶縁膜９０８を窒酸化シリコン膜で１００〜５００
ｎｍの厚さに形成する。この窒酸化シリコン膜はＳｉＨ
4、Ｎ2Ｏから作製すれば良い（図９（Ｃ））。その後、
第３の絶縁膜９０９を形成する。第３の絶縁膜は、プラ
ズマＣＶＤ法を用いた窒酸化シリコン膜または窒化シリ
コン膜で作製されるもので、緻密な膜とするのが望まし
い。また、第３の絶縁膜を形成するのに先立って、２回
目の水素化の工程として、水素やアンモニアを導入した
プラズマ水素処理を行っても良い。プラズマ水素化処理
によって第２の絶縁膜中に水素が導入される。この工程
はガス種を適宣選択するだけで第３の絶縁膜を形成する
工程と連続して実施することができる。第３の絶縁膜の
形成後に行われる３回目の水素化の工程は、水素または
窒素を含む雰囲気中で３００〜５５０℃、１〜１２時間
の加熱処理により行うことが望ましい。（図９（Ｄ））
【００２０】窒酸化シリコン膜や窒化シリコン膜中には
水素が１〜３０atomic％程度含まれている。膜中に含ま
れる水素はＳｉ−Ｈ結合やＮ−Ｈ結合を形成しており、
この様子はＦＴ−ＩＲで観測することができる。この水
素は３００℃以上の熱処理で膜の外に放出させることが
できる。図１０は、プラズマＣＶＤ法でＳｉＨ4、Ｎ
2Ｏ、ＮＨ3を原料として３００〜４００℃の基板温度で
作製された窒酸化シリコン膜を５００℃で熱処理したと
きの水素結合の変化を示す。水素結合の変化は熱処理前
後で主にＳｉ−Ｈ結合を形成する水素が減少している。
その水素の変化量は１０〜３０％程度であると見積もる
ことができる。おそらくこれは弱い結合の水素から順に
結合が切れて放出されていくものと考えられる。
水素が１〜３０atomic％程度含まれている。膜中に含ま
れる水素はＳｉ−Ｈ結合やＮ−Ｈ結合を形成しており、
この様子はＦＴ−ＩＲで観測することができる。この水
素は３００℃以上の熱処理で膜の外に放出させることが
できる。図１０は、プラズマＣＶＤ法でＳｉＨ4、Ｎ
2Ｏ、ＮＨ3を原料として３００〜４００℃の基板温度で
作製された窒酸化シリコン膜を５００℃で熱処理したと
きの水素結合の変化を示す。水素結合の変化は熱処理前
後で主にＳｉ−Ｈ結合を形成する水素が減少している。
その水素の変化量は１０〜３０％程度であると見積もる
ことができる。おそらくこれは弱い結合の水素から順に
結合が切れて放出されていくものと考えられる。
【００２１】従って、図９（Ａ）〜（Ｄ）の工程におい
て、第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜
中に含まれる水素や、水素化処理によって新たに導入さ
れた水素は、３００℃以上の加熱処理によってその領域
から容易に移動させることができ、その水素の一部は半
導体層に達して欠陥を中和させることができる。このと
き、最上層となる第３の絶縁膜は窒酸化シリコン膜や窒
化シリコン膜などから成る緻密な膜で形成しておくと良
い。このような構成とすることで加熱処理によって水素
が膜の外の気相中に放出させることが抑えられ、半導体
層の水素化をさらに効果的に行うことができる。
て、第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜
中に含まれる水素や、水素化処理によって新たに導入さ
れた水素は、３００℃以上の加熱処理によってその領域
から容易に移動させることができ、その水素の一部は半
導体層に達して欠陥を中和させることができる。このと
き、最上層となる第３の絶縁膜は窒酸化シリコン膜や窒
化シリコン膜などから成る緻密な膜で形成しておくと良
い。このような構成とすることで加熱処理によって水素
が膜の外の気相中に放出させることが抑えられ、半導体
層の水素化をさらに効果的に行うことができる。
【００２２】図１５は本発明の他の実施形態を示す。基
板１５０１上に下地膜１５０２、１５０３、半導体層１
５０４、ゲート絶縁膜１５０５が形成され、その上に第
１の絶縁膜１５０７と第３の絶縁膜１５０８が形成され
ている。第１の絶縁膜１５０７は水素含有量が１〜３０
atomic％の窒酸化シリコン膜であり、第３の絶縁膜１５
０８は、プラズマＣＶＤ法を用いた窒酸化シリコン膜ま
たは窒化シリコン膜で作製される緻密な膜とするのが望
ましい。また、第３の絶縁膜を形成するのに先立って水
素やアンモニアを導入したプラズマ水素処理を行っても
良い。プラズマ水素化処理によって第１の絶縁膜中に水
素が導入される。その後、水素または窒素を含む雰囲気
中で３００〜５５０℃、１〜１２時間の加熱処理により
行うことにより半導体層への水素化を実現することがで
きる。
板１５０１上に下地膜１５０２、１５０３、半導体層１
５０４、ゲート絶縁膜１５０５が形成され、その上に第
１の絶縁膜１５０７と第３の絶縁膜１５０８が形成され
ている。第１の絶縁膜１５０７は水素含有量が１〜３０
atomic％の窒酸化シリコン膜であり、第３の絶縁膜１５
０８は、プラズマＣＶＤ法を用いた窒酸化シリコン膜ま
たは窒化シリコン膜で作製される緻密な膜とするのが望
ましい。また、第３の絶縁膜を形成するのに先立って水
素やアンモニアを導入したプラズマ水素処理を行っても
良い。プラズマ水素化処理によって第１の絶縁膜中に水
素が導入される。その後、水素または窒素を含む雰囲気
中で３００〜５５０℃、１〜１２時間の加熱処理により
行うことにより半導体層への水素化を実現することがで
きる。
【００２３】以上のように、本発明の実施形態によれば
水素化の工程および加熱処理の工程によって、第３の絶
縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁
膜へ、そして第１の絶縁膜から半導体層へと水素が拡散
して半導体層の水素化を効果的に実現させることができ
る。
水素化の工程および加熱処理の工程によって、第３の絶
縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁
膜へ、そして第１の絶縁膜から半導体層へと水素が拡散
して半導体層の水素化を効果的に実現させることができ
る。
【００２４】
【実施例】[実施例１]本発明の一実施例をＣＭＯＳ回路
の基本構成であるインバータ回路を例にとり、図１と図
２を用いて詳細に説明する。図１（Ａ）において、絶縁
表面を有する基板１０１上に下地膜１０２、１０３が形
成されている。下地膜１０２は含有窒素濃度が２５atom
ic％以上、５０atomic％未満の窒素リッチな窒酸化シリ
コン膜であり、その厚さを２０〜１００ｎｍ、代表的に
は５０ｎｍに形成すれば良い。下地膜１０３は含有窒素
濃度が５atomic％以上、２５atomic％未満の窒酸化シリ
コン膜であり、その厚さを５０〜５００ｎｍ、代表的に
は１５０〜２００ｎｍに形成すれば良い。この上に第１
の島状半導体膜１０５と、第２の島状半導体膜１０４、
およびゲート絶縁膜１０６を形成した。島状半導体膜
は、非晶質半導体膜をレーザー結晶化や熱結晶化などの
方法で作製された結晶質半導体膜を公知の技術で島状に
分離形成したものである。ここでは、触媒元素を用いた
結晶化の方法により、非晶質半導体膜から結晶質半導体
膜を形成した。ここで適用できる半導体材料は、シリコ
ン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲル
マニウム合金、炭化シリコンがあり、その他にガリウム
砒素などの化合物半導体材料を用いることもできる。半
導体膜は１０〜１００ｎｍ、代表的には５０ｎｍの厚さ
で形成すれば良い。（図１（Ａ））
の基本構成であるインバータ回路を例にとり、図１と図
２を用いて詳細に説明する。図１（Ａ）において、絶縁
表面を有する基板１０１上に下地膜１０２、１０３が形
成されている。下地膜１０２は含有窒素濃度が２５atom
ic％以上、５０atomic％未満の窒素リッチな窒酸化シリ
コン膜であり、その厚さを２０〜１００ｎｍ、代表的に
は５０ｎｍに形成すれば良い。下地膜１０３は含有窒素
濃度が５atomic％以上、２５atomic％未満の窒酸化シリ
コン膜であり、その厚さを５０〜５００ｎｍ、代表的に
は１５０〜２００ｎｍに形成すれば良い。この上に第１
の島状半導体膜１０５と、第２の島状半導体膜１０４、
およびゲート絶縁膜１０６を形成した。島状半導体膜
は、非晶質半導体膜をレーザー結晶化や熱結晶化などの
方法で作製された結晶質半導体膜を公知の技術で島状に
分離形成したものである。ここでは、触媒元素を用いた
結晶化の方法により、非晶質半導体膜から結晶質半導体
膜を形成した。ここで適用できる半導体材料は、シリコ
ン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲル
マニウム合金、炭化シリコンがあり、その他にガリウム
砒素などの化合物半導体材料を用いることもできる。半
導体膜は１０〜１００ｎｍ、代表的には５０ｎｍの厚さ
で形成すれば良い。（図１（Ａ））
【００２５】プラズマＣＶＤ法で作製される非晶質半導
体膜には１０〜４０atomic％の割合で膜中に水素が含ま
れていて膜中の欠陥を中和させているが、結晶化の工程
に伴ってこの水素の大部分は放出されてしまう。その結
果、結晶粒中の欠陥は減少するものの結晶粒界には多数
の欠陥が残存したままとなる。
体膜には１０〜４０atomic％の割合で膜中に水素が含ま
れていて膜中の欠陥を中和させているが、結晶化の工程
に伴ってこの水素の大部分は放出されてしまう。その結
果、結晶粒中の欠陥は減少するものの結晶粒界には多数
の欠陥が残存したままとなる。
【００２６】そして、第２の島状半導体膜１０４と、第
１の島状半導体膜１０５のチャネル形成領域をレジスト
マスク１０７と１０８とを形成した。このとき、配線を
形成する領域にもレジストマスク１０９を形成しておい
ても良い。そして、ｎ型を付与する不純物元素を添加し
て不純物領域１１０、１１１を形成する工程を行った。
ここでは、フォスフィン（ＰＨ3）を用いたイオンドー
プ法でリン（Ｐ）を添加した。不純物領域１１０、１１
１に添加されるリンの濃度は、１×１０16〜１×１０19
atoms/cm3の範囲にするのが好ましく、ここでは１×１
０18atoms/cm3とした。この領域の一部は、ＬＤＤ領域
として機能するものであった。(図１（Ｂ）)
１の島状半導体膜１０５のチャネル形成領域をレジスト
マスク１０７と１０８とを形成した。このとき、配線を
形成する領域にもレジストマスク１０９を形成しておい
ても良い。そして、ｎ型を付与する不純物元素を添加し
て不純物領域１１０、１１１を形成する工程を行った。
ここでは、フォスフィン（ＰＨ3）を用いたイオンドー
プ法でリン（Ｐ）を添加した。不純物領域１１０、１１
１に添加されるリンの濃度は、１×１０16〜１×１０19
atoms/cm3の範囲にするのが好ましく、ここでは１×１
０18atoms/cm3とした。この領域の一部は、ＬＤＤ領域
として機能するものであった。(図１（Ｂ）)
【００２７】そして、ゲート絶縁膜１０６の表面に５〜
２０ｎｍの厚さのＳｉ膜１１２、１００〜２００ｎｍの
厚さのＷＮ（窒化タングステン）膜１１３、厚さ１００
〜２００ｎｍのＷ膜１１４を全面に形成した。これらの
膜の形成方法に特別な限定方法はないが、例えばスパッ
タ法で形成すれば良い。Ｓｉ膜１１２はＷＮ膜１１３の
下地との密着性を高めるために形成され、ＷＮ膜１１３
はＳｉ膜１１２とＷ膜１１４が反応し合金化するのを防
ぐことができる。さらにＷＮ膜１１３によってＷ膜１１
４の結晶粒形を大きくし抵抗を下げるのに寄与すること
ができる。（図１（Ｃ））
２０ｎｍの厚さのＳｉ膜１１２、１００〜２００ｎｍの
厚さのＷＮ（窒化タングステン）膜１１３、厚さ１００
〜２００ｎｍのＷ膜１１４を全面に形成した。これらの
膜の形成方法に特別な限定方法はないが、例えばスパッ
タ法で形成すれば良い。Ｓｉ膜１１２はＷＮ膜１１３の
下地との密着性を高めるために形成され、ＷＮ膜１１３
はＳｉ膜１１２とＷ膜１１４が反応し合金化するのを防
ぐことができる。さらにＷＮ膜１１３によってＷ膜１１
４の結晶粒形を大きくし抵抗を下げるのに寄与すること
ができる。（図１（Ｃ））
【００２８】次に、レジストマスク１１５〜１１８を形
成した。レジストマスク１１５は、ｐチャネル型ＴＦＴ
のゲート電極を形成するためのものであり、レジストマ
スク１１７、１１８は、ゲート配線およびゲートバスラ
インやその周辺に設けられる引き回し配線を形成するた
めのものである。また、レジストマスク１１６は第１の
島状半導体膜１０５の全面を覆って形成され、次の工程
において、不純物が添加されるのを阻止するマスクとす
るために設けられた。そして、これらのレジストマスク
を用いてドライエッチングを行い、第２のゲート電極１
１９と、ゲート配線１２１と、引き回し配線１２２が形
成された。これらのゲート電極および配線は先に成膜さ
れたＳｉ膜、ＷＮ膜、Ｗ膜が一体となつて形成される。
エッチングは塩素系およびフッ素系のどちらのガスを用
いても良く、エッチング後残渣が残る場合には、アッシ
ング処理すると良かった。そして、レジストマスク１１
５〜１１８をそのまま残して、ｐチャネル型ＴＦＴが形
成される第２の島状半導体膜１０４の一部に、ｐ型を付
与する不純物元素を添加して不純物領域１２３、１２４
を形成した。ここではボロンをその不純物元素として、
ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加し
た。ボロンの添加濃度は２×１０20atoms/cm3とした。
そして、図１（Ｄ）に示すようにボロンが高濃度に添加
された不純物領域１２３、１２４が形成された。
成した。レジストマスク１１５は、ｐチャネル型ＴＦＴ
のゲート電極を形成するためのものであり、レジストマ
スク１１７、１１８は、ゲート配線およびゲートバスラ
インやその周辺に設けられる引き回し配線を形成するた
めのものである。また、レジストマスク１１６は第１の
島状半導体膜１０５の全面を覆って形成され、次の工程
において、不純物が添加されるのを阻止するマスクとす
るために設けられた。そして、これらのレジストマスク
を用いてドライエッチングを行い、第２のゲート電極１
１９と、ゲート配線１２１と、引き回し配線１２２が形
成された。これらのゲート電極および配線は先に成膜さ
れたＳｉ膜、ＷＮ膜、Ｗ膜が一体となつて形成される。
エッチングは塩素系およびフッ素系のどちらのガスを用
いても良く、エッチング後残渣が残る場合には、アッシ
ング処理すると良かった。そして、レジストマスク１１
５〜１１８をそのまま残して、ｐチャネル型ＴＦＴが形
成される第２の島状半導体膜１０４の一部に、ｐ型を付
与する不純物元素を添加して不純物領域１２３、１２４
を形成した。ここではボロンをその不純物元素として、
ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加し
た。ボロンの添加濃度は２×１０20atoms/cm3とした。
そして、図１（Ｄ）に示すようにボロンが高濃度に添加
された不純物領域１２３、１２４が形成された。
【００２９】次に、レジストマスク１２５〜１２７を形
成してｎチャネル型ＴＦＴの第１のゲート電極１２８を
形成した。このとき第１のゲート電極１２８は、不純物
領域１１０、１１１の一部とゲート絶縁膜を介して重な
るように形成された。（図１（Ｅ））
成してｎチャネル型ＴＦＴの第１のゲート電極１２８を
形成した。このとき第１のゲート電極１２８は、不純物
領域１１０、１１１の一部とゲート絶縁膜を介して重な
るように形成された。（図１（Ｅ））
【００３０】そしてレジストマスク１２９〜１３１を形
成した。このレジストマスクを用い、ゲート絶縁膜１０
６の一部をドライエッチングで除去して、島状半導体層
１０４、１０５の一部を露出させた。レジストマスク１
３０は第１のゲート電極１２８を覆って、さらに不純物
領域１１０、１１１の一部と重なる形で形成した。この
部分はＬＤＤ領域のオフセット量を決めるものであっ
た。そして、ｎ型を付与する不純物元素を添加して、ｎ
チャネル型ＴＦＴにおいてソース領域となる不純物領域
１３８とドレイン領域となる不純物領域１３７が形成さ
れた。この領域のリンの濃度は１×１０19〜１×１０21
atoms/cm3とするのが好ましく、ここでは１×１０20ato
ms/cm3とした。また、同じ濃度でｐチャネル型ＴＦＴを
形成する第２の半導体層１０４の一部にもリンが添加さ
れた領域１３５、１３６が形成された。（図２（Ａ））
成した。このレジストマスクを用い、ゲート絶縁膜１０
６の一部をドライエッチングで除去して、島状半導体層
１０４、１０５の一部を露出させた。レジストマスク１
３０は第１のゲート電極１２８を覆って、さらに不純物
領域１１０、１１１の一部と重なる形で形成した。この
部分はＬＤＤ領域のオフセット量を決めるものであっ
た。そして、ｎ型を付与する不純物元素を添加して、ｎ
チャネル型ＴＦＴにおいてソース領域となる不純物領域
１３８とドレイン領域となる不純物領域１３７が形成さ
れた。この領域のリンの濃度は１×１０19〜１×１０21
atoms/cm3とするのが好ましく、ここでは１×１０20ato
ms/cm3とした。また、同じ濃度でｐチャネル型ＴＦＴを
形成する第２の半導体層１０４の一部にもリンが添加さ
れた領域１３５、１３６が形成された。（図２（Ａ））
【００３１】そして、ゲート絶縁膜１０６、第１および
第２のゲート電極１２８、１１９、ゲート配線１２１、
引き回し配線１２２の表面に第１の絶縁膜１３９をプラ
ズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いて窒酸化
シリコン膜で形成した。作製条件に何ら限定を受けるも
のはないが、成膜時の基板温度は２００〜４００℃とし
て１００〜５００ｎｍの厚さに形成した。いずれにして
も、膜中水素濃度を１〜３０atomic％、含有窒素量が１
０〜２５atomic％となるようにするのが望ましい。ここ
ではＴＥＯＳなどのガスを使用しないので膜中の炭素濃
度は２次イオン質量分析法（ＳＩＭＳ）で測定してもそ
の濃度は２×１０19ｃｍ-3以下であった。
第２のゲート電極１２８、１１９、ゲート配線１２１、
引き回し配線１２２の表面に第１の絶縁膜１３９をプラ
ズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いて窒酸化
シリコン膜で形成した。作製条件に何ら限定を受けるも
のはないが、成膜時の基板温度は２００〜４００℃とし
て１００〜５００ｎｍの厚さに形成した。いずれにして
も、膜中水素濃度を１〜３０atomic％、含有窒素量が１
０〜２５atomic％となるようにするのが望ましい。ここ
ではＴＥＯＳなどのガスを使用しないので膜中の炭素濃
度は２次イオン質量分析法（ＳＩＭＳ）で測定してもそ
の濃度は２×１０19ｃｍ-3以下であった。
【００３２】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
った。この工程は、電気加熱炉を用いた熱アニール法
や、前述のエキシマレーザーを用いたレーザーアニール
法や、ハロゲンランプを用いたラピットサーマルアニー
ル法（ＲＴＡ法）で行えば良い。ここでは熱アニール法
で活性化を行った。加熱処理は、窒素雰囲気中において
３００〜６００℃、好ましくは４５０〜５５０℃、ここ
では５５０℃、２時間の処理を行った。島状半導体層１
０４、１０５中には結晶化の工程で用いた触媒元素が残
存していたが、この熱処理工程で同時に、リンが添加さ
れた領域１３５〜１３８に偏析させ、チャネル形成領域
からゲッタリングすることができた。
またはｐ型を付与する不純物元素を活性化する工程を行
った。この工程は、電気加熱炉を用いた熱アニール法
や、前述のエキシマレーザーを用いたレーザーアニール
法や、ハロゲンランプを用いたラピットサーマルアニー
ル法（ＲＴＡ法）で行えば良い。ここでは熱アニール法
で活性化を行った。加熱処理は、窒素雰囲気中において
３００〜６００℃、好ましくは４５０〜５５０℃、ここ
では５５０℃、２時間の処理を行った。島状半導体層１
０４、１０５中には結晶化の工程で用いた触媒元素が残
存していたが、この熱処理工程で同時に、リンが添加さ
れた領域１３５〜１３８に偏析させ、チャネル形成領域
からゲッタリングすることができた。
【００３３】しかしながら、５５０℃で熱処理を行なう
と島状半導体層１０４、１０５や第１の絶縁膜１３９中
の水素の一部は気相中に放出されてしまうので、ここで
1回目の水素化の工程を行なうことが好ましい。この工
程は、例えば、３〜１００％の水素雰囲気中で３００〜
５５０℃、好ましくは３５０〜４５０℃の熱処理を１〜
１２時間行なえば良い。または、プラズマ化された水素
を含む雰囲気中で２００〜５００℃の温度で５〜１２０
分の処理を行なっても良い。第１の絶縁膜に供給された
水素は拡散し、その一部は半導体層にも達するので水素
化がここで実現される。（図２（Ｂ））
と島状半導体層１０４、１０５や第１の絶縁膜１３９中
の水素の一部は気相中に放出されてしまうので、ここで
1回目の水素化の工程を行なうことが好ましい。この工
程は、例えば、３〜１００％の水素雰囲気中で３００〜
５５０℃、好ましくは３５０〜４５０℃の熱処理を１〜
１２時間行なえば良い。または、プラズマ化された水素
を含む雰囲気中で２００〜５００℃の温度で５〜１２０
分の処理を行なっても良い。第１の絶縁膜に供給された
水素は拡散し、その一部は半導体層にも達するので水素
化がここで実現される。（図２（Ｂ））
【００３４】そして、第２の絶縁膜１４０をプラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜
４００℃で形成した。第１の絶縁膜１３９と第２の絶縁
膜１４０はその後、所定のレジストマスクを形成して、
エッチング処理によりそれぞれのＴＦＴのソース領域
と、ドレイン領域に達するコンタクトホールが形成し
た。そして、ソース電極１４１、１４２とドレイン電極
１４３を形成した。図示していないが、本実施例ではこ
の電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３０
０ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成
した３層構造の電極として用いた。
ＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜
４００℃で形成した。第１の絶縁膜１３９と第２の絶縁
膜１４０はその後、所定のレジストマスクを形成して、
エッチング処理によりそれぞれのＴＦＴのソース領域
と、ドレイン領域に達するコンタクトホールが形成し
た。そして、ソース電極１４１、１４２とドレイン電極
１４３を形成した。図示していないが、本実施例ではこ
の電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３０
０ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成
した３層構造の電極として用いた。
【００３５】さらに、第３の絶縁膜１４４を形成する工
程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳ
ｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン
膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シ
リコン膜である。まず、膜の形成に先立ってＮ2Ｏ、
Ｎ2、ＮＨ3等を導入してプラズマ水素化処理を実施し
た。ここでプラズマ化されることにより気相中で生成さ
れた水素は第２の絶縁膜中にも供給され、基板を２００
〜５００℃に加熱しておけば、水素を第１の絶縁膜やさ
らにその下層側にも拡散させることができ、２回目の水
素化の工程とすることができた。第３の絶縁膜の作製条
件は特に限定されるものではないが、緻密な膜とするこ
とが望ましい。最後に３回目の水素化の工程を水素また
は窒素を含む雰囲気中で３００〜５５０℃の加熱処理を
１〜１２時間の加熱処理により行うことにより行なっ
た。このとき水素は、第３の絶縁膜から第２の絶縁膜
へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶
縁膜から半導体層へと水素が拡散して半導体層の水素化
を効果的に実現させることができる。水素は膜中から気
相中へも放出されるが、第３の絶縁膜を緻密な膜で形成
しておけばある程度それを防止できたし、雰囲気中に水
素を供給しておけばそれを補うこともできた。
程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳ
ｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン
膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シ
リコン膜である。まず、膜の形成に先立ってＮ2Ｏ、
Ｎ2、ＮＨ3等を導入してプラズマ水素化処理を実施し
た。ここでプラズマ化されることにより気相中で生成さ
れた水素は第２の絶縁膜中にも供給され、基板を２００
〜５００℃に加熱しておけば、水素を第１の絶縁膜やさ
らにその下層側にも拡散させることができ、２回目の水
素化の工程とすることができた。第３の絶縁膜の作製条
件は特に限定されるものではないが、緻密な膜とするこ
とが望ましい。最後に３回目の水素化の工程を水素また
は窒素を含む雰囲気中で３００〜５５０℃の加熱処理を
１〜１２時間の加熱処理により行うことにより行なっ
た。このとき水素は、第３の絶縁膜から第２の絶縁膜
へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶
縁膜から半導体層へと水素が拡散して半導体層の水素化
を効果的に実現させることができる。水素は膜中から気
相中へも放出されるが、第３の絶縁膜を緻密な膜で形成
しておけばある程度それを防止できたし、雰囲気中に水
素を供給しておけばそれを補うこともできた。
【００３６】以上のような工程を経て、ｐチャネル型Ｔ
ＦＴは自己整合的（セルフアライン）に形成され、ｎチ
ャネル型ＴＦＴは非自己整合的（ノンセルフアライン）
に形成された。そして、ＣＭＯＳ回路のｎチャネル型Ｔ
ＦＴにはチャネル形成領域１５０と、第１の不純物領域
１５１、１５４と、第２の不純物領域１５２、１５３と
が形成された。ここで、第２の不純物領域は、ゲート電
極と重なる領域（ＧＯＬＤ領域）１５２ａ、１５３ａ
と、ゲート電極と重ならない領域（ＬＤＤ領域）１５２
ｂ、１５３ｂがそれぞれ形成された。そして、第１の不
純物領域１５１はソース領域として、第１の不純物領域
１５４はドレイン領域となった。一方、ｐチャネル型Ｔ
ＦＴは、チャネル形成領域１４５と、第３の不純物領域
１４６〜１４９が形成された。第３の不純物領域のう
ち、チャネル形成領域と接する領域１４７、１４８には
ボロンのみが添加されており、その外側の領域１４６、
１４９にはボロンとリンが添加されている領域が形成さ
れている。しかしこの領域のリン濃度はボロンの半分程
度となっているので実質的にはｐ型である。そして、第
３の不純物領域１４６、１４７はソース領域として、第
３の不純物領域１４８、１４９はドレイン領域となっ
た。（図２（Ｃ））
ＦＴは自己整合的（セルフアライン）に形成され、ｎチ
ャネル型ＴＦＴは非自己整合的（ノンセルフアライン）
に形成された。そして、ＣＭＯＳ回路のｎチャネル型Ｔ
ＦＴにはチャネル形成領域１５０と、第１の不純物領域
１５１、１５４と、第２の不純物領域１５２、１５３と
が形成された。ここで、第２の不純物領域は、ゲート電
極と重なる領域（ＧＯＬＤ領域）１５２ａ、１５３ａ
と、ゲート電極と重ならない領域（ＬＤＤ領域）１５２
ｂ、１５３ｂがそれぞれ形成された。そして、第１の不
純物領域１５１はソース領域として、第１の不純物領域
１５４はドレイン領域となった。一方、ｐチャネル型Ｔ
ＦＴは、チャネル形成領域１４５と、第３の不純物領域
１４６〜１４９が形成された。第３の不純物領域のう
ち、チャネル形成領域と接する領域１４７、１４８には
ボロンのみが添加されており、その外側の領域１４６、
１４９にはボロンとリンが添加されている領域が形成さ
れている。しかしこの領域のリン濃度はボロンの半分程
度となっているので実質的にはｐ型である。そして、第
３の不純物領域１４６、１４７はソース領域として、第
３の不純物領域１４８、１４９はドレイン領域となっ
た。（図２（Ｃ））
【００３７】また、図２（Ｄ）はインバータ回路の上面
図を示し、ＴＦＴ部分のＡ−Ａ'断面構造、ゲート配線
部分のＢ−Ｂ' 断面構造，ゲートバスライン部分のＣ
−Ｃ' 断面構造は、図２（Ｃ）と対応している。本発
明において、ゲート電極とゲート配線とゲートバスライ
ンとは、第１の導電層から形成されている。図１と図２
では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相
補的組み合わせて成るＣＭＯＳ回路を例にして示した
が、ｎチャネル型ＴＦＴを用いたＮＭＯＳ回路や、液晶
表示装置の画素部、ＥＬ型表示装置、イメージセンサの
読み取り回路などにも本願発明を適用することもでき
る。
図を示し、ＴＦＴ部分のＡ−Ａ'断面構造、ゲート配線
部分のＢ−Ｂ' 断面構造，ゲートバスライン部分のＣ
−Ｃ' 断面構造は、図２（Ｃ）と対応している。本発
明において、ゲート電極とゲート配線とゲートバスライ
ンとは、第１の導電層から形成されている。図１と図２
では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相
補的組み合わせて成るＣＭＯＳ回路を例にして示した
が、ｎチャネル型ＴＦＴを用いたＮＭＯＳ回路や、液晶
表示装置の画素部、ＥＬ型表示装置、イメージセンサの
読み取り回路などにも本願発明を適用することもでき
る。
【００３８】［実施例２］本実施例では本発明の構成を
図3〜図5を用い、画素部とその周辺に設けられる駆動回
路の基本形態であるＣＭＯＳ回路を同時に形成したアク
ティブマトリクス基板の作製方法について説明する。最
初に、基板3０１上に第１の絶縁層として、窒素リッチ
な窒酸化シリコン膜3０２ａを５０〜５００ｎｍ、代表
的には１００ｎｍの厚さに形成し、さらに窒酸化シリコ
ン膜3０２ｂを１００〜５００ｎｍ、代表的には２００
ｎｍの厚さに形成した。窒素リッチな窒酸化シリコン膜
３０２ａは、含有する窒素濃度を２５atomic％以上５０
atomic％未満となるようにした。窒酸化シリコン膜３０
２ｂは、ＳｉＨ4とＮ2ＯとＮＨ3から作製されたもので
あった。さらに島状の結晶質半導体膜３０３、３０４、
３０５と、ゲート絶縁膜３０６を形成した。島状の結晶
質半導体膜は、非晶質半導体膜から触媒元素を使用した
結晶化の方法で結晶質半導体膜を形成し、これを島状に
分離加工したものであった。ゲート絶縁膜３０６は、Ｓ
ｉＨ4とＮ2Ｏとから作製される窒酸化シリコン膜であ
り、ここでは１０〜２００ｎｍ、好ましくは５０〜１５
０ｎｍの厚さで形成した。（図３（Ａ））
図3〜図5を用い、画素部とその周辺に設けられる駆動回
路の基本形態であるＣＭＯＳ回路を同時に形成したアク
ティブマトリクス基板の作製方法について説明する。最
初に、基板3０１上に第１の絶縁層として、窒素リッチ
な窒酸化シリコン膜3０２ａを５０〜５００ｎｍ、代表
的には１００ｎｍの厚さに形成し、さらに窒酸化シリコ
ン膜3０２ｂを１００〜５００ｎｍ、代表的には２００
ｎｍの厚さに形成した。窒素リッチな窒酸化シリコン膜
３０２ａは、含有する窒素濃度を２５atomic％以上５０
atomic％未満となるようにした。窒酸化シリコン膜３０
２ｂは、ＳｉＨ4とＮ2ＯとＮＨ3から作製されたもので
あった。さらに島状の結晶質半導体膜３０３、３０４、
３０５と、ゲート絶縁膜３０６を形成した。島状の結晶
質半導体膜は、非晶質半導体膜から触媒元素を使用した
結晶化の方法で結晶質半導体膜を形成し、これを島状に
分離加工したものであった。ゲート絶縁膜３０６は、Ｓ
ｉＨ4とＮ2Ｏとから作製される窒酸化シリコン膜であ
り、ここでは１０〜２００ｎｍ、好ましくは５０〜１５
０ｎｍの厚さで形成した。（図３（Ａ））
【００３９】次に、島状半導体膜３０３と、島状半導体
膜３０４、３０５のチャネル形成領域を覆うレジストマ
スク３０７〜３１１を形成した。このとき、配線を形成
する領域にもレジストマスク３０９を形成しておいても
良い。そして、ｎ型を付与する不純物元素を添加して不
純物領域３１２〜３１６を形成した。フォスフィン（Ｐ
Ｈ3）を用いたイオンドープ法でリン（Ｐ）を添加し
た。この工程では、ゲート絶縁膜３０６を通してその下
の島状半導体膜にリンを添加するために、加速電圧は６
５ｋｅＶに設定した。島状半導体に添加されるリンの濃
度は、１×１０16〜１×１０19atoms/cm3の範囲にする
のが好ましく、ここでは１×１０18atoms/cm3とした。
そして、リンが添加された不純物領域３１２〜３１６が
形成された。この領域の一部は、ＬＤＤ領域として機能
する不純物領域とされるものである。(図３（Ｂ）)
膜３０４、３０５のチャネル形成領域を覆うレジストマ
スク３０７〜３１１を形成した。このとき、配線を形成
する領域にもレジストマスク３０９を形成しておいても
良い。そして、ｎ型を付与する不純物元素を添加して不
純物領域３１２〜３１６を形成した。フォスフィン（Ｐ
Ｈ3）を用いたイオンドープ法でリン（Ｐ）を添加し
た。この工程では、ゲート絶縁膜３０６を通してその下
の島状半導体膜にリンを添加するために、加速電圧は６
５ｋｅＶに設定した。島状半導体に添加されるリンの濃
度は、１×１０16〜１×１０19atoms/cm3の範囲にする
のが好ましく、ここでは１×１０18atoms/cm3とした。
そして、リンが添加された不純物領域３１２〜３１６が
形成された。この領域の一部は、ＬＤＤ領域として機能
する不純物領域とされるものである。(図３（Ｂ）)
【００４０】その後、レジストマスクを除去して、ゲー
ト電極を形成するために窒化タンタル（ＴａＮ）膜３１
７を１０〜５０ｎｍの厚さに、さらにタンタル（Ｔａ）
膜３１８を１００〜３００ｎｍの厚さにスパッタ法で形
成した。ここではＴａをスパッタ法で、ＡｒとＸｅの混
合ガスを用い形成した。（図３（Ｃ））
ト電極を形成するために窒化タンタル（ＴａＮ）膜３１
７を１０〜５０ｎｍの厚さに、さらにタンタル（Ｔａ）
膜３１８を１００〜３００ｎｍの厚さにスパッタ法で形
成した。ここではＴａをスパッタ法で、ＡｒとＸｅの混
合ガスを用い形成した。（図３（Ｃ））
【００４１】次に、レジストマスク３１９〜３２４を形
成し、ｐチャネル型ＴＦＴのゲート電極と、ＣＭＯＳ回
路および画素部のゲート配線、ゲートバスラインを形成
した。ＴａＮ膜３１７とＴａ膜３１８はドライエッチン
グ法により不要な部分を除去した。ＴａＮ膜とＴａ膜の
エッチングはＣＦ4とＯ2の混合ガスにより行われた。そ
して、ｐチャネル型ＴＦＴのゲート電極３２５と、ゲー
ト配線３２７と、引き回し配線３２８、３２９が形成さ
れた。そして、レジストマスク３１９〜３２４をそのま
ま残して、ｐチャネル型ＴＦＴが形成される島状半導体
膜３０３の一部に、ｐ型を付与する不純物元素を添加す
る工程を行った。ここではボロンをその不純物元素とし
て、ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加
した。この領域のボロン濃度は２×１０20atoms/cm3と
した。そして、図４（Ａ）に示すようにボロンが高濃度
に添加された不純物領域３３１、３３２が形成された。
成し、ｐチャネル型ＴＦＴのゲート電極と、ＣＭＯＳ回
路および画素部のゲート配線、ゲートバスラインを形成
した。ＴａＮ膜３１７とＴａ膜３１８はドライエッチン
グ法により不要な部分を除去した。ＴａＮ膜とＴａ膜の
エッチングはＣＦ4とＯ2の混合ガスにより行われた。そ
して、ｐチャネル型ＴＦＴのゲート電極３２５と、ゲー
ト配線３２７と、引き回し配線３２８、３２９が形成さ
れた。そして、レジストマスク３１９〜３２４をそのま
ま残して、ｐチャネル型ＴＦＴが形成される島状半導体
膜３０３の一部に、ｐ型を付与する不純物元素を添加す
る工程を行った。ここではボロンをその不純物元素とし
て、ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加
した。この領域のボロン濃度は２×１０20atoms/cm3と
した。そして、図４（Ａ）に示すようにボロンが高濃度
に添加された不純物領域３３１、３３２が形成された。
【００４２】図４（Ａ）で設けられたレジストマスクを
除去した後、新たにレジストマスク３３３〜３３９を形
成した。これはｎチャネル型ＴＦＴのゲート電極を形成
するためのものであり、ドライエッチング法によりゲー
ト電極３４０〜３４２が形成された。このときゲート電
極３４０〜３４２は不純物領域３１２〜３１６の一部と
重なるように形成された。また、画素ＴＦＴが形成され
る半導体層３０５の領域には同時に保持容量電極３４３
が形成された。（図４（Ｂ））
除去した後、新たにレジストマスク３３３〜３３９を形
成した。これはｎチャネル型ＴＦＴのゲート電極を形成
するためのものであり、ドライエッチング法によりゲー
ト電極３４０〜３４２が形成された。このときゲート電
極３４０〜３４２は不純物領域３１２〜３１６の一部と
重なるように形成された。また、画素ＴＦＴが形成され
る半導体層３０５の領域には同時に保持容量電極３４３
が形成された。（図４（Ｂ））
【００４３】そして、新たなレジストマスク３４４〜３
５０を形成した。レジストマスク３４５、３４８、３４
９はｎチャネル型ＴＦＴのゲート電極３４０〜３４２
と、第２の不純物領域の一部を覆う形で形成されるもの
であり、ＬＤＤ領域のオフセット量を決めるものであっ
た。そして、ｎ型を付与する不純物元素を添加してソー
ス領域となる不純物領域３５４、３５５とドレイン領域
となる不純物領域３５３、３５６、３５７が形成され
た。また、ｐチャネル型ＴＦＴが形成される島状半導体
層３０３の一部にもリンが添加された不純物領域３５
１、３５２を形成した。しかしこの領域のリン濃度はボ
ロン濃度の約１／２であり導電型はｐ型のままであっ
た。この工程では、レジストマスク３４４〜３５０を用
い、ゲート絶縁膜の一部をエッチング除去して半導体層
の表面を露出させて不純物添加を行なった。（図４
（Ｃ））
５０を形成した。レジストマスク３４５、３４８、３４
９はｎチャネル型ＴＦＴのゲート電極３４０〜３４２
と、第２の不純物領域の一部を覆う形で形成されるもの
であり、ＬＤＤ領域のオフセット量を決めるものであっ
た。そして、ｎ型を付与する不純物元素を添加してソー
ス領域となる不純物領域３５４、３５５とドレイン領域
となる不純物領域３５３、３５６、３５７が形成され
た。また、ｐチャネル型ＴＦＴが形成される島状半導体
層３０３の一部にもリンが添加された不純物領域３５
１、３５２を形成した。しかしこの領域のリン濃度はボ
ロン濃度の約１／２であり導電型はｐ型のままであっ
た。この工程では、レジストマスク３４４〜３５０を用
い、ゲート絶縁膜の一部をエッチング除去して半導体層
の表面を露出させて不純物添加を行なった。（図４
（Ｃ））
【００４４】図４（Ｃ）までの工程が終了したら、第１
の絶縁膜３５８をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、
ＮＨ3を原料とした窒酸化シリコン膜で形成した。この
窒酸化シリコン膜中の含有水素濃度は１〜３０atomic％
となるように形成することが望ましい。その後、この状
態で窒素雰囲気中で４００〜８００℃、１〜２４時間、
例えば５２５℃で８時間の加熱処理を行った。この工程
により添加されたｎ型及びｐ型を付与する不純物元素を
活性化させることができた。さらに、リンが添加された
領域３５１〜３５７がゲッタリングサイトとなり、結晶
化の工程で残存していた触媒元素をこの領域に偏析させ
ることができた。その結果、少なくともチャネル形成領
域から触媒元素を除去するこができた。
の絶縁膜３５８をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、
ＮＨ3を原料とした窒酸化シリコン膜で形成した。この
窒酸化シリコン膜中の含有水素濃度は１〜３０atomic％
となるように形成することが望ましい。その後、この状
態で窒素雰囲気中で４００〜８００℃、１〜２４時間、
例えば５２５℃で８時間の加熱処理を行った。この工程
により添加されたｎ型及びｐ型を付与する不純物元素を
活性化させることができた。さらに、リンが添加された
領域３５１〜３５７がゲッタリングサイトとなり、結晶
化の工程で残存していた触媒元素をこの領域に偏析させ
ることができた。その結果、少なくともチャネル形成領
域から触媒元素を除去するこができた。
【００４５】この熱処理の後に、１回目の水素化の工程
を行なった。こでは３〜１００％の水素雰囲気中で３０
０〜５００℃、好ましくは３５０〜４５０℃で２〜１２
時間の水素化処理の工程を行うと良い。または、２００
〜５００℃、好ましくは３００〜４５０℃の基板温度で
プラズマ化させることによってできた水素で水素化処理
をしても良い。いずれにしてもこの処理によって第１の
絶縁膜に供給された水素は拡散し、その一部で半導体層
の水素化を行なうことができた。（図５（Ａ））
を行なった。こでは３〜１００％の水素雰囲気中で３０
０〜５００℃、好ましくは３５０〜４５０℃で２〜１２
時間の水素化処理の工程を行うと良い。または、２００
〜５００℃、好ましくは３００〜４５０℃の基板温度で
プラズマ化させることによってできた水素で水素化処理
をしても良い。いずれにしてもこの処理によって第１の
絶縁膜に供給された水素は拡散し、その一部で半導体層
の水素化を行なうことができた。（図５（Ａ））
【００４６】そして第２の絶縁膜３５９をプラズマＣＶ
Ｄ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４
００℃で形成した。第１の絶縁膜３５８と第２の絶縁膜
３５９はその後、所定のレジストマスクを形成して、エ
ッチング処理によりそれぞれのＴＦＴのソース領域と、
ドレイン領域に達するコンタクトホールを形成した。そ
して、ソース電極３６０、３６３とドレイン電極３６
２、３６４を形成した。図示していないが、本実施例で
はこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜
３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して
形成した３層構造の電極として用いた。
Ｄ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４
００℃で形成した。第１の絶縁膜３５８と第２の絶縁膜
３５９はその後、所定のレジストマスクを形成して、エ
ッチング処理によりそれぞれのＴＦＴのソース領域と、
ドレイン領域に達するコンタクトホールを形成した。そ
して、ソース電極３６０、３６３とドレイン電極３６
２、３６４を形成した。図示していないが、本実施例で
はこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜
３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して
形成した３層構造の電極として用いた。
【００４７】そしてこの上から、第３の絶縁膜３６５を
形成した。第３の絶縁膜はプラズマＣＶＤ法でＳｉ
Ｈ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、
またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコ
ン膜で形成すれば良い。まず、膜の形成に先立ってＮ2
Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理により
２回目の水素化の工程を行なった。プラズマ化されるこ
とにより気相中で生成された水素は第２の絶縁膜中にも
供給され、基板を２００〜４００℃に加熱しておけば、
水素を第１の絶縁膜やさらにその下層側にも拡散させる
ことがでた。第３の絶縁膜の作製条件は特に限定される
ものではないが、緻密な膜とすることが望ましい。最後
に３回目の水素化の工程を水素または窒素を含む雰囲気
中で３００〜５５０℃の加熱処理を１〜１２時間の加熱
処理により行うことにより行なった。このとき水素は、
第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第
１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水
素が拡散して半導体層の水素化を効果的に実現させるこ
とができる。水素は膜中から気相中へも放出されるが、
第３の絶縁膜を緻密な膜で形成しておけばある程度それ
を防止できたし、雰囲気中に水素を供給しておけばそれ
を補うこともできた。
形成した。第３の絶縁膜はプラズマＣＶＤ法でＳｉ
Ｈ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、
またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコ
ン膜で形成すれば良い。まず、膜の形成に先立ってＮ2
Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理により
２回目の水素化の工程を行なった。プラズマ化されるこ
とにより気相中で生成された水素は第２の絶縁膜中にも
供給され、基板を２００〜４００℃に加熱しておけば、
水素を第１の絶縁膜やさらにその下層側にも拡散させる
ことがでた。第３の絶縁膜の作製条件は特に限定される
ものではないが、緻密な膜とすることが望ましい。最後
に３回目の水素化の工程を水素または窒素を含む雰囲気
中で３００〜５５０℃の加熱処理を１〜１２時間の加熱
処理により行うことにより行なった。このとき水素は、
第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第
１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水
素が拡散して半導体層の水素化を効果的に実現させるこ
とができる。水素は膜中から気相中へも放出されるが、
第３の絶縁膜を緻密な膜で形成しておけばある程度それ
を防止できたし、雰囲気中に水素を供給しておけばそれ
を補うこともできた。
【００４８】以上のような工程を経て、ｐチャネル型Ｔ
ＦＴは自己整合的（セルフアライン）に形成され、ｎチ
ャネル型ＴＦＴは非自己整合的（ノンセルフアライン）
に形成された。そして、ＣＭＯＳ回路のｎチャネル型Ｔ
ＦＴにはチャネル形成領域３７１、第１の不純物領域３
７３、３７４、第２の不純物領域３７２、３７３が形成
された。ここで、第２の不純物領域は、ゲート電極と重
なる領域（ＧＯＬＤ領域）３７２ａとゲート電極と重な
らない領域（ＬＤＤ領域）３７２ｂが形成された。そし
て、第１の不純物領域３７３はソース領域として、第１
の不純物領域３７４はドレイン領域となった。またｐチ
ャネル型ＴＦＴは、チャネル形成領域３６８、第３の不
純物領域３６９、３７０が形成された。そして、第３の
不純物領域３６９はソース領域として、第３の不純物領
域３７０はドレイン領域となった。また、画素部のｎチ
ャネル型ＴＦＴはマルチゲート構造であり、チャネル形
成領域３７４、３７５と第１の不純物領域３７７、３７
８と第２の不純物領域３７６が形成された。ここで第２
の不純物領域は、ゲート電極と重なる領域３７６ａと重
ならない領域３７６ｂとが形成された。また、画素部の
ｎチャネル型ＴＦＴのドレイン側には、第２の不純物領
域と同じ濃度でｎ型を付与する不純物元素が添加され
た、低濃度不純物領域３７９、ゲート絶縁膜３０６、保
持容量電極３４３とが形成され、画素部に設けられる保
持容量が同時に形成された。
ＦＴは自己整合的（セルフアライン）に形成され、ｎチ
ャネル型ＴＦＴは非自己整合的（ノンセルフアライン）
に形成された。そして、ＣＭＯＳ回路のｎチャネル型Ｔ
ＦＴにはチャネル形成領域３７１、第１の不純物領域３
７３、３７４、第２の不純物領域３７２、３７３が形成
された。ここで、第２の不純物領域は、ゲート電極と重
なる領域（ＧＯＬＤ領域）３７２ａとゲート電極と重な
らない領域（ＬＤＤ領域）３７２ｂが形成された。そし
て、第１の不純物領域３７３はソース領域として、第１
の不純物領域３７４はドレイン領域となった。またｐチ
ャネル型ＴＦＴは、チャネル形成領域３６８、第３の不
純物領域３６９、３７０が形成された。そして、第３の
不純物領域３６９はソース領域として、第３の不純物領
域３７０はドレイン領域となった。また、画素部のｎチ
ャネル型ＴＦＴはマルチゲート構造であり、チャネル形
成領域３７４、３７５と第１の不純物領域３７７、３７
８と第２の不純物領域３７６が形成された。ここで第２
の不純物領域は、ゲート電極と重なる領域３７６ａと重
ならない領域３７６ｂとが形成された。また、画素部の
ｎチャネル型ＴＦＴのドレイン側には、第２の不純物領
域と同じ濃度でｎ型を付与する不純物元素が添加され
た、低濃度不純物領域３７９、ゲート絶縁膜３０６、保
持容量電極３４３とが形成され、画素部に設けられる保
持容量が同時に形成された。
【００４９】さらに第３の絶縁膜上に有機樹脂からなる
層間絶縁膜３６６を約１０００ｎｍの厚さに形成した。
有機樹脂膜としては、ＢＣＢ、ポリイミド、アクリル、
ポリイミドアミド等を使用することができる。有機樹脂
膜を用いることの利点は、成膜方法が簡単である点や、
比誘電率が低いので、寄生容量を低減できる点、平坦性
に優れる点などが上げられる。なお上述した以外の有機
樹脂膜を用いることもできる。ここでは、基板に塗布
後、熱重合するタイプのポリイミドを用い、３００℃で
焼成して形成した。そして層間絶縁膜３６６にドレイン
電極３６４に達するコンタクトホールを形成し、画素電
極３６７を形成した。画素電極３６７は、透過型液晶表
示装置とする場合には透明導電膜を用い、反射型の液晶
表示装置とする場合には金属膜を用いれば良い。ここで
は透過型の液晶表示装置とするために、酸化インジウム
・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で
形成した。こうして図５（Ｂ）に示すように、基板３０
１上にＣＭＯＳ回路と、画素部が形成されたアクティブ
マトリクス基板を作製することができた。
層間絶縁膜３６６を約１０００ｎｍの厚さに形成した。
有機樹脂膜としては、ＢＣＢ、ポリイミド、アクリル、
ポリイミドアミド等を使用することができる。有機樹脂
膜を用いることの利点は、成膜方法が簡単である点や、
比誘電率が低いので、寄生容量を低減できる点、平坦性
に優れる点などが上げられる。なお上述した以外の有機
樹脂膜を用いることもできる。ここでは、基板に塗布
後、熱重合するタイプのポリイミドを用い、３００℃で
焼成して形成した。そして層間絶縁膜３６６にドレイン
電極３６４に達するコンタクトホールを形成し、画素電
極３６７を形成した。画素電極３６７は、透過型液晶表
示装置とする場合には透明導電膜を用い、反射型の液晶
表示装置とする場合には金属膜を用いれば良い。ここで
は透過型の液晶表示装置とするために、酸化インジウム
・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で
形成した。こうして図５（Ｂ）に示すように、基板３０
１上にＣＭＯＳ回路と、画素部が形成されたアクティブ
マトリクス基板を作製することができた。
【００５０】［実施例３］本実施例では、実施例２で作
製されたアクティブマトリクス基板から、アクティブマ
トリクス型液晶表示装置を作製した例を図６用いて説明
する。まず図５（Ｂ）の状態の基板に対し、配向膜４０
１を形成した。通常液晶表示素子の配向膜にはポリイミ
ド樹脂が多く用いられている。対向側の基板４０２に
は、透明導電膜４０３と、配向膜４０４とを形成した。
配向膜は形成された後ラビング処理を施して液晶分子が
ある一定のプレチルト角を持って平行配向するようにし
た。上記の工程を経て、画素部と、ＣＭＯＳ回路が形成
されたアクティブマトリクス基板と対向基板とを、公知
のセル組み工程によってシール材やスペーサ（共に図示
せず）などを介して貼りあわせる。その後、両基板の間
に液晶材料４０５を注入し、封止剤（図示せず）によっ
て完全に封止した。よって図６に示すアクティブマトリ
クス型液晶表示装置が完成した。
製されたアクティブマトリクス基板から、アクティブマ
トリクス型液晶表示装置を作製した例を図６用いて説明
する。まず図５（Ｂ）の状態の基板に対し、配向膜４０
１を形成した。通常液晶表示素子の配向膜にはポリイミ
ド樹脂が多く用いられている。対向側の基板４０２に
は、透明導電膜４０３と、配向膜４０４とを形成した。
配向膜は形成された後ラビング処理を施して液晶分子が
ある一定のプレチルト角を持って平行配向するようにし
た。上記の工程を経て、画素部と、ＣＭＯＳ回路が形成
されたアクティブマトリクス基板と対向基板とを、公知
のセル組み工程によってシール材やスペーサ（共に図示
せず）などを介して貼りあわせる。その後、両基板の間
に液晶材料４０５を注入し、封止剤（図示せず）によっ
て完全に封止した。よって図６に示すアクティブマトリ
クス型液晶表示装置が完成した。
【００５１】次に本実施例のアクティブマトリクス型液
晶表示装置の構成を、図７と図８を用いて説明する。図
７は本実施例のアクティブマトリクス基板の斜視図であ
る。アクティブマトリクス基板は、ガラス基板３０１上
に形成された、画素部７０１と、走査（ゲート）線駆動
回路７０２と、信号(ソース)線駆動回路７０３で構成さ
れる。画素部の画素ＴＦＴ７００はｎチャネル型ＴＦＴ
であり、周辺に設けられる駆動回路はＣＭＯＳ回路を基
本として構成されている。走査（ゲート）線駆動回路７
０２と、信号（ソース）線駆動回路７０３はそれぞれゲ
ート配線８０３とソース配線８０４で画素部７０１に接
続されている。
晶表示装置の構成を、図７と図８を用いて説明する。図
７は本実施例のアクティブマトリクス基板の斜視図であ
る。アクティブマトリクス基板は、ガラス基板３０１上
に形成された、画素部７０１と、走査（ゲート）線駆動
回路７０２と、信号(ソース)線駆動回路７０３で構成さ
れる。画素部の画素ＴＦＴ７００はｎチャネル型ＴＦＴ
であり、周辺に設けられる駆動回路はＣＭＯＳ回路を基
本として構成されている。走査（ゲート）線駆動回路７
０２と、信号（ソース）線駆動回路７０３はそれぞれゲ
ート配線８０３とソース配線８０４で画素部７０１に接
続されている。
【００５２】図８（Ａ）は画素部７０１の上面図であ
り、ほぼ１画素の上面図である。画素部にはｎチャネル
型ＴＦＴが設けられている。ゲート配線８０３に連続し
て形成されるゲート電極８０３は、図示されていないゲ
ート絶縁膜を介してその下の半導体層８０１と交差して
いる。図示はしていないが、半導体層には、ソース領
域、ドレイン領域、第１の不純物領域が形成されてい
る。また、画素ＴＦＴのドレイン側には、半導体層と、
ゲート絶縁膜と、ゲート電極と同じ材料で形成された電
極とから、保持容量８０７が形成されている。また、図
８で示すA-A'に沿った断面構造は、図６に示す画素部の
断面図に対応している。一方、図８（Ｂ）に示すＣＭＯ
Ｓ回路では、ゲート配線３２８から延在するゲート電極
３２５、３４０が図示されていないゲート絶縁膜を介し
てその下の半導体層３０３、３０４とそれぞれ交差して
いる。図示はしていないが、同様にｎチャネル型ＴＦＴ
の半導体層には、ソース領域、ドレイン領域、ＬＤＤ領
域が形成されている。また、ｐチャネル型ＴＦＴの半導
体層にはソース領域とドレイン領域が形成されている。
そして、その位置関係は、Ｂ―Ｂ‘に沿った断面構造
は、図６に示す画素部の断面図に対応している。
り、ほぼ１画素の上面図である。画素部にはｎチャネル
型ＴＦＴが設けられている。ゲート配線８０３に連続し
て形成されるゲート電極８０３は、図示されていないゲ
ート絶縁膜を介してその下の半導体層８０１と交差して
いる。図示はしていないが、半導体層には、ソース領
域、ドレイン領域、第１の不純物領域が形成されてい
る。また、画素ＴＦＴのドレイン側には、半導体層と、
ゲート絶縁膜と、ゲート電極と同じ材料で形成された電
極とから、保持容量８０７が形成されている。また、図
８で示すA-A'に沿った断面構造は、図６に示す画素部の
断面図に対応している。一方、図８（Ｂ）に示すＣＭＯ
Ｓ回路では、ゲート配線３２８から延在するゲート電極
３２５、３４０が図示されていないゲート絶縁膜を介し
てその下の半導体層３０３、３０４とそれぞれ交差して
いる。図示はしていないが、同様にｎチャネル型ＴＦＴ
の半導体層には、ソース領域、ドレイン領域、ＬＤＤ領
域が形成されている。また、ｐチャネル型ＴＦＴの半導
体層にはソース領域とドレイン領域が形成されている。
そして、その位置関係は、Ｂ―Ｂ‘に沿った断面構造
は、図６に示す画素部の断面図に対応している。
【００５３】本実施例では、画素ＴＦＴ７００をダブル
ゲートの構造としているが、シングルゲートの構造でも
良いし、トリプルゲートとしたマルチゲート構造にして
も構わない。本実施例のアクティブマトリクス基板の構
造は、本実施例の構造に限定されるものではない。本願
発明の構造は、ゲート電極の構造と、ゲート絶縁膜を介
して設けられた半導体層のソース領域と、ドレイン領域
と、その他の不純物領域の構成に特徴があるので、それ
以外の構成については実施者が適宣決定すれば良い。
ゲートの構造としているが、シングルゲートの構造でも
良いし、トリプルゲートとしたマルチゲート構造にして
も構わない。本実施例のアクティブマトリクス基板の構
造は、本実施例の構造に限定されるものではない。本願
発明の構造は、ゲート電極の構造と、ゲート絶縁膜を介
して設けられた半導体層のソース領域と、ドレイン領域
と、その他の不純物領域の構成に特徴があるので、それ
以外の構成については実施者が適宣決定すれば良い。
【００５４】［実施例４］図１１〜図１３を用いて本実
施例を説明する。まず、基板６０１としてガラス基板、
例えばコーニング社の＃１７３７基板を用意した。そし
て、基板６０１上にゲート電極６０２を形成した。ここ
では、スパッタ法を用いて、タンタル（Ｔａ）膜を２０
０ｎｍの厚さに形成した。また、ゲート電極６０２を、
窒化タンタル膜（膜厚５０ｎｍ）とＴａ膜（膜厚２５０
ｎｍ）の2層構造としても良い。Ｔａ膜はスパッタ法で
Ａｒガスを用い、Ｔａをターゲットとして形成される
が、ＡｒガスにＸｅガスを加えた混合ガスでスパッタす
ると内部応力の絶対値を２×10 9dyn/cm2以下にすること
ができた。（図１１（Ａ））
施例を説明する。まず、基板６０１としてガラス基板、
例えばコーニング社の＃１７３７基板を用意した。そし
て、基板６０１上にゲート電極６０２を形成した。ここ
では、スパッタ法を用いて、タンタル（Ｔａ）膜を２０
０ｎｍの厚さに形成した。また、ゲート電極６０２を、
窒化タンタル膜（膜厚５０ｎｍ）とＴａ膜（膜厚２５０
ｎｍ）の2層構造としても良い。Ｔａ膜はスパッタ法で
Ａｒガスを用い、Ｔａをターゲットとして形成される
が、ＡｒガスにＸｅガスを加えた混合ガスでスパッタす
ると内部応力の絶対値を２×10 9dyn/cm2以下にすること
ができた。（図１１（Ａ））
【００５５】そして、ゲート絶縁膜６０３、非晶質半導
体層６０４を順次大気開放しないで連続形成した。ゲー
ト絶縁膜は窒素リッチな窒酸化シリコン膜６０３ａ（膜
厚５０ｎｍ）と窒酸化シリコン膜（膜厚１２５ｎｍ）で
形成した。窒素リッチな窒酸化シリコン膜６０３ａはＳ
ｉＨ4、Ｎ2Ｏ、ＮＨ3の混合ガスよりプラズマＣＶＤ法
で作製された。また、非晶質半導体層６０４もプラズマ
ＣＶＤ法を用い、２０〜１００ｎｍ、好ましくは４０〜
７５ｎｍの厚さに形成した。（図１１（Ｂ））
体層６０４を順次大気開放しないで連続形成した。ゲー
ト絶縁膜は窒素リッチな窒酸化シリコン膜６０３ａ（膜
厚５０ｎｍ）と窒酸化シリコン膜（膜厚１２５ｎｍ）で
形成した。窒素リッチな窒酸化シリコン膜６０３ａはＳ
ｉＨ4、Ｎ2Ｏ、ＮＨ3の混合ガスよりプラズマＣＶＤ法
で作製された。また、非晶質半導体層６０４もプラズマ
ＣＶＤ法を用い、２０〜１００ｎｍ、好ましくは４０〜
７５ｎｍの厚さに形成した。（図１１（Ｂ））
【００５６】そして、４５０〜５５０℃で1時間の加熱
処理を行った。この加熱処理によりゲート絶縁膜６０３
と非晶質半導体層６０４とから水素が放出された。その
後、非晶質半導体層６０４に対して、結晶化の工程を行
い、結晶質半導体層６０５を形成した。ここでの結晶化
の工程は、レーザー結晶化法や熱結晶化法を用いれば良
い。レーザー結晶化法では、例えばＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用い、線状ビームを形成し
て、発振パルス周波数３０Ｈｚ、レーザーエネルギー密
度１００〜５００ｍＪ／ｃｍ2、線状ビームのオーバー
ラップ率を９６％として非晶質半導体層の結晶化を行っ
た。（図１１（Ｃ））
処理を行った。この加熱処理によりゲート絶縁膜６０３
と非晶質半導体層６０４とから水素が放出された。その
後、非晶質半導体層６０４に対して、結晶化の工程を行
い、結晶質半導体層６０５を形成した。ここでの結晶化
の工程は、レーザー結晶化法や熱結晶化法を用いれば良
い。レーザー結晶化法では、例えばＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用い、線状ビームを形成し
て、発振パルス周波数３０Ｈｚ、レーザーエネルギー密
度１００〜５００ｍＪ／ｃｍ2、線状ビームのオーバー
ラップ率を９６％として非晶質半導体層の結晶化を行っ
た。（図１１（Ｃ））
【００５７】次に、こうして形成された結晶質半導体層
６０５に接して絶縁膜６０６を形成した。ここでは、窒
酸化シリコン膜を２００ｎｍの厚さに形成した。その
後、裏面からの露光を用いたパターニング法により、絶
縁膜６０６に接したレジストマスク６０７を形成した。
ここでは、ゲート電極６０２がマスクとなり、自己整合
的にレジストマスク６０７を形成することができた。そ
して、図示したようにレジストマスクの大きさは、光の
回り込みによって、わずかにゲート電極の幅より小さく
なった（図１１（Ｄ））。そして、レジストマスク６０
７を用いて絶縁膜６０６をエッチングして、チャネル保
護膜６０８を形成した後、レジストマスク６０７は除去
した。この工程により、チャネル保護膜６０８と接する
領域以外の結晶性半導体層６０５の表面を露呈させた。
このチャネル保護膜６０８は、後の不純物添加の工程で
チャネル領域に不純物が添加されることを防ぐ役目を果
たした。（図１１（Ｅ））
６０５に接して絶縁膜６０６を形成した。ここでは、窒
酸化シリコン膜を２００ｎｍの厚さに形成した。その
後、裏面からの露光を用いたパターニング法により、絶
縁膜６０６に接したレジストマスク６０７を形成した。
ここでは、ゲート電極６０２がマスクとなり、自己整合
的にレジストマスク６０７を形成することができた。そ
して、図示したようにレジストマスクの大きさは、光の
回り込みによって、わずかにゲート電極の幅より小さく
なった（図１１（Ｄ））。そして、レジストマスク６０
７を用いて絶縁膜６０６をエッチングして、チャネル保
護膜６０８を形成した後、レジストマスク６０７は除去
した。この工程により、チャネル保護膜６０８と接する
領域以外の結晶性半導体層６０５の表面を露呈させた。
このチャネル保護膜６０８は、後の不純物添加の工程で
チャネル領域に不純物が添加されることを防ぐ役目を果
たした。（図１１（Ｅ））
【００５８】次いで、フォトマスクを用いたパターニン
グによって、ｎチャネル型ＴＦＴの一部とｐチャネル型
ＴＦＴの領域を覆うレジストマスク６０９を形成し、結
晶質半導体層６０５の表面が露呈している領域にｎ型を
付与する不純物元素を添加する工程を行った。そして、
第１の不純物領域（ｎ+型領域）６１０ａが形成され
た。本実施例では、ｎ型を付与する不純物元素としてリ
ンを用いたので、イオンドープ法においてフォスフィン
（ＰＨ3）を用い、ドーズ量５×１０14atoms/ｃｍ2、加
速電圧１０ｋＶとした。また、上記レジストマスク６０
９のパターンは実施者が適宣設定することによりｎ+型
領域の幅が決定され、所望の幅を有するｎ-型領域、お
よびチャネル形成領域を容易に得ることができた。（図
１２（Ａ））
グによって、ｎチャネル型ＴＦＴの一部とｐチャネル型
ＴＦＴの領域を覆うレジストマスク６０９を形成し、結
晶質半導体層６０５の表面が露呈している領域にｎ型を
付与する不純物元素を添加する工程を行った。そして、
第１の不純物領域（ｎ+型領域）６１０ａが形成され
た。本実施例では、ｎ型を付与する不純物元素としてリ
ンを用いたので、イオンドープ法においてフォスフィン
（ＰＨ3）を用い、ドーズ量５×１０14atoms/ｃｍ2、加
速電圧１０ｋＶとした。また、上記レジストマスク６０
９のパターンは実施者が適宣設定することによりｎ+型
領域の幅が決定され、所望の幅を有するｎ-型領域、お
よびチャネル形成領域を容易に得ることができた。（図
１２（Ａ））
【００５９】レジストマスク６０９を除去した後、第２
の絶縁膜６１１ａを形成した。ここでは、実施例２で示
す窒酸化シリコン膜（膜厚５０ｎｍ）をプラズマＣＶＤ
法で作製した。（図１２（Ｂ））次いで、マスク用絶縁
膜６１１が表面に設けられた結晶質半導体層にｎ型を付
与する不純物元素を添加する工程を行い、第２の不純物
領域（ｎ-型領域）６１２を形成した。但し、マスク用
絶縁膜６１１を介してその下の結晶質半導体層に不純物
を添加するために、マスク用絶縁膜６１１の厚さを考慮
にいれ、適宣条件を設定する必要があった。ここでは、
ドーズ量３×１０13atoms/ｃｍ2、加速電圧６０ｋＶと
した。こうして形成される第２の不純物領域６１２はＬ
ＤＤ領域として機能した（図１２（Ｃ））。
の絶縁膜６１１ａを形成した。ここでは、実施例２で示
す窒酸化シリコン膜（膜厚５０ｎｍ）をプラズマＣＶＤ
法で作製した。（図１２（Ｂ））次いで、マスク用絶縁
膜６１１が表面に設けられた結晶質半導体層にｎ型を付
与する不純物元素を添加する工程を行い、第２の不純物
領域（ｎ-型領域）６１２を形成した。但し、マスク用
絶縁膜６１１を介してその下の結晶質半導体層に不純物
を添加するために、マスク用絶縁膜６１１の厚さを考慮
にいれ、適宣条件を設定する必要があった。ここでは、
ドーズ量３×１０13atoms/ｃｍ2、加速電圧６０ｋＶと
した。こうして形成される第２の不純物領域６１２はＬ
ＤＤ領域として機能した（図１２（Ｃ））。
【００６０】次いで、ｎチャネル型ＴＦＴを覆うレジス
トマスク６１４を形成し、ｐチャネル型ＴＦＴが形成さ
れる領域にｐ型を付与する不純物元素を添加する工程を
行った。ここでは、イオンドープ法でジボラン（Ｂ
2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４
×１０15atoms/ｃｍ2、加速電圧３０ｋＶとした（図１
２（Ｄ））。その後、レーザーアニールまたは熱アニー
ルによる不純物元素の活性化の工程を行った。（図１２
（Ｄ））。その後、チャネル保護膜６０８とマスク用絶
縁膜６１１をそのまま残し、公知のパターニング技術に
より結晶性半導体層を所望の形状にエッチングした（図
１３（Ａ））。
トマスク６１４を形成し、ｐチャネル型ＴＦＴが形成さ
れる領域にｐ型を付与する不純物元素を添加する工程を
行った。ここでは、イオンドープ法でジボラン（Ｂ
2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４
×１０15atoms/ｃｍ2、加速電圧３０ｋＶとした（図１
２（Ｄ））。その後、レーザーアニールまたは熱アニー
ルによる不純物元素の活性化の工程を行った。（図１２
（Ｄ））。その後、チャネル保護膜６０８とマスク用絶
縁膜６１１をそのまま残し、公知のパターニング技術に
より結晶性半導体層を所望の形状にエッチングした（図
１３（Ａ））。
【００６１】以上の工程を経て、ｎチャネル型ＴＦＴの
ソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６
１７、６１８、チャネル形成領域６１９が形成され、ｐ
チャネル型ＴＦＴのソース領域６２１、ドレイン領域６
２２、チャネル形成領域６２０が形成された。次いで、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って
第１の絶縁膜６２３を形成した。第１の絶縁膜６２３は
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いた窒
酸化シリコン膜から形成した。そして、膜中の含有水素
濃度が１〜３０atomic％となるように成膜時の基板温度
は２００〜４００℃とし、１００〜５００ｎｍの厚さに
形成した。この状態で１回目の水素化の工程を行なっ
た。この工程は、例えば、３〜１００％の水素雰囲気中
で３００〜５５０℃、好ましくは３５０〜４５０℃の熱
処理を１〜１２時間行なえば良い。または、プラズマ化
された水素を含む雰囲気中で同様の温度で１０〜６０分
の処理を行なっても良い。第１の絶縁膜に供給された水
素は拡散し、その一部は半導体層にも達するので水素化
がここで実現される。（図１３（Ｂ））
ソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６
１７、６１８、チャネル形成領域６１９が形成され、ｐ
チャネル型ＴＦＴのソース領域６２１、ドレイン領域６
２２、チャネル形成領域６２０が形成された。次いで、
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って
第１の絶縁膜６２３を形成した。第１の絶縁膜６２３は
プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いた窒
酸化シリコン膜から形成した。そして、膜中の含有水素
濃度が１〜３０atomic％となるように成膜時の基板温度
は２００〜４００℃とし、１００〜５００ｎｍの厚さに
形成した。この状態で１回目の水素化の工程を行なっ
た。この工程は、例えば、３〜１００％の水素雰囲気中
で３００〜５５０℃、好ましくは３５０〜４５０℃の熱
処理を１〜１２時間行なえば良い。または、プラズマ化
された水素を含む雰囲気中で同様の温度で１０〜６０分
の処理を行なっても良い。第１の絶縁膜に供給された水
素は拡散し、その一部は半導体層にも達するので水素化
がここで実現される。（図１３（Ｂ））
【００６２】そして、第２の絶縁膜６２４をプラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜
４００℃で形成した（図１３（Ｃ））。第１の絶縁膜６
２３と第２の絶縁膜６２４はその後、所定のレジストマ
スクを形成して、エッチング処理によりそれぞれのＴＦ
Ｔのソース領域と、ドレイン領域に達するコンタクトホ
ールが形成した。そして、ソース電極６２５、６２７と
ドレイン電極６２６を形成した。図示していないが、本
実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含
むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で
連続して形成した３層構造の電極として用いた。
ＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜
４００℃で形成した（図１３（Ｃ））。第１の絶縁膜６
２３と第２の絶縁膜６２４はその後、所定のレジストマ
スクを形成して、エッチング処理によりそれぞれのＴＦ
Ｔのソース領域と、ドレイン領域に達するコンタクトホ
ールが形成した。そして、ソース電極６２５、６２７と
ドレイン電極６２６を形成した。図示していないが、本
実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含
むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で
連続して形成した３層構造の電極として用いた。
【００６３】さらに、第３の絶縁膜６２８を形成する工
程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳ
ｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン
膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シ
リコン膜である。まず、膜の形成に先立ってＨ2、ＮＨ3
等をプラズマＣＶＤ装置の反応室に導入してプラズマ水
素化処理を実施した。ここでプラズマ化されることによ
り気相中で生成された水素は第２の絶縁膜中にも供給さ
れ、基板を２００〜５００℃に加熱しておけば、水素を
第１の絶縁膜やさらにその下層側にも拡散させることが
でき、２回目の水素化の工程とすることができた。第３
の絶縁膜の作製条件は特に限定されるものではないが、
緻密な膜とすることが望ましい。最後に３回目の水素化
の工程を水素または窒素を含む雰囲気中で３００〜５５
０℃の加熱処理を１〜１２時間の加熱処理により行うこ
とにより行なった。このとき水素は、第３の絶縁膜から
第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そ
して第１の絶縁膜から半導体層へと水素が拡散して半導
体層の水素化を効果的に実現させることができる。水素
は膜中から気相中へも放出されるが、第３の絶縁膜を緻
密な膜で形成しておけばある程度それを防止できたし、
雰囲気中に水素を供給しておけばそれを補うこともでき
た。
程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳ
ｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン
膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シ
リコン膜である。まず、膜の形成に先立ってＨ2、ＮＨ3
等をプラズマＣＶＤ装置の反応室に導入してプラズマ水
素化処理を実施した。ここでプラズマ化されることによ
り気相中で生成された水素は第２の絶縁膜中にも供給さ
れ、基板を２００〜５００℃に加熱しておけば、水素を
第１の絶縁膜やさらにその下層側にも拡散させることが
でき、２回目の水素化の工程とすることができた。第３
の絶縁膜の作製条件は特に限定されるものではないが、
緻密な膜とすることが望ましい。最後に３回目の水素化
の工程を水素または窒素を含む雰囲気中で３００〜５５
０℃の加熱処理を１〜１２時間の加熱処理により行うこ
とにより行なった。このとき水素は、第３の絶縁膜から
第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そ
して第１の絶縁膜から半導体層へと水素が拡散して半導
体層の水素化を効果的に実現させることができる。水素
は膜中から気相中へも放出されるが、第３の絶縁膜を緻
密な膜で形成しておけばある程度それを防止できたし、
雰囲気中に水素を供給しておけばそれを補うこともでき
た。
【００６４】以上の工程により、ｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で
形成することができた。
ｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で
形成することができた。
【００６５】［実施例５］実施例４の手順に従って、ｎ
チャネル型ＴＦＴを用いた液晶表示装置の画素部を形成
した例について図１４を用いて説明する。図１４（Ａ）
に示すｎチャネル型ＴＦＴは逆スタガ型でマルチゲート
の構造である。基板側からゲート電極１４０２、ゲート
絶縁膜１４０４、１４０５が形成され、半導体層にはチ
ャネル形成領域１４０６、１４０９、ＬＤＤ領域１４０
７、１４１０、ソース領域１４０８、ドレイン領域１４
１１が形成されている。第１の絶縁膜はＳｉＨ4、Ｎ
2Ｏ、ＮＨ3から形成された窒酸化シリコン膜であり、第
２の絶縁層はＳｉＨ4、Ｎ2Ｏから作製される窒酸化シリ
コン膜とした。さらにソース電極１４１８、ドレイン電
極１４１９を形成し、第３の絶縁膜をＳｉＨ4、Ｎ2Ｏ、
ＮＨ3から形成された窒酸化シリコン膜で形成した。水
素化処理は実施例４と同様に第１の絶縁膜を形成した
後、第２の絶縁層を形成した後、そして第３の絶縁層を
形成した後に行なえば良い。
チャネル型ＴＦＴを用いた液晶表示装置の画素部を形成
した例について図１４を用いて説明する。図１４（Ａ）
に示すｎチャネル型ＴＦＴは逆スタガ型でマルチゲート
の構造である。基板側からゲート電極１４０２、ゲート
絶縁膜１４０４、１４０５が形成され、半導体層にはチ
ャネル形成領域１４０６、１４０９、ＬＤＤ領域１４０
７、１４１０、ソース領域１４０８、ドレイン領域１４
１１が形成されている。第１の絶縁膜はＳｉＨ4、Ｎ
2Ｏ、ＮＨ3から形成された窒酸化シリコン膜であり、第
２の絶縁層はＳｉＨ4、Ｎ2Ｏから作製される窒酸化シリ
コン膜とした。さらにソース電極１４１８、ドレイン電
極１４１９を形成し、第３の絶縁膜をＳｉＨ4、Ｎ2Ｏ、
ＮＨ3から形成された窒酸化シリコン膜で形成した。水
素化処理は実施例４と同様に第１の絶縁膜を形成した
後、第２の絶縁層を形成した後、そして第３の絶縁層を
形成した後に行なえば良い。
【００６６】また、図１４（Ａ）においてドレイン領域
１４１１は、保持容量電極１４０３上に重なるように延
在し、ゲート絶縁膜１４０３、１４０４を介して１画素
毎に設けられる保持容量を形成している。このような画
素部のほぼ１画素分の上面図を図１４（Ｂ）に示す。図
１４（Ｂ）で用いた図番は図１４（Ａ）と対応させてあ
る。そしてＢ−Ｂ' に沿った断面構造が図１４（Ａ）
と対応している。
１４１１は、保持容量電極１４０３上に重なるように延
在し、ゲート絶縁膜１４０３、１４０４を介して１画素
毎に設けられる保持容量を形成している。このような画
素部のほぼ１画素分の上面図を図１４（Ｂ）に示す。図
１４（Ｂ）で用いた図番は図１４（Ａ）と対応させてあ
る。そしてＢ−Ｂ' に沿った断面構造が図１４（Ａ）
と対応している。
【００６７】［実施例６］本実施例では、本発明をアク
ティブマトリクス型ＥＬ表示装置に適用した例を図１６
（Ａ）と（Ｂ）で説明する。図１６（Ａ）はアクティブ
マトリクス型ＥＬ表示装置の回路図を示す。このＥＬ表
示装置は、基板１０上に設けられた表示領域１１、Ｘ方
向周辺駆動回路１２、Ｙ方向周辺駆動回路１３から成
る。この表示領域１１は、スイッチ用ＴＦＴ１４、コン
デンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１
７、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、１９
ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどにより構
成される。
ティブマトリクス型ＥＬ表示装置に適用した例を図１６
（Ａ）と（Ｂ）で説明する。図１６（Ａ）はアクティブ
マトリクス型ＥＬ表示装置の回路図を示す。このＥＬ表
示装置は、基板１０上に設けられた表示領域１１、Ｘ方
向周辺駆動回路１２、Ｙ方向周辺駆動回路１３から成
る。この表示領域１１は、スイッチ用ＴＦＴ１４、コン
デンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１
７、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、１９
ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどにより構
成される。
【００６８】また、図１６（Ｂ）はアクティブマトリク
ス型ＥＬ表示装置の表示領域１１の部分断面図である。
ここでは、電流制御用ＴＦＴ１６と、有機ＥＬ素子１７
の一部を示す。電流制御用ＴＦＴ１６はｎチャネル型Ｔ
ＦＴであり、実施例１と同様に作製される。そして、Ｔ
ＦＴが形成されない領域の絶縁膜を除去して有機ＥＬ素
子１７が設けられる。有機ＥＬ素子は、ＩＴＯなどから
なる透明電極２１と、透明電極上に形成された有機ＥＬ
層２３と、上部電極２４などにより構成される。そし
て、電流制御用ＴＦＴ１６を覆って層間絶縁膜２５が形
成され、上部電極２４上に接して共通電極２６が設けら
れる。なお、電極２２ｂは、電流制御用ＴＦＴのドレイ
ン電極と透明電極２１とを電気的に接続するために設け
られている。また、電極２２ａは電極２２ｂと透明電極
２１との密着性を保つために設けられたものである。
ス型ＥＬ表示装置の表示領域１１の部分断面図である。
ここでは、電流制御用ＴＦＴ１６と、有機ＥＬ素子１７
の一部を示す。電流制御用ＴＦＴ１６はｎチャネル型Ｔ
ＦＴであり、実施例１と同様に作製される。そして、Ｔ
ＦＴが形成されない領域の絶縁膜を除去して有機ＥＬ素
子１７が設けられる。有機ＥＬ素子は、ＩＴＯなどから
なる透明電極２１と、透明電極上に形成された有機ＥＬ
層２３と、上部電極２４などにより構成される。そし
て、電流制御用ＴＦＴ１６を覆って層間絶縁膜２５が形
成され、上部電極２４上に接して共通電極２６が設けら
れる。なお、電極２２ｂは、電流制御用ＴＦＴのドレイ
ン電極と透明電極２１とを電気的に接続するために設け
られている。また、電極２２ａは電極２２ｂと透明電極
２１との密着性を保つために設けられたものである。
【００６９】また、本実施例では基板１０上に接して有
機ＥＬ素子１７を設けた構造で示したが、特にこの構造
に限定されるものではなく、例えば層間絶縁膜を介して
ＴＦＴ上方に有機ＥＬ素子１７を設ける構造としても良
い。
機ＥＬ素子１７を設けた構造で示したが、特にこの構造
に限定されるものではなく、例えば層間絶縁膜を介して
ＴＦＴ上方に有機ＥＬ素子１７を設ける構造としても良
い。
【００７０】［実施例７］本実施例では、本発明のＴＦ
Ｔ回路によるアクティブマトリクス型液晶表示装置を組
み込んだ半導体装置について図１７で説明する。
Ｔ回路によるアクティブマトリクス型液晶表示装置を組
み込んだ半導体装置について図１７で説明する。
【００７１】このような半導体装置には、携帯情報端末
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図１７に示す。
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図１７に示す。
【００７２】図１７（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本願発明は音声出力部９００
２、音声入力部９００３、及びアクティブマトリクス基
板を備えた表示装置９００４に適用することができる。
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本願発明は音声出力部９００
２、音声入力部９００３、及びアクティブマトリクス基
板を備えた表示装置９００４に適用することができる。
【００７３】図１７（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本願発明は音声入力部９１０３、
及びアクティブマトリクス基板を備えた表示装置９１０
２、受像部９１０６に適用することができる。
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本願発明は音声入力部９１０３、
及びアクティブマトリクス基板を備えた表示装置９１０
２、受像部９１０６に適用することができる。
【００７４】図１７（Ｃ）はモバイルコンピュータであ
り、本体９２０１、カメラ部９２０２、受像部９２０
３、操作スイッチ９２０４、表示装置９２０５で構成さ
れている。本願発明は受像部９２０３、及びアクティブ
マトリクス基板を備えた表示装置９２０５に適用するこ
とができる。
り、本体９２０１、カメラ部９２０２、受像部９２０
３、操作スイッチ９２０４、表示装置９２０５で構成さ
れている。本願発明は受像部９２０３、及びアクティブ
マトリクス基板を備えた表示装置９２０５に適用するこ
とができる。
【００７５】図１７（Ｄ）はヘッドマウントディスプレ
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本願発明は表示装置９３０２に
適用することができる。また、表示されていないが、そ
の他の信号制御用回路に使用することもできる。
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本願発明は表示装置９３０２に
適用することができる。また、表示されていないが、そ
の他の信号制御用回路に使用することもできる。
【００７６】図１７（Ｅ）はリア型プロジェクターであ
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。
【００７７】図１７（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり、本発明はこの表示装置９５０２、９５０３に
適用することができる。
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり、本発明はこの表示装置９５０２、９５０３に
適用することができる。
【００７８】また、ここでは図示しなかったが、本発明
はその他にも、カーナビゲーションシステムやイメージ
センサパーソナルコンピュータの表示部に適用すること
も可能である。このように、本願発明の適用範囲はきわ
めて広く、あらゆる分野の電子機器に適用することが可
能である。
はその他にも、カーナビゲーションシステムやイメージ
センサパーソナルコンピュータの表示部に適用すること
も可能である。このように、本願発明の適用範囲はきわ
めて広く、あらゆる分野の電子機器に適用することが可
能である。
【００７９】［実施例８］本実施例では、本発明のＴＦ
Ｔ回路によるアクティブマトリクス型液晶表示装置を組
み込んだ半導体装置について図１８と図１９で説明す
る。
Ｔ回路によるアクティブマトリクス型液晶表示装置を組
み込んだ半導体装置について図１８と図１９で説明す
る。
【００８０】図１８（Ａ）はパーソナルコンピュータで
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。本発明を用
いて作製されたアクティブマトリクス型液晶表示装置ま
たはＥＬ表示装置で表示装置９６０３を形成することが
できる。
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。本発明を用
いて作製されたアクティブマトリクス型液晶表示装置ま
たはＥＬ表示装置で表示装置９６０３を形成することが
できる。
【００８１】図１８（Ｂ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明を用いて作製されたアクテ
ィブマトリクス型液晶表示装置またはＥＬ表示装置で表
示装置９７０２を形成することができる。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明を用いて作製されたアクテ
ィブマトリクス型液晶表示装置またはＥＬ表示装置で表
示装置９７０２を形成することができる。
【００８２】図１８（Ｃ）はデジタルカメラであり、本
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。本発明を用いて作製されたアクティブマトリクス型
液晶表示装置またはＥＬ表示装置で表示装置９８０２を
形成することができる。
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。本発明を用いて作製されたアクティブマトリクス型
液晶表示装置またはＥＬ表示装置で表示装置９８０２を
形成することができる。
【００８３】図１９（Ａ）はフロント型プロジェクター
であり、投射装置３６０１、スクリーン３６０２で構成
される。本発明の液晶表示装置は投射装置３６０１に組
み込んで使用することができる。
であり、投射装置３６０１、スクリーン３６０２で構成
される。本発明の液晶表示装置は投射装置３６０１に組
み込んで使用することができる。
【００８４】図１９（Ｂ）はリア型プロジェクターであ
り、本体３７０１、投射装置３７０２、ミラー３７０
３、スクリーン３７０４で構成される。本発明の液晶表
示装置は投射装置３７０２に組み込んで使用することが
できる。
り、本体３７０１、投射装置３７０２、ミラー３７０
３、スクリーン３７０４で構成される。本発明の液晶表
示装置は投射装置３７０２に組み込んで使用することが
できる。
【００８５】なお、図１９（Ｃ）は、図１９（Ａ）及び
図１９（Ｂ）中における投射装置３６０１、３７０２の
構造の一例を示した図である。投射装置３６０１、３７
０２は、光源光学系３８０１、ミラー３８０２、３８０
４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０
９、投射光学系３８１０で構成される。投射光学系３８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１９（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
図１９（Ｂ）中における投射装置３６０１、３７０２の
構造の一例を示した図である。投射装置３６０１、３７
０２は、光源光学系３８０１、ミラー３８０２、３８０
４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０
９、投射光学系３８１０で構成される。投射光学系３８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１９（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【００８６】また、図１９（Ｄ）は、図１９（Ｃ）中に
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【００８７】［実施例９］本実施例では、図５（Ｂ）で
示すアクティブマトリクス基板を応用してエレクトロル
ミネッセンス（ＥＬ：Electro Luminescence）材料を用
いた自発光型の表示パネル（以下、ＥＬ表示装置と記
す）を作製する例について説明する。図２０（Ａ）は本
発明を用いたＥＬ表示パネルの上面図である。図２０
（Ａ）において、２０１０は基板、２０１１は画素部、
２０１２はソース側駆動回路、２０１３はゲート側駆動
回路であり、それぞれの駆動回路は配線２０１４、２０
１６を経てＦＰＣ２０１７に至り外部機器へと接続され
る。
示すアクティブマトリクス基板を応用してエレクトロル
ミネッセンス（ＥＬ：Electro Luminescence）材料を用
いた自発光型の表示パネル（以下、ＥＬ表示装置と記
す）を作製する例について説明する。図２０（Ａ）は本
発明を用いたＥＬ表示パネルの上面図である。図２０
（Ａ）において、２０１０は基板、２０１１は画素部、
２０１２はソース側駆動回路、２０１３はゲート側駆動
回路であり、それぞれの駆動回路は配線２０１４、２０
１６を経てＦＰＣ２０１７に至り外部機器へと接続され
る。
【００８８】図２０（Ｂ）は図２０（Ａ）のＡ−Ａ'断
面を表す図であり、このとき少なくとも画素部上、好ま
しくは駆動回路及び画素部上に対向板２０８０を設け
る。対向板２０８０はシール材２０１９でＴＦＴとＥＬ
層が形成されているアクティブマトリクス基板と貼り合
わされている。シール剤２０１９にはフィラー（図示せ
ず）が混入されていて、このフィラーによりほぼ均一な
間隔を持って２枚の基板が貼り合わせられている。さら
に、シール材２０１９の外側とＦＰＣ２０１７の上面及
び周辺は封止剤２０８１で密封する構造とする。封止剤
２０８１はシリコーン樹脂、エポキシ樹脂、フェノール
樹脂、ブチルゴムなどの材料を用いる。
面を表す図であり、このとき少なくとも画素部上、好ま
しくは駆動回路及び画素部上に対向板２０８０を設け
る。対向板２０８０はシール材２０１９でＴＦＴとＥＬ
層が形成されているアクティブマトリクス基板と貼り合
わされている。シール剤２０１９にはフィラー（図示せ
ず）が混入されていて、このフィラーによりほぼ均一な
間隔を持って２枚の基板が貼り合わせられている。さら
に、シール材２０１９の外側とＦＰＣ２０１７の上面及
び周辺は封止剤２０８１で密封する構造とする。封止剤
２０８１はシリコーン樹脂、エポキシ樹脂、フェノール
樹脂、ブチルゴムなどの材料を用いる。
【００８９】このように、シール剤２０１９によりアク
ティブマトリクス基板２０１０と対向基板２０８０とが
貼り合わされると、その間には空間が形成される。その
空間には充填剤２０８３が充填される。この充填剤２０
８３は対向板２０８０を接着する効果も合わせ持つ。充
填剤２０８３はＰＶＣ（ポリビニルクロライド）、エポ
キシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）などを
用いることができる。また、ＥＬ層は水分をはじめ湿気
に弱く劣化しやすいので、この充填剤２０８３の内部に
酸化バリウムなどの乾燥剤を混入させておくと吸湿効果
を保持できるので望ましい。また、ＥＬ層上に窒化シリ
コン膜や酸化窒化シリコン膜などで形成するパッシベー
ション膜２０８２を形成し、充填剤２０８３に含まれる
アルカリ元素などによる腐蝕を防ぐ構造としていある。
ティブマトリクス基板２０１０と対向基板２０８０とが
貼り合わされると、その間には空間が形成される。その
空間には充填剤２０８３が充填される。この充填剤２０
８３は対向板２０８０を接着する効果も合わせ持つ。充
填剤２０８３はＰＶＣ（ポリビニルクロライド）、エポ
キシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）などを
用いることができる。また、ＥＬ層は水分をはじめ湿気
に弱く劣化しやすいので、この充填剤２０８３の内部に
酸化バリウムなどの乾燥剤を混入させておくと吸湿効果
を保持できるので望ましい。また、ＥＬ層上に窒化シリ
コン膜や酸化窒化シリコン膜などで形成するパッシベー
ション膜２０８２を形成し、充填剤２０８３に含まれる
アルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９０】対向板２０８０にはガラス板、アルミニウ
ム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced
Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィ
ルム、マイラーフィルム（デュポン社の商品名）、ポリ
エステルフィルム、アクリルフィルムまたはアクリル板
などを用いることができる。また、数十μｍのアルミニ
ウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構
造のシートを用い、耐湿性を高めることもできる。この
ようにして、ＥＬ素子は密閉された状態となり外気から
遮断されている。
ム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced
Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィ
ルム、マイラーフィルム（デュポン社の商品名）、ポリ
エステルフィルム、アクリルフィルムまたはアクリル板
などを用いることができる。また、数十μｍのアルミニ
ウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構
造のシートを用い、耐湿性を高めることもできる。この
ようにして、ＥＬ素子は密閉された状態となり外気から
遮断されている。
【００９１】また、図２０（Ｂ）において基板２０１
０、下地膜２０２１の上に駆動回路用ＴＦＴ（但し、こ
こではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み
合わせたＣＭＯＳ回路を図示している。）２０２２及び
画素部用ＴＦＴ２０２３（但し、ここではＥＬ素子への
電流を制御するＴＦＴだけ図示している。）が形成され
ている。これらのＴＦＴの内特にｎチャネル型ＴＦＴに
ははホットキャリア効果によるオン電流の低下や、Ｖth
シフトやバイアスストレスによる特性低下を防ぐため、
本実施形態で示す構成のＬＤＤ領域が設けられている。
０、下地膜２０２１の上に駆動回路用ＴＦＴ（但し、こ
こではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み
合わせたＣＭＯＳ回路を図示している。）２０２２及び
画素部用ＴＦＴ２０２３（但し、ここではＥＬ素子への
電流を制御するＴＦＴだけ図示している。）が形成され
ている。これらのＴＦＴの内特にｎチャネル型ＴＦＴに
ははホットキャリア効果によるオン電流の低下や、Ｖth
シフトやバイアスストレスによる特性低下を防ぐため、
本実施形態で示す構成のＬＤＤ領域が設けられている。
【００９２】例えば、駆動回路用ＴＦＴ２０２２とし、
図５（Ｂ）に示すＣＭＯＳ回路のｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴを用いれば良い。また、画素部用Ｔ
ＦＴ２０２３には図５（Ｂ）に示す画素ＴＦＴ２０４ま
たはそれと同様な構造を有するｐチャネル型ＴＦＴを用
いれば良い。
図５（Ｂ）に示すＣＭＯＳ回路のｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴを用いれば良い。また、画素部用Ｔ
ＦＴ２０２３には図５（Ｂ）に示す画素ＴＦＴ２０４ま
たはそれと同様な構造を有するｐチャネル型ＴＦＴを用
いれば良い。
【００９３】但し、ＥＬ表示装置を作製するためのアク
ティブマトリクス基板を作製するためには画素電極２０
２７上にＥＬ材料を用いて自発光層２０２９を形成す
る。自発光層２０２９は公知のＥＬ材料（正孔注入層、
正孔輸送層、発光層、電子輸送層または電子注入層）を
自由に組み合わせて積層構造または単層構造とすれば良
い。どのような構造とするかは公知の技術を用いれば良
い。また、ＥＬ材料には低分子系材料と高分子系（ポリ
マー系）材料がある。低分子系材料を用いる場合は蒸着
法を用いるが、高分子系材料を用いる場合には、スピン
コート法、印刷法またはインクジェット法等の簡易な方
法を用いることが可能である。
ティブマトリクス基板を作製するためには画素電極２０
２７上にＥＬ材料を用いて自発光層２０２９を形成す
る。自発光層２０２９は公知のＥＬ材料（正孔注入層、
正孔輸送層、発光層、電子輸送層または電子注入層）を
自由に組み合わせて積層構造または単層構造とすれば良
い。どのような構造とするかは公知の技術を用いれば良
い。また、ＥＬ材料には低分子系材料と高分子系（ポリ
マー系）材料がある。低分子系材料を用いる場合は蒸着
法を用いるが、高分子系材料を用いる場合には、スピン
コート法、印刷法またはインクジェット法等の簡易な方
法を用いることが可能である。
【００９４】自発光層２０２９はシャドーマスクを用い
て蒸着法、またはインクジェット法、ディスペンサー法
などで形成する。いずれにしても、画素毎に波長の異な
る発光が可能な発光層（赤色発光層、緑色発光層及び青
色発光層）を形成することで、カラー表示が可能とな
る。その他にも、色変換層（ＣＣＭ）とカラーフィルタ
ーを組み合わせた方式、白色発光層とカラーフィルター
を組み合わせた方式があるがいずれの方法を用いても良
い。勿論、単色発光のＥＬ表示装置とすることもでき
る。
て蒸着法、またはインクジェット法、ディスペンサー法
などで形成する。いずれにしても、画素毎に波長の異な
る発光が可能な発光層（赤色発光層、緑色発光層及び青
色発光層）を形成することで、カラー表示が可能とな
る。その他にも、色変換層（ＣＣＭ）とカラーフィルタ
ーを組み合わせた方式、白色発光層とカラーフィルター
を組み合わせた方式があるがいずれの方法を用いても良
い。勿論、単色発光のＥＬ表示装置とすることもでき
る。
【００９５】自発光層２０２９を形成したら、その上に
陰極２０３０を形成する。陰極２０３０と自発光層２０
２９の界面に存在する水分や酸素は極力排除しておくこ
とが望ましい。従って、真空中で自発光層２０２９と陰
極２０３０を連続して形成するか、自発光層２０２９を
不活性雰囲気で形成し、大気解放しないで真空中で陰極
２０３０を形成するといった工夫が必要である。本実施
例ではマルチチャンバー方式（クラスターツール方式）
の成膜装置を用いることで上述のような成膜を可能とす
る。
陰極２０３０を形成する。陰極２０３０と自発光層２０
２９の界面に存在する水分や酸素は極力排除しておくこ
とが望ましい。従って、真空中で自発光層２０２９と陰
極２０３０を連続して形成するか、自発光層２０２９を
不活性雰囲気で形成し、大気解放しないで真空中で陰極
２０３０を形成するといった工夫が必要である。本実施
例ではマルチチャンバー方式（クラスターツール方式）
の成膜装置を用いることで上述のような成膜を可能とす
る。
【００９６】なお、本実施例では陰極２０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的には自発光層２０２９上に
蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００nm厚のアルミニウム膜を形成する。
勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良
い。そして陰極２０３０は２０３１で示される領域にお
いて配線２０１６に接続される。配線２０１６は陰極２
０３０に所定の電圧を与えるための電源供給線であり、
異方性導電性ペースト材料２０３２を介してＦＰＣ２０
１７に接続される。ＦＰＣ２０１７上にはさらに樹脂層
２０８０が形成され、この部分の接着強度を高めてい
る。
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的には自発光層２０２９上に
蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００nm厚のアルミニウム膜を形成する。
勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良
い。そして陰極２０３０は２０３１で示される領域にお
いて配線２０１６に接続される。配線２０１６は陰極２
０３０に所定の電圧を与えるための電源供給線であり、
異方性導電性ペースト材料２０３２を介してＦＰＣ２０
１７に接続される。ＦＰＣ２０１７上にはさらに樹脂層
２０８０が形成され、この部分の接着強度を高めてい
る。
【００９７】２０３１に示された領域において陰極２０
３０と配線２０１６とを電気的に接続するために、層間
絶縁膜２０２６及び絶縁膜２０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜２０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜２０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜２０
２８をエッチングする際に、層間絶縁膜２０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜２０
２６と絶縁膜２０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。
３０と配線２０１６とを電気的に接続するために、層間
絶縁膜２０２６及び絶縁膜２０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜２０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜２０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜２０
２８をエッチングする際に、層間絶縁膜２０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜２０
２６と絶縁膜２０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。
【００９８】また、配線２０１６はシール２０１９と基
板２０１０との間を隙間（但し封止剤２０８１で塞がれ
ている。）を通ってＦＰＣ２０１７に電気的に接続され
る。なお、ここでは配線２０１６について説明したが、
他の配線２０１４、２０１５も同様にしてシーリング材
２０１８の下を通ってＦＰＣ２０１７に電気的に接続さ
れる。
板２０１０との間を隙間（但し封止剤２０８１で塞がれ
ている。）を通ってＦＰＣ２０１７に電気的に接続され
る。なお、ここでは配線２０１６について説明したが、
他の配線２０１４、２０１５も同様にしてシーリング材
２０１８の下を通ってＦＰＣ２０１７に電気的に接続さ
れる。
【００９９】ここで画素部のさらに詳細な断面構造を図
２１に、上面構造を図２２（Ａ）に、回路図を図２２
（Ｂ）に示す。図２１（Ａ）において、基板２１０１上
に設けられたスイッチング用ＴＦＴ２１０２は図５
（Ｂ）の画素部のｎチャネル型ＴＦＴと同じ構造で形成
される。ダブルゲート構造とすることで実質的に二つの
ＴＦＴが直列された構造となり、オフ電流値を低減する
ことができるという利点がある。なお、本実施例ではダ
ブルゲート構造としているがトリプルゲート構造やそれ
以上のゲート本数を持つマルチゲート構造でも良い。
２１に、上面構造を図２２（Ａ）に、回路図を図２２
（Ｂ）に示す。図２１（Ａ）において、基板２１０１上
に設けられたスイッチング用ＴＦＴ２１０２は図５
（Ｂ）の画素部のｎチャネル型ＴＦＴと同じ構造で形成
される。ダブルゲート構造とすることで実質的に二つの
ＴＦＴが直列された構造となり、オフ電流値を低減する
ことができるという利点がある。なお、本実施例ではダ
ブルゲート構造としているがトリプルゲート構造やそれ
以上のゲート本数を持つマルチゲート構造でも良い。
【０１００】また、電流制御用ＴＦＴ２１０３は図５
（Ｂ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴを用い
て形成する。このとき、スイッチング用ＴＦＴ２１０２
のドレイン線２１３５は配線２１３６によって電流制御
用ＴＦＴのゲート電極２１３７に電気的に接続されてい
る。また、２１３８で示される配線は、スイッチング用
ＴＦＴ２１０２のゲート電極２１３９a、２１３９bを電
気的に接続するゲート線である。
（Ｂ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴを用い
て形成する。このとき、スイッチング用ＴＦＴ２１０２
のドレイン線２１３５は配線２１３６によって電流制御
用ＴＦＴのゲート電極２１３７に電気的に接続されてい
る。また、２１３８で示される配線は、スイッチング用
ＴＦＴ２１０２のゲート電極２１３９a、２１３９bを電
気的に接続するゲート線である。
【０１０１】電流制御用ＴＦＴ２１０３やスイッチング
用ＴＦＴ２１０２を本発明の方法を用いて水素化する
と、電界効果移動度、サブスレッショルド定数（Ｓ
値）、オン電流などのＴＦＴの主要特性を向上させるこ
とができ、また個々のＴＦＴの特性のバラツキを低減さ
せることができるので、ＥＬ表示素子を作製する上で非
常に効果的である。上記の様な諸特性が向上することで
階調表示を容易なものとし、ＴＦＴの特性のバラツキを
低減させることで画像表示の斑をなくすことができ、表
示品位を向上させることができる。
用ＴＦＴ２１０２を本発明の方法を用いて水素化する
と、電界効果移動度、サブスレッショルド定数（Ｓ
値）、オン電流などのＴＦＴの主要特性を向上させるこ
とができ、また個々のＴＦＴの特性のバラツキを低減さ
せることができるので、ＥＬ表示素子を作製する上で非
常に効果的である。上記の様な諸特性が向上することで
階調表示を容易なものとし、ＴＦＴの特性のバラツキを
低減させることで画像表示の斑をなくすことができ、表
示品位を向上させることができる。
【０１０２】また、本実施例では電流制御用ＴＦＴ２１
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０１０３】また、図２２（Ａ）に示すように、電流制
御用ＴＦＴ２１０３のゲート電極２１３７となる配線は
２１０４で示される領域で、電流制御用ＴＦＴ２１０３
のドレイン線２１４０と絶縁膜を介して重なる。このと
き、２１０４で示される領域ではコンデンサが形成され
る。このコンデンサ２１０４は電流制御用ＴＦＴ２１０
３のゲートにかかる電圧を保持するためのコンデンサと
して機能する。なお、ドレイン線２１４０は電流供給線
（電源線）２２０１に接続され、常に一定の電圧が加え
られている。
御用ＴＦＴ２１０３のゲート電極２１３７となる配線は
２１０４で示される領域で、電流制御用ＴＦＴ２１０３
のドレイン線２１４０と絶縁膜を介して重なる。このと
き、２１０４で示される領域ではコンデンサが形成され
る。このコンデンサ２１０４は電流制御用ＴＦＴ２１０
３のゲートにかかる電圧を保持するためのコンデンサと
して機能する。なお、ドレイン線２１４０は電流供給線
（電源線）２２０１に接続され、常に一定の電圧が加え
られている。
【０１０４】スイッチング用ＴＦＴ２１０２及び電流制
御用ＴＦＴ２１０３の上には第１パッシベーション膜２
１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜
２１４２が形成される。平坦化膜２１４２を用いてＴＦ
Ｔによる段差を平坦化することは非常に重要である。後
に形成される自発光層は非常に薄いため、段差が存在す
ることによって発光不良を起こす場合がある。従って、
ＥＬ層をできるだけ平坦面上に形成できるように画素電
極を形成する前に平坦化しておくことが望ましい。
御用ＴＦＴ２１０３の上には第１パッシベーション膜２
１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜
２１４２が形成される。平坦化膜２１４２を用いてＴＦ
Ｔによる段差を平坦化することは非常に重要である。後
に形成される自発光層は非常に薄いため、段差が存在す
ることによって発光不良を起こす場合がある。従って、
ＥＬ層をできるだけ平坦面上に形成できるように画素電
極を形成する前に平坦化しておくことが望ましい。
【０１０５】また、２１４３は反射性の高い導電膜でな
る画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦ
Ｔ２１０３のドレインに電気的に接続される。画素電極
２１４３としてはアルミニウム合金膜、銅合金膜または
銀合金膜など低抵抗な導電膜またはそれらの積層膜を用
いることが好ましい。勿論、他の導電膜との積層構造と
しても良い。また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク２１４４a、２１４４bにより形成された溝
（画素に相当する）の中に発光層２１４４が形成され
る。なお、ここでは一画素しか図示していないが、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を
作り分けても良い。発光層とする有機ＥＬ材料としては
π共役ポリマー系材料を用いる。代表的なポリマー系材
料としては、ポリパラフェニレンビニレン（ＰＰＶ）
系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオ
レン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料と
しては様々な型のものがあるが、例えば「H. Shenk,H.B
ecker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,
“Polymers for Light Emitting Diodes”,Euro Displa
y,Proceedings,1999,p.33-37」や特開平１０−９２５７
６号公報に記載されたような材料を用いれば良い。
る画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦ
Ｔ２１０３のドレインに電気的に接続される。画素電極
２１４３としてはアルミニウム合金膜、銅合金膜または
銀合金膜など低抵抗な導電膜またはそれらの積層膜を用
いることが好ましい。勿論、他の導電膜との積層構造と
しても良い。また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク２１４４a、２１４４bにより形成された溝
（画素に相当する）の中に発光層２１４４が形成され
る。なお、ここでは一画素しか図示していないが、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を
作り分けても良い。発光層とする有機ＥＬ材料としては
π共役ポリマー系材料を用いる。代表的なポリマー系材
料としては、ポリパラフェニレンビニレン（ＰＰＶ）
系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオ
レン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料と
しては様々な型のものがあるが、例えば「H. Shenk,H.B
ecker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,
“Polymers for Light Emitting Diodes”,Euro Displa
y,Proceedings,1999,p.33-37」や特開平１０−９２５７
６号公報に記載されたような材料を用いれば良い。
【０１０６】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せてＥＬ層（発光及びそのためのキャリアの移動を行わ
せるための層）を形成すれば良い。例えば、本実施例で
はポリマー系材料を発光層として用いる例を示したが、
低分子系有機ＥＬ材料を用いても良い。また、電荷輸送
層や電荷注入層として炭化珪素等の無機材料を用いるこ
とも可能である。これらの有機ＥＬ材料や無機材料は公
知の材料を用いることができる。
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せてＥＬ層（発光及びそのためのキャリアの移動を行わ
せるための層）を形成すれば良い。例えば、本実施例で
はポリマー系材料を発光層として用いる例を示したが、
低分子系有機ＥＬ材料を用いても良い。また、電荷輸送
層や電荷注入層として炭化珪素等の無機材料を用いるこ
とも可能である。これらの有機ＥＬ材料や無機材料は公
知の材料を用いることができる。
【０１０７】本実施例では発光層２１４５の上にＰＥＤ
ＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリ
ン）でなる正孔注入層２１４６を設けた積層構造のＥＬ
層としている。そして、正孔注入層２１４６の上には透
明導電膜でなる陽極２１４７が設けられる。本実施例の
場合、発光層２１４５で生成された光は上面側に向かっ
て（ＴＦＴの上方に向かって）放射されるため、陽極は
透光性でなければならない。透明導電膜としては酸化イ
ンジウムと酸化スズとの化合物や酸化インジウムと酸化
亜鉛との化合物を用いることができるが、耐熱性の低い
発光層や正孔注入層を形成した後で形成するため、可能
な限り低温で成膜できるものが好ましい。
ＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリ
ン）でなる正孔注入層２１４６を設けた積層構造のＥＬ
層としている。そして、正孔注入層２１４６の上には透
明導電膜でなる陽極２１４７が設けられる。本実施例の
場合、発光層２１４５で生成された光は上面側に向かっ
て（ＴＦＴの上方に向かって）放射されるため、陽極は
透光性でなければならない。透明導電膜としては酸化イ
ンジウムと酸化スズとの化合物や酸化インジウムと酸化
亜鉛との化合物を用いることができるが、耐熱性の低い
発光層や正孔注入層を形成した後で形成するため、可能
な限り低温で成膜できるものが好ましい。
【０１０８】陽極２１４７まで形成された時点でＥＬ素
子２１０５が完成する。なお、ここでいうＥＬ素子２１
０５は、画素電極（陰極）２１４３、発光層２１４５、
正孔注入層２１４６及び陽極２１４７で形成されたコン
デンサを指す。図２２（Ａ）に示すように画素電極２１
４３は画素の面積にほぼ一致するため、画素全体がＥＬ
素子として機能する。従って、発光の利用効率が非常に
高く、明るい画像表示が可能となる。
子２１０５が完成する。なお、ここでいうＥＬ素子２１
０５は、画素電極（陰極）２１４３、発光層２１４５、
正孔注入層２１４６及び陽極２１４７で形成されたコン
デンサを指す。図２２（Ａ）に示すように画素電極２１
４３は画素の面積にほぼ一致するため、画素全体がＥＬ
素子として機能する。従って、発光の利用効率が非常に
高く、明るい画像表示が可能となる。
【０１０９】ところで、本実施例では、陽極２１４７の
上にさらに第２パッシベーション膜２１４８を設けてい
る。第２パッシベーション膜２１４８としては窒化珪素
膜または窒化酸化珪素膜が好ましい。この目的は、外部
とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸
化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガス
を抑える意味との両方を併せ持つ。これによりＥＬ表示
装置の信頼性が高められる。
上にさらに第２パッシベーション膜２１４８を設けてい
る。第２パッシベーション膜２１４８としては窒化珪素
膜または窒化酸化珪素膜が好ましい。この目的は、外部
とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸
化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガス
を抑える意味との両方を併せ持つ。これによりＥＬ表示
装置の信頼性が高められる。
【０１１０】以上のように本願発明のＥＬ表示パネルは
図２２のような構造の画素からなる画素部を有し、スイ
ッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そし
て、本発明の水素化方法を用いて作製されたこれらのＴ
ＦＴはきわめて安定な特性を示し、ＥＬ表示装置におい
て良好な画像表示を可能とする。
図２２のような構造の画素からなる画素部を有し、スイ
ッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そし
て、本発明の水素化方法を用いて作製されたこれらのＴ
ＦＴはきわめて安定な特性を示し、ＥＬ表示装置におい
て良好な画像表示を可能とする。
【０１１１】図２１（Ｂ）は自発光層からの光の放射方
向が図２１（Ａ）と逆の例を示す。電流制御用ＴＦＴ２
６０１は図５（Ｂ）のＣＭＯＳ回路のｐチャネル型ＴＦ
Ｔを用いて形成する。作製プロセスは実施例２を参照す
れば良い。本実施例では、画素電極（陽極）２１５０と
して透明導電膜を用いる。具体的には酸化インジウムと
酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化
インジウムと酸化スズとの化合物でなる導電膜を用いて
も良い。
向が図２１（Ａ）と逆の例を示す。電流制御用ＴＦＴ２
６０１は図５（Ｂ）のＣＭＯＳ回路のｐチャネル型ＴＦ
Ｔを用いて形成する。作製プロセスは実施例２を参照す
れば良い。本実施例では、画素電極（陽極）２１５０と
して透明導電膜を用いる。具体的には酸化インジウムと
酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化
インジウムと酸化スズとの化合物でなる導電膜を用いて
も良い。
【０１１２】そして、絶縁膜でなるバンク２１５１a、
２１５１bが形成された後、溶液塗布によりポリビニル
カルバゾールでなる発光層２１５２が形成される。その
上にはカリウムアセチルアセトネート（ａｃａｃＫと表
記される）でなる電子注入層２１５３、アルミニウム合
金でなる陰極２１５４が形成される。この場合、陰極２
１５４がパッシベーション膜としても機能する。こうし
てＥＬ素子２６０２が形成される。本実施例の場合、発
光層２１５３で発生した光は、矢印で示されるようにＴ
ＦＴが形成された基板の方に向かって放射される。本実
施例のような構造とする場合、電流制御用ＴＦＴ２６０
１はｐチャネル型ＴＦＴで形成することが好ましい。そ
して、このようなＥＬ表示素子は実施例７または８で示
す半導体装置に適用することができる。
２１５１bが形成された後、溶液塗布によりポリビニル
カルバゾールでなる発光層２１５２が形成される。その
上にはカリウムアセチルアセトネート（ａｃａｃＫと表
記される）でなる電子注入層２１５３、アルミニウム合
金でなる陰極２１５４が形成される。この場合、陰極２
１５４がパッシベーション膜としても機能する。こうし
てＥＬ素子２６０２が形成される。本実施例の場合、発
光層２１５３で発生した光は、矢印で示されるようにＴ
ＦＴが形成された基板の方に向かって放射される。本実
施例のような構造とする場合、電流制御用ＴＦＴ２６０
１はｐチャネル型ＴＦＴで形成することが好ましい。そ
して、このようなＥＬ表示素子は実施例７または８で示
す半導体装置に適用することができる。
【０１１３】［実施例１０］本実施例では、図２２
（Ｂ）に示した回路図とは異なる構造の画素とした場合
の例について図２３に示す。なお、本実施例において、
２７０１はスイッチング用ＴＦＴ２７０２のソース配
線、２７０３はスイッチング用ＴＦＴ２７０２のゲート
配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデ
ンサ、２７０６、２７０８は電流供給線、２７０７はＥ
Ｌ素子とする。
（Ｂ）に示した回路図とは異なる構造の画素とした場合
の例について図２３に示す。なお、本実施例において、
２７０１はスイッチング用ＴＦＴ２７０２のソース配
線、２７０３はスイッチング用ＴＦＴ２７０２のゲート
配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデ
ンサ、２７０６、２７０８は電流供給線、２７０７はＥ
Ｌ素子とする。
【０１１４】図２３（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
【０１１５】また、図２３（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。なお、図２３（Ｂ）では電流供給線２７０８とゲー
ト配線２７０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線２７０８とゲート配線２７０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。
８をゲート配線２７０３と平行に設けた場合の例であ
る。なお、図２３（Ｂ）では電流供給線２７０８とゲー
ト配線２７０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線２７０８とゲート配線２７０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。
【０１１６】また、図２３（Ｃ）は、図２３（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図２３（Ｂ）
では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を
保持するためにコンデンサ２７０５を設ける構造として
いるが、コンデンサ２７０５を省略することも可能であ
る。
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図２３（Ｂ）
では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を
保持するためにコンデンサ２７０５を設ける構造として
いるが、コンデンサ２７０５を省略することも可能であ
る。
【０１１７】電流制御用ＴＦＴ２７０５として図２１
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極と重な
るように設けられたＬＤＤ領域を有している。この重な
り合った領域には一般的にゲート容量と呼ばれる寄生容
量が形成されるが、本実施例ではこの寄生容量をコンデ
ンサ２７０５の代わりとして積極的に用いる点に特徴が
ある。この寄生容量のキャパシタンスは上記ゲート電極
とＬＤＤ領域とが重なり合った面積で変化するため、そ
の重なり合った領域に含まれるＬＤＤ領域の長さによっ
て決まる。また、図２３（Ａ）、（Ｂ）、（Ｃ）の構造
においても同様にコンデンサ２７０５を省略することは
可能である。
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極と重な
るように設けられたＬＤＤ領域を有している。この重な
り合った領域には一般的にゲート容量と呼ばれる寄生容
量が形成されるが、本実施例ではこの寄生容量をコンデ
ンサ２７０５の代わりとして積極的に用いる点に特徴が
ある。この寄生容量のキャパシタンスは上記ゲート電極
とＬＤＤ領域とが重なり合った面積で変化するため、そ
の重なり合った領域に含まれるＬＤＤ領域の長さによっ
て決まる。また、図２３（Ａ）、（Ｂ）、（Ｃ）の構造
においても同様にコンデンサ２７０５を省略することは
可能である。
【０１１８】
【発明の効果】本発明によれば、第１の絶縁膜の表面か
ら水素化を行なうことにより、半導体層へのダメージや
汚染の影響を回避することができ、第１の絶縁膜に供給
された水素はその下層側にも拡散するので、半導体層の
欠陥をその水素で中和することができる。また、所定の
形状に形成された半導体層上に、水素を含有する第１の
絶縁膜を形成する工程と、第１の絶縁膜に密接して第２
の絶縁膜を形成し、その後に水素またはプラズマ化され
ることにより生成された水素を含む雰囲気中で加熱処理
を施す工程を行うことにより、第２の絶縁膜の表面から
供給された水素は第１の絶縁膜に拡散し、第１の絶縁膜
中で過剰となった水素はその下層側にも拡散し半導体層
の水素化をすることができる。
ら水素化を行なうことにより、半導体層へのダメージや
汚染の影響を回避することができ、第１の絶縁膜に供給
された水素はその下層側にも拡散するので、半導体層の
欠陥をその水素で中和することができる。また、所定の
形状に形成された半導体層上に、水素を含有する第１の
絶縁膜を形成する工程と、第１の絶縁膜に密接して第２
の絶縁膜を形成し、その後に水素またはプラズマ化され
ることにより生成された水素を含む雰囲気中で加熱処理
を施す工程を行うことにより、第２の絶縁膜の表面から
供給された水素は第１の絶縁膜に拡散し、第１の絶縁膜
中で過剰となった水素はその下層側にも拡散し半導体層
の水素化をすることができる。
【０１１９】また、所定の形状に形成された半導体層上
に、水素を含有する第１の絶縁膜を形成する工程と、そ
の後に水素またはプラズマ化されることにより生成され
た水素を含む雰囲気中で加熱処理を施す工程を行い、さ
らに第１の絶縁膜上に水素を含有する第３の絶縁膜を形
成した後で、水素または窒素を含む雰囲気中で加熱処理
を施す工程を実施しすることにより同様の効果が得られ
る。また他の方法として、所定の形状に形成された半導
体層上に、水素を含有する第１の絶縁膜を形成する工程
と、その後に水素またはプラズマ化されることにより生
成された水素を含む雰囲気中で加熱処理を施す工程を行
い、さらに第１の絶縁膜上に水素を含有する第３の絶縁
膜を形成した後で、水素または窒素を含む雰囲気中で加
熱処理を施す工程を実施しても同様な効果が得られる。
さらに望ましくは、所定の形状に形成された半導体層上
に、水素を含有する第１の絶縁膜を形成する工程と、そ
の後に水素またはプラズマ化されることにより生成され
た水素を含む雰囲気中で加熱処理を施す工程を行う工程
と、第１の絶縁膜に密接して第２の絶縁膜を形成する工
程と、その後にその後に水素またはプラズマ化されるこ
とにより生成された水素を含む雰囲気中で加熱処理を施
す工程を行い、さらに第２の絶縁膜上に水素を含有する
第３の絶縁膜を形成した後で、水素または窒素を含む雰
囲気中で加熱処理を施す工程を実施しても同様な効果が
得られる。
に、水素を含有する第１の絶縁膜を形成する工程と、そ
の後に水素またはプラズマ化されることにより生成され
た水素を含む雰囲気中で加熱処理を施す工程を行い、さ
らに第１の絶縁膜上に水素を含有する第３の絶縁膜を形
成した後で、水素または窒素を含む雰囲気中で加熱処理
を施す工程を実施しすることにより同様の効果が得られ
る。また他の方法として、所定の形状に形成された半導
体層上に、水素を含有する第１の絶縁膜を形成する工程
と、その後に水素またはプラズマ化されることにより生
成された水素を含む雰囲気中で加熱処理を施す工程を行
い、さらに第１の絶縁膜上に水素を含有する第３の絶縁
膜を形成した後で、水素または窒素を含む雰囲気中で加
熱処理を施す工程を実施しても同様な効果が得られる。
さらに望ましくは、所定の形状に形成された半導体層上
に、水素を含有する第１の絶縁膜を形成する工程と、そ
の後に水素またはプラズマ化されることにより生成され
た水素を含む雰囲気中で加熱処理を施す工程を行う工程
と、第１の絶縁膜に密接して第２の絶縁膜を形成する工
程と、その後にその後に水素またはプラズマ化されるこ
とにより生成された水素を含む雰囲気中で加熱処理を施
す工程を行い、さらに第２の絶縁膜上に水素を含有する
第３の絶縁膜を形成した後で、水素または窒素を含む雰
囲気中で加熱処理を施す工程を実施しても同様な効果が
得られる。
【０１２０】本発明の方法で水素化が行われた半導体層
を用いて作製されたＴＦＴはきわめて優れた特性を示
し、このようなＴＦＴはまざまな半導体装置に広く適用
することができる。
を用いて作製されたＴＦＴはきわめて優れた特性を示
し、このようなＴＦＴはまざまな半導体装置に広く適用
することができる。
【図１】 ＴＦＴの作製工程を示す断面図。
【図２】 ＴＦＴの作製工程を示す断面図、ＣＭＯＳ回
路の上面図。
路の上面図。
【図３】 アクティブマトリクス基板の作製工程を示す
断面図。
断面図。
【図４】 アクティブマトリクス基板の作製工程を示す
断面図。
断面図。
【図５】 アクティブマトリクス基板の作製工程を示す
断面図。
断面図。
【図６】 アクティブマトリクス型液晶表示装置の断面
図。
図。
【図７】 アクティブマトリクス基板の斜視図。
【図８】 画素部の上面図、ＣＭＯＳ回路の上面図。
【図９】 本発明の実施形態を説明する図。
【図１０】 窒酸化シリコン膜の含有水素濃度が熱処理
により変化することを示すグラフ。
により変化することを示すグラフ。
【図１１】 ＴＦＴの作製工程を示す断面図。
【図１２】 ＴＦＴの作製工程を示す断面図。
【図１３】 ＴＦＴの作製工程を示す断面図。
【図１４】 画素部の断面図、および上面図。
【図１５】 本発明の実施形態を説明する図。
【図１６】 ＥＬパネルの回路図、断面構造図。
【図１７】 半導体装置の一例を示す図。
【図１８】 半導体装置の一例を示す図。
【図１９】 投影型液晶表示装置の構成を示す図。
【図２０】 ＥＬ表示装置の構造を示す上面図及び断面
図。
図。
【図２１】 ＥＬ表示装置の画素部の断面図。
【図２２】 ＥＬ表示装置の画素部の上面図と回路図。
【図２３】 ＥＬ表示装置の画素部の回路図の例。
３０１・・基板 ３０２・・下地膜 ３０３〜３０５・・半導体層 ３０６・・ゲート絶縁膜 ３２５、３４０、３４１、３４２・・ゲート電極 ３２７・・ゲート配線 ３２８、３２９・・引き回し配線 ３４３・・保持容量電極 ３５８・・第１の絶縁膜 ３５９・・第２の絶縁膜 ３６５・・第３の絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒井 康行 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 5F110 AA19 AA30 BB02 BB04 BB09 CC02 CC08 DD02 DD15 DD17 EE01 EE04 EE09 EE14 EE15 EE23 EE44 FF04 FF07 FF09 FF30 GG01 GG02 GG03 GG04 GG25 GG45 HJ01 HJ17 HJ22 HJ23 HL04 HL06 HL12 HL23 HM15 NN03 NN04 NN14 NN22 NN24 NN27 NN28 NN35 NN73 NN78 PP01 PP03 PP04 PP34 PP35 QQ08 QQ09 QQ12 QQ25
Claims (32)
- 【請求項１】基板上に所定の形状で形成された半導体層
上に水素を含有する第１の絶縁膜を形成する第１の成膜
工程と、 前記第１の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程とを有することを特徴とする半導体装置の
作製方法。 - 【請求項２】基板上に所定の形状で形成された半導体層
上に水素を含有する第１の絶縁膜を形成する第１の成膜
工程と、 前記第１の絶縁膜に密接して第２の絶縁膜を形成する第
２の成膜工程と、 前記第２の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程とを有することを特徴とする半導体装置の
作製方法。 - 【請求項３】基板上に所定の形状で形成された半導体層
上に水素を含有する第１の絶縁膜を形成する第１の成膜
工程と、 前記第１の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程と、 前記第１の絶縁膜に密接して第２の絶縁膜を形成する第
２の成膜工程と、 前記第２の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程とを特徴とする半導体装置の作製方法。 - 【請求項４】基板上に所定の形状で形成された半導体層
上に水素を含有する第１の絶縁膜を形成する第１の成膜
工程と、 前記第１の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程と、 前記第１の絶縁膜に接して水素を含有する第３の絶縁膜
を形成する第３の成膜工程と、 前記第３の成膜工程の後に水素または窒素を含む雰囲気
中で加熱処理を施す工程とを有することを特徴とする半
導体装置の作製方法。 - 【請求項５】基板上に所定の形状に形成された半導体層
上に水素を含有する第１の絶縁膜を形成する第１の成膜
工程と、 前記第１の絶縁膜に密接して第２の絶縁膜を形成する第
２の成膜工程と、 前記第２の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程と、 前記第２の絶縁膜に接して水素を含有する第３の絶縁膜
を形成する第３の成膜工程と、 前記第３の成膜工程の後に水素または窒素を含む雰囲気
中で加熱処理を施す工程とを有することを特徴とする半
導体装置の作製方法。 - 【請求項６】基板上に所定の形状で形成された半導体層
上に水素を含有する第１の絶縁膜を形成する第１の成膜
工程と、 前記第１の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程と、 前記第１の絶縁膜に密接して第２の絶縁膜を形成する第
２の成膜工程と、 前記第２の成膜工程の後に水素雰囲気中またはプラズマ
化することにより生成された水素を含む雰囲気中で加熱
処理する工程と、 前記第２の絶縁膜に接して水素を含有する第３の絶縁膜
を形成する第３の成膜工程と、 前記第３の成膜工程の後に水素または窒素を含む雰囲気
中で加熱処理を施す工程とを有することを特徴とする半
導体装置の作製方法。 - 【請求項７】請求項１乃至請求項６のいずれか一項にお
いて、前記第１の絶縁膜が、窒酸化シリコン膜から形成
されることを特徴とする半導体装置の作製方法。 - 【請求項８】請求項２または請求項３、または請求項５
または請求項６のいずれか一項において、前記第２の絶
縁膜が、窒酸化シリコン膜から形成されることを特徴と
する半導体装置の作製方法。 - 【請求項９】請求項４乃至請求項６のいずれか一項にお
いて、前記第３の絶縁膜が、窒酸化シリコン膜または窒
化シリコン膜から形成されることを特徴とする半導体装
置の作製方法。 - 【請求項１０】請求項７において、第１の絶縁膜、第２
の絶縁膜、第３の絶縁膜に含まれるそれぞれの含有炭素
濃度が２×１０19ｃｍ-3以下であることを特徴とする半
導体装置の作製方法。 - 【請求項１１】基板上に所定の形状で形成された半導体
層上にシラン、亜酸化窒素、アンモニアから第１の窒酸
化シリコン膜を形成する第１の成膜工程と、 前記第１の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程とを有することを特徴とする半導体装置
の作製方法。 - 【請求項１２】基板上に所定の形状で形成された半導体
層上にシラン、亜酸化窒素、アンモニアから第１の窒酸
化シリコン膜を形成する第１の成膜工程と、 前記第１の窒酸化シリコン膜に密接してシラン、亜酸化
窒素から第２の窒酸化シリコン膜を形成する第２の成膜
工程と、 前記第２の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程とを有することを特徴とする半導体装置
の作製方法。 - 【請求項１３】基板上に所定の形状で形成された半導体
層上にシラン、亜酸化窒素、アンモニアから第１の窒酸
化シリコン膜を形成する第１の成膜工程と、 前記第１の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程と、 前記第１の窒酸化シリコン膜に密接してシラン、亜酸化
窒素から第２の窒酸化シリコン膜を形成する第２の成膜
工程と、 前記第２の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程とを有することを特徴とする半導体装置
の作製方法。 - 【請求項１４】基板上に所定の形状で形成された半導体
層上にシラン、亜酸化窒素、アンモニアから第１の窒酸
化シリコン膜を形成する第１の成膜工程と、 前記第１の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程と、 前記第１の窒酸化シリコン膜に接して水素を含有する第
３の絶縁膜を形成する第３の成膜工程と、 前記第３の成膜工程の後に水素または窒素を含む雰囲気
中で加熱処理を施す工程とを有することを特徴とする半
導体装置の作製方法。 - 【請求項１５】基板上に所定の形状で形成された半導体
層上にシラン、亜酸化窒素、アンモニアから第１の窒酸
化シリコン膜を形成する第１の成膜工程と、 前記第１の窒酸化シリコン膜に密接してシラン、亜酸化
窒素から第２の窒酸化シリコン膜を形成する第２の成膜
工程と、 前記第２の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程と、 前記第２の窒酸化シリコン膜に接して水素を含有する第
３の絶縁膜を形成する第３の成膜工程と、 前記第３の成膜工程の後に水素または窒素を含む雰囲気
中で加熱処理を施す工程とを有することを特徴とする半
導体装置の作製方法。 - 【請求項１６】基板上に所定の形状で形成された半導体
層上にシラン、亜酸化窒素、アンモニアから第１の窒酸
化シリコン膜を形成する第１の成膜工程と、 前記第１の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程と、 前記第１の窒酸化シリコン膜に密接してシラン、亜酸化
窒素から第２の窒酸化シリコン膜を形成する第２の成膜
工程と、 前記第２の成膜工程の後に水素雰囲気中、またはプラズ
マ化することにより生成された水素を含む雰囲気中で加
熱処理する工程と、 前記第２の窒酸化シリコン膜に接して水素を含有する第
３の絶縁膜を形成する第３の成膜工程と、 前記第３の成膜工程の後に水素または窒素を含む雰囲気
中で加熱処理を施す工程とを有することを特徴とする半
導体装置の作製方法。 - 【請求項１７】請求項１４乃至請求項１６のいずれか一
項において、第３の絶縁膜がシラン、亜酸化窒素、アン
モニアから形成される窒酸化シリコン膜、またはシラ
ン、アンモニア、窒素から形成される窒化シリコン膜で
あることを特徴とする半導体装置の作製方法。 - 【請求項１８】請求項１１乃至請求項１６のいずれか一
項において、第１の窒酸化シリコン膜に含まれる炭素濃
度が２×１０19ｃｍ-3以下であることを特徴とする半導
体装置の作製方法。 - 【請求項１９】請求項１２または請求項１３において、
第２の窒酸化シリコン膜に含まれる炭素濃度が２×１０
19ｃｍ-3以下であることを特徴とする半導体装置の作製
方法。 - 【請求項２０】請求項１５または請求項１６において、
第２の窒酸化シリコン膜に含まれる炭素濃度が２×１０
19ｃｍ-3以下であることを特徴とする半導体装置の作製
方法。 - 【請求項２１】請求項１７において、第３の絶縁膜に含
まれる炭素濃度が２×１０19ｃｍ-3以下であることを特
徴とする半導体装置の作製方法。 - 【請求項２２】請求項１乃至請求項２１のいずれか一項
において、前記半導体装置は液晶表示装置、ＥＬ表示装
置、またはイメージセンサであることを特徴とする半導
体装置の作製方法。 - 【請求項２３】請求項１乃至請求項２２のいずれか一項
において、前記半導体装置は携帯電話、ビデオカメラ、
モバイルコンピュータ、ヘッドマウントディスプレイ、
プロジェクター、携帯書籍、デジタルカメラ、パーソナ
ルコンピュータ、ＤＶＤプレーヤーから選ばれた一つで
あることを特徴とする半導体装置の作製方法。 - 【請求項２４】所定の形状に形成された半導体層上に、 含有水素濃度が１atomic％以上３０atomic％未満であ
り、かつ、含有窒素濃度が１０atomic％以上２５atomic
％未満である窒酸化シリコン膜から成る第１の絶縁膜
と、 前記第１の絶縁膜に接し、含有水素濃度が１atomic％以
上３０atomic％未満であり、かつ、含有窒素濃度が１０
atomic％以上２５atomic％未満である窒酸化シリコン
膜、または含有水素濃度が１atomic％以上３０atomic％
未満である窒化シリコン膜から成る第３の絶縁膜とを有
することを特徴とする半導体装置。 - 【請求項２５】所定の形状に形成された半導体層上に、 水素を１atomic％以上３０atomic％未満含み、かつ含有
窒素濃度が１０atomic％以上２５atomic％未満である窒
酸化シリコン膜から成る第１の絶縁膜と、 前記第１の絶縁膜に接し、含有窒素濃度が１０atomic％
未満である窒酸化シリコン膜から成る第２の絶縁膜と、 前記第２の絶縁膜に接し、含有水素濃度が１atomic％以
上３０atomic％未満含み、かつ含有窒素濃度が１０atom
ic％以上２５atomic％未満である窒酸化シリコン膜、ま
たは含有水素濃度が１atomic％以上３０atomic％未満含
む窒化シリコン膜から成る第３の絶縁膜とを有すること
を特徴とする半導体装置。 - 【請求項２６】所定の形状に形成された半導体層に接し
て形成されたゲート絶縁膜と該ゲート絶縁膜上の所定の
位置に形成されたゲート電極とを有する半導体装置にお
いて、 前記ゲート絶縁膜とゲート電極に接して形成され、水素
を１atomic％以上３０atomic％未満含み、かつ含有窒素
濃度が１０atomic％以上２５atomic％未満である窒酸化
シリコン膜から成る第１の絶縁膜と、 前記第１の絶縁膜に接し、含有水素濃度が１atomic％以
上３０atomic％未満含み、かつ含有窒素濃度が１０atom
ic％以上２５atomic％未満である窒酸化シリコン膜、ま
たは含有水素濃度が１atomic％以上３０atomic％未満含
む窒化シリコン膜から成る第３の絶縁膜とを有すること
を特徴とする半導体装置。 - 【請求項２７】所定の形状に形成された半導体層に接し
て形成されたゲート絶縁膜と該ゲート絶縁膜上の所定の
位置に形成されたゲート電極とを有する半導体装置にお
いて、 前記ゲート絶縁膜とゲート電極に接して形成され、水素
を１atomic％以上３０atomic％未満含み、かつ含有窒素
濃度が１０atomic％以上２５atomic％未満である窒酸化
シリコン膜から成る第１の絶縁膜と、 前記第１の絶縁膜に接し、含有窒素濃度が１０atomic％
未満である窒酸化シリコン膜から成る第２の絶縁膜と、 前記第２の絶縁膜に接し、含有水素濃度が１atomic％以
上３０atomic％未満含み、かつ含有窒素濃度が１０atom
ic％以上２５atomic％未満である窒酸化シリコン膜、ま
たは含有水素濃度が１atomic％以上３０atomic％未満含
む窒化シリコン膜から成る第３の絶縁膜とを有すること
を特徴とする半導体装置。 - 【請求項２８】請求項２４乃至請求項２７のいずれか一
項において、第１の絶縁膜に含まれる炭素濃度が２×１
０19ｃｍ-3以下であることを特徴とする半導体装置。 - 【請求項２９】請求項２４乃至請求項２７のいずれか一
項において、第３の絶縁膜に含まれる炭素濃度が２×１
０19ｃｍ-3以下であることを特徴とする半導体装置。 - 【請求項３０】請求項２５または請求項２７において、
第２の絶縁膜に含まれる炭素濃度が２×１０19ｃｍ-3以
下であることを特徴とする半導体装置。 - 【請求項３１】請求項２４乃至請求項３０のいずれか一
項において、前記半導体装置は液晶表示装置、ＥＬ表示
装置、またはイメージセンサであることを特徴とする半
導体装置。 - 【請求項３２】請求項２４乃至請求項３１のいずれか一
項において、前記半導体装置は携帯電話、ビデオカメ
ラ、モバイルコンピュータ、ヘッドマウントディスプレ
イ、プロジェクター、携帯書籍、デジタルカメラ、パー
ソナルコンピュータ、ＤＶＤプレーヤーから選ばれた一
つであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017726A JP4493778B2 (ja) | 1999-01-26 | 2000-01-26 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-17753 | 1999-01-26 | ||
| JP1775399 | 1999-01-26 | ||
| JP2000017726A JP4493778B2 (ja) | 1999-01-26 | 2000-01-26 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000286426A true JP2000286426A (ja) | 2000-10-13 |
| JP2000286426A5 JP2000286426A5 (ja) | 2007-03-08 |
| JP4493778B2 JP4493778B2 (ja) | 2010-06-30 |
Family
ID=26354311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017726A Expired - Fee Related JP4493778B2 (ja) | 1999-01-26 | 2000-01-26 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4493778B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208478A (ja) * | 2000-12-23 | 2002-07-26 | Lg Philips Lcd Co Ltd | 電界発光素子 |
| JP2002311857A (ja) * | 2001-01-17 | 2002-10-25 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2007095618A (ja) * | 2005-09-30 | 2007-04-12 | Casio Comput Co Ltd | 表示パネル |
| KR100740930B1 (ko) * | 2000-10-26 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| SG138446A1 (en) * | 2003-03-13 | 2008-01-28 | Nec Lcd Technologies Ltd | Thin film transistor and method for manufacturing same |
| KR100879039B1 (ko) | 2006-03-08 | 2009-01-15 | 미쓰비시덴키 가부시키가이샤 | 박막 트랜지스터 장치 및 그 제조방법 |
| US7808002B2 (en) | 2001-01-17 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| KR101776655B1 (ko) * | 2010-07-01 | 2017-09-11 | 삼성디스플레이 주식회사 | 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치 |
-
2000
- 2000-01-26 JP JP2000017726A patent/JP4493778B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740930B1 (ko) * | 2000-10-26 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2002208478A (ja) * | 2000-12-23 | 2002-07-26 | Lg Philips Lcd Co Ltd | 電界発光素子 |
| US7495390B2 (en) | 2000-12-23 | 2009-02-24 | Lg Display Co., Ltd. | Electro-luminescence device with improved thermal conductivity |
| US8952385B1 (en) | 2001-01-17 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9171896B2 (en) | 2001-01-17 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US10263059B2 (en) | 2001-01-17 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9911801B2 (en) | 2001-01-17 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7808002B2 (en) | 2001-01-17 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9679955B2 (en) | 2001-01-17 | 2017-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9324775B2 (en) | 2001-01-17 | 2016-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8039853B2 (en) | 2001-01-17 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2002311857A (ja) * | 2001-01-17 | 2002-10-25 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8237179B2 (en) | 2001-01-17 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8546825B2 (en) | 2001-01-17 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8779431B2 (en) | 2001-01-17 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
| SG138446A1 (en) * | 2003-03-13 | 2008-01-28 | Nec Lcd Technologies Ltd | Thin film transistor and method for manufacturing same |
| JP4640085B2 (ja) * | 2005-09-30 | 2011-03-02 | カシオ計算機株式会社 | 表示パネル |
| US7830084B2 (en) | 2005-09-30 | 2010-11-09 | Casio Computer Co., Ltd. | Display panel |
| JP2007095618A (ja) * | 2005-09-30 | 2007-04-12 | Casio Comput Co Ltd | 表示パネル |
| KR100879039B1 (ko) | 2006-03-08 | 2009-01-15 | 미쓰비시덴키 가부시키가이샤 | 박막 트랜지스터 장치 및 그 제조방법 |
| KR101776655B1 (ko) * | 2010-07-01 | 2017-09-11 | 삼성디스플레이 주식회사 | 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4493778B2 (ja) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573195B1 (en) | Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere | |
| US9910334B2 (en) | Semiconductor device and fabrication method thereof | |
| US9235095B2 (en) | Semiconductor device comprising a second organic film over a third insulating film wherein the second organic film overlaps with a channel formation region and a second conductive film | |
| US6936844B1 (en) | Semiconductor device having a gate wiring comprising laminated wirings | |
| US6777255B2 (en) | Electro-optical device and manufacturing method thereof | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| US6380558B1 (en) | Semiconductor device and method of fabricating the same | |
| KR20020089316A (ko) | 반도체 장치의 제작방법 | |
| JP2000299469A (ja) | 半導体装置およびその作製方法 | |
| JP2000340801A (ja) | 半導体装置およびその作製方法 | |
| JP4493778B2 (ja) | 半導体装置の作製方法 | |
| JP2001196597A (ja) | 半導体装置およびその作製方法 | |
| JP4986332B2 (ja) | 半導体装置の作製方法 | |
| JP4850326B2 (ja) | 半導体装置の作製方法 | |
| JP5244274B2 (ja) | 半導体装置の作製方法 | |
| JP2001210832A (ja) | 半導体装置及びその作製方法 | |
| JP2000216398A (ja) | 半導体装置よびその作製方法 | |
| JP2001053286A (ja) | 半導体膜およびその作製方法 | |
| JP2001015764A (ja) | 半導体装置およびその作製方法 | |
| JP2000357799A (ja) | 半導体装置およびその作製方法 | |
| JP4302357B2 (ja) | 半導体装置の作製方法 | |
| JP2000243974A (ja) | 半導体装置およびその作製方法 | |
| JP2001274412A (ja) | 半導体装置の作製方法 | |
| JP2001274405A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |