JPH1079510A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1079510A JPH1079510A JP8232351A JP23235196A JPH1079510A JP H1079510 A JPH1079510 A JP H1079510A JP 8232351 A JP8232351 A JP 8232351A JP 23235196 A JP23235196 A JP 23235196A JP H1079510 A JPH1079510 A JP H1079510A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- interlayer insulating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 35
- 229920005989 resin Polymers 0.000 claims abstract description 5
- 239000011347 resin Substances 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005575 poly(amic acid) Polymers 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000002952 polymeric resin Substances 0.000 claims description 4
- 229920003002 synthetic resin Polymers 0.000 claims description 4
- 150000003949 imides Chemical group 0.000 claims 3
- 239000000758 substrate Substances 0.000 abstract description 16
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 125000005462 imide group Chemical group 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 140
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000003949 trap density measurement Methods 0.000 description 8
- 239000010407 anodic oxide Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000006358 imidation reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
Abstract
(57)【要約】
【課題】 液晶表示装置におけるマトリクス回路部を構
成する薄膜トランジスタにおいて、スループットの劣化
による生産性の低下を招くことなく、活性層及びソー
ス，ドレイン領域を構成する多結晶シリコン膜のトラッ
プ密度を低減する。 【解決手段】 透明基板１０１上に配置されるＴＦＴ１
００の表面を覆う層間絶縁膜１０８として、ポリイミ
ド，あるいはポリアミック酸等の有機絶縁材料の塗布，
及びその焼成処理により形成した有機絶縁膜を用いた。
成する薄膜トランジスタにおいて、スループットの劣化
による生産性の低下を招くことなく、活性層及びソー
ス，ドレイン領域を構成する多結晶シリコン膜のトラッ
プ密度を低減する。 【解決手段】 透明基板１０１上に配置されるＴＦＴ１
００の表面を覆う層間絶縁膜１０８として、ポリイミ
ド，あるいはポリアミック酸等の有機絶縁材料の塗布，
及びその焼成処理により形成した有機絶縁膜を用いた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にガラスなどの透明絶縁性基板上
に形成された薄膜トランジスタ等の、アクティブマトリ
クス型液晶表示装置等に利用できる半導体装置、及びそ
の製造する方法に関するものである。
の製造方法に関し、特にガラスなどの透明絶縁性基板上
に形成された薄膜トランジスタ等の、アクティブマトリ
クス型液晶表示装置等に利用できる半導体装置、及びそ
の製造する方法に関するものである。
【０００２】
【従来の技術】ＭＯＳ型の薄膜トランジスタ（以下、Ｍ
ＯＳ−ＴＦＴと略記する。）については、その活性層を
多結晶シリコン膜で構成した場合には、非結晶シリコン
膜で構成した場合に比べてキャリアの実効移動度μを大
きくすることができ、また、その製造工程で高温プロセ
スを使用することができるといった利点がある。
ＯＳ−ＴＦＴと略記する。）については、その活性層を
多結晶シリコン膜で構成した場合には、非結晶シリコン
膜で構成した場合に比べてキャリアの実効移動度μを大
きくすることができ、また、その製造工程で高温プロセ
スを使用することができるといった利点がある。
【０００３】しかしながら、一方では、上記のように活
性層を多結晶シリコン膜で構成した場合、多結晶シリコ
ン膜中には多数のトラップが存在することから、ＭＯＳ
−ＴＦＴのしきい値電圧ＶTが大きくなり、また、ＭＯ
Ｓ−ＴＦＴの動作に要するゲート電圧が大きくなるとい
った欠点が生ずることも知られている。
性層を多結晶シリコン膜で構成した場合、多結晶シリコ
ン膜中には多数のトラップが存在することから、ＭＯＳ
−ＴＦＴのしきい値電圧ＶTが大きくなり、また、ＭＯ
Ｓ−ＴＦＴの動作に要するゲート電圧が大きくなるとい
った欠点が生ずることも知られている。
【０００４】ところで、上述したような多結晶シリコン
膜におけるトラップ密度を減少させるためには、次のよ
うな方法が用いられている。
膜におけるトラップ密度を減少させるためには、次のよ
うな方法が用いられている。
【０００５】すなわち、その方法とは、ＭＯＳ−ＴＦＴ
を形成した後、該ＴＦＴ上にプラズマＣＶＤ法により水
素を含むプラズマ窒化シリコン膜を形成し、次いでアニ
ールを行うというものである（特公平４−５７０９８号
公報参照）。
を形成した後、該ＴＦＴ上にプラズマＣＶＤ法により水
素を含むプラズマ窒化シリコン膜を形成し、次いでアニ
ールを行うというものである（特公平４−５７０９８号
公報参照）。
【０００６】図３は、この公報に開示された半導体装置
の構成例を示しており、ここでは、半導体装置はアクテ
ィブマトリクス型液晶表示装置に適用されたものであ
る。図３（ａ）は、該液晶表示装置におけるマトリクス
回路部を構成するＴＦＴ部分を示す平面図、図３（ｂ）
は図３（ａ）のＣ−Ｃ’線部分の構造を示す断面図であ
る。
の構成例を示しており、ここでは、半導体装置はアクテ
ィブマトリクス型液晶表示装置に適用されたものであ
る。図３（ａ）は、該液晶表示装置におけるマトリクス
回路部を構成するＴＦＴ部分を示す平面図、図３（ｂ）
は図３（ａ）のＣ−Ｃ’線部分の構造を示す断面図であ
る。
【０００７】図において、３００は上記液晶表示装置に
おけるマトリクス回路部を構成するＴＦＴであり、上記
液晶表示装置を構成するガラス基板３０１上には、各Ｔ
ＦＴに対応して遮光膜３０２が形成され、各遮光膜３０
２上にはこれを覆うように絶縁膜３０３が形成されてい
る。この絶縁膜３０３上の各ＴＦＴ形成部分には、該Ｔ
ＦＴを構成する半導体層３０４が形成され、該半導体層
３０４は、チャネル領域３０４ａ、ソース領域３０４ｂ
1及びドレイン領域３０４ｂ2を有している。
おけるマトリクス回路部を構成するＴＦＴであり、上記
液晶表示装置を構成するガラス基板３０１上には、各Ｔ
ＦＴに対応して遮光膜３０２が形成され、各遮光膜３０
２上にはこれを覆うように絶縁膜３０３が形成されてい
る。この絶縁膜３０３上の各ＴＦＴ形成部分には、該Ｔ
ＦＴを構成する半導体層３０４が形成され、該半導体層
３０４は、チャネル領域３０４ａ、ソース領域３０４ｂ
1及びドレイン領域３０４ｂ2を有している。
【０００８】また、この半導体層３０４上には、これを
覆うようＳｉＯ2等からなるゲート絶縁膜３０５が形成
されており、該ゲート絶縁膜３０５上には、表面が陽極
酸化膜３０７で覆われたゲート電極３０６が、上記チャ
ネル領域３０４ａと対向するよう形成されている。さら
に上記ゲート電極３０６上にはこれらを覆うよう全面に
層間絶縁膜３０８が形成され、この層間絶縁膜３０８上
の、上記ソース領域３０４ｂ1，ドレイン領域３０４ｂ2
に対応する部分にはソース電極３０９及びドレイン電極
３１０が形成されている。
覆うようＳｉＯ2等からなるゲート絶縁膜３０５が形成
されており、該ゲート絶縁膜３０５上には、表面が陽極
酸化膜３０７で覆われたゲート電極３０６が、上記チャ
ネル領域３０４ａと対向するよう形成されている。さら
に上記ゲート電極３０６上にはこれらを覆うよう全面に
層間絶縁膜３０８が形成され、この層間絶縁膜３０８上
の、上記ソース領域３０４ｂ1，ドレイン領域３０４ｂ2
に対応する部分にはソース電極３０９及びドレイン電極
３１０が形成されている。
【０００９】上記ソース電極３０９及びドレイン電極３
１０は、ゲート絶縁膜３０５及び層間絶縁膜３０８を貫
通するコンタクトホール３１３を介して、ソース領域３
０４ｂ1，ドレイン領域３０４ｂ2に電気的に接続されて
いる。また、上記ドレイン電極３１０には、層間絶縁膜
３０８上に形成された透明な画素電極３１１が電気的に
接続されている。
１０は、ゲート絶縁膜３０５及び層間絶縁膜３０８を貫
通するコンタクトホール３１３を介して、ソース領域３
０４ｂ1，ドレイン領域３０４ｂ2に電気的に接続されて
いる。また、上記ドレイン電極３１０には、層間絶縁膜
３０８上に形成された透明な画素電極３１１が電気的に
接続されている。
【００１０】そして、このようにして形成されたＴＦＴ
上全面は、プラズマＣＶＤ装置を用いて形成されたＳｉ
Ｎx膜（パッシベーション膜）３１２により覆われてい
る。このＳｉＮx膜３１２は、水素を含むプラズマ窒化
シリコン膜を形成した後アニール処理を施したものであ
り、上記ＴＦＴを構成する半導体層３０４としての多結
晶シリコン膜は、その内部にプラズマ窒化シリコン膜に
含まれる水素が入り込んでそのトラップに付着すること
により、トラップ密度が減少したものとなっている。
上全面は、プラズマＣＶＤ装置を用いて形成されたＳｉ
Ｎx膜（パッシベーション膜）３１２により覆われてい
る。このＳｉＮx膜３１２は、水素を含むプラズマ窒化
シリコン膜を形成した後アニール処理を施したものであ
り、上記ＴＦＴを構成する半導体層３０４としての多結
晶シリコン膜は、その内部にプラズマ窒化シリコン膜に
含まれる水素が入り込んでそのトラップに付着すること
により、トラップ密度が減少したものとなっている。
【００１１】
【発明が解決しようとする課題】しかしながら、上記プ
ラズマＣＶＤ法により形成するＳｉＮx膜３１２は、ス
ループットが悪く、生産性が悪いため、このＳｉＮx膜
３１２をＴＦＴの全面に形成すると製造コストが高くな
るという問題があった。言い換えると、コスト低滅のた
めには製造工程数を削減する必要があり、上記のような
ＳｉＮx膜３１２を形成することはコスト低減の障害と
なる。
ラズマＣＶＤ法により形成するＳｉＮx膜３１２は、ス
ループットが悪く、生産性が悪いため、このＳｉＮx膜
３１２をＴＦＴの全面に形成すると製造コストが高くな
るという問題があった。言い換えると、コスト低滅のた
めには製造工程数を削減する必要があり、上記のような
ＳｉＮx膜３１２を形成することはコスト低減の障害と
なる。
【００１２】本発明は、上述のような問題点を解決する
ためになされたもので、製造工程数を削減しスループッ
トを向上させ、かつしきい値電圧ＶT及び動作に要する
ゲート電圧が十分に小さく、しかも実効移動度μが極め
て大きい、アクティブマトリクス型液晶表示装置に適用
可能な半導体装置およびその製造方法を得ることを目的
とする。
ためになされたもので、製造工程数を削減しスループッ
トを向上させ、かつしきい値電圧ＶT及び動作に要する
ゲート電圧が十分に小さく、しかも実効移動度μが極め
て大きい、アクティブマトリクス型液晶表示装置に適用
可能な半導体装置およびその製造方法を得ることを目的
とする。
【００１３】
【課題を解決するための手段】この発明（請求項１）に
係る半導体装置は、多結晶シリコン膜からなり、チャネ
ルが形成された活性層と、該活性層上にゲート絶縁膜を
介して配置されたゲート電極と、該活性層の、ゲート電
極の両側に配置されたソース領域及びドレイン領域と、
少なくとも該ゲート電極、ソース領域およびドレイン領
域上にこれらを覆うよう形成された層間絶縁膜とを備え
ている。そして上記層間絶縁膜は、その構造中にイミド
環を含む高分子樹脂から構成されている。そのことによ
り上記目的が達成される。
係る半導体装置は、多結晶シリコン膜からなり、チャネ
ルが形成された活性層と、該活性層上にゲート絶縁膜を
介して配置されたゲート電極と、該活性層の、ゲート電
極の両側に配置されたソース領域及びドレイン領域と、
少なくとも該ゲート電極、ソース領域およびドレイン領
域上にこれらを覆うよう形成された層間絶縁膜とを備え
ている。そして上記層間絶縁膜は、その構造中にイミド
環を含む高分子樹脂から構成されている。そのことによ
り上記目的が達成される。
【００１４】この発明（請求項２）は、請求項１記載の
半導体装置において、前記イミド環を含む高分子樹脂か
らなる層間絶縁膜の下層として化学気相成長法によって
形成された窒化シリコン膜を有するものである。
半導体装置において、前記イミド環を含む高分子樹脂か
らなる層間絶縁膜の下層として化学気相成長法によって
形成された窒化シリコン膜を有するものである。
【００１５】この発明（請求項３）は、請求項１または
２記載の半導体装置を製造する方法において、前記層間
絶縁膜の形成工程では、ポリアミック酸膜をその下地上
に形成し、その後該ポリアミック酸膜を加熱してイミド
化するようにしたものである。
２記載の半導体装置を製造する方法において、前記層間
絶縁膜の形成工程では、ポリアミック酸膜をその下地上
に形成し、その後該ポリアミック酸膜を加熱してイミド
化するようにしたものである。
【００１６】この発明（請求項４）は、請求項１または
２記載の半導体装置を製造する方法において、前記層間
絶縁膜の形成工程では、ポリアミック酸またはポリイミ
ドからなる膜を形成した後、該膜を２５０〜４５０℃の
温度で焼成するようにしたものである。
２記載の半導体装置を製造する方法において、前記層間
絶縁膜の形成工程では、ポリアミック酸またはポリイミ
ドからなる膜を形成した後、該膜を２５０〜４５０℃の
温度で焼成するようにしたものである。
【００１７】この発明（請求項５）は、請求項４記載の
半導体装置の製造方法において、前記層間絶縁膜の形成
工程における焼成処理を、水素雰囲気中で行うようにし
たものである。
半導体装置の製造方法において、前記層間絶縁膜の形成
工程における焼成処理を、水素雰囲気中で行うようにし
たものである。
【００１８】この発明（請求項６）は、請求項４記載の
半導体装置の製造方法において、前記層間絶縁膜の形成
工程にて前記焼成処理を行う際、被処理部材に波長λが
２００ｎｍ以下の光を照射するようにしたものである。
半導体装置の製造方法において、前記層間絶縁膜の形成
工程にて前記焼成処理を行う際、被処理部材に波長λが
２００ｎｍ以下の光を照射するようにしたものである。
【００１９】以下、本発明の作用について説明する。
【００２０】本発明（請求項１）においては、透明基板
上に配置されるＴＦＴの表面を覆う層間絶縁膜として、
有機絶縁材料の塗布，及びその焼成処理により形成し
た、イミド環を含む有機絶縁膜を用いるので、その焼成
工程で、例えばＴＦＴの活性層を構成する多結晶シリコ
ン膜の水素化を行い、多結晶シリコン膜のトラップ密度
を低減することができる。
上に配置されるＴＦＴの表面を覆う層間絶縁膜として、
有機絶縁材料の塗布，及びその焼成処理により形成し
た、イミド環を含む有機絶縁膜を用いるので、その焼成
工程で、例えばＴＦＴの活性層を構成する多結晶シリコ
ン膜の水素化を行い、多結晶シリコン膜のトラップ密度
を低減することができる。
【００２１】また、上記有機絶縁膜は、プラズマＣＶＤ
装置などで形成するＳｉＮX膜に比べて生産性がよく、
製造工程の削減を図ることができ、これにより製造コス
トの低減を図ることができる。
装置などで形成するＳｉＮX膜に比べて生産性がよく、
製造工程の削減を図ることができ、これにより製造コス
トの低減を図ることができる。
【００２２】この発明（請求項２）においては、前記イ
ミド環を含む高分子樹脂からなる層間絶縁膜の下層とし
て化学気相成長法によって形成された窒化シリコン膜を
有するので、上記高分子樹脂の溶剤により半導体層が悪
影響を受けるのを回避できる。
ミド環を含む高分子樹脂からなる層間絶縁膜の下層とし
て化学気相成長法によって形成された窒化シリコン膜を
有するので、上記高分子樹脂の溶剤により半導体層が悪
影響を受けるのを回避できる。
【００２３】この発明（請求項３）においては、前記層
間絶縁膜の形成工程では、ポリアミック酸膜をその下地
上に形成し、その後該ポリアミック酸膜を加熱してイミ
ド化するので、ポリアミック酸の溶剤の蒸発と、イミド
化とを同時に行うことができる。
間絶縁膜の形成工程では、ポリアミック酸膜をその下地
上に形成し、その後該ポリアミック酸膜を加熱してイミ
ド化するので、ポリアミック酸の溶剤の蒸発と、イミド
化とを同時に行うことができる。
【００２４】この発明（請求項４）においては、前記層
間絶縁膜の形成工程では、ポリアミック酸またはポリイ
ミドからなる膜を形成した後、該膜を２５０〜４５０℃
の温度で焼成するので、該焼成処理の際の熱の、例えば
ＴＦＴの活性層への悪影響を小さく抑えることができ
る。
間絶縁膜の形成工程では、ポリアミック酸またはポリイ
ミドからなる膜を形成した後、該膜を２５０〜４５０℃
の温度で焼成するので、該焼成処理の際の熱の、例えば
ＴＦＴの活性層への悪影響を小さく抑えることができ
る。
【００２５】この発明（請求項５）においては、前記層
間絶縁膜の形成工程における焼成処理を、水素雰囲気中
で行うようにしたので、例えばＴＦＴの活性層を構成す
る多結晶シリコンの水素化を効果的に行うことができ
る。
間絶縁膜の形成工程における焼成処理を、水素雰囲気中
で行うようにしたので、例えばＴＦＴの活性層を構成す
る多結晶シリコンの水素化を効果的に行うことができ
る。
【００２６】この発明（請求項６）においては、前記層
間絶縁膜の形成工程にて前記焼成処理を行う際、被処理
部材に波長λが２００ｎｍ以下の光を照射するようにし
たので、光アシストにより、例えばＴＦＴの活性層を構
成する多結晶シリコンの水素化を効果的に行うことがで
きる。
間絶縁膜の形成工程にて前記焼成処理を行う際、被処理
部材に波長λが２００ｎｍ以下の光を照射するようにし
たので、光アシストにより、例えばＴＦＴの活性層を構
成する多結晶シリコンの水素化を効果的に行うことがで
きる。
【００２７】
【発明の実施の形態】まず、本発明の基本原理について
説明する。本発明では、チャネル及びソース，ドレイン
領域が形成される、多結晶シリコン膜からなる活性層
と、該活性層上に形成される層間絶縁膜とを備え、該層
間絶縁膜を、ポリイミドまたはポリアミック酸溶液をス
ピンコートで塗布し焼成したものとしている。
説明する。本発明では、チャネル及びソース，ドレイン
領域が形成される、多結晶シリコン膜からなる活性層
と、該活性層上に形成される層間絶縁膜とを備え、該層
間絶縁膜を、ポリイミドまたはポリアミック酸溶液をス
ピンコートで塗布し焼成したものとしている。
【００２８】従って、上記焼成処理を水素雰囲気中で行
うと多結晶シリコン膜中のトラップ密度を効果的に減少
させることができる。
うと多結晶シリコン膜中のトラップ密度を効果的に減少
させることができる。
【００２９】また、上記焼成処理を３００℃付近の温度
で行うことにより、または上記焼成処理を波長λ（＝２
００ｎｍ）以下の紫外光を、塗布したポリイミド、ある
いはポリアミック酸の膜に照射しつつ行うことにより、
ポリイミド、ポリアミック酸の側鎖中の水素基を多結晶
シリコン膜中に取り込むことができ、上記と同様、多結
晶シリコン膜中のトラップ密度を効果的に減少させるこ
とができる。
で行うことにより、または上記焼成処理を波長λ（＝２
００ｎｍ）以下の紫外光を、塗布したポリイミド、ある
いはポリアミック酸の膜に照射しつつ行うことにより、
ポリイミド、ポリアミック酸の側鎖中の水素基を多結晶
シリコン膜中に取り込むことができ、上記と同様、多結
晶シリコン膜中のトラップ密度を効果的に減少させるこ
とができる。
【００３０】また、上記焼成処理により、多結晶シリコ
ンからなる活性層におけるソース領域およびドレイン領
域を同時に活性化することができる。
ンからなる活性層におけるソース領域およびドレイン領
域を同時に活性化することができる。
【００３１】この結果、本発明では、しきい値電圧ＶT
及び動作に要するゲート電圧が十分小さく、かつ実効移
動度μが極めて大きい、アクティブマトリクス型液晶表
示装置に適用可能なＴＦＴを得ることができる。
及び動作に要するゲート電圧が十分小さく、かつ実効移
動度μが極めて大きい、アクティブマトリクス型液晶表
示装置に適用可能なＴＦＴを得ることができる。
【００３２】以下、本発明の実施形態について説明す
る。なお、本発明は、以下に述べる実施形態に限定され
るものではない。
る。なお、本発明は、以下に述べる実施形態に限定され
るものではない。
【００３３】図１は本発明の一実施形態による半導体装
置を説明するための図である。ここでは、この半導体装
置はアクティブマトリクス型液晶表示装置に適用された
ものであり、図１（ａ）は、液晶表示装置におけるマト
リクス回路部を構成するＴＦＴ部分を示す平面図、図１
（ｂ）は図１（ａ）のＡ−Ａ’線部分の構造を示す断面
図である。
置を説明するための図である。ここでは、この半導体装
置はアクティブマトリクス型液晶表示装置に適用された
ものであり、図１（ａ）は、液晶表示装置におけるマト
リクス回路部を構成するＴＦＴ部分を示す平面図、図１
（ｂ）は図１（ａ）のＡ−Ａ’線部分の構造を示す断面
図である。
【００３４】図において、１００は上記液晶表示装置に
おけるマトリクス回路部を構成するＴＦＴであり、上記
液晶表示装置を構成するガラス等からなる透明基板１０
１上には、各ＴＦＴ１００に対応して、Ｔａ，Ｎｂ等の
高融点金属からなる遮光膜１０２が形成され、各遮光膜
１０２上にはこれを覆うように絶縁膜１０３が形成され
ている。この絶縁膜１０３は、ＳｉＯ2またはＳｉＮX等
から構成されている。
おけるマトリクス回路部を構成するＴＦＴであり、上記
液晶表示装置を構成するガラス等からなる透明基板１０
１上には、各ＴＦＴ１００に対応して、Ｔａ，Ｎｂ等の
高融点金属からなる遮光膜１０２が形成され、各遮光膜
１０２上にはこれを覆うように絶縁膜１０３が形成され
ている。この絶縁膜１０３は、ＳｉＯ2またはＳｉＮX等
から構成されている。
【００３５】また、この絶縁膜１０３上の各ＴＦＴ形成
部分には、該ＴＦＴ１００を構成する、ポリシリコンか
らなる半導体層１０４が形成され、該半導体層１０４
は、Ｐ+等のｎ型不純物がイオンドーピングされたソー
ス領域１０４ｂ1及びドレイン領域１０４ｂ2を有してお
り、該ソース，ドレイン領域間の、不純物がドーピング
されていない部分がチャネル領域１０４ａとなってい
る。
部分には、該ＴＦＴ１００を構成する、ポリシリコンか
らなる半導体層１０４が形成され、該半導体層１０４
は、Ｐ+等のｎ型不純物がイオンドーピングされたソー
ス領域１０４ｂ1及びドレイン領域１０４ｂ2を有してお
り、該ソース，ドレイン領域間の、不純物がドーピング
されていない部分がチャネル領域１０４ａとなってい
る。
【００３６】また、この半導体層１０４上には、これを
覆うようＳｉＯ2またはＳｉＮX等からなるゲート絶縁膜
１０５が形成されており、該ゲート絶縁膜１０５上に
は、表面が陽極酸化膜１０７に覆われた、Ａｌあるいは
Ａｌ系合金などの低抵抗金属膜からなるゲート電極１０
６が、上記チャネル領域１０４ａと対向するよう配置さ
れている。
覆うようＳｉＯ2またはＳｉＮX等からなるゲート絶縁膜
１０５が形成されており、該ゲート絶縁膜１０５上に
は、表面が陽極酸化膜１０７に覆われた、Ａｌあるいは
Ａｌ系合金などの低抵抗金属膜からなるゲート電極１０
６が、上記チャネル領域１０４ａと対向するよう配置さ
れている。
【００３７】さらにこれらのゲート電極１０６上にはこ
れらを覆うよう全面に層間絶縁膜として有機絶縁膜１０
８が形成され、この有機絶縁膜１０８上の、上記ソー
ス，ドレイン領域１０４ｂ1，１０４ｂ2に対応する部分
にソース電極１１０及びドレイン電極１１１が形成され
ている。
れらを覆うよう全面に層間絶縁膜として有機絶縁膜１０
８が形成され、この有機絶縁膜１０８上の、上記ソー
ス，ドレイン領域１０４ｂ1，１０４ｂ2に対応する部分
にソース電極１１０及びドレイン電極１１１が形成され
ている。
【００３８】上記ソース電極１１０及びドレイン電極１
１１は、ゲート絶縁膜１０６及び有機絶縁膜１０８を貫
通するコンタクトホール１１２を介して、ソース領域１
０４ｂ1，ドレイン領域１０４ｂ2に電気的に接続されて
いる。また、上記ドレイン電極１１０には、有機絶縁膜
１０８上に形成された透明な画素電極１１１が電気的に
接続されている。
１１は、ゲート絶縁膜１０６及び有機絶縁膜１０８を貫
通するコンタクトホール１１２を介して、ソース領域１
０４ｂ1，ドレイン領域１０４ｂ2に電気的に接続されて
いる。また、上記ドレイン電極１１０には、有機絶縁膜
１０８上に形成された透明な画素電極１１１が電気的に
接続されている。
【００３９】ここで、上記有機絶縁膜１０８は、ポリイ
ミド，あるいはポリアミック酸等の有機剤を下地上に塗
布し、焼成して溶媒を蒸発させてなるものである。
ミド，あるいはポリアミック酸等の有機剤を下地上に塗
布し、焼成して溶媒を蒸発させてなるものである。
【００４０】次に製造方法について説明する。図２は、
上記半導体装置の製造方法を説明するための図であり、
図２（ａ）〜図２（ｅ）は、該製造方法における主要工
程での半導体装置（ＴＦＴ）の断面構造を示している。
上記半導体装置の製造方法を説明するための図であり、
図２（ａ）〜図２（ｅ）は、該製造方法における主要工
程での半導体装置（ＴＦＴ）の断面構造を示している。
【００４１】まず、ガラス基板等の絶縁性表面を有する
透明基板１０１上に、スパッタリング法等によりＴａ，
Ｎｂ等の高融点金属膜を１００ｎｍ程度の厚みに堆積
し、これをフォトリソグラフィー法を用いて選択的にエ
ッチングして、上記透明基板１０１表面の所定領域に、
所要の平面パターンを有する遮光膜１０２を形成する。
透明基板１０１上に、スパッタリング法等によりＴａ，
Ｎｂ等の高融点金属膜を１００ｎｍ程度の厚みに堆積
し、これをフォトリソグラフィー法を用いて選択的にエ
ッチングして、上記透明基板１０１表面の所定領域に、
所要の平面パターンを有する遮光膜１０２を形成する。
【００４２】続いて、この遮光膜１０２を覆うように基
板上全体に、スパッタリング法やプラズマＣＶＤ法等の
成膜方法を用いて、ＳｉＯ2またはＳｉＮx等からなる絶
縁膜１０３を３００ｎｍ程度の厚みに堆積する（図２
（ａ））。
板上全体に、スパッタリング法やプラズマＣＶＤ法等の
成膜方法を用いて、ＳｉＯ2またはＳｉＮx等からなる絶
縁膜１０３を３００ｎｍ程度の厚みに堆積する（図２
（ａ））。
【００４３】次に、上記基板１０１の表面及び遮光膜１
０２上に、ＣＶＤ法等を用いてアモルファスシリコン膜
を１０ｎｍ〜２００ｎｍ、好ましくは３０ｎｍ〜１００
ｎｍの厚みに堆積し、熱処理により該アモルファスシリ
コン膜に結晶性を持たせてポリシリコン膜に変化させ
る。ここでの熱処理としては、６００℃程度の温度で基
板全体を焼成する方法、またはエキシマレーザー等の高
エネルギー光をアモルファスシリコン膜に照射する方法
を用いることができる。
０２上に、ＣＶＤ法等を用いてアモルファスシリコン膜
を１０ｎｍ〜２００ｎｍ、好ましくは３０ｎｍ〜１００
ｎｍの厚みに堆積し、熱処理により該アモルファスシリ
コン膜に結晶性を持たせてポリシリコン膜に変化させ
る。ここでの熱処理としては、６００℃程度の温度で基
板全体を焼成する方法、またはエキシマレーザー等の高
エネルギー光をアモルファスシリコン膜に照射する方法
を用いることができる。
【００４４】その後、上記ポリシリコン膜を、フォトリ
ソグラフィー法を用いて選択的にエッチングすることに
より、図２（ｂ）に示すように、上記絶縁膜１０３上
の、遮光膜１０２部に対応する部分に半導体層１０４を
形成する。さらに感光性樹脂をマスクとして基板上部か
らＰ+等のｎ型不純物を半導体層１０４の所要の部分に
注入する。この際、ゲート電極と半導体層１０４の間の
ゲート絶縁膜を用いて補助容量を形成するならば、上記
半導体層１０４の補助容量となるべき部分にも同時にｎ
型不純物を注入する。
ソグラフィー法を用いて選択的にエッチングすることに
より、図２（ｂ）に示すように、上記絶縁膜１０３上
の、遮光膜１０２部に対応する部分に半導体層１０４を
形成する。さらに感光性樹脂をマスクとして基板上部か
らＰ+等のｎ型不純物を半導体層１０４の所要の部分に
注入する。この際、ゲート電極と半導体層１０４の間の
ゲート絶縁膜を用いて補助容量を形成するならば、上記
半導体層１０４の補助容量となるべき部分にも同時にｎ
型不純物を注入する。
【００４５】そして、上記半導体層１０４を覆うように
基板上全体に、スパッタリング法やブラズマＣＶＤ法等
の成膜方法を用いて、ＳｉＯ2またはＳｉＮx等からなる
絶縁膜１０５を１００ｎｍ程度の厚みに堆積する（図２
（ｂ））。
基板上全体に、スパッタリング法やブラズマＣＶＤ法等
の成膜方法を用いて、ＳｉＯ2またはＳｉＮx等からなる
絶縁膜１０５を１００ｎｍ程度の厚みに堆積する（図２
（ｂ））。
【００４６】次に、ゲート絶縁膜１０５上に、スパッタ
リング法等を用いてＡｌやＡｌ系合金等の低抵抗金属膜
を３５０ｎｍ程度の厚みに堆積し、これをフォトリソグ
ラフィー法を用いて選択的にエッチングして、所定のパ
ターンを有するゲート電極１０６を上記ゲート絶縁膜１
０５上に形成する。
リング法等を用いてＡｌやＡｌ系合金等の低抵抗金属膜
を３５０ｎｍ程度の厚みに堆積し、これをフォトリソグ
ラフィー法を用いて選択的にエッチングして、所定のパ
ターンを有するゲート電極１０６を上記ゲート絶縁膜１
０５上に形成する。
【００４７】その後、ゲート電極１０６に陽極酸化処理
を施して、該ゲート電極１０６の表面に陽極酸化膜１０
７を形成する（図２（ｃ））。この陽極酸化の方法は、
酒石酸水溶液等の陽極酸化液中に基板を浸し、ゲート電
極に低電流源のプラス側を接続し、対向電極にマイナス
側を接続して、化成電圧を１００Ｖ程度印加することに
より行う。このような陽極酸化処理により、１４０ｎｍ
程度の膜厚の陽極酸化膜１０７がゲート電極１０６の表
面に形成される。この陽極酸化膜はオフセット領域，つ
まりゲート電極とその両側のソース，ドレイン領域との
スペースとなる領域を形成するとともに、以降の熱工程
において、ＡｌやＡｌ系合金でのヒロックの発生を防止
する役割を果たす。
を施して、該ゲート電極１０６の表面に陽極酸化膜１０
７を形成する（図２（ｃ））。この陽極酸化の方法は、
酒石酸水溶液等の陽極酸化液中に基板を浸し、ゲート電
極に低電流源のプラス側を接続し、対向電極にマイナス
側を接続して、化成電圧を１００Ｖ程度印加することに
より行う。このような陽極酸化処理により、１４０ｎｍ
程度の膜厚の陽極酸化膜１０７がゲート電極１０６の表
面に形成される。この陽極酸化膜はオフセット領域，つ
まりゲート電極とその両側のソース，ドレイン領域との
スペースとなる領域を形成するとともに、以降の熱工程
において、ＡｌやＡｌ系合金でのヒロックの発生を防止
する役割を果たす。
【００４８】次に、レジスト等の感光性樹脂とゲート電
極１０６および陽極酸化膜１０７とをマスクとして、基
板上部からＰ+等のｎ型不純物をイオンドーピング法に
より半導体層１０４に注入する。この時の不純物注入
は、ソース，ドレイン領域として、ｐ型およびｎ型領域
のいずれの領域が形成されるように行っても構わない。
そして、上記感光性樹脂を除去した後、熱処理により、
注入した不純物を活性化させて、ソース領域１０４ｂ1
及びドレイン領域１０４ｂ2を形成する（図２
（ｃ））。この時の熱処理は、６００℃程度の温度で基
板全体を焼成する方法、またはエキシマレーザー等の高
エネルギー光を不純物を注入したポリシリコン膜に照射
する方法等を用いることができる。上記ソース，ドレイ
ン領域を形成するための不純物の注入処理の際、半導体
層１０４の、不純物が注入されない領域、つまり陽極酸
化膜１０７およびゲート電極１０６下側の半導体層の中
央部は、チャネル領域１０４ａとなる。
極１０６および陽極酸化膜１０７とをマスクとして、基
板上部からＰ+等のｎ型不純物をイオンドーピング法に
より半導体層１０４に注入する。この時の不純物注入
は、ソース，ドレイン領域として、ｐ型およびｎ型領域
のいずれの領域が形成されるように行っても構わない。
そして、上記感光性樹脂を除去した後、熱処理により、
注入した不純物を活性化させて、ソース領域１０４ｂ1
及びドレイン領域１０４ｂ2を形成する（図２
（ｃ））。この時の熱処理は、６００℃程度の温度で基
板全体を焼成する方法、またはエキシマレーザー等の高
エネルギー光を不純物を注入したポリシリコン膜に照射
する方法等を用いることができる。上記ソース，ドレイ
ン領域を形成するための不純物の注入処理の際、半導体
層１０４の、不純物が注入されない領域、つまり陽極酸
化膜１０７およびゲート電極１０６下側の半導体層の中
央部は、チャネル領域１０４ａとなる。
【００４９】次に、上記陽極酸化膜１０７を覆うように
ゲート絶縁膜１０５上全体に、ポリイミドあるいはポリ
アミック酸等の有機絶縁膜をスピンコーターを用いて４
００ｎｍ〜２μｍ程度の厚さに塗布する。この後、該塗
布した有機絶縁膜を、焼成して溶媒を蒸発させる。この
時、上記有機絶縁膜の材料としてポリアミック酸を用い
た場合は、焼成処理はポリアミック酸のイミド化処理を
兼ねるものとなる。
ゲート絶縁膜１０５上全体に、ポリイミドあるいはポリ
アミック酸等の有機絶縁膜をスピンコーターを用いて４
００ｎｍ〜２μｍ程度の厚さに塗布する。この後、該塗
布した有機絶縁膜を、焼成して溶媒を蒸発させる。この
時、上記有機絶縁膜の材料としてポリアミック酸を用い
た場合は、焼成処理はポリアミック酸のイミド化処理を
兼ねるものとなる。
【００５０】ここで焼成温度は、２５０℃から４５０℃
の範囲温度、好ましくは３００℃とする。さらに、上記
焼成処理は水素雰囲気中で行うのが好ましい。また、上
記焼成処理は、波長λ（＝２００ｎｍ）の光を有機絶縁
膜に照射しながら行うのがより好ましい。
の範囲温度、好ましくは３００℃とする。さらに、上記
焼成処理は水素雰囲気中で行うのが好ましい。また、上
記焼成処理は、波長λ（＝２００ｎｍ）の光を有機絶縁
膜に照射しながら行うのがより好ましい。
【００５１】上記焼成処理の過程では、上記半導体層１
０４を構成する多結晶シリコン膜の水素化が行われるこ
ととなり、多結晶シリコン膜のトラップ密度が減少する
こととなる。
０４を構成する多結晶シリコン膜の水素化が行われるこ
ととなり、多結晶シリコン膜のトラップ密度が減少する
こととなる。
【００５２】なお、上記有機絶縁膜１０８下側には、ス
パッタリング法やプラズマＣＶＤ法を用いてＳｉＯ2ま
たはＳｉＮx等の絶縁膜（図示せず）を予め形成してお
くようにしてもよい。
パッタリング法やプラズマＣＶＤ法を用いてＳｉＯ2ま
たはＳｉＮx等の絶縁膜（図示せず）を予め形成してお
くようにしてもよい。
【００５３】その後、ＩＴＯ等の透明導電膜をスパッタ
リング法等により１００ｎｍ程度の厚みに堆積し、フォ
トリソグラフィー等を用いてエッチングすることによ
り、層間絶縁膜１０８上面に所定の平面パターンを有す
る画素電極１０９を形成する（図２（ｄ））。
リング法等により１００ｎｍ程度の厚みに堆積し、フォ
トリソグラフィー等を用いてエッチングすることによ
り、層間絶縁膜１０８上面に所定の平面パターンを有す
る画素電極１０９を形成する（図２（ｄ））。
【００５４】そして、層間絶縁膜１０８およびゲート絶
縁膜１０５の、ソース領域１０４ｂ1及びドレイン領域
１０４ｂ2に対応する部分にコンタクトホール１１２を
形成し、続いて、これらのコンタクトホール１１２に一
部が充填されるように層間絶縁膜１０８上に、スパッタ
リング法等を用いてＡｌやＡｌ系合金等の低抵抗金属膜
を５００ｎｍ程度の厚みに堆積する。その後、該低抵抗
金属膜をフォトリソグラフィー法を用いて選択的にエッ
チングして、ソース電極１１０およびドレイン電極１１
１を形成する。これにより図１に示す半導体装置（ＴＦ
Ｔ）１００が完成する（図２（ｅ））。
縁膜１０５の、ソース領域１０４ｂ1及びドレイン領域
１０４ｂ2に対応する部分にコンタクトホール１１２を
形成し、続いて、これらのコンタクトホール１１２に一
部が充填されるように層間絶縁膜１０８上に、スパッタ
リング法等を用いてＡｌやＡｌ系合金等の低抵抗金属膜
を５００ｎｍ程度の厚みに堆積する。その後、該低抵抗
金属膜をフォトリソグラフィー法を用いて選択的にエッ
チングして、ソース電極１１０およびドレイン電極１１
１を形成する。これにより図１に示す半導体装置（ＴＦ
Ｔ）１００が完成する（図２（ｅ））。
【００５５】このように本実施形態では、透明基板上に
配置されるＴＦＴの表面を覆う層間絶縁膜として、有機
絶縁材料の塗布，及びその焼成処理により形成した有機
絶縁膜を用いるので、その焼成工程でＴＦＴの活性層を
構成する多結晶シリコン膜の水素化を行い、多結晶シリ
コンのトラップ密度を低減することができる。
配置されるＴＦＴの表面を覆う層間絶縁膜として、有機
絶縁材料の塗布，及びその焼成処理により形成した有機
絶縁膜を用いるので、その焼成工程でＴＦＴの活性層を
構成する多結晶シリコン膜の水素化を行い、多結晶シリ
コンのトラップ密度を低減することができる。
【００５６】また、上記有機絶縁膜は、プラズマＣＶＤ
装置などで形成するＳｉＮX膜に比べて生産性がよく、
製造工程の削減を図ることができ、これにより製造コス
トの低減を図ることができる。
装置などで形成するＳｉＮX膜に比べて生産性がよく、
製造工程の削減を図ることができ、これにより製造コス
トの低減を図ることができる。
【００５７】
【発明の効果】以上のように本発明によれば、有機絶縁
膜を用いて層間絶縁膜を形成し焼成工程で多結晶シリコ
ン膜の水素化を行うので、例えばＴＦＴの活性層を構成
する多結晶シリコン膜のトラップ密度を低減することが
できる。また、従来のようにスループットの悪いパッシ
ベーションをＴＦＴの表面上にデポジションする工程が
不要であるため、製造コストを低くすることができる。
膜を用いて層間絶縁膜を形成し焼成工程で多結晶シリコ
ン膜の水素化を行うので、例えばＴＦＴの活性層を構成
する多結晶シリコン膜のトラップ密度を低減することが
できる。また、従来のようにスループットの悪いパッシ
ベーションをＴＦＴの表面上にデポジションする工程が
不要であるため、製造コストを低くすることができる。
【００５８】従って、アクティブマトリクス型液晶表示
装置等に本発明の半導体装置を適用することにより、表
示品位に優れた液晶表示装置を製造工程を増加させるこ
となく、歩留まりよく低コストで作成することができ
る。
装置等に本発明の半導体装置を適用することにより、表
示品位に優れた液晶表示装置を製造工程を増加させるこ
となく、歩留まりよく低コストで作成することができ
る。
【図１】本発明の一実施形態である半導体装置を説明す
るための図であり、図１（ａ）は、液晶表示装置におけ
るマトリクス回路部を構成するＴＦＴ部分の平面図、図
１（ｂ）は図１（ａ）のＡ−Ａ’線断面の構造を示す図
である。
るための図であり、図１（ａ）は、液晶表示装置におけ
るマトリクス回路部を構成するＴＦＴ部分の平面図、図
１（ｂ）は図１（ａ）のＡ−Ａ’線断面の構造を示す図
である。
【図２】図２（ａ）〜（ｅ）は、上記ＴＦＴ部分の製造
プロセスを主要工程順に示す断面図である。
プロセスを主要工程順に示す断面図である。
【図３】従来の半導体装置を説明するための図であり、
図３（ａ）は、液晶表示装置におけるマトリクス回路部
を構成するＴＦＴ部分の平面図、図３（ｂ）は図３
（ａ）のＣ−Ｃ’線断面の構造を示す図である。
図３（ａ）は、液晶表示装置におけるマトリクス回路部
を構成するＴＦＴ部分の平面図、図３（ｂ）は図３
（ａ）のＣ−Ｃ’線断面の構造を示す図である。
１００ ＴＦＴ（薄膜トランジスタ） １０２ 遮光膜 １０３ 絶縁膜 １０４ 半導体層（多結晶シリコン膜） １０４ａ チャネル領域 １０４ｂ1，１０４ｂ2 ソース領域，ドレイン領域 １０５ ゲート絶縁膜 １０６ ゲート電極 １０７ 陽極酸化膜 １０８ 有機絶縁膜（層間絶縁膜） １０９ 画素電極 １１０ ソース電極 １１１ ドレイン電極
Claims (6)
- 【請求項１】 多結晶シリコン膜からなり、チャネルが
形成された活性層と、 該活性層上にゲート絶縁膜を介して配置されたゲート電
極と、 該活性層の、ゲート電極の両側に配置されたソース領域
及びドレイン領域と、 少なくとも該ゲート電極、ソース領域およびドレイン領
域上にこれらを覆うよう形成された層間絶縁膜とを備
え、 該層間絶縁膜は、その構造中にイミド環を含む高分子樹
脂から構成されている半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記イミド環を含む高分子樹脂からなる層間絶縁膜の下
層として化学気相成長法によって形成された窒化シリコ
ン膜を有する半導体装置。 - 【請求項３】 請求項１または２記載の半導体装置を製
造する方法において、 前記層間絶縁膜の形成工程では、 ポリアミック酸膜をその下地上に形成し、その後該ポリ
アミック酸膜を加熱してイミド化する半導体装置の製造
方法。 - 【請求項４】 請求項１または２記載の半導体装置を製
造する方法において、 前記層間絶縁膜の形成工程では、 ポリアミック酸またはポリイミドからなる膜を形成した
後、該膜を２５０〜４５０℃の温度で焼成する半導体装
置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記層間絶縁膜の形成工程における焼成処理は、水素雰
囲気中で行う半導体装置の製造方法。 - 【請求項６】 請求項４記載の半導体装置の製造方法に
おいて、 前記層間絶縁膜の形成工程にて前記焼成処理を行う際、
被処理部材に波長λが２００ｎｍ以下の光を照射する半
導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232351A JPH1079510A (ja) | 1996-09-02 | 1996-09-02 | 半導体装置およびその製造方法 |
| US08/910,138 US5950077A (en) | 1996-09-02 | 1997-08-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232351A JPH1079510A (ja) | 1996-09-02 | 1996-09-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079510A true JPH1079510A (ja) | 1998-03-24 |
Family
ID=16937854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8232351A Withdrawn JPH1079510A (ja) | 1996-09-02 | 1996-09-02 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5950077A (ja) |
| JP (1) | JPH1079510A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663829B2 (ja) * | 1998-03-31 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| KR100271813B1 (ko) * | 1998-09-28 | 2000-11-15 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법 |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100338011B1 (ko) * | 1999-06-30 | 2002-05-24 | 윤종용 | 액정 표시 장치용 기판의 제조 방법 |
| JP4002410B2 (ja) * | 2001-06-22 | 2007-10-31 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の製造方法 |
| US7123314B2 (en) * | 2003-07-11 | 2006-10-17 | Nec Corporation | Thin-film transistor with set trap level densities, and method of manufactures |
| US7825021B2 (en) * | 2004-01-16 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4680850B2 (ja) * | 2005-11-16 | 2011-05-11 | 三星モバイルディスプレイ株式會社 | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280435A (ja) * | 1990-03-28 | 1991-12-11 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPH0457098A (ja) * | 1990-06-27 | 1992-02-24 | Brother Ind Ltd | 連続音声の音韻認識装置 |
| JPH04112050A (ja) * | 1990-09-03 | 1992-04-14 | Ricoh Co Ltd | 多層配線半導体装置 |
| JPH06168970A (ja) * | 1992-11-27 | 1994-06-14 | Fuji Xerox Co Ltd | 半導体素子の製造方法 |
| TW357415B (en) * | 1993-07-27 | 1999-05-01 | Semiconductor Engrgy Lab | Semiconductor device and process for fabricating the same |
| US5578697A (en) * | 1994-03-29 | 1996-11-26 | Kabushiki Kaisha Toshiba | Polyimide precursor, bismaleimide-based cured resin precursor and electronic parts having insulating members made from these precursors |
-
1996
- 1996-09-02 JP JP8232351A patent/JPH1079510A/ja not_active Withdrawn
-
1997
- 1997-08-13 US US08/910,138 patent/US5950077A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5950077A (en) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6984551B2 (en) | MIS semiconductor device and method of fabricating the same | |
| KR100296378B1 (ko) | 반도체장치 제작방법 | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| JPH1079510A (ja) | 半導体装置およびその製造方法 | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP2001125510A (ja) | アクティブマトリクス型ｅｌ表示装置 | |
| JPH06314698A (ja) | 薄膜半導体装置およびその作製方法 | |
| JPH0697073A (ja) | 多結晶シリコン層の形成方法及びそれを用いた多結晶シリコン薄膜トランジスタ | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JP3071940B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3488361B2 (ja) | 半導体装置の作製方法 | |
| JPH06314786A (ja) | 薄膜半導体装置およびその作製方法 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3226655B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4479994B2 (ja) | 半導体装置の作製方法 | |
| JP3488441B2 (ja) | アクティブ型液晶表示装置の作製方法 | |
| JP2000036601A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07176752A (ja) | 薄膜半導体装置およびその作製方法 | |
| JP3488360B2 (ja) | 半導体装置の作製方法 | |
| JPH06260498A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3360057B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |