JPH06314786A - 薄膜半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜トランジスタにおいて、ゲイト電極・配
線と薄膜半導体領域（活性層）との間の信頼性を向上さ
せ、特性の改善を図る。 【構成】 島状の薄膜半導体領域の端部、特にゲイト電
極が横断する部分に炭素、窒素、酸素の少なくとも１つ
の元素の濃度を島状半導体領域の平均よりも多くするこ
とにより、その部分の抵抗を高め、ソース、ドレイン間
のリーク電流を減少させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜集積回路に用いる
回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の構造
および作製方法に関するものである。本発明によって作
製される薄膜トランジスタは、ガラス等の絶縁基板上、
単結晶シリコン等の半導体基板上に形成された絶縁体
上、いずれにも形成される。

【０００２】

【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域（活性層）を島状にパターニングして、形成した
後、ゲイト絶縁膜として、ＣＶＤ法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。

【０００３】

【発明が解決しようする課題】ＣＶＤ法やスパッタ法で
形成される絶縁被膜はステップカバレージ（段差被覆
性）が悪く、信頼性や歩留り、特性に悪影響を及ぼして
いた。図５には従来の典型的なＴＦＴを上から見た図、
およびその図面のＡ−Ａ’、Ｂ−Ｂ’に沿った断面図を
示す。ＴＦＴは基板５１上に形成され、薄膜半導体領域
は不純物領域（ソース、ドレイン領域、ここではＮ型の
導電型を示す）５３とゲイト電極５７の下に位置し、実
質的に真性のチャネル形成領域５２に分けられ、この半
導体領域を覆って、ゲイト絶縁膜５５が設けられる。不
純物領域５３には、層間絶縁物５９を通してコンタクト
ホールが開けられ、電極・配線５８が設けられる。

【０００４】図から分かるように、ゲイト絶縁膜５５の
半導体領域の端部における被覆性は著しく悪く、典型的
には平坦部の厚さの半分しか厚みが存在しない。一般に
島状半導体領域が厚い場合には甚だしい。特にゲイト電
極に沿ったＡ−Ａ’断面からこのような被覆性の悪化が
ＴＦＴの特性、信頼性、歩留りに及ぼす悪影響が分か
る。すなわち、図５のＡ−Ａ’断面図において点線円で
示した領域５６に注目してみれば、ゲイト電極５７の電
界が薄膜半導体領域の端部に集中的に印加される。すな
わち、この部分ではゲイト絶縁膜の厚さが平坦部の半分
であるので、その電界強度は２倍になるためである。

【０００５】この結果、この領域５６のゲイト絶縁膜は
長時間のあるいは高い電圧印加によって容易に破壊され
る。ゲイト電極に印加される信号が正であれば、この領
域５６の半導体もＮ型であるので、ゲイト電極５７と不
純物領域５８（特に、ドレイン領域）が導通してしま
い、信頼性の劣化の原因となる。また、ソース、ドレイ
ン間にスローローク（電流の漏れ）が発生し、ゲイト電
極に逆極性の電圧（Ｎチャネル型ＴＦＴであれば負、Ｐ
チャネル型であれば正の電圧）が印加された状態でも、
微小のリーク電流が発生し、オフ電流が増加してしま
う。

【０００６】また、ゲイト絶縁膜が破壊された際には、
何らかの電荷がトラップされることが起こり、例えば、
負の電荷がトラップされれば、ゲイト電極に印加される
電圧にほとんど関わりなく、領域５６の半導体はＮ型を
呈し、２つの不純物領域５８が導通することとなり、特
性を劣化させる。また、以上のような劣化を引き起こさ
ずにＴＦＴを使用するには、理想的な場合の半分の電圧
しか印加できず、性能を十分に利用することができな
い。

【０００７】また、ＴＦＴの一部にこのような弱い部分
が存在するということは製造工程における帯電等によっ
て容易にＴＦＴが破壊されることであり、歩留り低下の
大きな要因となる。本発明はこのような問題を解決する
ことを課題とする。

【０００８】

【発明を解決するための手段】本発明では、このように
電気的に弱い領域の半導体中に、炭素、酸素、窒素のい
ずれか１つの元素もしくは複数の元素を島状の半導体領
域の平均的な濃度よりも高めることによって、その部分
に、化学式Ｓｉ_x Ｃ_1-x （０＜ｘ＜１）、ＳｉＯ
_2-x （０＜ｘ＜２）、Ｓｉ₃ Ｎ_4-x （０＜ｘ＜４）ある
いは、ＳｉＣ_y Ｎ_z Ｏ_z で示される半絶縁性または絶縁
性領域を構成せしめて、その領域での抵抗を高めること
によって補うことを特徴とする。本発明の典型的な構造
を図１に示す。図１も図５と同様にＴＦＴを上から見た
図面と、そのＡ−Ａ’、Ｂ−Ｂ’断面の断面図を示して
いる。ＴＦＴは基板１１上に形成され、薄膜半導体領域
は不純物領域（ソース、ドレイン領域、ここではＮ型の
導電型を示すことにするが、Ｐ型であっても構わない）
１３とゲイト電極１７の下に位置し、実質的に真性のチ
ャネル形成領域１２に分けられ、この半導体領域を覆っ
て、ゲイト絶縁膜１５が設けられる。不純物領域１３に
は、層間絶縁物１９を通してコンタクトホールが開けら
れ、電極・配線１８が設けられる。

【０００９】図５で示した従来のＴＦＴと異なる点は、
少なくともゲイト電極の下部の島上半導体領域１０の周
辺部、すなわち領域１０の端部に、窒素、酸素、炭素の
少なくとも１つの元素の濃度が、半導体領域の平均的な
濃度よりも高い領域１４を設けたことである。例えば、
半導体領域の平均的な窒素の濃度が１×１０¹⁸ｃｍ^-3で
あれば、この部分の窒素の濃度を１×１０¹⁹ｃｍ^-3以
上、好ましくは１×１０²⁰ｃｍ^-3以上の濃度となるよう
に窒素を導入して、半導体のシリコンと反応せしめて、
Ｓｉ₃ Ｎ_4-x （０＜ｘ＜４）を形成する。この結果、領
域１４の抵抗は著しく上昇する。酸素、炭素を用いる場
合も同様で、１×１０¹⁹ｃｍ^-3以上、好ましくは１×１
０²⁰ｃｍ^-3以上の濃度となるように酸素、炭素を導入す
ることによって、高い抵抗領域１４を形成することがで
きた。かくすると、その他のチャネル形成領域１２に比
較して、エネルギーバンド幅が大きくなるので、ゲイト
電極に高い電圧が印加された際、側端部でもチャネルと
の間では意図的に電界強度チャネル形成領域よりも弱
め、ここでの電気的破壊、リークの発生を抑えることが
できる。

【００１０】この領域１４の効果に関して、Ａ−Ａ’断
面の領域１６に注目して説明する。従来のＴＦＴの場合
と同様に、このような半導体領域の端部におけるゲイト
絶縁膜の被覆性は良くない。したがって、この部分で
は、理想的な場合の半分ほどの電圧でゲイト絶縁膜が破
壊されて、ピンホールが生じたり、電荷がトラップされ
たりする。しかし、領域１４が存在する場合には、領域
１４の抵抗によって、ゲイト絶縁膜に印加される電圧が
減少する。その結果，ゲイト絶縁膜の破壊を防止するこ
とができる。また、半導体領域の端部のゲイト絶縁膜
で、仮にピンホールが生じたり、電荷がトラップされて
も、この部分は領域１４によって、不純物領域１３やゲ
イト電極の下のチャネル形成領域１２とは隔絶されてい
るので、ほとんど影響が及ばない。

【００１１】このため、特にゲイト電極とドレイン領域
間のリーク電流や、ソース、ドレイン間のリーク電流を
著しく低減せしめることができる。また、このようにゲ
イト絶縁膜が破壊されても特性や信頼性に問題が生じな
いのであれば、使用時の電圧の制限は少なくなり、ま
た、製造時の静電破壊等による不良品の発生の確率も低
下し、歩留りが向上する。

【００１２】図１においては薄膜半導体領域１０のゲイ
ト電極の横断する側の端部全てに窒素、炭素、または酸
素等を導入した様子を示したが、このような領域は少な
くともゲイト電極の下の領域に設けられれば十分である
ことは、以上の説明から明らかであろう。なお、酸素を
ドーピングする際に、マスクとしてフォトレジスト等の
有機材料を用いた場合には、ドーズ量が多いとマスクが
酸化されて消滅してしまうので注意が必要である。な
お、窒素、酸素、炭素の導入においては、フォトリソグ
ラフィー法によって領域を画定する方法だけでなく、テ
ーパーエッチによって自己整合的に導入箇所が決定され
る方法を用いてもよい。以下に実施例を示し、さらに本
発明を説明する。

【００１３】

【実施例】

〔実施例１〕 図２に本実施例の作製工程の断面図を示
す。本実施例を含めて、以下の実施例の図面では、ＴＦ
Ｔの断面図のみを示し、いずれも左側にはゲイト電極に
垂直な面（図１、図５の断面Ｂ−Ｂ’に相当）を有する
ＴＦＴを構成し、また、右側にはゲイト電極に平行な面
（図１、図５の断面Ａ−Ａ’に相当）を有するＴＦＴを
構成する例を示す。

【００１４】まず、基板（コーニング７０５９）２０上
にスパッタリングによって厚さ２０００Åの酸化珪素の
下地膜２１を形成した。さらに、プラズマＣＶＤ法によ
って、厚さ５００〜１５００Å、例えば１５００Åのア
モルファスシリコン膜を堆積した。アモルファスシリコ
ン膜中の窒素の濃度は、２次イオン質量分析（ＳＩＭ
Ｓ）法による測定では１×１０¹⁸ｃｍ^-3以下であった。
連続して、スパッタリング法によって、厚さ２００Åの
酸化珪素膜を保護膜として堆積した。そして、これを還
元雰囲気下、６００℃で４８時間アニールして結晶化さ
せた。結晶化工程はレーザー等の強光を用いる方式でも
よい。そして、得られた結晶シリコン膜をパターニング
して、島状シリコン半導体領域２２ａ、２２ｂを形成し
た。島状シリコン膜の上には保護膜２３ａ、２３ｂがそ
れぞれ乗っている。この保護膜は、その後のフォトリソ
グラフィー工程において、島状シリコン領域が汚染され
ることを防止する作用がある。

【００１５】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト２４
ａ、２４ｂを残してパターニングした。そして、このレ
ジストをマスクとして窒素、炭素、酸素、ここでは窒素
を、島状半導体領域の端部に選択的に導入した。窒素の
導入にはプラズマドーピング法を用いた。ドーピングガ
スとしては窒素ガスを用い、ｒｆパワー１０〜３０Ｗ、
例えば１０Ｗで放電させてプラズマを発生させ、これを
加速電圧２０〜６０ｋＶ、例えば２０ｋＶで加速して、
シリコン領域に導入した。ドーズ量は、１×１０¹⁵〜５
×１０¹⁶ｃｍ^-2、例えば、１×１０¹⁶ｃｍ^-2とした。こ
の結果、窒素のドープされた領域２５ａ、２５ｂ、２５
ｃ、２５ｄを形成した。本条件では、この窒素のドープ
された領域の窒素の濃度は１×１０²⁰〜２×１０²²ｃｍ
^-3、例えば、１×１０²¹ｃｍ^-3程度となり、他の半導体
領域に比べて著しく多量の窒素が導入された。（図２
（Ａ））

【００１６】次に、マスク２４ａ、２４ｂを除去し、さ
らにその下の酸化珪素の保護膜２３ａ、２３ｂをも除去
し、半導体領域２２ａ、２２ｂの表面を露呈せしめた
後、スパッタリング法によって厚さ１０００Åの酸化珪
素膜２６をゲイト絶縁膜として堆積し、引き続いて、減
圧ＣＶＤ法によって、厚さ６０００〜８０００Å、例え
ば６０００Åのシリコン膜（０．１〜２％の燐を含む）
を堆積した。なお、この酸化珪素とシリコン膜の成膜工
程は連続的におこなうことが望ましい。そして、シリコ
ン膜をパターニングして、ゲイト電極およびリードを構
成する不純物の添加されたシリコン半導体の配線２７
ａ、２７ｂを形成した。これらの配線は、いずれもゲイ
ト電極として機能する。（図２（Ｂ））

【００１７】次に、プラズマドーピング法によって、シ
リコン領域に配線２７ａをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドース量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、
例えば５×１０¹⁵ｃｍ^-2とした。その後、還元雰囲気
中、６００℃で４８時間アニールすることによって、不
純物を活性化させた。このようにして不純物領域２８
ａ、２８ｂを形成した。この加熱アニールにおいては、
島状領域２２ａ、２２ｂの側端部２５ａ、２５ｂ、２５
ｃ、２５ｄも加熱され、該領域のシリコンと反応して化
学式Ｓｉ₃ Ｎ_4-x （０＜ｘ＜４）で示される物質が形成
される。窒素の代わりに炭素、酸素が導入されていた場
合にも、それぞれ、化学式Ｓｉ_x Ｃ_1-x （０＜ｘ＜
１）、ＳｉＯ_2-x （０＜ｘ＜２）で示される物質が得ら
れる。（図２（Ｃ））

【００１８】続いて、厚さ３０００Åの酸化珪素膜を層
間絶縁物としてプラズマＣＶＤ法によって形成し、これ
にコンタクトホールを形成して、金属材料、例えば、窒
化チタンとアルミニウムの多層膜によって配線２９ａ、
２９ｂを形成した。配線２９ａは配線２７ｂとＴＦＴの
不純物領域の一方２８ｂを接続する。以上の工程によっ
て半導体回路が完成した。（図２（Ｄ））

【００１９】〔実施例２〕 図３に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）３０１の
絶縁表面上にスパッタリングによって厚さ２０００Åの
酸化珪素の下地膜３０２を形成した。さらに、プラズマ
ＣＶＤ法によって、厚さ５００〜１５００Å、例えば１
５００Åのアモルファスシリコン膜を堆積した。連続し
て、スパッタリング法によって、厚さ２００Åの酸化珪
素膜を保護膜として堆積した。そして、これを還元雰囲
気下、６００℃で４８時間アニールして結晶化させた。
結晶化工程はレーザー等の強光を用いる方式でもよい。
そして、得られた結晶シリコン膜を公知のフォトリソグ
ラフィー法によってパターニングして、島状シリコン領
域３０３ａ、３０３ｂを形成した。島状シリコン膜の上
には保護膜が残されている。また、エッチングに用いた
フォトレジストのマスク３０４ａ、３０４ｂも残されて
いる。なお、このエッチング工程においては等方エッチ
ング法（例えば、フッ硝酸によるウェットエッチング）
を用い、半導体領域の側端部を図に示すようにテーパー
状とした。この角度は、基板に対して３０〜６０°であ
った。

【００２０】次に、このレジストをマスクとして酸素を
導入した。酸素の導入にはプラズマドーピング法を用い
た。ドーピングガスとしては酸素ガス（Ｏ₂ ）もしくは
亜酸化窒素（Ｎ₂ Ｏ）を用い、加速電圧２０〜６０ｋ
Ｖ、例えば２０ｋＶで加速して、シリコン領域に導入し
た。ドーズ量は、１×１０¹⁵〜５×１０¹⁶ｃｍ^-2、例え
ば、１×１０¹⁶ｃｍ^-2とした。この結果、酸素のドープ
された領域３０５ａ、３０５ｂ、３０５ｃ、３０５ｄを
形成した。（図３（Ａ））

【００２１】次に、スパッタリング法またはプラズマＣ
ＶＤ法によって厚さ１０００Åの酸化珪素膜３０６をゲ
イト絶縁膜として堆積し、引き続いて、スパッタ法によ
って、厚さ６０００〜８０００Å、例えば６０００Åの
アルミニウム膜（２％のシリコンを含む）を堆積した。
なお、この酸化珪素とアルミニウム膜の成膜工程は連続
的におこなうことが望ましい。そして、アルミニウム膜
をパターニングして、配線３０７ａ、３０７ｂを形成し
た。これらの配線は、いずれもゲイト電極として機能す
る。さらに、このアルミニウム配線の表面を陽極酸化し
て、表面に酸化物層３０９ａ、３０９ｂを形成した。陽
極酸化の前に感光性ポリイミド（フォトニース）によっ
て後でコンタクトを形成する部分にマスク３０８を選択
的に形成した。陽極酸化の際には、このマスクのため
に、このマスク部分には陽極酸化物が形成されなかっ
た。

【００２２】陽極酸化は、酒石酸の１〜５％エチレング
リコール溶液中でおこなった。得られた酸化物層の厚さ
は２０００Åであった。次に、プラズマドーピング法に
よって、シリコン領域に配線３０７ａおよび酸化物３０
９ａをマスクとして不純物（燐）を注入した。ドーピン
グガスとして、フォスフィン（ＰＨ₃ ）を用い、加速電
圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量
は１×１０¹⁴〜８×１０¹⁵ｃｍ^-2、例えば、５×１０¹⁵
ｃｍ^-2とした。このようにしてＮ型の不純物領域３１０
ａ、３１０ｂを形成した。（図３（Ｂ））

【００２３】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエ
キシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシ
マーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレ
ーザー（波長１９３ｎｍ）等を用いてもよい。レーザー
のエネルギー密度は、２００〜３５０ｍＪ／ｃｍ² 、例
えば２５０ｍＪ／ｃｍ² とし、１か所につき２〜１０シ
ョット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはポリイミドのマスク３７を残しておいた。こ
れは露出したアルミニウムがレーザー照射によってダメ
ージを受けるからである。レーザー照射後、このポリイ
ミドのマスクは酸素プラズマ中にさらすことによって簡
単に除去できる。

【００２４】なお、本実施例では、実施例１の場合と異
なり、ゲイト電極の下の酸素の注入された領域３０５
ｃ、３０５ｄはレーザー光が入射しないので、結晶化率
が低いが、イオンの注入の際に結晶性が破壊されている
ので極めて大きな抵抗として機能し、リーク電流を低下
させる目的では効果的であった。（図３（Ｃ）） しかし、添加した不純物が酸素のためソース、ドレイン
の活性化の際、同時に島状領域のシリコン半導体と反応
してＳｉＯ_2-x を形成することもできる。また、実施例
に示した以外に、まず、図３（Ａ）にて、テーパー状の
側端部を有する島状領域を作り、その後、炭素、窒素、
酸素、例えば、炭素をテーパー状の端部に選択的に導入
する。さらに、フォトレジスト３３ａ、３３ｂを除去し
たのち、レーザーアニールにより結晶化させるならば、
さらにテーパー状の端部は、Ｓｉ_x Ｃ_1-x （０＜ｘ＜
１）で示される炭化珪素とすることができる。そして、
そのエネルギーバンド幅が、島状半導体領域に比較して
高いため、単部での絶縁破壊、リークの発生を防ぐこと
ができる。

【００２５】続いて、厚さ３０００Åの酸化珪素膜３１
１を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によって配線
３１２ａ、３１２ｂを形成した。配線３１２ａは配線３
０７ｂとＴＦＴの不純物領域の一方３１０ｂを接続す
る。以上の工程によってＴＦＴ３１３ａとＴＦＴ３１３
ｂからなる半導体回路が完成した。（図３（Ｄ）） なお、本実施例において、ＴＦＴのソースもしくはドレ
インの電極のいずれかを設けなければゲイト電極と残り
の不純物領域の間にキャパシタが形成されることは明ら
かであろう。したがって、本実施例と同等な手段を用い
ても、耐圧が高い、リークが少ない等の優れた特性を信
頼性を有するキャパシタが得られる。そして、このよう
にして形成したＴＦＴおよびキャパシタを用いてアクテ
ィブマトリクス型液晶ディスプレーの画素回路を構成し
てもよい。

【００２６】〔実施例３〕 図４に本実施例の作製工程
の断面図を示す。図の左側には、図１のＡ−Ａ’断面に
対応するＴＦＴを、また、図の右側には図１のＢ−Ｂ’
断面に対応するＴＦＴの例を示す。基板（コーニング７
０５９）４０上にスパッタリング法もしくはプラズマＣ
ＶＤ法によって厚さ２０００Åの酸化珪素、窒化珪素、
あるいは窒化アルミニウムの単層、あるいは多層の下地
膜４１を形成した。さらに、プラズマＣＶＤ法によっ
て、厚さ５００〜１５００Å、例えば１５００Åのアモ
ルファスシリコン膜を堆積した。そして、得られたアモ
ルファスシリコン膜をパターニングして、島状シリコン
領域４２ａ、４２ｂを形成した。

【００２７】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト４３
ａ、４３ｂを残してパターニングした。そして、このレ
ジストをマスクとして窒素を導入した。窒素の導入には
プラズマドーピング法を用いた。この結果、窒素のドー
プされた領域４４ａ、４４ｂ、４４ｃ、４４ｄを形成し
た。（図４（Ａ））

【００２８】次にフォトレジストを残したまま、スパッ
タ法によって厚さ１０００Åの酸化珪素膜４５ａを堆積
した。（図４（Ｂ）） そして、フォトレジストを剥離することによって、その
上に形成されていた酸化珪素膜まで除去した。フォトレ
ジストの存在していなかった部分にはそのまま酸化珪素
膜が残る。これを還元雰囲気下、６００℃で４８時間ア
ニールして結晶化させた。結晶化工程はレーザー等の強
光を用いる方式でもよい。

【００２９】次に、スパッタリング法によって厚さ１０
００Åの酸化珪素膜４５ｂをゲイト絶縁膜として堆積
し、引き続いて、減圧ＣＶＤ法によって、厚さ６０００
〜８０００Å、例えば６０００Åのシリコン膜（０．１
〜２％の燐を含む）を堆積した。なお、この酸化珪素と
シリコン膜の成膜工程は連続的におこなうことが望まし
い。そして、シリコン膜をパターニングして、配線４６
ａ、４６ｂを形成した。これらの配線は、いずれもゲイ
ト電極として機能する。また、島上シリコン領域の周辺
部（先に窒素が注入された領域）に注目すると、ここで
は絶縁膜の厚さが酸化珪素４５ａおよび４５ｂによっ
て、約２倍になっている。そのため、ゲイト絶縁膜の破
壊を防ぐうえで効果的である。（図４（Ｃ））

【００３０】次に、プラズマドーピング法によって、シ
リコン領域に配線４６ａをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用いた。その後、還元雰囲気中、６００℃で４８
時間アニールすることによって、不純物を活性化させ
た。このようにして不純物領域４７ａ、４７ｂを形成し
た。続いて、厚さ３０００Åの酸化珪素膜４８を層間絶
縁物としてプラズマＣＶＤ法によって形成し、これにコ
ンタクトホールを形成して、金属材料、例えば、窒化チ
タンとアルミニウムの多層膜によって配線４９ａ、４９
ｂを形成した。配線４９ａは配線４６ｂとＴＦＴの不純
物領域の一方４７ｂを接続する。以上の工程によって半
導体回路が完成した。（図４（Ｄ）） 本実施例によって、歩留りが従来の２倍以上に改善され
た。また、ＴＦＴの特性の悪化は特に認められなかっ
た。逆に使用に耐えうる最大電圧が従来の１．５〜２倍
に上昇したために、最高動作速度が２〜４倍上昇した。

【００３１】〔実施例４〕 図６に本実施例を示す。ま
ず、基板６０上に厚さ１０００〜３０００Åの酸化珪素
の下地膜６１を形成した。さらに、プラズマＣＶＤ法や
ＬＰＣＶＤ法によってアモルファスシリコン膜を１００
〜５０００Å、好ましくは３００〜１０００Å堆積し
た。アモルファスシリコン膜上には保護膜として、酸化
珪素膜を１００〜５００Å堆積した。そして、公知のフ
ォトリソグラフィー法によってレジストのマスク６３
ａ、６３ｂを形成し、ドライエッチング法によって、ア
モルファスシリコンのエッチングをおこなった。このと
きのエッチング条件は、以下のようであった。 ＲＦパワー ：５００Ｗ 圧力 ：１００ｍＴｏｒｒ ガス流量 ＣＦ₄ ：５０ｓｃｃｍ Ｏ₂ ；４５ｓｃｃｍ

【００３２】この結果、図６（Ａ）に示すように、島状
のシリコン領域６２ａ、６２ｂが得られたが、そのエッ
ヂ部は図のようにテーパー状になっていた。このテーパ
ーの角度は基板表面に対して２０〜６０°であった。エ
ッチングにおいて、比率ＣＦ₄ ／Ｏ₂ が大きくなると、
このようなテーパー状のエッヂを得ることはできなかっ
た。次に、このレジストをマスクとして酸素、炭素、窒
素、例えば、窒素を導入した。窒素の導入にはプラズマ
ドーピング法を用いた。ドーピングガスとしては窒素
（Ｎ₂ ）を用い、加速電圧２０〜６０ｋＶ、例えば２０
ｋＶで加速して、シリコン領域に導入した。ドーズ量
は、１×１０¹⁵〜５×１０¹⁶ｃｍ^-2、例えば、１×１０
¹⁶ｃｍ^-2とした。この結果、レジストがなかった、もし
くは、薄かったシリコン領域のエッヂ部６４ａ、６４
ｂ、６４ｃ、６４ｄに窒素がドーピングされた。（図６
（Ａ））

【００３３】その後、フォトレジストのマスク材６３
ａ、６３ｂと、その下の保護膜を除去し、島状のシリコ
ン膜を露出させた状態で、ＫｒＦエキシマーレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、アモルファスシリコンの結晶化をおこなった。レー
ザーとしては、ＸｅＣｌエキシマーレーザー（波長３０
８ｎｍ、パルス幅５０ｎｓｅｃ）を用いてもよかった。
その後、スパッタ法もしくはプラズマＣＶＤ法によっ
て、厚さ１０００〜１５００Åの酸化珪素膜６５を形成
し、引き続き、厚さ１０００Å〜３μｍのアルミニウム
（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ％のＳ
ｃ（スカンジウム）を含む）膜を電子ビーム蒸着法もし
くはスパッタ法によって形成した。

【００３４】そして、その表面に公知のスピンコート法
によってフォトレジストを塗布し、公知のフォトリソグ
ラフィー法によって、パターニングをおこなった。そし
て、燐酸によって、アルミニウム膜のエッチングをおこ
なった。このようにして、ゲイト電極・配線６６ａ、６
６ｂを形成した。なお、ゲイト電極・配線上にはフォト
レジストのマスク６７ａ、６７ｂをそのまま残存させて
おいた。また、オーバーエッチのために、ゲイト電極・
配線の側面はフォトレジストの側面よりも内側にある。
（図６（Ｂ））

【００３５】この状態で、イオンドーピング法によっ
て、ＴＦＴの活性半導体層６２ａ、６２ｂに、フォトレ
ジスト６７ａ、６７ｂをマスクとして不純物を注入し、
Ｎ型のソース６８ａ、ドレイン６８ｂを形成した。ここ
で、フォトレジスト６７ａに対して、ゲイト電極６６ａ
は距離ｘだけ内側にあるため、図に示したように、ゲイ
ト電極とソース／ドレインが重ならないオフセット状態
となっている。距離ｘは、アルミニウム配線の際のエッ
チング時間を加減することによって増減できる。ｘとし
ては、０．３〜５μｍが好ましかった。（図６（Ｃ））

【００３６】その後、フォトレジスト６７ａ、６７ｂを
剥離し、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、
パルス幅２０ｎｓｅｃ）を照射して、活性層中に導入さ
れた不純物イオンの活性化をおこなった。（図６
（Ｄ）） 最後に、全面に層間絶縁物６９として、プラズマＣＶＤ
法によって酸化珪素膜を厚さ２０００Å〜１μｍ形成し
た。さらに、ＴＦＴのソース６８ａ、ドレイン６８ｂに
コンタクトホールを形成し、アルミニウム配線７０ａ、
７０ｂを２０００Å〜１μｍ、例えば５０００Åの厚さ
に形成した。このアルミニウム配線の下ににバリヤメタ
ルとして、例えば窒化チタンを形成するとより一層、信
頼性を向上させることができた（図６（Ｅ））

【００３７】〔実施例５〕 以上の実施例１〜３はＴＦ
Ｔ単体素子に関する作製プロセスを述べたものである
が、もちろん、このようにして得られるＴＦＴ素子は集
積化して薄膜半導体回路としてもよい。その際には、以
下の実施例に示すように基板上の特定の回路のみに本発
明を実施することが効果的である。例えば、液晶表示装
置のように基板上にアクティブマトリクス回路と、それ
を駆動する周辺回路が設けられている場合等において、
アクティブマトリクス回路にのみ本発明を実施するよう
な場合である。

【００３８】アクティブマトリクス回路においては、電
荷保持の必要からＴＦＴはソース／ドレイン間、ゲイト
／ドレイン間のリーク電流が極力小さいことが要求され
る。本発明のＴＦＴはこのような目的に適している。こ
のような場合には、最初に酸素、窒素、炭素をＴＦＴの
島状半導体領域のエッヂ部に導入する際に、周辺回路部
をメタルマスク等の簡便なマスクで覆うことによってア
クティブマトリクス回路領域のみに該元素を導入するこ
とができる。図７にその例を示す。図７（Ａ）は、基板
８０１上に、アクティブマトリクス回路７３とそれを駆
動するための周辺回路７１、７２および周辺回路とアク
ティブマトリクス回路とを接続するための多数の配線７
５、７６が設けられている様子を示している。アクティ
ブマトリクス回路７３にはＴＦＴを１つ有する画素７４
が多数存在する。このようなブロック構成の集積回路に
おいては、周辺回路７１と７２をマスク７７で覆う。

【００３９】一方、周辺回路がアクティブマトリクス回
路の上下左右に存在する場合には、マスク７８は図７
（Ｂ）のようになる。以下にこのような集積回路の作製
プロセスについて図８を用いて記述する。なお、図８に
おいては、ＴＦＴのゲイト電極に垂直な断面（図１のＢ
−Ｂ’断面に相当）のみを示す。基板８０１上に厚さ１
０００〜４０００Å、例えば２０００Åの酸化珪素、窒
化珪素、あるいは窒化アルミニウムの単層、あるいはこ
れらを材料とする多層膜等によって下地膜８０２を形成
した。さらに、厚さ２００〜１５００Å、例えば５００
Åのアモルファスシリコン膜、および保護膜として厚さ
１００〜５００Å、例えば２００Åの酸化珪素膜を堆積
した。アモルファスシリコン膜は５５０〜６５０℃でア
ニールすることによって結晶化させた。そして、実施例
４と同様にレジストのマスク８０５、８０６を形成し、
ドライエッチング法によって、アモルファスシリコンの
エッチングをおこなった。

【００４０】この結果、図８（Ａ）に示すように、島状
のシリコン領域８０３、８０４が得られたが、そのエッ
ヂ部は実施例４と同様テーパー状になっていた。次に、
このレジストをマスクとして酸素、炭素、窒素、例え
ば、窒素を導入した。窒素の導入にはプラズマドーピン
グ法を用いた。ドーピングガスとしては窒素（Ｎ₂ ）を
用い、加速電圧２０〜６０ｋＶ、例えば２０ｋＶで加速
して、シリコン領域に導入した。ドーズ量は、１×１０
¹⁵〜５×１０¹⁶ｃｍ^-2、例えば、１×１０¹⁶ｃｍ^-2とし
た。また、このドーピングの際には、メタルマスク８０
７によって周辺回路（図の領域８０３に相当）を覆って
おき、アクティブマトリクス領域（図の８０４に相当）
のみを露出させた。この結果、レジストがなかった、も
しくは、薄かったシリコン領域８０４のエッヂ部８０８
に窒素がドーピングされた。メタルマスク８０７で覆わ
れていたシリコン領域８０３には実質的に窒素はドーピ
ングされなかった。（図８（Ａ））

【００４１】その後、フォトレジストのマスク材８０
５、８０６と、その下の保護膜を除去し、スパッタ法も
しくはプラズマＣＶＤ法によって、厚さ１０００〜１５
００Åの酸化珪素膜８０９を形成し、引き続き、厚さ１
０００Å〜３μｍのアルミニウム（１ｗｔ％のＳｉ、も
しくは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を
含む）膜を電子ビーム蒸着法もしくはスパッタ法によっ
て形成した。酸化珪素膜８０９の形成の前にレーザー光
等の強光、例えば、ＫｒＦエキシマーレーザー、ＸｅＣ
ｌエキシマーレーザー等のレーザー光を照射することに
よって結晶化を助長せしめてもよかった。

【００４２】その後、アルミニウム膜のエッチングをお
こない、得られたアルミニウム配線の周囲に実施例２と
同様に陽極酸化物層を形成し、ゲイト電極・配線８１
０、８１１、８１２を形成した。（図８（Ｂ）） この状態で、イオンドーピング法によって、ＴＦＴの活
性半導体層８０３、８０４に、Ｐ型不純物としてはホウ
素、Ｎ型不純物としては燐をプラズマドーピング法によ
って注入し、ＫｒＦエキシマーレーザー（波長２４８ｎ
ｍ、パルス幅２０ｎｓｅｃ）を照射して、活性層中に導
入された不純物イオンの活性化をおこなった。この結
果、Ｎ型不純物領域８１３、８１４、Ｐ型不純物領域８
１５〜８１８が形成された。先に窒素イオンの注入され
た領域８０８は、この工程によってＰ型の領域８１９、
８２０となったが、窒素の存在によって、他のソース、
ドレイン領域よりは抵抗が高くなっている。（図８
（Ｃ））

【００４３】最後に、全面に層間絶縁物８２１として、
プラズマＣＶＤ法によって酸化珪素膜を厚さ２０００Å
〜１μｍ形成した。そして、スパッタ法によってＩＴＯ
（インジウム錫酸化物）膜を５００〜１０００Å、例え
ば８００Å堆積し、これをパターニング・エッチングし
て、画素電極８２２を形成した。さらに、ＴＦＴのソー
ス、ドレインにコンタクトホールを形成し、アルミニウ
ムと窒化チタンの多層膜によって配線８２３〜８２７を
形成した。以上によって、アクティブマトリクス回路
と、それを駆動するための周辺回路を有する薄膜半導体
集積回路を形成することができた。（図８（Ｄ））

【００４４】

【発明の効果】本発明によって、薄膜半導体装置の歩留
りを向上させ、また、その信頼性を高め、最大限を特性
を引き出すことが可能となった。本発明の薄膜半導体装
置は、特に、ゲイト−ドレイン間、ゲイト−ソース間の
リーク電流が低く、高いゲイト電圧にも耐えられる等の
特徴から液晶ディスプレーのアクティブマトリクス回路
における画素制御用のトランジスタとして好ましい。

【００４５】本発明ではＮチャネル型のＴＦＴを例にと
って説明したが、Ｐチャネル型ＴＦＴや同一基板上にＮ
チャネル型とＰチャネル型の混在した相捕型の回路の場
合も同様に実施できることは言うまでもない。また、実
施例に示したような簡単な構造のものばかりではなく、
例えば、特願平５−２５６５６７に示されるようなソー
ス／ドレインにシリサイドを有するような構造のＴＦＴ
に用いてもよい。本発明はＴＦＴを中心として説明し
た。しかし、他の回路素子、例えば、１つの島状半導体
領域に複数のゲイト電極を有する薄膜集積回路、スタッ
クトゲイト型ＴＦＴ、ダイオード、抵抗、キャパシタに
も適用できることは言うまでもない。さらに、実施例５
において示したように、薄膜集積回路の特定の部分の薄
膜素子に本発明を適用することによって、個々の素子の
特性を生かした回路を作成することができた。このよう
に本発明は工業上、有益な発明である。

【図面の簡単な説明】

【図１】 本発明のＴＦＴの構成例を示す。

【図２】 実施例１のＴＦＴの作製工程断面を示す。

【図３】 実施例２のＴＦＴの作製工程断面を示す。

【図４】 実施例３のＴＦＴの作製工程断面を示す。

【図５】 従来のＴＦＴの構成例を示す。

【図６】 実施例４のＴＦＴの作製工程断面を示す。

【図７】 実施例５の薄膜集積回路のブロック図を示
す。

【図８】 実施例５の薄膜集積回路の作製工程断面を
示す。

【符号の説明】

１０・・・島状半導体領域 １１・・・基板 １２・・・チャネル形成領域（実質的に真性） １３・・・不純物領域（ソース、ドレイン） １４・・・ドーピング領域（窒素、炭素、酸素の少なく
とも１つを含む） １５・・・ゲイト絶縁膜 １６・・・島状半導体領域の端部 １７・・・ゲイト電極 １８・・・ソース、ドレイン電極

Claims (8)

【特許請求の範囲】
1. 【請求項１】 島状の薄膜半導体領域と、前記半導体領
   域を横断するゲイト電極とを有する薄膜半導体装置にお
   いて、前記半導体領域の周辺部に酸素、炭素、窒素のう
   ち少なくとも１つの元素の濃度が、前記半導体領域の平
   均濃度よりも大きな領域が存在し、かつ、ゲイト電極が
   該領域を横断していることを特徴とする薄膜半導体装
   置。
2. 【請求項２】 請求項１において、該島状の薄膜半導体
   領域はテーパー状のエッヂを有していることを特徴とす
   る薄膜半導体装置。
3. 【請求項３】 請求項１において、該半導体領域の周辺
   部に設けられた酸素、炭素、窒素のうち少なくとも１つ
   の元素の濃度が、前記半導体領域の平均濃度よりも大き
   な領域の幅は０．０５〜５μｍ、好ましくは０．１〜１
   μｍであることを特徴とする薄膜半導体装置。
4. 【請求項４】 島状の薄膜半導体領域を形成する工程
   と、前記薄膜半導体領域の周辺部のうち少なくともゲイ
   ト電極が横断する部分に、酸素、炭素、窒素のうち少な
   くとも１つの元素を選択的に導入する工程と、前記薄膜
   半導体領域を横断してゲイト電極を形成する工程と、前
   記薄膜半導体領域に不純物を導入してソース、ドレイン
   領域を形成することを特徴とする薄膜半導体装置の作製
   方法。
5. 【請求項５】 島状の薄膜半導体領域を実質的にアモル
   ファス状態の半導体材料を用いて形成する工程と、前記
   薄膜半導体領域の周辺部に、酸素、炭素、窒素のうち少
   なくとも１つの元素をを導入する工程と、前記薄膜半導
   体領域にレーザーもしくはそれと同等な強光を照射して
   結晶化させる工程と、前記薄膜半導体領域を横断してゲ
   イト電極を形成する工程とを有することを特徴とする薄
   膜半導体装置の作製方法。
6. 【請求項６】 非単結晶半導体薄膜上に直接、もしくは
   間接にマスク材を形成し、フォトリソグラフィー法によ
   って、島状にパターニングをおこなう工程と、ドライエ
   ッチング法もしくはウェットエッチング法によって、前
   記マスク材のパターンにしたがって、前記半導体薄膜を
   島状にエッチングする工程と、前記島状の半導体薄膜上
   にマスク材を残した状態で、酸素、炭素、窒素のうち少
   なくとも１つの元素からなるイオンを加速して照射する
   工程と、前記半導体薄膜を横断してゲイト電極を形成す
   る工程とを有することを特徴とする薄膜半導体装置の作
   製方法。
7. 【請求項７】 請求項６において、該島状の半導体薄膜
   はテーパー状のエッヂを有していることを特徴とする薄
   膜半導体装置の作製方法。
8. 【請求項８】 基板上に薄膜半導体装置によって構成さ
   れた、アクティブマトリクス回路と、該アクティブマト
   リクス回路を駆動するための回路とを有する薄膜半導体
   集積回路において、該アクティブマトリクス回路に使用
   されている薄膜トランジスタの半導体薄膜のエッヂ部に
   選択的に酸素、炭素、窒素のうち少なくとも１つの元素
   の濃度が他の半導体薄膜領域よりも高い濃度で導入さ
   れ、かつ、該薄膜トランジスタのゲイト電極が上記不純
   物の導入された部分を横断していることを特徴とする薄
   膜半導体集積回路。