JPH07176752A - 薄膜半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜トランジスタにおいて、ゲイト電極・配
線と薄膜半導体領域（活性層）との間の信頼性を向上さ
せ、特性の改善を図る。 【構成】 島状の薄膜半導体領域の端部、特にゲイト電
極が横断する部分にシリコンイオンを注入することによ
って、その部分をアモルファス化、すなわち、高抵抗化
し、よって、ソース、ドレイン間のリーク電流を減少さ
せる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜集積回路に用いる
回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の構造
および作製方法に関するものである。本発明によって作
製される薄膜トランジスタは、ガラス等の絶縁基板上、
単結晶シリコン等の半導体基板上に形成された絶縁体
上、いずれにも形成される。

【０００２】

【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域（活性層）を島状にパターニングして、形成した
後、ゲイト絶縁膜として、ＣＶＤ法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。

【０００３】

【発明が解決しようする課題】ＣＶＤ法やスパッタ法で
形成される絶縁被膜はステップカバレージ（段差被覆
性）が悪く、信頼性や歩留り、特性に悪影響を及ぼして
いた。図５には従来の典型的なＴＦＴを上から見た図、
およびその図面のＡ−Ａ’、Ｂ−Ｂ’に沿った断面図を
示す。ＴＦＴは基板５１上に形成され、薄膜半導体領域
は不純物領域（ソース、ドレイン領域、ここではＮ型の
導電型を示す）５３とゲイト電極５７の下に位置し、実
質的に真性のチャネル形成領域５２に分けられ、この半
導体領域を覆って、ゲイト絶縁膜５５が設けられる。不
純物領域５３には、層間絶縁物５９を通してコンタクト
ホールが開けられ、電極・配線５８が設けられる。

【０００４】図から分かるように、ゲイト絶縁膜５５の
半導体領域の端部における被覆性は著しく悪く、典型的
には平坦部の厚さの半分しか厚みが存在しない。一般に
島状半導体領域が厚い場合には甚だしい。特にゲイト電
極に沿ったＡ−Ａ’断面からこのような被覆性の悪化が
ＴＦＴの特性、信頼性、歩留りに及ぼす悪影響が分か
る。すなわち、図５のＡ−Ａ’断面図において点線円で
示した領域５６に注目してみれば、ゲイト電極５７の電
界が薄膜半導体領域の端部に集中的に印加される。すな
わち、この部分ではゲイト絶縁膜の厚さが平坦部の半分
であるので、その電界強度は２倍になるためである。

【０００５】この結果、この領域５６のゲイト絶縁膜は
長時間のあるいは高い電圧印加によって容易に破壊され
る。ゲイト電極に印加される信号が正であれば、この領
域５６の半導体もＮ型であるので、ゲイト電極５７と不
純物領域５８（特に、ドレイン領域）が導通してしま
い、信頼性の劣化の原因となる。また、ゲイト電極に通
常の電圧とは逆の電圧（Ｎチャネルトランジスタにおい
てはドレインに正、ゲイトに負の電圧）を印加した場合
に、ソース／ドレイン間に流れる電流（オフ電流）が増
大してしまった。典型的には、このオフ電流を減少、で
きれば１×１０^-12 Ａ以下にすることができない。

【０００６】また、ゲイト絶縁膜が破壊された際には、
何らかの電荷がトラップされることが起こり、例えば、
負の電荷がトラップされれば、ゲイト電極に印加される
電圧にほとんど関わりなく、領域５６の半導体はＮ型を
呈し、ソース／ドレインと同一導電型のパス（通路）が
できてしまう。そのため２つの不純物領域５８が、島状
の半導体領域の側周辺部分で電気的に導通することとな
り、特性を劣化させる。また、以上のような劣化を引き
起こさずにＴＦＴを使用するには、理想的な場合の半分
の電圧しか印加しないようにするしかない。しかし、そ
れではＴＦＴの性能を十分に利用することができない。
また、ＴＦＴの一部にこのような弱い部分が存在すると
いうことは製造工程における帯電等によって容易にＴＦ
Ｔが破壊されることであり、歩留り低下の大きな要因と
なる。本発明はこのような問題を解決することを課題と
する。

【０００７】

【発明を解決するための手段】本発明では、このように
電気的に弱い領域の半導体中に高速に加速したシリコン
イオンを注入することによって、該領域の結晶性を低下
せしめ、よって、その部分の抵抗を高めることによって
島状半導体領域のエッヂ部分を補強することを特徴とす
る。そして、その領域を０．０５〜５μｍ、好ましくは
０．１〜１μｍの幅（上方から見た平坦部での幅）に作
ることにより電流リークを抑止することである。本発明
の典型的な構造を図１に示す。図１も図５と同様にＴＦ
Ｔを上から見た図面と、そのＡ−Ａ’、Ｂ−Ｂ’断面の
断面図を示している。ＴＦＴは基板１１上に形成され、
薄膜半導体領域は不純物領域（ソース、ドレイン領域、
ここではＮチャネル型ＴＦＴであるのでＮ型の導電型を
示すことにするが、Ｐチャネル型ＴＦＴではＰ型とする
必要がある）１３とゲイト電極１７の下に位置し、実質
的に真性のチャネル形成領域１２に分けられ、この半導
体領域を覆って、ゲイト絶縁膜１５が設けられる。不純
物領域１３には、層間絶縁物１９を通してコンタクトホ
ールが開けられ、電極・配線１８が設けられる。

【０００８】図５で示した従来のＴＦＴと異なる点は、
少なくともゲイト電極の下部の島状の半導体領域１０の
周辺部、すなわち領域の外側端部に、高速のシリコンイ
オンを注入して、結晶性を低下せしめた領域１４を設け
たことである。例えば、長時間の熱アニールによる固相
成長法、あるいはレーザーもしくはそれと同等な強光の
照射によって結晶化した島状半導体領域に、１×１０¹³
〜１×１０¹⁶ｃｍ^-2、好ましくは１×１０¹⁴〜５×１０
¹⁵ｃｍ^-2のドーズ量で、また、３０〜１００ＫｅＶの加
速エネルギーで注入すれば、その部分の結晶性が低下
し、十分に高い抵抗を実現できる。当然のことである
が、ドーズ量、加速エネルギーの最適値は島状半導体膜
の厚さに依存するので、必ずしも上記の範囲に収まるこ
とを要求するものではない。

【０００９】この領域１４の効果に関して、Ａ−Ａ’断
面の領域１６に注目して説明する。従来のＴＦＴの場合
と同様に、このような半導体領域の端部におけるゲイト
絶縁膜の被覆性は良くない。したがって、この部分で
は、理想的な場合の半分ほどの電圧でゲイト絶縁膜が破
壊されて、ピンホールが生じたり、電荷がトラップされ
たりする。しかし、領域１４が存在する場合には、領域
１４の抵抗によって、ゲイト絶縁膜に印加される電圧が
減少する。その結果，ゲイト絶縁膜の破壊を防止するこ
とができる。また、半導体領域の端部のゲイト絶縁膜
で、仮にピンホールが生じたり、電荷がトラップされて
も、この部分は領域１４によって、不純物領域１３やゲ
イト電極の下のチャネル形成領域１２とは隔絶されてい
るので、ほとんど影響が及ばない。

【００１０】このため、特にゲイト電極とドレイン領域
間のリーク電流や、ソース、ドレイン間のリーク電流を
著しく低減せしめることができる。また、このようにゲ
イト絶縁膜が破壊されても特性や信頼性に問題が生じな
いのであれば、使用時の電圧の制限は少なくなり、ま
た、製造時の静電破壊等による不良品の発生の確率も低
下し、歩留りが向上する。

【００１１】図１においては薄膜半導体領域のゲイト電
極の横断する側の端部全てにシリコンイオンを注入した
様子を示したが、このような領域は少なくともゲイト電
極の下の領域に設けられれば十分であることは、以上の
説明から明らかであろう。なお、イオン注入工程におい
て、シリコン以外に、酸素、炭素、窒素その他のイオン
を同時に、もしくはシリコンイオン注入の前後に注入す
ると、より効果的である。また、シリコンイオンの注入
においては、フォトリソグラフィー法によって領域を画
定する方法だけでなく、テーパーエッチによって自己整
合的に導入箇所が決定される方法を用いてもよい。以下
に実施例を示し、さらに本発明を説明する。

【００１２】

【実施例】

〔実施例１〕 図２に本実施例の作製工程の断面図を示
す。本実施例を含めて、以下の実施例の図面では、ＴＦ
Ｔの断面図のみを示し、いずれも左側にはゲイト電極に
垂直な面（図１、図５の断面Ｂ−Ｂ’に相当）を有する
ＴＦＴを構成し、また、右側にはゲイト電極に平行な面
（図１、図５の断面Ａ−Ａ’に相当）を有するＴＦＴを
構成する例を示す。

【００１３】まず、基板（コーニング７０５９）２０上
にプラズマＣＶＤ法またはスパッタリング法によって厚
さ２０００Åの酸化珪素の下地膜２１を形成した。さら
に、プラズマＣＶＤ法によって、厚さ３００〜１５００
Å、例えば１０００Åのアモルファスシリコン膜を堆積
した。連続して、スパッタリング法によって、厚さ２０
０Åの酸化珪素膜を保護膜として堆積した。そして、こ
れを還元雰囲気下、６００℃で４８時間アニールして結
晶化させた。結晶化工程はレーザー等の強光を用いる方
式でもよい。そして、得られた結晶シリコン膜をパター
ニングして、島状シリコン領域２２ａ、２２ｂを形成し
た。島状シリコン膜の上には保護膜２３ａ、２３ｂがそ
れぞれ乗っている。この保護膜は、その後のフォトリソ
グラフィー工程において、島状シリコン領域が汚染され
ることを防止する作用がある。

【００１４】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト２４
ａ、２４ｂを残してパターニングし、その幅は０．０５
〜５μｍ、好ましくは０．１〜１μｍの幅に形成した。
そして、このレジストをマスクとしてシリコンを注入し
た。シリコンの注入には公知のイオン打ち込み法を用
い、例えば、８０ｋｅＶの加速電圧、１×１０¹³〜５×
１０¹⁶ｃｍ^-2、例えば、５×１０¹⁵ｃｍ^-2のドーズ量で
シリコンを注入した。この結果、シリコンの注入された
領域２５ａ、２５ｂ、２５ｃ、２５ｄを形成した。同様
な注入条件で同じようにして作製した島状半導体膜の全
面におこなって、その結晶性をラマン散乱分光法によっ
て確かめたところ、シリコンイオンを注入する前に比較
して、結晶の堆積分率が１０〜４０％にまで減少してい
ることが分かった。（図２（Ａ））

【００１５】次に、レジスト２４ａ、２４ｂを除去した
後、プラズマＣＶＤ法またはスパッタリング法によって
厚さ５００〜１５００Å、例えば、１０００Åの酸化珪
素膜２６をゲイト絶縁膜として堆積し、引き続いて、減
圧ＣＶＤ法によって、厚さ６０００〜８０００Å、例え
ば６０００Åのシリコン膜（０．１〜２％の燐を含む）
を堆積した。なお、この酸化珪素とシリコン膜の成膜工
程は連続的におこなうことが望ましい。そして、シリコ
ン膜をパターニングして、配線２７ａ、２７ｂを形成し
た。これらの配線は、いずれもゲイト電極として機能す
る。（図２（Ｂ））

【００１６】次に、プラズマドーピング法によって、シ
リコン領域に配線２７ａをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、
例えば５×１０¹⁵ｃｍ^-2とした。その後、還元雰囲気
中、６００℃で４８時間アニールすることによって、不
純物を活性化させた。このようにして不純物領域２８
ａ、２８ｂを形成した。

【００１７】この際には、先にシリコンイオンの注入さ
れた領域２５ａ、２５ｂ、２５ｃ、２５ｄも同様に結晶
化することが危惧されるが、本発明人の研究の結果、シ
リコンイオンの注入されたシリコン膜の再結晶化温度
は、注入エネルギーに依存し、高いエネルギーで注入さ
れた場合には、高い温度が必要であった。例えば、本実
施例では８０ｋｅＶのエネルギーで注入されているの
で、７００℃の温度が必要であり、上記のようなアニー
ル条件では十分に結晶化しなかったのである。この結
果、領域２５ａ、２５ｂ、２５ｃ、２５ｄは若干の結晶
性の改善は見られても、他の領域、特にゲイト電極下の
チャネル形成領域よりも低い結晶性のままであった。た
だし、加速エネルギーが４０ｋｅＶ以下では、再結晶化
温度は６００℃以下であり、領域２５ａ、２５ｂ、２５
ｃ、２５ｄが必ずしも、チャネル形成領域よりも結晶性
が低いということは保証されない。（図２（Ｃ））

【００１８】続いて、厚さ３０００Åの酸化珪素膜を層
間絶縁物としてプラズマＣＶＤ法によって形成し、これ
にコンタクトホールを形成して、金属材料、例えば、窒
化チタンとアルミニウムの多層膜によって配線２９ａ、
２９ｂを形成した。配線２９ａは配線２７ｂとＴＦＴの
不純物領域の一方２８ｂを接続する。以上の工程によっ
て半導体回路が完成した。（図２（Ｄ））

【００１９】〔実施例２〕 図３に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）３０１の
絶縁表面上にスパッタリング法によって厚さ２０００Å
の酸化珪素の下地膜３０２を形成した。さらに、プラズ
マＣＶＤ法によって、厚さ５００〜１５００Å、例えば
１０００Åのアモルファスシリコン膜を堆積した。連続
して、スパッタリング法によって、厚さ２００Åの酸化
珪素膜を保護膜として堆積した。そして、これを還元雰
囲気下、６００℃で４８時間アニールして結晶化させ
た。結晶化工程はレーザー等の強光を用いる方式でもよ
い。そして、得られた結晶シリコン膜を公知のフォトリ
ソグラフィー法によってパターニングして、島状シリコ
ン領域３０３ａ、３０３ｂを形成した。島状シリコン膜
の上には保護膜が残されている。また、エッチングに用
いたフォトレジストのマスク３０４ａ、３０４ｂも残さ
れている。なお、このエッチング工程においては等方エ
ッチング法（例えば、緩衝フッ酸によるウェットエッチ
ング）を用い、半導体領域の側端部を図に示すようにテ
ーパー状とした。この角度は基板表面については３０〜
６０°を有せしめた。この図面では半導体領域３０３ａ
はＴＦＴとし、また、半導体領域３０３ｂは他の回路素
子であるキャパシタとしてもよい。

【００２０】次に、このレジストをマスクとしてシリコ
ンを注入した。シリコンの注入には公知のイオン打ち込
み法を用い、例えば、加速電圧は５０ｋｅＶ、ドーズ量
は、１×１０¹⁴〜５×１０¹⁵ｃｍ^-2、例えば、１×１０
¹⁵ｃｍ^-2とした。この結果、シリコンイオンの注入され
た領域３０５ａ、３０５ｂ、３０５ｃ、３０５ｄを形成
した。（図３（Ａ））

【００２１】次に、スパッタリング法によって厚さ１０
００Åの酸化珪素膜３０６をゲイト絶縁膜として堆積
し、引き続いて、スパッタ法によって、厚さ６０００〜
８０００Å、例えば６０００Åのアルミニウム膜（０．
２重量％のスカンジウムを含む）を堆積した。なお、こ
の酸化珪素とアルミニウム膜の成膜工程は連続的におこ
なうことが望ましい。そして、アルミニウム膜をパター
ニングして、配線３０７ａ、３０７ｂを形成した。これ
らの配線は、いずれもゲイト電極として機能する。さら
に、このアルミニウム配線の表面を陽極酸化して、表面
に酸化物層３０９ａ、３０９ｂを形成した。陽極酸化の
前に感光性ポリイミド（フォトニース）によって後でコ
ンタクトを形成する部分にマスク３０８を選択的に形成
した。陽極酸化の際には、このマスクのために、この部
分には陽極酸化物が形成されなかった。

【００２２】陽極酸化は、酒石酸の１〜５％エチレング
リコール溶液中でおこなった。得られた酸化物層の厚さ
は２０００Åであった。次に、プラズマドーピング法に
よって、シリコン領域に配線３０７ａおよび酸化物３０
９ａをマスクとして不純物（燐）を注入した。ドーピン
グガスとして、フォスフィン（ＰＨ₃ ）を用い、加速電
圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドース量
は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、１×１０¹⁵
ｃｍ^-2とした。このようにしてＮ型の不純物領域３１０
ａ、３１０ｂを形成した。（図３（Ｂ））

【００２３】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエ
キシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシ
マーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレ
ーザー（波長１９３ｎｍ）等を用いてもよい。レーザー
のエネルギー密度は、２００〜３５０ｍＪ／ｃｍ² 、例
えば２５０ｍＪ／ｃｍ² とし、１か所につき２〜１０シ
ョット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはポリイミドのマスク３０８を残しておいた。
これは露出したアルミニウムがレーザー照射によってダ
メージを受けるからである。レーザー照射後、このポリ
イミドのマスクは酸素プラズマ中にさらすことによって
簡単に除去できる。

【００２４】なお、本実施例では、シリコンイオン注入
の際の、ドーズ量、加速電圧とも実施例１に比較して小
さいが、実施例１の場合と異なり、ゲイト電極の下のシ
リコンの注入された領域３０５ｃ、３０５ｄはレーザー
光が入射しないので、シリコンイオン注入の際の低い結
晶化率を維持し、極めて大きな抵抗として機能し、リー
ク電流を低下させる目的では効果的であった。そして、
本実施例のように低加速電圧、低ドーズ量は量産性を向
上させるうえで好ましかった。（図３（Ｃ））

【００２５】続いて、厚さ３０００Åの酸化珪素膜３１
１を層間絶縁物としてプラズマＣＶＤ法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によって配線
３１２ａ、３１２ｂを形成した。配線３１２ａは配線３
０７ｂとＴＦＴの不純物領域の一方３１０ｂを接続す
る。以上の工程によってＴＦＴ３１３ａ（図ではゲイト
電極に垂直な断面）および３１３ｂ（図ではゲイト電極
に平行な断面）が完成した。（図３（Ｄ）） なお、本実施例において、ＴＦＴのソースもしくはドレ
インの電極のいずれかを設けなければゲイト電極と残り
の不純物領域の間にキャパシタが形成されることは明ら
かであろう。したがって、本実施例と同等な手段を用い
ても、耐圧が高い、リークが少ない等の優れた特性を信
頼性を有するキャパシタが得られる。そして、このよう
にして形成したＴＦＴおよびキャパシタを用いてアクテ
ィブマトリクス型液晶ディスプレーの画素回路を構成し
てもよい。本発明のＴＦＴにより、オフ電流を１ｐＡま
たはそれ以下とすることができ、十分な機能を有せしめ
ることができた。

【００２６】〔実施例３〕 図４に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）４０上に
スパッタリングによって厚さ２０００Åの酸化珪素の下
地膜４１を形成した。さらに、プラズマＣＶＤ法によっ
て、厚さ５００〜１５００Å、例えば１５００Åのアモ
ルファスシリコン膜を堆積した。そして、得られたアモ
ルファスシリコン膜をパターニングして、島状シリコン
領域４２ａ、４２ｂを形成した。

【００２７】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト４３
ａ、４３ｂを残してパターニングした。そして、このレ
ジストをマスクとしてシリコンを注入した。シリコンの
注入には公知のイオン打ち込み法を用い、例えば、８０
ｋｅＶの加速電圧、５×１０¹⁵ｃｍ^-2のドーズ量でシリ
コンを注入した。この結果、シリコンの注入された領域
４４ａ、４４ｂ、４４ｃ、４４ｄを形成した。（図４
（Ａ））

【００２８】次にフォトレジストを残したまま、スパッ
タ法によって厚さ１０００Åの酸化珪素膜４５ａを堆積
した。（図４（Ｂ）） そして、フォトレジストを剥離することによって、その
上に形成されていた酸化珪素膜まで除去した。フォトレ
ジストの存在していなかった部分にはそのまま酸化珪素
膜が残る。これを還元雰囲気下、６００℃で４８時間ア
ニールして結晶化させた。結晶化工程はレーザー等の強
光を用いる方式でもよい。なお、実施例１において説明
したのと同様に、シリコンイオンが注入されたことによ
り、領域４４ａ、４４ｂ、４４ｃ、４４ｄの結晶化温度
は７００℃程度にまで上昇する。この結果、６００℃で
の熱アニールでは当然のことながら結晶化せず、また、
レーザー等の光照射においても、同様の理由、および酸
化珪素膜４５ａの一部が残っているため結晶化はほとん
ど進行しなかった。

【００２９】次に、スパッタリング法によって厚さ１０
００Åの酸化珪素膜４５ｂをゲイト絶縁膜として堆積
し、引き続いて、減圧ＣＶＤ法によって、厚さ３０００
〜８０００Å、例えば６０００Åのシリコン膜（０．１
〜２％の燐を含む）を堆積した。なお、この酸化珪素と
シリコン膜の成膜工程は連続的におこなうことが望まし
い。そして、シリコン膜をパターニングして、配線４６
ａ、４６ｂを形成した。これらの配線は、いずれもゲイ
ト電極として機能する。また、島状シリコン領域の周辺
部（先にシリコンが注入された領域）に注目すると、こ
こでは絶縁膜の厚さが酸化珪素４５ａおよび４５ｂによ
って、約２倍になっている。そのため、ゲイト絶縁膜の
破壊を防ぐうえで効果的である。（図４（Ｃ））

【００３０】次に、プラズマドーピング法によって、シ
リコン領域に配線４６ａをマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用いた。その後、還元雰囲気中、６００℃で４８
時間アニールすることによって、不純物を活性化させ
た。このようにして不純物領域４７ａ、４７ｂを形成し
た。続いて、厚さ３０００Åの酸化珪素膜４８を層間絶
縁物としてプラズマＣＶＤ法によって形成し、これにコ
ンタクトホールを形成して、金属材料、例えば、窒化チ
タンとアルミニウムの多層膜によって配線４９ａ、４９
ｂを形成した。配線４９ａは配線４６ｂとＴＦＴの不純
物領域の一方４７ｂを接続する。以上の工程によって半
導体回路が完成した。（図４（Ｄ）） 本実施例によって、歩留りが従来の２倍以上に改善され
た。また、ＴＦＴの特性の悪化は特に認められなかっ
た。逆に使用に耐えうる最大電圧が従来の１．５〜２倍
に上昇したために、最高動作速度が２〜４倍上昇した。

【００３１】〔実施例４〕 図６に本実施例を示す。ま
ず、基板６０上に厚さ１０００〜３０００Åの酸化珪素
の下地膜６１を形成した。さらに、プラズマＣＶＤ法や
ＬＰＣＶＤ法によってアモルファスシリコン膜を１００
〜５０００Å、好ましくは３００〜１０００Å堆積し
た。アモルファスシリコン膜上には保護膜として、酸化
珪素膜を１００〜５００Å堆積した。そして、公知のフ
ォトリソグラフィー法によってレジストのマスク６３
ａ、６３ｂを形成し、ドライエッチング法によって、ア
モルファスシリコンのエッチングをおこなった。このと
きのエッチング条件は、以下のようであった。 ＲＦパワー ：５００Ｗ 圧力 ：１００ｍＴｏｒｒ ガス流量 ＣＦ₄ ：５０ｓｃｃｍ Ｏ₂ ；４５ｓｃｃｍ

【００３２】この結果、図６（Ａ）に示すように、島状
のシリコン領域６２ａ、６２ｂが得られたが、そのエッ
ヂ部は図のようにテーパー状になっていた。このテーパ
ーの角度は２０〜６０°であった。エッチングにおい
て、比率ＣＦ₄ ／Ｏ₂ が大きくなると、このようなテー
パー状のエッヂを得ることはできなかった。次に、この
レジストをマスクとしてシリコンを注入した。シリコン
の注入には公知のイオン打ち込み法を用い、例えば、８
０ｋｅＶの加速電圧、５×１０¹⁵ｃｍ^-2のドーズ量でシ
リコンを注入した。この結果、レジストがなかった、も
しくは薄かったシリコン領域のエッヂ部６４ａ、６４
ｂ、６４ｃ、６４ｄにシリコンが注入された。（図６
（Ａ））

【００３３】その後、フォトレジストのマスク材６３
ａ、６３ｂと、その下の保護膜を除去し、島状のシリコ
ン膜を露出させた状態で、ＫｒＦエキシマーレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、アモルファスシリコンの結晶化をおこなった。レー
ザーとしては、ＸｅＣｌエキシマーレーザー（波長３０
８ｎｍ、パルス幅５０ｎｓｅｃ）を用いてもよかった。
実施例３において説明したのと同様に、シリコンイオン
の注入の効果によって、このレーザー照射工程におい
て、領域６４ａ、６４ｂ、６４ｃ、６４ｄが他の領域と
同様な結晶性を示すことはなかった。

【００３４】その後、スパッタ法もしくはプラズマＣＶ
Ｄ法によって、厚さ１０００〜１５００Åの酸化珪素膜
６５を形成し、引き続き、厚さ１０００Å〜３μｍのア
ルミニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３
重量％のＳｃ（スカンジウム）を含む）膜を電子ビーム
蒸着法もしくはスパッタ法によって形成した。そして、
その表面に公知のスピンコート法によってフォトレジス
トを塗布し、公知のフォトリソグラフィー法によって、
パターニングをおこなった。そして、燐酸によって、ア
ルミニウム膜のエッチングをおこなった。このようにし
て、ゲイト電極・配線６６ａ、６６ｂを形成した。な
お、ゲイト電極・配線上にはフォトレジストのマスク６
７ａ、６７ｂをそのまま残存させておいた。また、オー
バーエッチのために、ゲイト電極・配線の側面はフォト
レジストの側面よりも内側にある。（図６（Ｂ））

【００３５】この状態で、イオンドーピング法によっ
て、ＴＦＴの活性半導体層６２ａ、６２ｂに、フォトレ
ジスト６７ａ、６７ｂをマスクとして不純物を注入し、
Ｎ型のソース６８ａ、ドレイン６８ｂを形成した。ここ
で、フォトレジスト６７ａに対して、ゲイト電極６６ａ
は距離ｘだけ内側にあるため、図に示したように、ゲイ
ト電極とソース／ドレインが重ならないオフセット状態
となっている。距離ｘは、アルミニウム配線の際のエッ
チング時間を加減することによって増減できる。ｘとし
ては、０．３〜５μｍが好ましかった。（図６（Ｃ））

【００３６】その後、フォトレジスト６７ａ、６７ｂを
剥離し、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、
パルス幅２０ｎｓｅｃ）を照射して、活性層中に導入さ
れた不純物イオンの活性化をおこなった。（図６
（Ｄ）） 最後に、全面に層間絶縁物６９として、プラズマＣＶＤ
法によって酸化珪素膜を厚さ２０００Å〜１μｍ形成し
た。さらに、ＴＦＴのソース６８ａ、ドレイン６８ｂに
コンタクトホールを形成し、アルミニウム配線７０ａ、
７０ｂを２０００Å〜１μｍ、例えば５０００Åの厚さ
に形成した。このアルミニウム配線の下ににバリヤメタ
ルとして、例えば窒化チタンを形成するとより一層、信
頼性を向上させることができた（図６（Ｅ））

【００３７】

【発明の効果】本発明によって、薄膜半導体装置の歩留
りを向上させ、また、その信頼性を高め、最大限を特性
を引き出すことが可能となった。本発明の半導体装置
は、特に、ゲイト−ドレイン間、ゲイト−ソース間のリ
ーク電流が低く、高いゲイト電圧にも耐えられる等の特
徴から液晶ディスプレーのアクティブマトリクス回路に
おける画素制御用のトランジスタとして好ましい。

【００３８】本発明ではＮチャネル型のＴＦＴを例にと
って説明したが、Ｐチャネル型ＴＦＴや同一基板上にＮ
チャネル型とＰチャネル型の混在した相捕型の回路の場
合も同様に実施できることは言うまでもない。また、実
施例に示したような簡単な構造のものばかりではなく、
例えば、特願平５−２５６５６７に示されるようなソー
ス／ドレインにシリサイドを有するような構造のＴＦＴ
に用いてもよい。また、本実施例はＴＦＴを主として示
した。しかし、他の回路素子、例えば、１つの島状領域
に複数のゲート電極を有せしめた薄膜集積回路、スタッ
クトゲイト型ＴＦＴ、ダイオード、抵抗、キャパシタ、
またはこれを集積化した薄膜半導体回路に応用すること
が可能であることは言うまでもない。このように本発明
は工業上、有益な発明である。

【図面の簡単な説明】

【図１】 本発明の薄膜半導体装置（ＴＦＴ）の構成
例を示す。

【図２】 実施例１のＴＦＴの作製工程断面を示す。

【図３】 実施例２のＴＦＴの作製工程断面を示す。

【図４】 実施例３のＴＦＴの作製工程断面を示す。

【図５】 従来の薄膜半導体装置（ＴＦＴ）の構成例
を示す。

【図６】 実施例４のＴＦＴの作製工程断面を示す。

【符号の説明】

１０・・・島状半導体領域 １１・・・基板 １２・・・チャネル形成領域（実質的に真性） １３・・・不純物領域（ソース、ドレイン） １４・・・シリコンイオンの注入された領域 １５・・・ゲイト絶縁膜 １６・・・島状半導体領域の端部 １７・・・ゲイト電極 １８・・・ソース、ドレイン電極

Claims (8)

【特許請求の範囲】
1. 【請求項１】 島状の薄膜半導体領域と、前記半導体領
   域を横断するゲイト電極とを有する薄膜半導体装置にお
   いて、前記半導体領域の周辺部にシリコンイオンの注入
   された領域が存在し、かつ、ゲイト電極が該領域を横断
   していることを特徴とする薄膜半導体装置。
2. 【請求項２】 島状の薄膜半導体領域と、前記半導体領
   域を横断するゲイト電極とを有する薄膜半導体装置にお
   いて、前記半導体領域の周辺部に結晶性の低い領域が存
   在し、かつ、ゲイト電極が該領域を横断していることを
   特徴とする薄膜半導体装置。
3. 【請求項３】 島状の薄膜半導体領域と、前記半導体領
   域を横断するゲイト電極とを有する薄膜半導体装置にお
   いて、前記半導体領域の周辺部に抵抗の高い領域が存在
   し、かつ、ゲイト電極が該領域を横断していることを特
   徴とする薄膜半導体装置。
4. 【請求項４】 請求項１乃至３において、該島状の薄膜
   半導体領域はテーパー状のエッヂを有していることを特
   徴とする薄膜半導体装置。
5. 【請求項５】 請求項１において、シリコンイオンの注
   入された領域は、０．０５〜５μｍ、好ましくは０．１
   〜１μｍの幅を有することを特徴とする薄膜半導体装
   置。
6. 【請求項６】 島状の薄膜半導体領域を形成する工程
   と、前記薄膜半導体領域の周辺部のうち少なくともゲイ
   ト電極が横断する部分に、シリコンイオンを注入する工
   程と、前記薄膜半導体領域を横断してゲイト電極を形成
   する工程と、前記薄膜半導体領域に不純物を導入してソ
   ース、ドレイン領域を形成することを特徴とする薄膜半
   導体装置の作製方法。
7. 【請求項７】 非単結晶半導体薄膜上に直接、もしくは
   間接にマスク材を形成し、フォトリソグラフィー法によ
   って、島状にパターニングをおこなう工程と、ドライエ
   ッチング法もしくはウェットエッチング法によって、前
   記マスク材のパターンにしたがって、前記半導体薄膜を
   島状にエッチングする工程と、前記島状の半導体薄膜上
   にマスク材を残した状態で、シリコンイオンを加速して
   照射する工程と、前記半導体薄膜を横断してゲイト電極
   を形成する工程とを有することを特徴とする薄膜半導体
   装置の作製方法。
8. 【請求項８】 請求項６において、該島状の半導体薄膜
   はテーパー状のエッヂを有していることを特徴とする薄
   膜半導体装置の作製方法。