JPH05160151A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05160151A JPH05160151A JP8466191A JP8466191A JPH05160151A JP H05160151 A JPH05160151 A JP H05160151A JP 8466191 A JP8466191 A JP 8466191A JP 8466191 A JP8466191 A JP 8466191A JP H05160151 A JPH05160151 A JP H05160151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- energy density
- poly
- polycrystalline
- excimer laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】本発明は、高均一・高性能なｐｏｌｙ−ＳｉＴ
ＦＴを提供するものである。 【構成】本発明は、絶縁性基板上に堆積したアモルファ
スシリコン（以下「ａ−Ｓｉ」という）層をエキシマレ
ーザの照射により結晶化し多結晶シリコン（以下「ｐｏ
ｌｙ−Ｓｉ」という）層とする薄膜トランジスタの製造
方法において、前記ａ−Ｓｉ層をエキシマレーザの照射
により結晶化しｐｏｌｙ−Ｓｉ層とする際に、前記ａ−
Ｓｉ層が結晶化しｐｏｌｙ−Ｓｉ層となるしきい値エネ
ルギー密度より高く、かつ前記ａ−Ｓｉ層から結晶化し
たｐｏｌｙ−Ｓｉ層の表面平坦性が４０％となるエネル
ギー密度より低い第１のエネルギー密度光を照射し、次
に前記第１のエネルギー密度光によって形成された前記
ｐｏｌｙ−Ｓｉ層のグレイン内部およびグレイン境界に
残る欠陥を溶融しうる第２のエネルギー密度光を照射す
ることを特徴とする。
ＦＴを提供するものである。 【構成】本発明は、絶縁性基板上に堆積したアモルファ
スシリコン（以下「ａ−Ｓｉ」という）層をエキシマレ
ーザの照射により結晶化し多結晶シリコン（以下「ｐｏ
ｌｙ−Ｓｉ」という）層とする薄膜トランジスタの製造
方法において、前記ａ−Ｓｉ層をエキシマレーザの照射
により結晶化しｐｏｌｙ−Ｓｉ層とする際に、前記ａ−
Ｓｉ層が結晶化しｐｏｌｙ−Ｓｉ層となるしきい値エネ
ルギー密度より高く、かつ前記ａ−Ｓｉ層から結晶化し
たｐｏｌｙ−Ｓｉ層の表面平坦性が４０％となるエネル
ギー密度より低い第１のエネルギー密度光を照射し、次
に前記第１のエネルギー密度光によって形成された前記
ｐｏｌｙ−Ｓｉ層のグレイン内部およびグレイン境界に
残る欠陥を溶融しうる第２のエネルギー密度光を照射す
ることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特にｐｏｌｙ−Ｓｉ層を用いた薄膜トランジ
スタおよびその製造方法に関する。
に係わり、特にｐｏｌｙ−Ｓｉ層を用いた薄膜トランジ
スタおよびその製造方法に関する。
【０００２】
【従来の技術】ガラスなどの絶縁性基板上にｐｏｌｙ−
Ｓｉ薄膜トランジスタ（以下「ＴＦＴ」という）を形成
する技術として、エキシマレーザアニール技術がある。
これは基板上に堆積されたａ−Ｓｉ層をエキシマレーザ
により結晶化し、良好なｐｏｌｙ−Ｓｉ層を得ようとす
る技術である。従来のエキシマレーザアニールを利用し
てｐｏｌｙ−Ｓｉ層を製造する技術としては、Ｋ．Ｓｅ
ｒａ等による”Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｔ
ＦＴ’ｓ Ｆａｂｒｉｃａｔｅｄ ｂｙ ＸｅＣｌ Ｅ
ｘｉｃｉｍｅｒ ＬａｓｅｒＡｎｎｅａｌｉｎｇ ｏｆ
Ｈｙｄｒｏｇｅｎａｔｅｄ Ａｍｏｒｐｈｏｕｓ−Ｓ
ｉｌｉｃｏｎ Ｆｉｌｍ，”ＩＥＥＥ Ｔｒａｎｓ ．
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ，ｖｏｌ．ＥＤ −３
６，ｎｏ １２， ｐｐ．２８６８−２８７２ Ｄｅｃ
１９８９．に示すものがある。この様なａ−Ｓｉ層を
結晶化しｐｏｌｙ−Ｓｉ層としたｐｏｌｙ−Ｓｉ層を用
いた従来のｐｏｌｙ−ＳｉＴＦＴの製造方法を図１を用
いて説明する。
Ｓｉ薄膜トランジスタ（以下「ＴＦＴ」という）を形成
する技術として、エキシマレーザアニール技術がある。
これは基板上に堆積されたａ−Ｓｉ層をエキシマレーザ
により結晶化し、良好なｐｏｌｙ−Ｓｉ層を得ようとす
る技術である。従来のエキシマレーザアニールを利用し
てｐｏｌｙ−Ｓｉ層を製造する技術としては、Ｋ．Ｓｅ
ｒａ等による”Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｔ
ＦＴ’ｓ Ｆａｂｒｉｃａｔｅｄ ｂｙ ＸｅＣｌ Ｅ
ｘｉｃｉｍｅｒ ＬａｓｅｒＡｎｎｅａｌｉｎｇ ｏｆ
Ｈｙｄｒｏｇｅｎａｔｅｄ Ａｍｏｒｐｈｏｕｓ−Ｓ
ｉｌｉｃｏｎ Ｆｉｌｍ，”ＩＥＥＥ Ｔｒａｎｓ ．
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ，ｖｏｌ．ＥＤ −３
６，ｎｏ １２， ｐｐ．２８６８−２８７２ Ｄｅｃ
１９８９．に示すものがある。この様なａ−Ｓｉ層を
結晶化しｐｏｌｙ−Ｓｉ層としたｐｏｌｙ−Ｓｉ層を用
いた従来のｐｏｌｙ−ＳｉＴＦＴの製造方法を図１を用
いて説明する。
【０００３】先ず基板１１上にａ−Ｓｉ層を堆積し、こ
れを単一エネルギー密度光のエキシマレーザでアニール
してｐｏｌｙ−Ｓｉ層１２とし（図１−（ａ））、さら
にこのｐｏｌｙ−Ｓｉ層１２を島状にパターニングした
後、ゲート絶縁膜（ＳｉＯ2）１３、ｐｏｌｙ−Ｓｉ層
を順次堆積し、このｐｏｌｙ−Ｓｉ層をパターニングし
てゲート電極１４とした後（図１−（ｂ））、ゲート電
極１４をマスクにしイオン注入しソース（Ｓ）・ドレイ
ン（Ｄ）部１６，１７を形成する（図１−（ｃ））。続
いて、層間絶縁膜１５を堆積し、このイオン注入した
Ｓ，Ｄ部１６，１７に配線のためのコンタクト部を開口
し、Ａｌを堆積・パターニングすることにより配線１
８，１９とした（図１−（ｄ））。最後にＳｉＮxなど
のパッシベーション膜２０で保護した（図１−
（ｅ））。
れを単一エネルギー密度光のエキシマレーザでアニール
してｐｏｌｙ−Ｓｉ層１２とし（図１−（ａ））、さら
にこのｐｏｌｙ−Ｓｉ層１２を島状にパターニングした
後、ゲート絶縁膜（ＳｉＯ2）１３、ｐｏｌｙ−Ｓｉ層
を順次堆積し、このｐｏｌｙ−Ｓｉ層をパターニングし
てゲート電極１４とした後（図１−（ｂ））、ゲート電
極１４をマスクにしイオン注入しソース（Ｓ）・ドレイ
ン（Ｄ）部１６，１７を形成する（図１−（ｃ））。続
いて、層間絶縁膜１５を堆積し、このイオン注入した
Ｓ，Ｄ部１６，１７に配線のためのコンタクト部を開口
し、Ａｌを堆積・パターニングすることにより配線１
８，１９とした（図１−（ｄ））。最後にＳｉＮxなど
のパッシベーション膜２０で保護した（図１−
（ｅ））。
【０００４】しかし、このような従来の作製方法では、
基板内のＮＭＯＳ，ＰＭＯＳ各ＴＦＴの諸特性が不均一
となりやすいという欠点をもっていた。例えば図４に示
すようにレーザの照射エネルギー密度Ｊが増加するとと
もに電界効果移動度μは増加するが、基板内でのバラツ
キがＮＭＯＳＴＦＴにおいて著しくなる。また図５のよ
うに、ソース（Ｓ）・ドレイン（Ｄ）間耐圧Ｖｂｄはエ
ネルギー密度Ｊの増加とともに減少し、特にＰＭＯＳＴ
ＦＴのそれのバラツキは著しくなる。このＰＭＯＳＴＦ
Ｔの傾向はリーク電流値に対してもみられる。従って従
来のレーザの照射方法で作製した場合、ＮＭＯＳ，ＰＭ
ＯＳともに、高い電界効果移動度を得ようと比較的高い
エネルギー密度で照射すると特性のバラツキの発生とと
もにＶｂｄやリーク電流値の悪化が生じてしまう。従っ
て高均一に、高い電界効果移動度をもつデバイスを作製
することが困難であった。
基板内のＮＭＯＳ，ＰＭＯＳ各ＴＦＴの諸特性が不均一
となりやすいという欠点をもっていた。例えば図４に示
すようにレーザの照射エネルギー密度Ｊが増加するとと
もに電界効果移動度μは増加するが、基板内でのバラツ
キがＮＭＯＳＴＦＴにおいて著しくなる。また図５のよ
うに、ソース（Ｓ）・ドレイン（Ｄ）間耐圧Ｖｂｄはエ
ネルギー密度Ｊの増加とともに減少し、特にＰＭＯＳＴ
ＦＴのそれのバラツキは著しくなる。このＰＭＯＳＴＦ
Ｔの傾向はリーク電流値に対してもみられる。従って従
来のレーザの照射方法で作製した場合、ＮＭＯＳ，ＰＭ
ＯＳともに、高い電界効果移動度を得ようと比較的高い
エネルギー密度で照射すると特性のバラツキの発生とと
もにＶｂｄやリーク電流値の悪化が生じてしまう。従っ
て高均一に、高い電界効果移動度をもつデバイスを作製
することが困難であった。
【０００５】
【発明が解決しようとする課題】本発明は、このような
従来技術の欠点を改良し、高均一・高性能なｐｏｌｙ−
ＳｉＴＦＴを提供するものである。
従来技術の欠点を改良し、高均一・高性能なｐｏｌｙ−
ＳｉＴＦＴを提供するものである。
【０００６】
【課題を解決するための手段】本発明は、絶縁性基板上
に堆積したａ−Ｓｉ層をエキシマレーザの照射により結
晶化しｐｏｌｙ−Ｓｉ層とするＴＦＴの製造方法におい
て、前記ａ−Ｓｉ層をエキシマレーザの照射により結晶
化しｐｏｌｙ−Ｓｉ層とする際に、前記ａ−Ｓｉ層が結
晶化しｐｏｌｙ−Ｓｉ層となるしきい値エネルギー密度
より高く、かつ前記ａ−Ｓｉ層から結晶化したｐｏｌｙ
−Ｓｉ層の表面平坦性が４０％となるエネルギー密度よ
り低い第１のエネルギー密度光を照射し、次に前記第１
のエネルギー密度光によって形成された前記ｐｏｌｙ−
Ｓｉ層のグレイン内部およびグレイン境界に残る欠陥を
溶融しうる第２のエネルギー密度光を照射することを特
徴とする。
に堆積したａ−Ｓｉ層をエキシマレーザの照射により結
晶化しｐｏｌｙ−Ｓｉ層とするＴＦＴの製造方法におい
て、前記ａ−Ｓｉ層をエキシマレーザの照射により結晶
化しｐｏｌｙ−Ｓｉ層とする際に、前記ａ−Ｓｉ層が結
晶化しｐｏｌｙ−Ｓｉ層となるしきい値エネルギー密度
より高く、かつ前記ａ−Ｓｉ層から結晶化したｐｏｌｙ
−Ｓｉ層の表面平坦性が４０％となるエネルギー密度よ
り低い第１のエネルギー密度光を照射し、次に前記第１
のエネルギー密度光によって形成された前記ｐｏｌｙ−
Ｓｉ層のグレイン内部およびグレイン境界に残る欠陥を
溶融しうる第２のエネルギー密度光を照射することを特
徴とする。
【０００７】ここで、表面平坦性とは、平均膜厚をＴ
AVE、最大膜厚をＴMAX、、最小膜厚をＴMINとしたとき以
下の式によって定義される。 表面平坦性（％）＝（ＴMAX−ＴMIN）／ＴAVE×１００
AVE、最大膜厚をＴMAX、、最小膜厚をＴMINとしたとき以
下の式によって定義される。 表面平坦性（％）＝（ＴMAX−ＴMIN）／ＴAVE×１００
【０００８】
【作用】本発明では、先ずａ−Ｓｉ層が結晶化しｐｏｌ
ｙ−Ｓｉ層となるしきい値エネルギー密度よりも高く、
かつ前記ａ−Ｓｉ層から結晶化したｐｏｌｙ−Ｓｉ層の
表面平坦性が４０％となるエネルギー密度より低い第１
のエネルギー密度光を照射することで、ｐｏｌｙ−Ｓｉ
層における良好なグレインの大きさを決定する。
ｙ−Ｓｉ層となるしきい値エネルギー密度よりも高く、
かつ前記ａ−Ｓｉ層から結晶化したｐｏｌｙ−Ｓｉ層の
表面平坦性が４０％となるエネルギー密度より低い第１
のエネルギー密度光を照射することで、ｐｏｌｙ−Ｓｉ
層における良好なグレインの大きさを決定する。
【０００９】この工程で作製されたｐｏｌｙ−Ｓｉ層
は、グレイン内部およびグレイン境界の欠陥が多く残っ
ている。そこで、このグレイン内部およびグレイン境界
に残る欠陥を溶融しうる第２のエネルギー密度光を照射
することで欠陥であった部分をｐｏｌｙ−Ｓｉ層に変え
ることでｐｏｌｙ−Ｓｉ層内部の欠陥数を減らすことが
できる。
は、グレイン内部およびグレイン境界の欠陥が多く残っ
ている。そこで、このグレイン内部およびグレイン境界
に残る欠陥を溶融しうる第２のエネルギー密度光を照射
することで欠陥であった部分をｐｏｌｙ−Ｓｉ層に変え
ることでｐｏｌｙ−Ｓｉ層内部の欠陥数を減らすことが
できる。
【００１０】
【実施例】以下実施例にて詳細に説明する。エキシマレ
ーザアニール工程以外は先の図１と同じであるので図１
を使って説明する。先ず石英基板１１上に、ＬＰＣＶＤ
法により５５０°Ｃにて１０００オングストロームのａ
−Ｓｉ層を堆積した。これをエキシマレーザ（ＫｒＦ，
発振波長λ＝２４８ｎｍ）によりｐｏｌｙ−Ｓｉ層１２
にした。この場合、基板全面をまずエネルギー密度２７
０ｍＪ／ｃｍ2のビームで照射してｐｏｌｙ−Ｓｉ層と
し、続いてエネルギー密度４５０ｍＪ／ｃｍ2のビーム
で再度基板全面を照射した（図１−（ａ））。続いてこ
のｐｏｌｙ−Ｓｉ層１２を島状にパターニングし、その
上にゲート絶縁膜１３としてＬＰＣＶＤ法により１００
０オングストロームのＳｉＯ2を堆積し、同じくＬＰＣ
ＶＤ法により３０００オングストロームのｐｏｌｙ−Ｓ
ｉ層を堆積し、上部ｐｏｌｙ−Ｓｉ層をパターニングし
てゲート電極１４とした（図１−（ｂ））。続いてこの
ゲート電極をマスクにイオン注入しソース・ドレイン部
１６，１７を形成し（図１−（ｃ））、層間絶縁膜１５
としてＬＰＣＶＤ法により７０００オングストロームの
ＳｉＯ2を堆積した後、配線のためのコンタクト部を開
口した。次に水素化処理を３５０°Ｃにて行った後、Ａ
ｌＳｉＣｕを堆積・パターニングし配線１８，１９とし
た（図１−（ｄ））。最後に１μｍのＳｉＮxをｐ−Ｃ
ＶＤ法で堆積し、パターニングして保護膜２０とした
（図１−（ｅ））。
ーザアニール工程以外は先の図１と同じであるので図１
を使って説明する。先ず石英基板１１上に、ＬＰＣＶＤ
法により５５０°Ｃにて１０００オングストロームのａ
−Ｓｉ層を堆積した。これをエキシマレーザ（ＫｒＦ，
発振波長λ＝２４８ｎｍ）によりｐｏｌｙ−Ｓｉ層１２
にした。この場合、基板全面をまずエネルギー密度２７
０ｍＪ／ｃｍ2のビームで照射してｐｏｌｙ−Ｓｉ層と
し、続いてエネルギー密度４５０ｍＪ／ｃｍ2のビーム
で再度基板全面を照射した（図１−（ａ））。続いてこ
のｐｏｌｙ−Ｓｉ層１２を島状にパターニングし、その
上にゲート絶縁膜１３としてＬＰＣＶＤ法により１００
０オングストロームのＳｉＯ2を堆積し、同じくＬＰＣ
ＶＤ法により３０００オングストロームのｐｏｌｙ−Ｓ
ｉ層を堆積し、上部ｐｏｌｙ−Ｓｉ層をパターニングし
てゲート電極１４とした（図１−（ｂ））。続いてこの
ゲート電極をマスクにイオン注入しソース・ドレイン部
１６，１７を形成し（図１−（ｃ））、層間絶縁膜１５
としてＬＰＣＶＤ法により７０００オングストロームの
ＳｉＯ2を堆積した後、配線のためのコンタクト部を開
口した。次に水素化処理を３５０°Ｃにて行った後、Ａ
ｌＳｉＣｕを堆積・パターニングし配線１８，１９とし
た（図１−（ｄ））。最後に１μｍのＳｉＮxをｐ−Ｃ
ＶＤ法で堆積し、パターニングして保護膜２０とした
（図１−（ｅ））。
【００１１】このように、複数のエネルギー密度光でア
ニールして作られたｐｏｌｙ−ＳｉＴＦＴの電界効果移
動度μの特性を図２に、ソース・ドレイン間耐圧Ｖｂｄ
の特性を図３に示す。電界効果移動度μはＮＭＯＳ，Ｐ
ＭＯＳ共に２０％程小さくなっているがＮＭＯＳでμ＝
６０ｃｍ2／Ｖ・ｓと十分高い値がしかも基板内のバラ
ツキが低減された形で実現されている。また図５に示す
ソース・ドレイン間耐圧Ｖｂｄは著しく向上し、均一化
されており、この傾向は他のリーク電流値やしきい値電
圧といった諸特性についてもみられた。したがって、こ
のように複数のエネルギー密度光でアニールすると、十
分高い電界効果移動度をもちながら、しかも他の諸特性
を向上・均一化させうることがわかった。
ニールして作られたｐｏｌｙ−ＳｉＴＦＴの電界効果移
動度μの特性を図２に、ソース・ドレイン間耐圧Ｖｂｄ
の特性を図３に示す。電界効果移動度μはＮＭＯＳ，Ｐ
ＭＯＳ共に２０％程小さくなっているがＮＭＯＳでμ＝
６０ｃｍ2／Ｖ・ｓと十分高い値がしかも基板内のバラ
ツキが低減された形で実現されている。また図５に示す
ソース・ドレイン間耐圧Ｖｂｄは著しく向上し、均一化
されており、この傾向は他のリーク電流値やしきい値電
圧といった諸特性についてもみられた。したがって、こ
のように複数のエネルギー密度光でアニールすると、十
分高い電界効果移動度をもちながら、しかも他の諸特性
を向上・均一化させうることがわかった。
【００１２】このような特性の全般的向上と均一化をも
たらした理由は図６に示した透過型電子顕微鏡（以下
「ＴＥＭ」という）によるｐｏｌｙ−Ｓｉ層断面の観察
から理解できる。図６の（ａ）は２７０ｍＪ／ｃｍ2の
単一エネルギー密度光で、（ｂ）は ４５０ｍＪ／ｃｍ
2の単一エネルギー密度光で各々アニールした場合のｐ
ｏｌｙ−Ｓｉ層断面の模式図である。エネルギー密度の
増加とともにｐｏｌｙ−Ｓｉ層を構成する各グレインは
大きくなり、グレイン内部やグレイン境界はクリアにな
ってくる。しかしこれにともなって表面の平坦性は劣化
してくる。
たらした理由は図６に示した透過型電子顕微鏡（以下
「ＴＥＭ」という）によるｐｏｌｙ−Ｓｉ層断面の観察
から理解できる。図６の（ａ）は２７０ｍＪ／ｃｍ2の
単一エネルギー密度光で、（ｂ）は ４５０ｍＪ／ｃｍ
2の単一エネルギー密度光で各々アニールした場合のｐ
ｏｌｙ−Ｓｉ層断面の模式図である。エネルギー密度の
増加とともにｐｏｌｙ−Ｓｉ層を構成する各グレインは
大きくなり、グレイン内部やグレイン境界はクリアにな
ってくる。しかしこれにともなって表面の平坦性は劣化
してくる。
【００１３】一方、前述した実施例の場合を図６（ｃ）
に示す。先に照射した２７０ｍＪ／ｃｍ2のエネルギー
密度光によって既にグレインの大きさは決定され、次に
照射する４５０ｍＪ／ｃｍ2のエネルギー密度光では表
面平坦性をほとんど変えることなく、グレイン内部やグ
レイン境界の欠陥を溶融することができる。従って、表
面平坦性を悪化させずに、グレイン内部やグレイン境界
の欠陥を減少させるので、ＴＦＴの諸特性は向上する。
しかも４５０ｍＪ／ｃｍ2の高いエネルギー密度光で単
独照射した場合よりも、レーザビーム内のエネルギー分
布のバラツキを受けなくなっているものと考えられる。
なおエキシマレーザで単結晶シリコンを溶融させるには
１０００ｍＪ／ｃｍ2前後の非常に高いエネルギー密度
が必要であが、本発明の実施例においては、欠陥部分に
ついてはｐｏｌｙ−Ｓｉ化されておらず、ａ−Ｓｉに近
い構造をとるものと考えられるため、ｐｏｌｙ−Ｓｉよ
りも比較的低いエネルギー密度光で欠陥部分のみ溶融が
可能である。
に示す。先に照射した２７０ｍＪ／ｃｍ2のエネルギー
密度光によって既にグレインの大きさは決定され、次に
照射する４５０ｍＪ／ｃｍ2のエネルギー密度光では表
面平坦性をほとんど変えることなく、グレイン内部やグ
レイン境界の欠陥を溶融することができる。従って、表
面平坦性を悪化させずに、グレイン内部やグレイン境界
の欠陥を減少させるので、ＴＦＴの諸特性は向上する。
しかも４５０ｍＪ／ｃｍ2の高いエネルギー密度光で単
独照射した場合よりも、レーザビーム内のエネルギー分
布のバラツキを受けなくなっているものと考えられる。
なおエキシマレーザで単結晶シリコンを溶融させるには
１０００ｍＪ／ｃｍ2前後の非常に高いエネルギー密度
が必要であが、本発明の実施例においては、欠陥部分に
ついてはｐｏｌｙ−Ｓｉ化されておらず、ａ−Ｓｉに近
い構造をとるものと考えられるため、ｐｏｌｙ−Ｓｉよ
りも比較的低いエネルギー密度光で欠陥部分のみ溶融が
可能である。
【００１４】上記実施例におけるａ−Ｓｉ層に照射すべ
き第１のエネルギー密度光のエネルギ密度（２７０ｍＪ
／ｃｍ2）は、ａ−Ｓｉ層が結晶化しｐｏｌｙ−Ｓｉ層
となるしきい値エネルギー密度とａ−Ｓｉ層から結晶化
したｐｏｌｙ−Ｓｉ層の表面平坦性が４０％となるエネ
ルギー密度の間のエネルギー密度である。
き第１のエネルギー密度光のエネルギ密度（２７０ｍＪ
／ｃｍ2）は、ａ−Ｓｉ層が結晶化しｐｏｌｙ−Ｓｉ層
となるしきい値エネルギー密度とａ−Ｓｉ層から結晶化
したｐｏｌｙ−Ｓｉ層の表面平坦性が４０％となるエネ
ルギー密度の間のエネルギー密度である。
【００１５】前者であるａ−Ｓｉ層が結晶化しｐｏｌｙ
−Ｓｉ層となるしきい値エネルギー密度ＥTH（１８０ｍ
Ｊ／ｃｍ2）は、図７に示す実施例のａ−Ｓｉ層にエキ
シマレーザを照射した後に得られたｐｏｌｙ−Ｓｉ層の
Ｘ線回折強度（（１１１）ピーク）のエネルギー密度依
存性から求めた。図７ではエネルギー密度が大きくなる
につれ、ｐｏｌｙ−Ｓｉ層を構成するグレインの結晶性
がしきい値エネルギー密度ＥTH（１８０ｍＪ／ｃｍ2）
を境に向上していることがわかる。
−Ｓｉ層となるしきい値エネルギー密度ＥTH（１８０ｍ
Ｊ／ｃｍ2）は、図７に示す実施例のａ−Ｓｉ層にエキ
シマレーザを照射した後に得られたｐｏｌｙ−Ｓｉ層の
Ｘ線回折強度（（１１１）ピーク）のエネルギー密度依
存性から求めた。図７ではエネルギー密度が大きくなる
につれ、ｐｏｌｙ−Ｓｉ層を構成するグレインの結晶性
がしきい値エネルギー密度ＥTH（１８０ｍＪ／ｃｍ2）
を境に向上していることがわかる。
【００１６】また、後者である表面平坦性が４０％以下
となるエネルギー密度は、ＴＥＭによるｐｏｌｙ−Ｓｉ
層断面から求めた。
となるエネルギー密度は、ＴＥＭによるｐｏｌｙ−Ｓｉ
層断面から求めた。
【００１７】第２のエネルギー密度光のエネルギー密度
は、グレイン内部およびグレイン境界の欠陥を溶融する
のに必要なエネルギー密度を照射する必要がある。実施
例では第２のエネルギー密度光のエネルギー密度を４５
０ｍＪ／ｃｍ2とし第１のエネルギー密度光より１８０
ｍＪ／ｃｍ2大きくしたが、少なくとも第１のエネルギ
ー密度よりも３０ｍＪ／ｃｍ2以上大きなエネルギー密
度は必要である。なおＪ＝２７０＋２７０やＪ＝４５０
＋４５０といった同一エネルギー密度光の照射やＪ＝２
７０＋２９０といった第１のエネルギー密度光と第２の
エネルギー密度光間のエネルギー密度差が小さい場合
は、第１のエネルギー密度光によりＴＦＴ特性は決定さ
れており、均一化の効果は非常に小さい。
は、グレイン内部およびグレイン境界の欠陥を溶融する
のに必要なエネルギー密度を照射する必要がある。実施
例では第２のエネルギー密度光のエネルギー密度を４５
０ｍＪ／ｃｍ2とし第１のエネルギー密度光より１８０
ｍＪ／ｃｍ2大きくしたが、少なくとも第１のエネルギ
ー密度よりも３０ｍＪ／ｃｍ2以上大きなエネルギー密
度は必要である。なおＪ＝２７０＋２７０やＪ＝４５０
＋４５０といった同一エネルギー密度光の照射やＪ＝２
７０＋２９０といった第１のエネルギー密度光と第２の
エネルギー密度光間のエネルギー密度差が小さい場合
は、第１のエネルギー密度光によりＴＦＴ特性は決定さ
れており、均一化の効果は非常に小さい。
【００１８】本発明は以上述べた実施例の条件に限ら
ず、以下の条件でも同様な効果が得られる。 １．エキシマレーザ装置はＫｒＦに限らずＸｅＣｌやＡ
ｒＦ等の他の発振波長のものでもよい。 ２．ａ−Ｓｉの形成方法は、ＬＰＣＶＤ法だけにとどま
らず、他のｐ−ＣＶＤ法、スパッタリング法、蒸着法で
形成されたものでもよい。 ３．基板としては石英基板のみならず、他のサファイヤ
やガラスあるいは有機フィルムといった絶縁性基板でも
よい。 ４．複数のエネルギ密度光を照射することに関して、本
実施例のように第１のエネルギー密度光／第２のエネル
ギー密度光の２段階の照射のみならず、第１のエネルギ
ー密度光／第２のエネルギー密度光／第３のエネルギー
密度光／第４のエネルギー密度光といったより多段階の
照射も有効である。 ５．また４に関して、第１のエネルギー密度光照射のか
わりに炉アニールにより既にｐｏｌｙ−Ｓｉ化されたも
のに対して、多段のエネルギ密度光を照射する場合も同
様に有効である。
ず、以下の条件でも同様な効果が得られる。 １．エキシマレーザ装置はＫｒＦに限らずＸｅＣｌやＡ
ｒＦ等の他の発振波長のものでもよい。 ２．ａ−Ｓｉの形成方法は、ＬＰＣＶＤ法だけにとどま
らず、他のｐ−ＣＶＤ法、スパッタリング法、蒸着法で
形成されたものでもよい。 ３．基板としては石英基板のみならず、他のサファイヤ
やガラスあるいは有機フィルムといった絶縁性基板でも
よい。 ４．複数のエネルギ密度光を照射することに関して、本
実施例のように第１のエネルギー密度光／第２のエネル
ギー密度光の２段階の照射のみならず、第１のエネルギ
ー密度光／第２のエネルギー密度光／第３のエネルギー
密度光／第４のエネルギー密度光といったより多段階の
照射も有効である。 ５．また４に関して、第１のエネルギー密度光照射のか
わりに炉アニールにより既にｐｏｌｙ−Ｓｉ化されたも
のに対して、多段のエネルギ密度光を照射する場合も同
様に有効である。
【００１９】
【発明の効果】本発明のエキシマレーザアニール工程に
よれば、ｐｏｌｙ−Ｓｉ層は表面平坦性をほとんど変え
ることなく、グレイン内部やグレイン境界の欠陥を減少
させることができ、このｐｏｌｙ−Ｓｉ層を用いて作ら
れたｐｏｌｙ−ＳｉＴＦＴのＮＭＯＳおよびＰＭＯＳＴ
ＦＴともに、電界効果移動度等の諸特性を向上・均一化
することができ、しかも基板内の特性は均一化すること
ができる。
よれば、ｐｏｌｙ−Ｓｉ層は表面平坦性をほとんど変え
ることなく、グレイン内部やグレイン境界の欠陥を減少
させることができ、このｐｏｌｙ−Ｓｉ層を用いて作ら
れたｐｏｌｙ−ＳｉＴＦＴのＮＭＯＳおよびＰＭＯＳＴ
ＦＴともに、電界効果移動度等の諸特性を向上・均一化
することができ、しかも基板内の特性は均一化すること
ができる。
【図１】ｐｏｌｙ−ＳｉＴＦＴの作製プロセス。
【図２】本発明の実施例により得られたｐｏｌｙ−Ｓｉ
ＴＦＴの電界効果移動度を示す。
ＴＦＴの電界効果移動度を示す。
【図３】本発明の実施例により得られたｐｏｌｙ−Ｓｉ
ＴＦＴのソース・ドレイン間耐圧を示す。
ＴＦＴのソース・ドレイン間耐圧を示す。
【図４】従来技術により得られたｐｏｌｙ−ＳｉＴＦＴ
の電界効果移動度のエネルギ密度依存性を示す。
の電界効果移動度のエネルギ密度依存性を示す。
【図５】従来技術により得られたｐｏｌｙ−ＳｉＴＦＴ
のソース・ドレイン間耐圧のエネルギ密度依存性を示
す。
のソース・ドレイン間耐圧のエネルギ密度依存性を示
す。
【図６】エキシマレーザの照射方法によって、得られる
ｐｏｌｙ−Ｓｉのグレインがどのように異なるかを示し
たｐｏｌｙ−Ｓｉ断面の模式図。
ｐｏｌｙ−Ｓｉのグレインがどのように異なるかを示し
たｐｏｌｙ−Ｓｉ断面の模式図。
【図７】Ｘ線回折強度のエネルギ密度依存性を示す。
１１ 基板 １２ ｐｏｌｙ−Ｓｉ層 １３ ゲート絶縁膜 １４ ゲート電極 １５ 層間絶縁膜 １６，１７ ソース・ドレイン部 １９，１８ 配線 ２０ パッシベーション膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324 Ｚ 8617−4Ｍ 27/12 Ｚ 8728−4Ｍ
Claims (1)
- 【請求項１】絶縁性基板上に堆積したアモルファスシリ
コン（以下「ａ−Ｓｉ」という）層をエキシマレーザの
照射により結晶化し多結晶シリコン（以下「ｐｏｌｙ−
Ｓｉ」という）層とする薄膜トランジスタの製造方法に
おいて、 前記ａ−Ｓｉ層をエキシマレーザの照射により結晶化し
ｐｏｌｙ−Ｓｉ層とする際に、前記ａ−Ｓｉ層が結晶化
しｐｏｌｙ−Ｓｉ層となるしきい値エネルギー密度より
高く、かつ前記ａ−Ｓｉ層から結晶化したｐｏｌｙ−Ｓ
ｉ層の表面平坦性が４０％となるエネルギー密度より低
い第１のエネルギー密度光を照射し、次に前記第１のエ
ネルギー密度光によって形成された前記ｐｏｌｙ−Ｓｉ
層のグレイン内部およびグレイン境界に残る欠陥を溶融
しうる第２のエネルギー密度光を照射することを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8466191A JP3114226B2 (ja) | 1991-03-25 | 1991-03-25 | 薄膜トランジスタの製造方法 |
| US07/946,645 US5365875A (en) | 1991-03-25 | 1992-09-18 | Semiconductor element manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8466191A JP3114226B2 (ja) | 1991-03-25 | 1991-03-25 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160151A true JPH05160151A (ja) | 1993-06-25 |
| JP3114226B2 JP3114226B2 (ja) | 2000-12-04 |
Family
ID=13836910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8466191A Expired - Fee Related JP3114226B2 (ja) | 1991-03-25 | 1991-03-25 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114226B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656270B2 (en) * | 2000-10-02 | 2003-12-02 | Lg.Philips Lcd Co., Ltd. | Excimer laser crystallization of amorphous silicon film |
| US6919533B2 (en) | 1995-05-31 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a display device including irradiating overlapping regions |
| CN1332418C (zh) * | 2001-06-01 | 2007-08-15 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| US7365358B2 (en) | 2000-09-05 | 2008-04-29 | Sony Corporation | Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device |
| KR100862542B1 (ko) * | 2000-09-05 | 2008-10-09 | 소니 가부시끼 가이샤 | 반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치 |
-
1991
- 1991-03-25 JP JP8466191A patent/JP3114226B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919533B2 (en) | 1995-05-31 | 2005-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a display device including irradiating overlapping regions |
| US6982396B2 (en) * | 1995-05-31 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a display device including irradiating overlapping regions |
| US7223938B2 (en) | 1995-05-31 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a display device including irradiating overlapping regions |
| US8835801B2 (en) | 1995-05-31 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method |
| US7365358B2 (en) | 2000-09-05 | 2008-04-29 | Sony Corporation | Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device |
| KR100862542B1 (ko) * | 2000-09-05 | 2008-10-09 | 소니 가부시끼 가이샤 | 반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치 |
| US6656270B2 (en) * | 2000-10-02 | 2003-12-02 | Lg.Philips Lcd Co., Ltd. | Excimer laser crystallization of amorphous silicon film |
| US7056382B2 (en) | 2000-10-02 | 2006-06-06 | Lg.Philips Lcd Co., Ltd. | Excimer laser crystallization of amorphous silicon film |
| CN1332418C (zh) * | 2001-06-01 | 2007-08-15 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3114226B2 (ja) | 2000-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| US6211536B1 (en) | Semiconductor device having improved crystal orientation | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| US6815269B2 (en) | Thin-film transistor and method for manufacturing the same | |
| US20110318891A1 (en) | Method of crystallizing silicon thin film and method of manufacturing silicon thin-film transistor device | |
| US20030155572A1 (en) | Thin film transistor and method for manufacturing thereof | |
| KR100615502B1 (ko) | 반도체 장치 제조 방법 | |
| US6458200B1 (en) | Method for fabricating thin-film transistor | |
| JPH06275641A (ja) | 薄膜トランジスタの作製方法 | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6043512A (en) | Thin film semiconductor device and method for producing the same | |
| JP2003158137A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2990969B2 (ja) | 半導体素子の製造方法 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| JP3114226B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| US20060141684A1 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH0685258A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH05190451A (ja) | 半導体素子の製造方法 | |
| JP2734357B2 (ja) | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 | |
| JPH0992839A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06260650A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070929 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080929 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |