KR100862542B1 - 반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치 - Google Patents

반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치 Download PDF

Info

Publication number
KR100862542B1
KR100862542B1 KR1020010054334A KR20010054334A KR100862542B1 KR 100862542 B1 KR100862542 B1 KR 100862542B1 KR 1020010054334 A KR1020010054334 A KR 1020010054334A KR 20010054334 A KR20010054334 A KR 20010054334A KR 100862542 B1 KR100862542 B1 KR 100862542B1
Authority
KR
South Korea
Prior art keywords
delete delete
thin film
single crystal
heat treatment
semiconductor thin
Prior art date
Application number
KR1020010054334A
Other languages
English (en)
Other versions
KR20020019418A (ko
Inventor
사토주니치
우스이세츠오
사카모토야스히로
모리요시후미
나카지마히데하루
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000269298A external-priority patent/JP2002083769A/ja
Priority claimed from JP2000269261A external-priority patent/JP2002083768A/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020019418A publication Critical patent/KR20020019418A/ko
Application granted granted Critical
Publication of KR100862542B1 publication Critical patent/KR100862542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 종래의 다결정 박막과는 분명하게 구별되어 고성능이고 특성이 안정한 디바이스의 제작에 적합하며 더욱이 그 제조 공정도 짧은 시간에 충분한 반도체 박막과 그 제조 방법, 및 그 제조 장치를 제공하는 것이다.
비단결정 박막을 단결정화할 때, 레이저 조사 등의 열처리 조건을 절연 기판(31) 상에서 다결정 입자가 거의 규칙적으로 정렬되는 조건으로 하고, 거의 규칙적으로 정렬된 다결정 입자의 표면 상태대로 열처리함으로써 결정화가 진행된 구조의 단결정 박막(34)이 형성된다.
반도체 박막, 비단결정 박막, 레이저 조사, 다결정 입자, 단결정 박막

Description

반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체 박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정 박막 기판, 반도체 장치{Single crystal thin film semiconductor devices and its making methods}
도 1은 본 발명의 단결정 박막의 제조 방법에 사용되는 엑시머 레이저 조사 장치의 모식도.
도 2는 본 발명의 단결정 박막의 제조 방법의 일례에 있어서의 비정질 반도체 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 3은 본 발명의 단결정 박막의 제조 방법의 일례에 있어서의 다결정 반도체 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 4는 본 발명의 단결정 박막의 제조 방법의 일례에 있어서의 단결정 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 5는 상기 본 발명의 단결정 박막의 제조 방법의 일례에 있어서의 다결정 반도체 박막의 형성시의 모양을 나타내는 주사 전자선 현미경 사진.
도 6은 상기 본 발명의 단결정 박막의 제조 방법의 일례에 있어서의 단결정 박막의 형성시의 모양을 나타내는 주사 전자선 현미경 사진.
도 7은 본 발명의 단결정 박막에 의해서 제조되는 반도체 장치를 사용한 액티브 매트릭스형 표시 장치를 도시하는 모식적인 사시도.
도 8은 본 발명의 반도체 박막의 일례를 모식적으로 도시하는 단면도.
도 9는 본 발명의 반도체 박막의 일례를 모식적으로 도시하는 사시 단면도.
도 10은 본 발명의 반도체 박막의 제조 방법에 사용되는 엑시머 레이저 조사 장치의 모식도.
도 11은 본 발명의 반도체 박막의 제조 방법의 일례에 있어서의 비정질 반도체 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 12는 본 발명의 반도체 박막의 제조 방법의 일례에 있어서의 다결정 반도체 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 13은 본 발명의 반도체 박막의 제조 방법의 일례에 있어서의 반도체 결정화 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 14는 상기 본 발명의 반도체 박막의 제조 방법의 일례에 있어서의 다결정 반도체 박막의 형성시의 미소 돌출부의 모양을 나타내는 주사 전자선 현미경 사진.
도 15는 상기 본 발명의 반도체 박막의 제조 방법의 일례에 있어서의 반도체 결정화 박막의 형성시의 미소 돌출부의 모양을 나타내는 주사 전자선 현미경 사진.
도 16은 본 발명의 반도체 박막에 의해서 제조된 박막 반도체 장치를 사용한 액티브 매트릭스형 표시 장치를 도시하는 모식적인 사시도.
도 17은 본 발명의 제 6 실시예의 반도체 박막의 제조 방법의 플로 차트.
도 18은 본 발명의 제 7 실시예의 반도체 박막의 제조 방법의 플로 차트.
도 19는 본 발명의 제 7 실시예의 반도체 박막의 제조 방법에 있어서의 비정질 반도체 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 20은 본 발명의 제 7 실시예의 반도체 박막의 제조 방법에 있어서의 다결정 반도체 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 21은 본 발명의 제 7 실시예의 반도체 박막의 제조 방법에 있어서의 단결정 박막의 형성 공정을 도시하는 공정 사시 단면도.
도 22는 본 발명의 제 7 실시예의 반도체 박막의 제조 방법에 있어서의 다결정 반도체 박막의 형성시의 모양을 나타내는 주사 전자선 현미경 사진.
도 23은 본 발명의 제 7 실시예의 반도체 박막의 제조 방법에 있어서의 단결정 박막의 형성시의 모양을 나타내는 주사 전자선 현미경 사진.
도 24는 본 발명의 제 8 실시예의 단결정 반도체 박막의 제조 장치의 구조를 도시하는 모식도.
도 25는 본 발명의 제 8 실시예의 반도체 박막의 제조 방법을 그 장치 내의 상태와 함께 도시하는 단면도로서, a는 CVD 공정, b는 기판의 반송 공정, c는 탈가스화 공정을 도시하는 도면.
도 26은 본 발명의 제 8 실시예의 반도체 박막의 제조 방법을 그 장치 내의 상태와 함께 도시하는 단면도로서, d는 다결정화 공정, e는 단결정화 공정, f는 기판의 배출 공정을 도시하는 도면.
도 27은 본 발명의 단결정 박막에 의해서 제조되는 반도체 장치를 사용한 액티브 매트릭스형 표시 장치를 도시하는 모식적인 사시도.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
31 : 절연 기판 34 : 단결정 박막
35, 36 : 미소 돌출부 32 : 비정질 반도체 박막
33 : 다결정 반도체 박막 101, 131 : 절연 기판
102 : 결정화 박막 103, 135, 136 : 미소 돌출부
132 : 비정질 반도체 박막 133 : 다결정 반도체 박막
134 : 반도체 결정화 박막 231 : 절연 기판
232 : 비정질 반도체 박막 233 : 다결정 반도체 박막
234 : 단결정 박막 235, 236 : 미소 돌출부
본 발명은 액정 디스플레이 등에 사용되는 박막 트랜지스터(TFT)나 메모리 그 밖의 전자 디바이스 등에 적용되는 반도체 박막, 그 제조 방법, 및 단결정 반도체 박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정 박막 기판, 반도체 장치에 관한 것이다.
종래 기술
종래, 절연 기판 상에 형성한 실리콘 등의 반도체 박막으로서는 SOI(Silicon On Insulator) 구조나, 액정 디스플레이 등에 실용화되어 있는 유리 기판 상의 비정질 실리콘 박막이나 다결정 실리콘 박막 등이 알려져 있다.
SOI 구조는 단결정 실리콘 웨이퍼를 접합하고 그 후에 연마하는 등의 각 공정을 거쳐서 형성되는 것이 많고, 기본적으로 단결정 실리콘 웨이퍼를 사용하고 있 기 때문에, 거의 완전한 단결정의 부분을 박막 트랜지스터(TFT) 등의 능동 소자의 채널 부분 등에 사용할 수 있다. 이 때문에 제조되는 소자는 이동도도 높게 할 수 있어 전자 디바이스로서는 양호한 특성을 갖고 있다. 그러나 그 제조 방법은 단결정 실리콘 웨이퍼를 접합하거나 연마하는 공정이 들어가기 때문에, 공정수가 증가하여 생산 시간이 길어지고, 제조 비용도 비싸지는 경향이 있다.
이에 대하여, 실란가스에 수소나 SiF4를 혼합하여 감압 CVD 법이나 플라즈마 CVD 법을 사용하는 것에 의해서 퇴적하는 박막을 결정화하는 방법이나 비정질 실리콘을 전구체(前驅體)로서 기판 상에 비정질 실리콘 박막을 형성하고 이어서 비정질 실리콘 박막을 결정화하는 방법이 공지된다. 전자의 퇴적하는 박막을 결정화하는 방법으로서는 실리콘 박막의 형성과 동시에 결정화를 진행시키는 것이지만, 기판 자체를 비교적 고온인 600℃ 이상으로 할 필요가 있고, 이 때문에 고온에 견딜 수 있는 고가의 석영 기판 등을 사용할 필요가 있으며, 염가의 유리 기판을 사용한 경우는 내열성의 면에서 기판에 변형이나 일그러짐 등 문제가 발생하게 된다. 후자의 일단 비정질 실리콘 박막을 형성하여 이것을 결정화하는 방법으로서는 장시간(예를 들면, 20시간)의 어닐링을 행하는 고상 성장법도 알려져 있지만, 장시간이 걸리기 때문에, 실용성이 부족하고, 또한 제조 비용도 비싸지는 문제가 생긴다. 그래서, 활발히 연구되어 개발되어 있는 방법으로서, 엑시머 레이저를 조사하여 그 빔으로 결정화를 진행시키는 방법이 알려져 있다.
엑시머 레이저를 조사하여 결정화하는 방법에서는 기판 상에 비정질 실리콘 박막이나 다결정 실리콘 박막을 형성하고, 이것을 엑시머 레이저를 조사함으로써 박막을 가열하여 결정화가 행해진다. 예를 들면, XeCl 엑시머 레이저의 경우, 발광 파장이 308㎚이고, 그 흡수 계수는 106㎝-1 정도이므로, 비정질 실리콘 박막의 표면에서 10㎚ 정도의 영역에서 흡수되고, 기판의 온도는 거의 상승하는 경우가 없으며, 비정질 실리콘 박막의 표면 부근이 결정화된다.
그러나 이와 같은 엑시머 레이저를 조사하여 용융한 것을 재결정화하는 기술로서는 비정질 실리콘 박막이나 다결정 실리콘 박막의 다결정 실리콘 입자를 성장시킬 수 있지만, 레이저 빔의 숏트(shot) 횟수에 의해서 형성되는 박막의 결정 품질을 안정하게 제어하는 것은 극히 어렵고, 제조되는 박막 트랜지스터의 임계치 전압에도 격차가 생기기 쉽다.
또한, 비정질 반도체 박막의 성막에 예를 들면 PECVD(플라즈마 인헨스드 CVD; plasma enhanced CVD) 장치를 사용한 경우, 막 속에는 수소가 약 2 내지 20at% 정도 함유된다, 그래서 기판마다 전기로에 넣고, 예를 들면 420℃, 약 2시간 정도의 탈가스 처리가 실시되고 있다. 이 탈가스 처리에 의해, 막 속의 수소 농도는 2at% 미만이 된다.
그런데, 막 속의 수소를 탈가스화하기 위해서 전기로에서의 어닐링 처리에 있어서는 예를 들면 420℃에서 장시간인 2시간 정도의 탈가스 어닐링을 행할 필요가 있고, 그것이 생산성 향상의 방해로 되어 있고, 또한 탈가스 처리를 위한 열에 의해서 기판이 변형하거나 혹은 유리로부터의 오염 물질이 박막으로 확산하는 등의 문제가 생기고 있다.
그래서, 본 발명은 종래의 다결정 박막과는 분명하게 구별되어 고성능이고 특성이 안정된 디바이스의 제작에 적합하며 더욱이 그 제조 공정도 짧은 시간으로 충분한 반도체 박막과 그 제조 방법, 및 그 제조 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 이러한 높은 결정 품질의 반도체 박막을 활용한 반도체 장치 및 단결정 박막 기판을 제공하는 것이다.
그리고, 본 발명의 또 다른 목적은 제조 공정 중에 발생하는 박막의 폭발을 미연에 방지하고, 또한 단시간에 탈수소화를 도모하는 반도체 박막의 제조 방법과 단결정 반도체 박막의 제조 장치를 제공하는 것이다.
과제를 해결하기 위한 수단
상술한 기술적인 과제를 해결하기 위해서, 본 발명자들은 깊이 연구를 진행하여, 그 결과로서 다결정 박막의 결정 입자 덩어리가 충분히 크게 되지 않는 원인의 하나는 그 레이저 조사 그 자체의 조사 방법에 있는 점을 발견하여, 종래의 다결정 박막과는 분명하게 구분되는 획기적인 반도체 박막과 그 제조 방법을 창출하는 것에 도달한 것이다. 즉, 본 발명자들은 레이저 조사에 의한 비단결정 박막을 결정화할 때에, 레이저 조사의 조건을 박막 표면에 거의 규칙적인 다결정 입자가 정렬되어 형성되도록 조사하고, 그 돌출부를 갖는 표면 상태인 채로 열처리함으로써 결정화가 진행한 구조의 반도체 결정화 박막을 형성할 수 있음을 고안하였다.
즉, 상술한 기술적인 과제를 해결하기 위한 본 발명의 단결정 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬한 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 상기 다결정 입자가 결합한 단결정 박막을 형성하는 공정을 갖는 것을 특징으로 한다.
다결정 입자가 결합한 단결정 영역을 크게 성장시키기 위해서는 인접하는 다결정 입자끼리가 결합하기 쉬운 상태에 있는 것이 바람직하고, 그 전제로서 다결정 입자가 거의 규칙적으로 정렬한 상태를 형성함으로써 열처리 후의 재결정화 시에 공통한 다결정 입자의 결정 방향성, 예를 들면 (100) 면의 같은 배향면의 공통의 계면이 얻어지고, 그 질서성을 이용하면서 원활한 다결정 입자끼리의 결합이 생긴다. 따라서, 열처리 시는 다결정 입자끼리의 결합이 용이하게 진행되고, 단결정화가 진행된다.
또한, 상술한 기술적인 과제를 해결하기 위한 본 발명의 다른 단결정 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 레이저 광을 조사하고, 상기 비단결정 박막을 단결정 박막으로 변환하는 공정을 갖는 것을 특징으로 한다.
이상과 같은 단결정 박막의 제조 방법에 있어서는 비단결정 박막에 레이저 광을 조사함으로써, 비단결정 박막은 다결정 반도체막이나 단결정 반도체막에 결정성장하고, 비단결정 박막을 단결정 박막으로 변환하는 것이 가능해진다.
또한, 상술한 기술적인 과제를 해결하기 위한 본 발명의 또 다른 단결정 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 공통의 경계 조건을 도입하면서 다결정 박막을 형 성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 상기 다결정 입자가 결정화한 단결정 박막을 형성하는 공정을 갖는 것을 특징으로 한다.
이상과 같은 단결정 박막의 제조 방법에 있어서는 제 1 열처리를 실시하여 다결정 입자에 공통의 경계 조건을 도입함으로써, 열처리 후의 재결정화 시에 공통하는 다결정 입자의 결정 방향성, 예를 들면 (100) 면인 어떤 배향면 처럼 공통의 계면이 얻어지고, 그 질서성을 이용하면서 원활한 다결정 입자끼리의 결합이 생긴다. 따라서, 열처리 시는 다결정 입자끼리의 결합이 용이하게 진행되고, 단결정화가 진행된다.
그리고, 상술한 기술적인 과제를 해결하기 위한 본 발명의 단결정 박막 기판은 절연 기체 상에 레이저 조사에 의해서 단결정화된 단결정 박막을 갖는 것을 특징으로 한다. 이상과 같은 본 발명의 단결정 박막 기판의 일례에 따르면, 단결정박막의 결정화는 다결정 박막을 상기 박막 속의 다결정 입자를 거의 규칙적으로 정렬시킨 후, 열처리를 실시함으로써 행해진다.
또한, 상술한 본 발명은 상기 단결정 박막 기판을 사용하여 형성되는 반도체장치도 포함하는 것이다.
상술한 기술적인 과제를 해결하기 위한 본 발명의 반도체 박막은 절연 기체 상에 형성된 반도체 박막에 있어서, 상기 반도체 박막의 표면에 미소 돌출부를 갖는 것을 특징으로 한다.
이상과 같은 본 발명의 반도체 박막에 있어서의 미소 돌출부는 그 제작 과정에서 형성되는 다결정 박막의 입자 경계부끼리가 충돌하여 겹치는 부분이고, 이러 한 미소 돌출부가 관찰되는 것은 후술하는 현미경 사진 등에 의해서 확인되고 있다. 이러한 미소 돌출부의 일례로서는 예를 들면, 미소 돌출부의 높이는 20㎚ 이하이고, 바람직하게는 10㎚ 이하이며, 보다 바람직하게는 5㎚ 이하이다. 또한 미소 돌출부의 직경은 0.1㎛ 이하이고, 바람직하게는 0.05㎛ 이하이다. 미소 돌출부의 곡률 반경은 60㎚ 이상이고, 바람직하게는 180㎚ 이상이며, 보다 바람직하게는 250㎚ 이상이다. 미소 돌출부의 밀도는 1×1010개/㎝2이하이고, 바람직하게는 1×109 개/㎝2 이하이고, 보다 바람직하게는 5×105개/㎝2 이하이다. 또한, 본 발명에 있어서, 단결정 영역의 크기는 1×10-8㎝2 이상이고, 바람직하게는 1×10-7㎝2 이상이다. 이 단결정 영역은 절연 기체 상의 전체면에 형성될 필요는 없고, 다결정 박막의 일부에 존재하는 구조라도 좋다.
또한, 상술한 기술적인 과제를 해결하기 위한 본 발명의 반도체 박막의 제조 방법은 상기 미소 돌출부를 동반하는 박막 표면을 가진 반도체 박막의 제조 방법으로서, 절연 기체상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 반도체 결정화 박막을 형성하는 공정을 갖고, 상기 반도체 결정화 박막 표면의 돌출부를 상기 다결정 박막 표면의 돌출부보다 낮게 하는 것을 특징으로 한다.
이상과 같은 본 발명의 반도체 박막의 제조 방법에 있어서는 제 1 열처리 시에는 다결정 박막의 표면에는 돌출부가 형성되지만, 이것은 다결정 박막의 입자 경 계부끼리가 겹쳐 있어 표면으로부터 돌출한 형상이 되는 것으로, 이러한 표면 형상을 나타내는 열처리의 일례로서는 예는 엑시머 레이저의 조사를 들 수 있다. 제 2 열처리 시에, 단결정 박막 표면의 돌출부를 다결정 박막 표면의 돌출부보다 낮게 함으로써, 입자 경계부끼리가 겹쳐 있던 부분의 입자 경계가 적어도 일부에서 실질적으로 소실하여, 결정성이 우수한 단결정 영역 등을 포함한 박막을 얻을 수 있게 된다.
또한, 상술의 기술적인 과제를 해결하기 위한 본 발명의 다른 반도체 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 반도체 결정화 박막을 형성하는 공정을 갖고, 상기 반도체 결정화 박막 표면의 돌출부의 곡율 반경을 상기 다결정 박막 표면의 돌출부의 곡율 반경보다 크게 하는 것을 특징으로 한다.
이상과 같은 반도체 박막의 제조 방법에 있어서는 제 2 열처리 시에는 반도체 결정화 박막 표면의 돌출부의 곡율 반경이 다결정 박막 표면의 돌출부의 곡율 반경보다 크게 되고, 입자 경계부끼리가 겹쳐 있던 부분의 입자 경계가 적어도 일부에서 실질적으로 소실하여, 결정성이 우수한 반도체 박막을 얻을 수 있게 된다.
그리고. 상술의 기술적인 과제를 해결하기 위한 본 발명의 또다른 반도체 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬한 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 적어도 3개이상 의 상기 다결정 입자가 경계를 이루는 위치에 존재하는 미소 돌출부의 높이를 25㎚ 이하로 하고, 혹은 상기 미소 돌출부의 곡율 반경을 60㎚ 이상으로 하는 공정을 갖는 것을 특징으로 한다.
이상과 같은 반도체 박막의 제조 방법에 있어서는 제 1 열처리를 다결정 입자가 거의 규칙적으로 정렬하도록 실시함으로써, 규칙적으로 정렬한 복수의 다결정 입자가 얻어지고, 그 상태에서 제 2 열처리를 실시함으로써, 입자 경계부끼리가 겹쳐 있던 부분의 입자 경계가 적어도 일부에서 실질적으로 소실하여, 결정성이 우수한 반도체 결정화 박막을 얻을 수 있다.
또한, 상술한 본 발명은 상술의 같은 미소 돌출부를 동반하는 단결정 박막을 구조의 일부에 사용한 반도체 장치와 기판에 영향이 미치는 것을 특징으로 한다.
상술의 기술적인 과제를 해결하기 위한 본 발명의 반도체 박막의 제조 방법은 기체 상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 상기 수소 제거의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 입자 덩어리가 거의 정렬된 다결정막을 형성하는 공정을 갖는 것을 특징으로 한다.
이상과 같은 반도체 박막의 제조 방법에 있어서는 제 2 열처리를 실시하여 입자 덩어리가 거의 정렬된 다결정막을 형성하기 때문에, 결정화가 진행한 구조의 반도체 결정화 박막을 형성할 수 있다. 제 1 열처리로 수소 제거를 행하고 나서, 연속적으로 제 2 열처리로 다결정막을 형성함으로써, 대기 개방 등이 불필요하여 단시간으로의 처리가 실현된다. 또한, 탈수소가 열처리에 선행하기 때문에, 막의 폭발도 미연에 방지할 수 있다.
또한, 상술의 기술적인 과제를 해결하기 위한 본 발명의 다른 반도체 박막의 제조 방법은 기체 상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 용융 재결정화하는 공정과 제 3 열처리를 실시하여 상기 용융 재결정화한 다결정막을 단결정화하는 공정을 갖는 것을 특징으로 한다.
이상과 같은 반도체 박막의 제조 방법에 있어서는 비단결정 박막을 용융 재결정화한 후에, 제 3 열처리의 공정이 가해져 있고, 상기 제 3 열처리에 의해서 용융 재결정화한 다결정막이 단결정화된다. 수소 제거 후에 연속적으로 제 2 열처리를 실시하기 때문에, 대기 개방 등이 불필요하여 단시간으로의 처리가 실현된다. 또한, 탈수소가 열처리에 선행하기 때문에, 막의 폭발도 미연에 방지할 수 있다.
또한, 상술의 기술적인 과제를 해결하기 위한 본 발명의 단결정 반도체 박막의 제조 장치는 기체상에 형성된 단결정 반도체 박막의 제조 장치에 있어서, 기체상에 수소 함유 비단결정 박막을 형성하는 박막 형성 수단과 상기 수소 함유 비단결정막에 제 1 열처리를 실시하여 수소 제거를 행하는 제 1 열처리 수단과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 용융 재결정화하는 제 2 열처리 수단을 갖는 것을 특징으로 한다.
그리고, 상술의 기술적인 과제를 해결하기 위한 본 발명의 다른 단결정 반도 체 박막의 제조 장치는 기체상에 형성된 단결정 반도체 박막의 제조 장치에 있어서, 기체상에 수소 함유 비단결정 박막을 형성하는 박막 형성 수단과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 제 1 열처리 수단과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 다결정막을 형성하는 제 2 열처리 수단과 제 3 열처리를 실시하여 상기 다결정막을 단결정화하는 제 3 열처리 수단을 갖는 것을 특징으로 한다.
이들의 단결정 반도체 박막의 제조 장치에 있어서는 수소 제거 후에 연속적으로 제 2 열처리를 실시하기 때문에, 대기 개방 등이 불필요하고 단시간으로의 처리가 실현된다.
이하, 도면을 참조하면서, 본 발명의 실시예를 상세하게 설명한다. 우선, 제 1 실시예 및 제 2 실시예에 있어서, 본 발명에 따른 박막의 제조 방법인 단결정 박막의 제조 방법, 및 단결정 박막 기판, 및 그 기판을 구조의 일부에 사용한 반도체 장치에 관해서 도면을 참조하면서 설명한다.
[제 1 실시예]
본 발명에 따른 단결정 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬한 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 상기 다결정 입자가 결합한 단결정 박막을 형성하는 공정을 갖는 것을 특징으로 한다.
이하, 도 1 내지 도 6을 참조하면서, 본 발명의 단결정 박막의 제조 방법에 관해서 설명한다. 도 1은 본 발명의 반도체 박막의 제조 방법에 사용되는 엑시머 레이저 조사 장치의 일례를 도시하고 있다. 우선, 상기 엑시머 레이저 조사 장치에 관해서 설명하면, 상기 엑시머 레이저 조사 장치는 글래스 기판 등의 저내열성절연 기판(21)상에 형성된 반도체 박막(22)에 엑시머 레이저를 조사하기 위한 장치로서, 챔버(20)내에 반도체 박막(22)을 형성한 저내열성 절연 기판(21)이 적재 된다. 상기 엑시머 레이저 조사 장치는 챔버(20) 외에 레이저 발진기(23)와 어테뉴에이터(감쇠기)(24)와 호모지나이저(homogenizer)를 포함하는 광학계(25)를 갖고 있다. 챔버(20)내에는 XY 방향으로 이동 가능한 스테이지(27)가 마련되어 있고, 그 스테이지(27)에 반도체 박막(22)을 형성한 절연 기판(21)이 적재되어 있다. 레이저 발진기(23)는 엑시머 레이저 광원을 포함하여, 예를 들면 펄스 폭이 60나노초(㎱) 이상의 레이저 광(26)을 간헐적으로 방사한다. 예를 들면 호모지나이저를 포함하는 광학계(25)는 레이저 발진기(23)로부터 방사된 레이저 광을 어테뉴에이터(24)를 통해 받아 들이고, 각 변이 10㎜ 이상의 직사각형 단면이 되도록 정형하여 반도체 박막(22)에 조사한다. 어테뉴에이터(24)는 레이저 발진기(23)로부터 방사된 레이저 광의 에너지를 조정한다. 광학계(25)는 레이저 광을 직사각형 단면으로 정형하는 동시에 직사각형 단면 내에서는 에너지가 균일하게 분포하도록 조정한다. 챔버(20)내는 질소 가스 등 불활성 분위기로 유지되고 있다. 레이저 광(26)의 조사시에는 스테이지(27)가 빔의 단부끼리가 겹치도록 이동하고, 반도체 박막(22)의 표면을 간헐적으로 순차로 조사한다. 상기 엑시머 레이저 조사 장치의 챔버(20)내에 위치된 절연 기판(21)의 주면 상에 형성되어 있는 반도체 박막(22)은 플라즈마 CVD 장치에 의해서 형성된 비결정 실리콘막이다.
레이저 발진기(23)에 사용되는 엑시머 레이저는 미소 돌출부를 동반한 표면 상태의 반도체 박막을 형성 가능한 엑시머 레이저 광원이면, 여러가지의 광원을 사용할 수 있고, 예시하면, KrF, XeCl, XeF, ArF 중에서 선택된 1개 또는 2 이상의 엑시머 레이저를 사용할 수 있다.
엑시머 레이저는 크게 구별하면, 선형 레이저 광을 조사하는 엑시머 레이저와 면형 레이저 광을 조사하는 엑시머 레이저로 나눌 수 있다. 선형 레이저 광을 조사하는 엑시머 레이저는 조사하는 레이저 광의 패턴이 선형이고, 소정의 넓이를 가진 영역을 조사하는 경우에는 일정 방향에 기판측이나 광원측을 이동시키는 것이 행하여진다. 즉, 선형 레이저 광 조사를 광 조사의 길이 방향에 수직인 주사 방향으로 겹치면서 조사하는 것이 행하여진다. 면형 레이저 광을 조사하는 엑시머 레이저는 조사하는 레이저 광의 패턴이 면형이고, 그 조사면을 단부에서 겹치면서 기판측이나 광원측을 이동시키는 것이 행하여진다. 선형 레이저 광을 조사하는 엑시머 레이저로서는 전형적으로는 에너지 밀도가 350mJ/㎠로 되어 펄스 폭이 20나노초 정도로 비교적으로 짧은 예를 들면 람다사 제조의 엑시머 레이저를 사용할 수 있다. 또한, 면형 레이저 광을 조사하는 엑시 머 레이저로서는 전형적으로는 에너지 밀도가 480mJ/㎠로 되어 펄스 폭이 150나노초에서 200나노초 정도로 비교적으로 긴 예를 들면 소플러사 제조의 엑시머 레이저를 사용할 수 있다.
다음에, 도 2 내지 도 6을 참조하면서, 본 발명에 의한 반도체 박막의 제조 방법의 일례에 관해서 설명한다. 우선, 도 2에 도시하는 바와 같이 글래스, 석영, 세라믹 또는 사파이어 등의 절연 기판(31)을 준비하여, 그 주면상에 예를 들면 플라즈마 인헨스드 CVD 법 등에 의해 비결정 반도체 박막(32)을 형성한다. 절연 기판(31)에서는 엑시머 레이저를 광원으로 하기 때문에 저내열성(저융점)의 소위 백판 유리를 사용하여도 된다. 비결정 반도체 박막(32)로서는 일례로서 플라즈마 인헨스드 CVD 법 등을 사용하여 비결정 실리콘막이 형성된다. 상기 비결정 반도체 박막(32)의 막두께는 예를 들면 50㎚ 정도이지만, 적합한 막두께는 제조해야 할 디바이스의 특성에 따라서 조정 가능하다. 비결정 반도체 박막(32)의 막두께의 일례로서는 약 500㎚ 이하이고, 통상은 약 100㎚ 이하 바람직하게는 80㎚ 이하이고, 보다 바람직하게는 60㎚ 이하이다.
비결정 반도체 박막(32)의 형성 후, 도 1에 도시한 바와 같이 엑시머 레이저 조사 장치에 비결정 반도체 박막(32)을 형성한 절연 기판(31)을 장착하고, 제 1 열처리로서 엑시머 레이저의 조사를 행한다. 이 때의 레이저 조사 조건은 엑시머 레이저로서 파장 308㎚의 XeCl 엑시머 레이저가 사용되고, 에너지 강도 340mJ/㎠로 주사 방향의 오버랩율이 95%이다. 상기 엑시머 레이저 조사에 의해서, 비결정 반도체 박막(32)이 용융 재결정화되어, 거의 정렬한 다결정 입자로 이루어지는 다결정 반도체 박막(33)이 형성된다. 다결정 반도체 박막(33)의 각 다결정 입자의 형상은 거의 직사각형이고, 그 크기는 대각선의 길이로 0.2㎛ 내지 0.6㎛ 정도이다. 엑시머 레이저 조사에 의해서 결정립계도 형성되고, 입자 경계부에서는 결정의 충돌에 의한 융기로부터 미소 돌출부(35)가 적어도 3개 이상의 다결정 입자가 경계를 이루 는 위치에 존재한다. 이 미소 돌출부(35)의 높이는 큰 것으로서는 50㎚ 정도의 사이즈를 갖고, 대강 높이는 25 ㎚ 이상의 것으로 되어 있다.
도 5는 박막이 레이저 조사에 의해서 다결정 반도체 박막이 된 시점에서의 주사 전자선 현미경 사진이다. 도면 중 악어 가죽 형상으로 전개하고 있는 다결정입자(폴리실리콘 입자)는 종횡으로 거의 규칙적으로 정렬되어 있고, 적어도 3개 이상의 다결정 입자의 경계를 이루는 위치에 복수의 미소 돌출부가 형성되어 있다. 이러한 거의 규칙적인 다결정 입자의 정렬은 선형 레이저 조사시의 개구부 등의 에지에서의 회절이나 면형 레이저 조사시에는 강도 변조 마스크, 예를 들면 위상 시프트 마스크 등의 간섭 현상이나 회절 현상에 의해서 광 강도에 주기적인 패턴을 부여하도록 함으로써 나타나는 현상으로서 파악할 수 있고, 보다 포괄적으로는 레이저 조사에 의해서 다결정 입자에 공통의 경계 조건을 도입하고 있는 것으로 파악할 수 있다. 다결정 입자가 결합한 단결정 영역을 크게 성장시키기 위해서는 인접하는 다결정 입자끼리가 결합하기 쉬운 상태에 있는 것이 바람직하고, 그의 전제로서 다결정 입자가 거의 규칙적으로 정렬한 상태를 형성함으로써 열처리 후의 재결정화시에 공통한 다결정 입자의 결정 방향성, 예를들면 (100) 면과 같은 배향면의 공통의 계면이 얻어지고, 그 질서성을 이용하면서 원활한 다결정 입자끼리의 결합이 생긴다. 따라서, 다음의 제 2 열처리 시에는 다결정 입자끼리의 결합이 용이하게 진행되어, 단결정화가 진행된다.
이러한 레이저 조사에 의한 제 1 열처리에 이어서, 제 2 열처리가 동일하게 엑시머 레이저 조사에 의해서 행하여진다. 상기 엑시머 레이저 조사의 조사 조건은 엑시머 레이저로서 파장 308㎚의 XeCl 엑시머 레이저가 사용되고, 에너지강도 300mJ/㎠로 주사 방향의 오버랩율이 95%이다. 상기 제 2 열처리로서의 엑시머 레이저 조사는 제 1 열처리의 엑시머 레이저 조사보다도 저 에너지로서 제 1 열처리의 엑시머 레이저 조사시보다도 다결정 반도체 박막(33)의 열처리 온도가 낮게 된다. 또한, 이 열처리 온도는 다결정 실리콘의 융점보다도 낮은 온도가 되도록 설정되어도 된다.
상기 제 2 열처리로서의 엑시머 레이저 조사에 의해서, 도 4에 도시하는 바와 같이 다결정 반도체 박막(33)으로부터 단결정 박막(34)으로 변환된다. 즉, 엑시머 레이저 조사에 의해서, 제 1 열처리로 형성된 다결정 반도체 박막(33)의 인접하는 다결정 입자끼리가 결합하고, 적어도 1×10-9㎠ 이상의 큰 사이즈의 단결정 영역을 포함하며 바람직하게는 1×10-8㎠ 이상, 더욱 바람직하게는 전체가 단결정인 단결정 박막(34)이 형성된다. 또한, 단결정 박막(34)으로서는 다결정이나 비결정의 반도체 영역이 혼재하여도 된다. 상기 제 2 열처리로서의 엑시머 레이저 조사후에 있어서는 미소 돌출부(36)가 다결정 반도체 박막(33)의 표면의 미소 돌출부(35)보다는 높이가 낮게 되어 형성되어 있고, 미소 돌출부(36)의 높이의 범위로서는 20㎚ 에서 5㎚ 이하의 대단히 낮은 것으로 되어 있다. 또한, 미소 돌출부(36)의 직경도 0.1㎛ 이하로 되어 있다. 상기 단결정 박막(34)의 표면 상의 미소 돌출부(36)는 제 1 열처리에서 얻어진 다결정 입자의 적어도 3개 이상의 계면끼리가 충돌하여 융기하는 위치와 대응한 위치에 형성되어 있고, 따라서, 다결정 반도체 박막(33)의 면 의 미소 돌출부(35)가 평탄화하여, 융기로서 남은 부분이 단결정 박막(34)의 표면 상의 미소 돌출부(36)로 되어 있다.
단결정 박막(34)의 표면 상의 미소 돌출부(36)는 그 밀도도 저하한 것으로 되고, 예를 들면 1×109/㎠으로 된다. 또한, 미소 돌출부(36)에 있어서는 그 곡율 반경은 다결정 반도체 박막(33)의 면의 미소 돌출부(35)의 곡율 반경보다도 크게 되어 있고, 미소 돌출부(36)의 곡율 반경은 60㎚ 이상이고, 바람직하게는 180㎚ 이상이고, 보다 바람직하게는 250㎚ 이상이다.
도 6은 박막이 다결정 반도체 박막(33)으로부터 단결정 박막(34)이 된 시점에서의 주사 전자선 현미경 사진이다. 도 5의 사진에서 본 악어 가죽형상의 다결정 입자는 소실하고, 복수의 미소 돌출부도 거의 소실하여, 큰 단결정 영역으로 이루어지는 단결정 박막(34)이 얻어지고 있음을 알 수 있다. 상기 큰 단결정 영역의 사이즈는 2㎛ 정도이고, 박막 트랜지스터의 채널 영역에서는 충분한 크기이다.
상술과 같이 제 1 열처리와 제 2 열처리를 가함으로써, 미소 돌출부(36)를 따른 단결정 박막(34)이 형성되지만, 제 1 열처리와 제 2 열처리는 엑시머 레이저의 조사에 한정하지 않고, 다른 레이저 광의 조사, 예를 들면 희소 가스 레이저, YAG 레이저 등의 레이저나 투과시키지 않는 것을 전제로 한 X선, 전자선 등의 다른 에너지 빔의 조사 등이어도 된다. 또한, 제 2 열처리는 가열에 의한 어닐링이기때문에, 레이저에 한정되지 않고, 램프 어닐링이나 비교적으로 장시간의 퍼니스 어닐링이나 스트립 히터를 사용하는 것도 가능하다.
제 1 열처리에서는 제 2 열처리의 어닐링 처리와는 달리, 절연 기판상에 다 결정 입자가 거의 규칙적으로 정렬된 다결정 박막을 형성하는 것이 미소 돌출부를 형성하는 데에 있어서 바람직하다. 이 때문에, 제 1 열처리에서는 에너지가 큰 레이저 조사가 이루어지지만, 거의 규칙적으로 정렬된 다결정 입자를 얻기 위해서는 선형 레이저 조사시의 개구부 등의 에지에서의 회절이나 면형 레이저 조사시에는 위상 시프트 마스크 등의 간섭 현상이나 회절 현상에 의해서 광 강도에 주기적인 패턴을 부가하도록 할 수 있다. 광 강도에 주기적인 패턴을 부가함으로써, 다결정 입자의 기초가 되는 핵성장도 주기적인 패턴의 영향을 받고, 결과적으로 절연 기판상에 다결정 입자가 거의 규칙적으로 정렬된 다결정 박막이 형성된다.
제 1 열처리와 제 2 열처리는 적어도 어느 하나는 실질적으로 진공 중, 불활성 가스 분위기 중, 혹은 비산화성 가스 분위기 중에서 행할 수 있다. 특히, 최초에 절연 기판상에 비결정 반도체 박막을 형성한 후에, 혹은 제 1 열처리와 제 2 열처리 동안에, 분위기 가스를 같은 것으로 유지하고, 또는 대기 개방하지 않고 챔버를 이동함으로써 처리를 하는 경우에는 분위기 가스의 조정에 수반하는 생산시간의 낭비를 막을 수 있다.
또한, 절연 기판(31)은 소요의 강성과 내열성을 갖은 글래스 기판이나 소위 백판 유리 기판, 플라스틱, 세라믹 등의 기판 재료로부터, 석영 기판이나 실리콘웨이퍼나 그 밖의 반도체 웨이퍼 상에 산화막이나 질화막을 형성한 기판 등의 여러가지의 것을 사용할 수 있으며, 특히 열처리는 대단히 짧은 시간에 처리가 가능하기 때문에, 저내열성 (예를 들면 600℃) 정도의 기판도 충분히 사용할 수 있다. 또한, 절연 기판(31)의 박막 형성면에는 여러가지의 중간층이나 반사층, 그 밖의 기능층 을 형성하는 것도 가능하다.
상기 절연 기판(31)상에 형성되는 단결정 박막(34)은 아몰펄스 실리콘막이나 다결정 실리콘막 등의 비단결정 실리콘막으로부터 결정화한 단결정 박막이고, 그의 막두께는 일례로서 40㎚에서 50㎚ 정도의 크기로 된다. 반도체 결정화 박막은 열처리전의 단계에서는 다결정 박막으로 되고, 그 경우에 있어서 대락 규칙적인 다결정 입자가 정렬된 상태인 것이 바람직하다. 실리콘 이외의 재료로서는 예를들면 SiGe, SiC 등의 재료를 사용하는 것도 가능하다.
단결정 박막(34)은 다결정 영역, 다결정 입자가 결합한 단결정 영역, 비결정 영역 등이 혼재한 상태이어도 된다. 다결정 입자가 결합한 단결정 영역의 크기는 예를 들면, 1×10-9㎠이상이고, 바람직하게는 1×10-8㎠ 이상, 더욱 바람직하게는 16×10-8㎠ 이상이다. 형성되는 단결정 박막 내의 단결정 영역이 클수록, 결정특성은 완전한 단결정에 가까운 것으로 되어 가고, 동시에 특성도 보다 안정된 것으로 된다. 상기 단결정 박막(34)은 절연 기판상의 전면에 형성될 필요는 없고, 다결정 박막의 일부에 존재하는 구조이어도 된다. 또한, 단결정 박막(34)의 단결정 영역은 바람직하게는 (100), (111), (110) 중 어느 하나의 배향면을 갖는다. 또한, 본 실시예에서는 엑시머 레이저를 주사시킨 예를 설명하였지만 반드시 주사시키지 않아도 관계없다. 이 경우도, 다결정 입자는 거의 규칙적으로 정렬한다. 또한, 상기에 있어서는 제 1 열처리와 제 2 열처리를 따로따로 행하는 예를 설명하였지만, 공통의 경계 조건을 주여하기 위한 제 1 열처리와 단결정화를 위한 제 2 열처리를 거의 같게 행하여도 된다.
또한, 상기한 바와 같이 하여 제작된 단결정 박막(34)은 절연 기판(31) 상에 형성된 상태로, 반도체 기판으로서 반도체 장치의 제조에 적용될 수 있다. 이러한 반도체 장치로서는 박막 트랜지스터나 그 밖의 전자 디바이스를 들 수 있고, 특히 후술하는 바와 같은 액정 디스플레이의 구동 회로의 박막 트랜지스터 등에 응용할 수 있다. 단결정 박막에는 단결정 영역이 포함되어 있고, 디바이스로서 이용한 경우에는 디바이스 특성이 안정된 것으로 되어, 예를 들면 박막 트랜지스터를 제작하였을 때에는 그 임계치의 격차가 억제되는 동시에 이동도가 높아져 디바이스는 고속 동작에 대응할 수 있게 된다.
[제 2 실시예]
다음에, 도 7을 참조하면서, 상술한 본 발명에 따른 단결정 박막의 제조 방법에 따라서 제조한 박막 트랜지스터를 사용하는 부분의 반도체 장치로서의 액티브 매트릭스형 표시 장치의 일례를 설명한다. 본 실시예는 그 미소 돌출부를 동반하는 박막을 채널로서 이용하여 반도체 장치를 구성한 예이다. 도시와 같이 본 표시 장치는 한 쌍의 절연 기판(51, 52)과 양자간에 유지된 전기 광학 물질(53)을 구비한 패널 구조를 갖는다. 전기 광학 물질(53)로서는 예를 들면 액정 재료를 사용한다. 하측의 절연 기판(51)에는 화소 어레이부(54)와 구동 회로부가 집적 형성되어 있다. 구동 회로부는 수직 스캐너(55)와 수평 스캐너(56)로 분리되어 있다. 또한, 절연 기판(51)의 주변부 상단에는 외부 접속용 단자부(57)가 형성되어 있다. 단자부(57)는 배선(58)을 통해 수직 스캐너(55) 및 수평 스캐너(56)에 접속하고 있 다. 화소 어레이부(54)에는 행 형상의 게이트 배선(59)과 열 형상의 신호 배선(60)이 형성되어 있다. 양 배선의 교차부에는 화소 전극(61)과 이것을 구동하는 박막 트랜지스터(62)가 형성되어 있다. 박막 트랜지스터(62)의 게이트 전극은 대응하는 게이트 배선(59)에 접속되고, 드레인 영역은 대응하는 화소 전극(61)에 접속되고, 소스 영역은 대응하는 신호 배선(60)에 접속하고 있다. 게이트 배선(59)이 수직 스캐너(55)에 접속하는 한편, 신호 배선(60)은 수평 스캐너(56)에 접속하고 있다. 화소 전극(61)을 스위칭 구동하는 박막 트랜지스터(62) 및 수직 스캐너(55)와 수평 스캐너(56)에 포함되는 박막 트랜지스터는 상술한 제 1 실시예방법에 따라서, 그의 박막의 채널 부분이 미소 돌출부를 동반하여 단결정에 의해 가까운 결정 특성을 갖고 제작된 것이다. 또한, 수직 스캐너나 수평 스캐너에 부가하여, 비디오 드라이버나 타이밍 제너레이터도 절연 기판(51) 내에 집적 형성하는 것도 가능하다.
다음에, 제 3 실시예 내지 제 5 실시예에 있어서, 본 발명에 따른 반도체 박막 및 그 제조 방법, 및 그 반도체 박막을 구조의 일부에 사용한 반도체 장치 및 기판에 관해서 도면을 참조하여 설명한다.
[제 3 실시예]
본 실시예는 반도체 박막에 관한 것으로, 본 실시예의 반도체 박막은 절연 기체 상에 형성된 반도체 박막에 있어서, 상기 반도체 박막의 표면에 미소 돌출부를 갖는 것을 특징으로 한다.
또한, 본 실시예의 반도체 박막은 절연 기체 상에 다결정 입자가 거의 규칙적으로 정렬된 다결정 박막으로 형성된 반도체 박막으로서, 적어도 3개 이상의 상 기 다결정 입자가 경계를 이루는 위치에 미소 돌출부가 형성되어 있는 것을 특징으로 한다.
도 8은 본 발명에 따른 반도체 박막의 모식도이고, 절연 기체로서의 절연 기판(101)상에 결정화 박막(102)이 형성되고, 그 결정화 박막(102)의 표면에 복수의 미소 돌출부(103)가 형성되어 있다.
절연 기판(101)은 소요의 강성과 내열성을 갖은 글래스 기판이나 소위 백판유리 기판, 플라스틱, 세라믹 등의 기판 재료로부터, 석영 기판이나 실리콘 웨이퍼나 그 밖의 반도체 웨이퍼 상에 산화막이나 질화막을 형성한 기판 등의 여러가지의 것을 사용할 수 있고, 특히 열처리는 대단히 짧은 시간에서 처리가 가능하기 때문에, 저내열성(예를 들면 600℃)정도의 기판도 충분히 사용할 수 있다. 또한, 절연 기판(101)의 박막 형성면에는 여러가지의 중간층이나 반사층, 그 밖의 기능층을 형성하는 것도 가능하다.
상기 절연 기판(101) 상에 형성되는 결정화 박막(102)은 아몰펄스 실리콘막이나 다결정 실리콘막 등의 비단결정 실리콘막을 결정화한 반도체 박막이고, 그의 막두께(T1)는 일례로서 40㎚에서 50㎚ 정도의 크기로 된다. 반도체 결정화 박막은 열처리전의 단계에서는 다결정 박막으로 되고, 그 경우에 있어서 거의 규칙적인 다결정 입자가 정렬된 상태인 것이 바람직하다. 그리고, 이 결정화 박막(102)의 표면에는 미소 돌출부(103)가 형성된다.
상기 미소 돌출부(103)는 본 발명의 반도체 박막을 형성할 때에, 열처리 시에 나타나는 형상이고, 특히 엑시머 레이저를 사용하여 제 1 (최초의)열처리를 행 함으로써 결정화 박막(102)의 표면에 거의 규칙 바르고, 예를 들면 0.3㎛ 정도의 피치(N1)로 정렬하여 나타난다. 따라서, 미소 돌출부(103)는 위에서 본 경우에 종횡으로 나열하여 배열되어 결정화 박막(102)의 표면에 형성되고, 원추형상에 가까운 형상인 것으로부터, 직사각형이나 변형한 것까지 여러가지의 형상을 갖는다. 미소 돌출부(103)는 다결정 입자의 입자 경계끼리가 겹치고 혹은 충돌하면서 표면으로부터 융기하여 형성되는 형상이다. 후술하는 바와 같이 제 1 엑시머 레이저의 조사와 제 2 엑시머 레이저의 조사에 의해서 결정화 박막(102)이 제작되는 경우에는 제 1 엑시머 레이저의 조사 시점에서 박막은 거의 직사각형이나 그 밖의 형상인 다결정 입자의 집합체로 되기 때문에, 그의 거의 직사각형의 네 모퉁이나 적어도 3개 이상의 다결정 입자가 경계를 이루는 위치에서 다결정 입자가 겹치고 혹은 충돌하면서 융기하고, 특히 제 1 엑시머 레이저의 조사의 조건에 따라서는 복수의 종횡으로 거의 규칙적으로 정렬된 미소 돌출부(103)가 형성된다.
다음에, 도 8을 참조하여 개개의 미소 돌출부(103)의 형상에 관해서 설명한다. 미소 돌출부(103)의 높이(H1)는 결정화 박막(102)의 표면으로부터 미소 돌출부(103)의 정점까지의 고저차를 가리키고, 20㎚ 이하이고, 바람직하게는 10㎚ 이하이고, 보다 바람직하게는 5㎚ 이하이다. 특히, 제 2 열처리 시에는 결정화가 진전하면서, 그 미소 돌출부(103)의 높이(H1)는 낮게 되고, 전체로서 결정화 박막(102)의 표면이 평탄화한다. 미소 돌출부(103)의 곡율 반경(R1)에 관해서도, 결정화가 진행되는 시점에서, 그 값이 커지는 경향이 있고, 미소 돌출부(103)의 곡율 반경(R1)은 60㎚ 이상이고, 바람직하게는 180㎚ 이상이고, 보다 바람직하게는 250㎚ 이상이다. 또한, 미소 돌출부(103)의 직경(D1)은 미소 돌출부(103)가 반드시 원추형상을 갖는 것으로는 한정되지 않기 때문에, 직경(D1) 자체는 직경을 의미하는 것보다는 오히려 미소 돌출부(103)의 수평면내의 사이즈를 의미하며, 0.1㎛ 이하이고, 바람직하게는 0.05㎛ 이하이다.
상술의 미소 돌출부(103)의 피치(N1)는 미소 돌출부(103)끼리의 간격으로서 가질 수 있는 값이고, 피치(N1)는 거의 직사각형의 다결정 입자의 집합체에 미소 돌출부(103)가 형성되어 있는 시점에서의 다결정 입자의 직경에 필적한다. 여기서, 다결정 입자의 직경은 예를 들면 0.1㎛ 에서 4.0㎛의 범위에서의 사이즈를 갖는다. 도 9는 거의 직사각형의 네 구석에 미소 돌출부(103)가 위치하고 있는 것을 모식적으로 도시한 도이고, 예를 들면, 미소 돌출부(103)의 피치(N1)는 0.3㎛ 정도로 된다. 이 때, 미소 돌출부(103)의 밀도는 1×1010개/㎠ 이하이고, 바람직하게는 1×109개/㎠ 이하이고, 보다 바람직하게는 5×108개/㎠ 이하이다. 결정화 박막(102)은 다결정 영역, 다결정 입자가 결합한 단결정 영역, 비단결정 영역 등이 혼재한 상태이어도 된다. 다결정 입자가 결합한 단결정 영역의 크기는 예를 들면, 1×10-8㎠ 이상이고, 바람직하게는 1×10-7㎠ 이상이다. 형성되는 결정화 박막(102) 중의 단결정 영역이 클 수록, 결정 특성은 완전한 단결정에 가까운 것으로 되어 가고, 동시에 특성도 보다 안정된 것으로 된다. 이 결정화 박막(102)은 절연 기판(101) 상의 전면에 형성될 필요는 없고, 다결정 박막의 일부에 존재하는 구조이어도 된 다, 또한, 결정화 박막(102)의 단결정 영역은 바람직하게는 (100), (111), (110) 중 어느 하나의 배향면을 갖는다.
또한, 상기한 바와 같이 하여 제작된 결정화 박막(102)은 절연 기판(101)상에 형성된 상태로, 반도체 기판으로서 반도체 장치의 제조에 적용될 수 있다. 이러한 반도체 장치로서는 박막 트랜지스터나 그 밖의 전자 디바이스를 들 수 있고 특히 후술하는 바와 같은 액정 디스플레이의 구동 회로의 박막 트랜지스터 등에 응용할 수 있다. 결정화 박막(102)에는 단결정 영역이 포함되어 있고, 디바이스로서 이용한 경우에는 디바이스 특성이 안정된 것으로 되고, 예를 들면 박막 트랜지스터를 제작하였을 때에는 그 임계치의 격차가 억제되어짐과 동시에 이동도가 높게 되어 디바이스는 고속 동작에 대응할 수 있게 된다.
[제 4 실시예]
다음에, 도 10 내지 도 15를 참조하면서, 본 발명의 제 4 실시예에서 반도체 박막의 제조 방법에 관해서 설명한다. 본 실시예의 반도체 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 반도체 결정화 박막을 형성하는 공정을 갖고, 상기 반도체 결정화 박막 표면의 돌출부를 상기 다결정 박막 표면의 돌출부보다 낮게 하는 것을 특징으로 한다.
또한, 본 실시예의 다른 반도체 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 반도체 결정화 박막을 형성하는 공정을 갖고, 상기 반도체 결정화 박막 표면의 돌출부의 곡율 반경을 상기 다결정 박막 표면의 돌출부의 곡율 반경보다 크게하는 것을 특징으로 한다.
그리고, 본 실시예의 또다른 반도체 박막의 제조 방법은 절연 기체 상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬한 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 적어도 3개 이상의 상기 다결정 입자가 경계를 하는 위치에 존재하는 미소 돌출부의 높이를 25㎚ 이하로 하고, 혹은 상기 미소 돌출부의 곡율 반경을 60㎚ 이상으로 하는 공정을 갖는 것을 특징으로 한다.
도 10은 본 발명의 반도체 박막의 제조 방법에 사용되는 엑시머 레이저 조사 장치의 일례를 도시하고 있다. 이 엑시머 레이저 조사 장치에 관해서 설명하면, 글래스 기판 등의 저내열성의 절연 기판(21)상에 형성된 반도체 박막(22)에 엑시머 레이저를 조사하기 위한 장치로서, 챔버(20)내에 반도체 박막(22)을 형성한 절연 기판(21)이 적재된다. 상기 엑시머 레이저 조사 장치는 챔버(20)외에 레이저 발진기(23)와 어테뉴에이터(감쇠기)(24)와 호모지나이저를 포함하는 광학계(25)를 갖고 있다. 챔버(20)내에는 XY 방향으로 이동 가능한 스테이지(27)가 마련되어 있고, 그 스테이지(27)에 반도체 박막(22)을 형성한 절연 기판(21)이 적재되어 있다.
상기 엑시머 레이저 조사 장치는 상술한 제 1 실시예에 있어서 도 1에 도시하고 설명한 엑시머 레이저 조사 장치와 같기 때문에, 도 1과 같은 부호를 부가함 으로써, 상세한 설명은 생략한다.
다음에, 도 11 내지 도 15를 참조하면서, 본 발명에 의한 반도체 박막의 제조 방법의 일례에 관해서 설명한다. 우선, 도 11에 도시하는 바와 같이 글래스 , 석영, 또는 사파이어 등의 절연 기판(131)을 준비하여, 그 주면 상에 예를 들면 플라즈마 인헨스드 CVD 법 등에 의해 비결정 반도체 박막(132)을 형성한다. 절연 기판(131)으로서는 엑시머 레이저를 광원으로 하는 것으로부터 저내열성의 소위 백판 유리를 사용하여도 된다. 상기 비결정 반도체 박막(132)의 막두께는 예를 들면 50㎚ 정도이지만, 적합한 막두께는 제조해야 할 디바이스의 특성에 따라서 조정 가능하다.
비결정 반도체 박막(132)의 형성 후, 도 10에 도시한 바와 같은 엑시머 레이저 조사 장치에 비결정 반도체 박막(132)을 형성한 절연 기판(131)을 장착하고, 제 1 열처리로서 엑시머 레이저의 조사를 행한다. 이 때의 레이저 조사 조건은 엑시머 레이저로서 파장 308㎚의 XeCl 엑시머 레이저가 사용되고, 에너지 강도 340 mJ/㎠에서 주사방향의 오버랩율이 95%이다. 상기 엑시머 레이저 조사에 의해서, 비결정 반도체 박막(132)이 용융 재결정화되고, 거의 정렬한 다결정 입자로 이루어지는 단결정 반도체 박막(133)이 형성된다. 단결정 반도체 박막(133)의 각 다결정 입자의 형상은 거의 직사각형이고, 그 크기는 대각선의 길이로 0.2㎛에서 0.6㎛ 정도이다. 엑시머 레이저 조사에 의해서 결정 립계도 형성되고, 도 12에 도시하는 바와 같이 입자 경계부에서는 결정의 충돌에 의한 융기로부터 미소 돌출부(135)가 적어도 3개 이상의 다결정 입자가 경계를 이루는 위치에 존재한다. 상기 미소 돌출부(135)의 높이는 큰 것에서는 50㎚ 정도의 사이즈를 갖고, 대강 높이는 25㎚ 이상의 것으로 되어 있다.
도 14는 박막이 다결정 실리콘이 된 시점에서의 주사 전자선 현미경 사진이고, 3㎛의 스케일 중에 10개 전후의 백점으로 이루어지는 복수의 미소 돌출부가 나열되어 있는 것이 관찰된다. 각 다결정 입자는 종횡으로 거의 규칙적으로 정렬되어 있고, 적어도 3개 이상의 다결정 입자가 경계를 이루는 위치에 복수의 미소 돌출부가 형성되어 있다.
이러한 레이저 조사에 의한 제 1 열처리에 이어서, 제 2 열처리가 동일하게 엑시머 레이저 조사에 의해서 행하여진다. 상기 엑시머 레이저 조사의 조사 조건은 엑시머 레이저로서 파장 308㎚의 XeCl 엑시머 레이저가 사용되고, 에너지 강도 300mJ/㎠에서 주사 방향의 오버랩율이 95%이다. 상기 제 2 열처리로서의 엑시머 레이저 조사는 제 1 열처리의 엑시머 레이저 조사보다도 저 에너지이어도 되고, 제 1 열처리의 엑시머 레이저 조사시보다도 단결정 반도체 박막(133)의 열처리 온도가 낮게 된다. 또한, 상기 열처리 온도는 다결정 실리콘의 융점보다도 낮은 온도가 되도록 설정되어 있다.
상기 제 2 열처리로서의 엑시머 레이저 조사에 의해서, 도 13에 도시하는 바와 같이 단결정 반도체 박막(133)으로부터 반도체 결정화 박막(134)으로 변환된다. 즉, 엑시머 레이저 조사에 의해서, 제 1 열처리로 형성된 단결정 반도체 박막(133)의 인접하는 다결정 입자끼리가 결합하고, 적어도 1×10-8㎠ 이상의 큰 사이즈의 단결정 영역을 포함하고, 바람직하게는 전체가 단결정인 반도체 결정화 박막(134)이 형성된다. 또한, 제 2 열처리로서의 엑시머 레이저 조사는 제 1 열처리의 엑시머 레이저 조사시보다도 단결정 반도체 박막(133)의 열처리 온도가 낮게 되어도 되고, 다결정 실리콘의 융점보다도 낮은 온도가 되도록 설정되어 있어도 된다. 또한, 반도체 결정화 박막(134)으로서는 다결정의 반도체 영역이 혼재하여도 된다. 상기 제 2 열처리로서의 엑시머 레이저 조사 후에 있어서는 미소 돌출부(136)가 단결정 반도체 박막(133)의 표면의 미소 돌출부(135)보다는 높이가 낮게 되어 형성되어 있고, 미소 돌출부(136)의 높이의 범위로서는 20㎚에서 5㎚ 이하의 대단히 낮은 것으로 되어 있다. 또한, 미소 돌출부(136)의 직경도 0.1㎛ 이하로 되어있다. 상기 반도체 결정화 박막(134)의 표면 상의 미소 돌출부(136)는 제 1 열처리로 얻어진 다결정 입자의 적어도 3개 이상의 계면끼리가 충돌하여 융기하는 위치와 대응한 위치에 형성되어 있고, 따라서, 단결정 반도체 박막(133) 면의 미소 돌출부(135)가 평탄화하고, 융기로서 남았던 부분이 반도체 결정화 박막(134)의 표면 상의 미소 돌출부(136)로 되어 있다.
반도체 결정화 박막(134)의 표면 상의 미소 돌출부(136)는 그 밀도도 저하한 것으로 되고, 예를 들면 1×1010개/㎠ 이하, 바람직하게는 1×109개/㎠ 이하로 된다. 또한, 미소 돌출부(136)에 있어서는 그 곡율 반경이 단결정 반도체 박막(133) 면의 미소 돌출부(135)의 곡율 반경도 크게 되어 있고, 미소 돌출부(136)의 곡율 반경은 60㎚ 이상이고, 바람직하게는 180㎚ 이상이고, 보다 바람직하게는 250㎚ 이상이다.
도 15는 박막이 단결정 반도체 박막(133)으로부터 반도체 결정화 박막(134) 이 된 시점에서의 주사 전자선 현미경 사진이고, 3㎛의 스케일 중에 복수의 미소 돌출부(136)가 나열되어 있지만, 그 백점은 발산한 것과 같이 미세한 것으로 되고, 도 14와 같이 분명한 백점으로는 되어 있지 않다.
상술과 같은 제 1 열처리와 제 2 열처리를 가함으로써, 미소 돌출부(136)를 동반한 반도체 결정화 박막(134)이 형성되지만, 제 1 열처리와 제 2 열처리는 엑시머 레이저의 조사에 한정하지 않고, 다른 레이저 광의 조사, 예를 들면 희소 가스 레이저 YAG 레이저 등의 레이저나 투과시키지 않는 것을 전제로 한 X선, 전자선 등의 다른 에너지 빔의 조사 등 이어도 된다. 또한, 제 2 열처리는 가열에 의한 어닐링이므로, 레이저에 한정되지 않고, 램프 어닐링이나 비교적으로 장시간의 퍼니스 어닐링을 사용하는 것도 가능하다.
제 1 열처리에서는 제 2 열처리의 어닐링 처리와는 달리, 절연 기판상에 다결정 입자가 거의 규칙적으로 정렬된 돌출부를 갖는 다결정 박막을 형성하는 것이 바람직하다. 이로 인해, 제 1 열처리에서는 에너지가 큰 레이저 조사가 이루어지지만, 거의 규칙적으로 정렬된 다결정 입자를 얻기 위해서는 선형 레이저 조사시에서의 개구부 등의 에지에서의 회절이나 면형 레이저 조사시에는 위상 시프트 마스크 등의 간섭 현상이나 회절 현상에 의해서 광 강도에 주기적인 패턴을 부가하도록 할 수 있다. 광 강도에 주기적인 패턴을 부여함으로써, 다결정 입자의 기본이 되는 핵 성장도 주기적인 패턴의 영향을 받아서, 결과로서 절연 기판 상에 다결정 입자가 거의 규칙적으로 정렬된 다결정 박막이 형성된다.
제 1 열처리와 제 2 열처리는 적어도 어느 하나는 실질적으로 진공 중, 불활 성 가스 분위기 중, 혹은 비산화성 가스 분위기 중에서 행할 수 있다. 특히, 최초에 절연 기판상에 비결정 반도체 박막을 형성한 후에, 혹은 제 1 열처리와 제 2 열처리 사이에서, 분위기 가스를 동일하게 유지하고, 또는 대기 개방하지 않고 챔버를 이동함으로써 처리를 하는 경우에는 분위기 가스의 조정에 따르는 생산 시간의 낭비를 막을 수 있다.
[제 5 실시예]
다음에, 도 16를 참조하면서, 본 발명에 따라서 제조한 박막 트랜지스터를 사용하는 부분의 반도체 장치로서의 액티브 매트릭스형 표시 장치의 일례를 설명한다. 본 실시예는 그 미소 돌출부를 동반하는 박막을 채널로서 이용하여 반도체 장치를 구성한 예이다. 도시하는 바와 같이 본 표시 장치는 한 쌍의 절연 기판(151, 152)과 양자 사이에 유지된 전기 광학 물질(153)을 구비한 패널 구조를 갖는다. 전기 광학 물질(153)로서는 예를 들면 액정 재료를 사용한다. 하측의 절연 기판(151)에는 화소 어레이부(154)와 구동 회로부 집적 형성되어 있다. 구동 회로부는 수직 스캐너(155)와 수평 스캐너(156)로 분리되어 있다. 또한, 절연 기판(151)의 주변부 상단에는 외부 접속용의 단자부(157)가 형성되어 있다. 단자부(157)는 배선(158)을 통해 수직 스캐너(155) 및 수평 스캐너(156)에 접속하고 있다. 화소 어레이부(154)에는 행 형상의 게이트 배선(159)과 열 형상의 신호 배선(160)이 형성되어 있다. 양 배선의 교차부에는 화소 전극(161)과 이것을 구동하는 박막 트랜지스터(162)가 형성되어 있다. 박막 트랜지스터(162)의 게이트 전극은 대응하는 게이트 배선(159)에 접속되고, 드레인 영역은 대응하는 화소 전극(161)에 접속되고, 소스 영역은 대 응하는 신호 배선(160)에 접속하고 있다. 게이트 배선(159)이 수직 스캐너(155)에 접속하는 한편, 신호 배선(160)은 수평 스캐너(156)에 접속하고 있다. 화소 전극(161)을 스위칭 구동하는 박막 트랜지스터(162) 및 수직 스캐너(155)와 수평 스캐너(156)에 포함되는 박막 트랜지스터는 상술한 제 4 실시예방법에 의해서 제작된 것이고, 그 박막의 채널 부분이 미소 돌출부를 동반하여 단결정에 보다 가까운 결정 특성을 갖고 제작된 것이다. 또한, 수직 스캐너(155)나 수평 스캐너(156)에 부가하여, 비디오 드라이버나 타이밍 제너레이터를 절연 기판(151) 내에 집적 형성하는 것도 가능하다. 또한, 구동 회로부에 단결정 혹은 단결정에 가까운 결정 박막을 사용하여, 화소부에 다결정이나 비단결정막을 사용할 수 있다.
다음에, 제 6 실시예 내지 제 8 실시예에 있어서, 본 발명에 따른 반도체 박막의 제조 방법, 상기 반도체 박막의 제조 방법에 사용할 수 있는 단결정 반도체 박막의 제조 장치에 관해서 도면을 참조하여 설명한다.
본 발명에 따른 반도체 박막의 제조 방법은 기체상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 상기 수소 제거의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬한 다결정막을 형성하는 공정을 갖는 것을 특징으로 하는 것이고, 또한, 본 발명에 따른 다른 반도체 박막의 제조 방법은 기체상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 용융 재결정화하는 공정과 제 3 열처리를 실시하여 용융 재결정화한 다결정막을 단결정화하는 공정을 갖는 것을 특징으로 하는 것이다.
[제 6 실시예]
본 실시예는 반도체 박막의 제조 방법에 관한 것이고, 기체상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 상기 수소 제거의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬한 다결정막을 형성하는 공정을 갖는 것을 특징으로 한다.
도 17은 본 실시예의 반도체 박막의 제조 방법의 플로 차트이다. 여기서, 본 실시예의 반도체 박막의 제조 방법의 각 공정에 관해서 설명하면, 처음에, 순서 S1에서는 절연 기판 등의 기체상에 아몰펄스 실리콘 등의 비단결정막이 형성된다. 상기 비단결정막 형성 방법은 특별히 한정되는 것은 아니고, 플라즈마 CVD, 저압 CVD, 상압 CVD, 촉매 CVD, 광 CVD, 레이저 CVD 등의 여러가지 방법을 사용할 수 있지만, 다음에 수소 제거 공정이 계속되기 때문이기에, 특히 플라즈마 CVD 등의 방법을 사용할 수 있어, 이 시점에서 비단결정막에 수소가 포함되어 있어도 된다.
다음에, 탈수소 공정으로서의 제 1 열처리가 순서(S2)로서 행하여진다. 상기 제 1 열처리는 일례로서 엑시머 레이저의 조사를 행한다. 이 때의 조사 조건으로서는 예를 들면 펄스 폭이 60나노초 이상의 XeCl 엑시머 레이저로 행할 수 있다. 상 기 엑시머 레이저의 조사시에는 수소가 비단결정막으로부터 빠져나가 막의 폭발을 예방할 수 있는 레벨까지 수소 함유량을 단시간에 내릴 수 있다. 제 1 열처리를 실시하는 제 1 열처리 수단으로서는 선형 엑시머 레이저 조사나 면형 엑시머 레이저 조사, 또는 희소 가스 레이저나 YAC 레이저 등의 엑시머 레이저 이외의 조사 수단을 사용하여도 되지만, 바람직하게는 펄스 폭이 60나노초 이상으로 막의 내부까지의 용융이 가능하고, 기판을 용융하지 않는 레이저 조사가 바람직하다.
이러한 탈수소 공정으로서의 제 1 열처리를 행한 후에, 순서(S3)에서는 제 2 열처리가 행하여진다. 상기 제 2 열처리의 일례로서는 동일의 엑시머 레이저가 사용되고, 엑시머 레이저로서 예를 들면 파장 308㎚의 XeCl 엑시머 레이저가 사용된다. 상기 엑시머 레이저의 조사에 의해서, 그 조사 조건에 따라서 박막 표면에 거의 규칙적으로 정렬되어 다결정 입자가 형성된다. 상기 엑시머 레이저의 조사는 환언하면, 다결정 입자에 공통의 경계 조건을 도입하는 것이고, 그와 같은 공통의 경계 조건을 도입할 수 있는 열처리 수단이면, 어떠한 조사 장치를 사용하여도 된다. 상기 제 2 열처리에 사용되는 레이저 장치로서는 박막 표면에 거의 규칙적으로 정렬되는 다결정 입자를 형성할 수 있는 것이면, 선형 엑시머 레이저 조사나 면형 엑시머 레이저 조사, 또는 희소 가스 레이저나 YAG 레이저 등의 엑시머 레이저 이외의 조사 수단을 사용하여도 된다. 상기 다음의 공정에서는 일례로서 거의 규칙적으로 정렬한 다결정 입자를 또한 고상 성장시켜 상기 다결정 입자의 입자 경계를 감소시키는 것이 바람직하다.
또한, 제 1 열처리(S2)와 제 2 열처리(S3)는 공정상은 분리되어 있지만, 동 일 챔버를 사용한 연속 처리로 할 수 있어, 조사 영역을 어긋나게 하거나 변경함으로써 동시 진행하도록 하는 공정으로 하는 것도 가능하다.
상기 제 6 실시예에서 제작된 다결정막은 단결정 정도의 임계치 전압의 안정이나 고 이동도와 같은 특성은 얻을 수 없지만, 충분한 탈수소가 행하여져 있기 때문에, 고상 성장을 한 경우에는 다결정 입자가 크게 성장하여, 반도체 장치에 적용한 경우에 높은 성능을 이끌어 낼 수 있다. 또한, 충분한 탈수소가 단시간에 행하여지고 있기 때문에, 막의 폭발도 미연에 방지된다.
[제 7 실시예]
본 실시예는 반도체 박막의 제조 방법에 관하는 것으로, 기체상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 용융 재결정화하는 공정과 제 3 열처리를 실시하여 상기 용융 재결정화한 다결정막을 단결정화하는 공정을 갖는 것을 특징으로 한다.
도 18은 본 실시예의 반도체 박막의 제조 방법의 플로 차트이다. 제 6 실시예와 비교하여 보면, 제 3 열처리 공정이 더해져, 상기 제 3 열처리 공정에서는 다결정막이 단결정화된다. 본 실시예의 반도체 박막의 제조 방법의 각 공정에 관해서 설명하면, 제 6 실시예와 마찬가지로 처음에 순서(S11)에서는 절연 기판 등의 기체상에 아몰펄스 실리콘 등의 비단결정막이 형성된다. 상기 비단결정막 형성 방법은 특별히 한정되는 것은 아니고, 플라즈마 CVD, 저압 CVD, 상압 CVD, 촉매 CVD, 광 CVD, 레이저 CVD 등의 여러가지 방법을 사용할 수 있지만, 다음에 수소 제거 공정이 계속되기 때문에, 특히 플라즈마 CVD 등의 방법을 사용할 수 있어, 이 시점에서 비단결정막에 수소가 포함되어 있어도 된다.
다음에, 탈수소 공정으로서의 제 1 열처리가 순서(S12)로서 행하여진다. 상기 제 1 열처리는 일례로서 엑시머 레이저의 조사를 행한다. 이 때의 조사 조건으로서는 예를 들면 펄스 폭이 60나노초 이상의 엑시머 레이저로 행할 수 있다. 상기 엑시머 레이저의 조사시에는 수소가 비단결정막으로부터 빠져나와 막의 폭발을 예방할 수 있는 레벨까지 수소 함유량을 내릴 수 있다. 제 1 열처리를 실시하는 제 1 열처리 수단으로서는 선형 엑시머 레이저 조사나 면형 엑시머 레이저 조사, 또한 희소 가스 레이저나 YAG 레이저 등의 엑시머 레이저 이외의 조사 수단을 사용하여도 좋지만, 바람직하게는 펄스 폭이 60나노초 이상으로 막의 내부까지의 용융이 가능하고, 기판을 용융하지 않는 레이저 조사가 바람직하다.
이와 같은 탈수소 공정으로서의 제 1 열처리를 행한 후, 제 6 실시예와 마찬가지로 순서(S13)에서는 제 2 열처리가 행하여진다. 이 제 2 열처리의 일례로서는 같은 엑시머 레이저가 사용된다. 이 엑시머 레이저의 조사에 의해서, 그 조사 조건에 따라서 박막 표면에 거의 규칙적으로 정렬되어 다결정 입자가 형성된다. 이 엑시머 레이저의 조사는 다시 말하면, 다결정 입자에 공통의 경계 조건을 도입하는 것으로, 그와 같은 공통의 경계 조건을 도입할 수 있는 열처리 수단이면 어떠한 조사 장치를 사용하여도 좋다. 이 제 2 열처리에 사용되는 레이저 장치로서는 박막 표면에 거의 규칙적으로 정렬되는 다결정 입자를 형성할 수 있는 것이면 선형 엑시 머 레이저 조사나 면형 엑시머 레이저 조사, 또는 희소 가스 레이저나 YAG 레이저 등의 엑시머 레이저 이외의 조사 수단을 사용하여도 좋다.
이러한 제 2 열처리 공정 후, 순서(S14)에서는 제 3 열처리가 행하여진다. 이 제 3 열처리는 거의 규칙적으로 정렬된 다결정 입자를 결합시켜서 다결정 입자간의 입자 경계를 소실시키는 것으로, 그 결과로서 단결정 반도체 박막이 형성된다. 이 단결정 반도체 박막은 종래의 다결정막에서 결정화에 의하여 그 알맹이가 커진 것과는 구분을 짓는 완전한 단결정 또는 완전한 단결정에 근사한 결정 품질을 갖고 있고, 특히 박막 트랜지스터의 채널 부분에 사용한 경우에 유효하다. 제 3 열처리는 단결정화를 도모할 수 있는 처리 장치이면 어떠한 장치를 사용하여도 좋지만, 제 1, 제 2 열처리와 같이 선형 엑시머 레이저 조사나 면형 엑시머 레이저 조사, 또는 희소 가스 레이저나 YAG 레이저 등의 엑시머 레이저 이외의 조사 수단을 사용하여도 좋다.
또, 제 1 열처리(S12), 제 2 열처리(S13), 제 3 열처리(S14)는 공정상은 분리되어 있지만, 같은 챔버를 사용한 연속 처리로 할 수도 있고, 조사 영역을 바꿈으로 동시 진행하는 공정으로 하는 것도 가능하다.
이상은 플로 차트에 따른 설명이지만, 다음에, 도 19에서 도 23까지를 참조하여, 본 실시예의 반도체 박막의 제조 방법에 대해서 더욱 자세하게 설명한다. 우선, 도 19에 도시하는 바와 같이 유리, 석영, 세라믹 또는 사파이어 등의 절연 기판(231)을 준비하고, 그 주면상에 예를 들면 플라즈마 인헨스드 CVD 법 등으로 비정질 반도체 박막(232)을 형성한다. 절연 기판(231)으로서는 엑시머 레이저를 광원 으로 하는 점에서 저내열성(저융점)의 소위 백판 유리를 사용하여도 좋다. 비정질 반도체 박막(232)으로서는 일례로서 플라즈마 인헨스드 CVD 법 등을 이용하여 비정질 실리콘막이 형성된다. 이 비정질 반도체 박막(232)의 막 두께는 예를 들면 50㎚ 정도이지만, 적절한 막 두께는 제조해야 할 디바이스의 특성에 따라서 조정 가능하다. 비정질 반도체 박막(232)의 막 두께의 일례로서는 약 100㎚ 이하이고, 바람직하게는 80㎚ 이하이며, 더욱 바람직하게는 60㎚ 이하이다.
비정질 반도체 박막(232)의 형성 후, 엑시머 레이저의 레이저 광을 조사하여 비정질 반도체 박막(232)의 일부에 조사 영역을 형성하여 탈수소화를 도모한다. 여기서, 레이저 광의 조사는 펄스 폭이 60나노초 이상이 되고, 바람직한 범위로서는 60나노초 이상 또는 300나노초 이하이며, 보다 바람직하게는 100나노초 이상 또는 250나노초 이하이고, 더욱 바람직하게는 120나노초 이상 또는 230나노초 이하의 범위로 설정된다. 이 엑시머 레이저의 조사는 예를 들면 350mJ/㎠의 에너지 강도로 단수 회로 할 수도 있지만, 300mJ/㎠의 에너지 강도로 예를 들면 50회 정도의 조사이어도 좋다. 60나노초 이상의 펄스 폭의 엑시머 레이저의 조사에 의해서 비정질 반도체 박막(232)의 수소 등이 탈가스화된다. 비정질 반도체 박막(232)이 당초 10원자% 이하의 수소를 포함한 박막으로서 형성된 경우에도 엑시머 레이저의 조사로 박막 속의 수소 등은 이탈하여, 조사 영역에서는 그 휘발성 가스의 농도는 확실히 저감된다. 비정질 실리콘막의 경우는 그 수소 농도를 8% 이하로 억제함으로써, 비정질 실리콘막으로부터 방출되는 수소에 의해서 일어나는 어블레이션은 발생하지 않게 되고, 다결정화하는 경우에는 일례로서 수소 함유율이 2%에서 5% 이하로 제어 하는 것이 바람직하다.
이 엑시머 레이저의 조사는 예를 들면 탈가스화를 행하는 장치의 챔버 내의 스테이지가 빔의 단부끼리가 겹치도록 이동하여, 반도체 박막의 표면을 간헐적으로 차례로 조사하는 것이어도 좋고, 또한, 이러한 면 순차에 한하지 않고 선 순차로 조사하는 방식이어도 좋다. 또한, 스테이지를 고정하여 엑시머 레이저의 빔측을 주사하도록 하여도 좋고, 스테이지와 빔의 양쪽을 움직이도록 하여도 좋다. 엑시머 레이저의 빔의 조사 영역에서는 박막 속의 수소 등은 이탈하여 수소 등의 농도는 확실히 저감되고, 예를 들면 막 속의 수소 가스 농도가 예를 들면 2원자% 미만의 비정질 반도체 박막(232)을 형성할 수 있다.
엑시머 레이저 조사 장치에 비정질 반도체 박막(232)을 형성한 절연 기판(231)을 장착하고, 제 2 열처리로서 엑시머 레이저의 조사를 행한다. 이 때의 레이저 조사 조건은 엑시머 레이저로서 파장 308㎚의 XeCI 엑시머 레이저가 사용되고, 에너지 강도 340mJ/㎠로 주사 방향의 오버랩율이 95%이다. XeCl 엑시머 레이저는 선형 레이저 조사를 행한다. 이 엑시머 레이저 조사에 의해서, 비정질 반도체 박막(232)이 용융 재결정화되어, 도 20에 도시하는 바와 같은 거의 정렬된 다결정 입자로 이루어지는 다결정 반도체 박막(233)이 형성된다. 다결정 반도체 박막(233)의 각 다결정 입자의 형상은 거의 직사각 형상이고, 그 크기는 대각선의 길이로 0.2㎛에서 0.6㎛ 정도이다. 엑시머 레이저 조사에 의해서 결정 입자 경계도 형성되고, 입자 경계부에서는 결정의 충돌에 의한 융기로부터 미소 돌출부(235)가 적어도 3개 이상의 다결정 입자가 경계를 이루는 위치에 존재한다. 이 미소 돌출부(235)의 높이는 큰 것은 50㎚ 정도의 사이즈를 갖고, 대체로 높이는 25㎚ 이상의 것으로 되어 있다. 조사 펄스를 바꿈으로써 다결정 입자의 입자 덩어리를 제어할 수 있다. 조사 펄스를 예를 들면 20숏트 이상으로 증가시킴으로써 다결정 입자는 그 입자 덩어리를 3㎛ 이상으로 할 수 있다. 또, 이 때의 에너지 강도로서, 비단결정 실리콘을 용융 재결정화할 수 있지만, 다결정 실리콘을 용융할 수 없는 에너지 강도를 이용함으로써, 바람직한 고상(固相) 성장도 가능해진다.
도 22는 박막이 레이저 조사에 의해 다결정 반도체 박막이 된 시점에서의 주사 전자선 현미경 사진이다. 도면 중 악어 가죽 형상으로 전개되어 있는 것이 다결정 입자(폴리 실리콘 입자)로서, 종횡으로 거의 규칙적으로 정렬되어 있고, 적어도 3개 이상의 다결정 입자가 경계를 이루는 위치에 복수의 미소 돌출부가 형성되어 있다. 이러한 거의 규칙적인 다결정 입자의 정렬은 선형 레이저 조사시에 있어서의 개구부 등의 에지에서의 회절이나 면형 레이저 조사시에는 위상 시프트 마스크 등과 같이 강도 변조를 초래하는 마스크 등의 간섭 현상이나 회절 현상에 의해서 광 강도에 주기적인 패턴을 부여하도록 함으로써 나타나는 현상으로서 촉진할 수 있고, 더욱 포괄적으로는 레이저 조사에 의해서 다결정 입자에 공통의 경계 조건을 도입하고 있는 것으로 파악할 수 있다. 다결정 입자가 결합한 단결정 영역을 크게 성장시키기 위해서는 인접하는 다결정 입자끼리가 결합하기 쉬운 상태에 있는 것이 바람직하고, 그 전제로서 다결정 입자가 거의 규칙적으로 정렬된 상태를 형성함으로써 열처리 후의 재결정화시에 공통된 다결정 입자의 결정 방향성, 예를 들면 (100)면과 같은 배향면의 공통의 계면을 얻을 수 있고, 그 질서성을 이용하여 원활 한 다결정 입자끼리의 결합이 생긴다. 따라서, 다음 제 3 열처리 시에는 다결정 입자끼리의 결합이 용이하게 진행되어 단결정화가 진행된다.
이와 같은 레이저 조사에 의한 제 2 열처리에 이어, 제 3 열처리가 마찬가지로 엑시머 레이저 조사에 의해서 행하여진다. 이 엑시머 레이저 조사의 조사 조건은 엑시머 레이저로서 파장 308㎚의 XeCl 엑시머 레이저가 사용되고, 에너지 강도 300mJ/㎠로 주사 방향의 오버랩율이 95%이다. 상기 제 3 열처리로서의 엑시머 레이저 조사는 제 2 열처리의 엑시머 레이저 조사보다도 저에너지로서 제 2 열처리의 엑시머 레이저 조사시보다도 다결정 반도체 박막(233)의 열처리 온도가 낮아진다. 이러한 낮은 온도로 어닐링함으로써, 한번 형성된 다결정 실리콘이 고상 성장하여, 인접하는 다결정 입자 사이에서 결합이 일어나는 것이라고 생각된다. 또한, 이 열처리 온도는 다결정 반도체 박막(233)의 형성 재료인 다결정 실리콘의 융점보다도 낮은 온도가 되도록 설정되어 있다. 또한, 제 3 열처리는 제 2 열처리보다 낮은 온도가 되도록 설정되어 있다. 또한 제 3 열처리는 제 2 열처리보다 적분 조사 에너지량 펄스 에너지×펄스 수가 커지도록 설정되어 있고, 단결정화를 도모하도록 하고 있다.
이 제 3 열처리로서의 엑시머 레이저 조사에 의해서, 도 21에 도시하는 바와 같이 다결정 반도체 박막(233)에서 단결정 박막(234)으로 변환된다. 즉, 엑시머 레이저 조사에 의해서, 제 2 열처리로 형성된 다결정 반도체 박막(233)의 인접하는 다결정 입자끼리가 결합하여, 적어도 9×10-8㎠ 이상의 큰 사이즈의 단결정 영역을 포함하고, 바람직하게는 전체가 단결정인 단결정 박막(234)이 형성된다. 또, 단결 정 박막(234)으로서는 다결정이나 비정질의 반도체 영역이 혼재하고 있어도 좋다.
이 제 3 열처리로서의 엑시머 레이저 조사 후에 있어서는 미소 돌출부(236)가 다결정 반도체 박막(233)의 표면의 미소 돌출부(235)보다는 높이가 낮게 형성되어 있고, 미소 돌출부(236)의 높이의 범위로서는 20㎚에서 5㎚ 이하의 지극히 낮은 것으로 되어 있다. 또한, 미소 돌출부(236)의 직경도 0.1㎛ 이하로 되어 있고, 미소 돌출부(236)의 밀도는 1×10-4개/㎠ 이하로 되어 있다. 이 단결정 박막(234)의 표면상의 미소 돌출부(236)는 제 2 열처리에서 얻어진 다결정 입자의 적어도 3개 이상의 계면끼리가 충돌하여 융기하는 위치와 대응한 위치에 형성되어 있고, 따라서, 다결정 반도체 박막(233) 면의 미소 돌출부(235)가 평탄화되어 융기로서 남은 곳이 단결정 박막(234)의 표면상의 미소 돌출부(236)로 되어 있지만, 완전히 소실되어 있는 곳도 존재한다.
도 23은 박막이 다결정 반도체 박막(233)으로부터 단결정 박막(234)이 된 시점에서의 주사 전자선 현미경 사진이다. 도 22의 사진에서 볼 수 있는 악어 가죽 형상의 다결정 입자는 소실되고, 복수의 미소 돌출부도 거의 소실하여 큰 단결정 영역으로 이루어지는 단결정 박막(234)을 얻을 수 있는 것을 알 수 있다. 이 큰 단결정 영역의 사이즈는 2㎛ 정도로서, 박막 트랜지스터의 채널 영역으로서는 충분한 크기이다.
상술한 바와 같은 제 2 열처리와 제 3 열처리를 가함으로써, 미소 돌출부(236)를 수반한 단결정 박막(234)이 형성되지만, 제 2 열처리와 제 3 열처리는 엑시머 레이저의 조사에 한하지 않고, 다른 레이저 광의 조사, 예를 들면 희소 가스 레이저, YAG 레이저 등의 레이저나 투과시키지 않는 것을 전제로 한 X선, 전자선 등의 다른 에너지 빔의 조사 등이어도 좋다. 또한, 제 3 열처리는 가열에 의한 어닐링이기 때문에, 레이저에 한정되지 않고, 램프 어닐링이나 비교적으로 장시간의 퍼니스 어닐링이나 카본 히터 어닐링 등의 스트립 히터를 사용할 수도 있다. 퍼니스 어닐링에 의한 경우에는 기판에 내열성이 있는 석영을 사용하는 것이 바람직하며, 400℃에서 1000℃로 30분 이상 열처리하는 것이 바람직하다. 램프 어닐링에 의한 경우에도 마찬가지로 기판에 내열성이 있는 석영을 사용하는 것이 바람직하며, 400℃에서 1000℃로 열처리하는 것이 바람직하다.
제 2 열처리에서는 제 3 열처리의 어닐링 처리와는 달리, 절연 기판상에 다결정 입자가 거의 규칙적으로 정렬된 다결정 박막을 형성하는 것이 바람직하다. 이를 위해서, 제 2 열처리에서는 에너지가 큰 레이저 조사가 이루어지지만, 거의 규칙적으로 정렬된 다결정 입자를 얻기 위해서는 선형 레이저 조사시에 있어서의 개구부 등의 에지에서의 회절이나 면형 레이저 조사시에는 위상 시프트 마스크 등과 같이 강도 변조를 초래하는 마스크 등의 간섭 현상이나 회절 현상에 의해서 광 강도에 주기적인 패턴을 부여하도록 할 수도 있다. 광 강도에 주기적인 패턴을 부여함으로써, 다결정 입자의 기초가 되는 핵성장도 주기적인 패턴의 영향을 받고, 결과로서 절연 기판상에 다결정 입자가 거의 규칙적으로 정렬된 다결정 박막이 형성된다.
제 1 열처리, 제 2 열처리 및 제 3 열처리 중 적어도 어느 하나는 실질적으로 진공 중, 불활성 가스 분위기 중, 혹은 비산화성 가스 분위기 중에서 행할 수 있다. 특히, 처음에 절연 기판상에 비정질 반도체 박막을 형성한 후, 또는 제 1 열처리와 제 2 열처리 사이에서, 또한 제 2 열처리와 제 3 열처리 사이에서, 분위기 가스를 같은 것으로 유지하거나 또는 대기 개방하지 않고 챔버를 이동하는 것으로 처리를 하는 경우에는 분위기 가스의 조정에 따른 생산 시간의 낭비를 방지할 수 있다. 대기 개방 등을 막는 것으로 산화의 영향을 배제할 수 있다.
또, 절연 기판(231)은 소요의 강성과 내열성을 갖는 유리 기판이나 소위 백판 유리 기판, 플라스틱, 세라믹 등의 기판 재료로부터, 석영 기판이나 실리콘 웨이퍼나 그 밖의 반도체 웨이퍼상에 산화막이나 질화막을 형성한 기판 등의 여러가지를 사용할 수 있고, 특히 열처리는 지극히 짧은 시간에서의 처리가 가능한 점에서 저내열성(예를 들면 600℃) 정도의 기판도 충분히 사용할 수 있다. 또, 절연 기판(231)의 박막 형성면에는 여러가지의 중간층이나 반사층, 그 밖의 기능층을 형성하는 것도 가능하다.
이 절연 기판(231)상에 형성되는 단결정 박막(234)은 어몰퍼스 실리콘막이나 다결정 실리콘막 등의 비단결정 실리콘막으로부터 결정화한 단결정 박막으로서, 그 막 두께는 일례로서 40㎚에서 50㎚ 정도의 크기가 된다. 반도체 결정화 박막은 열처리 전의 단계에서는 다결정 박막이 되고, 그 경우에 있어서 거의 규칙적인 다결정 입자가 정렬된 상태인 것이 바람직하다. 실리콘 이외의 재료로서는 예를 들면 SlGe, SiC 등의 재료를 사용하는 것도 가능하다.
단결정 박막(234)은 다결정 영역, 다결정 입자가 결합한 단결정 영역, 비단결정 영역 등이 혼재한 상태이어도 좋다. 다결정 입자가 결합한 단결정 영역의 크 기는 예를 들면, 9×10-8㎠ 이상이고, 바람직하게는 16×10-8㎠ 이상이다. 형성되는 단결정 박막 내의 단결정 영역이 큰 수록, 결정 특성은 완전한 단결정에 가까운 것이 되고, 동시에 특성도 더욱 안정된 것이 된다. 이 단결정 박막(234)은 절연 기판상의 전체 면에 형성될 필요는 없고, 다결정 박막의 일부에 존재하는 구조이어도 좋다. 또한, 단결정 박막의 단결정 영역은 바람직하게는 (100), (111), (110) 중 어느 하나의 배향면을 갖고, 주로 (100)면을 나타내는 것이 많이 보였지만, (111)이나 (110)의 배향면도 존재한다.
또한, 상기한 바와 같이 하여 제작된 단결정 박막(234)은 절연 기판(231)상에 형성된 상태에서, 반도체 기판으로서 반도체 장치의 제조에 적용될 수 있다. 이러한 반도체 장치로서는 박막 트랜지스터나 그 밖의 전자 디바이스를 들 수 있고, 특히 후술하는 바와 같은 액정 디스플레이의 구동 회로의 박막 트랜지스터 등에 응용할 수 있다. 단결정 박막에는 단결정 영역이 포함되어 있고, 디바이스로서 이용한 경우에는 디바이스 특성이 안정된 것이 되고, 예를 들면 박막 트랜지스터를 제작하였을 때에는 그 임계치의 격차가 억제되는 동시에 이동도가 높아져 디바이스는 고속 동작에 대응할 수 있게 된다.
[제 8 실시예]
다음에, 도 24, 도 25 및 도 26을 참조하여 본 발명의 제 8 실시예에 대해서 설명한다. 본 실시예는 단결정 반도체 박막의 제조 장치에 관한 것이다.
우선, 도 24를 참조하여 단결정 반도체 박막의 제조 장치에 대해서 설명한다. 도 24는 본 실시예에 따른 반도체 박막의 제조 장치의 일례의 개략적인 단면을 도시한다. 그 주된 구성은 CVD 챔버(259)가 레이저 조사 챔버(265)와 반송 챔버(264)를 통해서 접속하는 구조로 되어 있다.
CVD 챔버(259)는 시료대(262)에 적재된 기판상에 박막을 CVD 법으로 형성하기 위한 처리실로서, CVD 챔버(259)의 상부에 형성된 가스 도입구(260)로부터 성막 가스(261)를 도입하여 기판상에 박막을 형성한다. 반송 챔버(264)는 CVD 챔버(259)에서 처리된 기판을 대기 개방하지 않고 레이저 조사 챔버(265)까지 운반하기 위한 반송로로서, 특히 CVD 챔버(259)와 반송 챔버(264) 사이에는 게이트(263)가 형성되고, 예를 들면 CVD 법으로 박막을 형성하고 있는 동안은 게이트(263)가 닫혀 CVD 챔버(259)와 반송 챔버(264) 사이는 가스가 통하지 않는다. 레이저 조사 챔버(265)는 레이저 조사에 의한 탈가스화 처리 및 재결정화를 위한 어닐링 처리를 실시하기 위한 처리실로서, 시료대(275)상에 반송 챔버(264)로부터 반송된 기판이 적재된다. 이 레이저 조사 챔버(265)의 상부에는 레이저 광을 투과하는 석영창(266)이 형성되어 있고, 이 석영창(266)을 통해서 엑시머 레이저(267)로부터 레이저 광이 레이저 조사 챔버(265)의 기판 상측면에 대하여 조사된다. 레이저 조사 챔버(265)의 상부에는 레이저 조사 챔버(265) 내의 분위기를 소정의 예를 들면 질소 분위기로 하기 위한 가스 도입구(268)도 마련되고, 레이저 조사 챔버(265)의 측벽에는 레이저 조사 후의 처리 기판을 배출하기 위한 배출구(269)도 마련되어 있다.
레이저 조사 챔버(265)의 상부에 배치된 엑시머 레이저(267)는 특히 그 펄스 폭이 60나노초 이상의 레이저이며, 본 실시예에 있어서는 조사의 에너지 밀도를 바꿈으로써 탈수소화와 함께 어닐링에 의한 재결정화도 행한다. 이 엑시머 레이저(267)는 시료대(275)상의 기판의 단부에 대치하여 상기 단부를 조사하는 상태에서 수평 방향으로 이동 가능하게 마련되어 있다.
다음에, 도 24의 반도체 박막의 제조 장치를 사용하여 탈가스화 및 결정화를 행하는 반도체 박막의 제조 방법에 대해서, 도 25 및 도 26을 참조하여 설명한다.
우선, 도 25a에 도시하는 바와 같이 CVD 챔버(259) 내에서 기판(251)이 시료대(262)에 적재되고, 게이트(263)를 닫은 상태에서 CVD 법으로 성막을 행한다. 이 CVD 법에 의한 성막시에는 가스 도입구(260)로부터 비정질 실리콘막의 성막을 위한 CVD 가스로서, 예를 들면 실란 가스 및 수소 가스가 도입된다. 이들 CVD 가스의 도입과 함께 성막시에는 플라즈마 방전이 CVD 챔버(259) 내에서 행하여지고, 기판(251)상에는 비정질 실리콘(a­Si)막(252)이 적층된다. 이러한 플라즈마 인헨스드 CVD의 경우는 필연적으로 수소가 비정질 실리콘막(252)에 함유되게 된다.
계속해서, 플라즈마 방전을 정지하고, CVD 가스의 공급도 정지하여, CVD 챔버(259) 내를 진공으로 한다. CVD 챔버(259) 내를 진공으로 한 후, 반송 챔버(264) 및 레이저 조사 챔버(265)도 진공으로 하고, 게이트(263)가 열려 CVD 챔버(259) 내에서 성막된 기판(251)이 도 25b의 화살 표시(270) 방향으로 반송되어, 반송 챔버(264) 내를 통과한 후, 레이저 조사 챔버(265)에 도달한다. 레이저 조사 챔버(265) 내에서는 성막된 기판(251)은 시료대(275)의 위에 적재된다. 반송 챔버(264)와 CVD 챔버(259) 사이에 형성된 게이트(263)는 기판(251)의 통과 후에 닫힌다. 기판(251)의 CVD 챔버(259)에서 레이저 조사 챔버(265)까지의 반송 동안에, 기판(251)의 주위의 분위기가 대기 개방되지 않고, 단시간의 처리를 실현할 수 있는 동시에 불필요한 불순물 등에 오염되는 확률도 낮아진다.
수소를 함유하는 비정질 실리콘막(252)을 형성하고 있는 기판(251)이 레이저 조사 챔버(265) 내의 시료대(275)의 위에 적재되고, 도 25c에 도시하는 바와 같이 탈수소화를 위한 레이저 광(272)의 조사가 행하여진다. 이 레이저 광(272)의 조사는 예를 들면 엑시머 레이저(267)로부터의 펄스 폭이 60나노초 이상의 레이저 광(272)의 조사로서, 그 에너지 밀도는 비정질 실리콘막(252)을 용융하거나 결정화하거나 하지 않을 정도의 예를 들면 약 300mJ/㎠가 된다. 엑시머 레이저(267)로부터의 레이저 광(272)은 기판(251)상의 비정질 실리콘막(252)의 전체 면에는 일괄해서 닿지 않기 때문에, 엑시머 레이저(267)는 기판(251)의 주면을 따라 도면 중 화살 표시(271) 방향으로 이동하고, 수소를 함유하는 비정질 실리콘막(252)의 전체 면의 탈가스를 행한다. 또, 레이저 조사 챔버(265)를 크게 기판(251)의 사이즈의 2배 정도로 하고, 시료대(275)를 XY 스테이지 등으로 구성함으로써, 엑시머 레이저(267)를 고정하면서 시료대(275)를 수평면 내에서 이동시켜 엑시머 레이저(267)의 레이저 광(272)의 전체 면 조사를 도모하도록 하여도 좋다. 또한, 엑시머 레이저(267)의 레이저 광(272)과 시료대(275)의 쌍방을 이동시키도록 할 수도 있다. 이와 같은 탈가스화를 위한 레이저 광(272)의 조사에 의해서, 비정질 실리콘막(252)에 함유되는 수소의 양은 저감되어, 예를 들면 2원자% 이하의 전기 화로 어닐링과 같은 탈가스화도 순간에 행할 수 있다.
이 탈가스화 처리에 계속해서 비정질 실리콘막(252)의 결정화를 같은 엑시머 레이저(267)를 사용하여 행한다. 이 결정화를 위한 엑시머 레이저(267)의 조사는 2 단계로서, 다결정 입자를 거의 규칙적으로 정렬하기 위한 엑시머 레이저(267)의 조사(레이저 광(273))와 다음의 단결정화를 위한 엑시머 레이저(267)의 조사(레이저 광(274))로 이루어진다. 엑시머 레이저(267)로부터의 레이저 광(273)은 예를 들면 340mJ/㎠ 정도이며, 이미 탈수소화 및 탈가스화 처리가 엑시머 레이저(267)로부터의 레이저 광(272)에 의해서 진행되고 있어, 막의 폭발 등을 미연에 방지하면서 진행할 수 있다. 엑시머 레이저(267)로부터의 레이저 광(273)에 의해서 비정질 실리콘막(252)이 우선 다결정화하고, 그 다결정 입자가 거의 규칙적으로 정렬된다(도 22 참조). 이 다결정화를 위한 엑시머 레이저(267)로부터의 레이저 광(273)도 도 26d에 도시하는 바와 같이 화살 표시(271) 방향으로 엑시머 레이저(267)를 이동시키면서 조사할 수 있어, 기판(251)상의 비정질 실리콘막(252)의 전체 면을 다결정화시킬 수 있다. 또한, 탈수소화를 위한 레이저 조사와 같이 시료대(275)를 XY 스테이지 등으로 구성함으로써 엑시머 레이저(267)를 고정하면서 시료대(275)를 수평면 내에서 이동시켜 엑시머 레이저(267)의 레이저 광(273)의 전체 면 조사를 도모하도록 하여도 좋다. 또한, 엑시머 레이저(267)의 레이저 광(273)과 시료대(275)의 쌍방을 이동시키도록 할 수도 있다.
이러한 다결정 입자의 거의 규칙적인 정렬을 도모한 후, 도 26e에 도시하는 바와 같이 단결정화를 위한 엑시머 레이저(267)의 조사를 행한다. 레이저 광(274)을 받은 다결정 실리콘막은 인접하는 다결정 입자끼리가 결합하여 단결정 실리콘막(252s)이 된다. 이 단결정화를 위한 엑시머 레이저(267)로부터의 레이저 광(274)도 도 26e에 도시하는 바와 같이 화살 표시(271) 방향으로 엑시머 레이저(267)를 이동시키면서 조사할 수 있어, 기판(251)상의 다결정 실리콘막의 전체 면을 단결정화시킬 수 있다. 또한, 탈수소화를 위한 레이저 조사와 같이 시료대(275)를 XY 스테이지 등으로 구성함으로써, 엑시머 레이저(267)를 고정하면서 시료대(275)를 수평면 내에서 이동시켜 엑시머 레이저(267)의 레이저 광(273)의 전체 면 조사를 도모하도록 하여도 좋다. 또한, 엑시머 레이저(267)의 레이저 광(273)과 시료대(275)의 쌍방을 이동시키도록 할 수도 있다.
마지막으로, 도 26f에 도시하는 바와 같이 레이저 조사 챔버(265)의 측부에 형성된 배출구(269)가 열리고, 탈가스화 처리와 함께 결정화 처리도 실시된 성막이 완료된 기판(251)이 배출구(269)로부터 꺼내어진다.
이상과 같은 공정에서, 같은 엑시머 레이저(267)를 사용하여 기판(251)상의 비정질 실리콘막(252)은 탈가스화 처리되는 동시에 결정화 처리도 실시된다. 종래의 제조 방법에서는 전기 화로에서 탈가스화하기 때문에, CVD 장치에서 레이저 어닐링 처리 장치까지의 사이에 2시간 정도의 시간이 걸리고, 대기에 개방하는 것도 불가결하였지만, 본 실시예에서는 CVD 공정에서 탈가스 공정 및 결정화 공정까지 같은 반도체 박막의 제조 장치를 사용하여 처리할 수 있기 때문에, 생산성을 높일 수 있다. 또한, 결정화 전에 충분한 탈가스화가 행하여지기 때문에, 비정질 실리콘막(252)의 폭발을 방지할 수 있어, 양질의 결정의 반도체 박막을 공급할 수 있다.
[제 9 실시예]
다음에, 도 27을 참조하여, 본 발명에 따라 제조한 박막 트랜지스터를 사용한 반도체 장치로서의 액티브 매트릭스형 표시 장치의 일례를 설명한다. 본 실시예 는 펄스 폭이 60나노 이상의 엑시머 레이저로 탈수소화를 도모하고, 또한 거의 규칙적으로 정렬된 다결정 입자를 결합시켜 단결정화함으로써 박막을 제작하고, 그 박막을 채널로서 이용하여 반도체 장치를 구성한 예이다. 도시하는 바와 같이 본 표시 장치는 한 쌍의 절연 기판(281, 282)과 양자간에 유지된 전기 광학 물질(283)을 구비한 패널 구조를 갖는다. 전기 광학 물질(283)로서는 예를 들면 액정 재료를 사용한다. 아래쪽의 절연 기판(231)에는 화소 어레이부(284)와 구동 회로부가 집적 형성되어 있다. 구동 회로부는 수직 스캐너(285)와 수평 스캐너(286)로 분리되어 있다. 또한, 절연 기판(281)의 주변부 상단에는 외부 접속용의 단자부(287)가 형성되어 있다. 단자부(287)는 배선(288)을 통해서 수직 스캐너(285) 및 수평 스캐너(286)에 접속하고 있다. 화소 어레이부(284)에는 행 형상의 게이트 배선(289)과 열 형상의 신호 배선(290)이 형성되어 있다. 양 배선의 교차부에는 화소 전극(291)과 이것을 구동하는 박막 트랜지스터(292)가 형성되어 있다. 박막 트랜지스터(292)의 게이트(181) 화소 어레이부(184)와 전극은 대응하는 게이트 배선(289)에 접속되고, 드레인 영역은 대응하는 화소 전극(291)에 접속되며, 소스 영역은 대응하는 신호 배선(290)에 접속되어 있다. 게이트 배선(289)은 수직 스캐너(285)에 접속되는 한편, 신호 배선(290)은 수평 스캐너(286)에 접속되어 있다. 화소 전극(291)을 스위칭 구동하는 박막 트랜지스터(292) 및 수직 스캐너(285)와 수평 스캐너(286)에 포함되는 박막 트랜지스터는 상술한 제 8 실시예의 방법에 의해서 엑시머 레이저로 그 박막의 채널 부분이 탈수소화되며 또한 거의 규칙적으로 정렬된 다결정 입자를 결합시켜 단결정화한 것이다. 또한, 수직 스캐너나 수평 스 캐너에 더하여, 비디오 드라이버나 타이밍 제너레이터도 절연 기판(281) 내에 집적 형성하는 것도 가능하다.
본 발명에 따른 단결정 박막의 제조 방법은 절연 기체상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬된 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 상기 다결정 입자가 결합한 단결정 박막을 형성하는 공정을 갖는 것이다.
또한, 본 발명에 따른 단결정 박막의 제조 방법은 절연 기체상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 레이저 광을 조사하여, 상기 비단결정 박막을 단결정 박막으로 변환하는 공정을 갖는 것이다.
그리고, 본 발명에 따른 단결정 박막의 제조 방법은 절연 기체상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 공통의 경계 조건을 도입하면서 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 상기 다결정 입자가 결정화한 단결정 박막을 형성하는 공정을 갖는 것이다.
이상과 같은 본 발명에 따른 단결정 박막의 제조 방법에서는 제 1 열처리로 거의 규칙적으로 다결정 입자가 정렬되고, 제 2 열처리로 결정화가 진행되어 단결정 박막이 형성된다. 이 때문에, 그 단결정 박막을 사용하여 반도체 장치를 제조한 경우에는 그 반도체 장치에 대한 높은 이동도에 의한 고속 동작을 기대할 수 있고, 또한 임계치 전압의 격차 등도 억제할 수 있다. 또한, 제조 공정에서는 엑시머 레이저 등을 사용하여 단시간의 처리가 가능하여, 제조 공정에 걸리는 시간을 대폭적으로 단축할 수 있다.
본 발명에 따른 반도체 박막은 절연 기체상에 형성된 반도체 박막에 있어서, 상기 반도체 박막의 표면에 미소 돌출부를 갖는 것이다.
또한, 본 발명에 따른 반도체 박막의 제조 방법은 절연 기체상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 반도체 결정화 박막을 형성하는 공정을 갖고 상기 반도체 결정화 박막의 표면의 돌출부를 상기 다결정 박막의 표면의 돌출부보다 낮게 하는 것이다.
또한, 본 발명에 따른 반도체 박막의 제조 방법은 절연 기체상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 반도체 결정화 박막을 형성하는 공정을 갖고 상기 반도체 결정화 박막의 표면의 돌출부의 곡율 반경을 상기 다결정 박막의 표면의 돌출부의 곡율 반경보다 크게 하는 것이다.
그리고, 본 발명에 따른 반도체 박막의 제조 방법은 절연 기체상에 비단결정 박막을 형성하는 공정과 상기 비단결정 박막에 제 1 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬된 다결정 박막을 형성하는 공정과 상기 다결정 박막에 제 2 열처리를 실시하여 적어도 3개 이상의 상기 다결정 입자가 경계를 이루는 위치에 존재하는 미소 돌출부의 높이를 25㎚ 이하로 하고, 또는 상기 미소 돌출부의 곡율 반경을 60㎚ 이상으로 하는 공정을 갖는 것이다.
이상과 같은 본 발명에 따른 반도체 박막 및 그 제조 방법에서는 제 1 및 제 2 열처리로 미소 돌출부를 수반하여 형성되는 반도체 결정화 박막이 종래의 다결정 박막과는 구별을 짓는 단결정에 가까운 특성을 나타낸다. 이 때문에 상기 반도체 박막을 사용하여 반도체 장치를 제조한 경우에는 그 반도체 장치에 대해서는 높은 이동도에 의한 고속 동작을 기대할 수 있고, 또한, 임계치 전압의 격차 등도 억제할 수 있다. 또한, 제조 공정에서는 엑시머 레이저 등을 사용하여 단시간의 처리가 가능하여, 제조 공정에 걸리는 시간을 대폭적으로 단축할 수 있으며, 제조 코스트를 억제하여 제조할 수 있게 된다.
본 발명에 따른 반도체 박막의 제조 방법은 기체상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 상기 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 다결정 입자가 거의 규칙적으로 정렬된 다결정막을 형성하는 공정을 갖는 것이다.
또한, 본 발명에 따른 다른 반도체 박막의 제조 방법은 기체상에 형성된 반도체 박막의 제조 방법에 있어서, 수소 함유 비단결정 반도체 박막을 형성하는 공정과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 공정과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 용융 재결정화하는 공정과 제 3 열처리를 실시하여 상기 용융 재결정화한 다결정막을 단결정화하는 공정을 갖는 것이다.
본 발명에 따른 단결정 반도체 박막의 제조 장치는 기체상에 형성된 단결정 반도체 박막의 제조 장치에 있어서, 기체상에 수소 함유 비단결정 박막을 형성하는 박막 형성 수단과 상기 수소 함유 비단결정막에 제 1 열처리를 실시하여 수소 제거를 행하는 제 1 열처리 수단과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 용융 재결정화하는 제 2 열처리 수단을 갖는 것이다.
또한, 본 발명에 따른 다른 단결정 반도체 박막의 제조 장치는 기체상에 형성된 단결정 반도체 박막의 제조 장치에 있어서, 기체상에 수소 함유 비단결정 박막을 형성하는 박막 형성 수단과 상기 수소 함유 비단결정 박막에 제 1 열처리를 실시하여 수소 제거를 행하는 제 1 열처리 수단과 수소 제거 후의 비단결정 박막에 연속적으로 제 2 열처리를 실시하여 다결정막을 형성하는 제 2 열처리 수단과 제 3 열처리를 실시하여 상기 다결정막을 단결정화하는 제 3 열처리 수단을 갖는 것이다.
이상과 같은 본 발명에 따른 반도체 박막의 제조 방법이나 단결정 반도체 박막의 제조 장치를 사용하면, 레이저 조사 등의 단시간의 열처리에 의해서 수소 제거가 가능해지고, 반도체 박막의 폭발을 미연에 방지하고 반도체 박막을 제조할 수 있다. 따라서, 막의 결함이나 손상이 적은 반도체 장치를 제조하는 것이 가능하다.
또한, 본 발명의 반도체 박막의 제조 방법이나 본 발명의 단결정 반도체 박막의 제조 장치를 사용함으로써, 절연 기판상에 단결정막을 레이저 조사에 의해서 형성할 수 있고, 다결정 박막과는 구별을 짓는 고성능이며 특성이 안정된 디바이스의 제작을 용이하게 진행하는 것이 가능해지고, 더욱이 제조 공정도 짧은 시간으로 충분한 단결정 반도체 박막을 제작할 수 있다.
또한 본 발명의 반도체 박막의 제조 방법이나 본 발명의 단결정 반도체 박막의 제조 장치를 사용함으로써, 열처리하는 동안에 대기 개방하지 않고, 프로세스를 진행할 수 있고, 이 때문에 막의 일부가 산화하거나 분위기를 바꾸는 것으로 인해 프로세스 시간이 길어지는 것도 방지할 수 있다.

Claims (181)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 반도체 박막을 제조하는 방법에 있어서,
    (a) 절연 기체 상에 비정질 반도체 박막을 형성하는 단계와,
    (b) 상기 비정질 반도체 박막에 제 1 열처리를 실시하여 초기 미소 돌출부들을 갖는 다결정 박막을 형성하는 단계와,
    (c) 상기 다결정 박막에 제 2 열처리를 실시하여 미소 돌출부들을 갖는 단결정 반도체 박막을 형성하는 단계를 포함하고,
    상기 미소 돌출부들의 밀도는 상기 초기 미소 돌출부들의 밀도보다 낮은, 반도체 박막 제조 방법.
  86. 제 85 항에 있어서,
    상기 다결정 박막은 높이가 각각 25㎚ 이상인 돌출부들을 그 표면에 갖는, 반도체 박막 제조 방법.
  87. 제 85 항에 있어서,
    상기 단결정 반도체 박막은 각각 높이가 20㎚ 이하인 돌출부들을 그 표면에 갖는, 반도체 박막 제조 방법.
  88. 제 85 항에 있어서,
    상기 제 1 및 제 2 열처리 중 적어도 어느 하나는 레이저광 조사에 의해 행해지는, 반도체 박막 제조 방법.
  89. 제 85 항에 있어서,
    상기 제 1 및 제 2 열처리는 레이저 광 조사에 의해 행해지고, 상기 제 2 열처리에 있어서의 레이저 광 강도는 상기 제 1 열처리에 있어서의 레이저 광 강도보다도 낮은, 반도체 박막 제조 방법.
  90. 제 85 항에 있어서,
    상기 제 2 열처리는 상기 다결정 박막의 융점보다도 낮은 온도에서 행해지는, 반도체 박막 제조 방법.
  91. 제 85 항에 있어서,
    상기 제 1 및 제 2 열처리 중 적어도 어느 하나는 엑시머 레이저로부터 방출되는 레이저 광의 조사에 의해 행해지는, 반도체 박막 제조 방법.
  92. 제 85 항에 있어서,
    상기 제 1 및 제 2 열처리 중 적어도 어느 하나는 선형 레이저 광의 조사에 의해 행해지는, 반도체 박막 제조 방법.
  93. 제 92 항에 있어서,
    상기 선형 레이저 광 조사는 선형 광 레이저 조사의 긴쪽 방향에 수직인 주사 방향에 레이저 광들을 겹쳐서 행해지는, 반도체 박막 제조 방법.
  94. 제 85 항에 있어서,
    상기 제 1 및 제 2 열처리 중 적어도 어느 하나는 면형 레이저 광(rectangular beam laser) 조사에 의해 행해지는, 반도체 박막 제조 방법.
  95. 제 94 항에 있어서,
    상기 면형 레이저 광 조사는 마스크를 사용하여 행해지는, 반도체 박막 제조 방법.
  96. 제 85 항에 있어서,
    상기 제 2 열처리는 퍼니스 어닐(furnace anneal)인, 반도체 박막 제조 방법.
  97. 제 85 항에 있어서,
    상기 제 2 열처리는 램프 어닐링(lamp anneal)인, 반도체 박막 제조 방법.
  98. 제 85 항에 있어서,
    상기 제 1 및 제 2 열처리 중 적어도 어느 하나는 진공 중, 불활성 가스 분위기 중, 혹은 비산화성 가스 분위기 중에서 행해지는, 반도체 박막 제조 방법.
  99. 삭제
  100. 삭제
  101. 삭제
  102. 삭제
  103. 삭제
  104. 삭제
  105. 삭제
  106. 삭제
  107. 삭제
  108. 삭제
  109. 삭제
  110. 삭제
  111. 삭제
  112. 삭제
  113. 삭제
  114. 삭제
  115. 삭제
  116. 삭제
  117. 삭제
  118. 삭제
  119. 삭제
  120. 삭제
  121. 삭제
  122. 삭제
  123. 삭제
  124. 삭제
  125. 삭제
  126. 반도체 박막에 있어서,
    절연 기체; 및
    상기 절연 기체 상에 형성된 단결정 박막을 포함하고,
    상기 단결정 박막은 미소 돌출부들을 가지며, 상기 단결정 박막은 비정질 반도체 박막을 열처리하여 제공되는 다결정 박막을 열처리하여 제공되고,
    상기 미소 돌출부들의 밀도는 1x109/cm2 이하인, 반도체 박막.
  127. 삭제
  128. 제 126 항에 있어서,
    상기 반도체 박막의 두께는 50㎚ 이하인, 반도체 박막.
  129. 삭제
  130. 삭제
  131. 삭제
  132. 삭제
  133. 삭제
  134. 삭제
  135. 삭제
  136. 삭제
  137. 삭제
  138. 삭제
  139. 삭제
  140. 삭제
  141. 삭제
  142. 삭제
  143. 삭제
  144. 삭제
  145. 삭제
  146. 삭제
  147. 삭제
  148. 삭제
  149. 삭제
  150. 삭제
  151. 삭제
  152. 삭제
  153. 삭제
  154. 삭제
  155. 삭제
  156. 삭제
  157. 삭제
  158. 삭제
  159. 삭제
  160. 삭제
  161. 삭제
  162. 삭제
  163. 삭제
  164. 삭제
  165. 삭제
  166. 삭제
  167. 삭제
  168. 삭제
  169. 삭제
  170. 삭제
  171. 삭제
  172. 삭제
  173. 삭제
  174. 삭제
  175. 삭제
  176. 삭제
  177. 삭제
  178. 삭제
  179. 삭제
  180. 삭제
  181. 삭제
KR1020010054334A 2000-09-05 2001-09-05 반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치 KR100862542B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000269298A JP2002083769A (ja) 2000-09-05 2000-09-05 半導体薄膜及び半導体薄膜の製造方法
JPJP-P-2000-00269274 2000-09-05
JP2000269261A JP2002083768A (ja) 2000-09-05 2000-09-05 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
JPJP-P-2000-00269261 2000-09-05
JP2000269274 2000-09-05
JPJP-P-2000-00269298 2000-09-05

Publications (2)

Publication Number Publication Date
KR20020019418A KR20020019418A (ko) 2002-03-12
KR100862542B1 true KR100862542B1 (ko) 2008-10-09

Family

ID=27344554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010054334A KR100862542B1 (ko) 2000-09-05 2001-09-05 반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치

Country Status (2)

Country Link
KR (1) KR100862542B1 (ko)
CN (1) CN1354495A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987285B1 (ko) 2008-12-22 2010-10-12 연세대학교 산학협력단 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
JP2004055771A (ja) * 2002-07-18 2004-02-19 Nec Lcd Technologies Ltd 半導体薄膜の製造方法及びレーザ照射装置
US8441049B2 (en) 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
CN103456675A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制作方法以及半导体器件
CN103361734B (zh) * 2013-07-09 2015-11-25 上海和辉光电有限公司 一种提高多晶硅产出效率的方法
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation
CN103928299B (zh) * 2014-03-07 2016-09-14 中航（重庆）微电子有限公司 一种沟槽内薄膜的制备方法
CN105671628B (zh) * 2016-02-01 2018-04-20 昝涵今 一种激光加热区熔生长大薄片或异形翘曲单晶的装置及其生长方法
CN106702495A (zh) * 2016-12-27 2017-05-24 陕西科技大学 一种单晶薄膜的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160151A (ja) * 1991-03-25 1993-06-25 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160151A (ja) * 1991-03-25 1993-06-25 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
일본 공개특허공보 평05-160151*
일본 공개특허공보 평08-23101*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987285B1 (ko) 2008-12-22 2010-10-12 연세대학교 산학협력단 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
CN1354495A (zh) 2002-06-19
KR20020019418A (ko) 2002-03-12

Similar Documents

Publication Publication Date Title
US6746942B2 (en) Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
US7354810B2 (en) Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP3642546B2 (ja) 多結晶半導体薄膜の製造方法
US6653179B1 (en) Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
EP0681316A2 (en) Method of processing a thin film on a substrate for display
KR100862542B1 (ko) 반도체 박막, 반도체 박막의 제조 방법, 및 단결정 반도체박막의 제조 장치, 및 단결정 박막의 제조 방법, 단결정박막 기판, 반도체 장치
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
WO2005029550A2 (en) Method and system for producing crystalline thin films with a uniform crystalline orientation
JP4116465B2 (ja) パネル型表示装置とその製造方法および製造装置
KR100631013B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
US7235811B2 (en) Thin film structure from LILAC annealing
US6593215B2 (en) Method of manufacturing crystalline semiconductor material and method of manufacturing semiconductor device
KR100595455B1 (ko) 레이저 마스크 및 이를 이용한 결정화방법
KR100915073B1 (ko) 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막
JP2002083768A (ja) 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
US20060141683A1 (en) Production method for thin-film semiconductor
JP2002083769A (ja) 半導体薄膜及び半導体薄膜の製造方法
JP2002158172A (ja) 半導体薄膜、半導体薄膜の製造方法、及び単結晶半導体薄膜の製造装置、並びに単結晶薄膜の製造方法、単結晶薄膜基板、半導体装置
JP2005276944A (ja) 半導体デバイス、その製造方法および製造装置
KR20040045705A (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
KR100478757B1 (ko) 실리콘 결정화방법
KR100498635B1 (ko) 레이저 어닐링 방법을 적용한 다결정 실리콘 막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee