KR100595455B1 - 레이저 마스크 및 이를 이용한 결정화방법 - Google Patents

레이저 마스크 및 이를 이용한 결정화방법 Download PDF

Info

Publication number
KR100595455B1
KR100595455B1 KR1020030096872A KR20030096872A KR100595455B1 KR 100595455 B1 KR100595455 B1 KR 100595455B1 KR 1020030096872 A KR1020030096872 A KR 1020030096872A KR 20030096872 A KR20030096872 A KR 20030096872A KR 100595455 B1 KR100595455 B1 KR 100595455B1
Authority
KR
South Korea
Prior art keywords
laser
thin film
crystallization
region
silicon thin
Prior art date
Application number
KR1020030096872A
Other languages
English (en)
Other versions
KR20050065108A (ko
Inventor
서현식
정윤호
김영주
유재성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030096872A priority Critical patent/KR100595455B1/ko
Priority to US11/016,782 priority patent/US7569307B2/en
Publication of KR20050065108A publication Critical patent/KR20050065108A/ko
Application granted granted Critical
Publication of KR100595455B1 publication Critical patent/KR100595455B1/ko
Priority to US12/495,377 priority patent/US7816196B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 레이저 마스크는 레이저빔의 회절에 의해 다른 결정화특성을 가지게되는 에지부의 마스크 패턴을 반전된 구조로 형성함으로써 오버랩영역을 감소시켜 결정화특성을 형성하기 위한 것으로, 빛을 차단하는 차단영역; 및 빛을 투과시키는 투과영역을 포함하며, 상기 투과영역의 측면부는 오목한 형태를 가지는 것을 특징으로 한다.
레이저 결정화, 오버랩, 레이저 마스크, 슬릿

Description

레이저 마스크 및 이를 이용한 결정화방법{LASER MASK AND METHOD OF CRYSTALLIZATION USING THEREOF}
도 1은 조사되는 레이저 에너지 밀도에 대한 결정화된 실리콘 박막의 그레인 크기를 나타내는 그래프.
도 2 내지 도 4는 도 1에 도시된 그래프에서, 레이저 에너지 밀도에 따른 실리콘 결정화 메커니즘을 나타내는 단면도.
도 5a 내지 도 5c는 수평 결정화에 따른 결정화 과정을 순차적으로 나타내는 단면도.
도 6a는 종래의 레이저 마스크를 나타내는 평면도.
도 6b는 도 6a에 도시된 마스크를 사용하여 결정화한 실리콘 박막의 결정화 형태를 개략적으로 나타내는 평면도.
도 7은 도 6b에 도시된 결정화된 실리콘 박막의 E부분을 확대하여 나타내는 평면도.
도 8a 내지 도 8c는 도 6a에 도시된 마스크를 사용하여 결정화하는 공정을 순차적으로 나타내는 평면도.
도 9는 본 발명의 제 1 실시예에 따른 레이저 마스크를 예를 들어 나타내는 평면도.
삭제
도 10a 및 도 10b는 도 9에 도시된 마스크를 사용하여 결정화하는 공정을 개략적으로 나타내는 평면도.
도 11a는 본 발명의 제 2 실시예에 따른 레이저 마스크를 예를 들어 나타내는 평면도.
도 11b는 도 11a에 도시된 마스크를 사용하여 결정화한 실리콘 박막의 결정화 형태를 개략적으로 나타내는 평면도.
도 12는 도 11b에 도시된 결정화된 실리콘 박막의 E'부분을 확대하여 나타내는 평면도.
도 13a 내지 도 13c는 본 발명의 실시예에 따른 레이저 마스크의 슬릿 형태를 예를 들어 나타내는 예시도.
도 14는 본 발명의 제 3 실시예에 따른 레이저 마스크를 예를 들어 나타내는 평면도.
도 15a 내지 도 15c는 도 14에 도시된 마스크를 사용하여 결정화하는 공정을 순차적으로 나타내는 평면도.
도 16은 본 발명의 액정표시장치의 구조를 개략적으로 나타내는 평면도.
도 17은 본 발명의 결정화방법에 따라 결정화된 실리콘 박막을 이용하여 제작한 액정표시소자를 예를 들어 나타내는 예시도.
** 도면의 주요부분에 대한 부호의 설명 **
230A,230B,430A,430B : 그레인 270,370,470,570 : 레이저 마스크
273,373,473,573 : 투과영역 274,374,474,574 : 차단영역
275,375,475,475A~475C,575 : 슬릿 패턴
A,A' : 측면부 중앙 B,B' : 측면부 모서리
E,E' : 측면부
본 발명은 레이저 마스크 및 이를 이용한 결정화방법에 관한 것으로, 보다 상세하게는 레이저 마스크 형태를 개선하여 결정화 오버랩영역을 감소시킴으로써 결정화특성을 향상시킨 레이저 마스크 및 이를 이용한 결정화방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘(amorphous silicon) 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.
그러나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(<1cm2/Vsec)로는 1Mhz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.
이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.
상기의 다결정 실리콘 박막 트랜지스터를 제작하는 방법으로는 크게 다결정 실리콘 박막을 기판 위에 직접 증착하는(as-deposition) 방법과 기판 위에 비정질 실리콘 박막을 증착한 뒤 열처리하여 결정화하는 방법이 있다. 특히, 저가의 유리기판을 사용하기 위해서는 저온 공정이 요구되며 구동회로부의 소자에 이용하기 위해서는 박막 트랜지스터의 전계효과 이동도를 향상시킬 수 있는 방법이 요구된다.
이 때, 비정질 실리콘 박막을 결정화하는 열처리 방법에는 크게 고상 결정화(Solid Phase Crystallization; SPC)방법과 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.
상기 고상 결정화는 예를 들면 600℃ 내외의 온도에서 다결정 실리콘 박막을 형성하기 위한 방법으로서 유리기판 위에 비정질 실리콘 박막을 형성한 후, 약 600℃에서 수 시간 내지 수십 시간 동안 가열처리를 함으로써 비정질 실리콘 박막을 결정화하는 방법이다. 상기 고상 결정화방법으로 얻어진 다결정 실리콘 박막은 보통 수㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)이 많이 형성되어 있다는 단점이 있다. 상기 결함은 그레인 경계(grain boundary) 영역 다음으로 박막 트랜지스터의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
상기 엑시머 레이저 어닐링방법은 저온에서 다결정 실리콘 박막을 제조하는 핵심적인 방법으로서 높은 에너지를 갖는 레이저빔을 비정질 실리콘 박막에 수십 nsec의 순간적인 조사에 의해 상기 비정질 실리콘 박막을 결정화하는 방법이다. 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로 유리기판이 전혀 손상을 입지 않는다는 장점이 있다.
또한, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막은 일반적인 다 른 열처리 방법으로 제작된 다결정 실리콘 박막보다 전기적 특성이 우수하다는 장점이 있다. 예를 들면, 비정질 실리콘 박막 트랜지스터의 전계효과 이동도는 일반적으로 0.1∼0.2cm2/Vsec 정도이고 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막 트랜지스터의 전계효과 이동도는 10∼20cm2/Vsec 정도인데 반해, 상기 엑시머 레이저를 이용하여 제작한 다결정 실리콘 박막 트랜지스터는 100cm2/Vsec가 넘는 전계효과 이동도 값을 가진다(IEEE Trans. Electron Devices, vol. 36, no. 12, p. 2868, 1989).
이하, 레이저를 이용한 결정화방식에 대해 자세히 살펴본다.
도 1은 조사되는 레이저 에너지 밀도에 대한 결정화된 실리콘 박막의 그레인 크기를 나타내는 그래프이다.
도면에 도시된 바와 같이, 제 1 영역(I)과 제 2 영역(II)에서는 레이저 에너지 밀도가 증가할수록 결정화된 다결정 실리콘 박막의 그레인 크기가 증가하고 있는 것을 알 수 있다(IEEE Electron Dev. Lett., DEL-7, 276, 1986). 그러나, 제 3 영역(III)에서는, 즉 특정 에너지 밀도(Ec) 이상의 에너지가 조사되면 결정화된 다결정 실리콘 박막의 그레인 크기는 급격하게 감소하게 됨을 알 수 있다.
즉, 조사되는 레이저 에너지 밀도에 따라 실리콘 박막의 결정화 메커니즘이 다르다는 것을 알 수 있으며, 이를 자세히 설명하면 다음과 같다.
도 2 내지 도 4는 도 1에 도시된 그래프에서, 레이저 에너지 밀도에 따른 실 리콘 결정화 메커니즘을 나타내는 단면도로써, 각 레이저 에너지 밀도에 따른 결정화과정을 순차적으로 나타내고 있다.
이 때, 레이저 어닐링에 의한 비정질 실리콘의 결정화 메커니즘은 레이저 조사 조건(레이저 에너지 밀도, 조사 압력, 기판 온도 등) 및 비정질 실리콘 박막의 물성적, 기하학적 특성(흡수계수, 열전도도, 질량, 불순물 함유도, 두께 등)과 같이 여러 가지 요인에 의해 영향을 받는다.
먼저, 도 2a 내지 2c에 도시된 바와 같이, 도 1 그래프의 제 1 영역(I)은 부분 용융 영역(partial melting region)으로 비정질 실리콘 박막(12)은 점선 부분까지만 결정화가 이루어지며, 이 때 형성된 그레인(30)의 크기는 수백 Å 정도이다.
즉, 버퍼층(11)이 형성된 기판(10) 위의 비정질 실리콘 박막(12)에 제 1 영역(I)의 레이저가 조사되면 상기 비정질 실리콘 박막(12)은 녹게 되는데, 레이저빔에 직접 노출되는 비정질 실리콘 박막(12)의 표면에는 강한 레이저 에너지가 조사되고 비정질 실리콘 박막(12)의 하부에는 상대적으로 약한 레이저 에너지가 조사됨으로써 비정질 실리콘 박막(12)의 일정 부분까지만 용융 되어 부분적인 결정화가 일어나게 된다.
이 때, 레이저 결정화에 의한 결정 성장 과정은 첫째가 레이저 조사에 따른 비정질 실리콘 표면층의 일차 용융(primary melting)이고, 둘째는 일차 용융층의 고상화에 따른 잠열(latent heat) 발생 및 이로 인한 하부층의 이차 용융(secondary melting)이고, 셋째가 고상화를 통한 결정 성장으로, 상기 결정 성장 과정에 대해 자세히 설명하면 다음과 같다.
레이저가 조사된 비정질 실리콘 박막은 용융 온도(1000℃)를 상회하게 되어 액상 상태로 용융(primary melting)된다. 이어, 상기 일차 용융층은 하부 실리콘 박막 및 기판과 높은 온도차가 발생하여 고상핵화(solid phase nucleation) 및 고상화(solidification)가 발생할 때까지 급격하게 냉각되다. 레이저 조사에 따른 용융층은 상기 고상핵화 및 고상화가 일어날 때까지 유지되며, 이와 같은 용융 상태는 증발(ablation)이 일어나지 않는 범위에서는 레이저 에너지 밀도가 높을수록 또는 외부로의 열 방출이 적을수록 오랫동안 지속된다. 또한, 상기 일차 용융층은 결정질 실리콘의 용융 온도(1400℃)보다 낮은 온도(1000℃)에서 용융 되므로 상기 용융층은 냉각되어 상변화 이하의 온도로 내려가는 과냉각(super-cooling) 상태로 유지되며, 이와 같은 과냉각 상태가 클수록, 즉 박막의 용융 온도가 낮거나 냉각 속도가 클수록 고상화시 핵 형성율(nucleation rate)의 증가를 가져와 미세(fine)한 결정 성장을 이루게 된다.
일차 용융층이 냉각되어 고상화가 시작되면 결정핵을 중심으로 상부방향으로 결정 성장이 이루어지며, 이 때 일차 용융층이 액상에서 고상으로의 상변화에 따른 잠열이 방출되어 고체 상태의 하부 비정질 실리콘 박막을 용융(secondary melting)시키며 다시 고상화를 통한 이와 같은 과정이 반복되어 결정이 성장하게 된다. 이 때의 하부 이차 용융층은 일차 용융층에 비해 보다 더 과냉각된 상태로 핵 생성율이 증가하여 결정 크기가 작아지게 된다.
따라서, 레이저 어닐링에 의한 결정화시 결정화 특성을 향상시키기 위해서는 고상화에 따른 냉각 속도를 늦추는 것이 효과적인 방법이며 이에 따라 기판 가열, 이중 빔 조사, 버퍼 절연층 삽입 등과 같이 흡수된 레이저 에너지의 외부로의 열 방출을 억제하여 냉각 속도를 늦추는 방법을 사용할 수 있다.
도 3a 내지 도 3c는 도 1 그래프의 제 2 영역(II)에 대한 실리콘 결정화 메커니즘을 순차적으로 나타내는 단면도로서, 상기 제 2 영역(II)은 완전 용융 근접 영역(near-complete melting region)을 나타낸다.
도면에 도시된 바와 같이, 3000∼4000Å 정도의 비교적 큰 크기의 그레인(30A~30C)을 가진 다결정 실리콘 박막이 하부 버퍼층(11)의 계면까지 형성되어 있다.
즉, 완전한 용융이 아닌 거의 완전한 용융에너지를 비정질 실리콘 박막(12)에 조사하게 되면 버퍼층(11)과 근접한 영역까지 비정질 실리콘 박막(12)이 용융 되게 된다. 이 때, 상기 용융된 실리콘 박막(12')과 버퍼층(11) 사이의 계면에 녹지 않은 고체 시드(seed)(35)들이 존재하게 되며 상기 시드가 결정화핵으로 작용하여 측면 성장을 유도함으로써 비교적 큰 그레인(30A~30C)을 형성시키게 된다(J. Appl. Phys. 82, 4086).
그러나, 상기 결정화는 녹지 않은 고체 시드(35)를 버퍼층(11)과의 계면에 남아 있을 수 있는 정도의 레이저 에너지를 조사하여야만 가능한 방법이기 때문에 공정창(process window)이 매우 좁은 단점을 가지고 있다. 또한, 상기 고체 시드(35)는 불균일하게 생성되기 때문에 이에 따라 결정화된 다결정 실리콘 박막의 그레인(30A~30C)은 서로 다른 결정화방향, 즉 서로 다른 결정화특성을 가지게 되는 단점을 가지고 있다.
마지막으로, 도 4a 내지 4c는 도 1의 그래프의 제 3 영역(III)에 해당하며 완전 용융 영역(complete melting region)에 대한 결정화 메커니즘을 나타내는 단면도이다.
도면에 도시된 바와 같이, 상기 영역에 해당하는 에너지 밀도에서는 매우 작은 크기의 그레인(30)이 불규칙하게 형성되게 된다.
즉, 레이저 에너지 밀도가 일정 수준(Ec) 이상이 될 때에는 비정질 실리콘 박막(12)에 충분한 에너지가 가해져서 상기 비정질 실리콘 박막(12)이 모두 용융 되게 되어 그레인으로 성장할 수 있는 고체 시드가 남아있지 않게 된다. 이후, 강한 에너지의 레이저를 조사 받아 용융된 실리콘 박막(12')은 급격한 냉각 과정을 거치게 되면서 균일한 핵(30)생성이 일어나게 되며, 그 결과 다수개의 미세한 그레인(30)이 형성되게 된다.
상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인을 수평방향으로 성장시켜 결정화특성을 향상시킨 순차적 수평 결정화(Sequential Lateral Solidification; SLS)방법이 제안되어 널리 연구되고 있다.
상기 순차적 수평 결정화는 그레인이 액상(liquid phase) 실리콘과 고상(solid phase) 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997), 레이저 에너지의 크기 와 레이저빔의 조사범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써 실리콘 그레인의 크기를 향상시킬 수 있는 결정화방법이다.
이러한 순차적 수평 결정화방법에 대하여 첨부한 도면을 참조하여 상세히 설명한다.
도 5a 내지 도 5c는 수평 결정화에 따른 결정화 과정을 순차적으로 나타내는 단면도이다.
먼저, 도 5a에 도시된 바와 같이, 비정질 실리콘 박막(112)이 완전히 용융되는 에너지 밀도 이상(즉, 전술한 도 1의 제 3 영역(III))의 레이저가 조사되면 상기 레이저를 조사 받은 부분의 비정질 실리콘 박막(112)은 완전히 용융 되게 된다.
이 때, 레이저가 조사되는 조사영역과 조사되지 않는 비-조사 영역은 미리 패턴화된 마스크를 이용함으로써 가능하게 된다.
여기서, 도 5b와 도 5c에 도시된 바와 같이, 비정질 실리콘 박막(112)에 충분한 에너지의 레이저가 조사되기 때문에 상기 비정질 실리콘 박막(112)은 완전히 녹게 되지만, 일정한 간격의 빔을 사용하기 때문에 레이저가 조사되지 않은 비-조사 영역의 실리콘 박막(112)과 용융된 실리콘 박막(112')의 경계면에 고상 실리콘이 존재하게 되며, 상기 고상 실리콘을 핵으로 하여 결정이 성장하게 된다.
즉, 레이저 에너지의 조사가 끝난 직후부터 용융된 실리콘 박막(112')은 좌, 우면, 즉 레이저가 조사되지 않은 비-조사 영역을 통해 냉각되게 된다. 이는 실리콘 박막(112, 112') 하부의 버퍼층(111) 또는 유리기판(110)보다 좌, 우면의 고상 비정질 실리콘 박막(112)이 더 큰 열전도도를 가지기 때문이다.
따라서, 용융된 실리콘 박막(112')은 중앙부보다 좌우의 고상과 액상의 계면에서 우선적으로 핵형성 온도에 도달하게 되어 상기 부분에서 결정핵이 형성되게 된다. 결정핵이 형성된 후부터는 온도가 낮은 쪽에서 높은 쪽으로, 즉 계면에서 중앙부로 그레인(130A, 130B)의 수평 성장이 일어나게 된다.
이와 같은 측면 결정 성장에 의해 큰 그레인(130A, 130B)이 형성되게 되며, 또한 제 3 영역의 에너지에서 공정을 진행하기 때문에 공정창이 넓은 장점을 가지게 된다.
상기 레이저 결정화에는 빛을 투과시키는 영역과 빛을 차단하는 영역을 가진 슬릿 형태의 마스크가 사용되며, 이를 자세히 설명하면 다음과 같다.
먼저, 도 6a는 종래의 레이저 마스크를 나타내는 평면도로써, 도면에 도시된 바와 같이 상기 레이저 마스크(270)에는 소정의 폭과 넓이를 가진 직사각형 형태의 투과영역(273)을 가진 슬릿 패턴(275)이 형성되어 있다.
상기 레이저 마스크(270)는 빛을 투과시키는 직사각형 형태의 2개의 투과영역(273)과 빛을 차단하는 차단영역(274)으로 이루어져 있으며, 상기 슬릿 패턴(275)의 투과영역(273)을 투과하여 나온 레이저빔은 상기 투과영역(273)의 형태(즉, 직사각형)대로 소정의 실리콘 박막을 결정화하게 된다.
그러나, 도 6b에 도시된 바와 같이, 상기 결정화된 실리콘 박막의 측면부(E)는 레이저빔의 회절에 의해 실질적으로 마스크 패턴, 즉 상기 투과영역(273)의 형태대로 결정화되지 못하고 라운드(round) 형태를 가지게 되며, 이를 자세히 살펴보면 다음과 같다.
참고로, 도 6b에서 결정화된 실리콘 박막의 측면부(E)에 도시되어 있는 점선은 상기 결정화에 사용된 마스크(270)의 투과영역(273) 형태를 나타내고 있다.
도 7은 도 6b에 도시된 결정화된 실리콘 박막의 E부분을 확대하여 나타내는 평면도로써, 즉 도면에 도시된 바와 같이, 상기 측면부(E)의 중앙인 A영역은 실리콘 박막을 충분히 녹일 정도의 완전 용융 에너지가 조사되기 때문에 상기 투과영역(273)과 비슷한 형태로 결정화 패턴이 형성되게 되나, 상기 측면부(E)의 모서리인 B영역에서는 레이저빔의 회절이 일어나 실리콘 박막을 충분히 녹이지 못하는 부분 용융 에너지 이하의 레이저빔의 조사로 결과적으로 상기 측면부(E)는 볼록한(convex) 라운드 형태를 가지게 된다.
이는 상기 라운드 형태를 가진 결정화된 실리콘 박막의 측면부(E)에서는 상기 라운드 형태의 경계면에 위치한 비정질 실리콘 박막을 핵으로 삼아 결정이 성장하게 되므로 제 1 그레인(230A)과 다른 방향으로 성장한 제 2 그레인(230B)이 형성되게 되기 때문이다. 이때, 상기 제 2 그레인(230B)은 상기 제 1 그레인(230A)과는 다른 결정화특성을 가지게 되며, 그 결과 결정화된 실리콘 박막에 불연속적인 영역이 존재하게 된다.
이와 같이 상기 결정화된 실리콘 박막의 볼록한 측면부(E)는 불연속영역으로 그 폭(W)만큼 다른 결정화특성을 가지게 되기 때문에 상기 실리콘 박막을 액정표시소자에 적용하기 위해서는 상기 불연속영역의 폭을 줄이는 것이 중요하다.
상기와 같은 마스크를 이용하여 실리콘 박막을 결정화하는 일반적인 결정화공정을 살펴보면 다음과 같다.
도 8a 내지 도 8c는 도 6a에 도시된 종래의 마스크를 사용하여 결정화하는 공정을 순차적으로 나타내는 평면도이다.
먼저, 도 8a에 도시된 바와 같이, 전술한 도 6a에 도시된 마스크(270)를 기판(210) 위에 위치시키고 1차 레이저빔을 조사하여 상기 기판(210) 위에 형성된 비정질 실리콘 박막(212)의 결정화를 진행한다.
이 때, 결정화되는 영역은 상기 마스크(270)의 투과영역(273)에 대응하는 부분이며, 마스크(270)의 투과영역이 2개라고 가정한다면, 상기 기판(210)에는 가로방향으로 소정의 길이를 가지는 2개의 결정영역이 형성될 것이다.
즉, 직사각형 형태의 투과영역(273)이 2개 형성되어 있는 종래의 마스크(270)를 적용하여 기판(210) 표면에 1차 레이저빔을 조사하면, 상기 투과영역(273)을 통해 레이저가 조사된 실리콘 박막은 상하 경계면에 위치한 비정질 실리콘 박막(212)을 핵으로 삼아 수평으로 성장한 제 1 그레인(230A)을 가지게 된다.
이 때, 상기 결정화된 실리콘 박막(212')의 측면부는 전술한 바와 같이 레이저빔의 회절에 의해 실질적으로 마스크 패턴, 즉 투과영역(273) 형태대로 결정화되지 못하고 라운드 형태를 가지게 되는데, 상기 라운드 형태를 가진 결정화된 실리콘 박막(212')의 측면부에서는 상기 라운드 형태의 경계면에 위치한 비정질 실리콘 박막(212)을 핵으로 삼아 성장하게 되므로 상기 제 1 그레인(230A)과 다른 방향으로 성장한 제 2 그레인(230B)이 형성되게 된다.
이때, 상기 제 2 그레인(230B)은 상기 제 1 그레인(230A)과 다른 결정화특성을 가지게 되어 결정화된 실리콘 박막에 불연속적인 영역이 존재하게 된다.
상기 1차 결정화가 완료되면, 상기 기판(210)이 놓여진 스테이지(미도시) 또는 마스크(270)를 상기 마스크(270) 패턴(즉, 투과영역(273))의 가로길이보다 작게 이동한 후, 2차 레이저빔을 조사하여 연속적으로 X축 방향으로의 결정화를 진행한다.
즉, 예를 들면 상기 마스크(270)를 X축 방향으로 이동하여 상기 투과영역(273)이 결정화된 실리콘 박막(212')의 불연속영역(280)에 겹쳐지도록 한 후 기판(210) 표면에 2차 레이저빔을 조사하면, 도 8b에 도시된 바와 같이, 1차 결정화에 의해 결정화된 실리콘 박막(212')과 동일한 형태로 2차 결정화된 실리콘 박막(212'')이 상기 1차 결정화된 실리콘 박막(212')의 불연속영역(280)과 겹치며 가로방향으로 형성되게 된다.
이후, 상기 기판(210) 표면에 동일한 방법으로 3차 레이저빔을 조사하면, 상기 2차 결정화에 의해 결정화된 실리콘 박막(212'')과 동일한 형태로 3차 결정화된 실리콘 박막(212''')이 상기 2차 결정화된 실리콘 박막(212'')의 불연속영역(280)과 겹치며 형성되게 된다.
이 때, 상기 불연속영역(280)의 폭(W)이 넓을수록 다음 샷을 위한 레이저빔의 오버랩영역이 넓어지게 되며, 그 결과 결정화시간이 증가되는 문제점이 발생하게 된다. 즉, 상기 결정화된 실리콘 박막(212', 212'', 212''')의 불연속영역(280)은 다른 결정화특성을 가지며 상기 불연속영역(280) 주위의 실리콘 박막은 결정화되지 못하고 비정질 실리콘 박막(212) 상태로 남아 있기 때문에 다음 샷은 필연적으로 상기 불연속영역(280)이 겹쳐지도록 오버랩시켜야 한다.
다음으로, 상기와 같은 방법으로 X축 방향으로의 결정화가 모두 이루어졌다면, 상기 마스크(270) 또는 스테이지를 Y축 방향으로(스테이지를 이동하는 경우에는 -Y축 방향으로) 소정거리 이동한다.
이후, 도 8c에 도시된 바와 같이, 1차 결정화 공정이 끝난 부분을 처음으로 하여 다시 한번 가로방향으로 레이저 조사공정을 진행하게 된다.
이와 같은 종래의 마스크를 이용하여 결정화를 진행하게 되면, 다결정 실리콘 박막은 정상상태의 그레인을 가지는 다수의 제 1 영역(P1)과, 상기 제 1 영역(P1)사이에 존재하며 결정화특성이 다른 불연속영역인 제 2 영역(P2)이 존재하게 된다.
이때, 상기 결정화특성이 다른 불연속영역의 존재는 상기 결정화된 박막을 이용하여 제작한 액정표시소자의 특성불균일을 초래하게 되며, 그 결과 액정표시장치의 질을 떨어뜨리는 문제가 발생하게 된다.
또한, 종래의 마스크 패턴은 투과영역의 형태가 직사각형으로 레이저빔의 회절에 의해 결정화된 실리콘 박막의 측면부는 결정화특성이 다른 불연속영역이 볼록한 라운드 형태로 폭이 넓게 존재하게 되며, 상기 불연속영역 주위의 실리콘은 결정화되지 못하고 비정질 실리콘 박막 상태로 남아 있기 때문에 다음 샷은 필연적으로 상기 불연속영역이 겹쳐지도록 오버랩시켜야 한다. 그 결과 상기 불연속영역의 폭이 넓을수록 다음 샷을 위한 레이저빔의 오버랩영역이 넓어지게 되어 결정화시간이 증가되는 문제점이 발생하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 레이저빔의 회절에 의해 다른 결정화특성을 가지게되는 측면부의 마스크 패턴을 오목한 형태로 형성함으로써 오버랩영역을 감소시킨 레이저 마스크 및 이를 이용한 결정화방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 상기 오버랩영역의 감소로 결정화특성이 향상된 결정화된 실리콘 박막을 이용하여 제작한 액정표시소자를 제공하는 것이다.
기타 본 발명의 다른 특징 및 목적은 이하 발명의 구성 및 특허청구범위에서 상세히 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 레이저 마스크는 빛을 차단하는 차단영역; 및 빛을 투과시키는 투과영역을 포함하며, 상기 투과영역의 측면부는 오목한 형태를 가지는 것을 특징으로 한다.
또한, 상기의 레이저 마스크를 이용한 결정화방법은 비정질 실리콘 박막이 형성되어 있는 기판을 제공하는 단계; 빛을 차단하는 차단영역과 빛을 투과시키는 투과영역을 포함하며, 상기 투과영역의 측면부는 오목한 형태를 가지는 레이저 마스크를 상기 기판 위에 위치시키는 단계; 상기 레이저 마스크의 투과영역을 통해 1차 레이저빔을 조사하여 상기 실리콘 박막을 결정화하여 1차 결정을 형성하는 단계; 상기 레이저 마스크 또는 기판이 로딩된 스테이지를 X축 방향으로 이동하는 단계; 상기 레이저 마스크를 통해 2차 레이저빔을 조사하여 2차 결정을 형성하는 단계; 상기 X축 방향으로 기판의 끝까지 상기 실리콘 박막을 결정화하는 단계; 및 상기 레이저 마스크 또는 스테이지를 Y축 방향으로 이동한 후 상기 X축 방향으로의 결정화를 반복하여 결정화를 완료하는 단계를 포함한다.
이 때, 상기 레이저 마스크는 다수개의 투과영역을 포함하는 것을 특징으로 한다.
상기 레이저 마스크는 다수개의 블록으로 구분되며, 상기 다수개의 투과영역은 상기 각각의 블록에 형성될 수 있다. 또한, 상기 각각의 블록에 형성된 투과영역은 이웃하는 블록에 형성된 투과영역들과 서로 엇갈리게 배열될 수 있다.
또한, 상기 차단영역은 반사율이 뛰어난 알루미늄 계열의 금속물질로 형성할 수 있다.
또한, 상기 투과영역의 측면부는 투과영역의 형태가 직사각형인 레이저 마스크를 사용하여 실리콘 박막을 결정화하였을 경우에 결정화된 실리콘 박막의 볼록한 측면부 형태에 대해 반전된 오목한 형태를 가질 수 있다.
상기 결정화는 결정이 수평방향으로 성장하는 수평 결정화일 수 있으며, 상기 수평 결정화는 순차적 수평 결정화일 수 있다.
이 때, 상기 1차 결정과 2차 결정은 최소화된 라운들 형태를 가진 측면부를 포함하며, 상기 1차 결정과 2차 결정의 측면부는 결정화특성이 다른 불연속영역을 포함할 수 있다.
또한, 상기 레이저 마스크를 이용하여 한 회의 레이저빔을 조사 한 후 상기 레이저 마스크 또는 스테이지를 X축 방향 또는 Y축 방향으로 소정의 거리만큼 이동할 수 있으며, 상기 레이저 마스크 또는 스테이지는 상기 투과영역이 상기 1차 결정 또는 2차 결정의 불연속영역에 겹쳐지도록 X축 방향으로 이동할 수 있다.
또한, 본 발명의 액정표시소자는 빛을 차단하는 차단영역과 빛을 투과시키는 투과영역을 포함하며, 상기 투과영역의 측면부는 오목한 형태를 가지는 레이저 마스크를 이용하여 결정화된 다결정 실리콘 박막으로 이루어진 액티브층; 상기 액티브층 상부에 게이트절연막을 개재하여 형성된 게이트전극; 상기 게이트전극 위에 콘택홀을 포함하여 형성된 층간절연막; 및 상기 콘택홀을 통해 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 포함한다.
이 때, 상기 액티브층의 소정영역에 인과 같은 5족 원소를 주입하여 N 타입의 소오스/드레인영역을 형성하거나, 상기 액티브층의 소정영역에 붕소와 같은 3족 원소를 주입하여 P 타입의 소오스/드레인영역을 형성할 수 있다.
이하, 본 발명에 대해서 상세히 설명한다.
먼저, 도 9는 본 발명의 제 1 실시예에 따른 레이저 마스크를 예를 들어 나타내는 평면도로써, 종래의 결정화공정에 비해 결정화시간을 단축하도록 설계된 마스크를 나타내고 있다.
도면에 도시된 바와 같이, 상기 레이저 마스크(370)에는 소정의 폭과 넓이를 가진 직사각형 형태의 투과영역(373)이 엇갈리게 형성된 슬릿 패턴(375)이 형성되어 있다.
이때, 상기 레이저 마스크(370)는 빛을 투과시키는 직사각형 형태의 투과영역(373)과 빛을 차단하는 차단영역(374)으로 이루어져 있다.
본 실시예에 따른 레이저 마스크(370)는 상기 슬릿 패턴(375)의 투과영역(373)이 마스크(370)의 좌우로 2개 및 1개씩 엇갈리게 형성되어 있는 2블록 형태의 레이저 마스크(370)이다.
상기와 같은 2블록 레이저 마스크(370)는 상기 레이저 마스크(370)를 크게 2개의 블록으로 나누어 X축 방향으로의 싱글 스캔(single scan)에 의해 2샷 수평결정화가 가능하게 할 수 있다.
상기와 같이 구성된 레이저 마스크(370)를 적용하여 실리콘 박막을 결정화하는 결정화공정을 설명하면 다음과 같다.
도 10a 및 도 10b는 도 9a에 도시된 마스크를 사용하여 결정화하는 공정을 개략적으로 나타내는 평면도이다.
먼저, 상기와 같이 구성된 2블록 형태의 레이저 마스크(370)를 적용하여 기판(310) 표면에 1차 레이저빔을 조사하면, 도 10a에 도시된 바와 같이, 상기 슬릿 패턴(375)의 투과영역(373)을 통해 1차 레이저가 조사된 실리콘 박막은 상하 경계면에 위치한 비정질 실리콘 박막(312)을 핵으로 삼아 수평으로 성장한 제 1 그레인(330A)을 가지게 된다.
이 때, 상기 결정화된 실리콘 박막(312')의 측면부는 레이저빔의 회절에 의해 실질적으로 마스크 패턴, 즉 직사각형 형태의 투과영역(373) 형태대로 결정화되지 못하고 도시된 바와 같은 라운드 형태를 가지게 된다.
즉, 전술한 바와 같이 상기 측면부의 중앙영역은 실리콘 박막을 충분히 녹일 정도의 완전 용융 에너지가 조사되기 때문에 상기 투과영역(373)과 비슷한 형태로 결정화 패턴이 형성되게되나, 상기 측면부의 모서리영역에서는 레이저빔의 회절이 일어나 실리콘 박막을 충분히 녹이지 못하는 부분 용융 에너지 이하의 레이저빔의 조사로 결과적으로 상기 측면부는 볼록한 라운드 형태를 가지게 된다.
한편, 1차 결정화에 의해 결정화되는 영역은 상기 마스크(370)의 투과영역(373)에 대응하는 부분이며, 마스크(370)의 투과영역(373)이 3개라고 가정한다면, 상기 기판(310)에 가로방향으로 소정의 길이를 가지는 3개의 결정영역(즉, 2개의 결정영역과 1개의 결정영역이 엇갈리게 형성된)이 형성될 것이다.
상기 1차 결정화가 완료되면, 상기 기판(310)이 놓여진 스테이지(미도시) 또는 마스크(370)를 상기 마스크(370) 패턴(즉, 투과영역(373))의 가로길이보다 작게 이동한 후, 2차 레이저빔을 조사하여 연속적으로 X축 방향으로의 결정화를 진행한다.
이때, 상기 이동거리는 상기 투과영역 측면부가 상기 결정영역 내에 겹쳐지도록 하는 거리로 제한될 수 있다.
즉, 예를 들면 상기 마스크(370)를 X축 방향으로 이동하여 상기 투과영역(373)이 결정화된 실리콘 박막(312')의 불연속영역(380)에 겹쳐지도록 한 후, 기판(310) 표면에 2차 레이저빔을 조사하면 도 10b에 도시된 바와 같이, 1차 결정화에 의해 결정화된 실리콘 박막(312')과 동일한 형태의 2차 결정화된 실리콘 박막(312'')이 상기 1차 결정화된 실리콘 박막(312')의 불연속영역(380)과 겹치며 가로방향으로 형성되게 된다.
이후, 상기 기판(310) 표면에 동일한 방법으로 3차 레이저빔을 조사하면, 상기 2차 결정화에 의해 결정화된 실리콘 박막(312'')과 동일한 형태의 3차 결정화된 실리콘 박막(312''')이 상기 2차 결정화된 실리콘 박막(312'')의 불연속영역(380)과 겹치며 형성되게 된다.
다음으로, 도면에는 도시하지 않았지만, 상기와 같은 방법으로 X축 방향으로의 결정화가 모두 이루어졌다면, 상기 마스크(370) 또는 스테이지를 Y축 방향으로(스테이지를 이동하는 경우에는 -Y축 방향으로) 소정거리 이동한 후, 상기 1차 결정화 공정이 끝난 부분을 처음으로 하여 다시 한번 가로방향으로 레이저 조사공정을 진행하게 된다.
전술한 바와 같은 방법으로 X축, Y축 방향으로 결정화를 진행하여 임의의 영역 전체에 대해 결정화를 진행할 수 있다.
이와 같은 결정화방법은 종래와는 달리, 동일한 면적을 비교할 경우 결정화시간이 빠르기 때문에 생산수율을 개선할 수 있는 장점이 있다.
이때, 상기 결정화된 실리콘 박막(312', 312'', 312''')의 측면부는 전술한 바와 같이 레이저빔의 회절에 의해 실질적으로 마스크 패턴, 즉 직사각형 형태의 투과영역(373) 형태대로 결정화되지 못하고 도시된 바와 같은 라운드 형태를 가지게 된다.
이와 같이 상기 결정화된 실리콘 박막(312', 312'', 312''')의 볼록한 측면부는 불연속영역으로 그 폭만큼 다른 결정화특성을 가지게 되기 때문에 상기 실리콘 박막을 액정표시소자에 적용하기 위해서는 상기 불연속영역의 폭을 줄이는 것이 중요하다.
이에 따라 본 발명에서는 레이저빔의 회절에 의해 다른 결정화특성을 가지게되는 측면부의 마스크 패턴을 볼록한 라운드의 반전된 구조인 오목한 형태로 형성함으로써 오버랩영역을 감소시킨 레이저 마스크 및 이를 이용한 결정화방법을 제공한다.
즉, 마스크의 투과영역의 측면부에 대응하여 결정화된 실리콘 박막의 결정화 형태는 레이저빔의 회절에 의해 볼록한 라운드 형태를 가지게 되는데, 상기 투과영역의 측면부를 볼록한 라운드에 대응하는 반전된 구조, 즉 오목한 형태로 구성하여 전술한 블록 샷을 적용하게 되면 결정화시간이 단축되는 동시에 오버랩을 개선할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 레이저 마스크 및 이를 이용한 결정화방법의 바람직한 실시예를 상세히 설명한다.
먼저, 도 11a는 본 발명의 제 2 실시예에 따른 레이저 마스크를 나타내는 단면도로써, 투과영역의 측면부 형태를 개선한 레이저 마스크를 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 상기 레이저 마스크(470)에는 빛을 투과시키며 오목한 측면부를 가진 2개의 투과영역(473)과 빛을 차단하는 차단영역(474)이 형성되어 있다.
이 때, 상기 마스크(470)는 중앙에 형성된 슬릿 패턴(475)의 투과영역(473)을 제외한 차단영역(474)으로 입사된 모든 레이저빔을 차단하는 역할을 하며, 이 때 상기 마스크(470)의 재질은 레이저빔의 차단효과가 뛰어나고 반사율이 좋은 알루미늄 계열의 금속을 사용할 수 있다.
도 11b는 도 11a에 도시된 마스크를 사용하여 결정화한 실리콘 박막의 결정화 형태를 개략적으로 나타내는 평면도로써, 도면에 도시된 바와 같이 상기 슬릿 패턴(475)의 투과영역(473)을 통해 레이저가 조사된 실리콘 박막은 상하 경계면에 위치한 비정질 실리콘 박막을 핵으로 삼아 수평으로 성장한 제 1 그레인(430A)을 가지게 된다.
참고로, 도 11b에서 결정화된 실리콘 박막의 측면부(E')에 도시되어 있는 점선은 상기 결정화에 사용된 마스크(470)의 투과영역(473) 형태를 나타내고 있다.
이 때, 상기 레이저 마스크(470)의 투과영역(473) 측면부(E')를 반전된 구조인 오목한 형태로 형성하게 되면, 도 12에 도시된 바와 같이, 상기 측면부(E')의 중앙인 A'영역은 실리콘 박막을 충분히 녹일 정도의 완전 용융 에너지가 조사되기 때문에 상기 투과영역(473)과 비슷한 형태로 결정화되게 된다.
이 때, 상기 측면부(E')의 모서리인 B'영역에서는 상기 마스크(470)를 통과한 레이저빔은 회절이 일어나 실리콘 박막을 충분히 녹이지 못하므로, 상기 투과영역(473)의 측면부의 모서리영역을 회절을 일으킬만한 얇은 슬릿 형태로 만들어줌으로써 최종 실리콘 박막에 입사되는 레이저 에너지의 프로파일 중 측면부 중앙의 볼록한 라운드 부분을 최대한 줄일 수 있게 된다.
도면에 도시된 바와 같이 상기 제 1 그레인(430A)과 다른 방향으로 성장한 제 2 그레인(430B)이 형성되는 영역인 불연속영역의 폭(W')이 종래의 불연속영역의 폭(W)보다 크게 줄어들어 있는 것을 알 수 있다.
도 13a 내지 도 13c는 본 발명에 따른 레이저 마스크의 슬릿 형태를 예를 들어 나타내는 예시도로써, 도면에 도시된 바와 같이 오목한 라운드, 오목한 직사각형, 오목한 삼각형 등의 다양한 오목 형태의 측면부를 가진 슬릿 패턴(475A~475C)을 나타내고 있다.
이는 전술한 바와 같이 결정화된 실리콘 박막의 측면부가 볼록한 라운드 형태, 즉 불연속영역을 가지게 되는 것은 상기 불연속영역에 대응하는 투과영역의 측면부 모서리에서의 레이저빔의 회절 때문으로, 이를 개선하기 위해서 본 발명에서는 상기 투과영역의 측면부를 상기 박막의 볼록한 형태의 반전구조인 오목한 형태로 개선하였다.
이하, 상기와 같은 오목한 형태의 투과영역을 블록 마스크에 적용하여 결정화시간을 단축시킨 다른 실시예를 도면을 참조하여 상세히 설명한다.
도 14는 본 발명의 제 3 실시예에 따른 레이저 마스크를 나타내는 평면도로써, X축 방향으로의 싱글 스캔에 의해 2샷 수평결정화가 가능하게 할 수 있는 2블록 레이저 마스크를 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 상기 레이저 마스크(570)에는 소정의 폭과 넓이를 가진 오목한 측면부를 가진 투과영역(573)이 엇갈리게 형성되어 있다.
상기 레이저 마스크(570)는 빛을 투과시키며 오목한 측면부를 가진 투과영역(573)과 빛을 차단하는 차단영역(574)으로 이루어져 있으며, 상기 투과영역(573)과 차단영역(574)을 포함하여 소정의 슬릿 패턴(575)을 구성한다.
이때, 본 실시예에 따른 레이저 마스크(570)는 상기 슬릿 패턴(575)의 투과영역(573)이 마스크(570)의 좌우로 2개 및 1개씩 엇갈리게 형성되어 있는 2블록 형태의 레이저 마스크(570)이다.
이와 같이 구성된 레이저 마스크(570)를 적용하여 실리콘 박막을 결정화하는 결정화공정을 설명하면 다음과 같다.
도 15a 내지 도 15c는 도 14a에 도시된 마스크를 사용하여 결정화하는 공정을 순차적으로 나타내는 평면도이다.
먼저, 상기와 같이 구성된 2블록 형태의 레이저 마스크(570)를 적용하여 기판(510) 표면에 1차 레이저빔을 조사하면, 도 15a에 도시된 바와 같이, 상기 슬릿 패턴(575)의 투과영역(573)을 통해 1차 레이저가 조사된 실리콘 박막은 상하 경계면에 위치한 비정질 실리콘 박막(512)을 핵으로 삼아 수평으로 성장한 제 1 그레인(530A)을 가지게 된다.
이 때, 상기 1차 결정화된 실리콘 박막(512')의 측면부는 레이저빔의 회절을 고려하여 본 발명에 따라 설계된 오목한 투과영역(573)의 측면부 형태에 의해 종래에 비해 최대한 줄어든 라운드 형태를 가지게 된다. 즉, 상기 줄어든 라운드 부분은 상기 제 1 그레인(530A)과 다른 결정화 특성을 가지는 제 2 그레인(530B)을 가지게 되나, 그 영역의 폭이 종래에 비해 최대한 줄어들게 된다.
상기 1차 결정화에 의해 결정화되는 영역은 상기 마스크(570)의 투과영역(573)에 대응하는 부분이며, 마스크(570)의 투과영역이 3개라고 가정한다면, 상기 기판(510)에 가로방향으로 소정의 길이를 가지는 3개의 결정영역(즉, 2개의 결정영역과 1개의 결정영역이 엇갈리게 형성된)이 형성될 것이다.
상기 1차 결정화가 완료되면, 상기 기판(510)이 놓여진 스테이지(미도시) 또는 마스크(570)를 상기 투과영역(573)의 가로길이보다 작게 이동한 후, 2차 레이저빔을 조사하여 연속적으로 X축 방향으로의 결정화를 진행할 수 있다.
이 때, 상기 이동거리는 상기 투과영역의 측면부가 상기 결정영역 내에 겹쳐지도록 하는 거리로 제한될 수 있다.
즉, 예를 들면 상기 마스크(570)를 X축 방향으로 이동하여 상기 투과영역(573)이 상기 1차 결정화된 실리콘 박막(512')의 불연속영역(580)에 겹쳐지도록 한 후 기판(510) 표면에 2차 레이저빔을 조사하면, 도 15b에 도시된 바와 같이, 1차 결정화에 의해 결정화된 실리콘 박막(512')과 동일한 형태의 2차 결정화된 실리콘 박막(512'')이 상기 1차 결정화된 실리콘 박막(512')의 불연속영역(580)과 겹치며 가로방향으로 형성되게 된다.
다음으로, 상기와 같은 방법을 X축 방향으로 반복 진행하여 상기 X축 방향으로의 결정화가 모두 이루어졌다면, 도 15c에 도시된 바와 같이 상기 마스크(570) 또는 스테이지를 Y축 방향으로(스테이지를 이동하는 경우에는 -Y축 방향으로) 소정거리 이동한 후, 상기 1차 결정화 공정이 끝난 부분을 처음으로 하여 다시 한번 가로방향으로 레이저 조사공정을 진행하게 된다.
이후 전술한 바와 같은 방법을 반복하여 Y축 방향으로의 결정화를 진행하게 되면 임의의 영역 전체에 대해 결정화를 완성할 수 있게 된다.
본 실시예와 같은 2블록 마스크를 사용하여 결정화하는 방법은 종래와는 달리 동일한 면적을 비교할 경우 결정화시간이 빠르기 때문에 생산수율을 개선할 수 있는 장점이 있게 된다.
또한, 상기 제 2 실시예 및 제 3 실시예와 같이 레이저빔의 회절에 의해 다른 결정화특성을 가지게되는 측면부의 마스크 패턴을 반전된 구조로 형성하게 되면 오버랩영역이 감소되어 결정화된 실리콘 박막의 결정화특성이 향상되게 된다.
한편, PDE(Pulse Duration Extender)를 적용한 순차적 수평 결정화공정에 있어서는 슬릿 간격의 증가에 따라 결정화된 실리콘 박막의 그레인 사이즈가 증가하게 된다. 이 때, 전술한 바와 같은 결정화된 실리콘 박막의 측면부에서의 불연속영역 문제는 상기 PDE를 적용한 순차적 수평 결정화에서는 더욱 큰 문제로 대두되게 된다. 이는 그레인 사이즈의 증가에 따라 상기 불연속영역도 그 폭과 넓이가 증가하게 되기 때문이며, 따라서 본 발명은 PDE 등을 적용하여 그레인의 사이즈가 증가되는 경우에 더욱 큰 효과를 발휘하게 될 것이다.
본 발명에 따라 결정화특성이 향상된 실리콘 박막을 이용하여 액정표시소자를 제작하는 방법을 설명하면 다음과 같다.
우선, 도 16은 본 발명의 액정표시장치의 구조를 개략적으로 나타내는 평면도로서, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시장치를 나타내고 있다.
도면에 도시된 바와 같이, 구동회로 일체형 액정표시장치는 크게 어레이 기판(620)과 컬러필터 기판(630) 및 상기 어레이 기판(620)과 컬러필터 기판(630) 사이에 형성된 액정층(미도시)으로 이루어져 있다.
상기 어레이 기판(620)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(625)와 상기 화소부(625)의 외곽에 위치한 게이트 구동회로부(624)와 데이터 구동회로부(623)로 구성된 구동회로부로 이루어져 있다.
이 때, 도면에는 도시하지 않았지만, 상기 어레이 기판(620)의 화소부(625)는 기판(620) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.
상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.
상기 어레이 기판(620)의 구동회로부(623, 624)는 컬러필터 기판(630)에 비해 돌출된 상기 어레이 기판(620)의 일측 장(長)변에 데이터 구동회로부(623)가 위치하며, 상기 어레이 기판(620)의 일측 단(短)변에 게이트 구동회로부(624)가 위치하게 된다.
이 때, 상기 게이트 구동회로부(624)와 데이터 구동회로부(623)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하게 된다.
참고로, 상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 P 채널과 N 채널의 트랜지스터를 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.
상기 게이트 구동회로부(624)와 데이터 구동회로부(623)는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들 어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.
이때, 도면에는 도시하지 않았지만 상기 컬러필터 기판(630)의 화상표시 영역(625)에는 컬러를 구현하는 컬러필터와 상기 어레이 기판(620)에 형성된 화소전극의 대향전극인 공통전극이 형성되어 있다.
이와 같이 구성된 상기 어레이 기판과 컬러필터 기판은 스페이서(spacer)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 화상표시 영역의 외곽에 형성된 실 패턴(seal pattern)에 의해 합착되어 단위 액정표시패널을 이루게 된다. 이 때, 상기 두 기판의 합착은 어레이 기판 또는 컬러필터 기판에 형성된 합착키를 통해 이루어진다.
상기와 같이 다결정 실리콘 박막을 이용한 구동회로 일체형 액정표시장치는 소자 특성이 탁월하여 화상 품질이 우수하며 고정세화가 가능하고 전력의 소비가 적다는 등의 장점을 가지고 있다.
이하, 상기와 같이 구성된 구동회로 일체형 액정표시장치에 사용되는 본 발명에 따라 제작된 결정화된 실리콘 박막을 이용한 CMOS 액정표시소자에 대해서 그 제조공정을 통해 자세히 설명한다.
도 17은 본 발명의 결정화방법에 따라 결정화된 실리콘 박막을 이용하여 제작한 CMOS 액정표시소자를 예를 들어 나타내는 예시도이다.
이 때, 화소부에 형성되는 박막 트랜지스터는 N 타입 또는 P 타입 모두 가능하며 구동회로부에는 N 타입 박막 트랜지스터와 P 타입 박막 트랜지스터가 모두 형성되어 CMOS 형태를 이루게 되나, 도면에는 편의상 CMOS 액정표시소자를 제작하는 방법을 예를 들어 나타내고 있다.
또한, 도면의 좌측에는 N 타입 박막 트랜지스터인 NMOS를 제작하는 방법을 나타내고 있으며 도면의 우측에는 P 타입 박막 트랜지스터인 PMOS를 제작하는 방법을 나타내고 있다.
먼저, 유리와 같은 투명한 절연 물질로 이루어진 기판(620) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼층(buffer layer)(621)을 형성한다.
다음으로, 상기 버퍼층(621)이 형성된 기판(620) 위에 다결정 실리콘으로 이루어진 액티브층(624N, 624P)을 형성한다.
상기 액티브층(624N, 624P)은 기판(620) 전면에 비정질 실리콘 박막을 증착한 다음 본 발명의 오목한 슬릿 패턴을 가진 레이저 마스크를 이용한 수평 결정화방법을 이용하여 결정화함으로써 다결정 실리콘 박막을 형성하게 된다. 이후 포토리소그래피(photolithography)공정을 거쳐 상기 결정화된 다결정 실리콘 박막을 패터닝함으로써 NMOS와 PMOS 영역에 액티브(624N, 624P)패턴을 형성하게 된다.
이후, 액티브층(624N, 624P)이 형성된 기판(620) 전면에 게이트절연막(625A)을 증착한다.
다음으로, 상기 게이트절연막(625A)이 증착된 기판(620)의 소정영역(즉, 액티브층(624N, 624P)의 채널 형성 영역) 위에 몰리브덴(Mo), 알루미늄(Al) 또는 알루미늄 합금 등으로 구성되는 게이트전극(650N, 650P)을 형성한다.
상기 게이트전극(650N, 650P)은 게이트절연막(625A)이 형성된 기판(620) 전 면에 게이트메탈을 증착한 후 포토리소그래피 공정을 이용하여 형성하게 된다.
다음으로, N 도핑공정과 P 도핑공정을 순차적으로 실시하여 각각 N 타입 박막트랜지스터(즉, 액티브층(624N)의 소정영역에 N+ 이온이 주입되어 소오스/드레인영역(622N, 623N)이 형성된 박막 트랜지스터) 및 P 타입 박막 트랜지스터를 형성한다.
이 때, N 타입 박막 트랜지스터의 소오스영역(622N)과 드레인영역(623N)은 전자를 공여(供與)할 수 있는 인(P) 등의 5족 원소를 주입하여 형성하게 된다.
또한, P 타입 박막 트랜지스터의 소오스/드레인영역(622P, 623P)은 전공(hole)을 공여할 수 있는 붕소(B) 등의 3족 원소를 주입하여 형성하게 된다.
다음으로, 상기 기판(620) 전면에 층간절연막(625B)을 증착한 후 포토리소그래피 공정을 이용하여 소오스/드레인영역(622N,622P, 623N,623P)의 일부를 노출시키는 콘택홀(660N, 660P)을 형성한다.
마지막으로, 상기 콘택홀(660N, 660P)을 통해 소오스/드레인영역(622N,622P, 623N,623P)과 전기적으로 접속하는 소오스/드레인전극(651N,651P, 652N,652P)을 형성하면 도시된 바와 같이 CMOS 액정표시소자가 완성되게 된다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 레이저 마스크 및 이를 이용한 결정화방법은 레이저빔의 회절에 의해 다른 결정화특성을 가지게되는 측면부의 마스크 패턴을 반전된 구조로 형성함으로써 오버랩영역을 감소시켜 결정화특성이 향상된 다결정 실리콘 박막을 얻을 수 있게 된다.
또한, 상기와 같이 결정화특성이 향상된 다결정 실리콘 박막을 이용하여 액정표시소자를 제작하는 경우에는 액티브층의 결정화특성의 향상으로 소자의 특성 및 신뢰성이 향상된 효과를 얻을 수 있다.
또한, 본 발명은 PDE 등을 적용하여 결정화하여 그레인 사이즈가 증가한 경우에 적용하면 그 효과가 더욱 크게 나타날 것이다.

Claims (22)

  1. 빛을 차단하는 차단영역; 및
    빛을 투과시키는 투과영역을 포함하며, 상기 투과영역의 측면부는 오목한 형태를 가지는 것을 특징으로 하는 레이저 마스크.
  2. 제 1 항에 있어서, 상기 레이저 마스크는 다수개의 투과영역을 포함하는 것을 특징으로 하는 레이저 마스크.
  3. 제 2 항에 있어서, 상기 레이저 마스크는 다수개의 블록으로 구분되며, 상기 다수개의 투과영역은 상기 각각의 블록에 형성되는 것을 특징으로 하는 레이저 마스크.
  4. 제 3 항에 있어서, 상기 각각의 블록에 형성된 투과영역은 이웃하는 블록에 형성된 투과영역들과 서로 엇갈리게 배열되는 것을 특징으로 하는 레이저 마스크.
  5. 제 1 항에 있어서, 상기 차단영역은 반사율이 뛰어난 알루미늄 계열의 금속물질로 형성하는 것을 특징으로 하는 레이저 마스크.
  6. 제 1 항에 있어서, 상기 투과영역의 측면부는 투과영역의 형태가 직사각형인 레이저 마스크를 사용하여 실리콘 박막을 결정화하였을 경우에 결정화된 실리콘 박막의 볼록한 측면부 형태에 대해 반전된 오목한 형태를 가지는 것을 특징으로 하는 레이저 마스크.
  7. 제 1 항에 있어서, 상기 투과영역의 측면부는 오목한 삼각형, 오목한 라운드 또는 오목한 직사각형 등의 오목한 형태를 가지는 것을 특징으로 하는 레이저 마스크.
  8. 비정질 실리콘 박막이 형성되어 있는 기판을 제공하는 단계;
    빛을 차단하는 차단영역과 빛을 투과시키는 투과영역을 포함하며, 상기 투과영역의 측면부는 오목한 형태를 가지는 레이저 마스크를 상기 기판 위에 위치시키는 단계;
    상기 레이저 마스크의 투과영역을 통해 1차 레이저빔을 조사하여 상기 실리콘 박막을 결정화하여 1차 결정을 형성하는 단계;
    상기 레이저 마스크 또는 기판이 로딩된 스테이지를 X축 방향으로 이동하는 단계;
    상기 레이저 마스크를 통해 2차 레이저빔을 조사하여 2차 결정을 형성하는 단계;
    상기 X축 방향으로 기판의 끝까지 상기 실리콘 박막을 결정화하는 단계; 및
    상기 레이저 마스크 또는 스테이지를 Y축 방향으로 이동한 후 상기 X축 방향으로의 결정화를 반복하여 결정화를 완료하는 단계를 포함하는 레이저 결정화방법.
  9. 제 8 항에 있어서, 상기 레이저 마스크는 다수개의 투과영역을 포함하는 것을 특징으로 하는 레이저 결정화방법.
  10. 제 9 항에 있어서, 상기 레이저 마스크는 다수개의 블록으로 구분되며, 상기 다수개의 투과영역은 상기 각각의 블록에 형성되는 것을 특징으로 하는 레이저 결정화방법.
  11. 제 10 항에 있어서, 상기 각각의 블록에 형성된 투과영역은 이웃하는 블록에 형성된 투과영역들과 서로 엇갈리게 배열되는 것을 특징으로 하는 레이저 결정화방법.
  12. 제 8 항에 있어서, 상기 투과영역의 측면부는 투과영역의 형태가 직사각형인 레이저 마스크를 사용하여 실리콘 박막을 결정화하였을 경우에 결정화된 실리콘 박막의 볼록한 측면부 형태에 대해 반전된 오목한 형태를 가지는 것을 특징으로 하는 레이저 결정화방법.
  13. 제 8 항에 있어서, 상기 결정화는 결정이 수평으로 성장하는 수평 결정화인 것을 특징으로 하는 레이저 결정화방법.
  14. 제 13 항에 있어서, 상기 수평 결정화는 순차적 수평 결정화(Sequential Lateral Solidification; SLS)인 것을 특징으로 하는 레이저 결정화방법.
  15. 제 14 항에 있어서, 상기 순차적 수평 결정화는 PDE(Pulse Duration Extender)를 적용한 순차적 수평결정화인 것을 특징으로 하는 레이저 결정화방법.
  16. 제 8 항에 있어서, 상기 1차 결정과 2차 결정은 최소화된 라운드 형태를 가진 측면부를 포함하는 것을 특징으로 하는 레이저 결정화방법.
  17. 제 16 항에 있어서, 상기 1차 결정과 2차 결정의 측면부는 결정화특성이 다른 불연속영역을 포함하는 것을 특징으로 하는 레이저 결정화방법.
  18. 제 8 항에 있어서, 상기 레이저 마스크를 이용하여 한 회의 레이저빔을 조사 한 후 상기 레이저 마스크 또는 스테이지를 X축 방향 또는 Y축 방향으로 소정의 거리만큼 이동하는 것을 특징으로 하는 레이저 결정화방법.
  19. 제 17 항에 있어서, 상기 레이저 마스크 또는 스테이지는 상기 투과영역이 상기 1차 결정 또는 2차 결정의 불연속영역에 겹쳐지도록 X축 방향으로 이동하는 것을 특징으로 하는 레이저 결정화방법.
  20. 빛을 차단하는 차단영역과 빛을 투과시키는 투과영역을 포함하며, 상기 투과영역의 측면부는 오목한 형태를 가지는 레이저 마스크를 이용하여 결정화된 다결정 실리콘 박막으로 이루어진 액티브층;
    상기 액티브층 상부에 게이트절연막을 개재하여 형성된 게이트전극;
    상기 게이트전극 위에 콘택홀을 포함하여 형성된 층간절연막; 및
    상기 콘택홀을 통해 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 포함하는 액정표시소자.
  21. 제 20 항에 있어서, 상기 액티브층의 소정영역에 인과 같은 5족 원소를 주입하여 N 타입의 소오스/드레인영역을 형성하는 것을 특징으로 하는 액정표시소자.
  22. 제 20 항에 있어서, 상기 액티브층의 소정영역에 붕소와 같은 3족 원소를 주입하여 P 타입의 소오스/드레인영역을 형성하는 것을 특징으로 하는 액정표시소자.
KR1020030096872A 2003-12-24 2003-12-24 레이저 마스크 및 이를 이용한 결정화방법 KR100595455B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030096872A KR100595455B1 (ko) 2003-12-24 2003-12-24 레이저 마스크 및 이를 이용한 결정화방법
US11/016,782 US7569307B2 (en) 2003-12-24 2004-12-21 Laser mask and crystallization method using the same
US12/495,377 US7816196B2 (en) 2003-12-24 2009-06-30 Laser mask and crystallization method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096872A KR100595455B1 (ko) 2003-12-24 2003-12-24 레이저 마스크 및 이를 이용한 결정화방법

Publications (2)

Publication Number Publication Date
KR20050065108A KR20050065108A (ko) 2005-06-29
KR100595455B1 true KR100595455B1 (ko) 2006-06-30

Family

ID=34698476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096872A KR100595455B1 (ko) 2003-12-24 2003-12-24 레이저 마스크 및 이를 이용한 결정화방법

Country Status (2)

Country Link
US (2) US7569307B2 (ko)
KR (1) KR100595455B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US6792029B2 (en) * 2002-03-27 2004-09-14 Sharp Laboratories Of America, Inc. Method of suppressing energy spikes of a partially-coherent beam
KR100595455B1 (ko) * 2003-12-24 2006-06-30 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
KR20070054323A (ko) * 2005-11-23 2007-05-29 삼성에스디아이 주식회사 스크린 인쇄용 마스크, 이를 이용한 스크린 인쇄방법, 유기발광 표시장치의 제조방법, 및 유기 발광 표시장치
KR100742380B1 (ko) * 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
KR20070109127A (ko) 2006-05-09 2007-11-15 삼성전자주식회사 순차적 측면 고상화용 마스크 및 이를 이용한 순차적 측면고상화 방법
KR100815957B1 (ko) * 2006-09-06 2008-03-21 동부일렉트로닉스 주식회사 포토 마스크
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
KR101391695B1 (ko) 2012-04-24 2014-05-07 삼성디스플레이 주식회사 레이저 결정화 장비 및 이를 이용한 박막 트랜지스터 기판 제조 방법
CN107731887B (zh) * 2017-11-22 2020-05-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
CN112670206A (zh) * 2020-12-21 2021-04-16 上海华力集成电路制造有限公司 一种改善晶圆破片的激光退火设备及其使用方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
KR100595455B1 (ko) * 2003-12-24 2006-06-30 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법
KR100698056B1 (ko) * 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법

Also Published As

Publication number Publication date
US20050142453A1 (en) 2005-06-30
US7569307B2 (en) 2009-08-04
KR20050065108A (ko) 2005-06-29
US20090263978A1 (en) 2009-10-22
US7816196B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
KR100276353B1 (ko) 다결정 반도체박막의 제조방법 및 제조장치
US7714331B2 (en) Display device
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
US7790341B2 (en) Laser mask and method of crystallization using the same
US7816196B2 (en) Laser mask and crystallization method using the same
US7759051B2 (en) Laser mask and method of crystallization using the same
KR100753568B1 (ko) 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
US7553715B2 (en) Crystallization method and apparatus thereof
KR100595457B1 (ko) 마스크 얼라인 구현장치 및 이를 이용한 결정화방법
KR100966431B1 (ko) 결정화 특성이 향상된 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14