KR100595457B1 - 마스크 얼라인 구현장치 및 이를 이용한 결정화방법 - Google Patents

마스크 얼라인 구현장치 및 이를 이용한 결정화방법 Download PDF

Info

Publication number
KR100595457B1
KR100595457B1 KR1020030099292A KR20030099292A KR100595457B1 KR 100595457 B1 KR100595457 B1 KR 100595457B1 KR 1020030099292 A KR1020030099292 A KR 1020030099292A KR 20030099292 A KR20030099292 A KR 20030099292A KR 100595457 B1 KR100595457 B1 KR 100595457B1
Authority
KR
South Korea
Prior art keywords
mask
laser
pattern
crystallization
alignment
Prior art date
Application number
KR1020030099292A
Other languages
English (en)
Other versions
KR20050068143A (ko
Inventor
김영주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030099292A priority Critical patent/KR100595457B1/ko
Publication of KR20050068143A publication Critical patent/KR20050068143A/ko
Application granted granted Critical
Publication of KR100595457B1 publication Critical patent/KR100595457B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 마스크 얼라인(mask align) 구현장치는 마스크에 멀티패턴(multi pattern)을 형성하여 사용하는 경우 상기 마스크에 키 패턴(key pattern)를 삽입하고 마스크 스테이지에 상기 마스크의 얼라인을 위한 장치를 부가함으로써 여러 결정화 조건을 위한 마스크 비용을 절감하는 동시에 정확한 패턴형성이 가능하게 하기 위한 것으로, 키 패턴이 형성되어 있는 레이저 마스크; 상기 레이저 마스크를 로딩하는 스테이지; 상기 로딩된 레이저 마스크의 상하방향의 수준을 맞추는 액추에이터(actuator); 상기 로딩된 레이저 마스크의 기울기를 보정하기 위해 상기 스테이지를 회전하는 회전-축; 및 상기 키 패턴의 위치를 통해 상기 레이저 마스크의 위치를 측정하는 측정장치를 포함한다.
레이저 결정화, 순차적 수평결정화, 얼라인 키, 멀티패턴, 액추에이터

Description

마스크 얼라인 구현장치 및 이를 이용한 결정화방법{APPARATUS FOR MASK ALIGN AND METHOD OF CRYSTALLIZATION USING THEREOF}
도 1a 내지 도 1c는 일반적인 수평결정화에 따른 결정화 과정을 순차적으로 나타내는 단면도.
도 2는 본 발명의 얼라인 키 생성용 패턴을 포함하는 멀티패턴이 설계된 마스크를 개략적으로 나타내는 예시도.
도 3a는 본 발명에 따른 마스크 얼라인을 위한 마스크 얼라인 구현장치를 예를 들어 나타내는 사시도.
도 3b는 도 3a에 도시된 마스크 얼라인 구현장치의 단면을 개략적으로 나타내는 예시도.
도 4a는 도 3b에 도시된 마스크 얼라인 구현장치에서 마스크 얼라인을 위한 전하결합소자 카메라를 이용한 매핑(mapping)방법을 나타내는 예시도.
도 4b는 도 3b에 도시된 마스크 얼라인 구현장치에서 마스크 얼라인을 위한 레이저 센서를 이용한 매핑방법을 나타내는 예시도.
도 5는 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도.
도 6a는 얼라인 키가 형성된 어레이 기판을 개략적으로 나타내는 예시도.
도 6b는 도 6a에 도시된 얼라인 키 형성부(E)를 확대하여 나타내는 예시도.
도 7은 상기 얼라인 키를 기준으로 화상표시 영역의 일부 영역을 선택적으로 결정화하는 결정화공정을 나타내는 예시도.
도 8a 내지 도 8c는 화상표시 영역의 결정화를 위한 멀티 타입 마스크의 공정 진행용 패턴을 나타내는 예시도.
도 9a는 상기 얼라인 키를 기준으로 구동회로부의 일부 영역을 선택적으로 결정화하는 결정화공정을 나타내는 예시도.
도 9b는 도 9a에 도시된 구동회로부의 결정화를 위한 멀티 타입 마스크의 공정 진행용 패턴을 나타내는 예시도.
** 도면의 주요부분에 대한 부호의 설명 **
250,350 : 마스크 스테이지 260A~260C,360C,460 : 마스크 패턴
270,370 : 레이저 마스크 280,380 : 회전-축
285,385 : 액추에이터 290,390A~390B : 측정장치
본 발명은 마스크 얼라인(mask align) 구현장치에 관한 것으로, 특히 마스크에 멀티패턴(multi pattern)을 형성하여 사용하는 경우 여러 결정화공정에서 상기 마스크의 얼라인 오차 없이 정확한 패턴형성이 가능하도록 한 마스크 얼라인 구현장치 및 이를 이용한 결정화방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이 용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘(amorphous silicon) 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.
그러나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(<1cm2/Vsec)로는 1Mhz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(polycrystalline silicon) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.
다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발 된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.
이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.
또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.
한편, 상기와 같은 다결정 실리콘 박막 트랜지스터를 제작하는 방법으로는 크게 다결정 실리콘 박막을 기판 위에 직접 증착하는(as-deposition) 방법과 기판 위에 비정질 실리콘 박막을 증착한 뒤 열처리하여 결정화하는 방법이 있다. 특히, 저가의 유리기판을 사용하기 위해서는 저온 공정이 요구되며 구동회로부의 소자에 이용하기 위해서는 박막 트랜지스터의 전계효과 이동도를 향상시킬 수 있는 방법이 요구된다.
이 때, 비정질 실리콘 박막을 결정화하는 열처리 방법에는 크게 고상 결정화(Solid Phase Crystallization; SPC)방법과 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.
상기 고상 결정화는 예를 들면 600℃ 내외의 온도에서 다결정 실리콘 박막을 형성하기 위한 방법으로서 유리기판 위에 비정질 실리콘 박막을 형성한 후, 약 600 ℃에서 수 시간 내지 수십 시간 동안 가열처리를 함으로써 비정질 실리콘 박막을 결정화하는 방법이다. 상기 고상 결정화방법으로 얻어진 다결정 실리콘 박막은 보통 수㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)이 많이 형성되어 있다는 단점이 있다. 상기 결함은 그레인 경계(grain boundary) 영역 다음으로 박막 트랜지스터의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
상기 엑시머 레이저 어닐링방법은 저온에서 다결정 실리콘 박막을 제조하는 핵심적인 방법으로서 높은 에너지를 갖는 레이저빔을 비정질 실리콘 박막에 수십 nsec의 순간적인 조사에 의해 상기 비정질 실리콘 박막을 결정화하는 방법이다. 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로 유리기판이 전혀 손상을 입지 않는다는 장점이 있다.
또한, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막은 일반적인 다른 열처리 방법으로 제작된 다결정 실리콘 박막보다 전기적 특성이 우수하다는 장점이 있다. 예를 들면, 비정질 실리콘 박막 트랜지스터의 전계효과 이동도는 일반적으로 0.1∼0.2cm2/Vsec 정도이고 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막 트랜지스터의 전계효과 이동도는 10∼20cm2/Vsec 정도인데 반해, 상기 엑시머 레이저를 이용하여 제작한 다결정 실리콘 박막 트랜지스터는 100cm2/Vsec가 넘는 전계효과 이동도 값을 가진다(IEEE Trans. Electron Devices, vol. 36, no. 12, p. 2868, 1989).
한편, 상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인을 수평방향으로 성장시켜 결정화특성을 획기적으로 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 제안되어 널리 연구되고 있다.
상기 순차적 수평결정화는 그레인이 액상(liquid phase) 실리콘과 고상(solid phase) 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997), 레이저 에너지의 크기와 레이저빔의 조사범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써 실리콘 그레인의 크기를 향상시킬 수 있는 결정화방법이다.
상기와 같은 순차적 수평결정화는 수평결정화의 한 예로써, 상기 수평결정화에 대한 결정화 메커니즘을 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 일반적인 수평결정화에 따른 결정화 과정을 순차적으로 나타내는 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 비정질 실리콘 박막(112)이 완전히 용융되는 에너지 밀도 이상의 레이저가 조사되면 상기 레이저를 조사 받은 부분의 비정질 실리콘 박막(112)은 완전히 용융 되게 된다.
이 때, 레이저가 조사되는 조사영역과 조사되지 않는 비-조사 영역은 미리 패턴화된 마스크를 이용함으로써 가능하게 된다.
이 때, 도 1b와 도 1c에 도시된 바와 같이, 비정질 실리콘 박막(112)에 충분 한 에너지의 레이저가 조사되기 때문에 상기 비정질 실리콘 박막(112)을 완전히 녹이게 되지만 일정한 간격의 빔을 사용하여 녹이기 때문에 레이저가 조사되지 않은 비-조사 영역의 실리콘 박막(112)과 용융된 실리콘 박막(112') 경계면에 존재하는 고상 실리콘을 핵으로 하여 결정이 성장하게 된다.
즉, 레이저 에너지의 조사가 끝난 직후부터 용융된 실리콘 박막(112')은 좌우면, 즉 레이저가 조사되지 않은 비-조사 영역을 통해 냉각되게 된다. 이는 실리콘 박막(112, 112') 하부의 버퍼층(111) 또는 유리기판(110)보다 좌우면의 고상 비정질 실리콘 박막(112)이 더 큰 열전도도를 가지기 때문이다.
따라서, 용융된 실리콘 박막(112')은 중앙부보다 좌우의 고상과 액상의 계면에서 우선적으로 핵형성 온도에 도달하게 되어 상기 부분에서 결정핵이 형성되게 된다. 결정핵이 형성된 후부터는 온도가 낮은 쪽에서 높은 쪽으로, 즉 계면에서 중앙부로 그레인(130A, 130B)의 수평 성장이 일어나게 된다.
한편, 상기와 같은 수평결정화를 비롯하여 마스크를 사용하여 기판 위에 증착된 소정의 실리콘 박막을 결정화하는 레이저 결정화공정에서는 전술한 다결정 실리콘 박막 트랜지스터가 형성되는 화소부 또는 구동회로부의 결정화공정을 진행하기 위한 마스크 및 상기 결정화공정 또는 후속의 포토리소그래피(photolithography)공정에서 인식할 수 있는 얼라인 키 생성용 마스크 등 여러 마스크를 필요로 하게 된다.
이 때, 상기 화소부와 구동회로부에 형성되는 박막 트랜지스터는 각각 다른 결정화특성, 즉 소자특성을 요구하는데, 상기 화소부의 스위칭소자는 오프(off)상 태의 전류, 즉 누설 전류(leakage current)의 억제가 중요하고 구동회로부의 단위소자는 높은 전계효과 이동도가 중요하다. 이에 따라 상기 화소부와 구동회로부의 결정화는 결정화특성이 다른 실리콘 박막을 얻기 위해 서로 다른 별개의 마스크를 사용하여 결정화공정을 진행하게 된다.
한편, 상기 얼라인 키 생성용 마스크는 결정화 및 결정화 후 후속 공정인 포토공정에서 인식할 수 있는 얼라인 키 패턴을 형성할 수 있도록 프로젝션 렌즈(projetion lens)의 축소비율에 맞추어 설계한다.
또한, 화소부 또는 구동회로부의 결정화용 마스크는 상기 얼라인 키를 바탕으로 필요한 부분(예를 들어, 화소부의 박막 트랜지스터 부분)만을 결정화할 수 있도록 별도의 공정 진행용 마스크로 제작된다.
이와 같이 종래에는 얼라인 키 생성용 마스크와 화소부 또는 구동회로부의 결정화용 마스크 등 여러 목적에 따라 다수의 마스크를 별도로 설계하여 사용하였는데, 이에 따라 제조비용이 상승하는 문제점이 있었다. 즉, 상기 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.
또한, 상기 여러 마스크간의 얼라인 편차에 의해 위치 정밀도를 보장하기 어려우며, 레벨링(leveling)과 틸트(tilt) 문제를 야기할 가능성도 있어왔다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 마스크에 멀티패턴을 형성하여 기판 위에 형성된 얼라인 키를 통해 필요한 영역만 효과적으로 결정화할 수 있는 마스크 및 이를 이용한 결정화방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 상기 마스크에 얼라인용 키 패턴을 형성함으로써 상기 키 패턴을 인식하여 패턴의 정확한 위치정보를 얻을 수 있는 마스크 및 마스크 얼라인(mask align) 구현장치를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 마스크 교체시 틀어짐을 보정하기 위해 X, Y 방향으로의 이동은 물론 회전 및 상하 레벨링이 가능한 마스크 얼라인 구현장치를 제공하는 것이다.
기타 본 발명의 다른 특징 및 목적은 이하 발명의 구성 및 특허청구범위에서 상세히 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 레이저 마스크는 마스크; 상기 마스크 내에 형성되며, 기판에 얼라인 키를 형성하기 위한 제 1 패턴; 상기 마스크 내에 형성되며, 상기 기판에 결정화공정 또는 포토공정을 진행하기 위한 적어도 2개 이상의 제 2 패턴; 및 상기 마스크의 모서리에 형성되는 키 패턴을 포함한다.
이 때, 상기 제 2 패턴은 상기 기판의 화소부에 스위칭소자를 형성하기 위한 결정화공정에 이용되는 마스크 패턴 및 상기 기판의 구동회로부에 소자를 형성하기 위한 결정화공정에 이용되는 마스크 패턴을 포함할 수 있다.
또한, 상기 키 패턴은 상기 마스크를 교체할 때 이루어지는 마스크의 얼라인을 위해 형성될 수 있다.
또한, 본 발명의 마스크 얼라인 구현장치는 키 패턴이 형성되어 있는 레이저 마스크; 상기 레이저 마스크를 로딩하는 스테이지; 상기 로딩된 레이저 마스크의 상하방향의 수준을 맞추는 액추에이터(actuator); 상기 로딩된 레이저 마스크의 기울기를 보정하기 위해 상기 스테이지를 회전하는 회전-축; 및 상기 키 패턴의 위치를 통해 상기 레이저 마스크의 위치를 측정하는 측정장치를 포함한다.
이 때, 상기 액추에이터는 상기 스테이지의 4개의 축에 설치될 수 있으며, 상기 측정장치는 레이저 센서 또는 전하결합소자 카메라를 포함할 수 있다.
이 때, 상기 측정장치는 적어도 2개 이상의 전하결합소자 카메라를 포함하며, 상기 전하결합소자 카메라들을 이용하여 상기 레이저 마스크의 키 패턴을 매핑(mapping)한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정할 수 있으며, 또한 상기 측정장치는 적어도 2개 이상의 레이저 센서를 포함하며, 상기 레이저 센서들을 이용하여 상기 레이저 마스크의 키 패턴을 스캐닝하여 단차를 인식한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정할 수 있다.
또한, 상기의 레이저 마스크를 이용한 결정화방법은 키 패턴과 제 1 패턴 및 다수의 제 2 패턴이 형성되어 있는 레이저 마스크를 준비하는 단계; 제 1 영역과 제 2 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 상기 레이저 마스크의 제 1 패턴을 이용하여 상기 기판의 모서리에 얼라인 키를 형성하는 단계; 상기 얼라인 키를 기준으로, 상기 다수의 제 2 패턴 중 어느 하나의 제 2 패턴을 이용하여 상기 제 1 영역의 비정질 실리콘층을 선택적으로 결정화하는 단계; 및 상기 얼라인 키를 기준으로, 상기 다수의 제 2 패턴 중 다른 하나의 제 2 패턴을 이용하여 상기 제 2 영역의 비정질 실리콘층을 선택적으로 결정화하는 단계를 포함한다.
이 때, 상기 제 1 영역은 화상표시 영역이며, 상기 제 2 영역은 화상비표시 영역에 해당한다. 또한, 상기 레이저 마스크는 마스크 스테이지에 로딩되어 상기 레이저 마스크에 형성되어 있는 키 패턴을 통해 상기 레이저 마스크의 얼라인을 맞출 수 있다.
상기 마스크 스테이지는 상기 마스크 스테이지에 설치되어 상기 로딩된 레이저 마스크의 상하방향의 수준을 맞추는 액추에이터 및 상기 레이저 마스크의 기울기를 보정하기 위해 상기 마스크 스테이지를 회전하는 회전-축을 포함할 수 있다.
이 때, 상기 레이저 마스크의 얼라인은 적어도 2개 이상의 전하결합소자 카메라를 이용하여 상기 레이저 마스크의 키 패턴을 매핑한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정할 수 있으며, 상기 레이저 마스크의 얼라인은 적어도 2개 이상의 레이저 센서를 이용하여 상기 레이저 마스크의 키 패턴을 스캐닝하여 단차를 인식한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정할 수 있다.
상기 기판의 모서리에 얼라인 키를 형성하는 단계는 상기 제 2 영역 모서리의 비정질 실리콘층에 상기 비정질 실리콘층을 완전히 용융시킬 수 있는 에너지 밀도 이상을 가지는 레이저빔을 조사함으로써 상기 비정질 실리콘층을 제거하여 음각형태의 얼라인 키를 형성할 수 있다.
또한, 상기 제 1 영역을 선택적으로 결정화하는 단계는 화소영역에 박막 트랜지스터를 형성하기 위해 상기 화소영역의 비정질 실리콘층을 결정화할 수 있으며, 이때 상기 화소영역의 비정질 실리콘층의 결정화는 엑시머 레이저를 이용할 수 있다.
또한, 상기 제 2 영역을 선택적으로 결정화하는 단계는 게이트구동회로부 또는 데이터구동회로부에 소자를 형성하기 위해 구동회로부의 비정질 실리콘층을 결정화할 수 있다.
이 때, 상기 비정질 실리콘층의 결정화는 상기 비정질 실리콘층을 완전히 용융시킬 수 있는 에너지 밀도를 가지는 레이저빔을 조사함으로써 결정이 수평으로 상장하는 순차적 수평결정화방법을 이용할 수 있다.
이하, 본 발명에 대해서 상세히 설명한다.
본 발명은 패턴의 위치를 정확하게 얼라인 하기 위한 마스크 얼라인 구현장치를 제공한다.
이 때, 마스크 제작시 여러 결정화공정 및 포토공정에서 사용할 수 있도록 멀티패턴을 형성하며, 특히 마스크의 얼라인을 위해 상기 마스크 내에 얼라인용 키 패턴을 형성한다.
또한, 상기 마스크가 로딩되는 마스크 스테이지에는 기울기(tilt) 보정을 위한 액추에이터(actuator)를 4개의 축으로 설치하여 상기 마스크 스테이지의 기울기와 수준(leveling)을 맞추게 된다.
또한, 상기 마스크의 얼라인용 키 패턴을 통해 레이저 센서나 전하결합소자(Charge Coupled Device; CCD) 카메라를 이용하여 마스크 패턴 위치를 정확하게 정의할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 마스크 얼라인 구현장치 및 이를 이용한 결정화방법의 바람직한 실시예를 상세히 설명한다.
우선, 본 발명의 얼라인 키 생성용 패턴을 포함하는 다양한 형태의 결정화공정을 진행할 수 있도록 패턴이 설계된 멀티 타입 마스크에 대해서 설명한다.
도 2는 본 발명의 얼라인 키 생성용 패턴을 포함하는 멀티패턴이 설계된 마 스크를 개략적으로 나타내는 예시도이다.
도면에 도시된 바와 같이, 멀티 타입의 마스크(270)의 중앙에는 얼라인 키 생성용 패턴(제 1 패턴)(260A) 및 결정화공정 또는 포토공정 등의 공정용 마스크 패턴(제 2 패턴)(260B)이 차례대로 형성되어 있다.
즉, 하나의 마스크(270) 내에 얼라인 키 생성용 패턴(260A)과 공정용 마스크 패턴(260B)을 모두 설계함으로써 종래의 상기 각 공정을 진행할 때 발생하는 마스크의 교체로 인한 마스크 비용 및 마스크 얼라인 문제를 방지할 수 있게 된다.
또한, 상기 멀티 타입 마스크(270)의 네 모서리에는 상기 마스크를 교체할 때 이루어지는 마스크의 얼라인을 위해 소정의 키 패턴(260C)이 설계되어 있다.
이 때, 도면에는 공정용 마스크 패턴(260B)이 A~F의 6개로 구성된 마스크(270)를 예를 들어 나타내고 있으나, 상기 멀티패턴(260B)은 그 목적에 따라 다양한 개수로 구성될 수 있다.
한편, 패턴의 위치를 정확하게 얼라인 하기 위해서는 본 발명의 마스크 얼라인이 필요하며, 이를 상세히 설명하면 다음과 같다.
도 3a는 본 발명에 따른 마스크 얼라인을 위한 마스크 얼라인 구현장치를 예를 들어 나타내는 사시도이며, 도 3b는 도 3a에 도시된 마스크 얼라인 구현장치의 단면을 개략적으로 나타내는 예시도이다.
먼저, 도 3a에 도시된 바와 같이, 패턴의 위치를 정확하게 얼라인하기 위해서는 우선 마스크 얼라인이 필요한데, 마스크 제작시 전술한 바와 같이 멀티패턴이 형성된 마스크(270)에 얼라인용 키 패턴(260C)을 형성하고, 상기 마스크(270)가 로딩된 마스크 스테이지(250)에는 상하로 레벨링을 위한 액추에이터(285)를 4축으로 설치하여 상기 마스크 스테이지(250)의 레벨링을 맞추게 된다.
이 때, 스테이지(250)에는 마스크(270)의 푸리-얼라인(pre-align)을 통해 틸트 보정이 가능하도록 스테이지(250)의 회전을 위한 회전(rotation; R)-축(280)이 설계, 제작되어 있다.
또한, 도 3b에 도시된 바와 같이, 상기 마스크(270)의 얼라인용 키 패턴(260C)을 통해 레이저 센서나 전하결합소자 카메라(290)를 이용하여 마스크 패턴 위치를 정확하게 정의할 수 있게 된다.
이 때, 상기와 같이 마스크 얼라인을 위해서 레이저 센서나 전하결합소자 카메라를 이용하게 되는데, 이를 자세히 설명하면 다음과 같다.
도 4a는 도 3b에 도시된 마스크 얼라인 구현장치에서 마스크 얼라인을 위한 전하결합소자 카메라를 이용한 매핑(mapping)방법을 나타내는 예시도이다.
도면에 도시된 바와 같이, 2개 혹은 그 이상의 전하결합소자 카메라(390A)를 이용하여 상기 마스크(370)에 형성된 얼라인용 키 패턴(360C) 부분을 매핑 하여 로딩시 발생할 수 있는 슬라이딩(sliding)에 의한 마스크(370)의 틀어짐을 전술한 R-축(380)의 회전에 의해 보정할 수 있다.
또 다른 방법으로 도 4b는 도 3b에 도시된 마스크 얼라인 구현장치에서 마스크 얼라인을 위한 레이저 센서를 이용한 매핑방법을 나타내는 예시도로서, 도면에 도시된 바와 같이 2개 혹은 그 이상의 레이저 센서(390B)를 이용하여 상기 마스크(370)에 형성된 얼라인용 키 패턴(360C) 부분에 레이저 스캐닝(scanning)을 통한 단차를 인식하여 마스크 얼라인을 할 수 있으며, 위치 보정은 전술한 R-축(380)의 회전에 의해 가능하다.
이 때, 도 4a 및 도 4b에 도시된 상기 마스크 스테이지(350)에는 액추에이터(385)가 4축으로 설치되어 상기 마스크 스테이지(350)의 상하 레벨링을 보정하게 된다.
이상과 같이 구성된 멀티 타입 마스크 및 마스크 얼라인 구현장치를 이용하여 액정표시패널에 박막 트랜지스터를 제작하기 위한 결정화공정을 예를 들어 설명하면 다음과 같다.
우선, 도 5는 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도로써, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시패널을 나타내고 있다.
도면에 도시된 바와 같이, 상기 어레이 기판(410)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(A)와 상기 화소부(A)의 외곽에 위치한 게이트 구동회로부(B)와 데이터 구동회로부(C)로 구성된 구동회로부로 이루어져 있다.
이 때, 도면에는 도시하지 않았지만, 상기 어레이 기판(410)의 화소부(A)는 기판(410) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.
상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소 자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.
한편, 어레이 기판(410)의 구동회로부(B, C)는 컬러필터 기판(미도시)에 비해 돌출된 상기 어레이 기판(410)의 일측 장(長)변에 데이터 구동회로부(C)가 위치하며, 상기 어레이 기판(410)의 일측 단(短)변에 게이트 구동회로부(B)가 위치하게 된다.
이 때, 상기 게이트 구동회로부(B)와 데이터 구동회로부(C)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하게 된다.
참고로, 상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 P 채널과 N 채널의 트랜지스터를 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.
상기 게이트 구동회로부(B)와 데이터 구동회로부(C)는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.
한편, 상기와 같이 다결정 실리콘 박막을 이용한 구동회로 일체형 액정표시패널은 소자특성이 탁월하여 화상품질이 우수하며 고정세화가 가능하고 전력의 소비가 적다는 등의 장점을 가지고 있다.
이와 같이 구성된 상기 어레이 기판(410)의 네 모서리에는 얼라인 키(460)가 형성되어 있어 후술할 여러 결정화공정에서 마스크와의 정확한 얼라인을 하게 되며, 이 때 상기 화소부(A)와 게이트구동회로부(B) 및 데이터구동회로부(C)는 상기 얼라인 키(460)로 얼라인 된 마스크를 이용하여(즉, 마스크에 형성된 멀티패턴을 이용하여) 서로 다른 결정화공정이 진행되게 된다.
먼저, 어레이 기판에 얼라인 키를 형성하는 공정에 대해서 설명한다.
도 6a는 얼라인 키가 형성된 어레이 기판을 개략적으로 나타내는 예시도이며, 도 6b는 도 6a에 도시된 얼라인 키 형성부를 확대하여 나타내는 예시도이다.
먼저, 도 6a에 도시된 바와 같이, 화상표시 영역(420A)과 화상비표시 영역(420B)으로 구분되는 투명한 절연기판(410) 위에 버퍼층(buffer layer)(미도시) 및 실리콘층(412)이 차례대로 형성되어 있다.
이 때, 상기 화상비표시 영역(420B)의 네 모서리부에 위치하는 비정질 실리콘층(412)을 선택적으로 결정화 처리하여, 결정화된 실리콘 영역을 얼라인 키(460)로 형성할 수 있다.
또는, 상기 화상비표시 영역(420B) 위의 비정질 실리콘층(412) 일부에 완전용융 영역 에너지 밀도보다 큰 에너지 밀도를 가지는 레이저빔의 조사를 통한 어블레이션(ablation) 반응에 의해 해당 영역의 실리콘 박막(412)을 제거한 후 상기 제거된 실리콘 영역을 음각 형태의 얼라인 키(4606)로 형성할 수도 있다.
이 때, 레이저 에너지는 CD(critical distance) 손실을 최소로 하기 위해서는 상기 비정질 실리콘층(412)을 완전용융시키는 영역의 에너지에서 어블레이션 현상이 일어나는 임계영역 근처에서 레이저를 조사한다.
이 때, 도면에는 상기 얼라인 키(460)가 "ㄱ"자형 패턴 구조로 형성되어 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 "ㄱ"자형 패턴 구조 외에도, 상기 얼라인 키(460)의 패턴 구조는 "ㄴ", "ㄷ", "ㄹ", "ㅁ", "+", "◇" 등의 여러 형태로 변형 가능하다.
한편, 상기와 같은 얼라인 키(460)는 본 발명의 멀티 타입 마스크에 형성된 얼라인 키 생성용 패턴을 이용하여 형성하게 되며, 상기 얼라인 키 형성부(E)를 자세히 살펴보면 다음과 같다.
즉, 도 6b에 도시된 바와 같이, 화상비표시 영역(420B)에 형성된 비정질 실리콘층(412)에는 서로 이격되게 위치하는 다수개의 홀(415)이 형성되어 있고, 상기 다수개의 홀(415)은 전체적으로 "ㄱ"자형 패턴 구조를 가지고 있다.
상기 홀(415) 영역에서는 비정질 실리콘층(412)의 하부에 위치하는 버퍼층이 노출되어 있다.
이 때, 상기 홀(415) 각각은 얼라인 키 패턴(416)을 이루고, 상기 다수개의 얼라인 키 패턴(416)은 하나의 얼라인 키(460)를 이룬다. 즉, 상기 홀(415) 각각은 음각형태의 얼라인 키 패턴(416A)을 이루고, 상기 다수개의 얼라인 키 패턴(416A)은 하나의 얼라인 키(460)를 구성한다.
상기 얼라인 키 패턴의 배치 구조 및 개수는 도면에서 제시한 경우 외에 다양하게 변경 가능하다.
다음으로, 도 7은 상기 얼라인 키를 기준으로 화상표시 영역의 일부 영역을 선택적으로 결정화하는 결정화공정을 나타내는 예시도이다.
삭제
도면에 도시된 바와 같이, 상기 화상표시 영역(420A)에는 화상을 구현하는 단위 영역으로 정의되는 화소영역(P)이 다수개 정의되어 있고, 상기 화소영역(P) 내에는 반도체층으로 정의되는 액티브영역(PA)이 정의되어 있다.
본 단계에서는 상기 액티브 영역(PA)에 위치하는 비정질 실리콘층(412)만을 선택적으로 결정화하는 단계에 해당된다.
한 예로 상기 결정화 단계는 완전용융 에너지를 이용하여 측면고상 결정화시키는 순차적 수평결정화공정으로 진행될 수 있으며, 다른 예로 일반적인 엑시머 레이저 결정화공정으로도 진행할 수 있다.
이 때, 상기 화상표시 영역(420A)의 결정화를 위해서는 도 8a에 도시된 마스크 패턴(즉, 도 2에 도시된 멀티 타입 마스크의 공정용 패턴 중 어느 하나의 패턴)을 이용하여 화소(P) 내부의 필요한 부분(예를 들면, 박막 트랜지스터의 액티브영역(PA)을 결정화하게 된다.
이 때, 도 8b 및 도 8c에 도시된 바와 같이, 실제 결정화시 레이저 샷의 오버랩에 의한 불균일성을 제거하기 위해 상기 레이저 샷의 오버랩은 게이트라인과 데이터라인에 위치할 수 있도록 사전에 마스크 패턴 내의 화소 어레이 개수를 정하여 마스크 패턴을 제작하게 된다. 즉, 도 8b는 도 8a에 도시된 결정화될 하나의 화소영역(P)에 대응하는 마스크 패턴(MP)을 확대하여 나타내는 예시도이며, 도 8c는 도 8b에 도시된 결정화될 박막 트랜지스터의 액티브영역(PA)에 대응하는 마스크 패턴(MT)을 확대하여 나타내는 예시도로써 게이트라인에 레이저 샷의 오버랩이 위치할 수 있도록 제작된 패턴을 예를 들어 나타내고 있다.
한편, 실제 결정화공정은 얼라인 키를 통해 위치 제어를 하여 정확한 부분에 결정화를 실시할 수 있게 된다.
또한, 구동회로부도 얼라인 키를 통해 위치 제어를 하게 되며, 이 부분은 일반적인 순차적 수평결정화 마스크를 이용하여 결정화를 진행할 수 있는데, 이를 설명하면 다음과 같다.
도 9a는 상기 얼라인 키를 기준으로 구동회로부의 일부 영역을 선택적으로 결정화하는 결정화공정을 나타내는 예시도이다.
도면에 도시된 바와 같이, 화상비표시 영역(420B)에 위치하는 게이트구동회로부(B)와 데이터구동회로부(C)도 얼라인 키(460)를 통해 위치 제어를 하며 결정화공정을 진행하게 된다.
이때도, 도 2에 도시된 멀티 타입 마스크에 형성된 공정용 마스크 패턴 중 상기 구동회로부(B, C)의 결정화에 적합한 마스크 패턴을 이용하여 결정화를 진행하게 된다.
도 9b는 도 9a에 도시된 구동회로부의 결정화를 위한 멀티 타입 마스크의 공정용 패턴을 나타내는 예시도로써, 그레인 사이즈를 고려하여 마스크의 빔 투과영역(483)과 빔 차단영역(484)을 적당히 설정할 수 있다.
즉, 상기 구동회로부(B, C)는 화상표시 영역(420A)의 화소부(A)에 형성되는 스위칭소자에 비해 우수한 소자특성(예를 들면, 전계효과 이동도 등의 전기적 특성)을 요구하므로 결정화된 그레인 사이즈가 비교적 큰 순차적 수평결정화공정을 이용할 수 있으며, 이 때에는 레이저빔이 투과되는 빔 투과영역(483)의 넓이(WB)와 빔이 차단되는 차단영역(484)의 넓이(WS)를 적당하게 설정할 수 있다.
또한, 게이트 드라이버(driver) 부분의 방향성을 고려하여 0도 방향과 90도 방향으로 스테이지 또는 마스크를 회전시켜 결정화를 진행할 수도 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 멀티 타입 마스크는 마스크에 여러 결정화 조건에 따른 마스크 패턴을 형성함으로써 결정화공정을 위한 마스크 비용이 절감되는 효과를 제공한다.
또한, 상기 마스크에 설정된 얼라인 키 형성용 패턴을 이용하여 기판에 얼라인 키를 형성함으로써 상기 얼라인 키를 인식하여 상기 인식된 키를 바탕으로 패턴의 정확한 위치정보를 얻어 필요한 영역만 효과적으로 결정화함에 따라 공정시간이 단축되는 효과를 제공한다.
또한, 본 발명의 마스크 얼라인 구현장치는 상기 마스크에 마스크 얼라인용 키 패턴을 형성하는 동시에 X, Y 방향으로의 이동은 물론 회전 및 상하 레벨링이 가능하게 구성함으로써 마스크 교체시 틀어짐을 손쉽게 보정할 수 있게 된다.

Claims (19)

  1. 마스크;
    상기 마스크 내에 형성되며, 기판에 얼라인 키를 형성하기 위한 제 1 패턴;
    상기 마스크 내에 형성되며, 상기 기판에 결정화공정 또는 포토공정을 진행하기 위한 적어도 2개 이상의 제 2 패턴; 및
    상기 마스크의 모서리에 형성되는 키 패턴을 포함하는 레이저 마스크.
  2. 제 1 항에 있어서, 상기 제 2 패턴은 상기 기판의 화소부에 스위칭소자를 형성하기 위한 결정화공정에 이용되는 마스크 패턴 및 상기 기판의 구동회로부에 소자를 형성하기 위한 결정화공정에 이용되는 마스크 패턴을 포함하는 것을 특징으로 하는 레이저 마스크.
  3. 제 1 항에 있어서, 상기 키 패턴은 상기 마스크를 교체할 때 이루어지는 마스크의 얼라인을 위해 형성되는 것을 특징으로 하는 레이저 마스크.
  4. 키 패턴이 형성되어 있는 레이저 마스크;
    상기 레이저 마스크를 로딩하는 스테이지;
    상기 로딩된 레이저 마스크의 상하방향의 수준을 맞추는 액추에이터(actuator);
    상기 로딩된 레이저 마스크의 기울기를 보정하기 위해 상기 스테이지를 회전하는 회전-축; 및
    상기 키 패턴의 위치를 통해 상기 레이저 마스크의 위치를 측정하는 측정장치를 포함하는 마스크 얼라인 구현장치.
  5. 제 4 항에 있어서, 상기 액추에이터는 상기 스테이지의 4개의 축에 설치되는 것을 특징으로 하는 마스크 얼라인 구현장치.
  6. 제 4 항에 있어서, 상기 측정장치는 레이저 센서 또는 전하결합소자 카메라를 포함하는 것을 특징으로 하는 마스크 얼라인 구현장치.
  7. 제 6 항에 있어서, 상기 측정장치는 적어도 2개 이상의 전하결합소자 카메라를 포함하며, 상기 전하결합소자 카메라들을 이용하여 상기 레이저 마스크의 키 패턴을 매핑(mapping)한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정하는 것을 특징으로 하는 마스크 얼라인 구현장치.
  8. 제 6 항에 있어서, 상기 측정장치는 적어도 2개 이상의 레이저 센서를 포함하며, 상기 레이저 센서들을 이용하여 상기 레이저 마스크의 키 패턴을 스캐닝하여 단차를 인식한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정하는 것을 특징으로 하는 마스크 얼라인 구현장치.
  9. 키 패턴과 제 1 패턴 및 다수의 제 2 패턴이 형성되어 있는 레이저 마스크를 준비하는 단계;
    제 1 영역과 제 2 영역으로 구분되는 기판을 제공하는 단계;
    상기 기판 전면에 비정질 실리콘층을 형성하는 단계;
    상기 레이저 마스크의 제 1 패턴을 이용하여 상기 기판의 모서리에 얼라인 키를 형성하는 단계;
    상기 얼라인 키를 기준으로, 상기 다수의 제 2 패턴 중 어느 하나의 제 2 패턴을 이용하여 상기 제 1 영역의 비정질 실리콘층을 선택적으로 결정화하는 단계; 및
    상기 얼라인 키를 기준으로, 상기 다수의 제 2 패턴 중 다른 하나의 제 2 패턴을 이용하여 상기 제 2 영역의 비정질 실리콘층을 선택적으로 결정화하는 단계를 포함하는 레이저 결정화방법.
  10. 제 9 항에 있어서, 상기 제 1 영역은 화상표시 영역이며, 상기 제 2 영역은 화상비표시 영역에 해당하는 것을 특징으로 하는 레이저 결정화방법.
  11. 제 9 항에 있어서, 상기 레이저 마스크는 마스크 스테이지에 로딩되어 상기 레이저 마스크에 형성되어 있는 키 패턴을 통해 상기 레이저 마스크의 얼라인을 맞추는 것을 특징으로 하는 레이저 결정화방법.
  12. 제 11 항에 있어서, 상기 마스크 스테이지는 상기 마스크 스테이지에 설치되어 상기 로딩된 레이저 마스크의 상하방향의 수준을 맞추는 액추에이터 및 상기 레이저 마스크의 기울기를 보정하기 위해 상기 마스크 스테이지를 회전하는 회전-축을 포함하는 것을 특징으로 하는 레이저 결정화방법.
  13. 제 12 항에 있어서, 상기 레이저 마스크의 얼라인은 적어도 2개 이상의 전하결합소자 카메라를 이용하여 상기 레이저 마스크의 키 패턴을 매핑한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정하는 것을 특징으로 하는 레이저 결정화방법.
  14. 제 12 항에 있어서, 상기 레이저 마스크의 얼라인은 적어도 2개 이상의 레이저 센서를 이용하여 상기 레이저 마스크의 키 패턴을 스캐닝하여 단차를 인식한 후 상기 레이저 마스크의 틀어짐을 상기 회전-축과 액추에이터로 보정하는 것을 특징으로 하는 레이저 결정화방법.
  15. 제 9 항에 있어서, 상기 기판의 모서리에 얼라인 키를 형성하는 단계는 상기 제 2 영역 모서리의 비정질 실리콘층에 상기 비정질 실리콘층을 완전히 용융시킬 수 있는 에너지 밀도 이상을 가지는 레이저빔을 조사함으로써 상기 비정질 실리콘층을 제거하여 음각형태의 얼라인 키를 형성하는 것을 특징으로 하는 레이저 결정화방법.
  16. 제 9 항에 있어서, 상기 제 1 영역을 선택적으로 결정화하는 단계는 화소영역에 박막 트랜지스터를 형성하기 위해 상기 화소영역의 비정질 실리콘층을 결정화하는 것을 특징으로 하는 레이저 결정화방법.
  17. 제 16 항에 있어서, 상기 화소영역의 비정질 실리콘층의 결정화는 엑시머 레이저를 이용하는 것을 특징으로 하는 레이저 결정화방법.
  18. 제 9 항에 있어서, 상기 제 2 영역을 선택적으로 결정화하는 단계는 게이트구동회로부 또는 데이터구동회로부에 소자를 형성하기 위해 구동회로부의 비정질 실리콘층을 결정화하는 것을 특징으로 하는 레이저 결정화방법.
  19. 제 16 항 또는 제 18 항에 있어서, 상기 비정질 실리콘층의 결정화는 상기 비정질 실리콘층을 완전히 용융시킬 수 있는 에너지 밀도를 가지는 레이저빔을 조사함으로써 결정이 수평으로 상장하는 순차적 수평결정화방법을 이용하는 것을 특징으로 하는 레이저 결정화방법.
KR1020030099292A 2003-12-29 2003-12-29 마스크 얼라인 구현장치 및 이를 이용한 결정화방법 KR100595457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030099292A KR100595457B1 (ko) 2003-12-29 2003-12-29 마스크 얼라인 구현장치 및 이를 이용한 결정화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099292A KR100595457B1 (ko) 2003-12-29 2003-12-29 마스크 얼라인 구현장치 및 이를 이용한 결정화방법

Publications (2)

Publication Number Publication Date
KR20050068143A KR20050068143A (ko) 2005-07-05
KR100595457B1 true KR100595457B1 (ko) 2006-06-30

Family

ID=37258740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099292A KR100595457B1 (ko) 2003-12-29 2003-12-29 마스크 얼라인 구현장치 및 이를 이용한 결정화방법

Country Status (1)

Country Link
KR (1) KR100595457B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289066B1 (ko) * 2006-06-30 2013-07-22 엘지디스플레이 주식회사 결정화방법 및 결정화 마스크 제작방법
KR101426199B1 (ko) * 2013-03-27 2014-08-04 희성전자 주식회사 일체형 터치 스크린 패널의 제조 장치
KR102581723B1 (ko) * 2016-10-31 2023-09-22 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR20050068143A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100276353B1 (ko) 다결정 반도체박막의 제조방법 및 제조장치
US7790341B2 (en) Laser mask and method of crystallization using the same
US7816196B2 (en) Laser mask and crystallization method using the same
US7714331B2 (en) Display device
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR20010030364A (ko) 박막 트랜지스터 및 그 제조 방법
CN100343954C (zh) 晶体硅的制作方法和使用晶体硅的开关器件
KR100753568B1 (ko) 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
CN1574225A (zh) 多晶硅的制作方法和使用多晶硅的开关器件
JP4284272B2 (ja) レーザーマスク、レーザーマスクを利用したレーザー結晶化方法、及び平板表示装置の製造方法
US6847069B2 (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
KR100595457B1 (ko) 마스크 얼라인 구현장치 및 이를 이용한 결정화방법
US6337233B2 (en) Method of manufacturing a polycrystalline silicon layer
KR101016510B1 (ko) 레이저 결정화방법 및 결정화 장치
KR100606447B1 (ko) 최적의 포컬 플레인 결정방법 및 이를 이용한 결정화방법
JP2005276996A (ja) 平面表示装置の製造方法
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14