JP4284272B2 - レーザーマスク、レーザーマスクを利用したレーザー結晶化方法、及び平板表示装置の製造方法 - Google Patents

レーザーマスク、レーザーマスクを利用したレーザー結晶化方法、及び平板表示装置の製造方法 Download PDF

Info

Publication number
JP4284272B2
JP4284272B2 JP2004374583A JP2004374583A JP4284272B2 JP 4284272 B2 JP4284272 B2 JP 4284272B2 JP 2004374583 A JP2004374583 A JP 2004374583A JP 2004374583 A JP2004374583 A JP 2004374583A JP 4284272 B2 JP4284272 B2 JP 4284272B2
Authority
JP
Japan
Prior art keywords
region
laser
thin film
block
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004374583A
Other languages
English (en)
Other versions
JP2005197696A (ja
Inventor
イェサン・ユ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2005197696A publication Critical patent/JP2005197696A/ja
Application granted granted Critical
Publication of JP4284272B2 publication Critical patent/JP4284272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Description

本発明は、レーザーマスク及びこれを利用した結晶化方法に関し、特に、レーザーマスクの形状を改善して、２−ショットが可能であると共に、チャネルオリエンテーションによる素子の不均一を解決するレーザーマスク及びこれを利用した結晶化方法に関する。
最近、情報ディスプレイへの関心が高まり、携帯可能な情報媒体を利用しようとする要求が高まることによって、既存の表示装置であるブラウン管（Cathode Ray Tube；CRT）を代替する、軽量の薄膜型平板表示装置（Flat Panel Display；FPD）に関する研究及び商業化が重点的に行われている。特に、このような平板表示装置のうち液晶表示装置（Liquid Crystal Display；LCD）は、液晶の光学的異方性を利用してイメージを表示する装置であって、解像度、カラー表示及び画質などに優れており、ノートブックやデスクトップモニタなどに活発に適用されている。
前記液晶表示装置に主に用いられる駆動方式である能動マトリックス（Active Matrix；AM）方式は、非晶質シリコン薄膜トランジスタ（Thin Film Transistor；TFT）をスイッチング素子として使用して、画素部の液晶を駆動する方式である。
非晶質シリコン薄膜トランジスタ技術は、１９７９年英国のＬｅＣｏｍｂｅｒらにより概念が確立され、１９８６年に３インチ液晶の携帯用テレビとして実用化され、最近、５０インチ以上の大面積の薄膜トランジスタ液晶表示装置が開発された。
しかしながら、前記非晶質シリコン薄膜トランジスタの電気的移動度（＜１ｃｍ２／Ｖｓｅｃ）としては、１Ｍｈｚ以上の高速動作を要求する周辺回路に利用するには限界がある。これにより、前記非晶質シリコン薄膜トランジスタに比べて電界効果移動度の大きい、多結晶シリコン薄膜トランジスタを利用して、ガラス基板上に画素部と駆動回路部を同時に集積する研究が活発に進行している。
多結晶シリコン薄膜トランジスタ技術は、１９８２年に液晶カラーテレビが開発された以来、カムコーダのような小型モジュールに適用されており、低い感光度及び高い電界効果移動度を有しており、駆動回路を基板に直接製作できるという利点がある。
移動度の増加は、駆動画素数を決定する駆動回路部の動作周波数を向上させることができ、これにより、表示装置の高精細化が容易になる。且つ、画素部の信号電圧の充電時間の減少により伝達信号の歪曲が減り、画質の向上を期待することができる。
一方、このような多結晶シリコン薄膜トランジスタを製作する方法としては、多結晶シリコン薄膜を基板上に直接蒸着する方法、及び基板上に非晶質シリコン薄膜を蒸着した後に熱処理して結晶化する方法などがある。特に、低価のガラス基板を使用するためには、低温工程が要求され、駆動回路部の素子に利用するためには、薄膜トランジスタの電界効果移動度を向上させる方法が要求される。
このとき、非晶質シリコン薄膜を結晶化する熱処理方法としては、固相結晶化（Solid Phase Crystallization；SPC）方法、及びエキシマレーザーアニール（Eximer Laser Annealing；ELA）方法などがある。
前記固相結晶化は、例えば、約６００℃の温度で多結晶シリコン薄膜を形成するための方法であって、ガラス基板上に非晶質シリコン薄膜を形成した後、約６００℃で数時間〜数十時間の間加熱処理を施すことにより、非晶質シリコン薄膜を結晶化する方法である。前記固相結晶化方法により得られた多結晶シリコン薄膜は、通常、数μｍ水準の比較的大きいグレイン（粒径）を有するが、前記グレイン内に欠陥が多く形成されるという欠点がある。このような欠陥は、多結晶シリコン薄膜トランジスタのグレイン境界としては悪くないが、薄膜トランジスタの性能に良くない影響を及ぼすことが知られている。
エキシマレーザーアニール方法は、低温で多結晶シリコン薄膜トランジスタを製造する核心的な方法であって、高いエネルギーを有するレーザービームを、非晶質シリコン薄膜に、数十ｎｓｅｃで瞬間的に照射することにより、前記非晶質シリコン薄膜を結晶化する方法である。非常に短い時間に非晶質シリコンの溶融及び結晶化がなされるので、ガラス基板が全く損傷を受けないという利点がある。
また、エキシマレーザーを利用して製作された多結晶シリコン薄膜は、他の一般的な熱処理方法により製作された多結晶シリコン薄膜より電気的特性が優れているという利点がある。例えば、一般的に、非晶質シリコン薄膜トランジスタの電界効果移動度は、０．１〜０．２ｃｍ２／Ｖｓｅｃ程度で、一般的な熱処理方法により製作された多結晶シリコン薄膜トランジスタの電界効果移動度は、１０〜２０ｃｍ２／Ｖｓｅｃ程度であるのに対し、前記エキシマレーザーを利用して製作された多結晶シリコン薄膜トランジスタは、１００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を有する（IEEE Trans. Electron Devices, vol.３６, no.１２, p.２８６８, １９８９）。
以下、レーザーを利用した結晶化方法について詳細に説明する。
図１５は、照射されるレーザーエネルギー密度に対する結晶化したシリコン薄膜のグレインサイズを示すグラフである。
図に示すように、第１領域Ｉ及び第２領域ＩＩでは、レーザーエネルギー密度が増加するほど、結晶化した多結晶シリコン薄膜のグレインサイズが増加していることが分かる（IEEE Electron Dev. Lett., DEL-７, ２７６, １９８６）。しかしながら、第３領域ＩＩＩ（特定のエネルギー密度Ｅｃ以上のエネルギーが照射される領域）では、結晶化した多結晶シリコン薄膜のグレインサイズが急激に減少することが分かる。
即ち、照射されるレーザーエネルギー密度によってシリコン薄膜の結晶化メカニズムが異なることが分かり、これを詳細に説明すると次のようになる。
図１６〜図１８は、図１５に示したレーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図で、各レーザーエネルギー密度による結晶化過程を順次示している。
このとき、レーザーアニールによる非晶質シリコンの結晶化メカニズムは、レーザー照射条件（レーザーエネルギー密度、照射圧力、基板温度など）、及び非晶質シリコン薄膜の物性的、幾何学的特性（吸収係数、熱伝導度、質量、不純物含有度、厚さなど）など、様々な要因により影響を受ける。
まず、図１６Ａ〜図１６Ｃは、図１５に示すグラフの第１領域Ｉに対するシリコン結晶化メカニズムを順次示す断面図で、前記第１領域Ｉは、部分溶融領域であり、非晶質シリコン薄膜１２は、点線部分まで結晶化がなされ、このとき形成されるグレイン３０のサイズは、数百Å程度である。
即ち、バッファ層１１が形成された基板１０上の非晶質シリコン薄膜１２に第１領域Ｉのレーザーが照射されると、前記非晶質シリコン薄膜１２は溶けるが、レーザービームに直接露出する非晶質シリコン薄膜１２の表面には強いレーザーエネルギーが照射され、非晶質シリコン薄膜１２の下部には相対的に弱いレーザーエネルギーが照射されることによって、非晶質シリコン薄膜１２の一定部分のみが溶融されて部分的な結晶化が起こる。
このとき、レーザー結晶化による結晶成長過程は、第１過程がレーザーの照射による非晶質シリコン表面層の１次溶融で、第２過程が１次溶融層の固相化による潜熱の発生及びこれによる下部層の２次溶融で、第３過程が固相化を通しての結晶成長であり、以下にこのような結晶成長過程について詳細に説明する。
レーザーが照射された非晶質シリコン薄膜は、溶融温度（１０００℃）を上回るようになって液相状態に１次溶融される。次いで、前記１次溶融層は、下部シリコン及び基板との高い温度差が発生して固相核生成及び固相化が発生するまで急激に冷却される。レーザーの照射による溶融層は、固相核生成及び固相化が起こるまで維持され、このような溶融状態は、蒸発が起こらない範囲では、レーザーエネルギー密度が高いほど、または外部への熱放出が少ないほど長い間持続する。また、１次溶融層は、結晶質シリコンの溶融温度（１４００℃）より低い温度（１０００℃）で溶融されるので、前記溶融層は、冷却されて相変化以下の温度に下がる過冷却状態に維持され、このような過冷却状態が大きいほど、即ち、薄膜の溶融温度が低いか、または冷却速度が速いほど、固相化時における核生成率の増加をもたらし、微細な結晶成長をなすようになる。
１次溶融層が冷却されて固相化が開始すると、結晶核を中心に上方に結晶成長がなされ、このとき、１次溶融層の液相から固相への相変化による潜熱が放出されて、固体状態の下部非晶質シリコン薄膜を２次溶融させ、再び固相化を通してのこのような過程が繰り返されて結晶が成長する。このとき、下部の２次溶融層は、１次溶融層に比べて、さらに過冷却された状態で、核生成率が増加して結晶の大きさが小さくなる。
従って、レーザーアニールによる結晶化時に結晶化特性を向上させるためには、固相化による冷却速度を遅らせることが効果的な方法であり、これにより、基板の加熱、二重ビームの照射、バッファ絶縁層の挿入などのように、吸収されたレーザーエネルギーの外部への熱放出を抑制して冷却速度を遅らせる方法を用いることができる。
図１７Ａ〜図１７Ｃは、図１５に示すグラフの第２領域ＩＩに対するシリコン結晶化メカニズムを順次示す断面図で、前記第２領域ＩＩは、準完全溶融領域を示す。
図に示すように、３０００〜４０００Å程度の比較的大きいサイズのグレイン３０Ａ〜３０Ｃを有する多結晶シリコン薄膜が下部バッファ層１１の界面まで形成されている。
即ち、完全な溶融エネルギーでないほぼ完全な溶融エネルギーを非晶質シリコン薄膜１２に照射すると、バッファ層１１と近接した領域まで非晶質シリコン薄膜１２が溶融される。このとき、前記溶融された非晶質シリコン薄膜１２´とバッファ層１１との界面に溶けない固体シード３５が存在して、前記シードが結晶化核として作用して側面成長を誘導することにより、比較的大きいグレイン３０Ａ〜３０Ｃが形成される（J. Appl. Phys.８２,４０８６）。
しかしながら、前記結晶化は、溶けない固体シード３５がバッファ層１１との界面に残っているようなレーザーエネルギーを照射しなければ可能でない方法であるので、製法する手段が非常に狭いという欠点を有する。且つ、前記固体シード３５が不均一に生成されるため、結晶化した多結晶シリコン薄膜のグレイン３０Ａ〜３０Ｃが、互いに異なる結晶化方向、即ち、互いに異なる結晶化特性を有するようになるという欠点を有する。
最後に、図１８Ａ〜図１８Ｃは、図１５に示すグラフの第３領域ＩＩＩに該当する完全溶融領域に対する結晶化メカニズムを示す断面図である。
図に示すように、前記第３領域ＩＩＩに該当するエネルギー密度では、非常に小さいサイズのグレイン３０が不規則に形成されている。
即ち、レーザーエネルギー密度が一定水準（Ｅｃ）以上になるときは、非晶質シリコン薄膜１２に充分なエネルギーが加えられて、前記非晶質シリコン薄膜１２が全て溶融され、グレインに成長することができる固体シードが残らないようになる。その後、強いエネルギーのレーザーの照射により溶融されたシリコン薄膜１２´は、急激な冷却過程を経ながら多数の均一な核３５が生成され、その結果、微細なグレイン３０が形成されるようになる。
一方、前記レーザー結晶化としては、パルス状のレーザーを利用したエキシマレーザーアニール方法が主に用いられるが、近来、グレインを横方向に成長させて結晶化特性を画期的に向上させた順次的横方向結晶化（Sequential Lateral Solidification；SLS）方法が提案されて広く研究されている。
前記順次的横方向結晶化は、グレインが、液相シリコンと固相シリコンとの境界面で、前記境界面に対し垂直方向に成長することを利用したもので（Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol.４５２,９５６〜９５７,１９９７）、レーザーエネルギーの大きさ及びレーザービームの照射範囲を適宜調節して、グレインを所定の長さだけ側面成長させることにより、シリコングレインのサイズを向上させることができる結晶化方法である。
このような順次的横方向結晶化は、横方向結晶化の一例であり、以下に前記横方向結晶化に対する結晶化メカニズムについて図を参照して説明する。
図１９Ａ〜図１９Ｃは、一般的な横方向結晶化による結晶化過程を順次示す断面図である。
まず、図１９Ａに示すように、非晶質シリコン薄膜１１２が完全に溶融されるエネルギー密度以上（即ち、前述の図１５における第３領域ＩＩＩ）のレーザーが照射されると、前記レーザーの照射を受けた部分の非晶質シリコン薄膜１１２は、完全に溶融される。
このとき、レーザーが照射される照射領域と照射されない非照射領域とは、予めパターン化されたマスクを利用することで可能になる。
このとき、図１９Ｂ及び図１９Ｃに示すように、非晶質シリコン薄膜１１２に充分なエネルギーのレーザーが照射されるため、前記非晶質シリコン薄膜１１２を完全に溶かすが、一定の間隔のビームを用いて溶かすため、レーザーが照射されない非照射領域のシリコン薄膜１１２と溶融されたシリコン薄膜１１２´との境界面に存在する固相シリコンを核として結晶が成長するようになる。
即ち、レーザーエネルギーの照射が終わった直後から、溶融されたシリコン薄膜１１２´は、左右面、即ち、レーザーが照射されない非照射領域を通して冷却されるようになる。これは、シリコン薄膜１１２、１１２´下部のバッファ層１１１またはガラス基板１１０より、左右面の固相非晶質シリコン薄膜１１２がさらに大きな熱伝導度を有するためである。
従って、溶融されたシリコン薄膜１１２´は、中央部より左右の固相と液相との界面で優先的に核形成温度に到達し、その部分で結晶核が形成される。結晶核が形成された後は、温度の低い側から高い側に、即ち、界面から中央部にグレイン１３０Ａ、１３０Ｂの横方向成長が起こる。
このような側面結晶成長により、大きいグレイン１３０Ａ、１３０Ｂが形成され、且つ、第３領域ＩＩＩのエネルギーで工程を進行するので、製造手段が広いという利点を有する。
しかしながら、このような順次的横方向結晶化においては、グレインのサイズを増加させるために、マスクまたはステージを複数回繰り返して微少移動させて結晶化を進行させるため、所望の領域全体に対し結晶化をなすためには、結晶化に多大な時間を要し、これにより、全体工程時間が増加して工程収率が減少するという問題点があった。
本発明は、このような問題を解決するためのもので、従来に比べて同面積に対する結晶化をさらに迅速に進行させることにより、生産収率を向上させることができるレーザーマスク及びこれを利用した結晶化方法を提供することを目的とする。
また、本発明の他の目的は、所定のパターンを有するスリットを第１のブロックに設定し、第２のブロックには、前記パターンの逆形状に構成した２−ブロックマスクを適用して、２−ショットのレーザー結晶化を進行させることにより、チャネルオリエンテーションによる素子の不均一を解決することができるレーザーマスク及びこれを利用した結晶化方法を提供することにある。
また、本発明のさらに他の目的は、前述の均一な結晶化特性を有するシリコン薄膜を用いて製作した平板表示装置及びその製造方法を提供することにある。
このような目的を達成するために、本発明によるレーザーマスクは、第１のブロックと第２のブロックの２つのブロックにより構成され、前記第１のブロックに形成された基準パターンと、前記第２のブロックに形成された、前記基準パターンの反転パターンとを含み、前記基準パターンは、複数の第１透過領域と１つの第１遮断領域とから構成され、前記反転パターンは、複数の第２遮断領域と１つの第２透過領域とから構成される。
そして、本発明によるレーザー結晶化方法は、第１のブロックに形成された基準パターンと、第２のブロックに形成された、前記基準パターンの反転パターンとを含み、前記基準パターンは、複数の第１透過領域と１つの第１遮断領域とから構成され、前記反転パターンは、複数の第２遮断領域と１つの第２透過領域とから構成されるレーザーマスクを用いた結晶化方法であって、シリコン薄膜が形成された基板を提供する段階と、前記シリコン薄膜の所定領域上に、前記レーザーマスクの前記第１のブロックを位置させ、前記第１のブロックを通して１次レーザービームを照射して１次結晶化領域を形成する段階と、前記レーザーマスクまたは基板を、前記照射されたシリコン薄膜の所定領域上に前記レーザーマスクの第２のブロックが位置するように移動させ、前記第２のブロックを通して２次レーザービームを照射して２次結晶化領域を形成する段階とを含み、前記１次レーザービームが照射される領域と前記２次レーザービームが照射される領域とはオーバーラップしない。
また、スイッチング素子として薄膜トランジスタを含む本発明による平板表示装置の製造方法は、シリコン薄膜が形成された基板を提供する段階と、前記薄膜トランジスタのアクティブ層を形成するために、第１のブロックと第２のブロックの２つのブロックにより構成され、前記第１のブロックに形成された基準パターンと、前記第２のブロックに形成された、前記基準パターンの反転パターンとを含み、前記基準パターンは、複数の第１透過領域と１つの第１遮断領域とから構成され、前記反転パターンは、複数の第２遮断領域と１つの第２透過領域とから構成されるレーザーマスクを用いて、前記シリコン薄膜を多結晶シリコン薄膜に結晶化する段階とを含み、前記シリコン薄膜を多結晶シリコン薄膜に結晶化する段階は、前記シリコン薄膜の所定領域上に、前記レーザーマスクの第１のブロックを位置させ、前記第１のブロックを通して１次レーザービームを照射して１次結晶化領域を形成する段階と、前記レーザーマスクまたは基板を、前記照射されたシリコン薄膜の所定領域上に前記レーザーマスクの第２のブロックが位置するように移動させ、前記第２のブロックを通して２次レーザービームを照射して２次結晶化領域を形成する段階とをさらに含み、前記１次レーザービームが照射される領域と前記２次レーザービームが照射される領域とはオーバーラップしない。
本発明によるレーザーマスク及びこれを利用した結晶化方法においては、所定のパターンを有するスリットを第１のブロックに設定し、前記パターンの逆形状に構成された反転パターンを第２のブロックに設定してレーザーマスクを形成した後、２−ショットで結晶化を進行させることによって、Ｘ−オーバーラップ及びＹ−オーバーラップが除去されると共に、均一に結晶化した多結晶シリコン薄膜が得られる。
また、このような均一な結晶化特性を有する多結晶シリコン薄膜を利用して平板表示装置を製作する場合は、均一な素子特性が得られ、これにより、前記平板表示装置の信頼性が向上するという効果が得られる。
また、本発明は、２−ショットで基板の全面を結晶化することができるので、収率の向上及びそれによる製造費用の削減を図ることができるという効果が得られる。
以下、本発明について詳細に説明する。
図１Ａは、本発明の順次的横方向結晶化に使用されるレーザーマスクを示す例示図で、一般的な結晶化工程に比べて結晶化時間を短縮できるように設計されたマスクを示す。
図に示すように、レーザーマスク２７０は、縦方向及び横方向に所定の長さを有する矩形状の透過領域２７３を有するスリット状のパターン２７５を含んでいる。
前記レーザーマスク２７０は、光を透過させる矩形状の２つの透過領域２７３と、光を遮断する遮断領域２７４とからなり、前記スリット２７５の透過領域２７３を透過したレーザービームは、透過領域２７３の形状（即ち、矩形）に従って、所定のシリコン薄膜を結晶化する。
しかしながら、図１Ｂに示すように、このように結晶化したシリコン薄膜のエッジ部Ｅは、レーザービームの回折により、実質的にマスクパターン、即ち、スリット２７５状に結晶化することなくラウンド状を有するようになるが、以下にこれを詳細に説明する。
参考として、図１Ｂにおいて、結晶化したシリコン薄膜のエッジ部Ｅ内の点線は、前記結晶化に使用されたレーザーマスク２７０のスリット２７５の形状を示している。
図２は、図１Ｂに示す結晶化したシリコン薄膜のエッジ部Ｅを拡大して示す平面図で、図に示すように、前記エッジ部Ｅの中央であるＡ領域には、シリコン薄膜を十分に溶かす程度の完全溶融エネルギーが照射されて、スリット２７５と類似した形状に結晶化パターンが形成されるが、前記エッジ部Ｅの角部であるＢ領域に対応するスリット２７５のエッジ部には、レーザービームの回折によりシリコン薄膜を十分に溶かすことができる部分溶融エネルギー以下のレーザービームが照射されることとなり、結果的に、エッジ部Ｅは、凸状のラウンド状を有するようになる。
これは、前記ラウンド状を有する結晶化したシリコン薄膜のエッジ部Ｅにおけるグレインが、前記ラウンド状に溶融された境界面に位置した非晶質シリコン薄膜を核として成長するので、第１グレイン２３０Ａと異なる方向に成長した第２グレイン２３０Ｂが形成されるためである。即ち、前記第２グレイン２３０Ｂは、第１グレイン２３０Ａと異なる結晶化特性を有し、その結果、結晶化したシリコン薄膜内に不連続的な領域が存在するようになる。
このとき、前記結晶化したシリコン薄膜の凸状のエッジ部Ｅである不連続領域は、その幅Ｗだけ異なる結晶化特性を有するので、前記シリコン薄膜を液晶表示素子に適用するためには、前記不連続領域の幅Ｗを減らすことが重要である。
以下、このようなマスクを利用してシリコン薄膜を結晶化する結晶化工程を説明する。
図３Ａ〜図３Ｃは、図１Ａに示すレーザーマスク２７０を用いてシリコン薄膜を結晶化する過程を順次示す平面図である。
まず、図３Ａに示すように、前述の図１Ａに示すレーザーマスク２７０を基板２１０上に位置させ１次レーザービームを照射して、前記基板２１０上に蒸着された非晶質シリコン薄膜２１２の結晶化を進行させる。
このとき、結晶化する領域は、前記レーザーマスク２７０の透過領域２７３に対応する部分であり、レーザーマスク２７０の透過領域が２つであると、結晶化領域も、横方向に所定の長さを有するように２つ形成される。
即ち、矩形状のスリット２７５が形成されているレーザーマスク２７０を適用して、基板２１０の表面に１次レーザービームを照射すると、前記スリット２７５を通してレーザーが照射されたシリコン薄膜は、上下境界面に位置した非晶質シリコン薄膜２１２を核として横方向に成長した第１グレイン２３０Ａを有するようになる。
このとき、前記結晶化したシリコン薄膜２１２´のエッジ部は、前述したように、レーザービームの回折により、実質的にマスクパターン、即ち、スリット２７５の形状に結晶化することなくラウンド状を有するようになるが、前記ラウンド状を有する結晶化したシリコン薄膜２１２´のエッジ部では、前記ラウンド状に溶融された境界面に位置した非晶質シリコン薄膜２１２を核として成長するので、前記第１グレイン２３０Ａと異なる方向に成長した第２グレイン２３０Ｂが形成される。
即ち、前記第２グレイン２３０Ｂは、第１グレイン２３０Ａと異なる結晶化特性を有し、結晶化したシリコン薄膜に不連続的な領域が存在するようになる。
このような１次結晶化が完了すると、前記基板２１０が載置されたステージ（図示せず）またはレーザーマスク２７０を、前記レーザーマスク２７０パターン（即ち、スリット２７５パターン）の横方向の長さより短く移動させた後、２次レーザービームを照射して、連続的にＸ軸方向への結晶化を進行させる。
例えば、前記レーザーマスク２７０をＸ軸方向に移動させて、前記スリット２７５パターンが結晶化したシリコン薄膜２１２´の不連続領域２８０に重なるようにし、基板２１０の表面に２次レーザービームを照射すると、図３Ｂに示すように、１次結晶化により結晶化したシリコン薄膜２１２´パターンと同一の２次結晶化パターン２１２´´が、前記１次結晶化シリコン薄膜２１２´の不連続領域２８０と重なるようにＸ軸方向に形成される。
その後、前記基板２１０の表面に同様の方法で３次レーザービームを照射すると、前記２次結晶化により結晶化したシリコン薄膜２１２´´パターンと同一の３次結晶化パターン２１２´´´が、前記２次結晶化シリコン薄膜２１２´´の不連続領域２８０と重なるように形成される。
このとき、前記不連続領域２８０の幅Ｗが広いほど、次のショットのためのレーザービームのオーバーラップ領域が広くなり、その結果、全体結晶化時間が増加するという問題点が発生する。前記結晶化したシリコン薄膜２１２´、２１２´´、２１２´´´の不連続領域２８０は、互いに異なる結晶化特性を有し、且つ、前記不連続領域２８０周囲のシリコン薄膜２１２は、結晶化することなく非晶質状態で残っているため、次のショットは、前記不連続領域２８０が重なるようにオーバーラップさせるべきである。
次いで、前述の方法によるＸ軸方向への結晶化が完了すると、前記レーザーマスク２７０またはステージをＹ軸方向に（ステージを移動させる場合は−Ｙ軸方向に）所定距離移動させる。
その後、図３Ｃに示すように、１次結晶化工程が終わった部分から、再びＸ軸方向へのレーザー照射工程を進行する。
前述の結晶化を繰り返して進行させると、多結晶シリコン薄膜は、定常状態のグレインを有する複数の第１領域Ｐ１と、これらの第１領域Ｐ１間に存在し、結晶化特性が異なる不連続領域である第２領域Ｐ２とが存在するようになるという問題点がある。
このとき、前記不連続領域周囲のシリコン薄膜は、結晶化することなく非晶質シリコン状態で残っているため、次のショットは、前記不連続領域が重なるようにオーバーラップさせるべきである。一方、前記不連続領域が重なったオーバーラップ領域（即ち、Ｘ−オーバーラップ領域）は、前述のレーザー結晶化工程によるショットマークで、液晶表示装置や有機ＥＬ（Organic Light Emitting Diodes；OLED）の素子への適用時に画質不良や素子の特性不均一をもたらすという問題を発生させる。
一方、前記の結晶化には適用していないが、前記グレインをＹ軸方向に成長させてグレインサイズを増加させるために、マスクをＹ軸方向にオーバーラップさせて繰り返して結晶化を進行させることもできるが、このとき、Ｙ軸方向へのオーバーラップ領域（即ち、Ｙ−オーバーラップ）によるショットマークが問題となり得る。
また、前述の結晶化特性の不均一の問題は、前述した移行方式を利用するレーザーマスクパターンだけでなく、シングルスキャン方式のレーザーマスクの場合にも重要な問題となっている。
特に、前述したような結晶化特性の不均一は、前記結晶化したシリコン薄膜により製作される薄膜トランジスタにおいて、チャネルオリエンテーション（即ち、チャネルが形成される方向）による素子特性の不均一をもたらし、その結果、液晶表示装置の画質を低下させるという問題点があった。
従って、本発明においては、所定形状のスリットパターンを、レーザーマスクに２つのブロックに分けて構成し、前記パターンの反復性を利用して、レーザービームを２−ショットで照射するが、このとき、前記２−ショットにより結晶化したシリコン薄膜は、前記パターンの周期性により、Ｘ−オーバーラップ及びＹ−オーバーラップなしに全面が結晶化するようになる。
即ち、本発明によるレーザーマスクにおいては、第１のブロックに、所定のパターン（規則性を有するものでも不規則性を有するものでも良い）を有するスリットを設定し、第２のブロックには、前記パターンの逆形状になるようにパターンを設定することにより、２−ショットのレーザー結晶化により全面が結晶化し、その結果、シリコン薄膜は、放射状のグレインを有し、均一な結晶化特性を有する多結晶シリコン薄膜に結晶化するようになる。これにより、前記均一に結晶化したシリコン薄膜を利用して素子を製作することにより、前述したようなチャネルオリエンテーションによる素子の不均一を解決することができる。
以下、添付の図面を参照して、本発明によるレーザーマスク及びこれを利用した結晶化方法の好ましい実施形態を詳細に説明する。
本発明においては、前述した２−ブロックマスクを構成するとき、第１のブロック（または、第２のブロック）に、規則性を有するパターンを構成することもでき、不規則性を有するパターンを構成することもできるが、まず、スリットパターンが規則的に構成されたレーザーマスクについて説明する。
図４は、本発明の第１実施形態によるレーザーマスクに周期性を有するパターンを構成する方法を示す例示図である。本実施形態のレーザーマスクは、規則性を有する２つのパターンに区分される２−ブロックにより構成することができる。
図に示すように、本実施形態は、２−ショットによりシリコン薄膜の全面が結晶化するように２つのパターンを構成する際に、レーザーマスクを大きく２つに分け、第１のブロックには、Ａ位置を有するレーザービーム通過領域（即ち、円形状のマスクパターン）３７５Ａを形成し、第２のブロックには、前記Ａ位置を除いた残り領域をビーム通過領域として構成し、２−ショットで結晶化を進行させる。
ここで、本発明の核心は、前述したように、第１のブロックには所定形状のスリットパターンを設定し、第２のブロックには前記パターンの逆形状に構成されたパターンを設定することにあり、図に示す第１実施形態のように、規則性を有するＡ位置のマスクパターン３７５Ａを第１のブロックに構成することは、単に一例に過ぎず、本発明はこれに限定されない。
一方、前記隣接する３つのＡ位置のビーム通過領域、即ち、マスクパターン３７５Ａの中心は正三角形をなし、このとき、これらのＡ位置のマスクパターン３７５Ａの中心は、それぞれ前記正三角形の３つの頂点に位置するが、前述したように、本発明はこれに限定されず、前記Ａ位置のマスクパターン３７５Ａが形成される位置に関係なく、第２のブロックに前記Ａ位置のマスクパターン３７５Ａを除いた残り領域をマスクパターンとして構成すれば良い。
一方、前記ビーム通過領域、即ち、Ａ位置のマスクパターン３７５Ａは、本発明によってショットマークなしに２−ショットにより全ての領域が結晶化するために、前記Ａ位置のマスクパターン３７５Ａのサイズと、隣接するＡ位置のマスクパターン３７５Ａとの隔間は、所定の関係式を満足すべきであるが、これを図に基づいて説明する。
図５は、図４において、本実施形態の規則性を有するレーザーマスクのビーム通過領域の大きさを示す例示図で、円形状を有するＡ位置のビーム通過領域を示している。
図に示すように、前記Ａ位置のビーム通過領域３７５Ａの半径をＲとし、前記ビーム通過領域３７５Ａの中心間の距離をＬとすると、前記ビーム通過領域３７５Ａの半径Ｒは、全体領域を２−ショットで結晶化するために次の数式を満足すべきである。
Ｒ＜Ｌ／２ （１）
即ち、Ａ位置のビーム通過領域、即ち、マスクパターン３７５Ａは、その半径Ｒが、隣接するＡ位置のマスクパターン３７５Ａが互いに接触する条件であるＬ／２より小さければ良い。
その理由は、本実施形態の規則性を有するレーザーマスクは、前述したように、第２のブロックに前記Ａ位置のマスクパターン３７５Ａを除いた残り領域を構成するため、本実施形態のビーム通過領域３７５Ａが有し得る大きさの最大値である、隣接するＡ位置のマスクパターン３７５Ａが互いに接触する条件であるＬ／２より小さければ、２−ショットにより全面積を結晶化することができるからである。
一方、このように構成された円形状及びその逆形状から構成されたマスクパターンを、２つのブロックに分けてレーザーマスクに適用して、２−ショットで結晶化すると、チャネルオリエンテーションに関係なく、均一な結晶質シリコン薄膜が得られるが、以下にこれを詳細に説明する。
図６Ａ及び図６Ｂは、図４に示すパターン構成方法により製作した２−ブロックレーザーマスクの一部を各ブロック別に示す例示図で、第１のブロック４８０´には、Ａ位置を有するマスクパターン４７５Ａ（以下、基準パターンという）を構成し、第２のブロック４８０´´には、前記第１のブロック４８０´に構成された基準パターン４７５Ａの逆形状にデザインしたマスクパターン４７５Ｂ（以下、反転パターンという）を構成した場合を示している。
このとき、本実施形態においては、図４に示すパターン構成方法により、第１のブロック４８０´に、基準パターンとしてＡ位置のマスクパターン４７５Ａを構成したが、前述したように、本発明はこれに限定されず、位置に関係なくマスクパターンを構成することができる。
一方、図に示すように、前記第１のブロック４８０´は、円形状の光を透過させる複数の第１透過領域４７３Ａと、光を遮断する第１遮断領域４７４Ａとからなり、前記第２のブロック４８０´´は、前記第１のブロック４８０´に形成されたパターンの逆形状を有する、即ち、前記第１遮断領域４７４Ａに対応して（即ち、逆形状の）光を透過させる第２透過領域４７３Ｂと、前記第１透過領域４７３Ａに対応して光を遮断する第２遮断領域４７４Ｂとからなる。
このとき、図においては、前記第１透過領域４７３Ａ及び第２遮断領域４７４Ｂが円形状のスリットにより構成されているが、本発明はこれに限定されず、正三角形、正四角形、正六角形、正八角形などのような正多角形状に構成することができる。
また、図においては、前記円形状のスリットが全て同一の大きさを有するように構成されているが、本発明はこれに限定されず、前記円形状のスリットが必ず同一の大きさを有する必要はない。
一方、図７Ａ及び図７Ｂは、それぞれ図６Ａ及び図６Ｂに示すレーザーマスクを順に適用して、シリコン薄膜を結晶化する過程を順次示す例示図で、前述したような２−ブロックマスクを使用して結晶化した結果、シリコン薄膜の全面が均一に結晶化する。
まず、図７Ａに示すように、図６Ａの第１のブロック４８０´を適用して基板４１０に１次結晶化を進行させると、前記第１のブロック４８０´に形成された基準パターン４７５Ａを通して（即ち、前記マスクパターン４７５Ａの第１透過領域４７３Ａを通して）レーザーが照射されたシリコン薄膜４１２は、円周の境界面に位置した非晶質シリコン薄膜４１２を核として、円形状の基準パターン４７５Ａの中心側に結晶が成長し、放射状のグレインを有する１次結晶である多結晶シリコン薄膜４１２´が形成される。
一方、１次結晶化により結晶化する領域は、前記マスクの第１透過領域４７３Ａに対応する部分であり、マスクの透過領域が７つであると、結晶化領域も、円形状を有する７つの多結晶シリコン薄膜４１２´が形成されるようになる。
前記１次結晶化が完了すると、前記１次多結晶シリコン薄膜４１２´が形成された基板４１０に図６Ｂの第２のブロック４８０´´を適用して、２次レーザービームを照射して２次結晶化を進行させる。
このとき、前記２次結晶化は、反転パターン４７５Ｂが形成された第２のブロック４８０´´を１次結晶化したシリコン薄膜４１２´上に適用して進行するが、前記結晶化の結果、図７Ｂに示すように、１次結晶化により結晶化したシリコン薄膜４１２´パターンの円周を開始点として（即ち、結晶成長のシードとして）、前記円形状に結晶化したシリコン薄膜の外部方向に結晶が成長して、２次結晶である多結晶シリコン薄膜４１２´´が形成される。
このとき、本実施形態に使用された前記２−ブロックマスク４８０´、４８０″は、パターン４７５Ａ、４７５Ｂが規則性を有するように形成されており、図に示すように、前記１次結晶化したシリコン薄膜４１２´を中心に、正六角形状のグレイン境界４９０が形成されるようになる。
このように規則性を有する２−ブロックからなるマスクを適用して、２−ショット結晶化を進行させた結果、図に示すように、基板４１０の全領域のシリコン薄膜４１２が、Ｘ−オーバーラップ及びＹ−オーバーラップなしに、即ち、ショットマークなしに結晶化する。
且つ、このように結晶化したシリコン薄膜４１２´、４１２´´は、前記パターン４７５Ａ、４７５Ｂが規則性を有しており、全領域で同一のグレイン境界４９０を有する、即ち、均一な結晶化特性を有する薄膜として結晶化するようになる。
以下、前述のマスクパターンを構成する方法を用いて設計したレーザーマスクについて説明する。
図８は、本発明の第１実施形態によるレーザーマスクを構成する方法を示す例示図である。図に示すように、第１のブロック５８０´には、前述した基準パターン５７５Ａを位置させ、第２のブロック５８０´´には、前記基準パターン５７５Ａの反転パターン５７５Ｂを位置させる。
このとき、前記マスクパターン５７５Ａ、５７５Ｂは、図４に示す第１実施形態のパターン構成方法によって、マスクにブロック５８０´と５８０´´とを個別に設定するが、第１のブロック５８０´には、円形状の第１透過領域５７３Ａが、前述したように正六角形状に位置しており、第２のブロック５８０´´には、前記第１遮断領域５７４Ａの逆形状を有する第２遮断領域５７４Ｂが、前記第１透過領域５７３Ａと同一の正六角形状に位置している。
しかしながら、本発明は、このような規則性により制限されるものではなく、前記実施形態は、本発明の規則性を有するレーザーマスクを構成する一例に過ぎず、後述する本発明の不規則性を有するレーザーマスクは、このような規則性により制限されることはない。
一方、本実施形態のレーザーマスクは、第１のブロック５８０´に基準パターン５７５Ａを位置させ、第２のブロック５８０´´には前記基準パターンの反転パターン５７５Ｂを位置させて構成したが、前記第１のブロック５８０´に反転パターン５７５Ｂを位置させ、第２のブロック５８０´´に基準パターン５７５Ａを位置させて構成することもできる。即ち、本発明の２−ブロックマスクにおいて、前記各ブロック間の順序は任意的なものであり、前記順序に関係なく、１つのブロックには基準パターンを、他の１つのブロックには前記基準パターンの反転パターンを位置させて構成して、２−ショットで結晶化すれば良い。
一方、前記ブロック５８０´、５８０´´は、Ｘ軸方向のステッピングのための移動距離（即ち、Ｘ−ステップ距離Ｄｘ）、及びＹ軸方向のステッピングのための移動距離（即ち、Ｙ−ステップ距離Ｄｙ）の基準となり得るが、このとき、前記Ｘ−ステッピングのためのＸ−ステップ距離Ｄｘは、Ｘ軸方向への２−ショットのためのマスクまたはステージの移動距離を意味し、前記Ｙ−ステッピングのためのＹ−ステップ距離Ｄｙは、Ｘ軸方向へのレーザービームの照射を完了した後、基板のＹ軸方向への結晶化を進行させるためのＹ軸方向へのマスクまたはステージの移動距離を意味する。
且つ、前記Ｘ−ステッピングのためのＸ−ステップ距離Ｄｘ、及びＹ−ステッピングのためのＹ−ステップ距離Ｄｙは、それぞれＸ−オーバーラップ及びＹ−オーバーラップをなくすために、前記ブロック５８０´、５８０´´が有する周期性を考慮して設定される。
以下、前述の特徴を有するようにパターンが構成されたマスクについて説明する。図９は、図８に示すレーザーマスク構成方法により製作したレーザーマスクを示す例示図で、前述したように、前記実施形態によるマスク構成方法により構成したレーザーマスクの一部を示している。
図に示すように、前記レーザーマスク５７０は、第１透過領域５７３Ａ及び第１遮断領域５７４Ａからなる基準パターン５７５Ａと、第２透過領域５７３Ｂ及び第２遮断領域５７４Ｂからなる反転パターン５７５Ｂとが位置している。
このとき、前記２つのブロックにより構成されるレーザーマスク５７０は、一定の規則性を有して形成されたマスクパターン５７５Ａ及び５７５Ｂの透過領域５７３Ａ及び５７３Ｂを除いた遮断領域５７４Ａ及び５７４Ｂに入射する全てのレーザービームを遮断する役割をし、前記レーザーマスク５７０の材質としては、レーザービームの遮断効果が優れ、反射率の良いアルミニウム系の金属を使用することができる。
一方、図に示す２−ブロックにより構成されたレーザーマスク５７０は、前述した実施形態（特に、図８に示すブロックの境界領域）と異なる形状を有するが、これは、前記第２のブロック５８０´´に位置した反転パターン５７５Ｂの第２透過領域５７３Ｂの形状を考慮してレーザーマスク５７０を製作すべきであるためである。即ち、前記反転パターン５７５Ｂの第２透過領域５７３Ｂは、その形状のままマスクの境界を形成することができないため、これを考慮して、マスクの境界領域に、図に示すように所定の遮断領域を形成すべきである。
以下、このようなレーザーマスクを利用してシリコン薄膜を結晶化する過程を説明する。このとき、結晶化する過程は、図７Ａ及び図７Ｂで説明したような順序で進行し、これに基づいてＸ軸及びＹ軸方向への結晶化を説明する。
まず、非晶質シリコンが蒸着されている基板上に、前述の図８または図９に示すレーザーマスクを適用して、１次結晶化を進行させる。
このとき、照射されるレーザーは、前述した完全溶融領域のエネルギー密度を有するレーザーで、前記レーザービームの照射を受けた前記非晶質シリコン薄膜は、円周の境界面に位置した非晶質シリコン薄膜を核として円の中心に結晶が成長し、その結果、放射状のグレインを有する１次結晶である多結晶シリコン薄膜が形成される。
前記１次結晶化が完了すると、前記基板が載置されたステージまたはマスクを、前述したＸ−ステップ距離ＤｘだけＸ軸方向に移動した後、２次レーザービームを照射する。
このとき、前記２次レーザービームの照射による２次結晶化は、前記１次結晶化により結晶化したシリコン薄膜を結晶成長のシードとして結晶化が進行することによって、前述したように、前記１次結晶化したシリコン薄膜を中心に、正六角形状のグレイン境界を有する均一な多結晶シリコン薄膜が形成されるようになる。
一方、このような結晶化過程をＸ軸方向に繰り返して進行させて、前記Ｘ軸方向へのレーザーショットが全て行われると、前記マスクまたはステージをＹ軸方向に（ステージを移動する場合は−Ｙ軸方向に）所定の距離（即ち、Ｙ−ステップ距離Ｄｙ）だけ移動した後、前記Ｘ軸方向の結晶化工程が終わった部分から開始して、−Ｘ軸方向への結晶化工程を進行させる。
その後、前述の方法を繰り返してＸ軸及びＹ軸方向への結晶化を進行させると、任意の領域全体に対し結晶化が完了する。
一方、前述のレーザーマスク及びこれを利用した結晶化方法においては、図４または図８に示す第１実施形態による正六角形状を有する基準パターンを例えて説明しているが、本発明はこれに限定されず、図１０に示すように、正四角形状に基準パターンを位置させてマスクを構成することもできる。
即ち、図１０は、本発明の第２実施形態によるレーザーマスクを示す例示図で、図に示すように、第１のブロック６８０´には、円形状の第１透過領域６７３Ａと第１遮断領域６７４Ａとからなる正四角形状（詳しくは、前記複数の第１透過領域６７３Ａが集まってなす形状）の基準パターン６７５Ａが位置し、第２のブロック６８０´´には、前記基準パターン６７５Ａの逆形状を有する、即ち、前記第１透過領域６７３Ａの逆形状を有する第２遮断領域６７４Ｂと前記第１遮断領域６７４Ａの逆形状である円形状の第２透過領域６７３Ｂとからなる反転パターン６７５Ｂが位置している。
このとき、図においては、前記第１透過領域６７３Ａ及び第２遮断領域６７４Ｂが円形状のスリットにより構成されているが、前述したように、本発明はこれに限定されず、正三角形、正四角形、正六角形、正八角形などのような正多角形状に構成することができる。
且つ、前記円形状の第１透過領域６７３Ａ及び第２遮断領域６７４Ｂは、全て同一の大きさを有する必要はない。
以上、規則性を有する基準パターンとこれに対応する反転パターンとから構成された２−ブロックレーザーマスクについて説明したが、本発明はこれに限定されず、不規則的に位置した基準パターンとこれに対応する反転パターンとから構成された２−ブロックレーザーマスクにも適用可能であり、これを、図１１を参照して説明する。
図１１は、本発明の第３実施形態による不規則性を有するレーザーマスクを示す例示図で、図に示すように、前記レーザーマスク７７０は、円形状の第１透過領域７７３Ａ及び第１遮断領域７７４Ａからなる基準パターン７７５Ａが位置する第１のブロック７８０´と、前記第１透過領域７７３Ａの逆形状を有する第２遮断領域７７４Ｂ及び前記第１遮断領域７７４Ａの逆形状である円形状の第２透過領域７７３Ｂからなる反転パターン７７５Ｂが位置する第２のブロック７８０´´とから構成されている。
このとき、前記第１透過領域７７３Ａ及び第２遮断領域７７４Ｂは、前述した第２実施形態とは異なって、その大きさ及び形成位置が異なるように、即ち、不規則的に構成されるが、これを利用して２−ショットで結晶化を進行させることによって、前述した第１及び第２実施形態と同様に、基板の全面に対し均一に結晶化したシリコン薄膜が得られる。
即ち、本発明の２−ショットレーザー結晶化方法は、これに利用される２−ブロックレーザーマスクに構成されるパターンの形状及び位置に関係なく、即ち、規則的でなくても適用可能であり、これにより、シリコン薄膜は、２−ショットにより全面が結晶化するようになる。
一方、図１２は、本発明のレーザー結晶化のためのレーザー結晶化エネルギー領域を示すグラフで、ドットパターンの直径が５μｍのレーザーマスクに対するレーザー結晶化エネルギー領域を示している。
このとき、図１２のグラフは、前記第１実施形態の正六角形パターンのマスクを使用して得た結果であるが、前記第２及び第３実施形態においても同一の結果が得られるはずである。
図に示すように、レーザーマスクのドットパターンの直径が５μｍの場合は、レーザーエネルギーが１１００ｍＪ／ｃｍ２以上では、下部に結晶化したパターンが５μｍ以上可能であることを示し、約１３００ｍＪ／ｃｍ２では、結晶化した薄膜のドットの直径が５．４μｍに増加したことが分かる。
即ち、ステージまたはマスクをＸ軸またはＹ軸方向に移動時、０．４μｍの２倍の０．８μｍ以下のアライン誤差が発生しても、本発明の２−ショット結晶化により基板の全面が結晶化するようになる。
例えば、約１３００ｍＪ／ｃｍ２のレーザーエネルギーの場合は、第１のブロックにおいて、マスクの基準パターンよりも０．４μｍ分だけ大きな結晶化パターンが得られ、その後、第２のブロックにおいても、マスクの基準パターンよりも０．４μｍ分だけ大きな結晶化パターンが得られるため、各ショット間にステージまたはマスクのアライメント誤差が０．８μｍ以下であると、本発明の２−ショット結晶化工程が可能である。
以下、本発明により結晶化特性が向上したシリコン薄膜を利用して液晶表示素子を製作する方法を説明する。
まず、図１３は、一般的な液晶表示パネルの構造を概略的に示す平面図で、アレイ基板に駆動回路部を集積させた駆動回路一体型液晶表示パネルを示している。
図に示すように、駆動回路一体型液晶表示パネルは、アレイ基板８２０と、カラーフィルタ基板８３０と、前記アレイ基板８２０とカラーフィルタ基板８３０との間に形成された液晶層（図示せず）とからなっている。
前記アレイ基板８２０は、複数の単位画素がマトリックス状に配列された画像表示領域の画素部８２５と、前記画素部８２５の外郭に位置したゲート駆動回路部８２４及びデータ駆動回路部８２３により構成された駆動回路部とからなっている。
このとき、図には示していないが、前記アレイ基板８２０の画素部８２５は、基板８２０上に縦横に配列されて複数の画素領域を定義する複数のゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成されたスイッチング素子の薄膜トランジスタと、前記画素領域に形成された画素電極とから構成される。
前記薄膜トランジスタは、画素電極に信号電圧を印加及び遮断するスイッチング素子であり、電界によって電流の流れを調節する一種の電界効果トランジスタ（Field Effect Transistor；FET）である。
一方、アレイ基板８２０の駆動回路部８２３、８２４は、カラーフィルタ基板８３０に比べて突出した、前記アレイ基板８２０の長辺の一辺にデータ駆動回路部８２３が位置し、前記アレイ基板８２０の短辺の一辺にゲート駆動回路部８２４が位置する。
このとき、前記ゲート駆動回路部８２４及びデータ駆動回路部８２３は、入力される信号を適宜出力させるために、インバータであるＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造の薄膜トランジスタを用いる。
参考として、前記ＣＭＯＳは、高速信号処理が要求される駆動回路部の薄膜トランジスタに用いられるＭＯＳ構造からなる集積回路の一種で、Ｐチャネル及びＮチャネルのトランジスタを必要とし、速度及び密度の特性は、ＮＭＯＳとＰＭＯＳとの中間形態を示す。
前記ゲート駆動回路部８２４及びデータ駆動回路部８２３は、それぞれゲートライン及びデータラインを介して画素電極に走査信号及びデータ信号を供給するための回路であって、外部信号入力端（図示せず）に接続されており、前記外部信号入力端を通して入力される外部信号を調節して前記画素電極に出力する役割をする。
一方、図には示していないが、前記カラーフィルタ基板８３０の画像表示領域８２５には、カラーを実現するカラーフィルタと、前記アレイ基板８２０に形成された画素電極の対向電極である共通電極が形成されている。
このように構成された前記アレイ基板８２０とカラーフィルタ基板８３０とは、スペーサにより所定間隔離隔するようにセルギャップが設けられ、画像表示領域の外郭に形成されたシールパターンにより貼り合わされて、単位液晶表示パネルをなす。このとき、前記両基板の貼り合わせは、アレイ基板またはカラーフィルタ基板に形成された貼り合わせキーを通して行われる。
一方、このように、多結晶シリコン薄膜を利用した駆動回路一体型液晶表示パネルは、素子特性に優れており、画像品質が優秀で高精細化が可能で電力の消費が少ないという利点を有する。
以下、このように構成された駆動回路一体型液晶表示パネルに使用される、本発明により製作された結晶化したシリコン薄膜を利用したＣＭＯＳ液晶表示素子について、その製造工程を通して詳細に説明する。
図１４は、本発明の結晶化方法により結晶化したシリコン薄膜を利用して製作したＣＭＯＳ液晶表示素子を示す例示図である。
ここで、画素部に形成される薄膜トランジスタは、ＮタイプとＰタイプの両方とも可能であり、駆動回路部は、前記画素部と同一のＮタイプの薄膜トランジスタまたはＰタイプの薄膜トランジスタの何れか１つのタイプも可能で、前記Ｎタイプの薄膜トランジスタとＰタイプの薄膜トランジスタの両方とも形成されたＣＭＯＳ構造も可能であるが、図においては、便宜上、ＣＭＯＳ液晶表示素子が製作されている場合を示している。
以下、このように構成されるＣＭＯＳ液晶表示素子の製造方法を説明する。
まず、ガラスのような透明な絶縁物質からなる基板８２０上に、シリコン酸化膜（SiO２）により構成されるバッファ層８２１を形成する。
次いで、前記バッファ層８２１が形成された基板８２０上に、多結晶シリコンからなるアクティブ層８２４Ｎ、８２４Ｐを形成する。
前記アクティブ層８２４Ｎ、８２４Ｐは、基板８２０の全面に非晶質シリコン薄膜を蒸着した後、本発明の２−ブロックレーザーマスクを利用して、２−ショットで横方向結晶化することにより、ショットマークなしに均一な結晶化特性を有する多結晶シリコン薄膜を形成し、その後、フォトリソグラフィ工程を通して前記結晶化した多結晶シリコン薄膜をパターニングすることにより、それぞれＮＭＯＳ及びＰＭＯＳ領域に形成する。
その後、アクティブ層８２４Ｎ、８２４Ｐが形成された基板８２０の全面にゲート絶縁膜８２５Ａを蒸着する。
次いで、前記ゲート絶縁膜８２５Ａが蒸着された基板８２０の所定領域（即ち、アクティブ層８２４Ｎ、８２４Ｐのチャネル形成領域）上に、モリブデン（Mo）、アルミニウム（Al）またはアルミニウム合金などから構成されるゲート電極８５０Ｎ、８５０Ｐを形成する。
前記ゲート電極８５０Ｎ、８５０Ｐは、ゲート絶縁膜８２５Ａが形成された基板８２０の全面にゲートメタルを蒸着した後、フォトリソグラフィ工程を通して形成する。
次いで、Ｎドーピング工程及びＰドーピング工程を順次施して、それぞれＮタイプの薄膜トランジスタ（即ち、アクティブ層８２４Ｎの所定領域にＮ＋イオンが注入されてソース／ドレイン領域８２２Ｎ、８２３Ｎが形成された薄膜トランジスタ）及びＰタイプの薄膜トランジスタを形成する。
このとき、Ｎタイプの薄膜トランジスタのソース領域８２２Ｎ及びドレイン領域８２３Ｎは、電子を供与できる燐（P）などの５族元素を注入して形成する。
また、Ｐタイプの薄膜トランジスタのソース／ドレイン領域８２２Ｐ、８２３Ｐは、正孔を供与できるホウ素（B）などの３族元素を注入して形成する。
次いで、前記基板８２０の全面に層間絶縁膜８２５Ｂを蒸着した後、フォトリソグラフィ工程を通して、ソース／ドレイン領域８２２Ｎ、８２２Ｐ、８２３Ｎ、８２３Ｐの一部を露出させるコンタクトホール（図示せず）を形成する。
最後に、前記コンタクトホールを介してソース／ドレイン領域８２２Ｎ、８２２Ｐ、８２３Ｎ、８２３Ｐと電気的に接続するソース／ドレイン電極８５１Ｎ、８５１Ｐ、８５２Ｎ、８５２Ｐを形成すると、図に示すようにＣＭＯＳ液晶表示素子が完成する。
一方、前記実施形態では、本発明により結晶化したシリコン薄膜を利用して、液晶表示素子及び液晶表示パネルを製作する方法について説明しているが、本発明はこれに限定されず、有機ＥＬなどの素子にも適用可能である。
順次的横方向結晶化に使用されるレーザーマスクの一例を示す例示図である。 図１Ａに示すレーザーマスクを使用して結晶化したシリコン薄膜を概略的に示す平面図である。 図１Ｂに示す結晶化したシリコン薄膜のエッジ部Ｅを拡大して示す平面図である。 図１Ａに示すレーザーマスクを使用してシリコン薄膜を結晶化する工程を順次示す平面図である。 図１Ａに示すレーザーマスクを使用してシリコン薄膜を結晶化する工程を順次示す平面図である。 図１Ａに示すレーザーマスクを使用してシリコン薄膜を結晶化する工程を順次示す平面図である。 本発明の第１実施形態によるレーザーマスクに周期性を有するパターンを構成する方法を示す例示図である。 図４において、第１実施形態の規則性を有するレーザーマスクのビーム通過領域の大きさを示す例示図である。 図４に示すパターン構成方法により製作した２−ブロックレーザーマスクの一部を各ブロック別に示す例示図である。 図４に示すパターン構成方法により製作した２−ブロックレーザーマスクの一部を各ブロック別に示す例示図である。 図６Ａに示すレーザーマスクを適用して、シリコン薄膜を結晶化する過程を示す例示図である。 図６Ｂに示すレーザーマスクを適用して、シリコン薄膜を結晶化する過程を示す例示図である。 本発明の第１実施形態によるレーザーマスクを構成する方法を示す例示図である。 図８に示すレーザーマスク構成方法により製作したレーザーマスクを示す例示図である。 本発明の第２実施形態によるレーザーマスクを示す例示図である。 本発明の第３実施形態による不規則性を有するレーザーマスクを示す例示図である。 本発明によるレーザー結晶化のためのレーザー結晶化エネルギー領域を示すグラフである。 液晶表示パネルの構造を概略的に示す平面図である。 本発明による結晶化方法により結晶化したシリコン薄膜を利用して製作した液晶表示素子を示す例示図である。 照射されるレーザーエネルギー密度に対する結晶化したシリコン薄膜のグレインサイズを示すグラフである。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１５に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 一般的な横方向結晶化による結晶化過程を順次示す断面図である。 一般的な横方向結晶化による結晶化過程を順次示す断面図である。 一般的な横方向結晶化による結晶化過程を順次示す断面図である。
符号の説明
３７５Ａ ビーム通過領域、４１０ 基板、４１２ 非晶質シリコン薄膜、４１２´ 多晶質シリコン薄膜、４７３Ａ 第１透過領域、４７３Ｂ 第２透過領域、４７４Ａ 第１遮断領域、４７４Ｂ 第２遮断領域、４７５Ａ マスクパターン（基準パターン）、４７５Ｂ マスクパターン（反転パターン）、４８０´ 第１のブロック、４８０´´ 第２のブロック、４９０ グレイン境界、５７０ レーザーマスク、５７３Ａ 第１透過領域、５７３Ｂ 第２透過領域、５７４Ａ 第１遮断領域、５７４Ｂ 第２遮断領域、５７５Ａ マスクパターン（基準パターン）、５７５Ｂ マスクパターン（反転パターン）、５８０´ 第１のブロック、５８０´´ 第２のブロック、６７０ レーザーマスク、６７３Ａ 第１透過領域、６７３Ｂ 第２透過領域、６７４Ａ 第１遮断領域、６７４Ｂ 第２遮断領域、６７５Ａ マスクパターン（基準パターン）、６７５Ｂ マスクパターン（反転パターン）、６８０´ 第１のブロック、６８０´´ 第２のブロック、７７０ レーザーマスク、７７３Ａ 第１透過領域、７７３Ｂ 第２透過領域、７７４Ａ 第１遮断領域、７７４Ｂ 第２遮断領域、７７５Ａ マスクパターン（基準パターン）、７７５Ｂ マスクパターン（反転パターン）、７８０´ 第１のブロック、７８０´´ 第２のブロック、８２０ アレイ基板、８２４Ｎ、８２４Ｐ アクティブ層。

Claims (21)

  1. 第１のブロックと第２のブロックの２つのブロックにより構成され、前記第１のブロックに形成された基準パターンと、前記第２のブロックに形成された、前記基準パターンの反転パターンとを含み、
    前記基準パターンは、複数の第１透過領域と１つの第１遮断領域とから構成され、前記反転パターンは、複数の第２遮断領域と１つの第２透過領域とから構成される
    ことを特徴とするレーザーマスク。
  2. 前記第１透過領域と前記第２遮断領域とは、互いに同一の形状を有し、前記第１遮断領域と前記第２透過領域とは、互いに同一の形状を有することを特徴とする請求項１に記載のレーザーマスク。
  3. 前記第１透過領域及び前記第２遮断領域は、円形状に構成されることを特徴とする請求項１に記載のレーザーマスク。
  4. 前記第１透過領域の半径は、隣接する２つの前記第１透過領域の中心間の距離の１／２より小さいことを特徴とする請求項３に記載のレーザーマスク。
  5. 前記隣接する複数の第１透過領域の中心は、正三角形、正四角形、正六角形及び正八角形のような正多角形状を構成することを特徴とする請求項１に記載のレーザーマスク。
  6. 前記基準パターンは、規則性を有するように構成されることを特徴とする請求項１に記載のレーザーマスク。
  7. 前記複数の第１透過領域は、前記第１のブロックに大きさ及び形成位置が異なるように形成されていることを特徴とする請求項１に記載のレーザーマスク。
  8. 第１のブロックに形成された基準パターンと、第２のブロックに形成された、前記基準パターンの反転パターンとを含み、前記基準パターンは、複数の第１透過領域と１つの第１遮断領域とから構成され、前記反転パターンは、複数の第２遮断領域と１つの第２透過領域とから構成されるレーザーマスクを利用した結晶化方法であって、
    （ａ）シリコン薄膜が形成された基板を提供する段階と、
    （ｂ）前記シリコン薄膜の所定領域上に、前記レーザーマスクの前記第１のブロックを位置させ、前記第１のブロックを通して１次レーザービームを照射して１次結晶化領域を形成する段階と、
    （ｃ）前記レーザーマスクまたは基板を、前記照射されたシリコン薄膜の所定領域上に前記レーザーマスクの第２のブロックが位置するように移動させ、前記第２のブロックを通して２次レーザービームを照射して２次結晶化領域を形成する段階と
    を含み、
    前記１次レーザービームが照射される領域と前記２次レーザービームが照射される領域とはオーバーラップしない
    ことを特徴とするレーザー結晶化方法。
  9. 前記第１透過領域と前記第２遮断領域とは、互いに同一の形状を有し、前記第１遮断領域と前記第２透過領域とは、互いに同一の形状を有することを特徴とする請求項８に記載のレーザー結晶化方法。
  10. 前記第１透過領域及び前記第２遮断領域は、円形状に構成されることを特徴とする請求項８に記載のレーザー結晶化方法。
  11. 前記第１透過領域の半径は、隣接する２つの前記第１透過領域の中心間の距離の１／２より小さいことを特徴とする請求項１０に記載のレーザー結晶化方法。
  12. 前記隣接する複数の第１透過領域の中心は、正三角形、正四角形、正六角形及び正八角形のような正多角形状を構成することを特徴とする請求項８に記載のレーザー結晶化方法。
  13. 前記第１透過領域の全ては、同一の大きさを有することを特徴とする請求項８に記載のレーザー結晶化方法。
  14. 前記第１透過領域は、互いに異なる大きさを有することを特徴とする請求項８に記載のレーザー結晶化方法。
  15. 前記基準パターンは、規則性を有するように構成されることを特徴とする請求項８に記載のレーザー結晶化方法。
  16. 前記複数の第１透過領域は、前記第１のブロックに大きさ及び形成位置が異なるように形成されていることを特徴とする請求項８に記載のレーザー結晶化方法。
  17. 前記１次レーザービーム及び前記２次レーザービームは、前記シリコン薄膜を完全溶融するエネルギー密度を有することを特徴とする請求項８に記載のレーザー結晶化方法。
  18. 前記１次結晶化領域を形成する段階および前記２次結晶化領域を形成する段階における結晶化は、順次的横方向結晶化であることを特徴とする請求項８に記載のレーザー結晶化方法。
  19. 前記（ｂ）及び（ｃ）の段階をＸ軸方向に繰り返す段階と、
    レーザーマスクまたは基板をＹ軸方向に移動させる段階と、
    前記（ｂ）及び（ｃ）の段階を−Ｘ軸方向に繰り返す段階と
    をさらに含むことを特徴とする請求項８に記載のレーザー結晶化方法。
  20. スイッチング素子として薄膜トランジスタを含む平板表示装置の製造方法において、
    シリコン薄膜が形成された基板を提供する段階と、
    前記薄膜トランジスタのアクティブ層を形成するために、第１のブロックと第２のブロックの２つのブロックにより構成され、前記第１のブロックに形成された基準パターンと、前記第２のブロックに形成された、前記基準パターンの反転パターンとを含み、前記基準パターンは、複数の第１透過領域と１つの第１遮断領域とから構成され、前記反転パターンは、複数の第２遮断領域と１つの第２透過領域とから構成されるレーザーマスクを用いて、前記シリコン薄膜を多結晶シリコン薄膜に結晶化する段階と
    を含み、
    前記シリコン薄膜を多結晶シリコン薄膜に結晶化する段階は、
    前記シリコン薄膜の所定領域上に、前記レーザーマスクの第１のブロックを位置させ、前記第１のブロックを通して１次レーザービームを照射して１次結晶化領域を形成する段階と、
    前記レーザーマスクまたは基板を、前記照射されたシリコン薄膜の所定領域上に前記レーザーマスクの第２のブロックが位置するように移動させ、前記第２のブロックを通して２次レーザービームを照射して２次結晶化領域を形成する段階と
    をさらに含み、
    前記１次レーザービームが照射される領域と前記２次レーザービームが照射される領域とはオーバーラップしない
    ことを特徴とする平板表示装置の製造方法。
  21. 前記平板表示装置は、液晶表示装置または有機ＥＬ素子であることを特徴とする請求項２０に記載の平板表示装置の製造方法。
JP2004374583A 2003-12-29 2004-12-24 レーザーマスク、レーザーマスクを利用したレーザー結晶化方法、及び平板表示装置の製造方法 Active JP4284272B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099371A KR20050068207A (ko) 2003-12-29 2003-12-29 ２-블록 레이저 마스크 및 이를 이용한 결정화방법

Publications (2)

Publication Number Publication Date
JP2005197696A JP2005197696A (ja) 2005-07-21
JP4284272B2 true JP4284272B2 (ja) 2009-06-24

Family

ID=34698696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004374583A Active JP4284272B2 (ja) 2003-12-29 2004-12-24 レーザーマスク、レーザーマスクを利用したレーザー結晶化方法、及び平板表示装置の製造方法

Country Status (5)

Country Link
US (2) US7276317B2 (ja)
JP (1) JP4284272B2 (ja)
KR (1) KR20050068207A (ja)
CN (1) CN100349260C (ja)
TW (1) TWI301216B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US6792029B2 (en) * 2002-03-27 2004-09-14 Sharp Laboratories Of America, Inc. Method of suppressing energy spikes of a partially-coherent beam
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
KR100662782B1 (ko) * 2004-04-14 2007-01-02 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
US8488668B2 (en) * 2007-06-15 2013-07-16 Qualcomm Incorporated Adaptive coefficient scanning for video coding
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
CN101582445B (zh) * 2008-05-14 2012-05-16 清华大学 薄膜晶体管
CN101587839B (zh) * 2008-05-23 2011-12-21 清华大学 薄膜晶体管的制备方法
US7980997B2 (en) * 2008-10-23 2011-07-19 University Of Southern California System for encouraging a user to perform substantial physical activity
JP5093815B2 (ja) * 2009-02-13 2012-12-12 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
US8129215B1 (en) * 2011-04-01 2012-03-06 James P Campbell Method for producing high temperature thin film silicon layer on glass
CN102520576B (zh) * 2011-11-18 2014-02-05 中国电子科技集团公司第五十五研究所 图形化衬底工艺用步进光刻掩膜版数据拼接方法和修正法
CN105185694A (zh) * 2015-08-20 2015-12-23 京东方科技集团股份有限公司 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP4402225B2 (ja) * 1999-11-18 2010-01-20 大日本印刷株式会社 パタンデータの作成方法および付加パタン付きフォトマスクの描画方法
JP2002151408A (ja) 2000-11-15 2002-05-24 Sony Corp 半導体薄膜の製造方法
KR100424593B1 (ko) 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP4109026B2 (ja) 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
US7192479B2 (en) 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
JP2004111527A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法／マスクパターンの生成方法
AU2003283833A1 (en) * 2002-11-27 2004-06-18 Canon Kabushiki Kaisha Producing method for crystalline thin film
KR100997971B1 (ko) 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법

Also Published As

Publication number Publication date
JP2005197696A (ja) 2005-07-21
TWI301216B (en) 2008-09-21
US7759051B2 (en) 2010-07-20
TW200521546A (en) 2005-07-01
US20050142452A1 (en) 2005-06-30
KR20050068207A (ko) 2005-07-05
US7276317B2 (en) 2007-10-02
CN1637596A (zh) 2005-07-13
US20080029769A1 (en) 2008-02-07
CN100349260C (zh) 2007-11-14

Similar Documents

Publication Publication Date Title
US7714331B2 (en) Display device
JP4355285B2 (ja) 結晶化方法、及び表示素子の製造方法
US7759051B2 (en) Laser mask and method of crystallization using the same
US7816196B2 (en) Laser mask and crystallization method using the same
US7790341B2 (en) Laser mask and method of crystallization using the same
US7553715B2 (en) Crystallization method and apparatus thereof
KR100966431B1 (ko) 결정화 특성이 향상된 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Ref document number: 4284272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250