JP4355285B2 - 結晶化方法、及び表示素子の製造方法 - Google Patents

結晶化方法、及び表示素子の製造方法 Download PDF

Info

Publication number
JP4355285B2
JP4355285B2 JP2004382126A JP2004382126A JP4355285B2 JP 4355285 B2 JP4355285 B2 JP 4355285B2 JP 2004382126 A JP2004382126 A JP 2004382126A JP 2004382126 A JP2004382126 A JP 2004382126A JP 4355285 B2 JP4355285 B2 JP 4355285B2
Authority
JP
Japan
Prior art keywords
mask
laser
block
crystal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004382126A
Other languages
English (en)
Other versions
JP2005197730A (ja
Inventor
イェサン・ユ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2005197730A publication Critical patent/JP2005197730A/ja
Application granted granted Critical
Publication of JP4355285B2 publication Critical patent/JP4355285B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、レーザーマスク及びこれを利用した結晶化方法に関し、より詳しくは、レーザー結晶化によるオーバーラップ領域の生成を防止して結晶化特性を向上させたレーザーマスク及びこれを利用した結晶化方法に関する。
最近、情報ディスプレイへの関心が高まり、携帯可能な情報媒体を利用しようとする要求が高まることによって、既存の表示装置であるブラウン管（Cathode Ray Tube；CRT）を代替する、軽量の薄膜型平板表示装置（Flat Panel Display；FPD）に関する研究及び商業化が重点的に行われている。特に、このような平板表示装置のうち液晶表示装置（Liquid Crystal Display；LCD）は、液晶の光学的異方性を利用してイメージを表示する装置であって、解像度、カラー表示及び画質などに優れており、ノートブックやデスクトップモニタなどに活発に適用されている。
前記液晶表示装置に主に用いられる駆動方式である能動マトリックス（Active Matrix；AM）方式は、非晶質シリコン薄膜トランジスタ（Thin Film Transistor；TFT）をスイッチング素子として使用して画素部の液晶を駆動する方式である。
非晶質シリコン薄膜トランジスタ技術は、１９７９年英国のＬｅＣｏｍｂｅｒらにより概念が確立され、１９８６年に３インチ液晶の携帯用テレビとして実用化され、最近、５０インチ以上の大面積の薄膜トランジスタ液晶表示装置が開発された。
しかしながら、前記非晶質シリコン薄膜トランジスタの電気的移動度（＜１ｃｍ２／Ｖｓｅｃ）としては、１Ｍｈｚ以上の高速動作を要求する周辺回路に利用するのには限界がある。これにより、前記非晶質シリコン薄膜トランジスタに比べて電界効果移動度の大きい、多結晶シリコン薄膜トランジスタを利用して、ガラス基板上に画素部と駆動回路部を同時に集積する研究が活発に進行している。
多結晶シリコン薄膜トランジスタ技術は、１９８２年に液晶カラーテレビが開発された以来、カムコーダのような小型モジュールに適用されており、低い感光度及び高い電界効果移動度を有しており、駆動回路を基板に直接製作できるという利点がある。
移動度の増加は、駆動画素数を決定する駆動回路部の動作周波数を向上させることができ、これにより、表示装置の高精細化が容易になる。且つ、画素部の信号電圧の充電時間の減少により伝達信号の歪曲が減り、画質の向上を期待することができる。
一方、このような多結晶シリコン薄膜トランジスタを製作する方法としては、多結晶シリコン薄膜を基板上に直接蒸着する方法、及び基板上に非晶質シリコン薄膜を蒸着した後に熱処理して結晶化する方法などがある。特に、低価のガラス基板を使用するためには、低温工程が要求され、駆動回路部の素子に利用するためには、薄膜トランジスタの電界効果移動度を向上させる方法が要求される。
このとき、非晶質シリコン薄膜を結晶化する熱処理方法としては、固相結晶化（Solid Phase Crystallization；SPC）方法、及びエキシマレーザーアニール（Eximer Laser Annealing；ELA）方法などがある。
前記固相結晶化は、例えば、６００℃内外の温度で多結晶シリコン薄膜を形成するための方法であって、ガラス基板上に非晶質シリコン薄膜を形成した後、約６００℃で数時間〜数十時間の間加熱処理を施すことにより、非晶質シリコン薄膜を結晶化する方法である。前記固相結晶化方法により得られた多結晶シリコン薄膜は、通常、数μｍ水準の比較的大きいグレイン（粒径）を有するが、前記グレイン内に欠陥が多く形成されるという欠点がある。このような欠陥は、多結晶シリコン薄膜トランジスタのグレイン境界としては悪くないが、薄膜トランジスタの性能に良くない影響を及ぼすことが知られている。
エキシマレーザーアニール方法は、低温で多結晶シリコン薄膜トランジスタを製造する核心的な方法であって、高いエネルギーを有するレーザービームを、非晶質シリコン薄膜に、数十ｎｓｅｃで瞬間的に照射することにより、前記非晶質シリコン薄膜を結晶化する方法である。非常に短い時間に非晶質シリコンの溶融及び結晶化がなされるので、ガラス基板が全く損傷を受けないという利点がある。
また、エキシマレーザーを利用して製作された多結晶シリコン薄膜は、他の一般的な熱処理方法により製作された多結晶シリコン薄膜より電気的特性が優れているという利点がある。例えば、一般的に、非晶質シリコン薄膜トランジスタの電界効果移動度は、０．１〜０．２ｃｍ２／Ｖｓｅｃ程度で、一般的な熱処理方法により製作された多結晶シリコン薄膜トランジスタの電界効果移動度は、１０〜２０ｃｍ２／Ｖｓｅｃ程度であるのに対し、前記エキシマレーザーを利用して製作された多結晶シリコン薄膜トランジスタは、１００ｃｍ２／Ｖｓｅｃを超える電界効果移動度値を有する（IEEE Trans. Electron Devices, vol.３６, no.１２, p.２８６８, １９８９）。
以下、レーザーを利用した結晶化方法について詳細に説明する。
図１２は、照射されるレーザーエネルギー密度に対する結晶化したシリコン薄膜のグレインサイズを示すグラフである。
図に示すように、第１領域Ｉ及び第２領域ＩＩでは、レーザーエネルギー密度が増加するほど、結晶化した多結晶シリコン薄膜のグレインサイズが増加していることが分かる（IEEE Electron Dev. Lett., DEL-７, ２７６, １９８６）。しかしながら、第３領域ＩＩＩ（特定のエネルギー密度Ｅｃ以上のエネルギーが照射される領域）では、結晶化した多結晶シリコン薄膜のグレインサイズが急激に減少することが分かる。
即ち、照射されるレーザーエネルギー密度によってシリコン薄膜の結晶化メカニズムが異なることが分かり、これを詳細に説明すると次のようになる。
図１３〜図１５は、図１２に示したレーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図で、各レーザーエネルギー密度による結晶化過程を順次示している。
このとき、レーザーアニールによる非晶質シリコンの結晶化メカニズムは、レーザー照射条件（レーザーエネルギー密度、照射圧力、基板温度など）、及び非晶質シリコン薄膜の物性的、幾何学的特性（吸収係数、熱伝導度、質量、不純物含有度、厚さなど）など、様々な要因により影響を受ける。
まず、図１３Ａ〜図１３Ｃは、図１２に示すグラフの第１領域Ｉに対するシリコン結晶化メカニズムを順次示す断面図で、前記第１領域Ｉは、部分溶融領域であり、非晶質シリコン薄膜１２は、点線部分まで結晶化がなされ、このとき形成されるグレイン３０のサイズは、数百Å程度である。
即ち、バッファ層１１が形成された基板１０上の非晶質シリコン薄膜１２に第１領域Ｉのレーザーが照射されると、前記非晶質シリコン薄膜１２は溶けるが、レーザービームに直接露出する非晶質シリコン薄膜１２の表面には強いレーザーエネルギーが照射され、非晶質シリコン薄膜１２の下部には相対的に弱いレーザーエネルギーが照射されることによって、非晶質シリコン薄膜１２の一定部分のみが溶融されて部分的な結晶化が起こる。
このとき、レーザー結晶化による結晶成長過程は、第１過程がレーザーの照射による非晶質シリコン表面層の１次溶融で、第２過程が１次溶融層の固相化による潜熱の発生及びこれによる下部層の２次溶融で、第３過程が固相化を通しての結晶成長で、以下にこのような結晶成長過程について詳細に説明する。
レーザーが照射された非晶質シリコン薄膜は、溶融温度（１０００℃）を上回るようになって液相状態に１次溶融される。次いで、前記１次溶融層は、下部シリコン及び基板との高い温度差が発生して固相核生成及び固相化が発生するまで急激に冷却される。レーザーの照射による溶融層は、固相核化及び固相化が起こるまで維持され、このような溶融状態は、蒸発が起こらない範囲では、レーザーエネルギー密度が高いほど、または外部への熱放出が少ないほど長い間持続する。また、1次溶融層は、結晶質シリコンの溶融温度（１４００℃）より低い温度（１０００℃）で溶融されるので、前記溶融層は、冷却されて相変化以下の温度に下がる過冷却状態に維持され、このような過冷却状態が大きいほど、即ち、薄膜の溶融温度が低いか、または冷却速度が速いほど、固相化時における核生成率の増加をもたらし、微細な結晶成長をなすようになる。
１次溶融層が冷却されて固相化が開始すると、結晶核を中心に上方に結晶成長がなされ、このとき、１次溶融層の液相から固相への相変化による潜熱が放出されて、固体状態の下部非晶質シリコン薄膜を２次溶融させ、再び固相化を通してのこのような過程が繰り返されて結晶が成長する。このとき、下部の２次溶融層は、１次溶融層に比べて、さらに過冷却された状態で、核生成率が増加して結晶のサイズが小さくなる。
従って、レーザーアニールによる結晶化時に結晶化特性を向上させるためには、固相化による冷却速度を遅らせることが効果的な方法であり、これにより、基板の加熱、二重ビームの照射、バッファ絶縁層の挿入などのように、吸収されたレーザーエネルギーの外部への熱放出を抑制して冷却速度を遅らせる方法を用いることができる。
図１４Ａ〜図１４Ｃは、図１２に示すグラフの第２領域ＩＩに対するシリコン結晶化メカニズムを順次示す断面図で、前記第２領域ＩＩは、準完全溶融領域を示す。
図に示すように、３０００〜４０００Å程度の比較的大きいサイズのグレイン３０Ａ〜３０Ｃを有する多結晶シリコン薄膜が下部バッファ層１１の界面まで形成されている。
即ち、完全な溶融エネルギーでないほぼ完全な溶融エネルギーを非晶質シリコン薄膜１２に照射すると、バッファ層１１と近接した領域まで非晶質シリコン薄膜１２が溶融される。このとき、前記溶融された非晶質シリコン薄膜１２´とバッファ層１１との界面に溶けない固体シード３５が存在して、前記シードが結晶化核として作用して側面成長を誘導することにより、比較的大きいグレイン３０Ａ〜３０Ｃが形成される（J. Appl. Phys. ８２, ４０８６）。
しかしながら、前記結晶化は、溶けない固体シード３５がバッファ層１１との界面に残っているようなレーザーエネルギーを照射しなければ可能でない方法であるので、製法手段が非常に狭いという欠点を有する。且つ、前記固体シード３５が不均一に生成されるため、結晶化した多結晶シリコン薄膜のグレイン３０Ａ〜３０Ｃが、互いに異なる結晶化方向、即ち、互いに異なる結晶化特性を有するようになるという欠点を有する。
最後に、図１５Ａ〜図１５Ｃは、図１２に示すグラフの第３領域ＩＩＩに該当する完全溶融領域に対する結晶化メカニズムを示す断面図である。
図に示すように、前記第３領域ＩＩＩに該当するエネルギー密度では、非常に小さいサイズのグレイン３０が不規則に形成されている。
即ち、レーザーエネルギー密度が一定水準（Ｅｃ）以上になるときは、非晶質シリコン薄膜１２に充分なエネルギーが加えられて、前記非晶質シリコン薄膜１２が全て溶融され、グレインに成長することができる固体シードが残らないようになる。その後、強いエネルギーのレーザーの照射により溶融されたシリコン薄膜１２´は、急激な冷却過程を経ながら多数の均一な核３５が生成され、その結果、微細なグレイン３０が形成されるようになる。
一方、前記レーザー結晶化としては、パルス状のレーザーを利用したエキシマレーザーアニール方法が主に用いられるが、近来、グレインを横方向に成長させて結晶化特性を画期的に向上させた順次的横方向結晶化（Sequential Lateral Solidification；SLS）方法が提案されて広く研究されている。
前記順次的横方向結晶化は、グレインが、液相シリコンと固相シリコンとの境界面で、前記境界面に対し垂直方向に成長することを利用したもので（Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol.４５２, ９５６〜９５７, １９９７）、レーザーエネルギーの大きさ及びレーザービームの照射範囲を適宜調節して、グレインを所定の長さだけ側面成長させることにより、シリコングレインのサイズを向上させることができる結晶化方法である。
このような順次的横方向結晶化は、横方向結晶化の一例であり、以下に前記横方向結晶化に対する結晶化メカニズムについて図を参照して説明する。
図１６Ａ〜図１６Ｃは、一般的な横方向結晶化による結晶化過程を順次示す断面図である。
まず、図１６Ａに示すように、非晶質シリコン薄膜１１２が完全に溶融されるエネルギー密度以上（即ち、前述の図１２における第３領域ＩＩＩ）のレーザーが照射されると、前記レーザーの照射を受けた部分の非晶質シリコン薄膜１１２は、完全に溶融される。
このとき、レーザーが照射される照射領域と照射されない非照射領域とは、予めパターン化されたマスクを利用することで可能になる。
このとき、図１６Ｂ及び図１６Ｃに示すように、非晶質シリコン薄膜１１２に充分なエネルギーのレーザーが照射されるため、前記非晶質シリコン薄膜１１２を完全に溶かすが、一定の間隔のビームを用いて溶かすため、レーザーが照射されない非照射領域のシリコン薄膜１１２と溶融されたシリコン薄膜１１２´との境界面に存在する固相シリコンを核として結晶が成長するようになる。
即ち、レーザーエネルギーの照射が終わった直後から、溶融されたシリコン薄膜１１２´は、左右面、即ち、レーザーが照射されない非照射領域を通して冷却されるようになる。これは、シリコン薄膜１１２、１１２´下部のバッファ層１１１またはガラス基板１１０より、左右面の固相非晶質シリコン薄膜１１２がさらに大きな熱伝導度を有するためである。
従って、溶融されたシリコン薄膜１１２´は、中央部より左右の固相と液相との界面で優先的に核形成温度に到達し、その部分で結晶核が形成される。結晶核が形成された後は、温度の低い側から高い側に、即ち、界面から中央部にグレイン１３０Ａ、１３０Ｂの横方向成長が起こる。
このような側面結晶成長により、大きいグレイン１３０Ａ、１３０Ｂが形成され、且つ、第３領域ＩＩＩのエネルギーで工程を進行するので、製法手段が広いという利点を有する。
しかしながら、このような順次的横方向結晶化においては、グレインのサイズを増加させるために、マスクまたはステージを複数回繰り返して微少移動させて結晶化を進行させるため、所望の領域全体に対し結晶化をなすためには、結晶化に多大な時間を要し、これにより、全体工程時間が増加して工程収率が減少するという問題点があった。
本発明は、このような問題を解決するためのもので、従来に比べて同面積に対する結晶化をさらに迅速に進行させることにより、生産収率を向上させることができるレーザーマスク及びこれを利用した結晶化方法を提供することを目的とする。
また、本発明の他の目的は、Ｘ−オーバーラップ及びＹ−オーバーラップが生じないように結晶化工程を改善することによって、レーザーのオーバーラップによるショットマークが除去されて、均一な結晶化特性を有する薄膜を得ることができるレーザーマスク及びこれを利用した結晶化方法を提供することにある。
また、本発明のさらに他の目的は、前述の結晶化方法を用いて製作した結晶化特性が向上したシリコン薄膜を備えた液晶表示素子の製造方法を提供することにある。
このような目的を達成するために、本発明によるレーザー結晶化方法は、シリコン薄膜が形成された基板を提供する段階と、前記基板上に、複数の透過領域及び１つの遮断領域を含む周期性パターンを有する４つのブロックにより構成されるレーザーマスクを位置させる段階とを含むレーザー結晶化方法であって、前記４つのブロックのうち、第１のブロックには、Ａ位置を有する第１のマスクパターンが形成され、第２のブロックには、Ｂ位置を有する第２のマスクパターンが形成され、第３のブロックには、Ｃ位置を有する第３のマスクパターンが形成され、第４のブロックには、Ｄ位置を有する第４のマスクパターンが形成され、前記第１のマスクパターン〜前記第４のマスクパターンのそれぞれの透過領域の形状および周期は同一であり、前記Ａ〜Ｄ位置は、互いに所定量分異なり、前記４種のマスクパターンを１つのブロックに全て投射した場合、前記隣接する４つの透過領域の中心が１つの正四角形をなし、前記複数の透過領域は、円形状を有し、前記複数の透過領域の中心間の距離をＬとし、前記透過領域の半径をＲとし、ＬとＲがＬ／（２√２）≦Ｒ＜Ｌ／２の関係を有し、前記シリコン薄膜の全領域を結晶化する段階は、前記第１のブロックを通して前記シリコン薄膜上に１次レーザービームを照射することで円形状を有する１次結晶を形成する段階と、前記第２のブロックを通して前記１次結晶を有する前記シリコン薄膜上に２次レーザービームを照射することで円形状を有する２次結晶を形成し、前記１次結晶の円周を開始点として前記第２のブロックのマスクパターンの中心側に向かって前記２次結晶を成長させる段階と、前記第３のブロックを通して前記１次結晶および前記２次結晶を有する前記シリコン薄膜上に３次レーザービームを照射することで円形状を有する３次結晶を形成し、前記１次結晶の円周を開始点として前記第３のブロックのマスクパターンの中心側に向かって前記３次結晶を成長させる段階と、前記第４のブロックを通して前記１次結晶、前記２次結晶、および前記３次結晶を有する前記シリコン薄膜上に４次レーザービームを照射することで円形状を有する４次結晶を形成し、前記２次結晶および前記３次結晶の円周を開始点として前記第４のブロックのマスクパターンの中心側に向かって前記４次結晶を成長させる段階とを備え、前記照射されるレーザーは、完全溶融領域のエネルギー密度を有し、前記結晶化は、ショットマークが除去された順次的横方向結晶化であり、前記１次結晶ないし４次結晶は、放射状の均一なグレインを有することを特徴とする。
本発明による表示素子の製造方法は、互いに交差して画素領域を定義するゲートライン及びデータラインを基板上に形成する段階と、前記ゲートラインとデータラインとの交差領域に薄膜トランジスタを形成する段階とを含み、前記交差領域に薄膜トランジスタを形成する段階は、シリコン薄膜が形成された基板を提供する段階と、前記基板上に、複数の透過領域及び１つの遮断領域を含む周期性パターンを有する４つのブロックにより構成されるレーザーマスクを位置させる段階と、前記レーザーマスクを介してレーザービームを照射して、前記シリコン薄膜を結晶化する段階とからなる表示素子の製造方法であって、前記４つのブロックのうち、第１のブロックには、Ａ位置を有する第１のマスクパターンが形成され、第２のブロックには、Ｂ位置を有する第２のマスクパターンが形成され、第３のブロックには、Ｃ位置を有する第３のマスクパターンが形成され、第４のブロックには、Ｄ位置を有する第４のマスクパターンが形成され、前記第１のマスクパターン〜前記第４のマスクパターンのそれぞれの透過領域の形状および周期は同一であり、前記Ａ〜Ｄ位置は、互いに所定量分異なり、前記４種のマスクパターンを１つのブロックに全て投射した場合、前記隣接する４つの透過領域の中心が１つの正四角形をなし、前記複数の透過領域は、円形状を有し、前記複数の透過領域の中心間の距離をＬとし、前記透過領域の半径をＲとし、ＬとＲがＬ／（２√２）≦Ｒ＜Ｌ／２の関係を有し、前記シリコン薄膜の全領域を結晶化する段階は、前記第１のブロックを通して前記シリコン薄膜上に１次レーザービームを照射することで円形状を有する１次結晶を形成する段階と、前記第２のブロックを通して前記１次結晶を有する前記シリコン薄膜上に２次レーザービームを照射することで円形状を有する２次結晶を形成し、前記１次結晶の円周を開始点として前記第２のブロックのマスクパターンの中心側に向かって前記２次結晶を成長させる段階と、前記第３のブロックを通して前記１次結晶および前記２次結晶を有する前記シリコン薄膜上に３次レーザービームを照射することで円形状を有する３次結晶を形成し、前記１次結晶の円周を開始点として前記第３のブロックのマスクパターンの中心側に向かって前記３次結晶を成長させる段階と、前記第４のブロックを通して前記１次結晶、前記２次結晶、および前記３次結晶を有する前記シリコン薄膜上に４次レーザービームを照射することで円形状を有する４次結晶を形成し、前記２次結晶および前記３次結晶の円周を開始点として前記第４のブロックのマスクパターンの中心側に向かって前記４次結晶を成長させる段階とを備え、前記照射されるレーザーは、完全溶融領域のエネルギー密度を有し、前記結晶化は、ショットマークが除去された順次的横方向結晶化であり、前記１次結晶ないし４次結晶は、放射状の均一なグレインを有することを特徴とする。
本発明によるレーザーマスク及びこれを利用した結晶化方法においては、一定のパターンを有するスリットをマスクに適用し、このようなスリットの反復性を考慮してレーザー結晶化を進行させることによって、Ｘ−オーバーラップ及びＹ−オーバーラップ、即ち、ショットマークが除去されて結晶化特性が向上した多結晶シリコン薄膜が得られる。
また、このように結晶化特性が向上した多結晶シリコン薄膜を利用して液晶表示素子を製作する場合は、アクティブ層の結晶化特性の向上により、素子の特性及び信頼性が向上するという効果が得られる。
また、前記ショットマークの除去により、液晶表示パネルの画質が改善するという効果が得られる。
以下、本発明を実施するための最良の形態について図面を参照して説明する。
図１Ａは、本発明の順次的横方向結晶化に使用されるレーザーマスクを示す例示図で、一般的な結晶化工程に比べて結晶化時間を短縮できるように設計されたマスクを示す。
図に示すように、レーザーマスク２７０は、縦方向及び横方向に所定の長さを有する矩形状の透過領域２７３を有するスリット状のパターン２７５を含んでいる。
前記レーザーマスク２７０は、光を透過させる矩形状の２つの透過領域２７３と、光を遮断する遮断領域２７４とからなり、前記スリット２７５の透過領域２７３を透過したレーザービームは、透過領域２７３の形状（即ち、矩形）に従って、所定のシリコン薄膜を結晶化する。
しかしながら、図１Ｂに示すように、このように結晶化したシリコン薄膜のエッジ部Ｅは、レーザービームの回折により、実質的にマスクパターン、即ち、スリット２７５状に結晶化することなくラウンド状を有するようになるが、以下にこれを詳細に説明する。
参考として、図１Ｂにおいて、結晶化したシリコン薄膜のエッジ部Ｅ内の点線は、前記結晶化に使用されたマスク２７０のスリット２７５の形状を示している。
図２は、図１Ｂに示す結晶化したシリコン薄膜のエッジ部Ｅを拡大して示す平面図で、図に示すように、前記エッジ部Ｅの中央であるＡ領域には、シリコン薄膜を十分に溶かす程度の完全溶融エネルギーが照射されて、スリット２７５と類似した形状に結晶化パターンが形成されるが、前記エッジ部Ｅの角部であるＢ領域に対応するスリット２７５のエッジ部には、レーザービームの回折によりシリコン薄膜を十分に溶かすことができる部分溶融エネルギー以下のレーザービームが照射されることとなり、結果的に、エッジ部Ｅは、凸状のラウンド状を有するようになる。
これは、前記ラウンド状を有する結晶化したシリコン薄膜のエッジ部Ｅにおけるグレインが、前記ラウンド状に溶融された境界面に位置した非晶質シリコン薄膜を核として成長するので、第１グレイン２３０Ａと異なる方向に成長した第２グレイン２３０Ｂが形成されるためである。即ち、前記第２グレイン２３０Ｂは、第１グレイン２３０Ａと異なる結晶化特性を有し、その結果、結晶化したシリコン薄膜内に不連続的な領域が存在するようになる。
このとき、前記結晶化したシリコン薄膜の凸状のエッジ部Ｅである不連続領域は、その幅Ｗだけ異なる結晶化特性を有するので、前記シリコン薄膜を液晶表示素子に適用するためには、前記不連続領域の幅Ｗを減らすことが重要である。
以下、このようなマスクを利用してシリコン薄膜を結晶化する結晶化工程を説明する。
図３Ａ〜図３Ｃは、図１Ａに示すマスクを用いてシリコン薄膜を結晶化する過程を順次示す平面図である。
まず、図３Ａに示すように、前述の図１Ａに示すマスク２７０を基板２１０上に位置させ１次レーザービームを照射して、前記基板２１０上に蒸着された非晶質シリコン薄膜２１２の結晶化を進行させる。
このとき、結晶化する領域は、前記マスク２７０の透過領域２７３に対応する部分であり、マスク２７０の透過領域が２つであると、結晶化領域も、横方向に所定の長さを有するように２つ形成されるようになる。
即ち、矩形状のスリット２７５が形成されているマスク２７０を適用して、基板２１０の表面に１次レーザービームを照射すると、前記スリット２７５を通してレーザーが照射されたシリコン薄膜は、上下境界面に位置した非晶質シリコン薄膜２１２を核として横方向に成長した第１グレイン２３０Ａを有するようになる。
このとき、前記結晶化したシリコン薄膜２１２´のエッジ部は、前述したように、レーザービームの回折により、実質的にマスクパターン、即ち、スリット２７５の形状に結晶化することなくラウンド状を有するようになるが、前記ラウンド状を有する結晶化したシリコン薄膜２１２´のエッジ部では、前記ラウンド状に溶融された境界面に位置した非晶質シリコン薄膜２１２を核として成長するので、前記第１グレイン２３０Ａと異なる方向に成長した第２グレイン２３０Ｂが形成される。
即ち、前記第２グレイン２３０Ｂは、第１グレイン２３０Ａと異なる結晶化特性を有し、結晶化したシリコン薄膜に不連続的な領域が存在するようになる。
このような１次結晶化が完了すると、前記基板２１０が載置されたステージ（図示せず）またはマスク２７０を、前記マスク２７０パターン（即ち、スリット２７５パターン）の横方向の長さより短く移動させた後、２次レーザービームを照射して、連続的にＸ軸方向への結晶化を進行させる。
例えば、前記マスク２７０をＸ軸方向に移動させて、前記スリット２７５パターンが結晶化したシリコン薄膜２１２´の不連続領域２８０に重なるようにし、基板２１０の表面に２次レーザービームを照射すると、図３Ｂに示すように、１次結晶化により結晶化したシリコン薄膜２１２´パターンと同一の２次結晶化パターン２１２´´が、前記１次結晶化シリコン薄膜２１２´の不連続領域２８０と重なるようにＸ軸方向に形成される。
その後、前記基板２１０の表面に同様の方法で３次レーザービームを照射すると、前記２次結晶化により結晶化したシリコン薄膜２１２´´パターンと同一の３次結晶化パターン２１２´´´が、前記２次結晶化シリコン薄膜２１２´´の不連続領域２８０と重なるように形成される。
このとき、前記不連続領域２８０の幅Ｗが広いほど、次のショットのためのレーザービームのオーバーラップ領域が広くなり、その結果、全体結晶化時間が増加するという問題点が発生する。前記結晶化したシリコン薄膜２１２´、２１２´´、２１２´´´の不連続領域２８０は、互いに異なる結晶化特性を有し、且つ、前記不連続領域２８０周囲のシリコン薄膜２１２は、結晶化することなく非晶質状態で残っているため、次のショットは、前記不連続領域２８０が重なるようにオーバーラップさせるべきである。
次いで、前述の方法によるＸ軸方向への結晶化が完了すると、前記マスク２７０またはステージをＹ軸方向に（ステージを移動させる場合は−Ｙ軸方向に）所定距離移動させる。
その後、図３Ｃに示すように、１次結晶化工程が終わった部分から、再びＸ軸方向へのレーザー照射工程を進行する。
前述の結晶化を繰り返して進行させると、多結晶シリコン薄膜は、定常状態のグレインを有する複数の第１領域Ｐ１と、これらの第１領域Ｐ１間に存在し、結晶化特性が異なる不連続領域である第２領域Ｐ２と、が存在するようになるという問題点がある。
即ち、前述したような結晶化特性が異なる不連続領域の存在は、前記結晶化した薄膜を利用して製作した液晶表示素子の特性不均一をもたらし、その結果、液晶表示装置の質を低下させるという問題が発生する。
また、前記不連続領域周囲のシリコン薄膜は、結晶化することなく非晶質シリコン状態で残っているため、次のショットは、前記不連続領域が重なるようにオーバーラップさせるべきである。一方、前記不連続領域が重なったオーバーラップ領域（即ち、Ｘ−オーバーラップ領域）は、前述のレーザー結晶化工程によるショットマークで、液晶表示装置や有機ＥＬ（Organic Light Emitting Diodes；OLED）の素子への適用時に画質不良や素子の特性不均一をもたらすという問題を発生させる。
一方、前記の結晶化には適用していないが、前記グレインをＹ軸方向に成長させてグレインサイズを増加させるために、マスクをＹ軸方向にオーバーラップさせて繰り返して結晶化を進行させることもできるが、このとき、Ｙ軸方向へのオーバーラップ領域（即ち、Ｙ−オーバーラップ）によるショットマークが問題となり得る。
また、前述のショットマークの問題は、前述した移行方式を利用するレーザーマスクパターンだけでなく、シングルスキャン方式のレーザーマスクの場合にも重要な問題となっている。
即ち、前記ショットマークの問題は、レーザービームがオーバーラップする全ての結晶化方法において解決すべき問題である。
従って、本発明においては、前記レーザービームがオーバーラップする部分をマスクパターンの周期性を利用して除去したレーザーマスク及びこれを利用した結晶化方法を提供する。
即ち、一定の周期性を有するスリットパターンをレーザーマスクに４つのブロックに分けて構成し、前記パターンの反復性を利用してレーザービームを４−ショットで照射するが、このとき、前記４−ショットにより結晶化したシリコン薄膜は、前記パターンの周期性により、Ｘ−オーバーラップ及びＹ−オーバーラップのない均一な結晶化特性を有するようになる。
前記４つのブロックに分けられるマスクパターンは、４−ショットにより、ショットマークのない放射状の均一なグレインが成長されるようにし、以下にこれを詳細に説明する。
まず、前述したような周期性を有するパターン、及びこれを本発明によるレーザーマスクに構成する方法について説明する。
図４Ａは、本発明によるレーザーマスクに周期性を有するパターンを構成する方法を示す例示図である。このとき、本発明によるレーザーマスクは、周期性を有する４種のパターンに区分される４−ブロックから構成することができる。
図に示すように、本発明によるレーザーマスクは、ショットマークを除去するために、前記レーザーマスクに円形状のビーム通過領域Ａ、Ｂ、Ｃ、Ｄを構成する場合において、レーザーマスクを大きく４つに分け、第１のブロックには、Ａ位置を有するレーザービーム通過領域（即ち、円形状のマスクパターン）３７５Ａを形成し、第２のブロックには、Ｂ、ＣまたはＤ位置を有するビーム通過領域３７５Ｂ、３７５Ｃ、３７５Ｄを形成する。
また、第３のブロックには、前記第１及び第２のブロックに形成されたビーム通過領域以外の位置（例えば、第１及び第２のブロックにそれぞれＡ及びＢ位置を有するビーム通過領域が形成された場合、残りのＣまたはＤ位置）を有するビーム通過領域を形成する。
また、第４のブロックには、前記第１、第２及び第３のブロックに形成されたビーム通過領域以外の位置（例えば、第３のブロックにＣ位置を有するビーム通過領域が形成された場合はＤ位置、第３のブロックにＤ位置を有するビーム通過領域が形成された場合はＣ位置）を有するビーム通過領域を形成する。
一方、図においては、Ａ位置のビーム通過領域、即ち、マスクパターン３７５Ａを基準として、反時計方向にＢ位置、Ｄ位置及びＣ位置のマスクパターン３７５Ｂ、３７５Ｄ、３７５Ｃを位置させたが、本発明は、これに限定されず、前記４種のマスクパターン３７５Ａ、３７５Ｂ、３７５Ｃ、３７５Ｄを周期的に位置させればよい。
また、図においては、Ａ位置のマスクパターン３７５Ａが形成される領域を第１のブロックと定義し、Ｂ位置のマスクパターン３７５Ｂ、Ｃ位置のマスクパターン３７５Ｃ及びＤ位置のマスクパターン３７５Ｄが形成される領域を、それぞれ第２のブロック、第３のブロック及び第４のブロックと定義したが、本発明は、これに限定されず、前記４−ブロックが周期性を有するようにマスクに定義されればよい。
即ち、円形状のマスクパターン３７５Ａ〜３７５Ｄを、レーザー結晶化マスクに４つのブロックに分けて形成する。
一方、前記４種のパターン３７５Ａ〜３７５Ｄを順に用いて非晶質シリコン薄膜を結晶化し、１つのブロックに全て構成した場合、前記Ａ位置のマスクパターン（以下、基準点という）３７５Ａを基準に、第１の隣接領域（即ち、前記基準点３７５Ａと最も近い４つの領域）には、前記基準点のマスクパターン３７５Ａと隣接するＢ位置のマスクパターン３７５Ｂ及びＣ位置のマスクパターン３７５Ｃがそれぞれ２つずつ位置するようになる。
また、前記４種のパターン３７５Ａ〜３７５Ｄを用いて基板に形成された非晶質シリコン薄膜を結晶化し、１つのブロックに全て構成した場合、前記基準点３７５Ａを中心に、第２の隣接領域（即ち、前記基準点３７５Ａと２番目に近い４つの領域）には、前記基準点のマスクパターン３７５Ａに対し対角線方向に位置するＤ位置のマスクパターン３７５Ｄが４つ位置するようになる。
また、前記４種のパターン３７５Ａ〜３７５Ｄを用いて基板に形成された非晶質シリコン薄膜を結晶化し、１つのブロックに全て構成した場合、前記４種のマスクパターン３７５Ａ〜３７５Ｄが１つずつ集まって１つの正四角形をなす。
即ち、前記正四角形パターンの１つの頂点には、第１のブロックに形成される、即ち、Ａ位置のマスクパターン３７５Ａが位置し、その周囲には、前記パターンと異なるパターン３７５Ｂ〜３７５Ｄが位置するが、それぞれ前記Ａ位置のマスクパターン３７５Ａの横方向には、Ｃ位置のマスクパターン３７５Ｃが位置し、前記パターン３７５Ａの縦方向には、Ｂ位置のマスクパターン３７５Ｂが位置し、前記パターン３７５Ａの対角線方向には、Ｄ位置のマスクパターン３７５Ｄが位置する。
且つ、前記４種のパターン３７５Ａ〜３７５Ｄを順に用いて非晶質シリコン薄膜を結晶化し、１つのブロックに全て構成した場合、前記４種のマスクパターン３７５Ａ〜３７５Ｄは、それぞれ前記正四角形の頂点に位置する。
一方、本発明においては、ショットマークなしに４−ショットにより全ての領域を結晶化するために、前記ビーム通過領域、即ち、マスクパターン３７５Ａ〜３７５Ｄは、前記マスクパターン３７５Ａ〜３７５Ｄのサイズと、各マスクパターン３７５Ａ〜３７５Ｄ間の間隔間に所定の関係式を満足すべきであるが、以下にこれを図に基づいて説明する。
図４Ｂは、図４Ａにおいて、本発明によるレーザーマスクのビーム通過領域の大きさを示す例示図で、Ａ位置のビーム通過領域を示している。
図に示すように、各ビーム通過領域（図においては、Ａ位置のビーム通過領域３７５Ａ）の半径をＲとし、前記ビーム通過領域３７５Ａの中心間の距離をＬとすると、ビーム通過領域３７５Ａの半径Ｒは、全体領域を結晶化するために次の数式を満足すべきである。
Ｌ／２√２≦Ｒ＜Ｌ／２ （１）
ここで、ビーム通過領域、即ち、マスクパターン３７５Ａ〜３７５Ｄの半径Ｒは、４−ショットにより全体領域が結晶化するようにＬ／２√２より大きいか等しく、各マスクパターン３７５Ａ〜３７５Ｄが互いに接する条件であるＬ／２より小さくすべきである。
即ち、前記マスクパターン３７５Ａ〜３７５Ｄの半径ＲがＬ／２√２と同じ場合は、４−ショットにより全面積を結晶化するための条件で、前記正四角形の重心までの距離を意味する。
以下、このように構成された円形状のマスクパターンを４つのブロックに分けてレーザー結晶化マスクに構成した実施形態を詳細に説明する。
まず、図５は、図４Ａにおいて、本発明によるレーザーマスクに４−ブロックに区分されるマスクパターンを構成する方法を示す例示図である。
図に示すように、図４Ａに示す正四角形のパターンから、前記正四角形を構成する横方向の辺及び縦方向の辺に沿って各マスクパターン５７５Ａ〜５７５Ｄを順に延長形成して、全部で６行×６列のパターンを形成する。
即ち、第１行において、Ａ位置のマスクパターン４７５Ａから、Ａ位置のマスクパターン４７５ＡとＣ位置のマスクパターン４７５Ｃとが交互に繰り返して位置する。
このとき、第２行においては、前記第１行に位置するマスクパターン４７５Ａ、４７５Ｃから、正四角形の辺の長さＬ´に該当する位置だけＹ軸方向に移動して、前記第１行を構成するマスクパターン４７５Ａ、４７５Ｃと異なるマスクパターン４７５Ｂ、４７５Ｄが位置する。
即ち、前記第２行には、Ｙ軸方向にＬ´だけ移動して、Ｂ位置のマスクパターン４７５Ｂから、Ｂ位置のマスクパターン４７５ＢとＤ位置のマスクパターン４７５Ｄとが、Ｘ軸方向に繰り返して位置する。
また、前記第１行及び第３行（即ち、奇数行）は、互いに同様に構成され、前記第２行及び第４行（即ち、偶数行）も、互いに同様に構成される。
一方、第１列は、Ａ位置のマスクパターン４７５Ａから、前記Ａ位置のマスクパターン４７５ＡとＢ位置のマスクパターン４７５Ｂとが繰り返して位置し、このとき、前記第１列及び第３列（即ち、奇数列）は、互いに同様に構成され、第２列及び第４列（即ち、偶数列）も、互いに同様に構成される。
即ち、前記偶数列は、Ｃ位置のマスクパターン４７５Ｃから、前記Ｃ位置のマスクパターン４７５ＣとＤ位置のマスクパターン４７５Ｄとが繰り返して位置し、このとき、前記偶数列は、奇数列からＸ軸方向にＬ´（即ち、前記正四角形の辺の長さＬ´）だけ移動して位置する。
前述したような周期性を有する４種のマスクパターンをブロック別に分けレーザーマスクに適用して４−ショットで結晶化すると、Ｘ−オーバーラップ及びＹ−オーバーラップのない結晶質シリコン薄膜が得られるが、以下にこれを詳細に説明する。
図６Ａ〜図６Ｄは、図５に示すパターン構成方法により製作した４−ブロックレーザーマスクの一部を各ブロック別に示す例示図で、第１のブロック４８０´は、Ａ位置を有するマスクパターン４７５Ａにより構成され、第２のブロック４８０´´は、Ｂ位置を有するマスクパターン４７５Ｂにより構成され、第３のブロック４８０´´´は、Ｃ位置を有するマスクパターン４７５Ｃにより構成され、第４のブロック４８０´´´´は、Ｄ位置を有するマスクパターン４７５Ｄにより構成された場合を示している。
このとき、前記実施形態のように、４種のマスクパターン４７５Ａ〜４７５Ｄを、各ブロック４８０´〜４８０´´´´に、Ａ、Ｂ、Ｃ及びＤ位置のパターン４７５Ａ〜４７５Ｄの順に位置させることは、本発明のパターン構成方法の一例であり、本発明は、これに限定されず、前記４種のマスクパターンの位置順序に関係なく、４−ショットによりショットマークなしに結晶化すればよい。
即ち、図に示すように、前記各ブロック４８０´〜４８０´´´´は、光を透過させる複数の円形状の透過領域４７３Ａ〜４７３Ｄと、光を遮断する遮断領域４７４Ａ〜４７４Ｄとからなっている。
このとき、前記第１のブロック４８０´は、図５に示す２Ｎ−１（ここで、Ｎ＝１、２、３）行×２Ｎ−１列に位置したＡ位置のマスクパターン４７５Ａにより構成され、第２のブロック４８０´´は、２Ｎ行×２Ｎ−１列に位置したＢ位置のマスクパターン４７５Ｂにより構成され、第３のブロック４８０´´´は、２Ｎ−１行×２Ｎ列に位置したＣ位置のマスクパターン４７５Ｃにより構成され、第４のブロック４８０´´´´は、２Ｎ行×２Ｎ列に位置したＤ位置のマスクパターン４７５Ｄにより構成される。
このとき、図においては、前記マスクパターン４７５Ａ〜４７５Ｄが円形状に構成されているが、本発明は、これに限定されず、正三角形、正四角形、正六角形、正八角形などのような正多角形状に構成することもできる。
また、図においては、前記円形状のマスクパターン４７５Ａ〜４７５Ｄを、その半径Ｒが前記各マスクパターン４７５Ａ〜４７５Ｄの中心間の距離ＬのＬ／２√２になるように構成したが、本発明は、これに限定されず、前述の数式（１）を満足するように構成すればよい。
一方、図７Ａ〜図７Ｄは、図６Ａ〜図６Ｄに示すレーザーマスクを順に適用してシリコン薄膜を結晶化する過程を順次示す例示図で、前述したような周期性を有する４−ブロックマスクを使用して結晶化した結果、ショットマークのない薄膜が得られる。
まず、図７Ａに示すように、図６Ａの第１のブロック４８０´を適用して基板４１０に１次結晶化を進行させると、前記第１のブロック４８０´に形成されたＡ位置のマスクパターン４７５Ａ（即ち、前記マスクパターン４７５Ａの透過領域４７３Ａ）を通してレーザーが照射されたシリコン薄膜４１２は、円周の境界面に位置した非晶質シリコン薄膜４１２を核として、円形状のマスクパターン４７５Ａの中心側に成長して、放射状のグレインを有する１次結晶である多結晶シリコン薄膜４１２´が形成される。
一方、１次結晶化により結晶化する領域は、前記マスクの透過領域４７３Ａに対応する部分であり、マスクの透過領域が９つであると、結晶化領域も、所定の半径を有する９つの多結晶シリコン薄膜４１２´が形成されるようになる。
前記１次結晶化が完了すると、前記１次多結晶シリコン薄膜４１２´が形成された基板４１０に図６Ｂの第２のブロック４８０´´を適用し、２次レーザービームを照射して２次結晶化を進行させる。
このとき、前記２次結晶化は、Ｂ位置のマスクパターン４７５Ｂが形成された第２のブロック４８０´´に、ＸまたはＹ方向へのステッピングなしに、第２レーザーショットを照射して進行するが、前記の結晶化の結果、図７Ｂに示すように、１次結晶化により結晶化したシリコン薄膜４１２´パターンの円周を開始点として、第２のブロック４８０´´のマスクパターン４７５Ｂの中心側に結晶が成長して、２次結晶である多結晶シリコン薄膜４１２´´が形成される。
即ち、前記２次結晶４１２´´の上下部には、それぞれ１次結晶化により結晶化した１つの１次結晶４１２´が位置するが、２次ショットによるＢ位置のマスクパターン４７５Ｂと前記２つの１次結晶４１２´との重なる領域から２次結晶化が開始し、その結果、前記Ｂ位置のマスクパターン４７５Ｂの中心側に成長した２次結晶４１２´´が形成される。
次いで、Ｃ位置のマスクパターン４７５Ｃが形成された第３のブロック４８０´´´を適用して、２次結晶化が進行した基板４１０上にレーザービームを照射することにより３次結晶化を進行させると、図７Ｃに示すように、１次結晶化により結晶化したシリコン薄膜４１２´パターンの円周を開始点として、第３のブロック４８０´´´のマスクパターン４７５Ｃの中心側に結晶が成長して、３次結晶である多結晶シリコン薄膜４１２´´´が形成される。
即ち、前記３次結晶４１２´´´の左右側には、それぞれ１次結晶化により結晶化した１つの１次結晶４１２´が位置するが、３次ショットによるＣ位置のマスクパターン４７５Ｃと前記２つの１次結晶４１２´との重なる領域から３次結晶化が開始し、その結果、前記Ｃ位置のマスクパターン４７５Ｃの中心側に成長した３次結晶４１２´´´が形成される。
このように、前記２次結晶４１２´´及び３次結晶４１２´´´は、前記１次結晶化により結晶化した１次結晶４１２´を核として、それぞれ前記位置のマスクパターン４７５Ｂ、４７５Ｃの中心側に成長して形成されるが、即ち、同様の結晶化過程により形成されるが、前記３次ショットによる３次結晶化の場合、前記４種のマスクパターン４７５Ａ〜４７５Ｄのサイズ（即ち、半径）がさらに大きくなると、前記Ｃ位置のマスクパターン４７５Ｃが前記２次結晶４１２´´と一部重なるようになる。
しかしながら、このような場合も、前記３次結晶化は、前記１次結晶化により結晶化した１次結晶４１２´及び前記２次結晶化により結晶化した２次結晶４１２´´を核として、前記Ｃ位置のマスクパターン４７５Ｃの中心側に結晶が成長する。
最後に、Ｄ位置のマスクパターン４７５Ｄが形成された第４のブロック４８０´´´´を適用して、３次結晶化が進行した基板４１０上にレーザービームを照射することにより４次結晶化を進行させると、図７Ｄに示すように、２次結晶化により結晶化したシリコン薄膜４１２´´パターン及び３次結晶化により結晶化したシリコン薄膜４１２´´´パターンの円周を開始点として、第４のブロック４８０´´´´のマスクパターン４７５Ｄの中心側に結晶が成長して、４次結晶である多結晶シリコン薄膜４１２´´´´が形成される。
このように、周期性を有する４−ブロックからなるマスクを適用して４−ショット結晶化を進行させた結果、図に示すように、基板４１０の全領域がＸ−オーバーラップ及びＹ−オーバーラップなしに、即ち、ショットマークなしに結晶化する。
このとき、前記４−ショットによりそれぞれ形成された１次結晶４１２´、２次結晶４１２´´、３次結晶４１２´´´及び４次結晶４１２´´´´は、マスクパターン４７５Ａ〜４７５Ｄと同一の円形状を有し、これにより、放射状に成長した均一なグレインを有する結晶化したシリコン薄膜４１２´〜４１２´´´´が得られる。
以下、前述のマスクパターンを構成する方法を利用して設計したレーザーマスク、及びこれを利用した結晶化工程について説明する。
図８Ａは、本発明の実施形態によるレーザーマスクを構成する方法を示す例示図である。
図に示すように、四角形の実線で示す第１のブロック５８０´には、Ａ位置を有するマスクパターン５７５Ａを位置させ、第２のブロック５８０´´には、Ｂ位置を有するマスクパターン５７５Ｂを位置させ、第３のブロック５８０´´´には、Ｃ位置を有するマスクパターン５７５Ｃを位置させ、第４のブロック５８０´´´´には、Ｄ位置を有するマスクパターン５７５Ｄを位置させる。
このとき、前記マスクパターン５７５Ａ〜５７５Ｄは、図４Ａまたは図５に示す本発明のパターン構成方法によってマスクにブロック５８０´〜５８０´´´´別に設定されるが、第１のブロック５８０´には、９つの円形状のマスクパターン５７５Ａが３行×３列でＡ位置に形成されている。
一方、第２のブロック５８０´´には、Ｂ位置のマスクパターン５７５Ｂが、第１のブロック５８０´に形成されている前記Ａ位置のパターン５７５Ａに対し、正四角形（即ち、点線で示す小さい正四角形）の一辺の長さだけ下方に移動して形成されるが、前記Ｂ位置のマスクパターン５７５Ｂは、前記Ａ位置のマスクパターン５７５Ａと同様に３行×３列で９つが、前記第２のブロック５８０´´に形成される。
また、第３のブロック５８０´´´には、第１のブロック５８０´に形成されている前記Ａ位置のパターン５７５Ａに対し、正四角形の一辺の長さだけ右方に移動したＣ位置に、３行×３列で９つのマスクパターン５７５Ｃが形成される。
また、第４のブロック５８０´´´´には、第１のブロック５８０´に形成されている前記Ａ位置のパターン５７５Ａに対し、正四角形の一辺の長さだけ右方及び下方に移動したＤ位置に、３行×３列で９つのマスクパターン５７５Ｄが形成される。
このように、前記各マスクパターン５７５Ａ〜５７５Ｄが形成される位置は、前述の本発明のパターン構成方法によるが、即ち、第１のブロック５８０´に位置したＡ位置のマスクパターン５７５Ａのうち、Ｎ行×Ｍ列に位置したパターン５７５Ａを基準にみると、前記Ｎ行×Ｍ列に位置したＡ位置のマスクパターン５７５Ａ（以下、基準パターンという）に対応する第２のブロック５８０´´のＮ行×Ｍ列に位置したＢ位置のマスクパターン５７５Ｂは、同一ブロックに構成した場合、基準パターンに対し、Ｙ軸方向に前記正四角形の一辺の長さだけ移動されて位置し、第３のブロック５８０´´´のＮ行×Ｍ列に位置したＣ位置のマスクパターン５７５Ｃは、基準パターンに対し、右側（−Ｘ軸方向）に前記正四角形の一辺の長さだけ移動されて位置し、第４のブロック５８０´´´´のＮ行×Ｍ列に位置したＤ位置のマスクパターン５７５Ｄは、基準パターンに対し、−Ｘ軸方向及びＹ軸方向に前記正四角形の一辺の長さだけ移動されて位置する。
このように、第１のブロック５８０´のマスクパターン５７５Ａを中心に、第２のブロック５８０´のマスクパターン５７５Ｂ、第３のブロック５８０´´´のマスクパターン５７５Ｃ、及び第４のブロック５８０´´´´のマスクパターン５７５Ｄを同一ブロックに構成した場合、それぞれＹ軸、−Ｘ軸、並びに−Ｘ軸及びＹ軸方向に所定の距離（即ち、正四角形の一辺の長さ）だけ移動させて位置することを除いては、前記４つのブロック５８０´〜５８０´´´´にそれぞれ形成される前記４種のマスクパターン５７５Ａ〜５７５Ｄは、全て同一形状の３行×３列からなる。
一方、図においては、実線で示す前記４つのブロック５８０´〜５８０´´´´領域の外部にもマスクパターン５７５Ａ〜５７５Ｄが形成されているが、これは、前記ブロック５８０´〜５８０´´´´は、レーザーマスクに周期性を有するパターン５７５Ａ〜５７５Ｄを構成するために設定した仮想の領域であって、実際のマスクには、前述のパターン構成方法により形成されたパターン５７５Ａ〜５７５Ｄが、レーザー装置及び光学システムなどの条件によって配列される。
また、前記ブロック５８０´〜５８０´´´´は、Ｘ軸方向のステッピングのための移動距離（即ち、Ｘ−ステップ距離Ｄｘ）、及びＹ軸方向のステッピングのための移動距離（即ち、Ｙ−ステップ距離Ｄｙ）の基準となり得るが、即ち、前記四角形の二つの辺中、Ｘ軸方向の辺の長さは、Ｘ−ステッピングのためのＸ−ステップ距離Ｄｘに該当し、Ｙ軸方向の辺の長さは、Ｙ−ステッピングのためのＹ−ステップ距離Ｄｙに該当する。
このとき、前記Ｘ−ステッピングのためのＸ−ステップ距離Ｄｘは、Ｘ軸方向への４−ショットのためのマスクまたはステージの移動距離を意味し、前記Ｙ−ステッピングのためのＹ−ステップ距離Ｄｙは、Ｘ軸方向へのレーザービームの照射を完了した後、基板のＹ軸方向への結晶化を進行させるためのＹ軸方向へのマスクまたはステージの移動距離を意味する。
且つ、前記Ｙ−ステップ距離Ｄｙは、前記Ｘ軸方向への結晶化領域のうち、４−ショットのレーザービームの照射を受けることができない結晶化した薄膜の下方領域を、完全な４−ショット条件で結晶化するための、Ｙ軸方向へのマスクまたはステージの移動距離を意味する。
また、前記Ｘ−ステッピングのためのＸ−ステップ距離Ｄｘ、及びＹ−ステッピングのためのＹ−ステップ距離Ｄｙは、それぞれＸ−オーバーラップ及びＹ−オーバーラップをなくすために、前記ブロック５８０´〜５８０´´´´が有する周期性を考慮して設定される。
以下、前述の特徴を有するようにパターンが構成されたマスクについて説明する。
図８Ｂは、図８Ａに示すレーザーマスク構成方法により製作したレーザーマスクを示す例示図で、前述したように、前記実施形態によるマスク構成方法により構成したレーザーマスク５７０は、Ａ位置のマスクパターン５７５Ａ、Ｂ位置のマスクパターン５７５Ｂ、Ｃ位置のマスクパターン５７５Ｃ、及びＤ位置のマスクパターン５７５Ｄが順に形成された４つのブロックからなっている。
このとき、前記４つのブロックから構成されるレーザーマスク５７０は、一定の周期性を有して形成されたマスクパターン５７５Ａ〜５７５Ｄの透過領域を除いた遮断領域に入射する全てのレーザービームを遮断する役割をし、このとき、前記レーザーマスク５７０の材質としては、クロム系金属、光を遮断できる全ての金属、またはレーザービームの遮断効果及び反射率のよいアルミニウム系金属を使用することができる。
一方、図においては、４−ブロックから構成されたレーザーマスク５７０の各ブロックに９つの円形状の透過領域が形成され、周期性を有するパターン５７５Ａ〜５７５Ｄに構成されているが、本発明は、これに限定されず、レーザー装置や光学システムの条件によって、９つ以上の多数個の透過領域が形成されたパターン５７５Ａ〜５７５Ｄに構成することもできる。
以下、前述のレーザーマスクを利用してシリコン薄膜を結晶化する過程を、図を参照して説明する。
図９Ａ〜図９Ｇは、図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。
このとき、図においては、説明の便宜のために、４つのブロックを実線で示し、左側から、Ａ位置のマスクパターンが位置した第１のブロック５８０´、Ｂ位置のマスクパターンが位置した第２のブロック５８０´´、Ｃ位置のマスクパターンが位置した第３のブロック５８０´´´、及びＤ位置のマスクパターンが位置した第４のブロック５８０´´´´の順に配列されていることを示している。
まず、図９Ａに示すように、非晶質シリコン５１２が蒸着されている基板５１０上に、前述の図８Ｂに示すレーザーマスクを適用して、１次結晶化を進行させる。
このとき、照射されるレーザーは、前述した完全溶融領域のエネルギー密度を有するレーザーで、前記レーザービームの照射を受けた前記非晶質シリコン薄膜５１２は、円周の境界面に位置した非晶質シリコン薄膜５１２を核として円の中心に結晶が成長し、その結果、放射状のグレインを有する１次結晶である多結晶シリコン薄膜５１２´が１次照射領域Ｐ１上に形成される。
一方、前記１次照射領域Ｐ１の全てのシリコン薄膜５１２が多結晶シリコン薄膜５１２´に結晶化するものではなく、マスク５７０に形成されたパターンの形状によって円形状の１次結晶５１２´が複数個形成される。
即ち、前記１次結晶化により結晶化される領域は、前記マスク５７０の透過領域に対応する部分であり、マスク５７０の透過領域が４−ブロック５８０´〜５８０´´´´を全て含んで３６個と仮定すると、結晶化領域も、所定の半径を有する３６個の多結晶シリコン薄膜５１２´が形成されるようになる。
前記１次結晶化が完了すると、前記基板５１０が載置されたステージ（図示せず）またはマスク５７０を、前記マスク５７０に形成されたブロック５８０´〜５８０´´´´のＸ軸方向の辺の長さ、即ち、Ｘ−ステップ距離ＤｘだけＸ軸方向に移動した後、２次レーザービームを照射する。
即ち、前記マスク５７０をＸ軸方向にＸ−ステップ距離Ｄｘだけ移動して、例えば、１次結晶化による第３のブロックであるＣ位置の結晶化したシリコン薄膜５１２´が、第４のブロックであるＤ位置のマスクパターンに重なるようにした後、基板５１０の表面に２次レーザービームを照射すると、図９Ｂに示すように、１次結晶化により結晶化したシリコン薄膜５１２´パターンと同一の２次結晶化パターン５１２´´が、Ｘ−ステップ距離Ｄｘだけ移動して前記１次結晶５１２´の一部と重なって形成される。
このとき、前記１次レーザーショットと２次レーザーショットとが重なる、即ち、１次照射領域Ｐ１と２次照射領域Ｐ２とが重なる中央の二つの領域（このとき、前記１次照射領域Ｐ１と２次照射領域Ｐ２とが重なる中央領域は除外）は、２−ショットのレーザービームの照射を受けるようになり、前記１次結晶化により結晶化したシリコン薄膜５１２´パターンの円周を開始点として、２次ショットのマスク５７０パターンの中心側に結晶が成長して、２次結晶である多結晶シリコン薄膜５１２´´が形成される。
即ち、前記２次結晶５１２´´の上下には、１次結晶化により結晶化した２つの１次結晶５１２´が位置するが、２次ショットによるマスクパターンと前記２つの１次結晶５１２´との重なる領域５２０´から２次結晶化が開始し、その結果、前記マスクパターンの中心側に成長した２次結晶５１２´´が形成される（図７Ｂ参照）。
一方、前記マスク５７０の第１のブロックに対応して結晶化したシリコン薄膜５１２´、及び前記１次照射領域Ｐ１と２次照射領域Ｐ２とが重なる中央領域の結晶化したシリコン薄膜５１２´は、２次レーザーショットにより２次結晶が形成されるのでなく、新しい１次結晶５１２´が形成されるようになる。
次いで、前記基板５１０が載置されたステージまたはマスク５７０を、再びＸ軸方向にＸ−ステップ距離Ｄｘだけ移動して、３次レーザービームを照射する。
例えば、１次レーザーショットにより１次結晶化が進行した後、２次レーザーショットにより２次結晶化が進行した、即ち、１次結晶化による第２のブロックであるＢ位置の結晶化したシリコン薄膜５１２´が、第４のブロックであるＤ位置のマスクパターンに重なるようにした後、基板５１０の表面に３次レーザービームを照射すると、図９Ｃに示すように、１次結晶化により結晶化したシリコン薄膜５１２´パターンと同一の３次結晶化パターン５１２´´´が、Ｘ−ステップ距離Ｄｘだけ移動して、前記１次結晶５１２´及び２次結晶５１２´´の一部と重なって形成される。
このとき、前記１次レーザーショットと２次レーザーショットと３次レーザーショットとが重なる、即ち、１次照射領域Ｐ１と２次照射領域Ｐ２と３次照射領域Ｐ３とが重なる中央の２つの領域は、３−ショットのレーザービームの照射を受けるようになり、前記１次結晶化または２次結晶化により結晶化したシリコン薄膜５１２´、５１２´´パターンの円周を開始点として、３次ショットのマスク５７０パターンの中心側に結晶が成長して、３次結晶である多結晶シリコン薄膜５１２´´´が形成される。
このとき、説明の便宜のために、前記１次照射領域Ｐ１と２次照射領域Ｐ２と３次照射領域Ｐ３とが重なる中央の２つの領域を順に第１領域及び第２領域とすると、第１領域では、前記３次結晶５１２´´´の左右側に、１次結晶化により結晶化した２つの１次結晶５１２´が１つずつ位置するが、３次ショットによるマスクパターンと前記２つの１次結晶５１２´との重なる領域５２０´´から３次結晶化が開始し、その結果、前記マスクパターンの中心側に成長した３次結晶５１２´´´が形成される（図７Ｃ参照）。
また、第２領域では、前記３次結晶５１２´´´の上下左右に、１次結晶化及び２次結晶化により結晶化した４つの１次結晶５１２´が１つずつ位置するが、３次ショットによるマスクパターンと前記４つの１次結晶５１２´との重なる領域５２０´´から３次結晶化が開始し、その結果、前記マスクパターンの中心側に成長した３次結晶５１２´´´が形成される。
次いで、前記基板５１０が載置されたステージまたはマスク５７０を、再びＸ軸方向にＸ−ステップ距離Ｄｘだけ移動させ、４次レーザービームを照射して、連続的にＸ軸方向への結晶化を進行させる。
例えば、１次レーザーショットにより１次結晶化が進行した後、２次及び３次レーザーショットにより３次結晶化が進行した、即ち、１次結晶化による第１のブロックであるＡ位置の結晶化したシリコン薄膜５１２´が、第４のブロックであるＤ位置のマスクパターンに重なるようにした後、基板５１０の表面に４次レーザービームを照射すると、図９Ｄに示すように、１次結晶化により結晶化したシリコン薄膜５１２´パターンと同一の４次結晶化パターン５１２´´´´がＸ−ステップ距離Ｄｘだけ移動されて、前記１次結晶５１２´、２次結晶５１２´´及び３次結晶５１２´´´の一部と重なって形成される。
このとき、前記１次レーザーショットと２次レーザーショットと３次レーザーショットと４次レーザーショットとが重なる、即ち、１次照射領域Ｐ１と２次照射領域Ｐ２と３次照射領域Ｐ３と４次照射領域Ｐ４とが重なる中央領域は、４−ショットのレーザービームの照射を受けるようになり、前記２次結晶化または３次結晶化により結晶化したシリコン薄膜５１２´´、５１２´´´パターンの円周を開始点として、４次ショットのマスク５７０パターンの中心側に結晶が成長して、４次結晶である多結晶シリコン薄膜５１２´´´´が形成される。
即ち、前記４次結晶５１２´´´´の上下左右に、２次結晶化及び３次結晶化により結晶化した、４つの２次結晶５１２´´及び３次結晶５１２´´´が１つずつ位置するが、４次ショットによるマスクパターンと前記４つの２次結晶５１２´´及び３次結晶５１２´´´との重なる領域５２０´´´から４次結晶化が開始し、その結果、前記マスクパターンの中心側に成長した４次結晶５１２´´´´が形成される（図７Ｄ参照）。
このように、周期性を有する４−ブロックからなるマスクを適用して４−ショット結晶化を進行させた結果、図に示すように、４−ショット領域がＸ−オーバーラップなしに、即ち、ショットマークなしに結晶化する。
即ち、１次結晶５１２´、２次結晶５１２´´、３次結晶５１２´´´及び４次結晶５１２´´´´が全て形成されている領域が、ショットマークなしに結晶化した４−ショット結晶領域に該当する。
一方、このような結晶化過程をＸ軸方向に繰り返して進行すると、図９Ｅ及び図９Ｆに示すように、ショットマークのない４−ショット結晶領域Ｐが、Ｘ軸方向に増加しながら形成される。
前記４−ショット結晶領域Ｐは、ショットマークのない均一な結晶化領域であり、レーザービームがオーバーラップする部分をレーザーパターンの周期性を利用して除去することによって得られる。
一方、前記結晶化したシリコン薄膜５１２´〜５１２´´´´の下方領域は、他の領域に対し２−ショット、３−ショットまたは４−ショットのレーザービームの照射を完全には受けることができないが、その理由は、前記下方領域が前記領域に対応する４種のマスクパターンを完全に構成できないためであり、前述したようなＸ軸方向へのステッピングによるレーザー照射だけでは、前記マスクパターンを通して完全な４−ショットの照射を受けることができなくなる。
次いで、前述の方法をＸ軸方向に繰り返して進行して、前記Ｘ軸方向へのレーザーショットが全て行われると、図９Ｇに示すように、前記マスク５７０またはステージをＹ軸方向に（ステージを移動する場合は−Ｙ軸方向に）所定の距離（即ち、Ｙ−ステップ距離Ｄｙ）だけ移動した後、前記Ｘ軸方向の結晶化工程が終わった部分から開始して、−Ｘ軸方向への結晶化工程を進行する。
このとき、前記Ｘ軸方向への結晶化と同一のマスク５７０のブロックを適用して結晶化するが、前記マスク５７０の上部パターンは、前述したＸ軸方向への結晶化の結果、完全なレーザーの照射を受けることができない下方領域に対応して位置することによって、−Ｘ軸方向への結晶化工程により完全な（即ち、前記下方領域以外の他の領域と同一の）レーザーショットの照射を受けるようになる。
このように、レーザーマスク５７０の周期性を有するパターンを考慮して、Ｘ−ステップ距離ＤｘだけＸ軸方向に移動して、４−ショットで結晶化を進行した後、マスク５７０の反復パターンを考慮して、マスク５７０またはステージをＹ軸方向に移動して、再び−Ｘ軸方向にスキャニングを進行すると、１次スキャニングした結晶化表面とＹ−オーバーラップなしに結晶化できるようになる。
その後、前述の方法を繰り返してＸ軸及びＹ軸方向への結晶化を進行させると、任意の領域全体に対し結晶化を完了することができる。
特に、前記４−ショット結晶領域Ｐは、本実施形態による４−ショットのレーザーの照射により、Ｘ−オーバーラップ及びＹ−オーバーラップなしに結晶化した領域であり、レーザービームのオーバーラップによるショットマークが除去されると共に、前述したように、放射状のグレインを有する結晶の形成により均一な結晶化特性を示すようになる。
前記実施形態では、４−ブロックのマスクを用いて４−ショットで結晶化を進行して、Ｘ−オーバーラップ及びＹ−オーバーラップのない結晶化したシリコン薄膜が得られ、このとき、前記各ブロックには、円形状のマスクパターンが一定の周期性を有して形成されているが、本発明は、前述したパターンの形状に限定されるものでなく、正三角形、正四角形、正六角形、正八角形などのような正多角形状に構成してもよい。
また、本実施形態では、各ブロックに９つの円形状の透過領域が形成されたパターンを利用して結晶化したが、本発明は、これに限定されず、前記個数に関係なく本発明を適用することができる。
また、前記実施形態では、前記円形状のマスクパターンを、その半径が前記各マスクパターンの中心間距離の１／２√２になるように構成したが、本発明は、これに限定されず、前述の数式（１）を満足するように構成すればよい。
一方、本実施形態では、前記マスクの４つのブロックに、Ａ位置のマスクパターン、Ｂ位置のマスクパターン、Ｃ位置のマスクパターン、及びＤ位置のマスクパターンを順に位置させて前記マスクを構成したが、本発明は、これに限定されず、前記４つのマスクパターンの順序を同様に維持しながら、最初にＡ位置でないＢ、ＣまたはＤ位置のマスクパターンを位置させて構成してもよい。
また、前記４種のマスクパターンの順序を前記実施形態と異なるように構成してもよく、このとき、４−ショットにより前記４種のマスクパターンを通過したレーザービームの照射を受ければよい。
一方、前記実施形態で説明したように、マスクの４つのブロックに形成されたパターン、即ち、Ａ位置のマスクパターン、Ｂ位置のマスクパターン、Ｃ位置のマスクパターン、及びＤ位置のマスクパターンを介してレーザービームを照射して、結果的に、４−ショットレーザーの照射により、１次ショット（ここでは、前記ショットに特定の順序があるのでなく、選択された何れか１つのショットを意味する）による１次結晶の形成、２次ショット（ここで、２次ショットは、１次ショットにより１次結晶化した領域に照射されるショットを意味する）による前記１次結晶を通しての２次結晶の形成、３次ショット（ここで、３次ショットは、前記２次ショットにより１次結晶化した領域または２次結晶化した領域に照射されるショットを意味する）による前記１次結晶または２次結晶を通しての３次結晶の形成、４次ショット（ここで、４次ショットは、前記３次ショットにより３次結晶化した領域に照射されるショットを意味する）による前記３次結晶を通しての４次結晶の形成が順になされることにより、４−ショットの照射を受けた全面積が結晶化するようになる。
ここで、前記１次結晶の形成、２次結晶の形成、３次結晶の形成及び４次結晶の形成は、その順序に意味があるのでなく、１次結晶の形成による２次結晶の形成、３次結晶の形成及び４次結晶の形成が順次行われることを意味する。
また、前記１次結晶は、１次レーザーの照射による円形状のパターンの周囲、即ち、円周の境界面に位置した非晶質シリコン薄膜を核として、円の中心側に結晶が成長して形成され、前記２次結晶、３次結晶及び４次結晶は、それぞれ前記１次結晶化、２次結晶化及び３次結晶化により結晶化したシリコン薄膜パターンの円周を開始点として、２次ショット、３次ショット及び４次ショットのマスクパターンの中心側に結晶が成長して形成される。
このとき、前記３次結晶は、前記１次結晶化により結晶化したシリコン薄膜パターンの円周を開始点として、３次ショットのマスクパターンの中心側に結晶が成長して形成されることもできる。
以下、本発明により結晶化特性が向上したシリコン薄膜を利用して液晶表示素子を製作する方法を説明する。
まず、図１０は、一般的な液晶表示パネルの構造を概略的に示す平面図で、アレイ基板に駆動回路部を集積させた駆動回路一体型液晶表示パネルを示している。
図に示すように、駆動回路一体型液晶表示パネルは、大きく、アレイ基板８２０と、カラーフィルタ基板８３０と、前記アレイ基板８２０とカラーフィルタ基板８３０との間に形成された液晶層（図示せず）とからなっている。
前記アレイ基板８２０は、複数の単位画素がマトリックス状に配列された画像表示領域の画素部８２５と、前記画素部８２５の外郭に位置したゲート駆動回路部８２４及びデータ駆動回路部８２３により構成された駆動回路部とからなっている。
このとき、図には示していないが、前記アレイ基板８２０の画素部８２５は、基板８２０上に縦横に配列されて複数の画素領域を定義する複数のゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成されたスイッチング素子の薄膜トランジスタと、前記画素領域に形成された画素電極とから構成される。
前記薄膜トランジスタは、画素電極に信号電圧を印加及び遮断するスイッチング素子であり、電界によって電流の流れを調節する一種の電界効果トランジスタ（Field Effect Transistor；FET）である。
一方、アレイ基板８２０の駆動回路部８２３、８２４は、カラーフィルタ基板８３０に比べて突出した、前記アレイ基板８２０の長辺の一側にデータ駆動回路部８２３が位置し、前記アレイ基板８２０の短辺の一側にゲート駆動回路部８２４が位置する。
このとき、前記ゲート駆動回路部８２４及びデータ駆動回路部８２３は、入力される信号を適宜出力させるために、インバータであるＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造の薄膜トランジスタを用いる。
参考として、前記ＣＭＯＳは、高速信号処理が要求される駆動回路部の薄膜トランジスタに用いられるＭＯＳ構造からなる集積回路の一種で、Ｐチャネル及びＮチャネルのトランジスタを必要とし、速度及び密度の特性は、ＮＭＯＳとＰＭＯＳとの中間形態を示す。
前記ゲート駆動回路部８２４及びデータ駆動回路部８２３は、それぞれゲートライン及びデータラインを介して画素電極に走査信号及びデータ信号を供給するための装置であって、外部信号入力端（図示せず）に連結されており、前記外部信号入力端を通して入力される外部信号を調節して前記画素電極に出力する役割をする。
一方、図には示していないが、前記カラーフィルタ基板８３０の画像表示領域８２５には、カラーを実現するカラーフィルタと、前記アレイ基板８２０に形成された画素電極の対向電極である共通電極が形成されている。
このように構成された前記アレイ基板８２０とカラーフィルタ基板８３０とは、スペーサにより所定間隔離隔するようにセルギャップが設けられ、画像表示領域の外郭に形成されたシールパターンにより貼り合わされて、単位液晶表示パネルをなす。このとき、前記両基板の貼り合わせは、アレイ基板またはカラーフィルタ基板に形成された貼り合わせキーを通して行われる。
一方、このように、多結晶シリコン薄膜を利用した駆動回路一体型液晶表示パネルは、素子特性に優れており、画像品質が優秀で高精細化が可能で電力の消費が少ないという利点を有する。
以下、このように構成された駆動回路一体型液晶表示パネルに使用される、本発明により製作された結晶化したシリコン薄膜を利用したＣＭＯＳ液晶表示素子について、その製造工程を通して詳細に説明する。
図１１は、本発明の結晶化方法により結晶化したシリコン薄膜を利用して製作したＣＭＯＳ液晶表示素子を示す例示図である。
このとき、画素部に形成される薄膜トランジスタは、ＮタイプとＰタイプの両方とも可能であり、駆動回路部は、前記画素部と同一のＮタイプの薄膜トランジスタまたはＰタイプの薄膜トランジスタの何れか１つのタイプも可能で、前記Ｎタイプの薄膜トランジスタとＰタイプの薄膜トランジスタの両方とも形成されたＣＭＯＳ構造も可能であるが、図においては、便宜上、ＣＭＯＳ液晶表示素子が製作されている場合を示している。
以下、このように構成されるＣＭＯＳ液晶表示素子の製造方法を説明する。
まず、ガラスのような透明な絶縁物質からなる基板８２０上に、シリコン酸化膜（SiO２）により構成されるバッファ層８２１を形成する。
次いで、前記バッファ層８２１が形成された基板８２０上に、多結晶シリコンからなるアクティブ層８２４Ｎ、８２４Ｐを形成する。
前記アクティブ層８２４Ｎ、８２４Ｐは、基板８２０の全面に非晶質シリコン薄膜を蒸着した後、本発明の周期性を有するパターンが形成された４−ブロックレーザーマスクを利用して、前記周期性を利用して４−ショットで横方向結晶化することにより、ショットマークなしに均一な結晶化特性を有する多結晶シリコン薄膜を形成し、その後、フォトリソグラフィ工程を通して前記結晶化した多結晶シリコン薄膜をパターニングすることにより、それぞれＮＭＯＳ及びＰＭＯＳ領域に形成される。
その後、アクティブ層８２４Ｎ、８２４Ｐが形成された基板８２０の全面にゲート絶縁膜８２５Ａを蒸着する。
次いで、前記ゲート絶縁膜８２５Ａが蒸着された基板８２０の所定領域（即ち、アクティブ層８２４Ｎ、８２４Ｐのチャネル形成領域）上に、モリブデン（Mo）、アルミニウム（Al）またはアルミニウム合金などから構成されるゲート電極８５０Ｎ、８５０Ｐを形成する。
前記ゲート電極８５０Ｎ、８５０Ｐは、ゲート絶縁膜８２５Ａが形成された基板８２０の全面にゲートメタルを蒸着した後、フォトリソグラフィ工程を通して形成される。
次いで、Ｎドーピング工程及びＰドーピング工程を順次施して、それぞれＮタイプの薄膜トランジスタ（即ち、アクティブ層８２４Ｎの所定領域にＮ+イオンが注入されてソース／ドレイン領域８２２Ｎ、８２３Ｎが形成された薄膜トランジスタ）及びＰタイプの薄膜トランジスタを形成する。
このとき、Ｎタイプの薄膜トランジスタのソース領域８２２Ｎ及びドレイン領域８２３Ｎは、電子を供与できる燐（P）などの５族元素を注入して形成される。
また、Ｐタイプの薄膜トランジスタのソース／ドレイン領域８２２Ｐ、８２３Ｐは、正孔を供与できるホウ素（B）などの３族元素を注入して形成される。
次いで、前記基板８２０の全面に層間絶縁膜８２５Ｂを蒸着した後、フォトリソグラフィ工程を通して、ソース／ドレイン領域８２２Ｎ、８２２Ｐ、８２３Ｎ、８２３Ｐの一部を露出させるコンタクトホール（図示せず）を形成する。
最後に、前記コンタクトホールを介してソース／ドレイン領域８２２Ｎ、８２２Ｐ、８２３Ｎ、８２３Ｐと電気的に接続するソース／ドレイン電極８５１Ｎ、８５１Ｐ、８５２Ｎ、８５２Ｐを形成すると、図に示すようにＣＭＯＳ液晶表示素子が完成する。
一方、前記実施形態では、本発明により結晶化したシリコン薄膜を利用して、液晶表示素子及び液晶表示パネルを製作する方法について説明しているが、本発明は、これに限定されず、有機ＥＬなどの素子にも適用可能である。
順次的横方向結晶化に使用されるレーザーマスクの一例を示す例示図である。 図１Ａに示すマスクを使用して結晶化したシリコン薄膜を概略的に示す平面図である。 図１Ｂに示す結晶化したシリコン薄膜のエッジ部Ｅを拡大して示す平面図である。 図１Ａに示すマスクを使用してシリコン薄膜を結晶化する工程を順次示す平面図である。 図１Ａに示すマスクを使用してシリコン薄膜を結晶化する工程を順次示す平面図である。 図１Ａに示すマスクを使用してシリコン薄膜を結晶化する工程を順次示す平面図である。 本発明によるレーザーマスクに周期性を有するパターンを構成する方法を示す例示図である。 図４Ａにおいて、本発明によるレーザーマスクのビーム通過領域の大きさを示す例示図である。 図４Ａにおいて、本発明によるレーザーマスクに４−ブロックに区分されるマスクパターンを構成する方法を示す例示図である。 図５に示すパターン構成方法により製作した４−ブロックレーザーマスクの一部を各ブロック別に示す例示図である。 図５に示すパターン構成方法により製作した４−ブロックレーザーマスクの一部を各ブロック別に示す例示図である。 図５に示すパターン構成方法により製作した４−ブロックレーザーマスクの一部を各ブロック別に示す例示図である。 図５に示すパターン構成方法により製作した４−ブロックレーザーマスクの一部を各ブロック別に示す例示図である。 図６Ａに示すレーザーマスクを順に適用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図６Ｂに示すレーザーマスクを順に適用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図６Ｃに示すレーザーマスクを順に適用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図６Ｄに示すレーザーマスクを順に適用してシリコン薄膜を結晶化する過程を順次示す例示図である。 本発明の実施形態によるレーザーマスクを構成する方法を示す例示図である。 図８Ａに示すレーザーマスク構成方法により製作したレーザーマスクを示す例示図である。 図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。 図８Ｂに示すレーザーマスクを利用してシリコン薄膜を結晶化する過程を順次示す例示図である。 液晶表示パネルの構造を概略的に示す平面図である。 本発明による結晶化方法により結晶化したシリコン薄膜を利用して製作した液晶表示素子を示す例示図である。 照射されるレーザーエネルギー密度に対する結晶化したシリコン薄膜のグレインサイズを示すグラフである。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 図１２に示すグラフにおいて、レーザーエネルギー密度によるシリコン結晶化メカニズムを示す断面図である。 一般的な横方向結晶化による結晶化過程を順次示す断面図である。 一般的な横方向結晶化による結晶化過程を順次示す断面図である。 一般的な横方向結晶化による結晶化過程を順次示す断面図である。
符号の説明
３７５Ａ、３７５Ｂ、３７５Ｃ、３７５Ｄ マスクパターン、４１０ 基板、４１２ 非結晶シリコン薄膜、４１２´、４１２´´、４１２´´´、４１２´´´´ 多結晶シリコン薄膜、４７３Ａ、４７３Ｂ、４７３Ｃ、４７３Ｄ 透過領域、４７４Ａ、４７４Ｂ、４７４Ｃ、４７４Ｄ 遮断領域、４７５Ａ、４７５Ｂ、４７５Ｃ、４７５Ｄ マスクパターン、４８０´ 第１のブロック、４８０´´ 第２のブロック、４８０´´´ 第３のブロック、４８０´´´´ 第４のブロック、５１０ 基板、５１２ 非結晶シリコン薄膜、５１２´、５１２´´、５１２´´´、５１２´´´´ 多結晶シリコン薄膜、５７０ レーザーマスク、５７５Ａ、５７５Ｂ、５７５Ｃ、５７５Ｄ マスクパターン、５８０´ 第１のブロック、５８０´´ 第２のブロック、５８０´´´ 第３のブロック、５８０´´´´ 第４のブロック。

Claims (11)

  1. シリコン薄膜が形成された基板を提供する段階と、
    前記基板上に、複数の透過領域及び１つの遮断領域を含む周期性パターンを有する４つのブロックにより構成されるレーザーマスクを位置させる段階と
    を含むレーザー結晶化方法であって、
    前記４つのブロックのうち、第１のブロックには、Ａ位置を有する第１のマスクパターンが形成され、第２のブロックには、Ｂ位置を有する第２のマスクパターンが形成され、第３のブロックには、Ｃ位置を有する第３のマスクパターンが形成され、第４のブロックには、Ｄ位置を有する第４のマスクパターンが形成され、前記第１のマスクパターン〜前記第４のマスクパターンのそれぞれの透過領域の形状および周期は同一であり、前記Ａ〜Ｄ位置は、互いに所定量分異なり、
    前記４種のマスクパターンを１つのブロックに全て投射した場合、前記隣接する４つの透過領域の中心が１つの正四角形をなし、
    前記複数の透過領域は、円形状を有し、
    前記複数の透過領域の中心間の距離をＬとし、前記透過領域の半径をＲとし、ＬとＲが
    Ｌ／（２√２）≦Ｒ＜Ｌ／２
    の関係を有し、
    前記シリコン薄膜の全領域を結晶化する段階は、
    前記第１のブロックを通して前記シリコン薄膜上に１次レーザービームを照射することで円形状を有する１次結晶を形成する段階と、
    前記第２のブロックを通して前記１次結晶を有する前記シリコン薄膜上に２次レーザービームを照射することで円形状を有する２次結晶を形成し、前記１次結晶の円周を開始点として前記第２のブロックのマスクパターンの中心側に向かって前記２次結晶を成長させる段階と、
    前記第３のブロックを通して前記１次結晶および前記２次結晶を有する前記シリコン薄膜上に３次レーザービームを照射することで円形状を有する３次結晶を形成し、前記１次結晶の円周を開始点として前記第３のブロックのマスクパターンの中心側に向かって前記３次結晶を成長させる段階と、
    前記第４のブロックを通して前記１次結晶、前記２次結晶、および前記３次結晶を有する前記シリコン薄膜上に４次レーザービームを照射することで円形状を有する４次結晶を形成し、前記２次結晶および前記３次結晶の円周を開始点として前記第４のブロックのマスクパターンの中心側に向かって前記４次結晶を成長させる段階と
    を備え、
    前記照射されるレーザーは、完全溶融領域のエネルギー密度を有し、
    前記結晶化は、ショットマークが除去された順次的横方向結晶化であり、前記１次結晶ないし４次結晶は、放射状の均一なグレインを有する
    ことを特徴とするレーザー結晶化方法。
  2. 前記各マスクパターンの位置は、前記第１のブロックの第１のマスクパターン（基準パターン）を基準に、前記第２のブロックの第２のマスクパターンは、前記基準パターンに対し、前記正四角形の一辺の長さに該当する長さだけ下方に移動して位置し、前記第３のブロックの第３のマスクパターンは、前記基準パターンに対し、前記正四角形の一辺の長さだけ右方に移動して位置し、前記第４のブロックの第４のマスクパターンは、前記基準パターンに対し、前記正四角形の一辺の長さだけ右方及び下方に移動して位置することを特徴とする請求項１に記載のレーザー結晶化方法。
  3. 前記１次結晶ないし前記４次結晶を成長させる段階は、
    前記レーザーマスクを介して、前記シリコン薄膜の所定領域に前記１次レーザービームを照射する段階、前記レーザーマスクまたは基板がローディングされたステージをＸ軸方向に移動した後、前記レーザーマスクを介して前記２次レーザービームを照射する段階、前記レーザーマスクまたはステージをＸ軸方向に移動した後、前記レーザーマスクを介して前記３次レーザービームを照射する段階、及び前記レーザーマスクまたはステージをさらにＸ軸方向に移動した後、前記レーザーマスクを介して前記４次レーザービームを照射する段階を含んで、前記シリコン薄膜を４−ショットで結晶化する段階と、
    前記４−ショット方法により、Ｘ軸方向に前記シリコン薄膜を結晶化する段階を繰り返す段階と、
    前記レーザーマスクまたはステージをＹ軸方向に移動した後、前記レーザーマスクを利用して、−Ｘ軸方向に前記４−ショット結晶化を繰り返す段階と
    を含むことを特徴とする請求項１に記載のレーザー結晶化方法。
  4. 前記レーザーマスクまたはステージは、前記１つのブロックのサイズと同じ距離だけ移動することを特徴とする請求項３に記載のレーザー結晶化方法。
  5. 前記レーザーマスクまたはステージの移動距離は、Ｘ−オーバーラップ及びＹ−オーバーラップをなくすために、前記ブロックが有する周期性によって設定されることを特徴とする請求項３に記載のレーザー結晶化方法。
  6. 互いに交差して画素領域を定義するゲートライン及びデータラインを基板上に形成する段階と、
    前記ゲートラインと前記データラインとの交差領域に薄膜トランジスタを形成する段階と
    を含み、
    前記交差領域に薄膜トランジスタを形成する段階は、シリコン薄膜が形成された基板を提供する段階と、前記基板上に、複数の透過領域及び１つの遮断領域を含む周期性パターンを有する４つのブロックにより構成されるレーザーマスクを位置させる段階と、前記レーザーマスクを介してレーザービームを照射して、前記シリコン薄膜を結晶化する段階とからなる表示素子の製造方法であって、
    前記４つのブロックのうち、第１のブロックには、Ａ位置を有する第１のマスクパターンが形成され、第２のブロックには、Ｂ位置を有する第２のマスクパターンが形成され、第３のブロックには、Ｃ位置を有する第３のマスクパターンが形成され、第４のブロックには、Ｄ位置を有する第４のマスクパターンが形成され、前記第１のマスクパターン〜前記第４のマスクパターンのそれぞれの透過領域の形状および周期は同一であり、前記Ａ〜Ｄ位置は、互いに所定量分異なり、
    前記４種のマスクパターンを１つのブロックに全て投射した場合、前記隣接する４つの透過領域の中心が１つの正四角形をなし、
    前記複数の透過領域は、円形状を有し、
    前記複数の透過領域の中心間の距離をＬとし、前記透過領域の半径をＲとし、ＬとＲが
    Ｌ／（２√２）≦Ｒ＜Ｌ／２
    の関係を有し、
    前記シリコン薄膜の全領域を結晶化する段階は、
    前記第１のブロックを通して前記シリコン薄膜上に１次レーザービームを照射することで円形状を有する１次結晶を形成する段階と、
    前記第２のブロックを通して前記１次結晶を有する前記シリコン薄膜上に２次レーザービームを照射することで円形状を有する２次結晶を形成し、前記１次結晶の円周を開始点として前記第２のブロックのマスクパターンの中心側に向かって前記２次結晶を成長させる段階と、
    前記第３のブロックを通して前記１次結晶および前記２次結晶を有する前記シリコン薄膜上に３次レーザービームを照射することで円形状を有する３次結晶を形成し、前記１次結晶の円周を開始点として前記第３のブロックのマスクパターンの中心側に向かって前記３次結晶を成長させる段階と、
    前記第４のブロックを通して前記１次結晶、前記２次結晶、および前記３次結晶を有する前記シリコン薄膜上に４次レーザービームを照射することで円形状を有する４次結晶を形成し、前記２次結晶および前記３次結晶の円周を開始点として前記第４のブロックのマスクパターンの中心側に向かって前記４次結晶を成長させる段階と
    を備え、
    前記照射されるレーザーは、完全溶融領域のエネルギー密度を有し、
    前記結晶化は、ショットマークが除去された順次的横方向結晶化であり、前記１次結晶ないし４次結晶は、放射状の均一なグレインを有する
    ことを特徴とする表示素子の製造方法。
  7. 前記各マスクパターンの位置は、前記第１のブロックの第１のマスクパターン（基準パターン）を基準に、前記第２のブロックの第２のマスクパターンは、前記基準パターンに対し、前記正四角形の一辺の長さに該当する長さだけ下方に移動して位置し、前記第３のブロックの第３のマスクパターンは、前記基準パターンに対し、前記正四角形の一辺の長さだけ右方に移動して位置し、前記第４のブロックの第４のマスクパターンは、前記基準パターンに対し、前記正四角形の一辺の長さだけ右方及び下方に移動して位置することを特徴とする請求項６に記載の表示素子の製造方法。
  8. 前記１次結晶ないし前記４次結晶を成長させる段階は、
    前記レーザーマスクを介して、前記シリコン薄膜の所定領域に前記１次レーザービームを照射する段階、前記レーザーマスクまたは基板がローディングされたステージをＸ軸方向に移動した後、前記レーザーマスクを介して前記２次レーザービームを照射する段階、前記レーザーマスクまたは前記ステージをＸ軸方向に移動した後、前記レーザーマスクを介して前記３次レーザービームを照射する段階、及び前記レーザーマスクまたは前記ステージをさらにＸ軸方向に移動した後、前記レーザーマスクを介して前記４次レーザービームを照射する段階を含んで、前記シリコン薄膜を４−ショットで結晶化する段階と、
    前記４−ショット方法により、Ｘ軸方向に前記シリコン薄膜を結晶化する段階を繰り返す段階と、
    前記レーザーマスクまたは前記ステージをＹ軸方向に移動した後、前記レーザーマスクを利用して、−Ｘ軸方向に前記４−ショット結晶化を繰り返す段階と
    を含むことを特徴とする請求項６に記載の表示素子の製造方法。
  9. 前記レーザーマスクまたは前記ステージは、前記１つのブロックのサイズと同じ距離だけ移動することを特徴とする請求項８に記載の表示素子の製造方法。
  10. 前記レーザーマスクまたは前記ステージの移動距離は、Ｘ−オーバーラップ及びＹ−オーバーラップをなくすために、前記ブロックが有する周期性によって設定されることを特徴とする請求項８に記載の表示素子の製造方法。
  11. 前記複数の透過領域は、前記各ブロックにＮ行×Ｍ列（Ｎ、Ｍは整数）に配列されることを特徴とする請求項６に記載の表示素子の製造方法。
JP2004382126A 2003-12-29 2004-12-28 結晶化方法、及び表示素子の製造方法 Expired - Fee Related JP4355285B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099390A KR100606450B1 (ko) 2003-12-29 2003-12-29 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Publications (2)

Publication Number Publication Date
JP2005197730A JP2005197730A (ja) 2005-07-21
JP4355285B2 true JP4355285B2 (ja) 2009-10-28

Family

ID=34114331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004382126A Expired - Fee Related JP4355285B2 (ja) 2003-12-29 2004-12-28 結晶化方法、及び表示素子の製造方法

Country Status (8)

Country Link
US (3) US7501211B2 (ja)
JP (1) JP4355285B2 (ja)
KR (1) KR100606450B1 (ja)
CN (2) CN100465743C (ja)
DE (1) DE102004061596B4 (ja)
FR (1) FR2864696B1 (ja)
GB (1) GB2410125B (ja)
TW (1) TWI268560B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same
TWI293713B (en) * 2004-07-02 2008-02-21 Au Optronics Corp Display panel and fabrication method thereof
KR100796590B1 (ko) * 2005-07-12 2008-01-21 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
KR101365185B1 (ko) * 2005-12-16 2014-02-21 삼성디스플레이 주식회사 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치
TWI298183B (en) * 2006-05-16 2008-06-21 Ind Tech Res Inst Method for forming poly-silicon film
DE102007025943B4 (de) * 2007-06-04 2016-08-04 Coherent Gmbh Verfahren zur thermischen Behandlung einer Substratoberfläche mittels Laserlicht
JP5093815B2 (ja) * 2009-02-13 2012-12-12 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
JP5495043B2 (ja) * 2010-04-23 2014-05-21 株式会社ブイ・テクノロジー レーザアニール方法、装置及びマイクロレンズアレイ
CN103537794B (zh) * 2013-10-22 2015-09-30 中山大学 样品做一维精密平动实现二维激光sls晶化的方法
TWI516326B (zh) * 2013-11-07 2016-01-11 隆達電子股份有限公司 雷射製造週期性微結構設備及方法
CN103560076B (zh) * 2013-11-12 2016-01-06 深圳市华星光电技术有限公司 提升多晶硅层均一性的多晶硅制作方法
CN104362084B (zh) * 2014-10-08 2018-04-13 昆山工研院新型平板显示技术中心有限公司 低温多晶硅薄膜及其制备方法、低温多晶硅薄膜晶体管
CN105185694A (zh) * 2015-08-20 2015-12-23 京东方科技集团股份有限公司 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管
CN105304500B (zh) * 2015-10-26 2018-01-30 深圳市华星光电技术有限公司 N型tft的制作方法
JP6623078B2 (ja) * 2016-02-23 2019-12-18 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
US10283531B2 (en) * 2016-07-29 2019-05-07 Lg Display Co., Ltd. Thin film transistor, method for manufacturing the same, and display device including the same
CN106847743B (zh) * 2017-02-07 2019-12-24 武汉华星光电技术有限公司 Tft基板及其制作方法
CN111788658A (zh) * 2018-03-07 2020-10-16 堺显示器制品株式会社 激光退火装置、激光退火方法以及有源矩阵基板的制造方法
TWI827786B (zh) 2019-01-29 2024-01-01 日商東洋紡Ｍｃ股份有限公司 含有二聚物二醇共聚聚醯亞胺胺甲酸酯樹脂之黏接劑組成物
CN109801837A (zh) * 2019-02-02 2019-05-24 京东方科技集团股份有限公司 驱动背板的激光退火工艺及掩膜版

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
KR100473237B1 (ko) * 2000-04-28 2005-03-09 마쯔시다덴기산교 가부시키가이샤 박막트랜지스터와 그 제조방법 및 그것을 사용한액정표시장치
JP3945805B2 (ja) 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
TW521310B (en) 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
JP3590388B2 (ja) 2001-03-23 2004-11-17 Ｈｏｙａ株式会社 フォトマスクの欠陥修正方法
KR100405080B1 (ko) 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
KR100379361B1 (ko) 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100424593B1 (ko) 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
US6767804B2 (en) 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
KR100796758B1 (ko) 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
US7300858B2 (en) 2002-08-19 2007-11-27 The Trustees Of Columbia University In The City Of New York Laser crystallization and selective patterning using multiple beamlets
KR100631013B1 (ko) * 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Also Published As

Publication number Publication date
KR100606450B1 (ko) 2006-08-11
KR20050068226A (ko) 2005-07-05
US20050139925A1 (en) 2005-06-30
CN100477085C (zh) 2009-04-08
GB2410125B (en) 2006-07-26
GB2410125A (en) 2005-07-20
US20110171769A1 (en) 2011-07-14
FR2864696B1 (fr) 2007-07-06
US20090156018A1 (en) 2009-06-18
TWI268560B (en) 2006-12-11
CN100465743C (zh) 2009-03-04
US8207050B2 (en) 2012-06-26
JP2005197730A (ja) 2005-07-21
CN101042511A (zh) 2007-09-26
US7927936B2 (en) 2011-04-19
DE102004061596A1 (de) 2005-08-04
CN1637597A (zh) 2005-07-13
DE102004061596B4 (de) 2014-12-04
US7501211B2 (en) 2009-03-10
FR2864696A1 (fr) 2005-07-01
GB0428246D0 (en) 2005-01-26
TW200525653A (en) 2005-08-01

Similar Documents

Publication Publication Date Title
JP4355285B2 (ja) 結晶化方法、及び表示素子の製造方法
US7714331B2 (en) Display device
US7759051B2 (en) Laser mask and method of crystallization using the same
US7816196B2 (en) Laser mask and crystallization method using the same
US7790341B2 (en) Laser mask and method of crystallization using the same
US7553715B2 (en) Crystallization method and apparatus thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090731

R150 Certificate of patent or registration of utility model

Ref document number: 4355285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees