KR101365185B1 - 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치 - Google Patents

실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치 Download PDF

Info

Publication number
KR101365185B1
KR101365185B1 KR1020050124634A KR20050124634A KR101365185B1 KR 101365185 B1 KR101365185 B1 KR 101365185B1 KR 1020050124634 A KR1020050124634 A KR 1020050124634A KR 20050124634 A KR20050124634 A KR 20050124634A KR 101365185 B1 KR101365185 B1 KR 101365185B1
Authority
KR
South Korea
Prior art keywords
pattern
transmission
portions
blocks
heat
Prior art date
Application number
KR1020050124634A
Other languages
English (en)
Other versions
KR20070064089A (ko
Inventor
김현대
조한나
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050124634A priority Critical patent/KR101365185B1/ko
Priority to US11/639,874 priority patent/US7811721B2/en
Priority to CN2006100640554A priority patent/CN1983512B/zh
Publication of KR20070064089A publication Critical patent/KR20070064089A/ko
Priority to US12/877,933 priority patent/US8367301B2/en
Application granted granted Critical
Publication of KR101365185B1 publication Critical patent/KR101365185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

실리콘의 전기적인 특성을 향상시키기 위한 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치가 개시되어 있다. 실리콘 결정화 마스크는 길이방향을 따라 순차적으로 3등분된 제1, 제2 및 제3 패턴부을 포함한다. 제1, 제2 및 제3 패턴부 각각에는 광을 투과 및 차단시켜 실리콘을 결정화시키는 복수의 단위블럭들이 형성되며, 제1, 제2 및 제3 패턴부 중 적어도 둘은 서로 대응되는 패턴을 갖는다. 이와 같이, 제1, 제2 및 제3 패턴부 중 적어도 둘이 서로 대응되는 패턴을 가짐으로써, 레이저빔의 조사량의 차이에 의한 경계선의 형성을 억제하여 실리콘의 전기적인 특성을 보다 향상시킬 수 있다.
실리콘 결정화 마스크, 짝수열 투과부, 홀수열 투과부

Description

실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치{MASK FOR CRYSTALLIZING SILICON AND APPARATUS HAVING THE MASK}
도 1은 본 발명의 제1 실시예에 따른 실리콘 결정화 장치를 도시한 개념도이다.
도 2는 도 1의 실리콘 결정화 장치에 의해 기판 전 영역의 실리콘이 결정화되는 과정을 설명한 평면도이다.
도 3은 도 1 중 실리콘 결정화 마스크를 확대해서 도시한 평면도이다.
도 4는 도 3의 실리콘 결정화 마스크가 수직 및 수평으로 이동하는 것을 나타낸 개념도이다.
도 5는 본 발명의 제2 실시예에 따른 실리콘 결정화 장치 중 실리콘 결정화 마스크만을 도시한 개념도이다.
도 6은 도 5의 실리콘 결정화 마스크가 수직 및 수평으로 이동하는 것을 나타낸 개념도이다.
도 7은 본 발명의 제3 실시예에 따른 실리콘 결정화 장치 중 실리콘 결정화 마스크만을 도시한 개념도이다.
도 8은 도 7의 실리콘 결정화 마스크가 수직 및 수평으로 이동하는 것을 나타낸 개념도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 레이저 200 : 광가이드부
300 : 스테이지 10 : 기판
400, 500, 600 : 실리콘 결정화 마스크 410, 510, 610 : 단위블럭
412, 512, 612 : 투과블럭 414, 514, 614 : 차단블럭
1AE : 제1 패턴부 2AE : 제2 패턴부
3AE : 제3 패턴부 O : 홀수열 투과부
E : 짝수열 투과부 I : 점진적투과 증가부
D : 점진적투과 감소부 W : 모든열 투과부
B : 모든열 차단부 1000 : 실리콘 결정화 장치
본 발명은 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치에 관한 것으로, 더욱 상세하게는 실리콘의 전기적인 특성을 향상시키기 위한 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치에 관한 것이다.
종래의 액정 표시장치(Liquid Crystal Display; LCD)는 스위칭(switching) 소자로 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 채용해 왔으나, 최근에는 고화질의 표시품질이 요구됨에 따라 동작속도가 빠른 다결정 실리콘 박막 트랜지스터(Poly Crystalline Silicon Thin Film Transistor; poly-Si TFT)를 많이 채용하고 있다. 특히, 전류에 의해 구동되는 유기발광 다이오드(organic light emitting diode, OLED)를 갖는 유기발광 표시장치에서 상기 다결정 실리콘 박막 트랜지스터(poly-Si TFT)가 주로 채용된다.
상기 다결정 실리콘 박막 트랜지스터(poly-Si TFT)에서 다결정 실리콘 박막을 형성하는 방법은 다결정 실리콘 박막을 직접 기판 상에 형성하는 방법과, 비정질 실리콘 박막을 기판 상에 형성시킨 후 상기 비정질 실리콘 박막을 열처리하여 다결정 실리콘 박막을 형성하는 방법 등이 있다. 이때, 상기 열처리에 의한 방법은 일반적으로 레이저에 의해 수행된다.
상기 레이저에 의한 열처리 방법을 간단하게 설명하면, 상기 레이저에서 발생된 레이저빔은 상기 기판 상에 조사되어 비정질 실리콘 박막을 액체 상태로 용융시킨다. 상기 용융된 실리콘은 핵을 중심으로 성장하여 우수한 결정성을 갖는 복수의 그레인(grain)들 형태로 재배열되고, 그 결과, 상기 비정질 실리콘 박막은 보다 높은 전기이동도를 갖는 다결정 실리콘 박막으로 변화된다.
상기 레이저에서 발생된 레이저빔은 직접 상기 기판 상에 조사될 수도 있지만, 일반적으로 마스크를 경유하여 상기 기판 상에 조사된다. 이때, 상기 마스크에는 상기 레이저빔이 투과되는 복수의 슬릿(slit)들이 형성된다.
상기 마스크는 일반적으로 매우 작은 크기를 가짐으로, 상기 기판은 상기 기판의 전 영역에 상기 레이저빔이 조사되기 위해 수평 및 수직으로 이동된다. 즉, 상기 마스크가 상기 기판에 대하여 소정의 간격으로 수평 및 수직으로 상대적으로 이동한 후, 상기 레이저빔이 상기 기판으로 조사됨으로써, 상기 기판 상의 비정질 실리콘 박막이 모두 다결정 실리콘 박막으로 변경된다.
그러나, 상기 마스크가 상대적으로 수평 및 수직으로 이동하여 상기 레이저빔이 상기 기판에 조사될 때, 상기 레이저빔이 오버랩(overlap)되어 상기 기판에 2번 조사될 수 있다. 즉, 상기 기판은 상기 레이저빔이 한번 조사되는 제1 영역 및 2번 조사되는 제2 영역으로 구분될 수 있다. 이때, 상기 제1 및 제2 영역은 서로 다른 전기적인 특성을 가질 수 있다.
또한, 상기 기판이 상기 레이저빔의 조사량에 따라 제1 및 제2 영역으로 구분될 경우, 상기 기판에는 상기 제1 및 제2 영역의 사이에 외부에서 시인할 수 있는 경계선이 발생될 수 있다. 이러한 경계선은 상기 다결정 실리콘 박막의 전기적인 특성, 즉 전기이동도를 저하시킬 수 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 레이저빔이 오버랩되는 것을 방지하여 실리콘의 전기적인 특성을 향상시킨 실리콘 결정화 마스크를 제공하는 것이다.
본 발명의 다른 목적은 상기한 실리콘 결정화 마스크를 구비한 실리콘 결정화 장치를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 제1 실시예에 따른 실리콘 결정화 마스크는 길이방향을 따라 순차적으로 3등분된 제1, 제2 및 제3 패턴부을 포함한다.
상기 제1, 제2 및 제3 패턴부 각각에는 광을 투과 및 차단시켜 실리콘을 결정화시키는 복수의 단위블럭들이 형성되며, 상기 제1, 제2 및 제3 패턴부 중 적어도 둘은 서로 대응되는 패턴을 갖는다. 상기 단위블럭은 광을 투과시키는 투과블럭 및 광을 차단시키는 차단블럭을 포함한다. 이때, 상기 제1, 제2 및 제3 패턴부 각각은 복수의 서브패턴부들로 분할될 수 있다.
상기한 본 발명의 목적을 달성하기 위한 제2 실시예에 따른 실리콘 결정화 마스크는 길이방향을 따라 형성된 제1 및 제2 패턴부을 포함한다.
상기 제1 및 제2 패턴부 각각에는 광을 투과 및 차단시켜 실리콘을 결정화시키는 복수의 단위블럭들이 형성되며, 상기 제1 패턴부 및 상기 제2 패턴부는 서로 반대되는 패턴을 갖는다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 실리콘 결정화 장치는 스테이지, 레이저 및 실리콘 결정화 마스크를 포함하고, 선택적으로 이송유닛 및 광학유닛을 더 포함할 수 있다.
상기 스테이지는 아몰퍼스 실리콘(a-Si)이 형성된 기판을 지지한다. 상기 레이저는 상기 기판의 상부에 배치되어 레이저빔을 발생시키고, 상기 레이저빔은 상기 기판에 조사되어 상기 아몰퍼스 실리콘을 다결정 실리콘(poly-Si)으로 변경시킨다. 상기 실리콘 결정화 마스크는 상기 기판 및 상기 레이저 사이에 배치되어, 상기 기판으로 조사되는 레이저빔 중 일부를 투과 및 차단시킨다. 상기 실리콘 결정화 마스크는 길이방향을 따라 순차적으로 3등분된 제1, 제2 및 제3 패턴부을 포함하고, 상기 제1, 제2 및 제3 패턴부 각각에는 상기 레이저빔 중 일부를 투과 및 차 단시키는 복수의 단위블럭들이 형성되며, 상기 제1, 제2 및 제3 패턴부 중 적어도 둘은 서로 대응되는 패턴을 갖는다.
상기 이송유닛은 상기 레이저빔이 상기 기판의 전 영역으로 조사되도록 상기 스테이지를 이동시킨다. 상기 광학유닛은 상기 레이저에 부착되어, 상기 레이저빔의 특성을 조정한다.
이러한 본 발명에 의하면, 상기 제1, 제2 및 제3 패턴부 중 적어도 둘은 서로 대응되는 패턴을 가짐으로써, 상기 실리콘 결정화 마스크가 오버랩되도록 이동됨에 따라 발생되는 상기 레이저빔의 조사량의 차이에 의한 경계선의 형성을 억제할 수 있고, 그 결과 상기 기판에 형성된 실리콘의 전기적인 특성을 보다 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
<실리콘 결정화 장치의 제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 실리콘 결정화 장치를 도시한 개념도이고, 도 2는 도 1의 실리콘 결정화 장치에 의해 기판 전 영역의 실리콘이 결정화되는 과정을 설명한 평면도이다.
도 1을 참조하면, 본 실시예에 의한 실리콘 결정화 장치(1000)는 레이저(100), 광학유닛(200), 스테이지(300), 실리콘 결정화 마스크(400) 및 이송유닛(미도시)을 포함한다.
레이저(laser, 100)는 레이저빔을 연속적 또는 단속적으로 발생시킨다. 레이 저(100)는 단파장, 고출력 및 고효율의 레이저빔을 발생시키는 엑시머(excimer) 레이저인 것이 바람직하다.
상기 엑시머 레이저에서 발생된 레이저빔의 파장은 일례로, 200 nm 내지 400 nm 의 범위를 갖고, 바람직하게 상기 레이저빔의 파장은 250 nm 또는 308 nm 이다. 상기 레이저빔의 주파수는 일례로, 300 Hz 내지 6000 Hz 의 범위를 갖고, 바람직하게 4000 Hz 내지 6000 Hz 의 범위를 갖는다.
광학유닛(200)은 상기 레이저빔이 출사되는 레이저(100)의 입구에 부착된다. 광학유닛(200)은 레이저(100)로부터 상기 레이저빔을 입사받고, 상기 입사된 레이저빔의 광학특성을 변경시켜, 외부로 출사시킨다. 일례로, 광학유닛(200)은 상기 레이저빔의 길이 또는 폭을 변경시키거나, 상기 레이저빔의 강도를 변경시킨다.
스테이지(300)는 레이저(100)의 하부에 배치되어, 아몰퍼스 실리콘(a-Si)이 형성된 기판(10)을 지지한다. 이때, 상기 아몰퍼스 실리콘(a-Si)은 상기 기판(10) 상에 박막 형태로 형성된다.
실리콘 결정화 마스크(400)는 기판(10) 및 레이저(100) 사이에 배치되어, 기판(10)으로 조사되는 레이저빔 중 일부를 투과 및 차단시킨다. 상기 투과된 레이저빔은 기판(10) 상에 형성된 아몰퍼스 실리콘(a-Si)에 조사되어, 다결정 실리콘(poly-Si)으로 변경시킨다. 보다 자세한 실리콘 결정화 마스크(400)에 대한 설명은 별도의 도면을 이용하여 후술하기로 한다.
상기 이송유닛은 레이저(100)에서 발생된 레이저빔이 기판(10)의 전 영역으로 조사되도록 스테이지(300)를 상하좌우 이동시킨다. 이와 같이, 상기 이송유닛이 기판(10)을 지지하는 스테이지를 이송함에 따라, 실리콘 결정화 마스크(400)는 기판(10)에 대하여 상대적으로 상하좌우 이동되고, 그 결과 실리콘 결정화 마스크(400)를 투과한 레이저빔은 기판(10)의 전 영역으로 조사된다.
도 2를 참조하면, 실리콘 결정화 마스크(400)는 기판(10)에 대하여 상대적으로 좌측 및 우측으로 반복하여 이동한다.
구체적으로 예를 들어 설명하면, 실리콘 결정화 마스크(400)가 기판(10)의 좌측단부에서 우측단부로 소정의 간격을 반복적으로 이동하면서, 첫 번째 스캔(1st scan)이 이루어진다. 즉, 첫 번째 스캔(1st scan)때, 실리콘 결정화 마스크(400)를 투과한 레이저빔이 기판(10)의 좌측단부에서 우측단부로 이동하면서 단속적으로 주사된다. 이때, 실리콘 결정화 마스크(400)가 한번에 이동되는 간격은 실리콘 결정화 마스크(400)의 폭보다 작은 것이 바람직하다.
첫 번째 스캔(1st scan)을 마친 후, 실리콘 결정화 마스크(400)가 상기 스캔방향에 수직하게 소정의 간격을 이동한다. 이때, 실리콘 결정화 마스크(400)가 상기 스캔방향에 수직하게 이동되는 간격은 실리콘 결정화 마스크(400)의 길이보다 작은 것이 바람직하다.
이어서, 실리콘 결정화 마스크(400)가 기판(10)의 우측단부에서 좌측단부로 소정의 간격을 반복적으로 이동하면서, 두 번째 스캔(2nd scan)이 이루어진다. 즉, 두 번째 스캔(2nd scan)때, 실리콘 결정화 마스크(400)를 투과한 레이저빔이 기판(10)의 우측단부에서 좌측단부로 이동하면서 단속적으로 주사된다. 두 번째 스캔(2nd scan)을 마친 후, 실리콘 결정화 마스크(400)가 상기 스캔방향에 수직하게 소 정의 간격을 이동한다.
이와 같은 방법으로, 실리콘 결정화 마스크(400)가 좌측 및 우측을 왕복하여 N번을 이동함으로써, N 번째 스캔(n-th scan)이 이루어진다. N 번째 스캔(n-th scan)을 통해, 실리콘 결정화 마스크(400)를 투과한 레이저빔이 기판(10)의 전 영역으로 조사된다. 그 결과, 기판(10) 상에 형성된 아몰퍼스 실리콘(a-Si)이 다결정 실리콘(poly-Si)으로 모두 변경된다.
도 3은 도 1 중 실리콘 결정화 마스크를 확대해서 도시한 평면도이고, 도 4는 도 3의 실리콘 결정화 마스크가 수직 및 수평으로 이동하는 것을 나타낸 개념도이다.
도 3 및 도 4를 참조하면, 본 실시예에 의한 실리콘 결정화 마스크(400)는 길이방향으로 3등분된 제1 패턴부(1AE), 제2 패턴부(2AE) 및 제3 패턴부(3AE)를 포함한다. 이때, 실리콘 결정화 마스크(400)의 길이(a)는 약 15mm이고, 실리콘 결정화 마스크(400)의 폭(b)은 약 2mm인 것이 바람직하다.
제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 각각에는 레이저빔을 투과 및 차단시키는 복수의 단위블럭(410)들이 형성된다. 예를 들어, 실리콘 결정화 마스크(400)는 15행 6열 배치를 갖는 단위블럭(410)들로 구성된다.
이러한 단위블럭(410)은 레이저빔을 투과시키는 투과블럭(412) 및 레이저빔을 차단시키는 차단블럭(414)을 포함한다. 투과블럭(412)은 레이저빔을 투과시키는 복수의 슬릿(412a)들을 포함한다. 투과블럭(412)의 슬릿(412a)들은 일례로, 직사각형 형상을 갖고, 상기 길이방향을 따라 병렬로 배치된다.
본 실시예에서, 제1 패턴부(1AE)와 제3 패턴부(3AE)는 서로 반대되는 패턴을 갖고, 제2 패턴부(2AE)는 모든열이 투과블럭(412)들로 이루어진 모든열 투과부(W)이다.
여기서, 제1 패턴부(1AE)와 제3 패턴부(3AE)가 서로 반대되는 패턴을 갖는다는 것은 제1 패턴부(1AE) 내에 투과블럭(412)들이 배치된 위치와 제3 패턴부(3AE) 내에 투과블럭(412)들이 배치된 위치가 서로 다르다는 것을 의미한다. 즉, 제1 패턴부(1AE)의 투과블럭(412)들이 배치된 위치와 대응하는 제3 패턴부(3AE)에는 차단블럭(414)들이 배치되고, 반면 제1 패턴부(1AE)의 차단블럭(414)들이 배치된 위치와 대응하는 제3 패턴부(3AE)에는 투과블럭(414)들이 배치된다.
일례로, 제1 패턴부(1AE)는 홀수열에 투과블럭(412)들이 배치되고 짝수열에 차단블럭(414)들이 배치된 홀수열 투과부(O)이고, 제3 패턴부(3AE)는 홀수열에 차단블럭(414)들이 배치되고 짝수열에 투과블럭(412)들이 배치된 짝수열 투과부(E)일 수 있다. 이와 다르게, 제1 패턴부(1AE)는 짝수열 투과부(E)이고, 제3 패턴부(3AE)는 홀수열 투과부(O)일 수도 있다.
다른 예로, 제1 패턴부(1AE)는 상기 길이방향으로 점진적으로 투과블럭(412)의 수가 증가하는 점진적투과 증가부이고, 제3 패턴부(3AE)는 상기 길이방향으로 점진적으로 투과블럭(412)의 수가 감소하면서, 상기 점진적투과 증가부와 반대되는 패턴을 갖는 점진적투과 감소부일 수 있다. 이와 다르게, 제1 패턴부(1AE)는 상기 점진적투과 감소부이고, 제3 패턴부(3AE)는 상기 점진적투과 증가부일 수도 있다.
이때, 도 3 및 도 4에서는 예를 들어, 제1 패턴부(1AE)는 홀수열 투과부(O) 이고, 제3 패턴부(3AE)는 짝수열 투과부(E)인 것을 도시하였다.
도 4를 다시 참조하면, 홀수열 투과부(O), 모든열 투과부(W), 짝수열 투과부(E)의 순으로 배치된 실리콘 결정화 마스크(400)는 상기 길이방향에 수직한 방향을 따라 좌측에서 우측으로 소정의 간격을 반복적으로 이동하면서, 첫 번째 스캔(1st scan)이 이루어진다.
첫 번째 스캔(1st scan)이 이루어진 후, 실리콘 결정화 마스크(400)는 상기 길이방향을 따라 소정의 거리(m)만큼 이동한다. 실리콘 결정화 마스크(400)의 이동거리(m)는 실리콘 결정화 마스크(400)의 길이의 2/3, 예를 들어 약 10mm인 것이 바람직하다.
실리콘 결정화 마스크(400)가 상기 길이방향을 따라 이동한 후, 다시 상기 길이방향에 수직한 방향을 따라 우측에서 좌측으로 소정의 간격을 반복적으로 이동하면서, 두 번째 스캔(2nd scan)이 이루어진다.
이와 같은 두 번째 스캔(2nd scan)이 수행될 때, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE)와 두 번째 스캔(2nd scan)의 제1 패턴부(1AE)는 서로 오버랩된다. 이때, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE)는 짝수열 투과부(E)이고, 두 번째 스캔(2nd scan)의 제1 패턴부(1AE)는 홀수열 투과부(O)이므로, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE)와 두 번째 스캔(2nd scan)의 제1 패턴부(1AE)가 서로 오버랩되더라도, 레이저빔이 기판(10) 상의 한 위치에 중복하여 조사되는 경우가 발생되지 않는다.
이와 같은 방법으로, 실리콘 결정화 마스크(400)가 좌측 및 우측을 왕복하여 이동함으로써, 기판(10) 상에 형성된 아몰퍼스 실리콘(a-Si)이 다결정 실리콘(poly-Si)으로 모두 변경된다.
본 실시예 따르면, 제3 패턴부(3AE)와 제1 패턴부(1AE)가 서로 반대되는 패턴을 가지며, 서로 오버랩되어 좌측 및 우측을 왕복하여 이동함에 따라, 실리콘 결정화 마스크(400)를 투과한 레이저빔이 기판(10) 상에 중복으로 조사되는 것을 방지할 수 있다. 이와 같이, 상기 레이저빔이 기판(10) 상에 중복 조사되는 것을 방지함으로써, 상기 레이저빔이 한 번 조사된 영역 및 두 번 조사된 영역의 사이에 경계선이 발생되는 것을 방지할 수 있고, 그 결과 기판(10) 상에 형성된 다결정 실리콘(poly-Si)의 전기적인 특성이 보다 향상될 수 있다.
본 실시예에 의한 실리콘 결정화 마스크(400)는 15행 6열 배치를 갖는 단위블럭(410)들로 이루어지고 있지만, 이와 다르게 단위블럭(410)의 열의 수가 3배 증가된 15행 18열 배치를 가질 수 있다.
실리콘 결정화 마스크(400)가 15행 18열 배치를 가질 경우, 실리콘 결정화 마스크(400)는 6열씩 분할되어 제1, 제2 및 제3 서브마스크(미도시)로 구성된다. 상기 제1, 제2 및 제3 서브마스크는 서로 대응되는 패턴을 갖는다.
여기서, 레이저빔을 투과시키는 투과블럭(412)은 예를 들어 상부 투과블럭 및 하부 투과블럭을 포함할 수 있다. 이때, 상기 상부 투과블럭의 슬릿과 상기 하부 투과블럭의 슬릿은 서로 다른 위치에 배치된다. 또한, 하나의 단위블럭(410)과 대응되는 기판(10) 상의 아몰퍼스 실리콘(a-Si)의 일부가 완전히 다결정 실리콘으로 변경되기 위해서는, 상기 상부 투과블럭을 투과한 레이저빔과 상기 하부 투과블 럭을 투과한 레이저빔이 모두 기판(10) 상에 조사되어야 한다.
상기 제1, 제2 및 제3 서브마스크의 패턴의 배치관계를 예를 들어 설명하면, 상기 제1 서브마스크 중 어느 하나의 단위블럭(410)이 상기 상부 투과블럭일 경우, 상기 단위블럭(410)과 대응되는 상기 제2 서브마스크의 단위블럭(410)은 상기 하부 투과블럭 및 차단블럭(414) 중 어느 하나이고, 상기 단위블럭(410)과 대응되는 상기 제3 서브마스크의 단위블럭(410)은 상기 하부 투과블럭 및 차단블럭(414) 중 나머지 하나이다.
상기 배치관계를 갖는 실리콘 결정화 마스크(400)는 상기 각 서브마스크의 폭만큼 반복적으로 이동하여 레이저빔을 기판(10) 상에 조사함으로써, 상기 단위블럭(410)에 대응되는 아몰퍼스 실리콘(a-Si)의 일부가 완전히 다결정 실리콘으로 변경될 수 있다.
<실리콘 결정화 장치의 제2 실시예>
본 발명의 제2 실시예에 의한 실리콘 결정화 장치는 실리콘 결정화 마스크만을 제외하면, 앞서 설명한 제1 실시예의 실리콘 결정화 장치와 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 5는 본 발명의 제2 실시예에 따른 실리콘 결정화 장치 중 실리콘 결정화 마스크만을 도시한 개념도이고, 도 6은 도 5의 실리콘 결정화 마스크가 수직 및 수평으로 이동하는 것을 나타낸 개념도이다.
도 5를 참조하면, 본 실시예에 의한 실리콘 결정화 마스크(500)는 길이방향 으로 3등분된 제1 패턴부(1AE), 제2 패턴부(2AE) 및 제3 패턴부(3AE)를 포함한다. 이때, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 각각은 복수의 서브패턴부들로 분할되고, 일례로 5개의 서브패턴부들로 분할된다. 이와 같이 분할된 실리콘 결정화 마스크(500)는 길이(a)가 약 25mm이고, 폭(b)이 약 1.2mm인 것이 바람직하다.
제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)의 서브패턴부들 각각에는 레이저빔을 투과 및 차단시키는 복수의 단위블럭(510)들이 형성된다. 이러한 단위블럭(510)은 레이저빔을 투과시키는 투과블럭(512) 및 레이저빔을 차단시키는 차단블럭(514)을 포함한다.
본 실시예에서, 제1 패턴부(1AE)의 서브패턴부들과 제3 패턴부(3AE)의 서브패턴부들은 서로 반대되는 패턴을 갖고, 제2 패턴부(2AE)의 서브패턴부들은 모든열 투과부(W)들이다. 이때, 제1 패턴부(1AE) 및 제3 패턴부(3AE)는 제2 패턴부(2AE)를 기준으로 서로 대칭구조를 갖는 것이 바람직하다.
구체적으로 설명하면, 제1 패턴부(1AE) 내의 서브패턴부들은 홀수열 투과부(O), 짝수열 투과부(E), 점진적투과 증가부(I), 점진적투과 감소부(D), 모든열 투과부(W) 및 모든열 차단부(미도시) 중 적어도 하나 이상의 조합으로 구성되고, 제3 패턴부(3AE) 내의 서브패턴부들은 제1 패턴부(1AE) 내의 서브패턴부들과 반대되는 조합으로 구성된다.
여기서, 홀수열 투과부(O)는 홀수열에 투과블럭(512)들이 위치하고 짝수열에 차단블럭(514)들이 위치하는 배치관계를 갖고, 짝수열 투과부(E)는 홀수열에 차단블럭(514)들이 위치하고 짝수열에 투과블럭(514)들이 위치하는 배치관계를 갖는다.
점진적투과 증가부(I)는 상기 길이방향으로 점진적으로 투과블럭(512)의 수가 증가하는 배치관계를 갖고, 점진적투과 감소부(D)는 상기 길이방향으로 점진적으로 투과블럭(512)의 수가 감소하면서, 상기 점진적투과 증가부와 반대되는 패턴을 갖는다.
모든열 투과부(W)는 모든열에 투과블럭(512)이 위치하는 배치관계를 갖고, 모든열 차단부(미도시)는 모든열에 차단블럭(514)이 위치하는 배치관계를 갖는다.
예를 들어 구체적으로 설명하면, 제1 패턴부(1AE) 내의 서브패턴부들은 짝수열 투과부(E), 점진적투과 감소부(D), 홀수열 투과부(O), 점진적투과 증가부(I), 짝수열 투과부(E)의 순으로 구성되고, 제3 패턴부(3AE) 내의 서브패턴부들은 1 패턴부(1AE) 내의 서브패턴부들과 반대되는 조합을 갖도록 홀수열 투과부(O), 점진적투과 증가부(I), 짝수열 투과부(E), 점진적투과 감소부(D), 홀수열 투과부(E)의 순으로 구성된다.
본 실시예에 의한 실리콘 결정화 마스크(500)는 위에서 상술한 것과 같은 배치관계를 갖는 것으로 도면에 도시되었지만, 제1 패턴부(1AE) 및 제3 패턴부(3AE)가 서로 반대되는 패턴을 갖는 다른 배치관계도 가질 수 있다.
도 6을 참조하면, 상기한 구성을 갖는 실리콘 결정화 마스크(500)는 상기 길이방향에 수직한 방향을 따라 좌측에서 우측으로 소정의 간격을 반복적으로 이동하면서, 첫 번째 스캔(1st scan)이 이루어진다. 첫 번째 스캔(1st scan)이 이루어진 후, 실리콘 결정화 마스크(500)는 상기 길이방향을 따라 실리콘 결정화 마스크(500)의 길이의 2/3(m)만큼 이동한다.
실리콘 결정화 마스크(500)가 상기 길이방향을 따라 이동한 후, 다시 상기 길이방향에 수직한 방향을 따라 우측에서 좌측으로 소정의 간격을 반복적으로 이동하면서, 두 번째 스캔(2nd scan)이 이루어진다.
이와 같은 두 번째 스캔(2nd scan)이 수행될 때, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE)와 두 번째 스캔(2nd scan)의 제1 패턴부(1AE)는 서로 오버랩된다. 이때, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE)는 두 번째 스캔(2nd scan)의 제1 패턴부(1AE)와 서로 반대되는 패턴을 가지므로, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE)와 두 번째 스캔(2nd scan)의 제1 패턴부(1AE)가 서로 오버랩되더라도, 레이저빔이 기판(10) 상의 한 위치에 중복하여 조사되는 경우가 발생되지 않는다.
이와 같은 방법으로, 실리콘 결정화 마스크(500)가 좌측 및 우측을 왕복하여 이동함으로써, 기판(10) 상에 형성된 아몰퍼스 실리콘(a-Si)이 다결정 실리콘(poly-Si)으로 모두 변경된다.
이하, 제1 실시예와 비교함으로써, 본 실시예의 효과를 설명하기로 한다.
제1 실시예에 있어서, 실리콘 결정화 마스크(400)의 길이가 보다 길어질 경우, 제3 패턴부(3AE)와 제1 패턴부(1AE)가 서로 반대되는 패턴을 가지며, 서로 오버랩되어 좌측 및 우측을 왕복하여 이동하더라도, 제1 및 제3 패턴부(1AE, 3AE)가 단순한 패턴을 가짐에 따라, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)가 별도의 스캔(scan)으로 인식될 수 있다. 이와 같이, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)가 별도의 스캔(scan)으로 인식될 경우, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 사이에 경계선이 발생될 수 있다.
반면, 본 실시예에 의한 실리콘 결정화 마스크(500)의 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 각각은 복수개로 세분화된 서브패턴부들을 갖고, 이와 같이 세분화된 서브패턴부들은 홀수열 투과부(O), 짝수열 투과부(E), 점진적투과 증가부(I), 점진적투과 감소부(D), 모든열 투과부(W) 및 모든열 차단부(미도시) 중 적어도 하나 이상의 조합으로 구성된다.
즉, 제1 패턴부(1AE) 및 제3 패턴부(3AE)가 보다 복잡하게 서로 반대되는 패턴을 가짐에 따라, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)가 별도의 스캔(scan)으로 인식됨에 따른 경계선의 발생을 억제할 수 있다.
<실리콘 결정화 마스크의 제3 실시예>
본 발명의 제3 실시예에 의한 실리콘 결정화 장치는 실리콘 결정화 마스크만을 제외하면, 앞서 설명한 제1 실시예의 실리콘 결정화 장치와 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.
도 7은 본 발명의 제3 실시예에 따른 실리콘 결정화 장치 중 실리콘 결정화 마스크만을 도시한 개념도이고, 도 8은 도 7의 실리콘 결정화 마스크가 수직 및 수평으로 이동하는 것을 나타낸 개념도이다.
도 7을 참조하면, 본 실시예에 의한 실리콘 결정화 마스크(600)는 길이방향으로 3등분된 제1 패턴부(1AE), 제2 패턴부(2AE) 및 제3 패턴부(3AE)를 포함한다. 이때, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 각각은 복수의 서브패턴부들로 분할되고, 일례로 5개의 서브패턴부들로 분할된다. 이와 같이 분할된 실리콘 결정화 마 스크(600)는 길이(a)가 약 25mm이고, 폭(b)이 약 1.2mm인 것이 바람직하다.
제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)의 서브패턴부들 각각에는 레이저빔을 투과 및 차단시키는 복수의 단위블럭(610)들이 형성된다. 이러한 단위블럭(610)은 레이저빔을 투과시키는 투과블럭(612) 및 레이저빔을 차단시키는 차단블럭(614)을 포함한다.
본 실시예에서, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)는 레이저빔이 기판(10) 상부의 같은 위치에 중복하여 조사되지 않도록 서로 대응되는 패턴을 갖는다. 이때, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)는 상기 길이방향의 중심, 즉 제2 및 제2 패턴부(2AE)의 중앙 서브패턴부를 기준으로 서로 대칭구조를 갖는 것이 바람직하다.
구체적으로 설명하면, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 어느 하나의 서브패턴부들 중 n 번째 서브패턴부가 홀수열 투과부(O)일 경우, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 다른 하나의 서브패턴부들 중 n 번째 서브패턴부는 짝수열 투과부(E) 및 모든열 차단부(B) 중 어느 하나이고, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 나머지 하나의 서브패턴부들 중 n 번째 서브패턴부는 짝수열 투과부(E) 및 모든열 차단부(B) 중 나머지 하나이다.
또한, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 어느 하나의 서브패턴부들 중 n 번째 서브패턴부가 점진적투과 증가부(I)일 경우, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 다른 하나의 서브패턴부들 중 n 번째 서브패턴부는 점진적투과 감소부(D) 및 모든열 차단부(B) 중 어느 하나이고, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 나머지 하나의 서브패턴부들 중 n 번째 서브패턴부는 점진적투과 감소부(D) 및 모든열 차단부(B) 중 나머지 하나이다.
또한, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 어느 하나의 서브패턴부들 중 n 번째 서브패턴부가 모든열 투과부(W)이고, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 다른 하나의 서브패턴부들 중 n 번째 서브패턴부는 모든열 차단부(B)이고, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 중 나머지 하나의 서브패턴부들 중 n 번째 서브패턴부는 모든열 차단부(B)이다.
예를 들어 구체적으로 설명하면, 제1 패턴부(1AE)의 서브패턴부들은 홀수열 투과부(O), 점진적투과 감소부(D), 모든열 차단부(B), 모든열 차단부(B), 짝수열 투과부(E) 순으로 배치되고, 제2 패턴부(2AE)의 서브패턴부들은 모든열 차단부(B), 점진적투과 증가부(I), 모든열 투과부(W), 점진적투과 감소부(D), 모든열 차단부(B) 순으로 배치되고, 제3 패턴부(1AE)의 서브패턴부들은 짝수열 투과부(E), 모든열 차단부(B), 모든열 차단부(B), 점진적투과 증가부(I), 홀수열 투과부(O) 순으로 배치된다.
본 실시예에 의한 실리콘 결정화 마스크(600)는 위에서 상술한 것과 같은 배치관계를 갖는 것으로 도면에 도시되었지만, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)가 서로 대응되는 패턴을 갖는 다른 배치관계도 가질 수 있다.
이때, 모든열 투과부(W)와 모든열 차단부(B)는 서로 이웃하지 않는 것이 바람직하고, 홀수열 투과부(O) 및 짝수열 투과부(E)는 서로 이웃하지 않는 것이 바람직하며, 점진적투과 증가부(I) 및 점진적투과 감소부(D)는 서로 이웃하지 않는 것 이 바람직하다.
도 8을 참조하면, 상기한 구성을 갖는 실리콘 결정화 마스크(600)는 상기 길이방향에 수직한 방향을 따라 좌측에서 우측으로 소정의 간격을 반복적으로 이동하면서, 첫 번째 스캔(1st scan)이 이루어진다. 첫 번째 스캔(1st scan)이 이루어진 후, 실리콘 결정화 마스크(600)는 상기 길이방향을 따라 실리콘 결정화 마스크(500)의 길이의 1/3(t1)만큼 이동한다.
실리콘 결정화 마스크(600)가 상기 길이방향을 따라 이동한 후, 다시 상기 길이방향에 수직한 방향을 따라 우측에서 좌측으로 소정의 간격을 반복적으로 이동하면서, 두 번째 스캔(2nd scan)이 이루어진다. 두 번째 스캔(2nd scan)이 이루어진 후, 실리콘 결정화 마스크(600)는 상기 길이방향을 따라 실리콘 결정화 마스크(500)의 길이의 1/3(t2)만큼 다시 이동한다.
이어서, 실리콘 결정화 마스크(600)가 또 다시 상기 길이방향에 수직한 방향을 따라 좌측에서 우측으로 소정의 간격을 반복적으로 이동하면서, 세 번째 스캔(3th scan)이 이루어진다.
이와 같은 세 번째 스캔(3th scan)이 수행될 때, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE), 두 번째 스캔(2nd scan)의 제2 패턴부(2AE) 및 세 번째 스캔(3th scan)의 제1 패턴부(1AE)는 서로 오버랩된다.
이때, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE), 두 번째 스캔(2nd scan)의 제2 패턴부(2AE) 및 세 번째 스캔(3th scan)의 제1 패턴부(1AE)는 서로 대응되는 패턴을 가지므로, 첫 번째 스캔(1st scan)의 제3 패턴부(3AE), 두 번째 스캔 (2nd scan)의 제2 패턴부(2AE) 및 세 번째 스캔(3th scan)의 제1 패턴부(1AE)가 서로 오버랩되더라도, 레이저빔이 기판(10) 상의 한 위치에 중복하여 조사되는 경우가 발생되지 않는다.
이와 같은 방법으로, 실리콘 결정화 마스크(600)가 좌측 및 우측을 왕복하여 이동함으로써, 기판(10) 상에 형성된 아몰퍼스 실리콘(a-Si)이 다결정 실리콘(poly-Si)으로 모두 변경된다.
이하, 제2 실시예와 비교함으로써, 본 실시예의 효과를 설명하기로 한다.
본 실시예에 의한 실리콘 결정화 마스크(500)는 제2 실시예에서와 마찬가지로 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)로 분할되고, 상기 분할된 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE) 각각은 다시 복수의 서브패턴부들로 분할된다.
이때, 제2 실시예에서 있어서, 제1 패턴부(1AE) 및 제3 패턴부(3AE)는 서로 반대되는 패턴을 갖고, 제2 패턴부(2AE)는 모두 모든열 투과부(W)로 구성된다. 반면, 본 실시예에 있어서, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)는 서로 대응되는 패턴을 갖는다.
즉, 제2 실시예에 의한 제2 패턴부(2AE)는 모두 모든열 투과부(W)인 반면, 본 실시예에 의한 제2 패턴부(2AE)는 레이저빔이 한 위치에 중복하여 조사되지 않도록 제1 및 제3 패턴부(1AE, 3AE)와 대응되는 패턴을 갖는다.
따라서, 본 실시예에 의한 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)는 제2 실시예보다 더욱 복잡한 패턴을 가짐에 따라, 제1, 제2 및 제3 패턴부(1AE, 2AE, 3AE)가 별도의 스캔(scan)으로 인식됨에 따른 경계선의 발생을 보다 억제할 수 있 다.
이와 같은 본 발명에 따르면, 제1 패턴부와 제3 패턴부가 서로 반대되는 패턴을 가지며, 서로 오버랩되어 좌측 및 우측을 왕복하여 이동함에 따라, 실리콘 결정화 마스크를 투과한 레이저빔이 기판 상에 중복으로 조사되는 것을 방지할 수 있다. 그 결과, 레이저빔의 조사량의 차이에 의해 경계선이 발생되는 것을 방지하여, 다결정 실리콘(poly-Si)의 전기적인 특성이 보다 향상될 수 있다.
또한, 제1, 제2 및 제3 패턴부 각각이 복수의 서브패턴부들로 분할되고, 제1 패턴부 및 제3 패턴부가 서로 반대되는 패턴을 갖거나, 제1, 제2 및 제3 패턴부가 서로 대응되는 패턴을 가짐에 따라, 제1, 제2 및 제3 패턴부가 별도의 스캔으로 인식됨에 다른 경계선의 형성을 보다 억제할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (30)

  1. 길이방향을 따라 순차적으로 3등분된 제1, 제2 및 제3 패턴부을 포함하고,
    상기 제1, 제2 및 제3 패턴부 각각에는 광을 투과 및 차단시켜 실리콘을 결정화시키는 복수의 단위블럭들이 형성되며,
    상기 제1, 제2 및 제3 패턴부 중 적어도 둘은 서로 대응되는 패턴을 갖고,
    상기 제1 패턴부와 상기 제3 패턴부는 서로 반대되는 패턴을 갖는 것을 포함하는 것을 특징으로 하는 실리콘 결정화 마스크.
  2. 제1항에 있어서, 상기 제1 패턴부 및 상기 제3 패턴부는 상기 제2 패턴부를 기준으로 서로 대칭구조를 갖는 것을 특징으로 하는 실리콘 결정화 마스크.
  3. 제1항에 있어서, 상기 단위블럭은 광을 투과시키는 투과블럭 및 광을 차단시키는 차단블럭을 포함하는 것을 특징으로 하는 실리콘 결정화 마스크.
  4. 제3항에 있어서, 상기 투과블럭은 광을 투과시키는 복수의 슬릿들을 포함하는 것을 특징으로 하는 실리콘 결정화 마스크.
  5. 삭제
  6. 제3항에 있어서, 상기 제1 및 제3 패턴부 중 어느 하나는 홀수열에 상기 투과블럭들이 형성되고, 짝수열에 상기 차단블럭들이 형성된 홀수열 투과부이고,
    상기 제1 및 제3 패턴부 중 다른 하나는 홀수열에 상기 차단블럭들이 형성되고, 짝수열에 상기 투과블럭들이 형성된 짝수열 투과부인 것을 특징으로 하는 실리콘 결정화 마스크.
  7. 제3항에 있어서, 상기 제1 및 제3 패턴부 중 어느 하나는 상기 길이방향을 따라 점진적으로 투과블럭의 수가 증가하는 점진적투과 증가부이고,
    상기 제1 및 제3 패턴부 중 다른 하나는 상기 길이방향을 따라 점진적으로 투과블럭의 수가 감소하면서, 상기 점진적투과 증가부와 반대되는 패턴을 갖는 점진적투과 감소부인 것을 특징으로 하는 실리콘 결정화 마스크.
  8. 제3항에 있어서, 상기 제2 패턴부는 모든열에 상기 투과블럭들이 형성된 모든열 투과부인 것을 특징으로 하는 실리콘 결정화 마스크.
  9. 제3항에 있어서, 상기 제1, 제2 및 제3 패턴부 각각은 복수의 서브패턴부들로 분할되고,
    상기 각 서브패턴부는 홀수열에 상기 투과블럭들이 형성되고 짝수열에 상기 차단블럭들이 형성된 홀수열 투과부, 홀수열에 상기 차단블럭들이 형성되고 짝수열에 상기 투과블럭들이 형성된 짝수열 투과부, 상기 길이방향을 따라 점진적으로 투과블럭의 수가 증가하는 점진적투과 증가부, 상기 길이방향을 따라 점진적으로 투과블럭의 수가 감소하면서 상기 점진적투과 증가부와 반대되는 패턴을 갖는 점진적투과 감소부, 모든열에 상기 투과블럭들이 형성된 모든열 투과부 및 모든열에 상기 차단블럭들이 형성된 모든열 차단부 중 어느 하나인 것을 특징으로 하는 실리콘 결정화 마스크.
  10. 제9항에 있어서, 상기 제1 패턴부의 서브패턴부들은 상기 홀수열 투과부, 상기 짝수열 투과부, 상기 점진적투과 증가부, 상기 점진적투과 감소부, 상기 모든열 투과부 및 상기 모든열 차단부 중 적어도 하나 이상의 조합으로 구성되고,
    상기 제3 패턴부의 서브패턴부들은 상기 제1 패턴부 내의 서브패턴부들과 반대되는 조합으로 구성된 것을 특징으로 하는 실리콘 결정화 마스크.
  11. 제9항에 있어서, 상기 제1, 제2 및 제3 패턴부는 상기 길이방향으로의 중심을 기준으로 대칭구조를 갖는 것을 특징으로 하는 실리콘 결정화 마스크.
  12. 제9항에 있어서, 상기 제1, 제2 및 제3 패턴부 중 어느 하나의 서브패턴부들 중 n 번째 서브패턴부가 상기 홀수열 투과부일 경우,
    상기 제1, 제2 및 제3 패턴부 중 다른 하나의 서브패턴부들 중 n 번째 서브패턴부는 상기 짝수열 투과부 및 상기 모든열 차단부 중 어느 하나이고,
    상기 제1, 제2 및 제3 패턴부 중 나머지 하나의 서브패턴부들 중 n 번째 서 브패턴부는 상기 짝수열 투과부 및 상기 모든열 차단부 중 나머지 하나인 것을 특징으로 하는 실리콘 결정화 마스크.
  13. 제9항에 있어서, 상기 제1, 제2 및 제3 패턴부 중 어느 하나의 서브패턴부들 중 n 번째 서브패턴부가 상기 점진적투과 증가부일 경우,
    상기 제1, 제2 및 제3 패턴부 중 다른 하나의 서브패턴부들 중 n 번째 서브패턴부는 상기 점진적투과 감소부 및 상기 모든열 차단부 중 어느 하나이고,
    상기 제1, 제2 및 제3 패턴부 중 나머지 하나의 서브패턴부들 중 n 번째 서브패턴부는 상기 점진적투과 감소부 및 상기 모든열 차단부 중 나머지 하나인 것을 특징으로 하는 실리콘 결정화 마스크.
  14. 제9항에 있어서, 상기 제1, 제2 및 제3 패턴부 중 어느 하나의 서브패턴부들 중 n 번째 서브패턴부가 상기 모든열 투과부일 경우,
    상기 제1, 제2 및 제3 패턴부 중 다른 하나의 서브패턴부들 중 n 번째 서브패턴부는 상기 모든열 차단부이고,
    상기 제1, 제2 및 제3 패턴부 중 나머지 하나의 서브패턴부들 중 n 번째 서브패턴부는 상기 모든열 차단부인 것을 특징으로 하는 실리콘 결정화 마스크.
  15. 제9항에 있어서, 상기 제1, 제2 및 제3 패턴부 각각은 5개의 서브패턴부들로 분할되고,
    상기 제1 패턴부의 서브패턴부들은 상기 홀수열 투과부, 상기 점진적투과 감소부, 상기 모든열 차단부, 상기 모든열 차단부, 상기 짝수열 투과부 순으로 배치되고,
    상기 제2 패턴부의 서브패턴부들은 상기 모든열 차단부, 상기 점진적투과 증가부, 상기 모든열 투과부, 상기 점진적투과 감소부, 상기 모든열 차단부 순으로 배치되고,
    상기 제3 패턴부의 서브패턴부들은 상기 짝수열 투과부, 상기 모든열 차단부, 상기 모든열 차단부, 상기 점진적투과 증가부, 상기 홀수열 투과부 순으로 배치되는 것을 특징으로 하는 실리콘 결정화 마스크.
  16. 길이방향을 따라 형성된 제1 및 제2 패턴부을 포함하고,
    상기 제1 및 제2 패턴부 각각에는 광을 투과 및 차단시켜 실리콘을 결정화시키는 복수의 단위블럭들이 형성되며,
    상기 제1 패턴부 및 상기 제2 패턴부는 서로 반대되는 패턴을 갖는 것을 특징으로 하는 실리콘 결정화 마스크.
  17. 제16항에 있어서, 상기 제1 패턴부 및 상기 제2 패턴부는 상기 길이방향의 중심을 기준으로 서로 대칭구조를 갖는 것을 특징으로 하는 실리콘 결정화 마스크.
  18. 제16항에 있어서, 상기 단위블럭은 광을 투과시키는 투과블럭 및 광을 차단 시키는 차단블럭을 포함하는 것을 특징으로 하는 실리콘 결정화 마스크.
  19. 제18항에 있어서, 상기 제1 및 제2 패턴부 중 어느 하나는 홀수열에 상기 투과블럭들이 형성되고, 짝수열에 상기 차단블럭들이 형성된 홀수열 투과부이고,
    상기 제1 및 제2 패턴부 중 다른 하나는 홀수열에 상기 차단블럭들이 형성되고, 짝수열에 상기 투과블럭들이 형성된 짝수열 투과부인 것을 특징으로 하는 실리콘 결정화 마스크.
  20. 제18항에 있어서, 상기 제1 및 제2 패턴부 중 어느 하나는 상기 길이방향을 따라 점진적으로 투과블럭의 수가 증가하는 점진적투과 증가부이고,
    상기 제1 및 제2 패턴부 중 다른 하나는 상기 길이방향을 따라 점진적으로 투과블럭의 수가 감소하면서, 상기 점진적투과 증가부와 반대되는 패턴을 갖는 점진적투과 감소부인 것을 특징으로 하는 실리콘 결정화 마스크.
  21. 제18항에 있어서, 상기 제1 및 제2 패턴부 각각은 복수의 서브패턴부들로 분할되고,
    상기 각 서브패턴부는 홀수열에 상기 투과블럭들이 형성되고 짝수열에 상기 차단블럭들이 형성된 홀수열 투과부, 홀수열에 상기 차단블럭들이 형성되고 짝수열에 상기 투과블럭들이 형성된 짝수열 투과부, 상기 길이방향으로 점진적으로 투과블럭의 수가 증가하는 점진적투과 증가부, 상기 길이방향으로 점진적으로 투과블럭의 수가 감소하면서 상기 점진적투과 증가부와 반대되는 패턴을 갖는 점진적투과 감소부, 모든열에 상기 투과블럭들이 형성된 모든열 투과부 및 모든열에 상기 차단블럭들이 형성된 모든열 차단부 중 어느 하나인 것을 특징으로 하는 실리콘 결정화 마스크.
  22. 제21항에 있어서, 상기 제1 패턴부의 서브패턴부들은 상기 홀수열 투과부, 상기 짝수열 투과부, 상기 점진적투과 증가부, 상기 점진적투과 감소부, 상기 모든열 투과부 및 상기 모든열 차단부 중 적어도 하나 이상의 조합으로 구성되고,
    상기 제2 패턴부의 서브패턴부들은 상기 제1 패턴부 내의 서브패턴부들과 반대되는 조합으로 구성된 것을 특징으로 하는 실리콘 결정화 마스크.
  23. 아몰퍼스 실리콘(a-Si)이 형성된 기판을 지지하는 스테이지;
    상기 기판의 상부에 배치되어 레이저빔을 발생시키고, 상기 레이저빔은 상기 기판에 조사되어 상기 아몰퍼스 실리콘을 다결정 실리콘(poly-Si)으로 변경시키는 레이저; 및
    상기 기판 및 상기 레이저 사이에 배치되어, 상기 기판으로 조사되는 레이저빔 중 일부를 투과 및 차단시키는 실리콘 결정화 마스크를 포함하고,
    상기 실리콘 결정화 마스크는
    길이방향을 따라 순차적으로 3등분된 제1, 제2 및 제3 패턴부을 포함하고,
    상기 제1, 제2 및 제3 패턴부 각각에는 상기 레이저빔 중 일부를 투과 및 차단시키는 복수의 단위블럭들이 형성되며,
    상기 제1, 제2 및 제3 패턴부 중 적어도 둘은 서로 대응되는 패턴을 갖고,
    상기 제1 패턴부와 상기 제3 패턴부는 서로 반대되는 패턴을 갖는 것을 포함하는 것을 특징으로 하는 실리콘 결정화 장치.
  24. 제23항에 있어서, 상기 레이저빔이 상기 기판의 전 영역으로 조사되도록 상기 스테이지를 이동시키는 이송유닛을 더 포함하는 것을 특징으로 하는 실리콘 결정화 장치.
  25. 제23항에 있어서, 상기 레이저에 부착되어, 상기 레이저빔의 특성을 조정하는 광학유닛을 더 포함하는 것을 특징으로 하는 실리콘 결정화 장치.
  26. 제23항에 있어서, 상기 단위블럭은 상기 레이저빔을 투과시키는 투과블럭 및 상기 레이저빔을 차단시키는 차단블럭을 포함하는 것을 특징으로 하는 실리콘 결정화 장치.
  27. 제26항에 있어서, 상기 제1 패턴부 및 상기 제3 패턴부는 상기 제2 패턴부를 기준으로 서로 대칭구조를 갖는 것을 특징으로 하는 실리콘 결정화 장치.
  28. 제26항에 있어서, 상기 제1, 제2 및 제3 패턴부는 상기 길이방향으로의 중심을 기준으로 서로 대칭구조를 갖는 것을 특징으로 하는 실리콘 결정화 장치.
  29. 삭제
  30. 제26항에 있어서, 상기 제1, 제2 및 제3 패턴부 각각은 복수의 서브패턴부들로 분할되고,
    상기 각 서브패턴부는 홀수열에 상기 투과블럭들이 형성되고 짝수열에 상기 차단블럭들이 형성된 홀수열 투과부, 홀수열에 상기 차단블럭들이 형성되고 짝수열에 상기 투과블럭들이 형성된 짝수열 투과부, 상기 길이방향으로 점진적으로 투과블럭의 수가 증가하는 점진적투과 증가부, 상기 길이방향으로 점진적으로 투과블럭의 수가 감소하면서 상기 점진적투과 증가부와 반대되는 패턴을 갖는 점진적투과 감소부, 모든열에 상기 투과블럭들이 형성된 모든열 투과부 및 모든열에 상기 차단블럭들이 형성된 모든열 투과부 중 어느 하나인 것을 특징으로 하는 실리콘 결정화 장치.
KR1020050124634A 2005-12-16 2005-12-16 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치 KR101365185B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050124634A KR101365185B1 (ko) 2005-12-16 2005-12-16 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치
US11/639,874 US7811721B2 (en) 2005-12-16 2006-12-15 Mask for crystallizing silicon, apparatus having the mask and method of crystallizing with the mask
CN2006100640554A CN1983512B (zh) 2005-12-16 2006-12-18 掩模、具有其的装置以及使用其结晶的方法
US12/877,933 US8367301B2 (en) 2005-12-16 2010-09-08 Mask for crystallizing silicon, apparatus having the mask and method of crystallizing with the mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124634A KR101365185B1 (ko) 2005-12-16 2005-12-16 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치

Publications (2)

Publication Number Publication Date
KR20070064089A KR20070064089A (ko) 2007-06-20
KR101365185B1 true KR101365185B1 (ko) 2014-02-21

Family

ID=38165940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124634A KR101365185B1 (ko) 2005-12-16 2005-12-16 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치

Country Status (3)

Country Link
US (2) US7811721B2 (ko)
KR (1) KR101365185B1 (ko)
CN (1) CN1983512B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2299476A4 (en) * 2008-06-26 2011-08-03 Ihi Corp METHOD AND APPARATUS FOR LASER RECEIVER
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
US11752577B2 (en) 2018-11-15 2023-09-12 Samsung Display Co., Ltd. Laser apparatus and substrate etching method using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253819A1 (en) * 2003-06-12 2004-12-16 You Jaesung Method for crystallizing silicon
KR20050035804A (ko) * 2003-10-14 2005-04-19 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379361B1 (ko) 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100492352B1 (ko) * 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100997971B1 (ko) * 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253819A1 (en) * 2003-06-12 2004-12-16 You Jaesung Method for crystallizing silicon
KR20050035804A (ko) * 2003-10-14 2005-04-19 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Also Published As

Publication number Publication date
US8367301B2 (en) 2013-02-05
US20070141482A1 (en) 2007-06-21
CN1983512A (zh) 2007-06-20
CN1983512B (zh) 2011-01-12
US20110003484A1 (en) 2011-01-06
KR20070064089A (ko) 2007-06-20
US7811721B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
US7541230B2 (en) Method and apparatus for crystallizing semiconductor with laser beams
KR101365185B1 (ko) 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치
JP2012243818A (ja) レーザ処理装置
KR20090087323A (ko) 반도체층 결정화 마스크 및 이를 이용한 반도체층 결정화방법
KR101135537B1 (ko) 레이저 조사 장치
US20100051830A1 (en) Semiconductor processing apparatus and semiconductor processing method
JP6086394B2 (ja) 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
KR101108169B1 (ko) 연속 측면 결정화용 마스크 및 이를 구비하는 연속 측면 결정화 장치
TW200307903A (en) Active-matrix type display device and method for manufacturing the same
JP2007281465A (ja) 多結晶膜の形成方法
JP2006210789A (ja) 半導体結晶薄膜の製造方法およびその製造装置ならびにフォトマスクならびに半導体素子
WO2021181700A1 (ja) レーザアニール装置およびレーザアニール方法
CN213366530U (zh) 激光退火装置
KR20070064094A (ko) 실리콘 결정화 마스크 및 이를 이용한 실리콘 결정화 방법
JP2007201447A (ja) シリコン結晶化マスクとこれを有するシリコン結晶化装置及びシリコン結晶化方法
JP2007287866A (ja) 半導体結晶薄膜の製造方法およびそれに用いられる製造装置、フォトマスク、ならびに半導体素子
US7649206B2 (en) Sequential lateral solidification mask
JP2008218493A (ja) 半導体膜の製造方法および半導体膜製造装置
JP2020145363A (ja) レーザアニール装置
JP2007157894A (ja) 表示装置の製造方法
JP2005167007A (ja) 半導体薄膜の製造方法および薄膜半導体素子
JP2011082545A (ja) 熱処理装置、熱処理方法、半導体装置の製造方法および表示装置の製造方法
KR20080080791A (ko) 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법
JP2009033037A (ja) 多結晶半導体薄膜の製造装置および製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 7