JP6623078B2 - レーザアニール方法及びレーザアニール装置 - Google Patents

レーザアニール方法及びレーザアニール装置 Download PDF

Info

Publication number
JP6623078B2
JP6623078B2 JP2016032469A JP2016032469A JP6623078B2 JP 6623078 B2 JP6623078 B2 JP 6623078B2 JP 2016032469 A JP2016032469 A JP 2016032469A JP 2016032469 A JP2016032469 A JP 2016032469A JP 6623078 B2 JP6623078 B2 JP 6623078B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
film transistor
mask patterns
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016032469A
Other languages
English (en)
Other versions
JP2017152498A (ja
Inventor
水村　通伸
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2016032469A priority Critical patent/JP6623078B2/ja
Priority to CN201680082314.8A priority patent/CN108701591A/zh
Priority to KR1020187025750A priority patent/KR20180118664A/ko
Priority to PCT/JP2016/088857 priority patent/WO2017145519A1/ja
Priority to TW106105674A priority patent/TWI713091B/zh
Publication of JP2017152498A publication Critical patent/JP2017152498A/ja
Priority to US16/109,640 priority patent/US10950437B2/en
Priority to US16/672,329 priority patent/US10971361B2/en
Priority to US16/672,331 priority patent/US20200066518A1/en
Application granted granted Critical
Publication of JP6623078B2 publication Critical patent/JP6623078B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70275—Multiple projection paths, e.g. array of projection systems, microlens projection systems or tandem projection systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)

Description

本発明は、アモルファスシリコン膜にレーザ光を照射して結晶化するレーザアニール方法に関し、特に１回のレーザアニール処理工程で電気特性の異なる複数の薄膜トランジスタを製造し得るようにするレーザアニール方法及びレーザアニール装置に係るものである。
従来のレーザアニール方法は、シリンドリカルレンズを用いてラインビームを生成し、該ラインビームの長軸と交差する方向にアモルファスシリコン膜を被着した基板を搬送しながら基板の全面に均一にラインビームを照射し、アモルファスシリコン膜を一様に結晶化するものとなっていた（例えば、特許文献１参照）。
特開２０１３−１９１７４３号公報
しかし、このような従来のレーザアニール方法においては、基板全面のアモルファスシリコン膜が一様に結晶化されるため、全ての薄膜トランジスタ形成部のポリシリコン半導体層の結晶状態が同じになっていた。そのため、形成される全ての薄膜トランジスタが同じ電気特性を有するものとなっていた。
したがって、従来のレーザアニール方法を、例えば有機ＥＬ用薄膜トランジスタ基板の製造に適用した場合には、画素の駆動電流を制御する駆動用薄膜トランジスタと、画素を選択するために駆動用薄膜トランジスタのゲート電圧を制御する選択用薄膜トランジスタとでは、本来、要求される電気特性は異なっているのであるが、上記理由により、各薄膜トランジスタの電気特性は、共通化せざるを得なかった。
そこで、従来は、駆動用薄膜トランジスタに要求される電気特性に合わせて、大きな電流が流せるように、レーザ光の照射光量（エネルギー）を増加させて結晶成長を促進し、電子移動度を上げる条件によりレーザアニール処理がなされていた。そのため、選択用薄膜トランジスタのＯＦＦリーク電流が増加してしまい、駆動用薄膜トランジスタのゲート電圧を一定に保持することができないという問題があった。
そこで、本発明は、このような問題点に対処し、１回のレーザアニール処理工程で電気特性の異なる複数の薄膜トランジスタを製造し得るようにするレーザアニール方法及びレーザアニール装置を提供することを目的とする。
上記目的を達成するために、本発明によるレーザアニール方法は、基板を搬送しながら、前記基板上の第１及び第２の薄膜トランジスタ形成部に異なる照射光量のレーザ光を照射し、前記第１及び第２の薄膜トランジスタ形成部のアモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化するレーザアニール方法であって、前記第１及び第２の薄膜トランジスタ形成部の前記アモルファスシリコン膜の結晶化は、前記基板の搬送方向及び同方向と交差する方向に並べて遮光マスクに設けられた複数のマスクパターンのうち、前記第２の薄膜トランジスタ形成部に対応して前記基板の搬送方向に並ぶ複数の前記マスクパターンの数が、前記第１の薄膜トランジスタ形成部に対応して同方向に並ぶ複数の前記マスクパターンの数よりも少なくなるように調整された遮光マスクを使用して、前記基板の搬送方向に並んだ複数の前記マスクパターンを介するレーザ光の多重照射により実施されるものである。
また、本発明によるレーザアニール装置は、基板上に被着されたアモルファスシリコン膜にレーザ光を照射して結晶化するレーザアニール装置であって、前記基板を搬送する搬送手段と、前記搬送手段の搬送面に対向配置され、前記基板上の第１及び第２の薄膜トランジスタ形成部に対応させて複数のマスクパターンを設けた遮光マスクと、前記遮光マスクの前記搬送手段側に設けられ、複数の前記マスクパターンを前記基板上に結像する投影光学系と、を備え、前記遮光マスクは、複数の前記マスクパターンを前記基板の搬送方向及び同方向と交差する方向に並べて有し、前記第１及び第２の薄膜トランジスタ形成部に異なる照射光量のレーザ光を照射して、前記第１及び第２の薄膜トランジスタ形成部の前記アモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化させ得るように、前記第２の薄膜トランジスタ形成部に対応して前記基板の搬送方向に並ぶ複数の前記マスクパターンの数が、前記第１の薄膜トランジスタ形成部に対応して同方向に並ぶ複数の前記マスクパターンの数よりも少なくなるように調整されている。
本発明によれば、基板上の第１及び第２の薄膜トランジスタ形成部に異なる照射光量のレーザ光を照射することにより、各薄膜トランジスタ形成部のアモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化することができる。したがって、１回のレーザアニール処理工程で電気特性の異なる第１及び第２の薄膜トランジスタを製造することができる。
本発明によるレーザアニール装置の第１の実施形態を示す概略構成図である。 上記第１の実施形態に使用するマイクロレンズアレイの一構成例を示す図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は（ａ）のＢ−Ｂ線断面図である。 有機ＥＬ駆動用の薄膜トランジスタの構成例を示す回路図である。 複数の薄膜トランジスタ形成部が配置された被アニール処理基板の構成例を示す平面図である。 本発明によるレーザアニール装置の制御装置の概略構成を示すブロック図である。 本発明によるレーザアニール方法を示す図であり、１回目のアニール処理の説明図である。 本発明によるレーザアニール方法を示す図であり、２回目のアニール処理の説明図である。 本発明によるレーザアニール方法を示す図であり、３回目のアニール処理の説明図である。 本発明によるレーザアニール方法により製造される有機ＥＬ用の薄膜トランジスタ基板を示す平面図である。 本発明によるレーザアニール方法により製造される有機ＥＬ用の薄膜トランジスタの電気特性を示す図であり、（ａ）は駆動用薄膜トランジスタの特性を示し、（ｂ）は選択用薄膜トランジスタの特性を示す。 上記第１の実施形態に使用するマイクロレンズアレイの変形例を示す図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。 本発明によるレーザアニール装置の第２の実施形態を示す要部拡大正面図である。 上記第２の実施形態に使用する遮光マスクの一構成例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図である。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。図１は本発明によるレーザアニール装置の第１の実施形態を示す概略構成図である。また、図２は第１の実施形態に使用するマイクロレンズアレイの一構成例を示す図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は（ａ）のＢ−Ｂ線断面図である。このレーザアニール装置は、基板上に被着されたアモルファスシリコン膜にレーザ光を照射して結晶化するもので、搬送手段１と、レーザ照明光学系２と、撮像手段３と、アライメント手段４と、制御装置５と、を備えて構成されている。
上記搬送手段１は、複数の薄膜トランジスタ形成部が縦横に並べて配置され、表面にアモルファスシリコン膜を被着させた被アニール処理基板（以下、単に「基板」という）６の例えば縁部を保持し、搬送面からわずかに浮上させた状態で基板６を図１に示す矢印方向に搬送するものであり、複数の浮上ユニット７を並べて配置し、基板６に均一な浮上力を付与することができるようになっている。
なお、ここでは、上記基板６が有機ＥＬ用の薄膜トランジスタ基板を製造するための基板である場合について説明する。上記有機ＥＬ用の薄膜トランジスタ基板は、図３に示すように縦横に設けられたデータライン８とセレクトライン９との交差部に、例えば同図に示すような有機ＥＬ駆動用の薄膜トランジスタ（以下「ＴＦＴ」という）が形成されている。
詳細には、図３において、右側に位置するＴＦＴが有機ＥＬ画素の駆動電流を制御する駆動用ＴＦＴ１０であり、ドレイン１１を電源ライン１２に接続し、ソース１３を有機ＥＬ１４のアノードに接続して設けられている。また、同図において、左側に位置するＴＦＴが上記駆動用ＴＦＴ１０のゲート電圧を制御する選択用ＴＦＴ１５であり、ゲート１６をセレクトライン９に接続し、ドレイン１７をデータライン８に接続し、ソース１８を駆動用ＴＦＴ１０のゲート１９に接続して設けられている。さらに、駆動用ＴＦＴ１０のゲート１９及びソース１３間には保持容量２０が設けられている。そして、有機ＥＬ１４のカソードは接地されている。なお、上記各ＴＦＴのドレイン及びソースの配置は、逆であってもよい。
上記基板６上には、図４に示すように、データライン８、セレクトライン９及び電源ライン１２が互いに絶縁された状態で設けられ、さらに、駆動用ＴＦＴ１０のゲート電極２１及び選択用ＴＦＴ１５のゲート電極２２が予め設けられており、それらの上に、図示省略のＳｉＯ２等の絶縁膜を介してアモルファスシリコン膜が被着されている。この場合、駆動用ＴＦＴ１０のゲート電極２１上が第１のＴＦＴ形成部２３となり、選択用ＴＦＴ１５のゲート電極２２上が第２のＴＦＴ形成部２４となる。そして、本実施形態においては、基板６は、第１及び第２のＴＦＴ形成部２３，２４が交互に並ぶその並び方向と交差する方向（図４に示す矢印方向）、即ちデータライン８に平行に搬送される。
上記搬送手段１の上方には、レーザ照明光学系２が設けられている。このレーザ照明光学系２は、基板６上の第１及び第２のＴＦＴ形成部２３，２４に異なる照射光量のパルスレーザ光Ｌを照射し、第１及び第２のＴＦＴ形成部２３，２４のアモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化させるものであり、光進行方向上流からレーザ光源２５と、カップリング光学系２６と、マイクロレンズアレイ２７と、を順に備えて構成されている。
ここで、上記レーザ光源２５は、例えば所定周波数のパルスレーザ光Ｌを放出するものであり、波長が３５５ｎｍのＹＡＧレーザや波長が３０８ｎｍのエキシマレーザ等である。
また、上記カップリング光学系２６は、レーザ光源２５から放射されたパルスレーザ光Ｌの光束径を拡張すると共に、輝度分布が均一にされた平行光を後述のマイクロレンズアレイ２７に照射させるのもので、図示省略のビームエキスパンダ、フォトインテグレータ及びコリメータレンズ等を備えて構成されている。
さらに、上記マイクロレンズアレイ２７は、搬送手段１の搬送面に対向配置され、図２（ｂ）に示すように、例えば石英基板のような透明基板２８の光入射側に、上記基板６上の第１及び第２のＴＦＴ形成部２３，２４に対応させて複数のマスクパターン２９を有する遮光マスク３０を設け、上記透明基板２８の光射出側に、複数のマスクパターン２９に個別に対応させて該マスクパターン２９を基板６上に縮小投影する複数のマイクロレンズ（投影光学系）３１を設けたものである。
詳細には、マイクロレンズアレイ２７は、図２（ａ）に示すように、複数の上記マスクパターン２９及び複数の上記マイクロレンズ３１を基板６の搬送方向（同図の矢印方向）及び同方向と交差する方向に並べて有し、同図（ａ）に示すように第２のＴＦＴ形成部２４に対応して基板６の搬送方向（以下、「基板搬送方向」という）に並ぶ複数のマスクパターン２９及び複数のマイクロレンズ３１の数が、第１のＴＦＴ形成部２３に対応して同方向に並ぶ複数のマスクパターン２９及び複数のマイクロレンズ３１の数よりも少なくなるように調整されている。
これにより、基板搬送方向に並んだ複数のマイクロレンズ３１を介するパルスレーザ光Ｌの多重照射により、一つのＴＦＴ形成部のアニール処理が完了するようにすれば、第１及び第２のＴＦＴ形成部２３，２４に異なる照射光量（エネルギー）のパルスレーザ光Ｌを照射することができ、第１及び第２のＴＦＴ形成部２３，２４のアモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化させることができる。
なお、本実施形態においては、パルスレーザ光Ｌの３回の多重照射により第１のＴＦＴ形成部２３のレーザアニールが完了し、１回のレーザ光照射により第２のＴＦＴ形成部２４のレーザアニールが完了する場合について説明するが、パルスレーザ光Ｌの照射回数はこれらに限定されない。また、第２のＴＦＴ形成部２４に対応したマイクロレンズ３１の数の調整は必ずしも必要ではないが、ここでは、マスクパターン２９の数の調整と合せてマイクロレンズ３１の数の調整も行った場合について説明する。
上記レーザ照明光学系２によるパルスレーザ光Ｌの照射位置に対して基板搬送方向上流側には、撮像手段３が設けられている。この撮像手段３は、基板６に予め形成されたデータライン８及びセレクトライン９を撮影するもので、基板搬送方向と交差する方向に長軸を有するライン状の受光部を備えたラインカメラであり、上記搬送手段１の複数の浮上ユニット７間に配設されている。そして、上記基板６を裏面から透かして基板６の表面に設けられた上記データライン８及びセレクトライン９を撮影できるようになっている。また、撮像手段３は、後述のアライメント手段４によるレーザ照明光学系２又はマイクロレンズアレイ２７の基板搬送方向と交差する方向へのアライメント動作に同期して一体的に同方向に微動するようになっている。
上記レーザ照明光学系２又はマイクロレンズアレイ２７を基板搬送方向と交差する方向に微動可能にアライメント手段４が設けられている。このアライメント手段４は、マイクロレンズアレイ２７の複数のマスクパターン２９と、基板６上の第１及び第２のＴＦＴ形成部２３，２４とを位置合わせさせるためのものであり、後述の制御装置５により制御されて基板６の基板搬送方向と交差する方向への横ずれを補正するようにレーザ照明光学系２又はマイクロレンズアレイ２７を同方向に微動させるようになっている。以下の説明においては、アライメント手段４がマイクロレンズアレイ２７を微動させる場合について述べる。
上記搬送手段１、レーザ照明光学系２、撮像手段３及びアライメント手段４に電気的に接続して制御装置５が設けられている。この制御装置５は、基板６を浮上ユニット７上に所定量だけ浮上させた状態で基板６を、図１に示す矢印方向に一定速度で搬送させるように搬送手段１を制御し、基板６が搬送されて基板６上の各第１及び第２のＴＦＴ形成部２３，２４がマイクロレンズアレイ２７のマイクロレンズ３１によるパルスレーザ光Ｌの集光位置に達する度に、レーザ光源２５を駆動してレーザ発光させるように発光タイミングを制御し、撮像手段３から入力する画像データに基づいて基板６の横ずれ量を算出し、横ずれを補正するようにアライメント手段４を駆動制御するもので、図５に示すように搬送手段駆動コントローラ３２と、レーザ光源駆動コントローラ３３と、画像処理部３４と、アライメント手段駆動コントローラ３５と、メモリ３６と、演算部３７と、制御部３８と、を備えて構成されている。
ここで、上記搬送手段駆動コントローラ３２は、浮上ユニット７からのエアの噴出及び停止を制御すると共に、搬送手段１による基板６の搬送開始、搬送停止、搬送方向及び搬送速度を制御するものである。
また、レーザ光源駆動コントローラ３３は、後述の演算部３７から入力する発光指令に基づいてレーザ光源２５のパルスレーザ光Ｌの発光を制御するものである。
さらに、画像処理部３４は、撮像手段３から入力する画像データを処理して、基板６の搬送方向と交差する方向の輝度変化からデータライン８の位置を検出し、予め指定されたデータライン８の例えば右縁部の位置情報、及び基板６の搬送方向の輝度変化からセレクトライン９の、例えば搬送方向下流側の縁部検出情報を後述の演算部３７に出力するようになっている。
また、アライメント手段駆動コントローラ３５は、演算部３７によって算出された基板６の横ずれ量がゼロとなるようにアライメント手段４の駆動を制御するものである。
さらに、メモリ３６は、例えば搬送手段１の搬送速度、撮像手段３によりセレクトライン９が最初に検出されてからレーザ光源２５が駆動されるまでに基板６が移動する距離の目標値、撮像手段３の受光部に予め定められた基準位置の位置情報、及び第１及び第２のＴＦＴ形成部２３，２４の搬送方向の配列ピッチＷ等を記憶するものであり、演算部３７による演算結果も一時的に記憶することができるようになっている。
さらにまた、演算部３７は、搬送手段１の搬送速度と時間から基板６の移動距離を演算し、これをメモリ３６から読み出した基板６の移動距離の目標値及び第１及び第２のＴＦＴ形成部２３，２４の搬送方向の配列ピッチＷと比較し、パルスレーザ光Ｌの発光指令をレーザ光源駆動コントローラ３３に出力すると共に、画像処理部３４から入力したデータライン８の位置情報とメモリ３６から読み出した撮像手段３に予め定められた基準位置の位置情報とにより両者間の距離を演算し、その演算結果と、両者間の基準距離としてメモリ３６に保存された基準値とを比較し、そのずれ量を算出してアライメント手段駆動コントローラ３５に出力するようになっている。なお、基板６の移動距離は、搬送手段１に設けたポジションセンサによって検出してもよく、基板６を移動させる移動機構のパルスモータのパルス数をカウントして算出してもよい。
そして、制御部３８は、装置全体を統合して制御するものであり、例えば制御用ＰＣ（パーソナルコンピュータ）である。
次に、このように構成されたレーザアニール装置の第１の実施形態の動作及びレーザアニール方法について説明する。
先ず、基板６がアモルファスシリコン膜を被着した面を上にして搬送手段１の搬送面に設置され、基板６の縁部が移動機構に保持される。この場合、基板６は、データライン８が基板搬送方向と平行になるように設置される。
次に、アニール開始のスイッチが投入されると、搬送手段１の浮上ユニット７からエアが噴出して基板６を浮上させ、上記移動機構によって図１に示す矢印方向への基板６の搬送が開始される。
次いで、撮像手段３により基板６の裏面側から基板６を透かして表面に形成されたデータライン８及びセレクトライン９が撮影される。撮像手段３により取得された画像データは、画像処理部３４において処理される。画像処理部３４では、基板搬送方向の輝度変化から基板搬送方向最下流に設けられたセレクトライン９の例えば上流側縁部を検出し、その検出情報を演算部３７に出力する。
演算部３７では、画像処理部３４から上記セレクトライン９の検出情報が入力されると、それをトリガーとして基板６の移動距離を演算する。そして、演算して得た基板６の移動距離とメモリ３６から読み出した基板６の移動距離の目標値とを比較し、両者が合致するとパルスレーザ光Ｌの発光指令がレーザ光源駆動コントローラ３３に出力される。この瞬間は、図６に示すように、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４がマイクロレンズアレイ２７の基板搬送方向最上流に位置する複数のマイクロレンズ３１（以下「第１のマイクロレンズ列３１Ａ」という）によるパルスレーザ光Ｌの集光位置に達したときである。
レーザ光源駆動コントローラ３３は、演算部３７からパルスレーザ光Ｌの発光指令を受けると、レーザ光源２５を駆動して所定周波数のパルスレーザ光Ｌをレーザ光源２５から放出させる。レーザ光源２５から放出されたパルスレーザ光Ｌは、カップリング光学系２６により光束径が拡張された後、輝度分布が均一化され、平行光にされてマイクロレンズアレイ２７を照明する。そして、マイクロレンズアレイ２７の遮光マスク３０に形成されたマスクパターン２９を通過したパルスレーザ光Ｌがマイクロレンズ３１によって基板６上に集光される。
これにより、図６に示すように、基板搬送方向最下流に位置する第１及び第２のＴＦＴ形成部２３，２４のアモルファスシリコン膜に対して、パルスレーザ光Ｌによる１回目のアニール処理が実行されてアモルファスシリコン膜が結晶化し、ポリシリコン膜となる。
引き続き、演算部３７においては、基板６の移動距離が演算される。そして、基板６の移動距離が第１及び第２のＴＦＴ形成部２３，２４の基板搬送方向における配列ピッチＷに合致すると、再び、演算部３７からパルスレーザ光Ｌの発光指令がレーザ光源駆動コントローラ３３に出力される。
これにより、レーザ光源駆動コントローラ３３によりレーザ光源２５が駆動されて、上記と同様にレーザ光源２５からパルスレーザ光Ｌが放出され、このパルスレーザ光Ｌによってマイクロレンズアレイ２７が照明される。
パルスレーザ光Ｌは、マイクロレンズアレイ２７のマスクパターン２９を通過した後、マイクロレンズ３１により基板６上に集光される。この場合、基板６は、第１及び第２のＴＦＴ形成部２３，２４の基板搬送方向における配列ピッチＷに等しい距離だけ移動しているため、図７に示すように、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４は、マイクロレンズアレイ２７の第１のマイクロレンズ列３１Ａに対して一つ下流に位置する複数のマイクロレンズ３１（以下「第２のマイクロレンズ列３１Ｂ」という）によるパルスレーザ光Ｌの集光位置に達した状態にある。
また、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４に対して一つ上流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４は、図７に示すように、マイクロレンズアレイ２７の第１のマイクロレンズ列３１Ａによるパルスレーザ光Ｌの集光位置に達している。
したがって、マイクロレンズアレイ２７を通過したパルスレーザ光Ｌのうち、第２のマイクロレンズ列３１Ｂを通過したパルスレーザ光Ｌは、基板搬送方向最下流に位置する複数の第１のＴＦＴ形成部２３に集光し、当該部分に対して２回目のアニール処理を実行する。これにより、上記複数の第１のＴＦＴ形成部２３に照射されるパルスレーザ光Ｌの照射光量（エネルギー）が増して、当該部分の結晶成長が促進される。
一方、第２のマイクロレンズ列３１Ｂには、第２のＴＦＴ形成部２４に対応した位置にマスクパターン２９及びマイクロレンズ３１が存在しないため、基板搬送方向最下流に位置する複数の第２のＴＦＴ形成部２４には、パルスレーザ光Ｌは照射されない。したがって、当該部分は、１回目のアニール処理の状態が維持され、ポリシリコン膜の結晶成長は進行しない。
また、マイクロレンズアレイ２７を通過したパルスレーザ光Ｌのうち、第１のマイクロレンズ列３１Ａを通過したパルスレーザ光Ｌは、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４に対して一つ上流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４に集光し、当該部分に対して１回目のアニール処理を実行する。これにより、当該部分のアモルファスシリコン膜が結晶化し、ポリシリコン膜となる。
演算部３７においては、継続して基板６の移動距離が演算される。そして、基板６の移動距離が第１及び第２のＴＦＴ形成部２３，２４の基板搬送方向における配列ピッチＷに合致すると、再び、演算部３７からパルスレーザ光Ｌの発光指令がレーザ光源駆動コントローラ３３に出力される。
これにより、レーザ光源駆動コントローラ３３によりレーザ光源２５が駆動されて、レーザ光源２５からパルスレーザ光Ｌが放出され、このパルスレーザ光Ｌによってマイクロレンズアレイ２７が照明される。
パルスレーザ光Ｌは、マイクロレンズアレイ２７のマスクパターン２９を通過した後、マイクロレンズ３１により基板６上に集光される。この場合、基板６は、第１及び第２のＴＦＴ形成部２３，２４の基板搬送方向における配列ピッチＷに等しい距離だけさらに移動しているため、図８に示すように、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４は、マイクロレンズアレイ２７の第１のマイクロレンズ列３１Ａに対して二つ下流に位置する複数のマイクロレンズ３１（以下「第３のマイクロレンズ列３１Ｃ」という）によるパルスレーザ光Ｌの集光位置に達した状態にある。
また、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４に対して一つ上流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４は、図８に示すように、マイクロレンズアレイ２７の第２のマイクロレンズ列３１Ｂによるパルスレーザ光Ｌの集光位置に達している。
さらに、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４に対して二つ上流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４は、図８に示すように、マイクロレンズアレイ２７の第１のマイクロレンズ列３１Ａによるパルスレーザ光Ｌの集光位置に達している。
したがって、マイクロレンズアレイ２７を通過したパルスレーザ光Ｌのうち、第３のマイクロレンズ列３１Ｃを通過したパルスレーザ光Ｌは、基板搬送方向最下流に位置する複数の第１のＴＦＴ形成部２３に集光し、当該部分に対して３回目のアニール処理を実行する。これにより、上記複数の第１のＴＦＴ形成部２３に照射されるパルスレーザ光Ｌの照射光量（エネルギー）がより増して、当該部分の結晶成長がより促進される。
一方、第３のマイクロレンズ列３１Ｃには、図８に示すように、第２のＴＦＴ形成部２４に対応した位置にマスクパターン２９及びマイクロレンズ３１が存在しないため、基板搬送方向最下流に位置する複数の第２のＴＦＴ形成部２４には、パルスレーザ光Ｌは照射されない。したがって、当該部分は、１回目のアニール処理の状態が維持され、ポリシリコン膜の結晶成長は進行しない。
また、マイクロレンズアレイ２７を通過したパルスレーザ光Ｌのうち、第２のマイクロレンズ列３１Ｂを通過したパルスレーザ光Ｌは、基板搬送方向最下流に位置する複数の第１のＴＦＴ形成部２３に対して一つ上流に位置する第１のＴＦＴ形成部２３に集光し、当該部分に対して２回目のアニール処理を実行する。これにより、上記複数の第１のＴＦＴ形成部２３に照射されるパルスレーザ光Ｌの照射光量（エネルギー）が増して、当該部分の結晶成長が促進される。
一方、第２のマイクロレンズ列３１Ｂには、第２のＴＦＴ形成部２４に対応した位置にマスクパターン２９及びマイクロレンズ３１が存在しないため、基板搬送方向最下流に位置する複数の第２のＴＦＴ形成部２４に対して一つ上流に位置する複数の第２のＴＦＴ形成部２４には、パルスレーザ光Ｌは照射されない。したがって、当該部分は、１回目のアニール処理の状態が維持され、ポリシリコン膜の結晶成長は進行しない。
さらに、マイクロレンズアレイ２７を通過したパルスレーザ光Ｌのうち、第１のマイクロレンズ列３１Ａを通過したパルスレーザ光Ｌは、基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４に対して二つ上流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４に集光し、当該部分に対して１回目のアニール処理を実行する。これにより、当該部分のアモルファスシリコン膜が結晶化し、ポリシリコン膜となる。
以降、同様にして第１のＴＦＴ形成部２３に対して、３回のパルスレーザ光Ｌの多重照射によるアニール処理が実行され、第２のＴＦＴ形成部２４に対しては、１回のパルスレーザ光Ｌの照射によるアニール処理が実行される。これにより、第１及び第２のＴＦＴ形成部２３，２４に対するパルスレーザ光Ｌの照射光量（パルスレーザ光Ｌの積算エネルギー）を異ならせることができ、第１及び第２のＴＦＴ形成部２３，２４のアモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化することができる。
さらに、不要なアモルファスシリコン膜及びポリシリコン膜をエッチングして除去してゲート電極２１，２２上に半導体層を形成した後、ソース電極、ドレイン電極、保持容量２０及び絶縁保護膜を順次形成することにより、図９に示すように、ポリシリコン半導体層の結晶状態が異なる複数の駆動用ＴＦＴ１０及び選択用ＴＦＴ１５を備えた有機ＥＬ用ＴＦＴ基板が製造される。
この場合、パルスレーザ光Ｌの照射光量が多くて積算エネルギーの大きい駆動用ＴＦＴ１０（第１のＴＦＴ形成部２３）のポリシリコン膜は、パルスレーザ光Ｌの照射光量が少なくて積算エネルギーの小さい選択用ＴＦＴ１５（第２のＴＦＴ形成部２４）のポリシリコン膜に比して結晶粒径が大きくなる。したがって、駆動用ＴＦＴ１０の電気特性は、図１０（ａ）に示すように、ＯＦＦリーク電流がやや大きい（約１×１０−９Ａ）ものの、電子移動度が大きくなり（約３０ｃｍ２／Ｖｓ）、有機ＥＬに大きな電流を供給することが可能となる。
一方、選択用ＴＦＴ１５（第２のＴＦＴ形成部２４）のポリシリコン膜の結晶粒径は、駆動用ＴＦＴ１０（第１のＴＦＴ形成部２３）のポリシリコン膜の結晶粒径に比して小さいため、選択用ＴＦＴ１５の電気特性は、図１０（ｂ）に示すように、電子移動度が小さい（約２ｃｍ２／Ｖｓ）ものの、ＯＦＦリーク電流が小さくなり（１×１０−１１Ａ）、駆動用ＴＦＴ１０のゲート電圧を一定に保持することが可能となる。
このように本発明によるレーザアニール方法によると、１回のレーザアニール処理工程で基板６上の第１及び第２のＴＦＴ形成部２３，２４に異なる照射光量のパルスレーザ光Ｌを照射することができ、第１及び第２のＴＦＴ形成部２３，２４のアモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化することができる。したがって、本発明によるレーザアニール方法を有機ＥＬ用の薄膜トランジスタ基板の製造に適用した場合には、駆動用ＴＦＴ１０及び選択用ＴＦＴ１５に要求される、夫々異なる個別の電気特性を得ることができる。
なお、基板６を搬送しながら行うレーザアニール中は、撮像手段３によりデータライン８が常時撮影され、これを画像処理部３４で画像処理して、基板６の搬送方向と交差する方向における輝度変化から特定のデータライン８の位置が検出される。また、演算部３７では、検出されたデータライン８の位置情報と撮像手段３に予め設定された基準位置の位置情報と基づいて両者間の距離が算出され、メモリ３６に保存された基準置と比較して基板６の横ずれ量が算出される。さらに、アライメント手段駆動コントローラ３５によってアライメント手段４が駆動され、上記横ずれ量がゼロとなるようにマイクロレンズアレイ２７が撮像手段３と一体的に基板搬送方向と交差する方向に微動される。これにより、基板６の横ずれが補正されてパルスレーザ光Ｌが基板６上の複数の第１及び第２のＴＦＴ形成部２３，２４に位置精度よく照射され、アニール処理が実行される。
上記第１の実施形態においては、マイクロレンズアレイ２７は、複数のマスクパターン２９及び複数のマイクロレンズアレイ２７を基板６の搬送方向及び同方向と交差する方向に並べて有し、第２のＴＦＴ形成部２４に対応して基板搬送方向に並ぶマスクパターン２９及びマイクロレンズ３１の数が、第１のＴＦＴ形成部２３に対応して同方向に並ぶマスクパターン２９の数よりも少なくなるように調整されている場合について説明したが、本発明はこれに限られず、図１１に示すように、第２のＴＦＴ形成部２４に対応するマスクパターン２９に所定の透過率の減光膜４０を形成して透過光量が、第１のＴＦＴ形成部２３に対応するマスクパターン２９の透過光量よりも小さくなるように調整されてもよい。この場合、第１及び第２のＴＦＴ形成部２３，２４に対するアニール処理が複数のマイクロレンズ３１を介するパルスレーザ光Ｌの多重照射により行われてもよいが、第１及び第２のＴＦＴ形成部２３，２４に対するアニール処理が１回のパルスレーザ光Ｌの照射で完了する場合には、マイクロレンズアレイ２７は、基板搬送方向と交差する方向に複数のマスクパターン２９及び複数のマイクロレンズ３１を並べて配置した１組のマスクパターン列及びマイクロレンズ列を有するものであってもよい。
図１２は本発明によるレーザアニール装置の第２の実施形態を示す要部拡大正面図である。ここでは、上記第１の実施形態と異なる部分について説明する。
この第２の実施形態においては、第１の実施形態におけるような、遮光マスク３０に形成された複数のマスクパターン２９を、該複数のマスクパターン２９に個別に対応させて設けられたマイクロレンズ３１により基板６上に縮小投影する代わりに、上記複数のマスクパターン２９を一つの投影レンズ（投影光学系）４１を使用して基板６上に縮小投影するものである。上記投影レンズ４１は、基板６上に遮光マスク３０の倒立像を結像するレンズ構成であっても、正立像を結像するレンズ構成であってもよい。
投影レンズ４１が倒立像を結像するレンズ構成のときには、使用する遮光マスク３０は、複数のマスクパターン２９の配置が、図２又は図１１に示すマスクパターン２９の配置と、遮光マスク３０の中心を軸とする１８０度の回転対称の関係となる。例えば図１３に示す遮光マスク３０は、図１１に示す遮光マスク３０をマスクの中心を軸に１８０度回転したものに対応する。即ち、この遮光マスク３０は、図１３に示すように、複数のマスクパターン２９のうち、第２のＴＦＴ形成部２４に対応するマスクパターン２９の透過光量が、第１のＴＦＴ形成部２３に対応するマスクパターン２９の透過光量よりも小さくなるように、第２のＴＦＴ形成部２４に対応するマスクパターン２９に減光膜４０が設けられている。当然ながら、各マスクパターン２９の配列ピッチは、第１及び第２のＴＦＴ形成部２３，２４の縦横配列ピッチを投影レンズ４１の倍率で換算した値に設定される。
この場合、パルスレーザ光Ｌの照射は、遮光マスク３０に形成された複数のマスクパターン２９の基板搬送方向と交差する方向に並ぶ、例えば図１３に示すマスクパターン列２９Ａ，２９Ｂ，２９Ｃのうち、基板搬送方向最下流に対応して位置するマスクパターン列２９Ａの結像位置と基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４とが合致したときから開始される。以降、第１の実施形態と同様に、基板６が第１及び第２のＴＦＴ形成部２３，２４の基板搬送方向の配列ピッチＷと同じ距離だけ移動する度にパルスレーザ光Ｌが照射され、複数の第１及び第２のＴＦＴ形成部２３，２４のアモルファスシリコン膜がレーザアニールされてポリシリコン膜に結晶化される。
また、投影レンズ４１が正立像を結像するレンズ構成のときには、遮光マスク３０として複数のマスクパターン２９が、図２又は図１１に示す複数のマスクパターン２９と同様に配置されたマスクを使用することができる。この場合も、各マスクパターン２９の配列ピッチは、第１及び第２のＴＦＴ形成部２３，２４の縦横配列ピッチを投影レンズ４１の倍率で換算した値に設定される。そして、パルスレーザ光Ｌの照射は、複数のマスクパターン２９が基板搬送方向と交差する方向に並ぶ複数のマスクパターン列のうち、基板搬送方向最上流に対応して位置するマスクパターン列の結像位置と基板搬送方向最下流に位置する複数の第１及び第２のＴＦＴ形成部２３，２４とが合致したときから開始される。以降のパルスレーザ光Ｌの照射タイミングは、第１の実施形態と同じである。
なお、上記第１及び第２の実施形態においては、基板６を搬送しながらレーザアニールが実施される場合について説明したが、本発明はこれに限られず、設置固定された基板６に対して１ショット、又は複数ショットのレーザ光照射によりレーザアニールが実施されるものであってもよい。この場合、レーザアニールは、基板６上の複数のＴＦＴ形成部に対応して設けた複数のマスクパターン２９、及び複数のマイクロレンズ３１又は投影レンズ４１を介して、上記複数のＴＦＴ形成部に異なる照射光量のパルスレーザ光Ｌを照射して行うとよい。そして、パルスレーザ光Ｌの異なる照射光量は、上記マスクパターン２９の透過光量を調整して行うとよい。
また、上記第１及び第２の実施形態においては、一つのレーザ光源２５から放出されるパルスレーザ光Ｌを異なる照射光量で第１及び第２のＴＦＴ形成部２３，２４に照射させる場合について説明したが、本発明はこれに限られず、放射エネルギーの異なる二つのレーザ光源を備え、各レーザ光源から放出される放射エネルギーの異なるパルスレーザ光Ｌを夫々、第１及び第２のＴＦＴ形成部２３，２４に照射させるようにしてもよい。
そして、以上の説明においては、有機ＥＬ用のＴＦＴ基板の形成について述べたが、本発明はこれに限られず、ポリシリコン半導体層の結晶状態の異なる複数のＴＦＴを形成するために行われるアモルファスシリコン膜の如何なるレーザアニール処理にも適用することができる。
１…搬送手段
６…基板
１０…駆動用ＴＦＴ
１５…選択用ＴＦＴ
２３…第１のＴＦＴ形成部
２４…第２のＴＦＴ形成部
２７…マイクロレンズアレイ
２８…透明基板
２９…マスクパターン
３０…遮光マスク
３１…マイクロレンズ（投影光学系）
４０…減光膜
４１…投影レンズ（投影光学系）
Ｌ…パルスレーザ光

Claims (8)

  1. 基板を搬送しながら、前記基板上の第１及び第２の薄膜トランジスタ形成部に異なる照射光量のレーザ光を照射し、前記第１及び第２の薄膜トランジスタ形成部のアモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化するレーザアニール方法であって、
    前記第１及び第２の薄膜トランジスタ形成部の前記アモルファスシリコン膜の結晶化は、前記基板の搬送方向及び同方向と交差する方向に並べて遮光マスクに設けられた複数のマスクパターンのうち、前記第２の薄膜トランジスタ形成部に対応して前記基板の搬送方向に並ぶ複数の前記マスクパターンの数が、前記第１の薄膜トランジスタ形成部に対応して同方向に並ぶ複数の前記マスクパターンの数よりも少なくなるように調整された遮光マスクを使用して、前記基板の搬送方向に並んだ複数の前記マスクパターンを介するレーザ光の多重照射により実施されることを特徴とするレーザアニール方法。
  2. 前記基板への前記レーザ光の照射は、複数の前記マスクパターンに個別に対応させて前記遮光マスクの前記基板側に設けられた複数のマイクロレンズを介して行われることを特徴とする請求項１記載のレーザアニール方法。
  3. 前記基板への前記レーザ光の照射は、複数の前記マスクパターンを前記基板上に縮小投影する投影レンズを介して行われることを特徴とする請求項１記載のレーザアニール方法。
  4. 前記第１の薄膜トランジスタ形成部は、画素を駆動する複数の駆動用薄膜トランジスタの形成部であり、
    前記第２の薄膜トランジスタ形成部は、前記画素を選択するために前記駆動用薄膜トランジスタを動作させる複数の選択用薄膜トランジスタの形成部であり、
    前記駆動用薄膜トランジスタと前記選択用薄膜トランジスタとは、ポリシリコン半導体層の結晶状態が異なることを特徴とする請求項１〜３のいずれか１項に記載のレーザアニール方法。
  5. 前記駆動用薄膜トランジスタのポリシリコン半導体層の結晶粒径又は電子移動度は、前記選択用薄膜トランジスタのポリシリコン半導体層の結晶粒径又は電子移動度よりも大きいことを特徴とする請求項４記載のレーザアニール方法。
  6. 基板上に被着されたアモルファスシリコン膜にレーザ光を照射して結晶化するレーザアニール装置であって、
    前記基板を搬送する搬送手段と、
    前記搬送手段の搬送面に対向配置され、前記基板上の第１及び第２の薄膜トランジスタ形成部に対応させて複数のマスクパターンを設けた遮光マスクと、
    前記遮光マスクの前記搬送手段側に設けられ、複数の前記マスクパターンを前記基板上に結像する投影光学系と、
    を備え、
    前記遮光マスクは、複数の前記マスクパターンを前記基板の搬送方向及び同方向と交差する方向に並べて有し、前記第１及び第２の薄膜トランジスタ形成部に異なる照射光量のレーザ光を照射して、前記第１及び第２の薄膜トランジスタ形成部の前記アモルファスシリコン膜を異なる結晶状態のポリシリコン膜に結晶化させ得るように、前記第２の薄膜トランジスタ形成部に対応して前記基板の搬送方向に並ぶ複数の前記マスクパターンの数が、前記第１の薄膜トランジスタ形成部に対応して同方向に並ぶ複数の前記マスクパターンの数よりも少なくなるように調整されていることを特徴とするレーザアニール装置。
  7. 前記投影光学系は、複数の前記マスクパターンに個別に対応させて設けられた複数のマイクロレンズであることを特徴とする請求項６記載のレーザアニール装置。
  8. 前記投影光学系は、複数の前記マスクパターンを前記基板上に縮小投影する投影レンズであることを特徴とする請求項６記載のレーザアニール装置。
JP2016032469A 2016-02-23 2016-02-23 レーザアニール方法及びレーザアニール装置 Expired - Fee Related JP6623078B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2016032469A JP6623078B2 (ja) 2016-02-23 2016-02-23 レーザアニール方法及びレーザアニール装置
KR1020187025750A KR20180118664A (ko) 2016-02-23 2016-12-27 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판
PCT/JP2016/088857 WO2017145519A1 (ja) 2016-02-23 2016-12-27 レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板
CN201680082314.8A CN108701591A (zh) 2016-02-23 2016-12-27 激光退火方法、激光退火装置及薄膜晶体管基板
TW106105674A TWI713091B (zh) 2016-02-23 2017-02-21 雷射退火方法、雷射退火裝置及薄膜電晶體基板
US16/109,640 US10950437B2 (en) 2016-02-23 2018-08-22 Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US16/672,329 US10971361B2 (en) 2016-02-23 2019-11-01 Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US16/672,331 US20200066518A1 (en) 2016-02-23 2019-11-01 Laser annealing method, laser annealing apparatus, and thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016032469A JP6623078B2 (ja) 2016-02-23 2016-02-23 レーザアニール方法及びレーザアニール装置

Publications (2)

Publication Number Publication Date
JP2017152498A JP2017152498A (ja) 2017-08-31
JP6623078B2 true JP6623078B2 (ja) 2019-12-18

Family

ID=59686360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032469A Expired - Fee Related JP6623078B2 (ja) 2016-02-23 2016-02-23 レーザアニール方法及びレーザアニール装置

Country Status (6)

Country Link
US (3) US10950437B2 (ja)
JP (1) JP6623078B2 (ja)
KR (1) KR20180118664A (ja)
CN (1) CN108701591A (ja)
TW (1) TWI713091B (ja)
WO (1) WO2017145519A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019102548A1 (ja) * 2017-11-22 2019-05-31 堺ディスプレイプロダクト株式会社 レーザアニール方法、レーザアニール装置およびアクティブマトリクス基板の製造方法
CN112236843A (zh) * 2018-06-06 2021-01-15 堺显示器制品株式会社 激光退火方法、激光退火装置及有源矩阵基板的制造方法
JP7120833B2 (ja) * 2018-07-10 2022-08-17 Ｊｓｗアクティナシステム株式会社 レーザ処理装置
CN109801837A (zh) * 2019-02-02 2019-05-24 京东方科技集团股份有限公司 驱动背板的激光退火工艺及掩膜版
CN118160069A (zh) * 2021-11-04 2024-06-07 Jsw阿克迪纳系统有限公司 激光照射装置、激光照射方法以及显示器的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870420B2 (ja) * 1995-12-26 2007-01-17 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法
JPH09266316A (ja) * 1996-03-29 1997-10-07 Toshiba Corp 半導体素子
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP2001127302A (ja) 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP2003059858A (ja) * 2001-08-09 2003-02-28 Sony Corp レーザアニール装置及び薄膜トランジスタの製造方法
AU2003283833A1 (en) * 2002-11-27 2004-06-18 Canon Kabushiki Kaisha Producing method for crystalline thin film
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
JP2007281421A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
KR101293570B1 (ko) * 2007-03-21 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
JP2012004250A (ja) * 2010-06-15 2012-01-05 V Technology Co Ltd 低温ポリシリコン膜の形成装置及び方法
JPWO2011161715A1 (ja) 2010-06-21 2013-08-19 パナソニック株式会社 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
CN102403207B (zh) * 2011-10-26 2016-05-25 昆山工研院新型平板显示技术中心有限公司 一种用于薄膜晶体管的多晶硅激光退火方法
JP5526173B2 (ja) 2012-03-14 2014-06-18 株式会社東芝 レーザアニール方法、レーザアニール装置、および薄膜トランジスタの製造方法
KR102105075B1 (ko) * 2013-05-02 2020-04-28 삼성디스플레이 주식회사 비정질 실리콘 박막의 결정화 모니터링 방법 및 시스템, 및 이를 이용한 박막 트랜지스터 제조 방법

Also Published As

Publication number Publication date
TWI713091B (zh) 2020-12-11
US10950437B2 (en) 2021-03-16
US10971361B2 (en) 2021-04-06
WO2017145519A1 (ja) 2017-08-31
US20180366327A1 (en) 2018-12-20
JP2017152498A (ja) 2017-08-31
KR20180118664A (ko) 2018-10-31
CN108701591A (zh) 2018-10-23
US20200066518A1 (en) 2020-02-27
US20200066517A1 (en) 2020-02-27
TW201740434A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6471379B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
JP6623078B2 (ja) レーザアニール方法及びレーザアニール装置
US10644133B2 (en) Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
CN102449740B (zh) 激光退火方法及激光退火装置
KR101872469B1 (ko) 레이저 어닐링 장치 및 레이저 어닐링 방법
US10818492B2 (en) Method for manufacturing thin film transistor and mask for use in the manufacturing method
CN102791328A (zh) 用于非周期性脉冲连续横向固化的系统和方法
JP5344766B2 (ja) フォトマスク及びそれを使用するレーザアニール装置並びに露光装置
JP2020098867A (ja) レーザアニール方法および薄膜トランジスタの製造方法
WO2020184153A1 (ja) レーザアニール装置
TW202038307A (zh) 雷射退火裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6623078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees