JP3870420B2 - アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法 - Google Patents
アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法 Download PDFInfo
- Publication number
- JP3870420B2 JP3870420B2 JP52193697A JP52193697A JP3870420B2 JP 3870420 B2 JP3870420 B2 JP 3870420B2 JP 52193697 A JP52193697 A JP 52193697A JP 52193697 A JP52193697 A JP 52193697A JP 3870420 B2 JP3870420 B2 JP 3870420B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- laser light
- active matrix
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 172
- 239000011159 matrix material Substances 0.000 title claims description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 238000000034 method Methods 0.000 claims description 119
- 239000004065 semiconductor Substances 0.000 claims description 71
- 238000000059 patterning Methods 0.000 claims description 25
- 238000002425 crystallisation Methods 0.000 claims description 22
- 230000008025 crystallization Effects 0.000 claims description 22
- 230000001678 irradiating effect Effects 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000000155 melt Substances 0.000 claims description 8
- 238000005401 electroluminescence Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 213
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 81
- 229910052710 silicon Inorganic materials 0.000 description 81
- 239000010703 silicon Substances 0.000 description 80
- 230000008569 process Effects 0.000 description 76
- 238000005224 laser annealing Methods 0.000 description 52
- 239000004973 liquid crystal related substance Substances 0.000 description 48
- 230000015572 biosynthetic process Effects 0.000 description 44
- 238000000137 annealing Methods 0.000 description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 239000010409 thin film Substances 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 21
- 239000007789 gas Substances 0.000 description 17
- 239000002585 base Substances 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 239000011521 glass Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 238000000016 photochemical curing Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Description
技術分野
本発明は、アクティブマトリクス型液晶ディスプレイ等に適応されるアクティブマトリクス基板及びその製造方法に関する。また本発明はこれらを適応した液晶表示装置及び電子機器に関する。更に詳しくは、基板の表面に半導体膜を溶融結晶化するためのアニール技術に関するものである。
背景技術
多結晶シリコン等の半導体膜は薄膜トランジスタ（以下本願明細書中ではＴＦＴと称する）や太陽電池に広く利用されている。これら半導体装置の性能はひとえにその半導体装置の能動部を構成する半導体膜の良否に強く依存している。いうまでもなく高品質の半導体膜が得られれば、それに応じた高性能の半導体装置が得られるのである。例えば液晶表示装置などに用いられている多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）では多結晶シリコン（ｐｏｌｙ−Ｓｉ）の膜質が優れている程高速スイッチング動作する良好なＴＦＴが得られる。又光の吸収効率に大差がなければ結晶化率が高い半導体膜を用いた太陽電池程高いエネルギー変換効率が得られる。この様に高品質の結晶性半導体膜は多くの産業分野に渡って強く求められている。
然るに斬様な高品質半導体膜の形成は一般にかなり困難であり、しかも大きな制約下にある。ＴＦＴの分野では工程最高温度が１０００℃程度の高温プロセスにてトランジスタを作成する事で移動度の比較的高い多結晶シリコン膜を形成している。この為半導体膜や半導体装置を作成し得る基板に対してはその基板が高温の熱工程に耐え得る耐熱性を有するとの制約が生じている。こうして昨今のｐｏｌｙ−Ｓｉ ＴＦＴは総て皆高価で小さい石英ガラス基板上に作成されている。同じ理由で太陽電池には通常非晶質シリコン（ａ−Ｓｉ）が用いられている。
液晶表示装置のアクティブマトリクス基板では、基板に低価格のガラス基板を用いることができるよう低温プロセスによって薄膜トランジスタ（以下、ＴＦＴという。）を製造することが望まれている。ここで、ＴＦＴのチャネル領域等を形成するのに必要なシリコン膜のうち、アモルファスシリコン膜については低温プロセスによって成膜できるものの、ＴＦＴの移動度が低いという欠点がある。
そこで、ガラス基板上に形成したアモルファスシリコン膜に対して、基板を移動させながらレーザーを照射するレーザー結晶化処理を行い、アモルファスシリコン膜を溶融結晶化することによって、移動度の高いポリシリコンＴＦＴを形成する方法が案出されている。一般的にはパルスレーザーを重ねあわせながら基板をレーザー光に対して相対的に移動させる事で大面積のポリシリコン膜を作製する方法がとられている。これによってＴＦＴの移動度をアモルファスシリコンの場合に比較して１桁以上向上させる事が可能となる。
しかしながら、従来のように基板を移動しながらレーザ照射するレーザー結晶化法では、レーザー発振のパルス間のバラツキや、レーザー照射領域の重なり部分が原因でポリシリコン膜に不均一性が生じるという問題がある。また、同一箇所に少なくとも１０回以上のレーザー照射を行わなければ良質のポリシリコン膜が作製できず、このためスループットの向上を図れないという問題点がある。
以上の問題点に鑑みて、本発明の課題は、基板上に形成した半導体膜に対するレーザー結晶化を均一でしかも高いスループットで行うことのできるアクティブマトリクス基板およびその製造方法を提供することにある。
発明の開示
上記課題を解決するために、本発明のアクティブマトリクス基板の製造方法は、基板上に複数の走査線と複数のデータ線との交差に対応して形成された複数の画素用トランジスタと、前記複数の画素用トランジスタに電気的に接続された複数の画素電極と、を含むアクティブマトリクス基板の製造方法であって、前記基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を前記データ線に沿う方向に相対的に移動させつつ、前記データ線に沿う方向における前記画素電極のピッチと同等のピッチで前記レーザー光を前記半導体膜に照射し前記半導体膜の一部分を溶融結晶化し、前記レーザー光が照射された多結晶の半導体膜と前記レーザー光が照射されなかったアモルファスの半導体膜とを形成する工程と、前記多結晶の半導体膜と前記アモルファスの半導体膜との色相の違いを判別してアライメントに用い、前記半導体膜をパターニングする工程と、前記パターニングのあと、前記多結晶の半導体膜をチャネル領域に用いた前記画素用トランジスタを形成する工程と、を有し、前記レーザー光が１回に照射される領域の前記データ線方向における幅は、前記画素電極の前記データ線方向における幅より狭いことを特徴とする。
また、本発明のアクティブマトリクス基板の製造方法は、基板上に複数の走査線と複数のデータ線との交差に対応して形成された複数の画素用トランジスタと、前記複数の画素用トランジスタに電気的に接続された複数の画素電極と、を含むアクティブマトリクス基板の製造方法であって、前記基板上に光硬化性樹脂をアライメント用パターンとして形成する工程と、前記光硬化性樹脂の形成された前記基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を前記データ線に沿う方向に相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化し、前記レーザー光が照射された多結晶の半導体膜と前記レーザー光が照射されなかったアモルファスの半導体膜とを形成する工程と、前記光硬化性樹脂をアライメントマークとして利用し前記半導体膜をパターニングする工程と、前記パターニングのあと、前記多結晶の半導体膜をチャネル領域に用いた前記複数の画素用トランジスタを形成する工程と、を有することを特徴とするものであってもよい。
これによれば、例えば、実際のアニールパターンに対して、直接マスクのアライメントを行うことになるので、ＴＦＴ特性のばらつきを抑えることができるとともに、チャネル領域だけを結晶化してスループットをさらに向上することも可能となる。
ここで、レーザー結晶化ポリシリコン膜の不均一性は、レーザー照射の際の基板の送りピッチに対応した周期で生じる。すなわち照射レーザーのスキャン方向のビーム幅が画素ピッチより狭ければ、これを重ねあわせながらスキャン照射する事で少なくとも不均一性の周期が画素ピッチより大きくなる事が無い。したがって、本発明によりポリシリコン膜の不均一性を大幅に低減する事ができる。
また、画素用トランジスタが略同一線上に並ぶ方向をＸ方向（走査線に沿う方向）とし、それに交差する方向をＹ方向（データ線に沿う方向）としたとき、前記レーザアニール処理では、前記基板と前記ラインビームとをＹ方向に向けて相対的に移動させることによって前記半導体膜の溶融結晶化を連続的に行うとともに、該半導体膜のＹ方向のうち、前記画素用トランジスタの形成予定領域に相当する領域に対して選択的に前記ラインビームを照射することが好ましい。このように構成すると、無駄な領域に対するレーザー照射時間を削ることができるので、均一性を確保しつつレーザアニール時間を短縮でき、スループットが向上する。
上記のアクティブマトリクス基板の製造方法は、前記レーザー光が１回に照射される領域の幅は、前記画素用トランジスタの前記チャネル領域におけるチャネル幅と同一であってもよい。また、前記レーザー光が１回に照射される領域の幅は、前記レーザー光が前記基板に対し相対的に移動する方向の長さであってもよい。
さらに、上記アクティブマトリクス基板の製造方法は、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が移動する速度より、前記画素用トランジスタを形成する領域を前記レーザー光が移動する速度のほうが速いことが好ましい。また、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が照射される回数のほうが、前記画素用トランジスタを形成する領域を前記レーザー光が照射される回数より多いことが好ましい。
これにより画素用トランジスタより駆動用トランジスタの結晶化の度合いを高めることができるので、駆動用トランジスタの動作速度を画素用トランジスタより速くすることができる。
さらに、上記アクティブマトリクス基板の製造方法において、前記駆動回路用トランジスタは走査ドライバ用トランジスタであることが好ましい。
これによれば、例えば、実際のアニールパターンに対して、直接マスクのアライメントを行うことになるので、ＴＦＴ特性のばらつきを抑えることができるとともに、チャネル領域だけを結晶化してスループットをさらに向上することも可能となる。
また、上記のアクティブマトリクス基板の製造方法において、前記レーザー光はライン状のビームを複数のスポット状のビームに集光したものであり、前記レーザー光が１回で照射する領域には複数の前記チャネル領域が含まれているものであってもよい。
このように構成すると、半導体膜のＸ方向のうち画素用薄膜トランジスタの形成領域を選択的に照射するスポット状のビームとする光学系を配置した場合には、Ｘ方向においても無駄な部分にレーザー光を照射することがなく、その分だけ、必要な領域へのレーザー光強度を高くすることができる。
また、本発明のアクティブマトリクス基板の製造方法は、基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化する工程と、を有し、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が移動する速度より、前記基板上の画素用トランジスタを形成する領域を前記レーザー光が移動する速度のほうが速く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有し、前記駆動回路用トランジスタを形成する領域が前記画素用トランジスタを形成する領域より結晶化の度合いが高いことを特徴とするものであってもよい。
また、本発明のアクティブマトリクス基板の製造方法は、基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化する工程と、を有し、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が照射される回数のほうが、前記基板上の画素用トランジスタを形成する領域を前記レーザー光が照射される回数より多く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有し、前記駆動回路用トランジスタを形成する領域が前記画素用トランジスタを形成する領域より結晶化の度合いが高いことを特徴とするものであってもよい。
図面を参照して、本発明の実施例を説明する。
（アクティブマトリクス基板の構成）
図１（Ａ）は、液晶表示装置のアクティブマトリクス基板の構成を模式的に示す説明図である。
この図において、液晶表示装置１は、そのアクティブマトリクス基板２上に、データ線３および走査線４で区画形成された画素領域５を有し、そこには、画素用のＴＦＴ１０を介して画像信号が入力される液晶セルの液晶容量６が構成されている。以下の説明では、アクティブマトリクス基板２上で互いに交差する方向をＸ方向およびＹ方向とし、そのうち、Ｘ方向に走査線４が延び、ｙ方向にデータ線３が延びているものとする。なお、本願発明におけるＸ方向は、ここでいうｘ方向（走査線４が延びる方向）に限定されるのものでなく、また、本願発明におけるＹ方向は、ここでいうｙ方向（データ線３が延びる方向）に限定されるものでない。本願発明におけるＸ方向が、データ線３が延びる方向を意味し、本願発明におけるＹ方向が、走査線４が延びる方向を意味することもある。
データ線３に対しては、シフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４を備えるデータドライバ部７が構成され、走査線４に対しては、シフトレジスタ８１およびレベルシフタ８２を備える走査ドライバ部８が構成されている。なお、画素領域には、前段の走査線との間に保持容量５１が形成されることもある。
データ線３、走査線４、画素領域５、およびＴＦＴ１０からなるアクティブマトリクス部９では、ＴＦＴ１０がＸ方向およびＹ方向に整列しているが、データドライバ部７では、図１（Ｂ）に２段のインバータを示すように、Ｎ型のＴＦＴｎ１、ｎ２と、Ｐ型のＴＦＴｐ１、ｐ２とによって構成されたＣＭＯＳ回路などが高密度に形成されることから、そこに形成されるＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２は、Ｘ方向およびＹ方向に整列しているとは限らない。但し、アクティブマトリクス部９のＴＦＴ１０と、データドライバ部７のＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２とは、基本的な構造が同じであり、同じ工程中で製造される。
アクティブマトリクス基板２としては、アクティブマトリクス部９だけが基板上に構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７が構成されたもの、アクティブマトリクス部９と同じ基板上に走査ドライバ部８が構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７および走査ドライバ部８の双方が構成されたものがある。また、ドライバ内蔵型のアクティブマトリクス基板２であっても、データドライバ部７に含まれるシフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４等の全てがアクティブマトリクス基板２上に構成された完全ドライバ内蔵タイプと、それらの一部がアクティブマトリクス基板２上に構成された部分ドライバ内蔵タイプとがある。また、アクティブマトリクス基板２として、基板上にデータドライバ部７または走査ドライバ部８の全てが構成されたもの、あるいはその一部だけが構成されたものがある。本発明は、いずれのタイプにも適用できる。以下の説明では、アクティブマトリクス部９に対してＹ方向の側にデータドライバ部７が構成されたアクティブマトリクス基板２を例に説明する。なお、図１（Ａ）では、アクティブマトリクス部９に対するＹ方向のうち、一方の側にのみデータドライバ部７が図示されているが、アクティブマトリクス部９に対するＹ方向の両方の側にデータドライバ部７が構成されることが多い。そこで、以下の説明では、アクティブマトリクス部９に対するＹ方向の両側にデータドライバ部７が構成されているものとして説明する。
図２は、アクティブマトリクス基板の画素領域の１つを拡大して示す平面図、図３（Ａ）は、図２のＩ−Ｉ′線における断面図、図３（Ｂ）は、図２のII−II′線における断面図である。なお、データドライバ部におけるＴＦＴも基本的には同一の構造を有するので、その図示を省略する。
これらの図において、いずれの画素領域５でも、ＴＦＴ１０は、ガラス基板２０上において、データ線３に対して層間絶縁膜１６のコンタクトホール１７を介して電気的接続するソース領域１１、画素電極１９に対して層間絶縁膜１６のコンタクトホール１８を介して電気的接続するドレイン領域１２、ドレイン領域１２とソース領域１１との間にチャネルを形成するためのチャネル領域１３、およびチャネル領域１３に対してゲート絶縁膜１４を介して対峙するゲート電極１５から構成されている。このゲート電極１５は、走査線４の一部として構成されている。なお、ガラス基板２０の表面側には、シリコン窒化膜やシリコン酸化膜等からなる下地保護膜２１が形成されている。
ＴＦＴ１０は、各画素領域５の間で同一の位置に形成されている場合、隣接する画素領域５の間で対称の位置に形成されている場合等々があるが、Ｘ方向およびＹ方向のうちの一方向では、ＴＦＴ１０が整列している場合が多い。かかる整列されている構造を利用して、本例では、以下の製造方法を用いている。
（ＴＦＴの製造方法）
図面を参照して、本発明の実施例１に係るＴＦＴの製造方法を説明する。
本例では、基板として、２３５ｍｍ角の無アルカリガラス板を用いて以下の各工程を行なう。
図４は、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図、図５は、図２のII−II′線における断面に対応するＴＦＴの工程断面図である。なお、データドライバ部におけるＴＦＴも基本的には同じ工程中で製造されるので、その説明を省略する。
（下地保護膜形成工程）
図４（Ａ）、図５（Ａ）において、まず、下地保護膜２１としてシリコン酸化膜を用いる場合、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、基板２０の表面に下地保護膜２１となる膜厚が５００から２０００オングストロームのシリコン酸化膜を形成する。シリコン酸化膜は、ＡＰＣＶＤ法でも形成でき、この場合には、基板２０の温度を２５０℃から４５０℃までの範囲に設定した状態で、モノシラン（ＳｉＨ4）及び酸素を原料ガスとしてシリコン酸化膜を形成する。
（半導体膜堆積工程）
次に、下地保護膜２１の表面に不純物がドープされていない真性のシリコン膜３０（半導体膜）を２００から１０００オングストローム程度堆積する。シリコン膜３０の形成にあたっては、ＬＰＣＶＤ法、ＰＥＣＶＤ法あるいはスパッタ法を用いてもよく、これらの方法によれば、その成膜温度を室温から５００℃程度までの範囲に設定するとこができる。
（アニール工程）
次に、図４（Ｂ）、図５（Ｂ）、（Ｃ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してシリコン膜３０を多結晶シリコンに改質する。照射レーザーとしてはエキシマレーザーがよく用いられる。本例では、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する（レーザアニール処理／アニール工程）。この工程において、レーザ照射は、基板２０を室温から５００℃までの任意の温度に加熱した状態で、真空雰囲気中または不活性ガス、酸素雰囲気中などで行なう。
このアニール工程を行う前の状態（図４（Ａ）、図５（Ａ）に示す状態）は、図６に示すように、ガラス基板２０の全面に下地保護膜２１およびシリコン膜３０が形成されているが、シリコン膜３０のうち、アクティブマトリクス部９においてＴＦＴ１０のソース領域１１、ドレイン領域１２、およびチャネル領域１３となるべき部分は、図６に点線Ｌ１で示す部分だけであり、データドライバ部７においてＴＦＴ１０のソース領域１１、ドレイン領域１２、およびチャネル領域１３となるべき部分は、図６に点線Ｌ２で示す部分だけである。
そこで、本例では、アクティブマトリクス部９については、シリコン膜３０のＹ方向のうち、ＴＦＴ１０の形成予定領域Ａ１に相当する領域に対して選択的にレーザ光を照射し、ＴＦＴ１０の形成予定領域Ａ１の間の領域Ｂ２には、レーザ光を積極的には照射しない。
また、基板２０上におけるアクティブマトリクス部９のＹ方向の側には、同じくＴＦＴ１０を備えるデータドライバ部７が構成されることになっているが、このデータドライバ部７では、狭い領域内に多数のＴＦＴ１０を配置するという観点から、アクティブマトリクス領域９と相違して、ＴＦＴ１０の形成予定領域は、点線Ｌ２で示すように、Ｘ方向において、通常、単純な直線配列のみではない。従って、データドライバ部７に対しては、ＴＦＴ１０の形成予定領域に対して選択的にレーザ光を照射することができないので、データドライバ部７に対しては、その全領域Ａ２に対してレーザ光を照射する。なお、アクティブマトリクス部９とデータドライバ部７との間の領域Ｂ２にも、レーザ光を積極的には照射しない。
また、本例では、図７（Ａ）に示すように、レーザ光の照射領域Ｌ４がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０（たとえば、レーザパルスの繰り返し周波数が１００〜１０００Ｈｚ、好ましくは２００Ｈｚのラインビーム）をシリコン膜３０に照射する。すなわち、図７（Ｂ）に示すように、シリコン膜３０上におけるラインビームの照射領域Ｌ４において、そのＹ方向における位置を横軸とし、レーザ光の強度を縦軸として表したレーザ光強度プロファイルにおいて、半値幅Ｌ２１（ピーク値Ｈに対して１／２の強度に相当する領域における幅）がＹ方向における画素ピッチＰＹよりも狭いラインビームを用いている。レーザー光源の出力には限界があるのでこのビームをどのように整形すれば最も効率的にしかも均一なポリシリコン膜が形成できるかと言う事が重要である。そこで本発明ではレーザーのＹ方向の幅を極力狭くしつつＸ方向の長さを極力長くとることによってスループットを確保しつつ均一性の向上を図っている。レーザ結晶化シリコン膜の結晶性の空間分布は、このラインビームＬ０のレーザ光強度プロファイルと、重ね率に依存する。従来のようにレーザ光の半値幅Ｌ２１が画素ピッチＰＹより大きいと、結晶性分布の周期は、画素ピッチＰＹより必ず大きな周期となる。これに対して、画素ピッチＰＹより狭い半値幅Ｌ２１のレーザ光を用いこのレーザー光を重ねあわせながら照射する事によって、画素ピッチＰＹ以下の周期で結晶性分布を制御できる。これによって、ＴＦＴのばらつきを大きく低減することができる。ここで、図７（Ｃ）に示すように、レーザ光強度プロファイルがガウス分布をとらず、最大値Ｈを示す領域が所定の幅を有するレーザ光についても、ピーク値Ｈに対して１／２の強度に相当する領域における幅を半値幅Ｌ２１とみなす。
このようなレーザ光（ラインビームＬ０）を用いてシリコン膜３０をアニールするにあたって、本例では、図８（Ａ）に示すように、ラインビームＬ０の位置を固定しておき、基板２０をステージ４０によってＹ方向に向けて移動させることによってシリコン膜３０の溶融結晶化を連続的に行う。この際に、ラインビームの照射領域Ｌ４において、そのＹ方向のレーザ光強度プロファイルにおける半値幅Ｌ２１が画素ピッチＰＹよりも狭いので、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射している間、レーザアニール処理を行う必要のない領域Ｂ１には、実質的にはラインビームＬ０が照射されない。
ここで、図８（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がデータドライバ部７とＴＦＴ１０の形成予定領域との間の領域Ｂ２を照射するときには、ステージ４０を高速で移動させる。なお、データドライバ部７の形成予定領域Ａ２と、ＴＦＴ１０の形成予定領域Ａ１とでは、ステージ４０を同じ速度で移動させることもある。そして、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射するときには、ステージ４０を低速で移動させ、ラインビームがＴＦＴ１０の形成予定領域の間の領域Ｂ１を照射するときには、ステージ４０を高速で移動させる。その結果、アモルファスのシリコン膜３０のうち、ラインビームＬ０が長い時間にわたって照射された領域のシリコン膜３０のみが選択的に溶融結晶化し多結晶のシリコン膜となる。
このようにしてアニールすると、データドライバ部７の形成予定領域Ａ２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１については、ラインビームＬ０を選択的に、かつ繰り返し照射するので、データドライバ部７の形成予定領域Ａ２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１のシリコン膜３０については高品質のポリシリコン膜を作製しつつスループットを上げる事ができる。特に、データドライバ部７においては、より動作速度の速いＴＦＴ１０が求められることから、図８（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射するときには、ステージ４０をできるだけ低速で移動させるか、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射する回数を増やす。また、スループットを高めるために、特に高移動度のＴＦＴが必要とされない画素領域においては、ＴＦＴ１０の形成予定領域Ａ１に対して１回のレーザ照射のみを行ってもよい。
（シリコン膜のパターニング工程）
次に、図４（Ｃ）、図５（Ｄ）、図９に示すように、アニール工程を行なったシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、島状のシリコン膜３１とする。ここで、シリコン膜３０に対して行ったレーザアニール処理のアニールパターンと、このパターニング工程で用いるマスクパターンとのアライメントは、レーザアニール処理後のシリコン膜３０の色相がレーザビームＬ０の照射度合いによって異なることを利用して行う。すなわち、レーザビームＬ０が照射されずアモルファスのままのシリコン膜３０は、赤色であり、レーザビームＬ０が照射されて多結晶化したシリコン膜３０は、黄色である。このため、赤色の領域と黄色の領域との境界部分を基準にして、シリコン膜３０に対するアニールパターンと、このパターニングのためのマスクパターンとのアライメントを行う。予めＹ方向の画素ピッチＰＹと同等のピッチでレーザアニールを行っておけば、アライメント用のアニールパターンに対してマスクアライメントを行うことにより、ばらつきの少ない画素ＴＦＴを高いスループットで作成できる。
（ゲート絶縁膜の形成工程）
次に、図４（Ｄ）、図５（Ｅ）に示すように、例えばＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、シリコン膜３１に対して６００から１２００オングストロームのシリコン酸化膜からなるゲート酸化膜１４を形成する。
（ゲート電極形成工程）
次に、ゲート酸化膜１４の表面側に膜厚が３０００から６０００オングストロームのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５を形成する。
（不純物導入工程）
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてシリコン膜３１に不純物イオンを打ち込む。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３１のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。ここでは、ソース・ドレイン領域は、ゲートをマスクとしてイオン打ち込みするセルフアライン型としているが、これに限るものではなく、例えばソース・ドレイン領域に低濃度領域を含むＬＤＤ構造あるいは、ゲート電極を覆うマスクを利用してイオン打ち込みすることによりオフセット構造としてもよい。
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして水素ガスで濃度が５％となるように希釈したジボラン（Ｂ2Ｈ6）を用いる。
（層間絶縁膜の形成工程）
次に、図４（Ｅ）、図５（Ｆ）に示すように、ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０００オングストロームのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素とである。基板温度は、２５０℃〜３００℃である。
（活性化工程）
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
（配線工程）
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
このように、本例のアクティブマトリクス基板の製造方法では、レーザアニール処理において、Ｘ方向に並ぶ画素用のＴＦＴ１０の形成予定領域Ａ１に対して、レーザ光の照射領域がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０を照射する。すなわち、このようなラインビームを重ねあわせながら照射する事によってポリシリコンの結晶性の周期を画素ピッチ以下にする事で均一性を上げる事が可能となる。また、レーザー照射領域をＴＦＴが作製される領域のみにしぼることによってスループットを向上することができる。
また、本例では、図８（Ａ）、（Ｂ）に示したように、基板２０とラインビームＬ０とをＹ方向に相対移動させながらシリコン膜３０の溶融結晶化を連続的に行うときに、ラインビームＬ０がＴＦＴ１０またはデータドライバ部７の形成予定領域Ａ１、Ａ２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がその他の領域を照射するときには、ステージ４０を高速で移動させる。従って、無駄な領域に対するレーザ照射時間を削ることができるので、レーザアニール時間を短縮でき、スループットが向上する。
この場合に、アクティブマトリクス部９では、ＴＦＴ１０がＸ方向に直線的に並んでいるのに対し、データドライバ部７では、ＴＦＴ１０は、直線的に並んでいない。それでも、本例では、データドライバ部７に相当する全域にレーザアニール処理を行う。従って、多結晶化したシリコン膜３０からデータドライバ部７のＴＦＴ１０を製造できるので、データドライバ部７のＴＦＴ１０も移動度が高い。また、アクティブマトリクス基板としてデータドライバ部あるいはデータドライバ部の一部を有するような場合にも、本例のレーザーアニール処理を採用することができる。
また、ＴＦＴ１０のチャネル領域１３は、チャネル長の方向がＸ方向となるように設定され、ラインビームの長手方向と一致している。このため、チャネル領域１３では、ソース領域１１からドレイン領域１２に至る間に、アニール不足の部分が発生しにくい。それ故、ＴＦＴ１０の電気的特性が安定している。また、レーザアニール処理の後にパターニング工程を行うときに、パターニング工程では、チャネル長方向におけるアライメント精度を緩くしても、ＴＦＴ１０の電気的特性がばらつかず安定しているという利点もある。
さらに、レーザアニール処理の後にパターニング工程を行うので、レーザ光は、下地保護膜２１に直接照射されない。従って、下地保護膜２１が損傷することを防止することができる。ここで、レーザアニール処理後のシリコン膜３０の色相がレーザビームの照射度合いによって異なるため、その色相の違いによって、レーザアニール処理のアニールパターンを判別できる。それ故、レーザアニール処理のアニールパターンと、パターニング工程で用いるマスクパターンとのアライメントを行うのに支障がない。また、このようにしてアライメントを行うと、実際のアニールパターン通りにパターニングを行うことになるので、位置合わせ精度が高い。しかも、位置合わせ精度が高いことから、本例のようにＹ方向に整列しているチャネル領域１３に対しては、レーザ光の照射領域がＹ方向に長いラインビームを照射し、チャネル領域だけをアニール化する製造方法を行えば、スループットをさらに向上することもできる。
【図面の簡単な説明】
図１（Ａ）は、本発明の実施例に係る液晶表示装置のアクティブマトリクス基板を模式的に示す説明図、（Ｂ）は、その駆動回路に用いたＣＭＯＳ回路の説明図である。図２はアクティブマトリクス基板上の画素領域を拡大して示す平面図である。図３（Ａ）は、図２のＩ−Ｉ′線における断面図、（Ｂ）は、図２のII−II′線における断面図である。図４は本発明の実施例１において、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図である。図５は本発明の実施例１において、図２のII−II′線における断面に対応するＴＦＴの工程断面図である。図６は本発明の実施例１において、シリコン膜のうち、レーザアニールする必要がある部分を模式的に示す説明図である。図７（Ａ）は、本発明の実施例１において、アニール工程でレーザ光を照射する状態を模式的に示す説明図、（Ｂ）は、そのレーザ光のＹ方向における強度プロファイル、（Ｃ）は、別のレーザ光のＹ方向における強度プロファイルである。図８（Ａ）は、本発明の実施例１において、アニール工程でレーザ光が選択的に照射される様子を模式的に示す説明図、（Ｂ）は、そのときの基板の移動速度を示す説明図である。図９は本発明の実施例１において、アニール工程の後にパターニングを行った状態を模式的に示す説明図である。図１０は本発明の実施例２において、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図である。図１１は本発明の実施例２において、図２のII−II′線における断面に対応するＴＦＴの工程断面図である。図１２は本発明の実施例２において、アニール工程でレーザ光を照射する状態を模式的に示す説明図である。図１３（Ａ）は、本発明の実施例２において、アニール工程でレーザ光が選択的に照射される様子を模式的に示す説明図、（Ｂ）は、そのときの基板の移動速度を示す説明図である。図１４は本発明の実施例３において、アニール工程でレーザ光が選択的に照射される様子を模式的に示す説明図である。図１５は本発明の実施例４において、アニール工程でレーザ光の照射を利用してアライメントパターンを形成する様子を示す説明図である。図１６は本発明の実施例５において、下地保護膜に形成したアライメントマークを示す説明図である。図１７（Ａ）〜（Ｃ）は、本発明の実施例６において、レーザ光の照射領域と、急速加熱処理用のアークランプからの照射領域との位置関係を示す説明図である。
符号の説明
１・・・液晶表示装置
２・・・アクティブマトリクス基板
３・・・データ線
４・・・走査線
５・・・画素領域
６・・・液晶容量
７・・・データドライバ部
８・・・走査ドライバ部
９・・・アクティブマトリクス部
１０・・・ＴＦＴ
１１・・・ソース領域
１２・・・ドレイン領域
１３・・・チャネル形成領域
１４・・・ゲート絶縁膜
１５・・・ゲート電極
５０・・・ラインビームをスポット状にする光学系
６０・・・アライメントパターンを形成するための光硬化性樹脂
６１・・・アライメントマーク
７０・・・ランプ
９１・・・急速加熱処理用のアークランプ
Ｌ０・・・ラインビーム
Ｌ０Ｂ・・・スポット状のレーザビーム
Ａ１、Ａ１１・・・アクティブマトリクス部におけるＴＦＴの形成予定領域
Ａ２、Ａ１２・・・データドライバ部の形成予定領域
Ｂ１、Ｂ２、Ｂ１１、Ｂ１２・・・レーザアニールを施す必要の無い部分
発明を実施するための最良の形態
（実施例１）
図面を参照して、本発明の実施例１に係るＴＦＴの製造方法を説明する。
本例では、基板として、３００ｍｍ角の無アリカリガラス板を用いて以下の各工程を行なう。
図４（Ａ）、図５（Ａ）において、まず、ＥＣＲ−ＰＥＣＶＤ法により３００℃の温度条件下で、基板２０の表面に下地保護膜２１となる膜厚が２０００オングストロームのシリコン酸化膜を形成する。
次に、下地保護膜２１の表面に真性のシリコン膜３０（半導体膜）を５００オングストローム堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスのシリコン膜３０を堆積する。この高真空型ＬＰＣＶＤ装置では、反応室の内部に基板を配置し、反応室内の温度を、まず２５０℃に保持する。この状態で、ターボ分子ポンプの運転を開始し、定常回転に達した後、反応室内の温度を約１時間かけて、２５０℃から４２５℃の堆積温度にまで昇温する。この昇温を開始してから最初の１０分間は、反応室にガスを全く導入せず、真空中で昇温を行ない、しかる後、純度が９９．９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続ける。堆積温度に到達した後、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流すとともに、純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ＳＣＣＭ流す。こうして約２から３時間で所望の膜厚のアモルファスシリコンを成膜する。
次に、図４（Ｂ）、図５（Ｂ）、（Ｃ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してシリコン膜３０を多結晶シリコンに改質する。本例では、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する。照射レーザーの整形は、レーザ光の照射領域Ｌ４がＸ方向に長く、かつ、Ｙ方向の断面形状はガウシアン分布にちかい図７（Ｂ）となるようにおこなう。このとき図７（Ｂ）に示すように、シリコン膜３０上におけるラインビームの照射領域Ｌ４において、そのＹ方向における位置を横軸とし、レーザ光の強度を縦軸として表したレーザ光強度プロファイルにおいて、半値幅Ｌ２１（ピーク値Ｈに対して１／２の強度に相当する領域における幅）がＹ方向における画素ピッチＰＹよりも狭いラインビームを用いている。この工程において、レーザ照射は酸素雰囲気中にて室温で行なう。
レーザ結晶化シリコン膜の結晶性の空間分布は、画素ピッチＰＹより狭い半値幅Ｌ２１のレーザ光を用いこのレーザー光を重ねあわせながら照射する事によって、画素ピッチＰＹ以下の周期で結晶性分布を制御できる。これによって、ＴＦＴのばらつきを大きく低減することができる。例えば、本例の場合、画素ピッチが７５μｍの場合、レーザ光の半値幅が５０μｍあるいはそれ以下となるようなラインビームを用いる。
本例では、図６のアクティブマトリクス部９については、シリコン膜３０のＹ方向のうち、ＴＦＴ１０の形成予定領域Ａ１に相当する領域に対して選択的にレーザ光を照射し、ＴＦＴ１０の形成予定領域Ａ１の間の領域Ｂ２には、レーザ光を積極的には照射しない。また、基板２０上におけるアクティブマトリクス部９のＹ方向の側には、同じくＴＦＴ１０を備えるデータドライバ部７が構成されることになっているが、データドライバ部７に対してはその全領域Ａ２に対してレーザ光を照射する。なお、アクティブマトリクス部９とデータドライバ部７との間の領域Ｂ２にも、レーザ光を積極的には照射しない。
このようなレーザ光（ラインビームＬ０）を用いてシリコン膜３０をアニールするにあたって、本例では、図８（Ａ）に示すように、ラインビームＬ０の位置を固定しておき、基板２０をステージ４０によってＹ方向に向けて移動させることによってシリコン膜３０の溶融結晶化を連続的に行う。この際に、ラインビームの照射領域Ｌ４において、そのＹ方向のレーザ光強度プロファイルにおける半値幅Ｌ２１が画素ピッチＰＹよりも狭い、例えば画素ピッチＰＹが７５μｍに対して、半値幅Ｌ２１が約５０μｍ程度であるので、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射している間、レーザアニール処理を行う必要のない領域Ｂ１には、実質的にはラインビームＬ０が照射されない。
ここで、図８（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がデータドライバ部７とＴＦＴ１０の形成予定領域との間の領域Ｂ２を照射するときには、ステージ４０を高速で移動させる。そして、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射するときには、ステージ４０を低速で移動させ、ラインビームがＴＦＴ１０の形成予定領域の間の領域Ｂ１を照射するときには、ステージ４０を高速で移動させる。具体的には領域Ａ２では同一箇所に１０回もしくは２０回、領域Ａ１では５回もしくは１０回のレーザー照射が行われるようにステージの移動速度をコントロールする。この場合、ラインビームのピーク値のエネルギー密度を１００〜４００ｍＪ／ｃｍ2、好ましくは２００〜３００ｍＪ／ｃｍ2の場合、Ａ２の領域に対しては、０．５ｍｍ／ｓｅｃのスピードで移動させて、１０〜２０回のレーザー照射を行い、Ａ１の領域に対しては、１ｍｍ／ｓｅｃのスピードで移動させて、５〜１０回のレーザー照射を行うことにより、画素のトランジスタの移動度を２５〜４５ｃｍ2／Ｖ・ｓｅｃに、またデータドライバ部のトランジスタの移動度を約８０〜１２０ｃｍ2／Ｖ・ｓｅｃに制御することが可能となる。また、Ｂ２の領域に対しては、１ｃｍ／ｓｅｃのスピードで移動させるとよい。これらの値は望まれるＴＦＴ特性に応じて前記範囲で変化させる。このようなレーザー照射を行う事によって、データドライバ部７の形成予定領域Ａ２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１については、ラインビームＬ０を選択的に、かつ繰り返し短い周期で照射するので、均一なポリシリコン膜を作製しつつスループットを上げる事ができる。特に、データドライバ部７においては、照射回数が比較的多いため良質のポリシリコン膜を形成できる。
次に、図４（Ｃ）、図５（Ｄ）、図９に示すように、アニール工程を行なったシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、島状のシリコン膜３１とする。ここで、シリコン膜３０に対して行ったレーザアニール処理のアニールパターンと、このパターニング工程で用いるマスクパターンとのアライメントは、レーザアニール処理後のシリコン膜３０の色相がレーザビームＬ０の照射度合いによって異なることを利用して行う。
次に、図４（Ｄ）、図５（Ｅ）に示すように、ＥＣＲ−ＰＥＣＶＤ法により３００℃の温度条件下で、シリコン膜３１に対して１２００オングストロームのシリコン酸化膜からなるゲート酸化膜１４を形成する。
次に、ゲート酸化膜１４の表面側に膜厚が６０００オングストロームのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、この比抵抗が４０μΩｃｍである。なお、タンタル薄膜は、ＣＶＤ法等によっても形成できる。
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてシリコン膜３１に不純物イオンを打ち込む。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３１のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。本例では、原料ガスとして、濃度が５％になるように水素ガスで希釈したホスフィン（ＰＨ3）を用い、加速電圧は、１００ｋｅＶである。イオンの全ドーズ量は、１×１０16ｃｍ-2である。
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして水素ガスで濃度が５％になるように希釈したジボラン（Ｂ2Ｈ6）を用いる。
次に、図４（Ｅ）、図５（Ｆ）に示すように、ＰＥＣＶＤ法により３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０００オングストロームのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素とである。
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
（実施例２）
本例に係るＴＦＴも、図１（Ａ）に示す液晶表示装置のアクティブマトリクス基板において、画素用およびドライバ用のＴＦＴ１０として用いられ、その構造は、図２、図３（Ａ）、（Ｂ）に示すとおりである。従って、対応する部分については同じ符合を付して、それらの構造についての説明を省略し、ＴＦＴ１０の製造方法についてのみ、図１０および図１１を参照して説明する。
図１０は、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図、図１１は、そのII−II′線における断面に対応するＴＦＴの工程断面図である。なお、データドライバ部におけるＴＦＴも基本的には同一の構造を有するので、その図示を省略する。
本例でも、アクティブマトリクス基板２上に、データ線３および走査線４で区画形成された画素領域５には、画素用のＴＦＴ１０が形成され、これらのＴＦＴ１０は、アクティブマトリクス部９でＸ方向に一直線上に位置している。また、実施例１と同様、アクティブマトリクス部９に対してＹ方向の両方の側にデータドライバ部７が構成されている。
このようなアクティブマトリクス基板２において、ＴＦＴ１０を製造するのに本例では、アモルファスのシリコン膜をパターニングした後にアニール工程（レーザアニール処理）を行う点が実施例１と相違する。
図１０（Ａ）、図１１（Ａ）において、まず、ＥＣＲ−ＰＥＣＶＤ法により３００℃の温度条件下で、基板２０の表面に下地保護膜２１となる膜厚が２０００オングストロームのシリコン酸化膜を形成する。
次に、下地保護膜２１の表面に不純物がドープされていない真性のシリコン膜３０（半導体膜）を６００オングストローム程度堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスのシリコン膜３０を堆積する。この高真空型ＬＰＣＶＤ装置では、反応室の内部に基板を配置し、反応室内の温度を、まず２５０℃に保持する。この状態で、ターボ分子ポンプの運転を開始し、定常回転に達した後、反応室内の温度を約１時間かけて、２５０℃から４２５℃の堆積温度にまで昇温する。この昇温を開始してから最初の１０分間は、反応室にガスを全く導入せず、真空中で昇温を行ない、しかる後、純度が９９．９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続ける。堆積温度に到達した後、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流すとともに、純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ＳＣＣＭ流す。
次に、図１０（Ｂ）、図１１（Ｂ）に示すように、シリコン膜３０をフォトリソグラフィ技術を用いてパターニングし、島状のシリコン膜３１とする。
次に、図１０（Ｃ）、図１１（Ｃ）、（Ｄ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してシリコン膜３０を多結晶シリコンに改質する。本例では、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する（レーザアニール処理／アニール工程）。この工程において、レーザ照射は、基板２０を室温（２５℃）とし、酸素ガス雰囲気中で行なう。
このアニール工程を行う際には、図１２に示すように、ガラス基板２０の全面に下地保護膜２１が形成され、この下地保護膜２１の表面には、パターニングされたシリコン膜３１が形成されている。そこで、本例では、ＴＦＴ１０を形成するためにシリコン膜３１が残っている部分（アクティブマトリクス部９においてシリコン膜３１が残っている領域Ａ１１、およびデータドライバ部７においてシリコン膜３１が残っている部分Ａ１２）のみに対しレーザ光を照射し、その他の部分Ｂ１１、Ｂ１２には、レーザ光を積極的には照射しない。
ここで、アクティブマトリクス部９においてＴＦＴ１０を形成するためのシリコン膜３１は、Ｘ方向においてＴＦＴ１０が一直線上に配列されているが、データドライバ部７では、狭い領域内に多数のＴＦＴ１０を配置するという観点から、アクティブマトリクス領域９と相違して、シリコン膜３１は、Ｘ方向に一直線に配列されていない。従って、データドライバ部７に対しては、シリコン膜３１に対して選択的にレーザ光を照射することができないので、データドライバ部７に対しては、その全領域Ａ１２に対してレーザ光を照射する。
また、本例では、図７（Ａ）、（Ｂ）、（Ｃ）を参照して説明したように、レーザ光の照射領域Ｌ４がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０をシリコン膜３１に照射する。
このようなレーザ光（ラインビームＬ０）を用いてシリコン膜３０をアニールするにあたって、本例でも、図１３（Ａ）に示すように、ラインビームＬ０の位置を固定しておき、基板２０をステージ４０によってＹ方向に向けて移動させることによってシリコン膜３１の溶融結晶化を連続的に行う。この場合には、図１３（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ１２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がデータドライバ部７とＴＦＴ１０の形成予定領域との間の領域Ｂ１２を照射するときには、ステージ４０を高速で移動させる。そして、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１１を照射するときには、ステージ４０を低速で移動させ、ラインビームがＴＦＴ１０の形成予定領域の間の領域Ｂ１１を照射するときには、ステージ４０を高速で移動させる。その結果、アモルファスのシリコン膜３１を多結晶化するのに必要な部分だけがレーザアニールされる。
ここで、データドライバ部７の形成予定領域Ａ１２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１１については、ラインビームＬ０を選択的に、かつ繰り返し照射するので、データドライバ部７の形成予定領域Ａ１２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１１のシリコン膜３１については、結晶化の度合いが高い。特に、データドライバ部７においては、より動作速度の速いＴＦＴ１０が求められることから、図１３（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ１２を照射するときには、ステージ４０をできるだけ低速で移動させるか、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ１２を照射する回数を増やす。
次に、図１０（Ｄ）、図１１（Ｅ）に示すように、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、シリコン膜３１に対して１２００オングストロームのシリコン酸化膜からなるゲート酸化膜１４を形成する。
次に、ゲート酸化膜１４の表面側に膜厚が６０００オングストロームのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、その比抵抗が４０μΩｃｍである。
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてシリコン膜３１に不純物イオンを打ち込む。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３１のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。本例では、原料ガスとして、濃度が５％になるように水素ガスで希釈したホスフィン（ＰＨ3）を用い、加速電圧は、１００ｋｅＶである。イオンの全ドーズ量は、１×１０16ｃｍ-2である。
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして水素ガスで濃度が５％となるように希釈したジボラン（Ｂ2Ｈ6）を用いる。
次に、図１０（Ｅ）、図１１（Ｆ）に示すように、ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０００オングストロームのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素とである。基板温度は、３００℃である。
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
このように、本例のアクティブマトリクス基板の製造方法では、レーザアニール処理において、Ｘ方向に並ぶ画素用のＴＦＴ１０の形成予定領域Ａ１１に対して、レーザ光の照射領域がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０を照射する。すなわち、シリコン膜３１が残っている部分にだけレーザ光を集中して照射しているので、この部分におけるレーザ光強度が高い。また、予めパターニングされたシリコン膜３１に対してラインビームＬ０をアライメントしていくので、スループットを向上することができる。
また、本例では、図１３（Ａ）、（Ｂ）に示したように、基板２０とラインビームＬ０とをＹ方向に相対移動させながらシリコン膜３１の溶融結晶化を連続的に行うときに、ラインビームＬ０がＴＦＴ１０またはデータドライバ部７の形成予定領域Ａ１１、Ａ１２を照射するときにステージ４０を低速で移動させ、ラインビームＬ０がその他の領域を照射するときには、ステージ４０を高速で移動させる。従って、無駄な領域に対するレーザ照射時間を削ることができるので、レーザアニール時間を短縮でき、スループットが向上する。
この場合に、アクティブマトリクス部９では、ＴＦＴ１０がＸ方向に直線的に並んでいるのに対し、データドライバ部７では、ＴＦＴ１０は、直線的に並んでいない。それでも、本例では、データドライバ部７に相当する全域にレーザアニール処理を行う。従って、多結晶化したシリコン膜３１からデータドライバ部７のＴＦＴ１０を製造できるので、データドライバ部７のＴＦＴ１０も移動度が高い。
また、ＴＦＴ１０のチャネル領域１３は、チャネル長の方向がＸ方向となるように設定され、ラインビームの長手方向と一致している。このため、チャネル領域１３では、ソース領域１１からドレイン領域１２に至る間に、アニール不足の部分が発生しにくい。それ故、ＴＦＴ１０の電気的特性が安定している。
［実施例３］
なお、実施例１では、基板２０の表面に形成したシリコン膜３０のうち、Ｙ方向については、レーザアニール処理を選択的に行ったが、Ｘ方向については、後にパターニングによって除去される部分もラインビームを照射している。そこで、本例では、Ｘ方向においても無駄な部分へのラインビームの照射を省くようにしてある。なお、その他の工程については、実施例１と同様であるため、レーザアニール工程についてのみ、以下に説明する。
本例では、図１４に示すように、レーザ光の照射経路の途中位置には、基板２０のＸ方向のうち、アクティブマトリクス部９のＴＦＴ１０の形成予定領域のみを選択的にレーザ光を照射するように、ラインビームＬ０をスポット状のビームＬ０Ｂとする光学系５０を配置してある。かかる光学系５０としては、回折格子やマイクロレンズを用いることができる。ここで、スポット状のビームＬ０Ｂの照射領域は、アクティブマトリクス部９におけるＴＦＴ１０のＸ方向の形成ピッチに合わせて設定される。
このようにしてレーザアニール処理を行うと、アクティブマトリクス部９については、シリコン膜３０のＹ方向のうち、ＴＦＴ１０の形成予定領域Ａ１に相当する領域に対して選択的にレーザ光を照射し、ＴＦＴ１０の形成予定領域Ａ１の間Ｂ２には、レーザ光を積極的には照射しない。すなわち、Ｙ方向において無駄な部分へのレーザ光を照射を省くことができる。また、Ｘ方向においても、ＴＦＴ１０の形成予定領域（点線Ｌ１で示す領域）のみを選択的にレーザ光を照射を照射することができ、無駄な領域へのレーザ光の照射を省くことができる。従って、実際にアニール処理が必要な部分にレーザ光を集中させるため、レーザ光が照射された領域では、レーザ光強度が高い。それ故、シリコン膜３０を短時間で溶融結晶化できるので、スループットを向上することができる。
ここで、アクティブマトリクス部９では、ＴＦＴ１０がＸ方向およびＹ方向のいずれの方向においても直線的に並んでいるのに対し、データドライバ部７では、ＴＦＴ１０は、直線的に並んでいない。従って、データドライバ部７に相当する領域にレーザアニール処理を行う場合には、光学系５０を外して、データドライバ部７に相当する領域全面にレーザアニール処理を行う。
なお、本例では、パターニング前のシリコン膜３０に対して、スポット状のレーザ光を照射したが、それに代えて、実施例２のように、パターニング後のシリコン膜３１に対して、スポット状のレーザ光を照射してもよい。
［実施例４］
実施例１ないし３において、基板２０の表面に形成したシリコン膜３０、またはパターニングしたシリコン膜３１に対してレーザ光を照射することを利用して、ガラス基板２０の表面に下地保護膜２１を形成した後、図１５に示すように、たとえば、ガラス基板２０のＹ方向側の縁部分２９に沿って所定の領域に光硬化性樹脂６０を塗布しておき、レーザアニール処理では、この光硬化性樹脂６０にもレーザ光（ラインビームＬ０）を照射することによって、それを硬化させ、この樹脂層を、以降の工程において行うマスクとのアライメント用パターンとして用いることができる。このようにしてアライメントパターンを形成すると、特に、レーザアニール処理の後にパターニング工程を行う場合には通常のアライメント機構を用いることもできる。
［実施例５］
実施例１ないし３において、アラインメトを行う方法としては、基板２０の表面に形成したシリコン膜３０に形成したアライメントマーク、または、図１６に示すように、ガラス基板２０の表面に形成した下地保護膜２１に付したアライメントマーク６１を利用してもよい。
［実施例６］
また、実施例１ないし５では、アニール工程としてレーザアニール処理のみを行っているが、急速加熱処理（ＲＴＡ：ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）を併用してもよい。この場合には、レーザアニール処理を行う前または／およびレーザアニール処理を行った後に、別の装置内で急速加熱処理を行ってよいが、図１７（Ａ）〜（Ｃ）に示すように、レーザアニール装置内に、急速加熱処理を行うためのアークランプ９１、およびリフレクタ９２等の光学装置を配置することによって、レーザアニール処理と急速加熱処理とを並行して行ってもよい。
これらのアニール方法のうち、図１７（Ａ）に示す方法では、ガラス基板２０の進行方向（矢印Ｙ０で示す方向）のうち、ラインビームＬ０による照射領域のわずか下流側に、急速加熱処理用のアークランプ９１の照射領域を設定する。このように配置すると、シリコン膜３０からみると、レーザアニール処理を行った以降、続いて急速加熱処理が施されることになる。従って、レーザアニール処理後に、各シリコン原子が格子点からわずかにずれている場合に、かかる微小なずれは、その後に行われる急速加熱処理によって補正される。すなわち、シリコン膜３０の結晶化の際に生じたストレスを開放することになって結晶の完全性が高まる。併せて、結晶粒と結晶粒との間にわずかに存在する非晶質部分を結晶化する。従って、シリコン膜３０の結晶化率が高まる。また、微小結晶は、再結晶化して大きな結晶に成長し、結晶粒界を減少せしめる。それ故、本例によれば、非エビタキシー成長法によって基板２０上に結晶性のシリコン膜３０を形成する方法でありながら、良質のシリコン膜３０を得ることができる。さらに、急速加熱処理では、秒オーダーで熱せられるだけであるため、レーザアニール処理よりも処理速度が速い。それ故、急速加熱処理を併用しても、レーザアニールの処理速度を遅くする必要がない。
また、図１７（Ｂ）に示す方法では、ガラス基板２０の進行方向（矢印Ｙ０で示す方向）のうち、ラインビームＬ０による照射領域のわずか上流側に、急速加熱処理用のアークランプ９１の照射領域を設定する。このように配置すると、シリコン膜３０からみると、急速加熱処理を行った以降、続いて、レーザアニール処理が施されることになる。従って、急速加熱処理による溶融結晶化の効果に加えて、大がかりな別個の予備加熱装置を設けなくても、シリコン膜３０を均一に加熱した状態でレーザアニール処理を行うことができるという利点がある。
同様に、図１７（Ｃ）に示す方法では、ラインビームＬ０による照射領域に重ねて、急速加熱処理用のアークランプ９１の照射領域を設定する。このように配置すると、シリコン膜３０からみると、急速加熱処理と、レーザアニール処理とが同時に施されることになる。従って、急速加熱処理による溶融結晶化の効果に加えて、シリコン膜３０を均一に加熱した状態でレーザアニール処理を行うことができるという利点がある。
また、上記実施例のいずれにおいても、走査線駆動回路のレーザアニール処理は、データ線及び画素用薄膜トランジスタのアニール工程に対して、基板を９０度回転させた状態でレーザーアニール処理を行えば、スループットを高めながら、駆動回路を構成するＴＦＴの移動度を高めることができる。
以上説明したように、本発明に係る液晶表示装置のアクティブマトリクス基板では、画素用薄膜トランジスタが略同一線上に並ぶ方向をＸ方向とし、それに直交する方向をＹ方向としたときに、半導体膜を溶融結晶化するためのアニール工程では、レーザ光の照射領域がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームを用いることに特徴を有する。従って、本発明によれば、必要な部分に集中してレーザ光を照射しているので、この部分におけるレーザ光強度が高い。それ故、半導体膜を短時間で溶融結晶化できるので、スループットを向上することができる。
基板とラインビームとをＹ方向に向けて相対的に移動させることによって溶融結晶化を連続的に行うとともに、半導体膜のＹ方向のうち、画素用薄膜トランジスタの形成予定領域に相当する領域に対して選択的にラインビームを照射した場合には、無駄な領域に対するレーザ照射時間を削ることができるので、レーザアニール時間を短縮でき、スループットが向上する。
レーザアニール処理をパターニング工程の前に行う場合には、下地保護膜にレーザ光が直接照射されないので、下地保護膜の損傷を防止できる。この場合には、レーザアニール処理のアニールパターンと、パターニング工程で用いるマスクパターンとのアライメントは、半導体膜の色相がラインビームの照射度合いによって異なることを利用して行うことができ、その結果、実際のアニールパターン通りにパターニングを行うことになる。それ故、ＴＦＴ特性のばらつきを抑えることができるとと同時に、チャネル領域だけを結晶化してスループットをさらに向上することも可能となる。
基板の所定位置に光硬化性樹脂を塗布しておき、レーザアニール処理において光硬化性樹脂にもレーザ光を照射し、該光硬化性樹脂を硬化させれば、アライメントパターンを自動的に形成することができるので、特に、レーザアニール処理の後にパターニング工程を行う場合には通常のアライメント機構を用いることもできる。
画素用薄膜トランジスタをチャネル長の方向がＸ方向となるように形成した場合には、チャネル長方向にアニール不足の部分が発生しにくいので、ＴＦＴの電気的特性が安定する。
同一基板にアクティブマトリクス部とともに駆動回路が構成されている場合には、該駆動回路形成領域全体をアニールすることによって、駆動回路においてＴＦＴが整列していなくても、ＴＦＴを構成する半導体膜を漏れなく結晶化できる。
半導体膜のＸ方向のうち画素用薄膜トランジスタの形成領域を選択的に照射するスポット状のビームとする光学系を配置した場合には、Ｘ方向においても無駄な部分にレーザ光を照射することがなく、その分だけ、必要な領域へのレーザ光強度を高くすることができる。
アニール工程において、レーザアニール処理とともに急速加熱処理を行う場合には、それぞれ単独の効果に加えて、予備加熱としての効果や結晶化を促進する効果を得ることができる。
図１８は上述の実施例のアクティブマトリクス基板を適用した液晶表示装置の断面構成を示す。図１８に示すように、アクティブマトリクス基板２は、その表面側に、対向電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極８１を有する入射側のガラス基板８０が適当な間隔をおいて配置され、周囲をシール材８２で封止された間隙内にＴＮ（Twisted Nematic）型液晶８３等が充填されて液晶表示装置として構成されている。なお、パッド領域８５は前記シール材８２の外側に来るようにシール材を設ける位置が設計されている。周辺回路８４の上方は例えば対向基板に設けられるブラックマトリックス等により遮光されるように構成さている。
さらに上述の液晶表示装置を用いた電子機器は、図１９に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
このような構成の電子機器として、図２０に示す液晶プロジェクタ、図２１に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図２２に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
図２０に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。図２１において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
図２１に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
図２２に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図２０に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図２３の場合には回路基板１３０８に搭載できる。
図２２はページャの構成を示すものであるから、液晶表示基板１３０４以外に回路基板１３０８が必要となるが、電気機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図２３に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッサンス、プラズマディスプレー装置にも適用可能である。
産業上の利用可能性
以上のように、本発明の結晶性半導体膜の形成方法、及びそれを用いた薄膜トランジスタや太陽電池などの薄膜半導体装置の製造方法によると、安価なガラス基板の使用が可能である低温プロセスを用いて高性能な薄膜半導体装置を製造することができる。従って本発明をアクティブ・マトリックス液晶表示装置の製造に適用した場合には、大型で高品質な液晶表示装置を容易にかつ安定的に製造する事が出来、太陽電池に利用した場合には変換効率の高い太陽電池が作成される。又、他の電子回路の製造に適用した場合にも高品質な電子回路を容易にかつ安定的に製造することができる。
本発明の薄膜トランジスタ装置は安価でかつ高性能で有るが故、アクティブ・マトリックス液晶表示装置のアクティブマトリクス基板として最適な物と成って居る。特に高い性能を要求されるドライバ内蔵のアクティブマトリクス基板として最適なものとなっている。
本発明の液晶表示装置は安価で且つ高性能で有る為、フルカラーのノートＰＣをはじめ、各種ディスプレイとして最適な物と成って居る。
本発明の電子機器は安価でかつ高性能で有る為、一般に広く受け入れられるであろう。
本発明は、アクティブマトリクス型液晶ディスプレイ等に適応されるアクティブマトリクス基板及びその製造方法に関する。また本発明はこれらを適応した液晶表示装置及び電子機器に関する。更に詳しくは、基板の表面に半導体膜を溶融結晶化するためのアニール技術に関するものである。
背景技術
多結晶シリコン等の半導体膜は薄膜トランジスタ（以下本願明細書中ではＴＦＴと称する）や太陽電池に広く利用されている。これら半導体装置の性能はひとえにその半導体装置の能動部を構成する半導体膜の良否に強く依存している。いうまでもなく高品質の半導体膜が得られれば、それに応じた高性能の半導体装置が得られるのである。例えば液晶表示装置などに用いられている多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）では多結晶シリコン（ｐｏｌｙ−Ｓｉ）の膜質が優れている程高速スイッチング動作する良好なＴＦＴが得られる。又光の吸収効率に大差がなければ結晶化率が高い半導体膜を用いた太陽電池程高いエネルギー変換効率が得られる。この様に高品質の結晶性半導体膜は多くの産業分野に渡って強く求められている。
然るに斬様な高品質半導体膜の形成は一般にかなり困難であり、しかも大きな制約下にある。ＴＦＴの分野では工程最高温度が１０００℃程度の高温プロセスにてトランジスタを作成する事で移動度の比較的高い多結晶シリコン膜を形成している。この為半導体膜や半導体装置を作成し得る基板に対してはその基板が高温の熱工程に耐え得る耐熱性を有するとの制約が生じている。こうして昨今のｐｏｌｙ−Ｓｉ ＴＦＴは総て皆高価で小さい石英ガラス基板上に作成されている。同じ理由で太陽電池には通常非晶質シリコン（ａ−Ｓｉ）が用いられている。
液晶表示装置のアクティブマトリクス基板では、基板に低価格のガラス基板を用いることができるよう低温プロセスによって薄膜トランジスタ（以下、ＴＦＴという。）を製造することが望まれている。ここで、ＴＦＴのチャネル領域等を形成するのに必要なシリコン膜のうち、アモルファスシリコン膜については低温プロセスによって成膜できるものの、ＴＦＴの移動度が低いという欠点がある。
そこで、ガラス基板上に形成したアモルファスシリコン膜に対して、基板を移動させながらレーザーを照射するレーザー結晶化処理を行い、アモルファスシリコン膜を溶融結晶化することによって、移動度の高いポリシリコンＴＦＴを形成する方法が案出されている。一般的にはパルスレーザーを重ねあわせながら基板をレーザー光に対して相対的に移動させる事で大面積のポリシリコン膜を作製する方法がとられている。これによってＴＦＴの移動度をアモルファスシリコンの場合に比較して１桁以上向上させる事が可能となる。
しかしながら、従来のように基板を移動しながらレーザ照射するレーザー結晶化法では、レーザー発振のパルス間のバラツキや、レーザー照射領域の重なり部分が原因でポリシリコン膜に不均一性が生じるという問題がある。また、同一箇所に少なくとも１０回以上のレーザー照射を行わなければ良質のポリシリコン膜が作製できず、このためスループットの向上を図れないという問題点がある。
以上の問題点に鑑みて、本発明の課題は、基板上に形成した半導体膜に対するレーザー結晶化を均一でしかも高いスループットで行うことのできるアクティブマトリクス基板およびその製造方法を提供することにある。
発明の開示
上記課題を解決するために、本発明のアクティブマトリクス基板の製造方法は、基板上に複数の走査線と複数のデータ線との交差に対応して形成された複数の画素用トランジスタと、前記複数の画素用トランジスタに電気的に接続された複数の画素電極と、を含むアクティブマトリクス基板の製造方法であって、前記基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を前記データ線に沿う方向に相対的に移動させつつ、前記データ線に沿う方向における前記画素電極のピッチと同等のピッチで前記レーザー光を前記半導体膜に照射し前記半導体膜の一部分を溶融結晶化し、前記レーザー光が照射された多結晶の半導体膜と前記レーザー光が照射されなかったアモルファスの半導体膜とを形成する工程と、前記多結晶の半導体膜と前記アモルファスの半導体膜との色相の違いを判別してアライメントに用い、前記半導体膜をパターニングする工程と、前記パターニングのあと、前記多結晶の半導体膜をチャネル領域に用いた前記画素用トランジスタを形成する工程と、を有し、前記レーザー光が１回に照射される領域の前記データ線方向における幅は、前記画素電極の前記データ線方向における幅より狭いことを特徴とする。
また、本発明のアクティブマトリクス基板の製造方法は、基板上に複数の走査線と複数のデータ線との交差に対応して形成された複数の画素用トランジスタと、前記複数の画素用トランジスタに電気的に接続された複数の画素電極と、を含むアクティブマトリクス基板の製造方法であって、前記基板上に光硬化性樹脂をアライメント用パターンとして形成する工程と、前記光硬化性樹脂の形成された前記基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を前記データ線に沿う方向に相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化し、前記レーザー光が照射された多結晶の半導体膜と前記レーザー光が照射されなかったアモルファスの半導体膜とを形成する工程と、前記光硬化性樹脂をアライメントマークとして利用し前記半導体膜をパターニングする工程と、前記パターニングのあと、前記多結晶の半導体膜をチャネル領域に用いた前記複数の画素用トランジスタを形成する工程と、を有することを特徴とするものであってもよい。
これによれば、例えば、実際のアニールパターンに対して、直接マスクのアライメントを行うことになるので、ＴＦＴ特性のばらつきを抑えることができるとともに、チャネル領域だけを結晶化してスループットをさらに向上することも可能となる。
ここで、レーザー結晶化ポリシリコン膜の不均一性は、レーザー照射の際の基板の送りピッチに対応した周期で生じる。すなわち照射レーザーのスキャン方向のビーム幅が画素ピッチより狭ければ、これを重ねあわせながらスキャン照射する事で少なくとも不均一性の周期が画素ピッチより大きくなる事が無い。したがって、本発明によりポリシリコン膜の不均一性を大幅に低減する事ができる。
また、画素用トランジスタが略同一線上に並ぶ方向をＸ方向（走査線に沿う方向）とし、それに交差する方向をＹ方向（データ線に沿う方向）としたとき、前記レーザアニール処理では、前記基板と前記ラインビームとをＹ方向に向けて相対的に移動させることによって前記半導体膜の溶融結晶化を連続的に行うとともに、該半導体膜のＹ方向のうち、前記画素用トランジスタの形成予定領域に相当する領域に対して選択的に前記ラインビームを照射することが好ましい。このように構成すると、無駄な領域に対するレーザー照射時間を削ることができるので、均一性を確保しつつレーザアニール時間を短縮でき、スループットが向上する。
上記のアクティブマトリクス基板の製造方法は、前記レーザー光が１回に照射される領域の幅は、前記画素用トランジスタの前記チャネル領域におけるチャネル幅と同一であってもよい。また、前記レーザー光が１回に照射される領域の幅は、前記レーザー光が前記基板に対し相対的に移動する方向の長さであってもよい。
さらに、上記アクティブマトリクス基板の製造方法は、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が移動する速度より、前記画素用トランジスタを形成する領域を前記レーザー光が移動する速度のほうが速いことが好ましい。また、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が照射される回数のほうが、前記画素用トランジスタを形成する領域を前記レーザー光が照射される回数より多いことが好ましい。
これにより画素用トランジスタより駆動用トランジスタの結晶化の度合いを高めることができるので、駆動用トランジスタの動作速度を画素用トランジスタより速くすることができる。
さらに、上記アクティブマトリクス基板の製造方法において、前記駆動回路用トランジスタは走査ドライバ用トランジスタであることが好ましい。
これによれば、例えば、実際のアニールパターンに対して、直接マスクのアライメントを行うことになるので、ＴＦＴ特性のばらつきを抑えることができるとともに、チャネル領域だけを結晶化してスループットをさらに向上することも可能となる。
また、上記のアクティブマトリクス基板の製造方法において、前記レーザー光はライン状のビームを複数のスポット状のビームに集光したものであり、前記レーザー光が１回で照射する領域には複数の前記チャネル領域が含まれているものであってもよい。
このように構成すると、半導体膜のＸ方向のうち画素用薄膜トランジスタの形成領域を選択的に照射するスポット状のビームとする光学系を配置した場合には、Ｘ方向においても無駄な部分にレーザー光を照射することがなく、その分だけ、必要な領域へのレーザー光強度を高くすることができる。
また、本発明のアクティブマトリクス基板の製造方法は、基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化する工程と、を有し、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が移動する速度より、前記基板上の画素用トランジスタを形成する領域を前記レーザー光が移動する速度のほうが速く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有し、前記駆動回路用トランジスタを形成する領域が前記画素用トランジスタを形成する領域より結晶化の度合いが高いことを特徴とするものであってもよい。
また、本発明のアクティブマトリクス基板の製造方法は、基板上に半導体膜を形成する工程と、前記基板に対しレーザー光を相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化する工程と、を有し、前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が照射される回数のほうが、前記基板上の画素用トランジスタを形成する領域を前記レーザー光が照射される回数より多く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有し、前記駆動回路用トランジスタを形成する領域が前記画素用トランジスタを形成する領域より結晶化の度合いが高いことを特徴とするものであってもよい。
図面を参照して、本発明の実施例を説明する。
（アクティブマトリクス基板の構成）
図１（Ａ）は、液晶表示装置のアクティブマトリクス基板の構成を模式的に示す説明図である。
この図において、液晶表示装置１は、そのアクティブマトリクス基板２上に、データ線３および走査線４で区画形成された画素領域５を有し、そこには、画素用のＴＦＴ１０を介して画像信号が入力される液晶セルの液晶容量６が構成されている。以下の説明では、アクティブマトリクス基板２上で互いに交差する方向をＸ方向およびＹ方向とし、そのうち、Ｘ方向に走査線４が延び、ｙ方向にデータ線３が延びているものとする。なお、本願発明におけるＸ方向は、ここでいうｘ方向（走査線４が延びる方向）に限定されるのものでなく、また、本願発明におけるＹ方向は、ここでいうｙ方向（データ線３が延びる方向）に限定されるものでない。本願発明におけるＸ方向が、データ線３が延びる方向を意味し、本願発明におけるＹ方向が、走査線４が延びる方向を意味することもある。
データ線３に対しては、シフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４を備えるデータドライバ部７が構成され、走査線４に対しては、シフトレジスタ８１およびレベルシフタ８２を備える走査ドライバ部８が構成されている。なお、画素領域には、前段の走査線との間に保持容量５１が形成されることもある。
データ線３、走査線４、画素領域５、およびＴＦＴ１０からなるアクティブマトリクス部９では、ＴＦＴ１０がＸ方向およびＹ方向に整列しているが、データドライバ部７では、図１（Ｂ）に２段のインバータを示すように、Ｎ型のＴＦＴｎ１、ｎ２と、Ｐ型のＴＦＴｐ１、ｐ２とによって構成されたＣＭＯＳ回路などが高密度に形成されることから、そこに形成されるＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２は、Ｘ方向およびＹ方向に整列しているとは限らない。但し、アクティブマトリクス部９のＴＦＴ１０と、データドライバ部７のＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２とは、基本的な構造が同じであり、同じ工程中で製造される。
アクティブマトリクス基板２としては、アクティブマトリクス部９だけが基板上に構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７が構成されたもの、アクティブマトリクス部９と同じ基板上に走査ドライバ部８が構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７および走査ドライバ部８の双方が構成されたものがある。また、ドライバ内蔵型のアクティブマトリクス基板２であっても、データドライバ部７に含まれるシフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４等の全てがアクティブマトリクス基板２上に構成された完全ドライバ内蔵タイプと、それらの一部がアクティブマトリクス基板２上に構成された部分ドライバ内蔵タイプとがある。また、アクティブマトリクス基板２として、基板上にデータドライバ部７または走査ドライバ部８の全てが構成されたもの、あるいはその一部だけが構成されたものがある。本発明は、いずれのタイプにも適用できる。以下の説明では、アクティブマトリクス部９に対してＹ方向の側にデータドライバ部７が構成されたアクティブマトリクス基板２を例に説明する。なお、図１（Ａ）では、アクティブマトリクス部９に対するＹ方向のうち、一方の側にのみデータドライバ部７が図示されているが、アクティブマトリクス部９に対するＹ方向の両方の側にデータドライバ部７が構成されることが多い。そこで、以下の説明では、アクティブマトリクス部９に対するＹ方向の両側にデータドライバ部７が構成されているものとして説明する。
図２は、アクティブマトリクス基板の画素領域の１つを拡大して示す平面図、図３（Ａ）は、図２のＩ−Ｉ′線における断面図、図３（Ｂ）は、図２のII−II′線における断面図である。なお、データドライバ部におけるＴＦＴも基本的には同一の構造を有するので、その図示を省略する。
これらの図において、いずれの画素領域５でも、ＴＦＴ１０は、ガラス基板２０上において、データ線３に対して層間絶縁膜１６のコンタクトホール１７を介して電気的接続するソース領域１１、画素電極１９に対して層間絶縁膜１６のコンタクトホール１８を介して電気的接続するドレイン領域１２、ドレイン領域１２とソース領域１１との間にチャネルを形成するためのチャネル領域１３、およびチャネル領域１３に対してゲート絶縁膜１４を介して対峙するゲート電極１５から構成されている。このゲート電極１５は、走査線４の一部として構成されている。なお、ガラス基板２０の表面側には、シリコン窒化膜やシリコン酸化膜等からなる下地保護膜２１が形成されている。
ＴＦＴ１０は、各画素領域５の間で同一の位置に形成されている場合、隣接する画素領域５の間で対称の位置に形成されている場合等々があるが、Ｘ方向およびＹ方向のうちの一方向では、ＴＦＴ１０が整列している場合が多い。かかる整列されている構造を利用して、本例では、以下の製造方法を用いている。
（ＴＦＴの製造方法）
図面を参照して、本発明の実施例１に係るＴＦＴの製造方法を説明する。
本例では、基板として、２３５ｍｍ角の無アルカリガラス板を用いて以下の各工程を行なう。
図４は、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図、図５は、図２のII−II′線における断面に対応するＴＦＴの工程断面図である。なお、データドライバ部におけるＴＦＴも基本的には同じ工程中で製造されるので、その説明を省略する。
（下地保護膜形成工程）
図４（Ａ）、図５（Ａ）において、まず、下地保護膜２１としてシリコン酸化膜を用いる場合、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、基板２０の表面に下地保護膜２１となる膜厚が５００から２０００オングストロームのシリコン酸化膜を形成する。シリコン酸化膜は、ＡＰＣＶＤ法でも形成でき、この場合には、基板２０の温度を２５０℃から４５０℃までの範囲に設定した状態で、モノシラン（ＳｉＨ4）及び酸素を原料ガスとしてシリコン酸化膜を形成する。
（半導体膜堆積工程）
次に、下地保護膜２１の表面に不純物がドープされていない真性のシリコン膜３０（半導体膜）を２００から１０００オングストローム程度堆積する。シリコン膜３０の形成にあたっては、ＬＰＣＶＤ法、ＰＥＣＶＤ法あるいはスパッタ法を用いてもよく、これらの方法によれば、その成膜温度を室温から５００℃程度までの範囲に設定するとこができる。
（アニール工程）
次に、図４（Ｂ）、図５（Ｂ）、（Ｃ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してシリコン膜３０を多結晶シリコンに改質する。照射レーザーとしてはエキシマレーザーがよく用いられる。本例では、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する（レーザアニール処理／アニール工程）。この工程において、レーザ照射は、基板２０を室温から５００℃までの任意の温度に加熱した状態で、真空雰囲気中または不活性ガス、酸素雰囲気中などで行なう。
このアニール工程を行う前の状態（図４（Ａ）、図５（Ａ）に示す状態）は、図６に示すように、ガラス基板２０の全面に下地保護膜２１およびシリコン膜３０が形成されているが、シリコン膜３０のうち、アクティブマトリクス部９においてＴＦＴ１０のソース領域１１、ドレイン領域１２、およびチャネル領域１３となるべき部分は、図６に点線Ｌ１で示す部分だけであり、データドライバ部７においてＴＦＴ１０のソース領域１１、ドレイン領域１２、およびチャネル領域１３となるべき部分は、図６に点線Ｌ２で示す部分だけである。
そこで、本例では、アクティブマトリクス部９については、シリコン膜３０のＹ方向のうち、ＴＦＴ１０の形成予定領域Ａ１に相当する領域に対して選択的にレーザ光を照射し、ＴＦＴ１０の形成予定領域Ａ１の間の領域Ｂ２には、レーザ光を積極的には照射しない。
また、基板２０上におけるアクティブマトリクス部９のＹ方向の側には、同じくＴＦＴ１０を備えるデータドライバ部７が構成されることになっているが、このデータドライバ部７では、狭い領域内に多数のＴＦＴ１０を配置するという観点から、アクティブマトリクス領域９と相違して、ＴＦＴ１０の形成予定領域は、点線Ｌ２で示すように、Ｘ方向において、通常、単純な直線配列のみではない。従って、データドライバ部７に対しては、ＴＦＴ１０の形成予定領域に対して選択的にレーザ光を照射することができないので、データドライバ部７に対しては、その全領域Ａ２に対してレーザ光を照射する。なお、アクティブマトリクス部９とデータドライバ部７との間の領域Ｂ２にも、レーザ光を積極的には照射しない。
また、本例では、図７（Ａ）に示すように、レーザ光の照射領域Ｌ４がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０（たとえば、レーザパルスの繰り返し周波数が１００〜１０００Ｈｚ、好ましくは２００Ｈｚのラインビーム）をシリコン膜３０に照射する。すなわち、図７（Ｂ）に示すように、シリコン膜３０上におけるラインビームの照射領域Ｌ４において、そのＹ方向における位置を横軸とし、レーザ光の強度を縦軸として表したレーザ光強度プロファイルにおいて、半値幅Ｌ２１（ピーク値Ｈに対して１／２の強度に相当する領域における幅）がＹ方向における画素ピッチＰＹよりも狭いラインビームを用いている。レーザー光源の出力には限界があるのでこのビームをどのように整形すれば最も効率的にしかも均一なポリシリコン膜が形成できるかと言う事が重要である。そこで本発明ではレーザーのＹ方向の幅を極力狭くしつつＸ方向の長さを極力長くとることによってスループットを確保しつつ均一性の向上を図っている。レーザ結晶化シリコン膜の結晶性の空間分布は、このラインビームＬ０のレーザ光強度プロファイルと、重ね率に依存する。従来のようにレーザ光の半値幅Ｌ２１が画素ピッチＰＹより大きいと、結晶性分布の周期は、画素ピッチＰＹより必ず大きな周期となる。これに対して、画素ピッチＰＹより狭い半値幅Ｌ２１のレーザ光を用いこのレーザー光を重ねあわせながら照射する事によって、画素ピッチＰＹ以下の周期で結晶性分布を制御できる。これによって、ＴＦＴのばらつきを大きく低減することができる。ここで、図７（Ｃ）に示すように、レーザ光強度プロファイルがガウス分布をとらず、最大値Ｈを示す領域が所定の幅を有するレーザ光についても、ピーク値Ｈに対して１／２の強度に相当する領域における幅を半値幅Ｌ２１とみなす。
このようなレーザ光（ラインビームＬ０）を用いてシリコン膜３０をアニールするにあたって、本例では、図８（Ａ）に示すように、ラインビームＬ０の位置を固定しておき、基板２０をステージ４０によってＹ方向に向けて移動させることによってシリコン膜３０の溶融結晶化を連続的に行う。この際に、ラインビームの照射領域Ｌ４において、そのＹ方向のレーザ光強度プロファイルにおける半値幅Ｌ２１が画素ピッチＰＹよりも狭いので、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射している間、レーザアニール処理を行う必要のない領域Ｂ１には、実質的にはラインビームＬ０が照射されない。
ここで、図８（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がデータドライバ部７とＴＦＴ１０の形成予定領域との間の領域Ｂ２を照射するときには、ステージ４０を高速で移動させる。なお、データドライバ部７の形成予定領域Ａ２と、ＴＦＴ１０の形成予定領域Ａ１とでは、ステージ４０を同じ速度で移動させることもある。そして、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射するときには、ステージ４０を低速で移動させ、ラインビームがＴＦＴ１０の形成予定領域の間の領域Ｂ１を照射するときには、ステージ４０を高速で移動させる。その結果、アモルファスのシリコン膜３０のうち、ラインビームＬ０が長い時間にわたって照射された領域のシリコン膜３０のみが選択的に溶融結晶化し多結晶のシリコン膜となる。
このようにしてアニールすると、データドライバ部７の形成予定領域Ａ２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１については、ラインビームＬ０を選択的に、かつ繰り返し照射するので、データドライバ部７の形成予定領域Ａ２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１のシリコン膜３０については高品質のポリシリコン膜を作製しつつスループットを上げる事ができる。特に、データドライバ部７においては、より動作速度の速いＴＦＴ１０が求められることから、図８（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射するときには、ステージ４０をできるだけ低速で移動させるか、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射する回数を増やす。また、スループットを高めるために、特に高移動度のＴＦＴが必要とされない画素領域においては、ＴＦＴ１０の形成予定領域Ａ１に対して１回のレーザ照射のみを行ってもよい。
（シリコン膜のパターニング工程）
次に、図４（Ｃ）、図５（Ｄ）、図９に示すように、アニール工程を行なったシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、島状のシリコン膜３１とする。ここで、シリコン膜３０に対して行ったレーザアニール処理のアニールパターンと、このパターニング工程で用いるマスクパターンとのアライメントは、レーザアニール処理後のシリコン膜３０の色相がレーザビームＬ０の照射度合いによって異なることを利用して行う。すなわち、レーザビームＬ０が照射されずアモルファスのままのシリコン膜３０は、赤色であり、レーザビームＬ０が照射されて多結晶化したシリコン膜３０は、黄色である。このため、赤色の領域と黄色の領域との境界部分を基準にして、シリコン膜３０に対するアニールパターンと、このパターニングのためのマスクパターンとのアライメントを行う。予めＹ方向の画素ピッチＰＹと同等のピッチでレーザアニールを行っておけば、アライメント用のアニールパターンに対してマスクアライメントを行うことにより、ばらつきの少ない画素ＴＦＴを高いスループットで作成できる。
（ゲート絶縁膜の形成工程）
次に、図４（Ｄ）、図５（Ｅ）に示すように、例えばＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、シリコン膜３１に対して６００から１２００オングストロームのシリコン酸化膜からなるゲート酸化膜１４を形成する。
（ゲート電極形成工程）
次に、ゲート酸化膜１４の表面側に膜厚が３０００から６０００オングストロームのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５を形成する。
（不純物導入工程）
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてシリコン膜３１に不純物イオンを打ち込む。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３１のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。ここでは、ソース・ドレイン領域は、ゲートをマスクとしてイオン打ち込みするセルフアライン型としているが、これに限るものではなく、例えばソース・ドレイン領域に低濃度領域を含むＬＤＤ構造あるいは、ゲート電極を覆うマスクを利用してイオン打ち込みすることによりオフセット構造としてもよい。
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして水素ガスで濃度が５％となるように希釈したジボラン（Ｂ2Ｈ6）を用いる。
（層間絶縁膜の形成工程）
次に、図４（Ｅ）、図５（Ｆ）に示すように、ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０００オングストロームのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素とである。基板温度は、２５０℃〜３００℃である。
（活性化工程）
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
（配線工程）
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
このように、本例のアクティブマトリクス基板の製造方法では、レーザアニール処理において、Ｘ方向に並ぶ画素用のＴＦＴ１０の形成予定領域Ａ１に対して、レーザ光の照射領域がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０を照射する。すなわち、このようなラインビームを重ねあわせながら照射する事によってポリシリコンの結晶性の周期を画素ピッチ以下にする事で均一性を上げる事が可能となる。また、レーザー照射領域をＴＦＴが作製される領域のみにしぼることによってスループットを向上することができる。
また、本例では、図８（Ａ）、（Ｂ）に示したように、基板２０とラインビームＬ０とをＹ方向に相対移動させながらシリコン膜３０の溶融結晶化を連続的に行うときに、ラインビームＬ０がＴＦＴ１０またはデータドライバ部７の形成予定領域Ａ１、Ａ２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がその他の領域を照射するときには、ステージ４０を高速で移動させる。従って、無駄な領域に対するレーザ照射時間を削ることができるので、レーザアニール時間を短縮でき、スループットが向上する。
この場合に、アクティブマトリクス部９では、ＴＦＴ１０がＸ方向に直線的に並んでいるのに対し、データドライバ部７では、ＴＦＴ１０は、直線的に並んでいない。それでも、本例では、データドライバ部７に相当する全域にレーザアニール処理を行う。従って、多結晶化したシリコン膜３０からデータドライバ部７のＴＦＴ１０を製造できるので、データドライバ部７のＴＦＴ１０も移動度が高い。また、アクティブマトリクス基板としてデータドライバ部あるいはデータドライバ部の一部を有するような場合にも、本例のレーザーアニール処理を採用することができる。
また、ＴＦＴ１０のチャネル領域１３は、チャネル長の方向がＸ方向となるように設定され、ラインビームの長手方向と一致している。このため、チャネル領域１３では、ソース領域１１からドレイン領域１２に至る間に、アニール不足の部分が発生しにくい。それ故、ＴＦＴ１０の電気的特性が安定している。また、レーザアニール処理の後にパターニング工程を行うときに、パターニング工程では、チャネル長方向におけるアライメント精度を緩くしても、ＴＦＴ１０の電気的特性がばらつかず安定しているという利点もある。
さらに、レーザアニール処理の後にパターニング工程を行うので、レーザ光は、下地保護膜２１に直接照射されない。従って、下地保護膜２１が損傷することを防止することができる。ここで、レーザアニール処理後のシリコン膜３０の色相がレーザビームの照射度合いによって異なるため、その色相の違いによって、レーザアニール処理のアニールパターンを判別できる。それ故、レーザアニール処理のアニールパターンと、パターニング工程で用いるマスクパターンとのアライメントを行うのに支障がない。また、このようにしてアライメントを行うと、実際のアニールパターン通りにパターニングを行うことになるので、位置合わせ精度が高い。しかも、位置合わせ精度が高いことから、本例のようにＹ方向に整列しているチャネル領域１３に対しては、レーザ光の照射領域がＹ方向に長いラインビームを照射し、チャネル領域だけをアニール化する製造方法を行えば、スループットをさらに向上することもできる。
【図面の簡単な説明】
図１（Ａ）は、本発明の実施例に係る液晶表示装置のアクティブマトリクス基板を模式的に示す説明図、（Ｂ）は、その駆動回路に用いたＣＭＯＳ回路の説明図である。図２はアクティブマトリクス基板上の画素領域を拡大して示す平面図である。図３（Ａ）は、図２のＩ−Ｉ′線における断面図、（Ｂ）は、図２のII−II′線における断面図である。図４は本発明の実施例１において、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図である。図５は本発明の実施例１において、図２のII−II′線における断面に対応するＴＦＴの工程断面図である。図６は本発明の実施例１において、シリコン膜のうち、レーザアニールする必要がある部分を模式的に示す説明図である。図７（Ａ）は、本発明の実施例１において、アニール工程でレーザ光を照射する状態を模式的に示す説明図、（Ｂ）は、そのレーザ光のＹ方向における強度プロファイル、（Ｃ）は、別のレーザ光のＹ方向における強度プロファイルである。図８（Ａ）は、本発明の実施例１において、アニール工程でレーザ光が選択的に照射される様子を模式的に示す説明図、（Ｂ）は、そのときの基板の移動速度を示す説明図である。図９は本発明の実施例１において、アニール工程の後にパターニングを行った状態を模式的に示す説明図である。図１０は本発明の実施例２において、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図である。図１１は本発明の実施例２において、図２のII−II′線における断面に対応するＴＦＴの工程断面図である。図１２は本発明の実施例２において、アニール工程でレーザ光を照射する状態を模式的に示す説明図である。図１３（Ａ）は、本発明の実施例２において、アニール工程でレーザ光が選択的に照射される様子を模式的に示す説明図、（Ｂ）は、そのときの基板の移動速度を示す説明図である。図１４は本発明の実施例３において、アニール工程でレーザ光が選択的に照射される様子を模式的に示す説明図である。図１５は本発明の実施例４において、アニール工程でレーザ光の照射を利用してアライメントパターンを形成する様子を示す説明図である。図１６は本発明の実施例５において、下地保護膜に形成したアライメントマークを示す説明図である。図１７（Ａ）〜（Ｃ）は、本発明の実施例６において、レーザ光の照射領域と、急速加熱処理用のアークランプからの照射領域との位置関係を示す説明図である。
符号の説明
１・・・液晶表示装置
２・・・アクティブマトリクス基板
３・・・データ線
４・・・走査線
５・・・画素領域
６・・・液晶容量
７・・・データドライバ部
８・・・走査ドライバ部
９・・・アクティブマトリクス部
１０・・・ＴＦＴ
１１・・・ソース領域
１２・・・ドレイン領域
１３・・・チャネル形成領域
１４・・・ゲート絶縁膜
１５・・・ゲート電極
５０・・・ラインビームをスポット状にする光学系
６０・・・アライメントパターンを形成するための光硬化性樹脂
６１・・・アライメントマーク
７０・・・ランプ
９１・・・急速加熱処理用のアークランプ
Ｌ０・・・ラインビーム
Ｌ０Ｂ・・・スポット状のレーザビーム
Ａ１、Ａ１１・・・アクティブマトリクス部におけるＴＦＴの形成予定領域
Ａ２、Ａ１２・・・データドライバ部の形成予定領域
Ｂ１、Ｂ２、Ｂ１１、Ｂ１２・・・レーザアニールを施す必要の無い部分
発明を実施するための最良の形態
（実施例１）
図面を参照して、本発明の実施例１に係るＴＦＴの製造方法を説明する。
本例では、基板として、３００ｍｍ角の無アリカリガラス板を用いて以下の各工程を行なう。
図４（Ａ）、図５（Ａ）において、まず、ＥＣＲ−ＰＥＣＶＤ法により３００℃の温度条件下で、基板２０の表面に下地保護膜２１となる膜厚が２０００オングストロームのシリコン酸化膜を形成する。
次に、下地保護膜２１の表面に真性のシリコン膜３０（半導体膜）を５００オングストローム堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスのシリコン膜３０を堆積する。この高真空型ＬＰＣＶＤ装置では、反応室の内部に基板を配置し、反応室内の温度を、まず２５０℃に保持する。この状態で、ターボ分子ポンプの運転を開始し、定常回転に達した後、反応室内の温度を約１時間かけて、２５０℃から４２５℃の堆積温度にまで昇温する。この昇温を開始してから最初の１０分間は、反応室にガスを全く導入せず、真空中で昇温を行ない、しかる後、純度が９９．９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続ける。堆積温度に到達した後、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流すとともに、純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ＳＣＣＭ流す。こうして約２から３時間で所望の膜厚のアモルファスシリコンを成膜する。
次に、図４（Ｂ）、図５（Ｂ）、（Ｃ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してシリコン膜３０を多結晶シリコンに改質する。本例では、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する。照射レーザーの整形は、レーザ光の照射領域Ｌ４がＸ方向に長く、かつ、Ｙ方向の断面形状はガウシアン分布にちかい図７（Ｂ）となるようにおこなう。このとき図７（Ｂ）に示すように、シリコン膜３０上におけるラインビームの照射領域Ｌ４において、そのＹ方向における位置を横軸とし、レーザ光の強度を縦軸として表したレーザ光強度プロファイルにおいて、半値幅Ｌ２１（ピーク値Ｈに対して１／２の強度に相当する領域における幅）がＹ方向における画素ピッチＰＹよりも狭いラインビームを用いている。この工程において、レーザ照射は酸素雰囲気中にて室温で行なう。
レーザ結晶化シリコン膜の結晶性の空間分布は、画素ピッチＰＹより狭い半値幅Ｌ２１のレーザ光を用いこのレーザー光を重ねあわせながら照射する事によって、画素ピッチＰＹ以下の周期で結晶性分布を制御できる。これによって、ＴＦＴのばらつきを大きく低減することができる。例えば、本例の場合、画素ピッチが７５μｍの場合、レーザ光の半値幅が５０μｍあるいはそれ以下となるようなラインビームを用いる。
本例では、図６のアクティブマトリクス部９については、シリコン膜３０のＹ方向のうち、ＴＦＴ１０の形成予定領域Ａ１に相当する領域に対して選択的にレーザ光を照射し、ＴＦＴ１０の形成予定領域Ａ１の間の領域Ｂ２には、レーザ光を積極的には照射しない。また、基板２０上におけるアクティブマトリクス部９のＹ方向の側には、同じくＴＦＴ１０を備えるデータドライバ部７が構成されることになっているが、データドライバ部７に対してはその全領域Ａ２に対してレーザ光を照射する。なお、アクティブマトリクス部９とデータドライバ部７との間の領域Ｂ２にも、レーザ光を積極的には照射しない。
このようなレーザ光（ラインビームＬ０）を用いてシリコン膜３０をアニールするにあたって、本例では、図８（Ａ）に示すように、ラインビームＬ０の位置を固定しておき、基板２０をステージ４０によってＹ方向に向けて移動させることによってシリコン膜３０の溶融結晶化を連続的に行う。この際に、ラインビームの照射領域Ｌ４において、そのＹ方向のレーザ光強度プロファイルにおける半値幅Ｌ２１が画素ピッチＰＹよりも狭い、例えば画素ピッチＰＹが７５μｍに対して、半値幅Ｌ２１が約５０μｍ程度であるので、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射している間、レーザアニール処理を行う必要のない領域Ｂ１には、実質的にはラインビームＬ０が照射されない。
ここで、図８（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がデータドライバ部７とＴＦＴ１０の形成予定領域との間の領域Ｂ２を照射するときには、ステージ４０を高速で移動させる。そして、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１を照射するときには、ステージ４０を低速で移動させ、ラインビームがＴＦＴ１０の形成予定領域の間の領域Ｂ１を照射するときには、ステージ４０を高速で移動させる。具体的には領域Ａ２では同一箇所に１０回もしくは２０回、領域Ａ１では５回もしくは１０回のレーザー照射が行われるようにステージの移動速度をコントロールする。この場合、ラインビームのピーク値のエネルギー密度を１００〜４００ｍＪ／ｃｍ2、好ましくは２００〜３００ｍＪ／ｃｍ2の場合、Ａ２の領域に対しては、０．５ｍｍ／ｓｅｃのスピードで移動させて、１０〜２０回のレーザー照射を行い、Ａ１の領域に対しては、１ｍｍ／ｓｅｃのスピードで移動させて、５〜１０回のレーザー照射を行うことにより、画素のトランジスタの移動度を２５〜４５ｃｍ2／Ｖ・ｓｅｃに、またデータドライバ部のトランジスタの移動度を約８０〜１２０ｃｍ2／Ｖ・ｓｅｃに制御することが可能となる。また、Ｂ２の領域に対しては、１ｃｍ／ｓｅｃのスピードで移動させるとよい。これらの値は望まれるＴＦＴ特性に応じて前記範囲で変化させる。このようなレーザー照射を行う事によって、データドライバ部７の形成予定領域Ａ２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１については、ラインビームＬ０を選択的に、かつ繰り返し短い周期で照射するので、均一なポリシリコン膜を作製しつつスループットを上げる事ができる。特に、データドライバ部７においては、照射回数が比較的多いため良質のポリシリコン膜を形成できる。
次に、図４（Ｃ）、図５（Ｄ）、図９に示すように、アニール工程を行なったシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、島状のシリコン膜３１とする。ここで、シリコン膜３０に対して行ったレーザアニール処理のアニールパターンと、このパターニング工程で用いるマスクパターンとのアライメントは、レーザアニール処理後のシリコン膜３０の色相がレーザビームＬ０の照射度合いによって異なることを利用して行う。
次に、図４（Ｄ）、図５（Ｅ）に示すように、ＥＣＲ−ＰＥＣＶＤ法により３００℃の温度条件下で、シリコン膜３１に対して１２００オングストロームのシリコン酸化膜からなるゲート酸化膜１４を形成する。
次に、ゲート酸化膜１４の表面側に膜厚が６０００オングストロームのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、この比抵抗が４０μΩｃｍである。なお、タンタル薄膜は、ＣＶＤ法等によっても形成できる。
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてシリコン膜３１に不純物イオンを打ち込む。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３１のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。本例では、原料ガスとして、濃度が５％になるように水素ガスで希釈したホスフィン（ＰＨ3）を用い、加速電圧は、１００ｋｅＶである。イオンの全ドーズ量は、１×１０16ｃｍ-2である。
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして水素ガスで濃度が５％になるように希釈したジボラン（Ｂ2Ｈ6）を用いる。
次に、図４（Ｅ）、図５（Ｆ）に示すように、ＰＥＣＶＤ法により３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０００オングストロームのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素とである。
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
（実施例２）
本例に係るＴＦＴも、図１（Ａ）に示す液晶表示装置のアクティブマトリクス基板において、画素用およびドライバ用のＴＦＴ１０として用いられ、その構造は、図２、図３（Ａ）、（Ｂ）に示すとおりである。従って、対応する部分については同じ符合を付して、それらの構造についての説明を省略し、ＴＦＴ１０の製造方法についてのみ、図１０および図１１を参照して説明する。
図１０は、図２のＩ−Ｉ′線における断面に対応するＴＦＴの工程断面図、図１１は、そのII−II′線における断面に対応するＴＦＴの工程断面図である。なお、データドライバ部におけるＴＦＴも基本的には同一の構造を有するので、その図示を省略する。
本例でも、アクティブマトリクス基板２上に、データ線３および走査線４で区画形成された画素領域５には、画素用のＴＦＴ１０が形成され、これらのＴＦＴ１０は、アクティブマトリクス部９でＸ方向に一直線上に位置している。また、実施例１と同様、アクティブマトリクス部９に対してＹ方向の両方の側にデータドライバ部７が構成されている。
このようなアクティブマトリクス基板２において、ＴＦＴ１０を製造するのに本例では、アモルファスのシリコン膜をパターニングした後にアニール工程（レーザアニール処理）を行う点が実施例１と相違する。
図１０（Ａ）、図１１（Ａ）において、まず、ＥＣＲ−ＰＥＣＶＤ法により３００℃の温度条件下で、基板２０の表面に下地保護膜２１となる膜厚が２０００オングストロームのシリコン酸化膜を形成する。
次に、下地保護膜２１の表面に不純物がドープされていない真性のシリコン膜３０（半導体膜）を６００オングストローム程度堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスのシリコン膜３０を堆積する。この高真空型ＬＰＣＶＤ装置では、反応室の内部に基板を配置し、反応室内の温度を、まず２５０℃に保持する。この状態で、ターボ分子ポンプの運転を開始し、定常回転に達した後、反応室内の温度を約１時間かけて、２５０℃から４２５℃の堆積温度にまで昇温する。この昇温を開始してから最初の１０分間は、反応室にガスを全く導入せず、真空中で昇温を行ない、しかる後、純度が９９．９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続ける。堆積温度に到達した後、原料ガスであるジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流すとともに、純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ＳＣＣＭ流す。
次に、図１０（Ｂ）、図１１（Ｂ）に示すように、シリコン膜３０をフォトリソグラフィ技術を用いてパターニングし、島状のシリコン膜３１とする。
次に、図１０（Ｃ）、図１１（Ｃ）、（Ｄ）に示すように、アモルファスのシリコン膜３０にレーザ光を照射してシリコン膜３０を多結晶シリコンに改質する。本例では、キセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザ（波長が３０８ｎｍ）を照射する（レーザアニール処理／アニール工程）。この工程において、レーザ照射は、基板２０を室温（２５℃）とし、酸素ガス雰囲気中で行なう。
このアニール工程を行う際には、図１２に示すように、ガラス基板２０の全面に下地保護膜２１が形成され、この下地保護膜２１の表面には、パターニングされたシリコン膜３１が形成されている。そこで、本例では、ＴＦＴ１０を形成するためにシリコン膜３１が残っている部分（アクティブマトリクス部９においてシリコン膜３１が残っている領域Ａ１１、およびデータドライバ部７においてシリコン膜３１が残っている部分Ａ１２）のみに対しレーザ光を照射し、その他の部分Ｂ１１、Ｂ１２には、レーザ光を積極的には照射しない。
ここで、アクティブマトリクス部９においてＴＦＴ１０を形成するためのシリコン膜３１は、Ｘ方向においてＴＦＴ１０が一直線上に配列されているが、データドライバ部７では、狭い領域内に多数のＴＦＴ１０を配置するという観点から、アクティブマトリクス領域９と相違して、シリコン膜３１は、Ｘ方向に一直線に配列されていない。従って、データドライバ部７に対しては、シリコン膜３１に対して選択的にレーザ光を照射することができないので、データドライバ部７に対しては、その全領域Ａ１２に対してレーザ光を照射する。
また、本例では、図７（Ａ）、（Ｂ）、（Ｃ）を参照して説明したように、レーザ光の照射領域Ｌ４がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０をシリコン膜３１に照射する。
このようなレーザ光（ラインビームＬ０）を用いてシリコン膜３０をアニールするにあたって、本例でも、図１３（Ａ）に示すように、ラインビームＬ０の位置を固定しておき、基板２０をステージ４０によってＹ方向に向けて移動させることによってシリコン膜３１の溶融結晶化を連続的に行う。この場合には、図１３（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ１２を照射するときには、ステージ４０を低速で移動させ、ラインビームＬ０がデータドライバ部７とＴＦＴ１０の形成予定領域との間の領域Ｂ１２を照射するときには、ステージ４０を高速で移動させる。そして、ラインビームＬ０がＴＦＴ１０の形成予定領域Ａ１１を照射するときには、ステージ４０を低速で移動させ、ラインビームがＴＦＴ１０の形成予定領域の間の領域Ｂ１１を照射するときには、ステージ４０を高速で移動させる。その結果、アモルファスのシリコン膜３１を多結晶化するのに必要な部分だけがレーザアニールされる。
ここで、データドライバ部７の形成予定領域Ａ１２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１１については、ラインビームＬ０を選択的に、かつ繰り返し照射するので、データドライバ部７の形成予定領域Ａ１２、およびアクティブマトリクス部９におけるＴＦＴ１０の形成予定領域Ａ１１のシリコン膜３１については、結晶化の度合いが高い。特に、データドライバ部７においては、より動作速度の速いＴＦＴ１０が求められることから、図１３（Ｂ）に示すように、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ１２を照射するときには、ステージ４０をできるだけ低速で移動させるか、ラインビームＬ０がデータドライバ部７の形成予定領域Ａ１２を照射する回数を増やす。
次に、図１０（Ｄ）、図１１（Ｅ）に示すように、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、シリコン膜３１に対して１２００オングストロームのシリコン酸化膜からなるゲート酸化膜１４を形成する。
次に、ゲート酸化膜１４の表面側に膜厚が６０００オングストロームのタンタル薄膜をスパッタ法により形成した後、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、その比抵抗が４０μΩｃｍである。
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてシリコン膜３１に不純物イオンを打ち込む。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３１のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。本例では、原料ガスとして、濃度が５％になるように水素ガスで希釈したホスフィン（ＰＨ3）を用い、加速電圧は、１００ｋｅＶである。イオンの全ドーズ量は、１×１０16ｃｍ-2である。
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして水素ガスで濃度が５％となるように希釈したジボラン（Ｂ2Ｈ6）を用いる。
次に、図１０（Ｅ）、図１１（Ｆ）に示すように、ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０００オングストロームのシリコン酸化膜を形成する。このときの原料ガスは、ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素とである。基板温度は、３００℃である。
次に、酸素雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
このように、本例のアクティブマトリクス基板の製造方法では、レーザアニール処理において、Ｘ方向に並ぶ画素用のＴＦＴ１０の形成予定領域Ａ１１に対して、レーザ光の照射領域がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームＬ０を照射する。すなわち、シリコン膜３１が残っている部分にだけレーザ光を集中して照射しているので、この部分におけるレーザ光強度が高い。また、予めパターニングされたシリコン膜３１に対してラインビームＬ０をアライメントしていくので、スループットを向上することができる。
また、本例では、図１３（Ａ）、（Ｂ）に示したように、基板２０とラインビームＬ０とをＹ方向に相対移動させながらシリコン膜３１の溶融結晶化を連続的に行うときに、ラインビームＬ０がＴＦＴ１０またはデータドライバ部７の形成予定領域Ａ１１、Ａ１２を照射するときにステージ４０を低速で移動させ、ラインビームＬ０がその他の領域を照射するときには、ステージ４０を高速で移動させる。従って、無駄な領域に対するレーザ照射時間を削ることができるので、レーザアニール時間を短縮でき、スループットが向上する。
この場合に、アクティブマトリクス部９では、ＴＦＴ１０がＸ方向に直線的に並んでいるのに対し、データドライバ部７では、ＴＦＴ１０は、直線的に並んでいない。それでも、本例では、データドライバ部７に相当する全域にレーザアニール処理を行う。従って、多結晶化したシリコン膜３１からデータドライバ部７のＴＦＴ１０を製造できるので、データドライバ部７のＴＦＴ１０も移動度が高い。
また、ＴＦＴ１０のチャネル領域１３は、チャネル長の方向がＸ方向となるように設定され、ラインビームの長手方向と一致している。このため、チャネル領域１３では、ソース領域１１からドレイン領域１２に至る間に、アニール不足の部分が発生しにくい。それ故、ＴＦＴ１０の電気的特性が安定している。
［実施例３］
なお、実施例１では、基板２０の表面に形成したシリコン膜３０のうち、Ｙ方向については、レーザアニール処理を選択的に行ったが、Ｘ方向については、後にパターニングによって除去される部分もラインビームを照射している。そこで、本例では、Ｘ方向においても無駄な部分へのラインビームの照射を省くようにしてある。なお、その他の工程については、実施例１と同様であるため、レーザアニール工程についてのみ、以下に説明する。
本例では、図１４に示すように、レーザ光の照射経路の途中位置には、基板２０のＸ方向のうち、アクティブマトリクス部９のＴＦＴ１０の形成予定領域のみを選択的にレーザ光を照射するように、ラインビームＬ０をスポット状のビームＬ０Ｂとする光学系５０を配置してある。かかる光学系５０としては、回折格子やマイクロレンズを用いることができる。ここで、スポット状のビームＬ０Ｂの照射領域は、アクティブマトリクス部９におけるＴＦＴ１０のＸ方向の形成ピッチに合わせて設定される。
このようにしてレーザアニール処理を行うと、アクティブマトリクス部９については、シリコン膜３０のＹ方向のうち、ＴＦＴ１０の形成予定領域Ａ１に相当する領域に対して選択的にレーザ光を照射し、ＴＦＴ１０の形成予定領域Ａ１の間Ｂ２には、レーザ光を積極的には照射しない。すなわち、Ｙ方向において無駄な部分へのレーザ光を照射を省くことができる。また、Ｘ方向においても、ＴＦＴ１０の形成予定領域（点線Ｌ１で示す領域）のみを選択的にレーザ光を照射を照射することができ、無駄な領域へのレーザ光の照射を省くことができる。従って、実際にアニール処理が必要な部分にレーザ光を集中させるため、レーザ光が照射された領域では、レーザ光強度が高い。それ故、シリコン膜３０を短時間で溶融結晶化できるので、スループットを向上することができる。
ここで、アクティブマトリクス部９では、ＴＦＴ１０がＸ方向およびＹ方向のいずれの方向においても直線的に並んでいるのに対し、データドライバ部７では、ＴＦＴ１０は、直線的に並んでいない。従って、データドライバ部７に相当する領域にレーザアニール処理を行う場合には、光学系５０を外して、データドライバ部７に相当する領域全面にレーザアニール処理を行う。
なお、本例では、パターニング前のシリコン膜３０に対して、スポット状のレーザ光を照射したが、それに代えて、実施例２のように、パターニング後のシリコン膜３１に対して、スポット状のレーザ光を照射してもよい。
［実施例４］
実施例１ないし３において、基板２０の表面に形成したシリコン膜３０、またはパターニングしたシリコン膜３１に対してレーザ光を照射することを利用して、ガラス基板２０の表面に下地保護膜２１を形成した後、図１５に示すように、たとえば、ガラス基板２０のＹ方向側の縁部分２９に沿って所定の領域に光硬化性樹脂６０を塗布しておき、レーザアニール処理では、この光硬化性樹脂６０にもレーザ光（ラインビームＬ０）を照射することによって、それを硬化させ、この樹脂層を、以降の工程において行うマスクとのアライメント用パターンとして用いることができる。このようにしてアライメントパターンを形成すると、特に、レーザアニール処理の後にパターニング工程を行う場合には通常のアライメント機構を用いることもできる。
［実施例５］
実施例１ないし３において、アラインメトを行う方法としては、基板２０の表面に形成したシリコン膜３０に形成したアライメントマーク、または、図１６に示すように、ガラス基板２０の表面に形成した下地保護膜２１に付したアライメントマーク６１を利用してもよい。
［実施例６］
また、実施例１ないし５では、アニール工程としてレーザアニール処理のみを行っているが、急速加熱処理（ＲＴＡ：ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）を併用してもよい。この場合には、レーザアニール処理を行う前または／およびレーザアニール処理を行った後に、別の装置内で急速加熱処理を行ってよいが、図１７（Ａ）〜（Ｃ）に示すように、レーザアニール装置内に、急速加熱処理を行うためのアークランプ９１、およびリフレクタ９２等の光学装置を配置することによって、レーザアニール処理と急速加熱処理とを並行して行ってもよい。
これらのアニール方法のうち、図１７（Ａ）に示す方法では、ガラス基板２０の進行方向（矢印Ｙ０で示す方向）のうち、ラインビームＬ０による照射領域のわずか下流側に、急速加熱処理用のアークランプ９１の照射領域を設定する。このように配置すると、シリコン膜３０からみると、レーザアニール処理を行った以降、続いて急速加熱処理が施されることになる。従って、レーザアニール処理後に、各シリコン原子が格子点からわずかにずれている場合に、かかる微小なずれは、その後に行われる急速加熱処理によって補正される。すなわち、シリコン膜３０の結晶化の際に生じたストレスを開放することになって結晶の完全性が高まる。併せて、結晶粒と結晶粒との間にわずかに存在する非晶質部分を結晶化する。従って、シリコン膜３０の結晶化率が高まる。また、微小結晶は、再結晶化して大きな結晶に成長し、結晶粒界を減少せしめる。それ故、本例によれば、非エビタキシー成長法によって基板２０上に結晶性のシリコン膜３０を形成する方法でありながら、良質のシリコン膜３０を得ることができる。さらに、急速加熱処理では、秒オーダーで熱せられるだけであるため、レーザアニール処理よりも処理速度が速い。それ故、急速加熱処理を併用しても、レーザアニールの処理速度を遅くする必要がない。
また、図１７（Ｂ）に示す方法では、ガラス基板２０の進行方向（矢印Ｙ０で示す方向）のうち、ラインビームＬ０による照射領域のわずか上流側に、急速加熱処理用のアークランプ９１の照射領域を設定する。このように配置すると、シリコン膜３０からみると、急速加熱処理を行った以降、続いて、レーザアニール処理が施されることになる。従って、急速加熱処理による溶融結晶化の効果に加えて、大がかりな別個の予備加熱装置を設けなくても、シリコン膜３０を均一に加熱した状態でレーザアニール処理を行うことができるという利点がある。
同様に、図１７（Ｃ）に示す方法では、ラインビームＬ０による照射領域に重ねて、急速加熱処理用のアークランプ９１の照射領域を設定する。このように配置すると、シリコン膜３０からみると、急速加熱処理と、レーザアニール処理とが同時に施されることになる。従って、急速加熱処理による溶融結晶化の効果に加えて、シリコン膜３０を均一に加熱した状態でレーザアニール処理を行うことができるという利点がある。
また、上記実施例のいずれにおいても、走査線駆動回路のレーザアニール処理は、データ線及び画素用薄膜トランジスタのアニール工程に対して、基板を９０度回転させた状態でレーザーアニール処理を行えば、スループットを高めながら、駆動回路を構成するＴＦＴの移動度を高めることができる。
以上説明したように、本発明に係る液晶表示装置のアクティブマトリクス基板では、画素用薄膜トランジスタが略同一線上に並ぶ方向をＸ方向とし、それに直交する方向をＹ方向としたときに、半導体膜を溶融結晶化するためのアニール工程では、レーザ光の照射領域がＸ方向に長く、かつ、Ｙ方向のレーザ光強度プロファイルにおける半値幅がＹ方向における画素ピッチよりも狭いラインビームを用いることに特徴を有する。従って、本発明によれば、必要な部分に集中してレーザ光を照射しているので、この部分におけるレーザ光強度が高い。それ故、半導体膜を短時間で溶融結晶化できるので、スループットを向上することができる。
基板とラインビームとをＹ方向に向けて相対的に移動させることによって溶融結晶化を連続的に行うとともに、半導体膜のＹ方向のうち、画素用薄膜トランジスタの形成予定領域に相当する領域に対して選択的にラインビームを照射した場合には、無駄な領域に対するレーザ照射時間を削ることができるので、レーザアニール時間を短縮でき、スループットが向上する。
レーザアニール処理をパターニング工程の前に行う場合には、下地保護膜にレーザ光が直接照射されないので、下地保護膜の損傷を防止できる。この場合には、レーザアニール処理のアニールパターンと、パターニング工程で用いるマスクパターンとのアライメントは、半導体膜の色相がラインビームの照射度合いによって異なることを利用して行うことができ、その結果、実際のアニールパターン通りにパターニングを行うことになる。それ故、ＴＦＴ特性のばらつきを抑えることができるとと同時に、チャネル領域だけを結晶化してスループットをさらに向上することも可能となる。
基板の所定位置に光硬化性樹脂を塗布しておき、レーザアニール処理において光硬化性樹脂にもレーザ光を照射し、該光硬化性樹脂を硬化させれば、アライメントパターンを自動的に形成することができるので、特に、レーザアニール処理の後にパターニング工程を行う場合には通常のアライメント機構を用いることもできる。
画素用薄膜トランジスタをチャネル長の方向がＸ方向となるように形成した場合には、チャネル長方向にアニール不足の部分が発生しにくいので、ＴＦＴの電気的特性が安定する。
同一基板にアクティブマトリクス部とともに駆動回路が構成されている場合には、該駆動回路形成領域全体をアニールすることによって、駆動回路においてＴＦＴが整列していなくても、ＴＦＴを構成する半導体膜を漏れなく結晶化できる。
半導体膜のＸ方向のうち画素用薄膜トランジスタの形成領域を選択的に照射するスポット状のビームとする光学系を配置した場合には、Ｘ方向においても無駄な部分にレーザ光を照射することがなく、その分だけ、必要な領域へのレーザ光強度を高くすることができる。
アニール工程において、レーザアニール処理とともに急速加熱処理を行う場合には、それぞれ単独の効果に加えて、予備加熱としての効果や結晶化を促進する効果を得ることができる。
図１８は上述の実施例のアクティブマトリクス基板を適用した液晶表示装置の断面構成を示す。図１８に示すように、アクティブマトリクス基板２は、その表面側に、対向電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極８１を有する入射側のガラス基板８０が適当な間隔をおいて配置され、周囲をシール材８２で封止された間隙内にＴＮ（Twisted Nematic）型液晶８３等が充填されて液晶表示装置として構成されている。なお、パッド領域８５は前記シール材８２の外側に来るようにシール材を設ける位置が設計されている。周辺回路８４の上方は例えば対向基板に設けられるブラックマトリックス等により遮光されるように構成さている。
さらに上述の液晶表示装置を用いた電子機器は、図１９に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
このような構成の電子機器として、図２０に示す液晶プロジェクタ、図２１に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図２２に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
図２０に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。図２１において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
図２１に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
図２２に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図２０に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図２３の場合には回路基板１３０８に搭載できる。
図２２はページャの構成を示すものであるから、液晶表示基板１３０４以外に回路基板１３０８が必要となるが、電気機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図２３に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッサンス、プラズマディスプレー装置にも適用可能である。
産業上の利用可能性
以上のように、本発明の結晶性半導体膜の形成方法、及びそれを用いた薄膜トランジスタや太陽電池などの薄膜半導体装置の製造方法によると、安価なガラス基板の使用が可能である低温プロセスを用いて高性能な薄膜半導体装置を製造することができる。従って本発明をアクティブ・マトリックス液晶表示装置の製造に適用した場合には、大型で高品質な液晶表示装置を容易にかつ安定的に製造する事が出来、太陽電池に利用した場合には変換効率の高い太陽電池が作成される。又、他の電子回路の製造に適用した場合にも高品質な電子回路を容易にかつ安定的に製造することができる。
本発明の薄膜トランジスタ装置は安価でかつ高性能で有るが故、アクティブ・マトリックス液晶表示装置のアクティブマトリクス基板として最適な物と成って居る。特に高い性能を要求されるドライバ内蔵のアクティブマトリクス基板として最適なものとなっている。
本発明の液晶表示装置は安価で且つ高性能で有る為、フルカラーのノートＰＣをはじめ、各種ディスプレイとして最適な物と成って居る。
本発明の電子機器は安価でかつ高性能で有る為、一般に広く受け入れられるであろう。
Claims (13)
- 基板上に複数の走査線と複数のデータ線との交差に対応して形成された複数の画素用トランジスタと、前記複数の画素用トランジスタに電気的に接続された複数の画素電極と、を含むアクティブマトリクス基板の製造方法であって、
前記基板上に半導体膜を形成する工程と、
前記基板に対しレーザー光を前記データ線に沿う方向に相対的に移動させつつ、前記データ線に沿う方向における前記画素電極のピッチと同等のピッチで前記レーザー光を前記半導体膜に照射し前記半導体膜の一部分を溶融結晶化し、前記レーザー光が照射された多結晶の半導体膜と前記レーザー光が照射されなかったアモルファスの半導体膜とを形成する工程と、
前記多結晶の半導体膜と前記アモルファスの半導体膜との色相の違いを判別してアライメントに用い、前記半導体膜をパターニングする工程と、
前記パターニングのあと、前記多結晶の半導体膜をチャネル領域に用いた前記画素用トランジスタを形成する工程と、を有し、
前記レーザー光が１回に照射される領域の前記データ線方向における幅は、前記画素電極の前記データ線方向における幅より狭いことを特徴とするアクティブマトリクス基板の製造方法。 - 基板上に複数の走査線と複数のデータ線との交差に対応して形成された複数の画素用トランジスタと、前記複数の画素用トランジスタに電気的に接続された複数の画素電極と、を含むアクティブマトリクス基板の製造方法であって、
前記基板上に光硬化性樹脂をアライメント用パターンとして形成する工程と、
前記光硬化性樹脂の形成された前記基板上に半導体膜を形成する工程と、
前記基板に対しレーザー光を前記データ線に沿う方向に相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化し、前記レーザー光が照射された多結晶の半導体膜と前記レーザー光が照射されなかったアモルファスの半導体膜とを形成する工程と、
前記光硬化性樹脂をアライメントマークとして利用し前記半導体膜をパターニングする工程と、
前記パターニングのあと、前記多結晶の半導体膜をチャネル領域に用いた前記複数の画素用トランジスタを形成する工程と、を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求の範囲第１または２項に記載のアクティブマトリクス基板の製造方法において、
前記レーザー光が１回に照射される領域の幅は、前記画素用トランジスタの前記チャネル領域におけるチャネル幅と同一であることを特徴とするアクティブマトリクス基板の製造方法。 - 請求の範囲第１乃至３項のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が移動する速度より、前記画素用トランジスタを形成する領域を前記レーザー光が移動する速度のほうが速く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求の範囲第１乃至４項のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域に前記レーザー光が照射される回数のほうが、前記画素用トランジスタを形成する領域に前記レーザー光が照射される回数より多く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求の範囲第１乃至５項のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記レーザー光はライン状のビームを複数のスポット状のビームに集光したものであり、前記レーザー光が１回で照射する領域には複数の前記チャネル領域が含まれていることを特徴とするアクティブマトリクス基板の製造方法。 - 基板上に半導体膜を形成する工程と、
前記基板に対しレーザー光を相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化する工程と、を有し、
前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が移動する速度より、前記基板上の画素用トランジスタを形成する領域を前記レーザー光が移動する速度のほうが速く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有し、前記駆動回路用トランジスタを形成する領域が前記画素用トランジスタを形成する領域より結晶化の度合いが高いことを特徴とするアクティブマトリクス基板の製造方法。 - 基板上に半導体膜を形成する工程と、
前記基板に対しレーザー光を相対的に移動させつつ、前記レーザー光を前記半導体膜に照射し前記半導体膜の少なくとも一部分を溶融結晶化する工程と、を有し、
前記溶融結晶化の工程において、前記基板上の駆動回路用トランジスタを形成する領域を前記レーザー光が照射される回数のほうが、前記基板上の画素用トランジスタを形成する領域を前記レーザー光が照射される回数より多く、前記駆動回路用トランジスタを形成する領域に照射されるレーザー光と前記画素用トランジスタを形成する領域に照射されるレーザー光とが同じレーザー光強度を有し、前記駆動回路用トランジスタを形成する領域が前記画素用トランジスタを形成する領域より結晶化の度合いが高いことを特徴とするアクティブマトリクス基板の製造方法。 - 請求の範囲第６または７項に記載のアクティブマトリクス基板の製造方法において、
前記駆動回路用トランジスタは走査ドライバ用トランジスタであることを特徴とするアクティブマトリクス基板の製造方法。 - 請求の範囲第６乃至９項のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記レーザー光を照射する工程に先立ち、前記基板上に光硬化性樹脂を塗布する工程を有し、前記レーザー光を照射する工程は、アライメントパターンとして用いられるように前記光硬化性樹脂を硬化することを含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求の範囲第１乃至１０項のいずれかに記載のアクティブマトリクス基板の製造方法を用いることを特徴とするエレクトロルミネッセンス装置の製造方法。
- 請求の範囲第１乃至１０項のいずれかに記載のアクティブマトリクス基板の製造方法を用いることを特徴とする表示装置の製造方法。
- 請求の範囲第１乃至１０項のいずれかに記載のアクティブマトリクス基板の製造方法を用いることを特徴とする電子機器の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33974995 | 1995-12-26 | ||
| PCT/JP1996/003809 WO1997023806A1 (en) | 1995-12-26 | 1996-12-26 | Active matrix substrate, production method of active matrix substrate, liquid crystal display device and electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3870420B2 true JP3870420B2 (ja) | 2007-01-17 |
Family
ID=18330452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52193697A Expired - Fee Related JP3870420B2 (ja) | 1995-12-26 | 1996-12-26 | アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6136632A (ja) |
| JP (1) | JP3870420B2 (ja) |
| KR (1) | KR100514417B1 (ja) |
| WO (1) | WO1997023806A1 (ja) |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| JPH1187720A (ja) * | 1997-09-08 | 1999-03-30 | Sanyo Electric Co Ltd | 半導体装置及び液晶表示装置 |
| JPH1184418A (ja) * | 1997-09-08 | 1999-03-26 | Sanyo Electric Co Ltd | 表示装置 |
| US6246524B1 (en) * | 1998-07-13 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device |
| JP4663047B2 (ja) | 1998-07-13 | 2011-03-30 | 株式会社半導体エネルギー研究所 | レーザー照射装置及び半導体装置の作製方法 |
| AU1811300A (en) * | 1998-11-02 | 2000-05-22 | E-Ink Corporation | Broadcast system for display devices made of electronic ink |
| US20070285385A1 (en) * | 1998-11-02 | 2007-12-13 | E Ink Corporation | Broadcast system for electronic ink signs |
| US6506635B1 (en) | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| KR100333276B1 (ko) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치의 ｔｆｔ 및 그 제조방법 |
| JP2001023918A (ja) * | 1999-07-08 | 2001-01-26 | Nec Corp | 半導体薄膜形成装置 |
| JP3491571B2 (ja) * | 1999-07-13 | 2004-01-26 | 日本電気株式会社 | 半導体薄膜の形成方法 |
| JP2001051301A (ja) * | 1999-08-13 | 2001-02-23 | Sony Corp | 液晶表示パネルの製造方法 |
| TW490802B (en) * | 2000-01-07 | 2002-06-11 | Sony Corp | Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor |
| JP2001311965A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| JP4556302B2 (ja) | 2000-07-27 | 2010-10-06 | ソニー株式会社 | 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 |
| JP2002093735A (ja) * | 2000-09-13 | 2002-03-29 | Sony Corp | 半導体装置の製造方法 |
| JP5030345B2 (ja) * | 2000-09-29 | 2012-09-19 | 三洋電機株式会社 | 半導体装置 |
| JP4925528B2 (ja) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
| MXPA02005590A (es) | 2000-10-10 | 2002-09-30 | Univ Columbia | Metodo y aparato para procesar capas de metal delgadas. |
| JP4884586B2 (ja) * | 2000-12-18 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| TW552645B (en) * | 2001-08-03 | 2003-09-11 | Semiconductor Energy Lab | Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device |
| KR100430234B1 (ko) * | 2001-08-13 | 2004-05-04 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광 표시장치의 박막 트랜지스터 형성방법 |
| JP3977038B2 (ja) * | 2001-08-27 | 2007-09-19 | 株式会社半導体エネルギー研究所 | レーザ照射装置およびレーザ照射方法 |
| SG120880A1 (en) * | 2001-08-31 | 2006-04-26 | Semiconductor Energy Lab | Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| US6700096B2 (en) * | 2001-10-30 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment |
| JP3980465B2 (ja) * | 2001-11-09 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7026227B2 (en) * | 2001-11-16 | 2006-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of irradiating a laser beam, and method of fabricating semiconductor devices |
| JP2003224084A (ja) * | 2001-11-22 | 2003-08-08 | Semiconductor Energy Lab Co Ltd | 半導体製造装置 |
| TWI291729B (en) * | 2001-11-22 | 2007-12-21 | Semiconductor Energy Lab | A semiconductor fabricating apparatus |
| US7105048B2 (en) * | 2001-11-30 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| US6979605B2 (en) | 2001-11-30 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light |
| US7133737B2 (en) | 2001-11-30 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
| US7214573B2 (en) | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| EP1329946A3 (en) * | 2001-12-11 | 2005-04-06 | Sel Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including a laser crystallization step |
| JP2003179068A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | 画像表示装置およびその製造方法 |
| TWI310849B (en) * | 2002-02-06 | 2009-06-11 | Au Optronics Corp | Pixel structure |
| US6906343B2 (en) * | 2002-03-26 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| WO2003104879A2 (en) * | 2002-06-01 | 2003-12-18 | Samsung Electronics Co., Ltd. | Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same |
| US7023500B2 (en) * | 2002-06-05 | 2006-04-04 | Hitachi, Ltd. | Display device with active-matrix transistor having silicon film modified by selective laser irradiation |
| KR100480713B1 (ko) * | 2002-07-31 | 2005-04-06 | 엘지전자 주식회사 | 이동통신 시스템의 호 추적 및 감시 방법 |
| JP4873858B2 (ja) | 2002-08-19 | 2012-02-08 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造 |
| CN1757093A (zh) | 2002-08-19 | 2006-04-05 | 纽约市哥伦比亚大学托管会 | 具有多种照射图形的单步半导体处理系统和方法 |
| JP4474108B2 (ja) | 2002-09-02 | 2010-06-02 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法および製造装置 |
| US7259082B2 (en) * | 2002-10-03 | 2007-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7387922B2 (en) * | 2003-01-21 | 2008-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system |
| US7341928B2 (en) | 2003-02-19 | 2008-03-11 | The Trustees Of Columbia University In The City Of New York | System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques |
| US7318866B2 (en) * | 2003-09-16 | 2008-01-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| TWI351713B (en) | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| US7164152B2 (en) | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| TWI359441B (en) * | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| WO2005029546A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| WO2005034193A2 (en) | 2003-09-19 | 2005-04-14 | The Trustees Of Columbia University In The City Ofnew York | Single scan irradiation for crystallization of thin films |
| JP4413569B2 (ja) * | 2003-09-25 | 2010-02-10 | 株式会社 日立ディスプレイズ | 表示パネルの製造方法及び表示パネル |
| TWM265641U (en) * | 2004-06-09 | 2005-05-21 | Rilite Corportation | Double shielded electroluminescent panel |
| US7645337B2 (en) | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| US20070099404A1 (en) * | 2005-10-28 | 2007-05-03 | Sridhar Govindaraju | Implant and anneal amorphization process |
| JP2009518864A (ja) | 2005-12-05 | 2009-05-07 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 膜を加工するためのシステム及び方法並びに薄膜 |
| WO2009039482A1 (en) | 2007-09-21 | 2009-03-26 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| WO2009042784A1 (en) | 2007-09-25 | 2009-04-02 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| CN103354204A (zh) | 2007-11-21 | 2013-10-16 | 纽约市哥伦比亚大学理事会 | 用于制备外延纹理厚膜的系统和方法 |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| WO2009111340A2 (en) | 2008-02-29 | 2009-09-11 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| SG156537A1 (en) * | 2008-04-09 | 2009-11-26 | Toshiba Matsushita Display Tec | Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby |
| CN102232239A (zh) | 2008-11-14 | 2011-11-02 | 纽约市哥伦比亚大学理事会 | 用于薄膜结晶的系统和方法 |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| DE102012002984A1 (de) * | 2012-02-15 | 2013-08-22 | Northrop Grumman Litef Gmbh | Integrierter optischer Schaltkreis und Verfahren zur Strommessung sowie Sensormodul und Messeinrichtung |
| KR20140008127A (ko) | 2012-07-10 | 2014-01-21 | 삼성디스플레이 주식회사 | 레이저 결정화 장치 및 방법 |
| KR20140101612A (ko) | 2013-02-12 | 2014-08-20 | 삼성디스플레이 주식회사 | 결정화 검사장치 및 결정화 검사방법 |
| KR20140114542A (ko) | 2013-03-18 | 2014-09-29 | 삼성디스플레이 주식회사 | 레이저빔 어닐링 장치 및 그 제어방법 |
| KR20140117020A (ko) | 2013-03-25 | 2014-10-07 | 삼성디스플레이 주식회사 | 레이저 어닐링 장치, 레이저 어닐링 방법 및 이 방법을 이용해 제조된 디스플레이 장치 |
| CN103681776B (zh) * | 2013-12-24 | 2017-11-07 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 |
| KR102250044B1 (ko) | 2014-07-04 | 2021-05-11 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판 제조방법, 디스플레이 장치 제조방법, 박막트랜지스터 기판 및 디스플레이 장치 |
| JP6623078B2 (ja) * | 2016-02-23 | 2019-12-18 | 株式会社ブイ・テクノロジー | レーザアニール方法及びレーザアニール装置 |
| KR20230107411A (ko) * | 2016-10-07 | 2023-07-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 유리 기판의 세정 방법, 반도체 장치의 제작 방법,및 유리 기판 |
| KR20210022215A (ko) | 2019-08-19 | 2021-03-03 | 삼성디스플레이 주식회사 | 레이저 어닐 장치 및 레이저 어닐 장치를 이용한 박막 결정화 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4268950A (en) * | 1978-06-05 | 1981-05-26 | Texas Instruments Incorporated | Post-metal ion implant programmable MOS read only memory |
| JPS56108231A (en) * | 1980-02-01 | 1981-08-27 | Ushio Inc | Annealing method of semiconductor wafer |
| US4330363A (en) * | 1980-08-28 | 1982-05-18 | Xerox Corporation | Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas |
| US4439245A (en) * | 1982-01-25 | 1984-03-27 | Rca Corporation | Electromagnetic radiation annealing of semiconductor material |
| JP3033120B2 (ja) * | 1990-04-02 | 2000-04-17 | セイコーエプソン株式会社 | 半導体薄膜の製造方法 |
| KR100318021B1 (ko) * | 1992-03-30 | 2002-04-06 | 이데이 노부유끼 | 액티브매트릭스어레이기판의 검사방법 및 검사장치 |
| JP3165304B2 (ja) * | 1992-12-04 | 2001-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法及び半導体処理装置 |
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| US5529951A (en) * | 1993-11-02 | 1996-06-25 | Sony Corporation | Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation |
| US5854803A (en) * | 1995-01-12 | 1998-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Laser illumination system |
| JP3587900B2 (ja) * | 1995-02-02 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
| JP3029787B2 (ja) * | 1995-08-21 | 2000-04-04 | 松下電器産業株式会社 | レーザアニール方法および液晶表示装置の製造方法 |
| JP3348334B2 (ja) * | 1995-09-19 | 2002-11-20 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| KR0153823B1 (ko) * | 1995-10-17 | 1998-12-01 | 구자홍 | 반도체 소자 제조 방법 |
-
1996
- 1996-12-26 JP JP52193697A patent/JP3870420B2/ja not_active Expired - Fee Related
- 1996-12-26 WO PCT/JP1996/003809 patent/WO1997023806A1/ja not_active Application Discontinuation
- 1996-12-26 US US08/894,621 patent/US6136632A/en not_active Expired - Fee Related
- 1996-12-26 KR KR1019970704656A patent/KR100514417B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980701267A (ko) | 1998-05-15 |
| WO1997023806A1 (en) | 1997-07-03 |
| US6136632A (en) | 2000-10-24 |
| KR100514417B1 (ko) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3870420B2 (ja) | アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法 | |
| US6872910B2 (en) | Laser irradiation apparatus and method of fabricating a semiconductor device | |
| US7192852B2 (en) | Method for fabricating image display device | |
| US7362784B2 (en) | Laser irradiation method, laser irradiation apparatus, and semiconductor device | |
| JP4588153B2 (ja) | レーザー照射装置 | |
| KR100863919B1 (ko) | 빔 처리 방법, 레이저 조사 장치, 및 반도체 디바이스제조 방법 | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| US6429059B2 (en) | Semiconductor device and method for producing it | |
| US6376860B1 (en) | Semiconductor device | |
| US20010015441A1 (en) | Semiconductor device and a method of manufacturing the same | |
| KR20000077040A (ko) | 반도체 박막을 결정화하는 방법 및 레이저 조사 시스템 | |
| US6451636B1 (en) | Semiconductor device and display device having laser-annealed semiconductor element | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| JP4646368B2 (ja) | 液晶表示装置の作製方法 | |
| JP2000306834A (ja) | レーザ照射方法およびレーザ照射装置および半導体装置 | |
| JP3477969B2 (ja) | アクティブマトリクス基板の製造方法及び液晶表示装置 | |
| JP2001044133A (ja) | レーザ照射方法及び半導体装置の製造方法 | |
| JP4827305B2 (ja) | 半導体装置の作製方法 | |
| JP3346145B2 (ja) | 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置 | |
| JP2002289524A (ja) | レーザ照射装置およびレーザアニール方法並びに半導体装置の作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP2000243974A (ja) | 半導体装置およびその作製方法 | |
| JPH10268341A (ja) | アクティブマトリクス基板およびその製造方法、並びに液晶表示装置 | |
| JP2000208416A (ja) | 半導体薄膜結晶化方法及びレ―ザ照射装置 | |
| JP2003158089A (ja) | レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |