KR19980701267A - 액티브 매트릭스 기판, 액티브 매트릭스 기판 제조 방법, 액정 표시 장치 및 전자 기기(active matrix substrate, method of producing an active matrix substrate, liquid crystal deisplay device, and elecronic equipment) - Google Patents

액티브 매트릭스 기판, 액티브 매트릭스 기판 제조 방법, 액정 표시 장치 및 전자 기기(active matrix substrate, method of producing an active matrix substrate, liquid crystal deisplay device, and elecronic equipment) Download PDF

Info

Publication number
KR19980701267A
KR19980701267A KR1019970704656A KR19970704656A KR19980701267A KR 19980701267 A KR19980701267 A KR 19980701267A KR 1019970704656 A KR1019970704656 A KR 1019970704656A KR 19970704656 A KR19970704656 A KR 19970704656A KR 19980701267 A KR19980701267 A KR 19980701267A
Authority
KR
South Korea
Prior art keywords
active matrix
laser
substrate
region
semiconductor film
Prior art date
Application number
KR1019970704656A
Other languages
English (en)
Other versions
KR100514417B1 (ko
Inventor
세이이치로 히가시
Original Assignee
야스카와 히데아키
세코 에푸손(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세코 에푸손(주) filed Critical 야스카와 히데아키
Publication of KR19980701267A publication Critical patent/KR19980701267A/ko
Application granted granted Critical
Publication of KR100514417B1 publication Critical patent/KR100514417B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판(20)의 표면에 형성된 부정형 실리콘막(30)에 대한 레이저 어닐링 처리에서는 레이저광의 조사 영역 L4가 X방향으로 길게, 또한 Y방향의 레이저광 강도 프로파일에 있어서의 반값폭이 Y방향에 있어서의 화소 피치보다도 좁은 라인 빔 L0을 실리콘막(30)에 조사한다. 여기에서, 라인 빔 L0의 위치를 고정해 두고, 기판(20)을 스테이지에 의해서 Y방향을 향해 이동시킬 때, 라인 빔 L0이 액티브 매트릭스부 중 TET(10)의 형성 영역 A1을 조사하고 있을 때에는 이동 속도를 낮추고, 그밖의 불필요한 부분을 조사하고 있을 때에는 이동 속도를 올린다. 여기에서, 데이터 드라이버부(7)의 형성 예정 영역 A2을 조사했을 때에는 TFT(10)가 복잡하게 배치되어 있기 때문에, 이 영역 전체를 레이저 어닐링한다.

Description

액티브 매트릭스 기판, 액티브 매트릭스 기판 제조 방법, 액정 표시 장치 및 전자 기기
다결정 실리콘 등의 반도체막은 박막 트랜지스터(이하 본원 명세서내에서는 TFT라고 칭한다)나 태양 전지에 넓게 이용되고 있다. 이들 반도체 장치의 성능은 전적으로 그 반도체 장치의 능동부를 구성하는 반도체막의 좋고 나쁨에 달려있다.
말할 것도 없이 고품질의 반도체막을 얻게되면, 그것에 따른 고성능의 반도체 장치를 얻을 수 있게 된다. 예를들면 액정 표시 장치 등에 사용되고 있는 다결정 실리콘 박막 트랜지스터(poly-Si TFT)막의 질이 우수한 만큼 고속 스위칭 동작하는 양호한 TFT를 얻게 된다. 또한 광의 흡수 효율에 큰 차가 없으면 결정화율이 높은 반도체막을 사용한 태양 전지만큼 높은 에너지 변화 효율을 얻게 된다. 이와 같이 고품질의 결정성 반도체막은 많은 산업 분야에 걸쳐서 강하게 요구되고 있다.
그런데도 이와같은 고품질 반도체막의 형성은 일반적으로 상당히 곤란하며, 더우기 큰 제약하에 있다. TFT의 분야에서는 공정 최고 온도가 1000℃ 정도의 고온 프로세스로 트랜지스터를 작성함으로써 이동도가 비교적 높은 다결정 실리콘막을 형성하고 있다. 이 때문에 반도체막이나 반도체 장치를 작성할 수 있는 기판에 대하여는 기판의 고온의 열공정에 견딜 수 있는 내열을 갖는 제약이 생긴다. 이렇게 해서 현재의 poly-Si TFT는 모두 고가로 작은 석영 유리 기판상에 작성되어 있다, 같은 이류로 태양 전지에는 통상 비정질 실리콘(a-Si)이 사용되고 있다.
액정 표시 장치의 액티브 매트릭스 기판에서 기판에 저가격의 유리 기판을 사용할 수 있도록 저온 프로세스에 의해서 박막 트랜지스터(이하, TFT라고 한다)를 제조하는 것이 요망되고 있다. 여기에서, TFT의 채널 영역 등을 형성하는데 필요한 실리콘막 중, 비정질 실리콘막에 관해서는 저온 프로세스에 의해서 막형성 가능 한 것이, TFT의 이동도가 낮다고 하는 결점이 있다.
그리하여, 유리 기판상에 형성된 비정질 실리콘막에 대하여, 기판을 이동시키면서 레이저를 조사하는 레이저 결정화 처리를 행하여, 비정질 실리콘막을 용융결정화함으로써, 이동도가 높은 폴리실리콘 TFT를 형성하는 방법이 제출되어 있다. 일반적으로는 펄스 레이저를 중합하면서 기판을 레이저광에 대하여 상대적으로 이동시킴으로써 대면적의 폴리실리콘막을 제작하는 방법이 제안되어 있다. 이것에 의해서 TET의 이동도를 비정질 실리콘인 경우와 비교하여 1자릿수 이상 향상시키는 것이 가능하게 된다.
그러나, 종래와 같이 기판을 이동하면서 레이저 조사하는 레이저 결정화법에서는 레이저 발진의 필스간의 불균형이나 , 레이저 조사영역의 겹침 부분이 원인으로 폴리실리콘막에 불균일성이 생긴다고 하는 문제가 있다. 또한, 동일한 곳에 적어도 10회 이상 레이저 조사를 행하지 않으면 양질의 폴리실리콘막을 제작할 수 없고, 이 때문에 스루풋의 향상을 도모할 수 없다고 하는 문제점이 있다.
이상의 문제점을 감안하여, 본 발명의 과제는 기판상에 형성된 반도체막에 대한 레이저 결정화를 균일하고 또한 높은 스루풋으로 행할 수 있는 액티브 매트릭스 기판 및 그 제조 방법을 제공하는 것에 있다.
본 발명은 액티브 매트릭스형 액정 디스플레이 등에 적응되는 액티브 매트릭기판 및 그 제조 방법에 관한 것이다. 또한 본 발명은 이들을 적응한 액정 표시 장치 및 전자 기기에 관한 것이다. 더욱 상세하게는 기판 표면에 반도체막을 용융 결정화 하기 위한 어닐링 기술에 관한 것이다.
도 1A는 본 발명의 실시예에 따른 액정 표시 장치의 액티브 매트릭스 기판을 모식적으로 도시한 설명도.
도 1B는 그 구동회로에 사용한 CMOS 회로의 설명도.
도 2는 액티브 매트릭스 기판상의 화소 영역을 확대하여 도시한 평면도.
도 3A는 도 2의 I-1선에 있어서의 단면도.
도 3B는 도 2의 II-II 노선에 있어서의 단면도.
도 4A 내지 도 4E는 본 발명의 실시예 1에 있어서, 도 2의 I-I 노선에 있어서의 단면에 대응하는 TFT의 공정 단면도.
도 5A 내지 도 5F는 본 발명의 실시예 1에 있어서, 도 2의 II-II 노선에 있어서의 단면에 대응하는 TFT의 공정단면도.
도 6은 본 발명의 설시예 1에 있어서, 실리콘막 중, 레이저 어닐링할 필요가 있는 부분을 모식적으로 도시한 설명도.
도 7A는 본 발명의 실시예 1에 있어서, 어닐링 공정으로 레이저광을 조사하는 상태를 모식적으로 도시한 설명도.
도 7B는 그 레이저광의 Y방향에 있어서의 강도 프로파일.
도 7C은 다른 레이저광의 Y방향에 있어서의 강도 프로파일.
도 8A는 본 발명의 실시예 1에 있어서, 어닐링 공정에서 레이저광이 선택적으로 조사되는 모양을 모식적으로 도시한 실명도.
도 8B는 그 때의 기판의 이동속도를 도시한 설명도.
도 9는 본 발명의 실시예 1에 있어서, 어닐링 공정 후에 패터닝을 행한 상태를 모식적으로 도시한 실명도.
도 10A 내지 도 10E는 본 발명의 실시예 2에 있어서, 도 2의 I-I 노선에 있어서의 단면에 대응하는 TFT의 공정 단면도.
도 11A 내지 도 11F는 본 발명의 실시예 2에 있어서, 도 2의 l1-II 노선에 있어서의 단면에 대응하는 TFT의 공정 단면도.
도 12는 본 발명의 실시예 2에 있어서, 어닐링 공정에서 레이저광을 조사하는 상태를 모식적으로 도시한 실명도.
도 13A는 본 발명의 실시예 2에 있어서, 어닐링 공정에서 레이저광이 선택적으로 조사되는 모양을 모식적으로 도시한 설명도.
도 13B는 그 때의 기판의 이동 속도를 도시한 설명도.
도 14는 본 발명의 실시예 3에 있어서, 어닐링 공정에서 레이저광이 선택적으로 조사되는 상태를 모식적으로 도시한 설명도.
도 15는 본 발명의 실시예 4에 있어서, 어닐링 공정에서 레이저광의 조사를 이용하여 얼라인먼트 패턴을 형성하는 모양을 도시한 설명도.
도 16은 본 발명의 실시예 5에 있어서, 기초 보호막에 형성된 얼라인먼트 마크를 도시한 설명도.
도 17A 내지 도 17C는 본 발명의 실시예 6에 있어서, 레이저광의 조사 영역과, 급속 가열 처리용 아크 램프로부터의 조사 영역과의 위치 관계를 도시한 설명도.
도 18은 본 실시예의 액티브 매트릭스 기판을 적용한 액정 표시 장치의 단면 구조를 도시한 도면.
도 19는 본 실시예를 적용한 액정 표시 장치에 의한 전자 기기의 구성을 도시한 도면.
도 20은 상기 액정 표시 장치를 사용한 액정 프로젝터의 구성을 도시한 도면.
도 21은 상기 액정 표시 장치를 사용한 퍼스덜 컴퓨터의 구성을 도시한 도면.
도 22는 상기 액정 표시 장치를 사용한 페이저의 구성을 도시한 도면.
도 23은 상기 액정 표시 장치를 사용하여 TCP를 접속한 전자기기를 도시한 도면.
상기의 과제를 해결하기 위해서, 본 발명에서는 기판면 상의 방향에서 서로 교차하는 방향으로 연장되는 복수의 주사선 및 복수의 데이터선과, 해당 데이터선 및 상기 주사선에 의해서 구획된 복수의 화소 영역의 각각에 대응하여 힝성된 화소전극 및 화소용 박막 트랜지스터를 갖는 액티브 매트릭스 기판의 제조 방법에 있어서, 상기 화소용 박막 트랜지스터가 대략 동일선 상에 나열된 방향을 X방향으로 하고, 그것에 교차하는 방향을 Y방향으로 했을 때, 상기 기판의 표면에 상기 화소용 박막 트랜지스터를 형성하기 위한 반도체막을 형성한 이후, 해당 반도체막을 용융결정화하기 위한 어닐링 공정에서는 레이저광의 조사 영역이 X방향으로 길게, 또한, Y방향의 레이저광 강도 프로파일에 있어서의 절반값폭이 Y방향에 있어서의 화소 피치보다도 좁은 라인 빔을 상기 반도체막에 조사하는 레이저 어닐링 처리를 행하는 것을 특징으로 한다.
레이저 결정화 폴리실리콘막의 불균일성은 레이저 조사시의 기판의 이송 피치에 대응한 주기로 생긴다. 즉, 조사 레이저의 스캔 방향의 빔폭이 화소 피치보다 좁으면, 이것을 중합시키면서 스캔 조사하는 것으로써 적어도 불균일성의 주기가 화소 피치보다 커지지 않는다. 이 결과, 폴리실리콘막의 불균일성을 대폭 감소할 수 있다.
본 발명에 있어서, 상기 레이저 어닐링 처리로서는 상기 기판과 상기 라인 빔을 Y방향을 향해 상대적으로 이동시킴에 따라 상기 반도체막의 용융 결정화를 연속적으로 행함과 동시에, 해당 반도체막의 Y방향 중, 상기 화소용 박막 트랜지스터의 형성 예정 영역에 상당하는 영역에 대하여 선택적으로 상기 라인 빔을 조사하는것이 바람직하다. 이와 같이 구성하면, 쓸모없는 영역에 대한 레이저 조사 시간을 절감할 수 있기 때문에, 균일성을 확보하면서 레이저 어닐링 시간을 단축할 수 있어, 스루풋이 향상된다.
본 발명에 있어서, 상기 레이저 어닐링 처리로서는 상기 기판과 상기 라인 빔을 Y방향을 향해 상대적으로 이동시킴으로써 상기 반도체막의 용융 결정화를 연속적으로 행함과 동시에, 상기 반도체막의 Y방향 중, 상기 화소용 박막 트랜지스터의 형성 예정 영역에 상당하는 영역에 대하여 선택적으로 또한, 반복하여 상기 라인 빔을 조사하는 것이 바람직하다.
본 발명에 있어서, 상기 레이저 어닐링 처리는 상기 반도체막을 패터닝하는 패터닝 공정 전에 행하는 것이 바람직하다. 기판의 표면에 기초 보호막을 형성한 경우에, 레이저 어닐링 처리에 의해서 기초 보호막을 손상하지 않기 때문이다.
상기의 경우에는 상기 반도체막에 대한 상기 레이저 어닐링 처리의 어닐링 패턴과, 상기 패터닝 공정에서 사용하는 마스터 패턴과의 얼라인먼트는 상기 레이저 어닐링 처리 후의 상기 반도체막의 색상이 라인 빔의 조사 정도에 따라 다른 것을 이용하여 행하는 것이 바람직하다. 이와 같이 구성하면, 실제의 어닐링 패턴에 대하여 직접, 마스크의 얼라인먼트를 행하게 되기 때문에, TFT 특성의 불균일을 억제하는 것이 가능함과 동시에, 채널 영역만을 결정화하여 스루풋을 더욱 향상하는 것도 가능하게 된다.
여기에서, 상기 반도체막에 대한 상기 레이저 어닐링 처리의 어닐링 패턴과, 상기 패터닝 공정에서 사용하는 마스터 패턴과의 얼라인먼트는 상기 반도체막의 하층측에 형성한 기초 보호막에 장착된 얼라인먼트 마크를 이용하여 행하는 것도 가능하다.
본 발명에 있어서, 상기 레이저 어닐링 처리는 상기 반도체막을 패터닝하는 상기 패터닝 공정 후에 행하는 것도 있다.
본 발명에 있어서, 상기 레이저 어닐링 처리에 앞서서, 상기 기판의 소정 위치에 광경화성 수지를 도포해 두고, 상기 레이저 어닐닝 처리에 있어서 상기 광경화성 수지에도 레이저광을 조사하여, 해당 광경화성 수지를 경화시킴으로써, 이후에 사용하는 마스크와 상기 기판과의 위치 맞춤에 사용하는 얼라인먼트 패턴을 형성하는 것이 바람직하다.
본 발명에서는 상기 화소용 박막 트랜지스터는 채널 길이의 방향이 X방향이 되도록 형성하는 것이 바람직하다. 이와 같이 구성하면, 채널 길이 방향에 어닐링 부족의 부분이 발생하기 어렵기 때문에, TFT의 전기적 특성이 안정된다. 또한, 레이저 어닐링 공정 후에 패터닝 공정을 행하는 경우에, 패터닝 공정에서는 채널 길이방향에 있어서의 얼라인먼트 정밀도를 느슨하게 할 수 있다고 하는 이점이 있다.
본 발명에 있어서, 상기 기판상에는 상기 화소 영역이 형성되어 있는 액티브 매트릭스부의 Y방향측에, 구동 회로용 박막 트랜지스터를 구비하는 구동 회로가 구성되어 있는 경우에는 상기 레이저 어닐링 처리로서는 해당 구동 회로 형성 예정 영역 전체를 어닐링하는 것이 바람직하다. 이와 같이 구성하면, 구동 회로에서 TFT가 정렬되지 않아도, TFT를 구성하는 반도체막을 빠짐 없이 결정화할 수 있다.
상기 경우에, 상기 레이저 어닐링 처리로서는 상기 기판과 상기 라인 빔을 Y방향을 향해 상대적으로 이동시켰을 때의 이동 속도를 바꿈으로써 상기 반도체막의 소정 영역을 선택적으로 어닐링하는 것이 바람직하다.
특히, 상기 레이저 어닐링 처리로서는 상기 기판과 상기 라인 빔을 Y방향을 향해 상대적으로 이동시켰을 때의 이동 속도를, 상기 라인 빔이 상기 구동 회로 형성 예정 영역을 조사했을 때에는 해당 라인 빔이 상기 화소용 박막 트랜지스터의 형성 예정 영역을 조사할 때보다 낮게 하는 것이 바람직하다.
이와 같이 구성하면, 스루풋을 높이면서, 구동 회로를 구성하는 TFT의 이동도를 높일 수 있다.
본 발명에 있어서, 상기 레이저광의 조사 경로의 중도 위치에, 상기 라인 빔을 상기 반도체막의 X방향 중 상기 화소용 박막 트랜지스터의 형성 예정 영역올 선택적으로 조사하는 스폿 형상의 빔으로 하는 광학계를 배치한 상태로 상기 레이저 어닐링 처리를 행하는 것이 바람직하다. 이와 같이 구성하면, 반도체막의 X방향 중 화소용 박막 트랜지스터의 형성 영역을 선택적으로 조사하는 스폿 형상의 빔으로 하는 광학계를 배치한 경우에는 X방향에 있어서도 쓸모 없는 부분에 레이저광을 조사하지 않아서, 그 만큼, 필요한 영역에의 레이저 광 강도를 높게 할 수 있다.
본 발명에 있어서, 상기 어닐링 공정에서는 상기 반도체막에 대하여 상기 레이저 어닐링 처리를 행한 이후, 해당 반도체막에 대하여 급속 가열처리를 행하는 것이 바람직하다. 그것과는 반대로, 상기 어닐링 공정에서는 상기 반도체막에 대하여 급속 가열 처리를 행한 후에 해당 반도체막에 대하여 상기 레이저 어닐링 처리를 행하는 것도 있다.
상기의 경우에는 상기 레이저 어닐링 처리를 행하기 위한 레이저광올 조사하고 있는 상기 기판에 급속 가열 처리를 행하기 위한 광빔도 동시에 조사하는 것이바람직하다.
본 발명에 있어서, 상기 어닐링 긍정에서는 상기 레이저 어닐링 처리를 행하기 위한 레이저광을 조사하고 있는 영역을 포함한 영역에 대하여, 급속 가열 처리를 행하기 위한 광빔도 동시에 조사하는 것이 바람직하다.
도면을 참조하여, 본 발명의 실시예를 설명한다.
(액티브 매트릭스 기판의 구성)
도 1A는 액정 표시 장치의 액티브 매트릭스 기판의 구성을 모식적으로 도시한 설명도이다.
이 도면에 있어서, 액정 표시 장치(1)는 그 액티브 매트릭스 기판(2)상에, 데이터선(3) 및 주사선(4)에 구획 형성된 화소 영역(5)을 구비하고, 거기에는 화소용 TFT(10)를 통해 화상 신호가 입력되는 액정셀의 액정 용량(6)이 구성되어 있다.
이하의 설명에서는 액티브 매트릭스 기판(2)상에서 서로 교차하는 방향을 X방향 및 Y방향으로 하고, 그 중, x방향에 주사선(4)이 연장되고, y방향에 데이터선(3)이 연장되어 있는 것으로 한다. 또한, 본 발명에 있어서의 X방향은 여기에서 말하는 x방향(주사선(4)이 연장되는 방향)에 한정되지 않고, 또한, 본원 발명에 있어서의 Y방향은 여기에서 말하는 y방향(데이터선(3)이 연장되는 방향)에 한정되는 것이 아니다. 본원 발명에 있어서의 X방향이, 데이터선(3)이 연장되는 방향을 의미하며, 본원 발명에 있어서의 Y방향이, 주사선(4)이 연장되는 방향을 의미하는 것도 있다.
데이터선(3)에 대하여는 시프트 레지스터(71), 레벨 시프터(72), 비디오 라인(73), 아날로그 스위치(74)를 구비한 데이터 드라이버부(7)가 구성되고, 주사선(4)에 대하여는 시프트 레지스터(81) 및 레벨 시프터(82)를 구비한 주사 드라이버부(8)가 구성되어 있다. 또한, 화소 영역에는 전단의 주사선 사이에 유지 용량(51)이 형성되는 것도 있다.
데이터선(3), 주사선(4), 화소 영역(5), 및 TFT(10)로 이루어진 액티브 매트릭스부(9)에서는 TFT(10)가 X방향 및 Y방향으로 정렬되어 있지만, 데이터 드라이버부(7)에서는 도 1B에 2단의 인버터를 도시한 바와 같이, N형의 TFT n1, n2와, P형의 TFT p1, p2로 구성된 CMOS 회로 등이 고밀도로 형성되기 때문에, 거기에 형성되는 TFT n1, n2이나 P형의 TFT p1, p2는 X방향 및 Y방향으로 정렬되어 있는 것으로 제한되지 않는다. 단지, 액티브 매트릭스부(9)의 TFT(10)와, 데이터 드라이버부(7)의 TFT n1, n2이나 P형의 TFT p1, p2는 기본적인 구조가 동일하고, 같은 공정내에서 제조된다.
액티브 매트릭스 기판(2)에서는 액티브 매트릭스부(9)만이 기판상에 구성된 것, 액티브 매트릭스부(9)와 같은 기판상에 데이터 드라이버부(7)가 구성된 것, 액티브 매트릭스부(9)와 같은 기판상에 주사 드라이버부(8)가 구성된 것, 액티브 매트릭스부(9)와 같은 기판상에 데이터 드라이버부(7) 및 주사 드라이버부(8)의 쌍방이 구성된 것이 있다. 또한, 드라이버 내장형 액티브 매트릭스 기판(2)이라도, 데이터 드라이버부(7)에 포함된 시프트 레지스터(71), 레벨 시프터(72), 비디오 라인(73), 아날로크 스위치(74) 등의 전부가 액티브 매트릭스 기판(2)상에 구성된 완전드라이버 내장 유형과, 그들의 일부가 액티브 매트릭스 기판(2)상에 구성된 부분드라이버 내장 유형이 있다. 또한, 액티브 매트릭스 기판(2)으로서, 기판상에 데이터 드라이버부(7) 또는 주사 드라이버부(8)의 전부가 구성된 것, 혹은 그 일부만이 구성된 것이 있다. 본 발명은 어느쪽의 형식에도 적용할 수 있다. 이하의 설명에서는 액티브 매트릭스부(9)에 대하여, Y방향측에 데이터 드라이버부(7)가 구성된 액티브 매트릭스 기판(2)을 예로 설명한다. 또한, 도 1A에서는 액티브 매트릭스부(9)에 대한 Y방향 중, 한쪽의 측에만 데이터 드라아버부(7)가 도시되어 있지만, 액티브 매트릭스부(9)에 대한 Y방향의 양방의 측에 데이터 드라이버부(7)가 구성되는 경우가 대부분이다. 그리하여, 이하의 설명에서는 액티브 매트릭스부(9)에 대한 Y방향의 양측에 데이터 드라이버부(7)가 구성된 것으로서 설명한다.
도 2는 액티브 매트릭스 기판의 화소 영역의 1개를 확대하여 도시한 평면도, 도 3A는 도 2의 I-I 노선에 있어서의 단면도, 도 3B는 도 2의 II-II 노선에 있어서의 단면도이다. 또한, 데이터 드라이버부에 있어서의 TFT도 기본적으로는 동일한 구조를 갖기 때문에, 그 도시를 생략한다.
이들의 도면에 있어서, 어느쪽의 화소 영역(5)이라도, TFT(10)는 유리 기판(2) 0상에 있어서, 데이터선(3)에 대하여 층간 절연막(16)의 컨택트흘(17)을 통해 전기적 접속되는 소스 영역(11), 화소 전극(19)에 대하여 층간 절연막(16)의 컨택트홀(18)을 통해 전기적 접속되는 드레인 영역(12), 드레인 영역(12)과 소스 영역(11) 사이에 채널을 형성하기 위한 채널 영역(13), 및 채널 영역(13)에 대하여 게이트 절연막(14)을 통해 대기하는 게이트 전극(15)으로 구성되어 있다. 이 게이트전극(15)은 주사선(4)의 알부로서 구성되어 있다. 또한, 유리 기판(20)의 표면측에는 실리콘 질화막이나 실리콘 산화막 등으로 이루어진 기초 보호막(21)이 형성되어 있다.
TFT(10)는 각 화소 영역(5)사이에서 동일한 위치에 형성되어 있는 경우, 인접하는 화소 영역(5)사이에서 대칭인 위치에 형성되어 있는 경우 등등이 있지만, X방향 및 Y방향 중의 한방향에서는 TFT(10)가 정렬되어 있는 경우가 대부분이다. 이러한 정렬되어 있는 구조를 이용하여, 본 예에서는 이하의 제조 방법을 사용하고있다.
(TFT의 제조 방법)
도면을 참조하여, 본 발명의 실시예 1에 따른 TFT의 제조 방법을 설명한다.
본 예에서는 기판으로서, 235mm 각의 무알칼리 유리판을 사용하여 이하의 각공정을 행한다.
도 4는 도 2의 I-I 노선에 있어서의 단면에 대응하는 TFT의 공정 단면도이고, 도 5는 도 2의 II-II 선에 있어서의 단면에 대응하는 TFT의 공정 단면도이다.
또한, 데이터 드라이버부에 있어서의 TFT도 기본적으로는 같은 공정내에서 제조되기 때문에, 그 설명을 생략한다.
(기초 보호막 형성 공정)
도 4A, 도 5A에 있어서, 우선, 기초 보호막(21)으로서 실리콘 산화막을 사용하는 경우, ECR-PECVD법에 의해 250℃ 내지 300℃의 온도 조건하에서, 기판(20)의 표면에 기초 보호막(21)으로 되는 막두꼐가 500 내지 2000 옹스트롬의 실리콘 산화막을 형성한다. 실리콘 산화막은 APCVD법으로도 형성할 수 있고, 이 경우에는 기판(20)의 온도를 250℃ 내지 450℃까지의 범위로 설정한 상태에서, 모노시란(SiH4) 및 산소를 원료 가스로서 실리콘 산화막을 형성한다.
(반도체막 퇴적 공정)
다음에, 기초 보호막(21)의 표면에 불순물이 도프되지 않은 진성의 실리콘막(30)(반도체막)을 200 내지 1000 옹스트롬 정도 퇴적한다. 실리콘막(30)의 형성에 있어서는 LPCVD법, PECVD법 혹은 스팩터법을 이용해도 되고, 이들의 방법에 의하면, 그 성막 온도를 실온으로부터 500℃ 정도까지의 범위로 설정할 수 있다.
(어닐링 공정)
다음에, 도 4B, 도 5B, 도 5C에 도시된 바와 같이, 비정질의 실리콘막(30)에 레이저광을 조사하여 실리콘막(30)을 다결정 실리콘으로 개질한다. 조사 레이저로서는 엑시머 레이저가 양호하게 사용된다. 본 예에서는 크세논·클로라이드(XeC1)의 엑시머·레이저(파장이 308nm)을 조사한다(레이저 어닐링 처리/ 어닐링 공정). 이 공정에서, 레이저 조사는 기판(20)을 실온으로부터 500℃까지의 임의의 온도로 가열한 상태로, 진공 또는 불활성 가스, 산소 분위기 등에서 행한다.
이 어닐링 공정을 행하기 전의 상태(도 4A, 도 5A에 도시된 상태)는 도 6에 도시된 바와 같이, 유리 기판(20)의 전면에 기초 보호막(21) 및 실리콘막(30)이 형성되어 있지만, 실리콘막(30) 중, 액티브 매트릭스부(9)에 있어서 TFT(10)의 소스영역(11), 드레인 영역(12) 및 채널 영역(13)이 되어야 되는 부분은 도 6에 점선(L1)으로 나타내는 부분만이고, 데이터 드라이버부(7)에 있어서 TFT(10)의 소스 영역(11), 드레인 영역(12), 및 채널 영역(13)이 되어야 되는 부분은 도 6에 점선(L2)으로 나타내는 부분만이다.
그리하여, 본 예에서는 액티브 매트릭스부(9)에 관하여는 실리콘막(30)의 Y방향 중, TFT(10)의 형성 예정 영역(A1)에 상당하는 영역에 대하여 선택적으로 레이저광을 조사하고, TFT(10)의 형성 예정 영역(A1)사이의 영역(B2)에는 레이저광을적극적으로는 조사하지 않는다.
또한, 기판(20)상에 있어서의 액티브 매트릭스부(9)의 Y방향의 측에는 마찬가지로 TFT(10)를 구비하는 데이터 드라이버부(7)가 구성된 것으로 되어 있지만, 이 데이터 드라이버부(7)에서는 좁은 영역내에 다수의 TFT(10)를 배치한다고 하는 관점에서, 액티브 매트릭스 영역(9)과 달리, TFT(10)의 형성 예정 영역은 점선(L2)으로 나타낸 바와 같이, X방향에 있어서, 통상, 단순한 직선 배열만이 아니다. 따라서, 데이터 드라이버부(7)에 대하여는 TFT(10)의 형성 예정 영역에 대하여 선택적으로 레이저광을 조사할 수 없기 때문에, 데이터 드라이버부(7)에 대하여는 그전영역(A2)에 대하여 레이저광을 조사한다. 또한, 액티브 매트릭스부(9)와 데이터드라이버부(7) 사이의 영역(B2)에도, 레이저광을 적극적으로는 조사하지 않는다.
또한, 본 예에서는 도 7A에 도시된 바와 같이, 레이저광의 조사 영역(L4)이 X방향으로 길게, 또한, Y방향의 레이저광 강도 프로파일에 있어서의 반값 폭이 Y방향에 있어서의 화소 피치보다도 좁은 라인 빔(L0)(예를들면, 레이저 펄스의 반복주파수가 100 내지 1000Hz, 바람직하게는 200Hz의 라인 빔)을 실리콘막(30)에 조사한다. 즉, 도 7B에 도시된 바와 같이, 실리콘막(30)상에 있어서의 라인 빔의 조사영역(L4)에 있어서, 그 Y방향에 있어서의 위치를 횡축으로 하고, 레이저광의 강도를 세로축으로서 나타낸 레이저광 강도 프로파일에 있어서, 반값폭(L21)(피크값 H에 대하여 1/2의 강도에 상당하는 영역에서의 폭)이 Y방향에 있어서의 화소 피치(PY)보다도 좁은 라인 빔을 사용하고 있다. 레이저 광원의 출력에는 한계가 있으므로 이 빔을 어멓게 정형하면 가장 효율적으로 게다가 균일한 폴리실리콘막을 형성할 수 있는가 하는 것이 중요하다. 그리하여 본 발명에서는 레이저의 Y방향의 폭을 대단히 좁게 하면서 X방향의 길이를 대단히 길게 함으로써 스루풋을 확보하면서 균일성의 향상을 도모하고 있다. 레이저 결정화 실리콘막의 결정성의 공간 분포는 이 라인 빔(L0)의 레아저광 강도 프로파일과, 중합율에 의존한다. 종래와 같이 레이저광의 반값폭(L21)이 화소 피치(PY)보다 크면, 결정성 분포의 주기는 화소피치(PY)보다 반드시 큰 주기로 된다. 이에 반해, 화소 피치(PY)보다 좁은 반값폭(L21)의 레이저광을 사용하여 이 레이저광을 중합하면서 조사함으로써, 화소 피치(PY) 이하의 주기로 결정성 분포를 제어할 수 있다. 이것에 의해서, TFT의 격차를크게 저감할 수 있다. 여기에서, 도 7C에 도시된 바와 같이, 레이저광 강도 프로파일이 가우스(Gauss)분포를 갖지 않고, 최대값 H를 나타내는 영역이 소정의 폭을 갖는 레이저광에 대하여도, 피크값 H에 대하여 1/2의 강도에 상당하는 영역에서의 폭을 반값폭 L21으로 간주한다.
이러한 레이저광(라인 빔 L0)을 사용하여 실리콘막(30)을 어닐링함으로써, 본 예에서는 도 8A에 도시된 바와 같이, 라인 빔 L0의 위치를 고정해 두고, 기판(20)을 스테이지(40)에 의해서 Y방향을 향해 이동시킴으로써 실리콘막(30)의 용융결정화를 연속적으로 행한다. 이 때에, 라인 빔의 조사 영역 L4에 있어서, 그 Y방향의 레이저광 강도 프로파일에 있어서의 반값폭 L21이 화소 피치 PY보다도 좁기때문에, 라인 빔 L0이 TFT(10)의 형성 예정 영역 A1을 조사하고 있는 동안, 레이저어닐링 처리를 행할 필요가 없는 영역 B1에는 실질적으로는 라인 빔 L0이 조사되지 않는다.
여기에서, 도 8B에 도시된 바와 같이, 라인 빔 L0이 데이터 드라이버부(7)의 형성 예정 영역 A2을 조사했을 때에는 스테이지(40)를 저속으로 이동시키고, 라인 빔 L0이 데이터 드라이버부(7)와 TFT(10)의 형성 예정 영역 사이의 영역 B2를 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 또한, 데이터 드라이버부(7)의 형성 예정 영역 A2와, TFT(10)의 형성 예정 영역 A1에서는 스테이지(40)를 같은 속도로 이동시키는 것도 있다. 그리고, 라인 빔 L0이 TFT(10)의 형성 예정 영역 서을 조사했을 때에는 스테이지(40)를 저속으로 이동시키고, 라인 빔이 TFT(10)의 형성 예정 영역 사이의 영역 B1을 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 그 결과, 비정질의 실리콘막(30) 중, 라인 빔 L0이 장시간에 걸쳐서 조사된영역의 실리콘막(30)만이 선택적으로 용융 결정화되어 다결정 실리콘막으로 된다.
이렇게하여 어닐링하면, 데이터 드라이버부(7)의 형성 예정 영역 A2, 및 액티브 매트릭스부(9)에 있어서의 TFT(10)의 형성 예정 영역 A1에 관해서는 라인 빔 L0를 선택적으로 또한 반복하여 조사하기 때문에, 데이터 드라이버부(7)의 형성 예정 영역 A2, 및 액티브 매트릭스부(9)에 있어서의 TFT(10)의 형성 예정 영역 A1의 실리콘막(30)에 관해서는 고품질의 폴리실리콘막을 제작하면서 스루풋을 높일 수 있다. 특히, 데이터 드라이버부(7)에 있어서는 보다 동작속도가 빠른 TFT(10)가 구해지기 때문에, 도 8B에 도시된 바와 같이, 라인 빔 L0이 데이터 드라이버부(7)의 형성 예정 영역 A2을 조사했을 때에는 스테이지(40)를 될 수 있는 한 저속으로 이동시키지만, 라인 빔 L0이 데이터 드라이버부(7)의 형성 예정 영역 A2을 조사하는 회수를 늘린다. 또한, 스루풋을 높이기 위해서, 특히 고이동도의 TFT가 필요하지 않은 화소 영역에 있어서는 TFT(10)의 형성 예정 영역 A1에 대하여 1회의 레이저 조사만을 행하여도 된다.
(실리콘막의 패터닝 공정)
다음에, 도 4C, 도 5D, 도 9에 도시된 바와 같이, 어닐링 공정을 행한 실리콘막(30)을, 포토리소그래피 기술을 사용하여 패터닝를 행하여, 섬 형상의 실리콘막(31)으로 한다. 여기에서, 실리콘막(30)에 대하여 행한 레이저 어닐링 처리의 어닐링 패턴과, 이 패터닝 공정에서 사용하는 마스터 패턴과의 얼라인먼트는 레이저 어닐링 처리 후의 실리콘막(30)의 색상이 레이저 빔 L0의 조사 정도에 따라 다른 것을 이용하여 행한다. 즉, 레이저 빔 L0이 조사되지 않고 비정질인 상태의 실리콘막(30)은 적색이고, 레이저 빔 L0가 조사되어 다결정화한 실리콘막(30)은 노란색이다. 이 때문에, 적색의 영역과 노란색 영역의 경계 부분을 기준으로 하여, 실리콘막(30)에 대한 어닐링 패턴과, 이 패터닝을 위한 마스터 패턴과의 얼라인먼트를 행한다. 미리 Y 방향의 화소 피치 PY와 동등의 피치로 레이저 어닐링을 행하여두면, 얼라인먼트용 어닐링 패턴에 대하여 마스크 얼라인먼트를 행함으로써 격차가 적은 화소 TFT를 높은 스루풋으로 작성할 수 있다.
(게이트 절연막의 형성 공정)
다음에, 도 4D, 도 5E에 도시된 바와 같이, 예를들면 ECR-PECVD법에 의해 250℃ 내지 300℃의 은도 조건하에서, 실리콘막(31)에 대하여 600 에서 1200 옹스트롬의 실리콘산화막으로 이루어진 게이트 산화막(14)을 형성한다.
(게이트 전극 형성 공정)
다음에, 게이트 산화막(14)의 표면측에 막두께가 3000에서 6000 옹스트롬의 탄탈 박막을 스팩터법에 의해 형성한 후, 그것을 포토리소그래피 기술을 사용하여 패터닝하여, 게이트 전극(15)을 형성한다.
(불순물 도입 공정)
다음에, 버킷형 질량 비분리형의 이온 주입 장치(이온 도핑 장치)를 사용하여, 게이트 전극(15)을 마스크로서 실리콘막(31)에 불순물 이온을 투입한다. 그 결과, 게이트 전극(15)에 대하여 셀프얼라인적으로 소스 영역(11) 및 드레인 영역(12)이 형성된다. 이 때, 실리콘막(31) 중, 불순물 이온이 투입되지 않은 부분이 채널 영역(13)으로 된다. 여기에서는 소스·드레인 영역은 게이트를 마스크로서 이온 투입하는 셀프얼라인형으로 하고 있지만, 이것에 한정되는 것이 아니고, 예를들면 소스·드레인 영역에 저농도 영역을 포함한 LDD 구조 혹은 게이트 전극을 덮는 마스크를 이용하여 이온 투입함으로써 오프세트 구조로 하여도 무방하다.
또한, P채널형 TFT를 형성하는 경우에는 원료 가스로서 수소 가스로 농도가 5%가 되도록 회석한 디보란(B2H6)을 사용한다.
(층간 절연막의 형성 공정)
다음에, 도 4E, 도 5F에 도시된 바와 같이, PECVD법에 의해 250℃ 내지 300℃의 온도 조건하에서, 층간 절연막(16)으로서의 막두꼐가 5000 옹스트롬의 실리콘산화막을 헝성한다. 이 때의 원료가스는 TEOS(Si-(O-CH2-CH3)4)와 산소이다. 기판온도는 250℃ 내지 300℃이다.
(활성화 공정)
다음에, 산소 분위기하에서 300℃, 1시간의 열처리를 행하고, 주입한 인 이은의 활성화와, 층간 절연막(16)의 개질를 행한다.
(배선 공정)
다음에, 층간 절연막(16)에 컨택트홀(17,18)을 형성한다. 그런 후에, 컨택트홀(17,18)을 통해, 소스 전극(데이터선(3))을 소스 영역(11)에 전기적으로 접속하여, 드레인 전극(화소 전극(19))을 드레인 영역(12)에 전기적으로 접속하여, TFT(10)를 형성한다.
이와 같이, 본 예의 액티브 매트릭스 기판의 제조 방법에서는 레이저 어닐링 처리에 있어서, X방향에 나열된 화소용 TFT(10)의 형성 예정 영역 A1에 대하여, 레이저 광의 조사 영역이 X방향으로 길게, 또한, Y방향의 레이저광 강도 프로파일에 있어서의 반값폭이 Y방향에 있어서의 화소 피치보다도 좁은 라인 빔 L0을 조사한다. 즉, 이러한 라인 빔을 중합하면서 조사함으로써 폴리실리콘의 결정성의 주기를 화소 피치 이하로 함으로써 균일성을 올리는 일이 가능하게 된다. 또한, 레이저 조사 영역을 TFT가 제작되는 영역에만 좁힘으로써 스루풋을 향상할 수 있다.
또한, 본 예에서는 도 8A, 도 8B에 도시한 바와 같이, 기판(20)과 라인 빔 L0을 Y방향으로 상대 이동시키면서 실리콘막(30)의 용융 결정화를 연속적으로 행할때에, 라인 빔 L0이 TFT(10) 또는 데이터 드라이버부(7)의 형성 예정 영역 A1, A2을 조사했을 때에는 스톄이지(40)를 저속으로 이동시키고, 라인 빔 L0가 그 밖의 영역을 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 따라서, 쓸모 없는 영역에 대한 레이저 조사 시간을 절감할 수 있기 때문에, 레이저 어닐링 시간을 단축할 수 있어, 스루풋이 향상된다.
상기의 경우에, 액티브 매트릭스부(9)에서는 TFT(10)이 X방향에 직선적으로 나열되어 있는데 반해, 데이터 드라이버부(7)에서는 TFT(10)는 직선적으로 나열되지 않는다. 그래도, 본 예에서는 데이터 드라이버부(7)에 상당하는 전역에 레이저어닐링 처리를 행한다. 따라서, 다결정화한 실리콘막(30)으로부터 데이터 드라이버부(7)의 TFT(10)를 제조할 수 있기 때문에, 데이터 드라이버부(7)의 TFT(10)도 이동도가 높다. 또한, 액티브 매트릭스 기판으로서 데이터 드라이버부 혹은 데이터 드라이버부의 일부를 갖도록 한 경우에도, 본 예의 레이저 어닐링 처리를 채용할 수 있다.
또한, TFT(10)의 채널 영역(13)은 채널 길이의 방향이 X방향이 되도록 설정되고, 라인 빔의 긴쪽 방향과 일치하고 있다. 이 때문에, 채널 영역(13)에서는 소스영역(11)으로부터 드레인 영역(12)에 이르는 동안에, 어닐링 부족의 부분이 발생하기 어렵다. 그 때문에, TFT(10)의 전기적 특성이 안정되어 있다. 또한, 레이저 어닐링 처리 후에 패터닝 공정을 행할 때에, 패터닝 공정에서는 채널 길이 방향에 있어서의 얼라인먼트 정밀도를 느슨하게 하여도, TFT(10)의 전기적 특성이 불균일하지 않고 안정되어 있다는 이점도 있다.
또한, 레이저 어닐링 처리 후에 패터닝 공정을 행하기 때문에, 레이저광은 기초 보호막(21)에 직접 조사되지 않는다. 따라서, 기초 보호막(21)이 손상되는 것을 방지할 수 있다. 여기에서, 레이저 어닐링 처리 후의 실리콘막(30)의 색상이 레이저 빔의 조사 정도에 따라 다르기 때문에, 그 색상의 차이에 따라, 레이저 어닐링 처리의 어닐링 패턴을 판별할 수 있다. 그 때문에, 레이저 어닐링 처리의 어닐링 패턴과, 패터닝 공정에서 사용하는 마스터 패턴과의 얼라인먼트를 행하는데 지장이 없다. 또한, 이렇게 하여 얼라인먼트를 행하면, 실제의 어닐링 패턴대로 패터닝이 행해지기 때문에, 위치 맞춤 정밀도가 높다. 더우기, 위치 맞춤 정밀도가 높기 때문에, 본예와 같이 Y방향에 정렬되어 있는 채널 영역(13)에 대하여는 레이저광의 조사영역이 Y방향으로 긴 라인 빔을 조사하여, 채널 영역만을 어닐링화하는 제조 방법을 행하면, 스루풋을 더욱 향상할 수 있게 된다.
(실시예 1)
도면을 참조하여, 본 발명의 실시예 1과 관계된 TFT의 제조 방법을 실명한다.
본 예에서는 기판으로서,300mm 각의 무알칼리 유리판을 사용하여 이하의 각공정을 행한다.
도 4A, 도 5A에 있어서, 우선, ECR-PECM]법에 의해 300t의 온도 조건하에서, 기판(20)의 표면에 기초 보호막(21)으로 되는 막두꼐가 2000 옹스트롬의 실리콘 산화막을 형성한다.
다음에, 기초 보호막(21)의 표면에 진성의 실리콘막(30)(반도체막)을 500 옹스트롬 퇴적한다. 본 예에서는 고 친공형 LPCVD 장치를 사용하여, 원료 가스인 디실란(Si2H6)을 200SCCM 흘리면서,425℃의 퇴적 온도로 비정질의 실리콘막(30)을 퇴적한다. 이 고 진공형 LPCVD 장치에서는 반응실의 내부에 기판을 배치하고, 반응실내의 온도를, 우선 250℃로 유지한다. 이 상태로, 터보 분자 펌프의 운전을 개시하여, 정상 회전에 도달한 후, 반응실내의 온도를 약 1시간을 들여서,250℃에서 425℃의 퇴적 은도까지 승온한다. 이 승온을 개시하고나서 최초의 10분간은 반응실에 가스를 전혀 도입하지 않고, 진공내에서 승온을 행하고, 그 후, 순도가 99.9999% 이상 질소가스를 300SCCM 흘리기를 계속한다. 퇴적 온도에 도달한 후, 원료 가스인 디실란(Si2H6)을 200SCCM 흘림과 동시에, 순도가 99.9999% 이상 희석용 헬륨(He)을 1000SCCM 흘린다. 이렇게 해서 약 2 내지 3으로 원하는 막두께의 비정질 실리콘을 형성한다.
다음에, 도 4B, 도 5B, 도 5C에 도시된 바와 같이, 비정질의 실리콘막(30)에 레이저광을 조사하여 실리콘막(30)을 다결정 실리콘으로 개질한다. 본 예에서는 크세논 클로라이드(XeCl)의 엑시머·레이저(파장이 308nm)를 조사한다. 조사 레이저의 정형은 레이저광의 조사 영역 L4이 X방향에 길게, 또한, Y방향의 단면 형상은 가우시안 분포에 가까운 도 7B로 되도록 행한다. 이 때 도 7B에 도시된 바와같이, 실리콘막(30)상에 있어서의 라인 빔의 조사 영역 L4에 있어서, 그 Y방향에있어서의 위치를 횡축으로 하고, 레이저광의 강도를 세로축으로서 나타낸 레이저광 강도 프로파일에 있어서, 반값폭 L21(피크값 H에 대하여 1/2의 강도에 상당하는 영역에 있어서의 폭)이 Y방향에 있어서의 화소 피치 PY보다도 좁은 라인 빔을 사용하고 있다. 이 공정에서, 레이저 조사는 산소 분위기속에서 실온에서 행한다.
레이저 결정화 실리콘막의 결정성의 공간 분포는 화소 피치 PY보다 좁은 반값폭 L21의 레이저광을 사용하여 이 레이저광을 중합하면서 조사함으로써, 화소 피치 PY이하의 주기로 결정성 분포를 제어할 수 있다. 이것에 의해서, TFT의 격차를크게 감소할 수 있다. 예를들면, 본 예의 경우, 화소 피치가 75μm인 경우, 레이저광의 반값폭이 50μm 혹은 그 이하가 되도록 한 라인 빔을 사용한다. 본 예에서는 도 6의 액티브 매트릭스부(9)에 관해서는 실리콘막(30)의 Y방향 중, TFT(10)의 형성 예정 영역 A1에 상당하는 영역에 대하여 선택적으로 레이저광을 조사하여,TFT(10)의 형성 예정 영역 A1 사이의 영역 B2에는 레이저광을 적극적으로는 조사하지 않는다. 또한, 기판(20)상에 있어서의 액티브 매트릭스부(9)의 Y방향의 측에는 마찬가지로 TFT(10)를 구비하는 데이터 드라이버부(7)가 구성되어 있지만, 데이터드라이버부(7)에 대하여는 그 전영역 A2에 대하여 레이저광을 조사한다. 또한, 액티브 매트릭스부(9)와 데이터 드라이버부(7) 사이의 영역 B2에도, 레이저광을 적극적으로는 조사하지 않는다.
이러한 레이저광(라언 빔 L0)을 사용하여 실리콘막(30)을 어닐링함으로써, 본 예에서는 도 8A에 도시된 바와 같이, 라인 빔 L0의 위치를 고정해 두고, 기판(20)을 스테이지(40)에 의해서 Y방향을 향해 이동시킴으로써 실리콘막(30)의 용융 결정화를 연속적으로 행한다. 이 때에, 라인 빔의 조사 영역 L4에 있어서, 그 Y방향의 레이저광 강도 프로파일에 있어서의 반값폭 L21이 화소 피치 PY보다도 좁은, 예를들면 화소 피치 PY가 75μm에 대하여, 반값폭 L21이 약50μm 정도이기 때문에, 라인 빔 L0이 TFT(10)의 형성 예정 영역 A1을 조사하고 있는 동안, 레이저 어닐링 처리를 행할 필요가 없는 영역 B1에는 실질적으로는 라인 빔 L0이 조사되지 않는다.
여기에서, 도 8B에 도시된 바와 같이, 라인 빔 L0이 데이터 드라이버부(7)의 형성 예정 영역 A2을 조사할 때에는 스테이지(40)를 저속으로 이동시키고, 라인 빔L0이 데이터 드라이버부(7)와 TFT(10)의 형성 예정 영역 사이의 영역 B2을 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 그리고, 라인 빔 L0가 TFT(10)의형성 예정 영역 A1을 조사했을 때에는 스테이지(40)를 저속으로 이동시키고, 라인 빔이 TFT(10)의 형성 예정 영역 사이의 영역 B1을 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 구체적으로는 영역 A2에서는 동일한 곳에 10회 또는 20회, 영역 A1에서는 5회 또는 10회의 레이저 조사가 행하여지도록 스테이지의 이동 속도를 제어한다. 상기의 경우, 라인 빔의 피크값의 에너지 밀도를 100 내지 400mJ/cm, 바람직하게는 200 내지 300mJ/cm2인 경우, A2의 영역에 대하여는 0.5mm/sec의 스피드로 이동시키고,10 내지 20회의 레이저 조사를 행하며, A1의 영역에 대하여는 1mm/sec의 속도로 이동시키고, 5 내지 10회의 레이저 조사를 행함으로써, 화소의 트랜지스터의 이동도를 25 내지 45cm2/Vsec에, 또한 데이터 드라이버부의 트랜지스터의 이동도를 약 80 내지 120cm2/Vsec에 제어하는 것이 가능하게 된다. 또한, B2의 영역에 대하여는 1cm/sec의 속도로 이동시키면 된다. 이들의 값은 요구되는 TFT 특성에 따라서 상기 범위에서 변화시킨다. 이러한 레이저 조사를 행함으로써, 데이터 드라이버부(7)의 형성 예정 영역 A2 및 액티브 매트릭스부(9)에 있어서의 TFT(10)의 형성 예정 영역 A1에 관하여는 라인 빔 L0을 선택적으로, 또한 반복하여 짧은 주기로 조사하기 때문에, 균일한 폴리실리콘막을 제작하면서 스루풋을 올릴 수 있게 된다. 특히, 데이터 드라이버부(7)에 있어서는 조사 회수가 비교적 많기 때문에 양질의 폴리실리콘막을 형성할 수 있다.
다음에, 도 4C, 도 5D, 도 9에 도시된 바와 같이, 어닐링 공정을 행한 실리콘막(30)을, 포토리소그래피 기술을 사용하여 패터닝을 행하고, 섬 형상의 실리콘막(31)으로 한다. 여기에서, 실리콘막(30)에 대하여 행한 레이저 어닐링 처리의 어닐링 패턴과, 이 패터닝 공정에서 사용하는 마스터 패턴과의 일라인먼트는 레이저 어닐닝 처리후 실리콘막(30)의 색상이 레이저 빔 L0의 조사정도에 따라 다른 것을 이용하여 행한다.
다음에, 도 4D, 도 5E에 도시된 바와 같이, ECR-PECVD법에 의해 300℃의 온도 조건하에서, 실리콘막(31)에 대하여 1200 옹스트롬의 실리콘 산화막으로 이루어진 게이트 산화막(14)을 형성한다.
다음에, 게이트 산화막(14)의 표면측에 막두께가 6000 옹스트롬의 탄탈 박막을 스팩터법에 의해 형성한 후, 포토리소그래피 기술을 사용하여 패터닝하고, 게이트 전극(15)을 형성한다. 본 예에서는 탄탈 박막을 형성했을 때에, 기판 온도를 180℃로 설정하고, 스팩터 가스로서 질소 가스를 6.7% 포함한 아르곤 가스를 사용한다. 이와같이 형성한 탄탈 박막은 결정 구조가 α구조이고, 그 비저항이 40μΩcm이다. 또한, 탄탈 박막은 CVD법 등에 의해서도 형성할 수 있다. 다음에, 버킷형 질량 비분리형의 이온 주입 장치(이온 도핑 장치)를 사용하여, 게이트 전극(15)을 마스크로서 실리콘막(31)에 불순물 이온을 투입한다. 그 결과, 게이트 전극(15)에 대하여 셀프얼라인적으로 소스 영역(11) 및 드레인 영역(12)이 형성된다. 이 때, 실리콘막(31)중, 불순물 이온이 투입되지 않은 부분이 채널 영역(13)이 된다. 본예에서는 원료가스로서, 농도가 5%가 되도록 수소 가스로 희석한 포스핀(PH3)을 사용하고, 가속전압은 100keV이다. 이온의 모든 도즈량은 1×1016cm-2이다.
또한, P채널형의 TFT를 형성하는 경우에는 원료 가스로서 수소 가스로 농도가 5%가 되도록 희석한 디보란(B2H6)을 사용한다.다음에, 도 4E, 도 5F에 도시된 바와 같이, PECVD법에 의해 300℃의 온도 조건하에서, 층간 절연막(16)으로서의 막두꼐가 5000 옹스트롬의 실리콘 산화막을 형성한다. 이 때의 원료 가스는 TEOS(Si-(O-CH2-CH3)4)와 산소이다.
다음에, 산소 분위기하에서 300℃,1시간의 열처리를 행하고, 주입한 인 이온의 활성화와, 층간 절연막(16)의 개질을 행한다.
다음에, 층간 절연막(16)에 컨택트홀(17,18)을 형성한다. 그런 후에, 컨택트홀(17,18)을 통해, 소스 전극(데이터선(3))을 소스 영역(11)에 전기적으로 접속하여, 드레인 전극(화소 전극(19))을 드레인 영역(12)에 전기적으로 접속하여, TFT(10)를 헝성한다.
(실시예 2)
본 예와 관계있는 TFT도, 도 1A에 도시한 액정 표시 장치의 액티브 매트릭스 기판에 있어서, 화소용 및 드라이버용 TFT(10)로서 사용되고, 그 구조는 도 2, 도 3A, 도 3B에 도시한 바와 같다. 따라서, 대응하는 부분에 관하여는 같은 부호를 붙이고, 그들의 구조에 대한 실명을 생략하여, TFT(10)의 제조 방법에 대해서만 도 10 및 도 11을 참조하여 설명한다.
도 10은 도 2의 I-I선에 있어서의 단면에 대응하는 TFT의 공정 단면도, 도 11은 그 II-Il'선에 있어서의 단면에 대응하는 TFT의 공정 단면도이다. 또한, 데이터 드라이버부에서의 TFT도 기본적으로는 동일한 구조를 갖기 때문에, 그 도시를 생략한다.
본 예에서도, 액티브 매트릭스 기판(2)상에, 데이터선(3) 및 주사선(4)으로 구획 형성된 화소 영역(5)에는 화소용 TFT(10)가 형성되고, 이들의 TFT(10)는 액티브 매트릭스부(9)로 X방향으로 일직선상에 위치하고 있다. 또한, 실시예 1과 같이, 액티브 매트릭스부(9)에 대하여 Y방향의 양방의 측에 데이터 드라이버부(7)가 구성되어 있다.
이러한 액티브 매트릭스 기판(2)에 있어서, TFT(10)를 제조하는데 본 예에서는 비정질의 실리콘막을 패터닝한 후에 어닐링 공정(레이저 어닐링 처리)을 행하는 점이 실시예 1과 다르다.
도 10A, 도 11A에 있어서, 우선, ECR-PECVD법에 의해 300℃의 온도 조건하에 서, 기판(20)의 표면에 기초 보호막(21)이 되는 막두께가 2000 옹스트롬의 실리콘 산화막을 형성한다.
다음에, 기초 보호막(21)의 표면에 불순물이 도프되지 않은 진성의 실리콘막(30)(반도체막)을 600 옹스트롬 정도 퇴적한다. 본 예에서는 고 진공형 LPCVD 장치를 사용하여, 원료 가스인 디실란(Si2H6)를 20OSCCM 흘리면서, 425℃의 퇴적 온도로 비정질의 실리콘막(30)을 퇴적한다. 이 고 진공형 LPCVD 장치에서는 반응실의 내부에 기판을 배치하고, 반응실내의 온도를, 우선 250℃에 유지한다. 이 상태로, 터보 분자 펌프의 운전을 개시하여, 정상 회전에 도달한 후, 응실내의 온도를 약 1시간에 걸쳐, 250℃에서 425℃의 퇴적 온도로 승온시킨다.
이 승온을 개시하고 나서 최초의 10분간은 반응실에 가스를 전혀 도입하지 않고, 진공내에서 승온을 행하고, 그런 후, 순도가 99.9999% 이상 질소 가스를 300SCCM 흘리기를 계속한다. 퇴적 온도에 도달한 후, 원료 가스인 디실란(Si2H6)을 200SCCM 흘림과 동시에, 순도가 99.9999% 이상 회석용 헬륨(He)을 1000SCCM 흘린다.
다음에, 도 10B, 도 11B에 도시된 바와 같이, 실리콘막(30)을 포토리소그래피 기술을 사용하여 패터닝하여, 섬 형상의 실리콘막(31)으로 한다.
다음에, 도 11, 도 11C,11D에 도시된 바와 같이, 비경질의 실리콘막(30)에 레이저광을 조사하여 실리콘막(30)을 다결정 실리콘으로 개질한다. 본 예에서는 크세논·클로라이드(XeC1)의 엑시머·레이저(파장이 308nm)를 조사한다(레이저 어닐링 처리/어닐링 공정). 이 공정에 있어서, 레이저 조사는 기판(20)을 실온(25℃)으로 하여, 산소 가스 분위기내에서 행한다.
이 어닐링 공정을 행할 때에는 도 12에 도시된 바와 같이, 유리 기판(20)의 전면에 기초 보호막(21)이 형성되고, 이 기초 보호막(21)의 표면에는 패터닝된 실리콘막(31)이 형성되어 있다. 그리하여, 본 예에서는 TFT(10)를 형성하기 위해서 실리콘막(31)이 남아 있는 부분(액티브 매트릭스부(9)에 있어서 실리콘막(31)이 남아 있는 영역 Al1, 및 데이터 드라이버부(7)에 있어서 실리콘막(31)이 남아 있는 부분 A12)에 대해서만 레이저광을 조사하고, 그 밖의 부분 B11, B12에는 레이저광을 적극적으로는 조사하지 않는다.
여기에서, 액티브 매트릭스부(9)에 있어서 TFT(10)를 형성하기 위한 실리콘막(31)은 X방향에 있어서 TFT(10)가 일직선상에 배열되어 있지만, 데이터 드라이버부(7)에서는 좁은 영역내에 다수의 TFT(10)를 배치한다고 하는 관점에서, 액티브 매트릭스영역(9)과 다르고, 실리콘막(31)은 X방향으로 일직선으로 배열되지 않는다. 따라서, 데이터 드라이버부(7)에 대하여는 실리콘막(31)에 대하여 선택적으로 레이저광을 조사할 수 없기 때문에, 데이터 드라이버부(7)에 대해서는 그 전 영역 A12에 대하여 레이저광을 조사한다.
또한, 본 예에서는 도 7A, 도 7B, 도 7C를 참조하여 설명한 바와 같이, 레이저광의 조사영역(14)이 X방향으로 길게, 또한, Y방향의 레이저광 강도 프로파일에 있어서의 반값폭이 Y 방향에 있어서의 화소 피치보다도 좁은 라인 빔 L0을 실리콘막(31)에 조사한다.
이러한 레이저광(라인 빔 L0)을 사용하여 실리콘막(30)을 어닐링함에 있어서, 본 예에서도, 도 13A에 도시된 바와 같이, 라인 빔 L0의 위치를 고정해 두고, 기판(20)을 스테이지(40)에 의해서 Y방향을 향해 이동시킴으로써 실리콘막(31)의 용융 결정화를 연속적으로 행한다. 상기의 경우에는 도 13B에 도시된 바와 같이, 라인 빔 L0가 데이터 드라이버부(7)의 형성 예정 영역 A12을 조사했을 때에는 스테이지(40)를 저속으로 이동시키고, 라인 빔 L0이 데이터 드라이버부(7)와 TFT(10)의 형성 예정영역 사이의 영역 B12를 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 그리고, 라인 빔 L0이 TFT(10)의 형성 예정영역 A11을 조사했을 때에는 스테이지(40)를 저속으로 이동시키고, 라인 빔이 TFT(10)의 형성 예정영역 사이의 영역 B11을 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 그 결과, 비정질의 실리콘막(31)을 다결정화하는데 필요한 부분만이 레이저 어닐링된다.
여기에서, 데이터 드라이버부(7)의 형성 예정 영역 A12 및 액티브 매트릭스부(9)에 있어서의 TFT(10)의 형성 예정 영역 A11 에 관해서는 라인 빔 L0을 선택적으로, 또한 반복하여 조사하기 때문에, 데이터 드라이버부(7)의 형성 예정 영역A12, 및 액티브 매트릭스부(9)에 있어서의 TFT(10)의 형성 예정 영역 A11의 실리콘막(31)에 관하여는 결정화의 정도가 높다. 특히, 데이터 드라이버부(7)에 있어서는 보다 동작 속도가 빠른 TFT(10)가 구해기기 때문에, 도 13B에 도시된 바와 같이, 라인 빔 L0이 데이터 드라이버부(7)의 형성 예겅 영역 A12을 조사했을 때에는 스테이지(40)를 될 수 있는 한 저속으로 이동시키지만, 라인 빔 L0이 데이터 드라이버부(7)의 형성 예정 영역 A12을 조사하는 회수를 늘린다.
다음에, 도 10D, 도 11E에 도시된 바와 같이, ECR-PECVD법에 의해 250℃ 내지 300℃의 온도 조건하에서, 실리콘막(31)에 대하여 1200 옹스트롬의 실리콘 산화막으로 이루어진 게이트 산화막(14)을 형성한다.
다음에, 게이트 산화막(14)의 표면측에 막두께가 6000 옹스트롬의 탄탈 박막을 스팩터법에 의해 형성한 후, 포토리소그래피 기술을 사용하여 패터닝하여, 게이트전극(15)을 형성한다. 본 예에서는 탄탈 박막을 형성할 때에, 기판 온도를180℃로 설정하고, 스팩터 가스로서 질소 가스를 6.7% 포함한 아르곤 가스를 사용한다. 이와 같이 형성한 탄탈 박막은 결정 구조가 α구조이고, 그 비저항이 40μΩbm이다.
다음에, 버킷형 질량 비분리형의 이온 주입 장치(이온 도핑 장치)를 사용하여, 게이트 전극(15)을 마스크로서 실리콘막(31)에 불순물 이온을 투입한다. 그결과, 게이트 전극(15)에 대하여 셀프얼라인적으로 소스 영역(11) 및 드레인 영역(12)이 형성된다. 이 때, 실리콘막(31) 중, 불순물 이온이 투입되지 않은 부분이 채널 영역(13)이 된다. 본 예에서는 원료 가스로서, 농도가 5%가 되도록 수소가 스스로 희석한 포스핀(PH3)을 사용하고, 가속 전압은 100keV이다. 이온의 모든 도즈량은 1×1016cm-2이다.
또한, P채널헝의 TFT를 형성하는 경우에는 원료 가스로서 수소 가스로 농도가 5%로 되도록 희석한 디보란(B2H6)을 사용한다.
다음에, 도 10E, 도 11F에 도시된 바와 같이, PECVD법에 의해 250℃ 내지 300℃의 은도 조건하에서, 층간 절연막(16)으로서의 막두께가 5000 옹스트롬의 실리콘 산화막을 헝성한다. 이 때의 원료 가스는 TEOS(Si-(O-CH2-CH3)4)와 산소이다. 기판 온도는 300℃이다.
다음에, 산소 분위기하에서 300℃, 1시간의 열처리를 행하여, 주입한 인 이온의 활성화와, 층간 절연막(16)의 개질를 행한다. 다음에, 층간 절연막(16)에 컨택트홀(17,18)을 형성한다. 그런 후에, 컨택트홀(17,18)을 통해, 소스 전극(데이터선(3))을 소스 영역(11)에 전기적으로 접속하고, 드레인 전극(화소 전극(19))을 드레인 영역(12)에 전기적으로 접속하여, TFT(10)를 형성한다.
이와 같이, 본 예의 액티브 매트릭스 기판의 제조 방법에서는 레이저 어닐링 처리에 있어서, X방향에 나열된 화소용 TFT(10)의 형성 예정 영역 A11에 대하여, 레이저광의 조사 영역이 X방향으로 길게, 또한, Y방향의 레이저광 강도 프로파일에 있어서의 반값폭이 Y방향에 있어서의 화소 피치보다도 좁은 라인 빔 L0을 조사한다. 즉, 실리콘막(31)이 남아 있는 부분에만 레이저광을 집중하여 조사하고 있기 때문에, 이 부분에서의 레이저광 강도가 높다. 또한, 미리 패터닝된 실리콘막(31)에 대하여 라인 빔 L0을 얼라인먼트하여 가기 때문에, 스루풋을 향상할 수 있다.
또한, 본 예에서는 도 13A, 도 13B에 도시한 바와 같이, 기판(20)과 라인 빔L0을 Y방향으로 상대이동시키면서 실리콘막(31)의 용융 결정화를 연속적으로 행할때에, 라인 빔 L0이 TFT(10) 또는 데이터 드라이버부(7)의 형성 예정 영역 A11, A12을 조사했을 때에 스테이지(40)를 저속으로 이등시키고, 라인 빔 L0이 그 밖의 영역을 조사했을 때에는 스테이지(40)를 고속으로 이동시킨다. 따라서, 쓸모 없는 영역에 대한 레이저 조사 시간을 삭감할 수 있기 때문에, 레이저 어닐링 시간을 단축할 수 있고, 스루풋이 향상한다.
상기의 경우에, 액티브 매트릭스부(9)에서는 TFT(10)가 X방향에 직선적으로 나열되어 있는데 반해, 데이터 드라이버부(7)에서는 TFT(10)는 직선적으로 나열되지 않는다. 그래도, 본 예에서는 데이터 드라이버부(7)에 상당하는 전역에 레이저어닐링 처리를 행한다. 따라서, 다결정화한 실리콘막(31)으로부터 데이터 드라이버부(7)의 TFT(10)를 제조할 수 있기 때문에, 데이터 드라이버부(7)의 TFT(10)도 이동도가 높다.
또한, TFT(10)의 채널 영역(13)은 채널 길이의 방향이 X방향이 되도록 설정되어, 라인 빔의 긴 쪽방향과 일치하고 있다. 이 때문에, 채널 영역(13)에서는 소스영역(11)으로부터 드레인 영역(12)에 이르는 동안에, 어닐링 부족의 부분이 발생하기 어렵다. 그 때문에, TFT(10)의 전기적 특성이 안정되어 있다.
(실시예 3)
또한, 실시예 1에서는 기판(20)의 표면에 형성된 실리콘막(30) 중, Y방향에 관해서는 레이저 어닐링 처리를 선택적으로 행하였지만, X방향에 관해서는 후에 패터닝에 의해서 제거되는 부분도 라인 빔을 조사하고 있다. 그리하여, 본 예에서는 X방향에 있어서도 쓸모 없는 부분에의 라인 빔의 조사를 생략하도록 되어 있다. 또, 그 밖의 공정에 관하여는 실시예 1과 같기 때문에, 레이저 어닐닝 공정에 대해서만, 이하에 설명한다.
본 예에서는 도 14에 도시된 바와 같이, 레이저광의 조사 경로의 도중 위치에는 기판(20)의 X방향 중, 액티브 매트릭스부(9)의 TFT(10)의 형성 예정 영역만을 선택적으로 레이저광을 조사하도록, 라인 빔 L0을 스폿형상의 빔 L0B로 하는 광학계(50)가 배치되어 있다. 이러한 광학계(50)에서는 회절 격자나 마이크로 렌즈를 사용할 수 있다. 여기에서, 스폿 형상의 빔 L0B의 조사 영역은 액티브 매트릭스부(9)에 있어서의 TFT(10)의 X방향의 형성 피치에 맞추어 설정된다.
이렇게하여 레이저 어닐링 처리를 행하면, 액티브 매트릭스부(9)에 관하여는 실리콘막(30)의 Y방향 중, TFT(10)의 형성 예정 영역 A1에 상당하는 영역에 대하여 선택적으로 레이저광을 조사하여, TFT(10)의 형성 예정 영역 A1 동안 B2에는 레이저광을 적극적으로는 조사하지 않는다. 즉, Y방향에 있어서 쓸모 없는 부분에의 레이저광을 조사를 생략할 수 있다. 또한, X방향에 있어서도, TFT(10)의 형성 예정영역(점선 L1으로 도시한 영역)만을 선택적으로 레이저광을 조사를 조사할 수 있어, 쓸모 없는 영역에의 레이저광의 조사를 생략할 수 있다. 따라서, 실제로 어닐링 처리가 필요한 부분에 레이저광을 집중시키기 때문에, 레이저광이 조사된 영역에서는 레이저광 강도가 높다. 그 때문에, 실리콘막(30)을 단시간에 용융 결정화할 수 있기 때문에, 스루풋을 향상할 수 있다.
여기에서, 액티브 매트릭스부(9)에서는 TFT(10)가 X방향및 Y방향의 어느쪽의 방향에 있어도 직선적으로 나열되어 있는데 반해, 데이터 드라이버부(7)에서는 TFT(10)는 직선적으로 나열되지 않는다. 따라서, 데이터 드라이버부(7)에 상당하는 영역에 레이저 어닐링 처리를 행하는 경우에는 광학계(50)를 떼어내어, 데이터 드라이버부(7)에 상당하는 영역 전면에 레이저 어닐링 처리를 행한다. 또한, 본예에서는 패터닝전의 실리콘막(30)에 대하여, 스폿 형상의 레이저광을 조사하였지만, 그것을 대신하여, 실시예 2와 같이, 패터닝 후의 실리콘막(31)에 대하여, 스폿형상의 레이저광을 조사해도 된다.
(실시예 4)
실시예 1 내지 실시예 3에 있어서, 기판(20)의 표면에 형성한 실리콘막(30), 또는 패터닝된 실리콘막(31)에 대하여 레이저광을 조사하는 것을 이용하여, 유리기판(20)의 표면에 기초 보호막(21)을 형성한 후, 도 15에 도시된 바와 같이, 예를들면, 유리 기판(20)의 Y방향측의 가장자리 부분(29)을 따라서 소정의 영역에 광경화성 수지(60)를 도포해 두고, 레이저 어닐링 처리에서는 이 광경화성 수지(60)에도 레이저광(라인 빔 L0)을 조사함으로써, 그것을 경화시키고, 이 수지층을, 이후의 공정에서 행하는 마스크와의 얼라인먼트용 패턴으로서 사용할 수 있다. 이렇게 하여 얼라인먼트 패턴을 형성하면, 특히, 레이저 어닐링 처리의 후에 패터닝 공정을 행하는 경우에는 통상의 얼라인먼트 기구를 사용하는 것도 가능하게 된다.
(실시예 5)
실시예 1 내지 실시예 3에 있어서, 얼라먼트를 행하는 방법으로서는 기판(20)의 표면에 형성된 실리콘막(30)으로 형성한 얼라인먼트 마크, 또는 도 16에 도시된 바와 같이, 유리 기판(20)의 표면에 헝성된 기초 보호막(21)에 장착된 얼라인먼트 마크(61)를 이용해도 된다.
(실시예 6)
또한, 실시예 1내지 실시예 5에서는 어닐링 공정으로서 레이저 어닐링 처리만을 행하고 있지만, 급속 가열 처리(RTA: rapid thermal anneal)를 병용해도 된다.상기의 경우에는 레이저 어닐링 처리를 행하기 전 또는/및 레이저 어닐링 처리를 행한 후에, 다른 장치내에서 급속 가열처리를 행하여도 무방하지만, 도 17A 내지 도 17C에 도시된 바와 같이, 레이저 어닐링 장치 내에, 급속 가열 처리를 행하기 위한 아크 램프(91) 및 리플렉터(92)등의 광학 장치를 배치함으로써, 레이저 어닐링 처리와 급속 가열 처리를 병행하여 행하여도 무방하다.
이들의 어닐링 방법 중, 도 17A에 도시한 방법에서는 유리 기판(20)의 진행방향(화살표 Y0로 나타낸 방향)중, 라인 빔 L0에 의한 조사 영역의 약간 하류측으로, 급속 가열 처리용 아크램프(91)의 조사 영역을 실겅한다. 이와 같이 배치하면, 실리콘막(30)으로부터 보면, 레이저 어닐링 처리를 행한 이후, 계속해서 급속가열처리가 행해지게 된다. 따라서, 레이저 어닐링 처리 후에, 각 실리콘 원자가 격자점에서 약간 어긋나 있는 경우에, 이러한 미소한 어긋남은 그 후에 행해지는 급속 가열처리에 따라서 보정된다. 즉, 실리콘막(30)의 결정화시에 생긴 스트레스를 개방함으로써 결정의 완전성이 높아진다. 아울러, 결정 입자와 결정 입자간에 다소 존재하는 비정질 부분을 결정화한다. 따라서, 실리콘막(30)의 결정화율이 높아진다. 또한, 미소 결정은 재결정화되어 큰 결정으로 성장하고, 결정입계를 감소시킨다. 그 때문에, 본 예에 의하면, 비에피텍시 성장법에 의해서 기판(20)상에 결정성의 실리콘막(30)을 형성하는 방법이면서, 양질의 실리콘막(30)을 얻을 수 있다. 또한, 급속 가열처리에서는 초 단위로 가열될 뿐이기 때문에, 레이저 어닐링 처리보다도 처리 속도가 빠르다. 그 때문에, 급속 가열 처리를 병용하여도, 레이저 어닐링의 처리 속도를 느리게 할 필요가 없다.
또한, 도 17B에 도시한 방법에서는 유리 기판(20)의 진행 방향(화살표 Y0로 나타낸 방향)중, 라인 빔 L0에 의한 조사 영역의 약간 상류측에, 급속 가열 처리용 아크 램프(91)의 조사 영역을 설정한다. 이와 같이 배치하면, 실리콘막(30)으로부터 보면, 급속 가열 처리를 행한 이후, 계속해서, 레이저 어닐링 처리가 행해지게된다. 따라서, 급속 가열 처리에 의한 용융 결정화의 효과에 덧붙여, 큰 별개의 예비 가열 장치를 설치하지 않아도, 실리콘막(30)을 균일하게 가열한 상태로 레이저 어닐링 처리를 행할 수 있다고 하는 이점이 있다.
마찬가지로, 도 17C에 도시한 방법에서는 라인 빔 L0에 의한 조사 영역에 겹쳐서, 급속 가열 처리용 아크 램프(91)의 조사 영역을 설정한다. 이와 같이 배치하면, 실리콘막(30)으로부터 보면, 급속 가열 처리와, 레이저 어닐링 처리가 동시에 행해지게 된다. 따라서, 급속 가열 처리에 의한 용융 결정화의 효과에 덧붙여, 실리콘막(30)을 균일하게 가열한 상태로 레이저 어닐링 처리를 행할 수 있다고 하는 이점이 있다.
또한, 상기 실시예 중 어느 것에 있어서도, 주사선 구동 회로의 레이저 어닐링 처리는 데이터선 및 화소용 박막 트랜지스터의 어닐링 공정에 대하여, 기판을 90도 회전시킨 상태로 레이저 어닐링 처리를 행하면, 스루풋을 높이면서, 구동 회로를 구성하는 TFT의 이동도를 높일 수 있다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치의 액티브 매트릭스 기판으로서는 화소용 박막 트랜지스터가 대략 동일선상에 나열되는 방향을 X방향으로 하고, 그것에 직교하는 방향을 Y방향으로 했을 때에, 반도체막을 용융 결정화하기 위한 어닐링 공정에서는 레이저광의 조사 영역이 X 방향으로 길게, 또한, Y방향의 레이저광 강도 프로파일에 있어서의 반값폭이 Y방향에 있어서의 화소 피치보다도 좁은 라인 빔을 사용하는 것에 특징을 갖는다. 따라서, 본 발명에 의하면, 필요한 부분에 집중하여 레이저광을 조사하고 있기 때문에, 이 부분에서의 레이저광 강도가 높다. 그 때문에, 반도체막을 단시간으로 용융 결정화할 수 있기 때문에, 스루풋을 향상할 수 있다.
기판과 라인 빔을 Y방향을 향해 상대적으로 이동시킴으로써 용융 결정화
를 연속적으로 행함과 동시에, 반도체막의 Y방향중, 화소용 박막 트랜지스터의 형성 예정 영역에 상당하는 영역에 대하여 선택적으로 라인 빔을 조사한 경우에는 쓸모 없는 영역에 대한 레이저 조사 시간을 절감할 수 있기 때문에, 레이저 어닐링 시간을 단축할 수 있고, 스루풋이 향상한다.
레이저 어닐링 처리를 패터닝 공정전에 행하는 경우에는 기초 보호막에 레이저광이 직접 조사되지 않기 때문에, 기초 보호막의 손상을 방지할 수 있다. 상기의 경우에는 레이저 어닐링 처리의 어닐링 패턴과, 패터닝 공정에서 사용하는 마스터 패턴과의 얼라인먼트는 반도체막의 색상이 라인 빔의 조사 정도에 따라 다른 것을 이용하여 행할 수 있어, 그 결과, 실제의 어닐링 패턴대로 패터닝을 행하게 된다. 그 때문에, TFT 특성의 격차를 억제할 수 있음과 동시에, 채널 영역만을 결정화하여 스루풋을 또한 향상하는 것도 가능하게 된다.
기판의 소정 위치에 광경화성 수지를 도포해 두고, 레이저 어닐링 처리에 있어서 광경화성 수지에도 레이저광을 조사하고, 해당 광경화성 수지를 경화시키면, 얼라인먼트 패턴을 자동적으로 형성할 수 있기 때문에, 특히, 레이저 어닐링 처리후에 패터닝 공정을 행하는 경우에는 통상의 얼라인먼트 기구를 사용하는 것도 가능하다.
화소용 박막 트랜지스터를 채널길이의 방향이 X방향이 되도록 형성한 경우에는 채널 길이 방향으로 어닐링 부족 부분이 발생하기 어렵기 때문에, TFT의 전기적 특성이 안정된다.
동일 기판상에 액티브 매트릭스부와 동시에 구동 회로가 구성되어 있는 경우에는 해당 구동 회로 헝성 영역 전체를 어닐링함으로써, 구동 회로에서 TFT가 정렬되어 있지 않아도, TFT를 구성하는 반도체막을 빠짐 없이 결정화할 수 있다.
반도체막의 X방향 중 화소용 박막 트랜지스터의 형성 영역을 선택적으로 조사하는 스폿 형상의 빔으로 하는 광학계를 배치한 경우에는 X방향에 있어서도 쓸모없는 부분에 레이저광을 조사하지 않아서, 그 만큼, 필요한 영역에의 레이저광 강도를 높게 할 수 있다.
어닐링 공정에 있어서, 레이저 어닐링 처리와 동시에 급속 가열 처리를 행하는 경우에는 각각 단독의 효과에 덧붙여, 예비 가열로서의 효과라든지 결정화를 촉진하는 효과를 얻을 수 있다. 도 18은 상술한 실시예의 액티브 매트릭스 기판을 적용한 액정 표시 장치의 단면 구성을 도시한다. 도18에 도시된 바와 같이, 액티브 매트릭스 기판(2)은 그 표면측에, 대향 전극 전위가 인가되는 투명 전도막(ITO)으로 이루어진 대향 전극(81)을 갗는 입사측의 유리 기판(80)이 적당한 간격을 두고 배치되어, 주위를 실재(82)로 밀봉된 틈내에 TN(Twisted Nematic)힝 액정(83)등이 충전되고 액정 표시 장치로서 구성되어 있다. 또한, 패드 영역(85)은 상기 실재(82)의 의측에 오도록 실재를 설치하는 위치가 설계되어 있다. 주변 회로(84)의 상방은 예를들면 대향 기판에 설치된 블랙 매트릭스 등에 의해 차광되도록 구성되어 있다.
또한, 상술의 액정 표시 장치를 사용한 전자 기기는 도 19에 도시한 표시 정보 출력원(1000), 표시 정보 처리 회로(1002), 표시 구동 회로(1004), 액정 패널 등의 표시 패널(1006), 클럭 발생 회로(1008) 및 전원 회로(1010)를 포함하여 구성된다. 표시 정보 출력원(1000)은 ROM, RAM 등의 메모리, 텔레비젼 신호를 동조하여 출력하는 동조 회로 등을 포함하여 구성되고, 클럭 발생 회로(1008)로부터의 클럭에 근거하여, 비디오 신호 등의 표시 정보를 출력한다. 표시 정보 처리 회로(1002)는 클럭 발생 회로(1008)로부터의 클럭에 근거하여 표시 정보를 처리하여 출력한다. 이 표시 정보 처리 회로(1002)는 예를들면 증폭·극성 반전 회로, 상 전개 회로, 회전 회로, 감마 보정 회로 혹은 클램프 회로 등을 포함할 수 있다. 표시 구동 회로(1004)는 주사측 구동 회로 및 데이터측 구동 회로를 포함하여 구성되고, 액정 패널(1006)을 표시 구동한다. 전원 회로(1010)는 상술의 각 회로에 전력을 공급한다.
이러한 구성의 전자 기기로서, 도 20에 도시한 액정 프로젝터, 도 21에 도시한 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링· 워크스테이션(EWS), 도 22에 도시한 페이저, 혹은 휴대전화, 워드프로세서, 텔레비젼, 뷰파인더헝 또는 모니터직시형의 비디오 테이프 리코드, 전자수첩, 전자탁상 계산기, 카네비게이션 장치, POS 단말, 터치 패널을 구비한 장치 등을 들수 있다.
도 20에 도시한 액정 프로젝터는 투과형 액정 패널을 오른쪽 밸브로서 사용한 투사형 프로젝터이고, 예를들면 3판 프리즘 방식의 광학계를 사용하고 있다. 도 21에 있어서, 프로젝터(1100)에서는 백색 광원의 램프 유닛(1102)으로부터 사출된 투사광이 라이트 가이드(1104)의 내부에서, 복수의 미러(1106) 및 2매의 다이클로익 미러(1108)에 의해서 R, G, B의 3원색으로 나누어지고, 각각의 색의 화상을 표시하는 3장의 액정 패널(1110R,1110G,1110B)에 안내된다. 그리고, 각각의 액정 패널(1110R,1110G,1110B)에 의해서 변조된 광은 다이클로익 프리즘(1112)에 3방향에서 입사된다. 다이클로익 프리즘(1112)에서는 레드 R 및 블루 B의 광이 90。 절곡되고, 그린 G의 광이 직진하기 때문에 각 색의 화상이 합성되어, 투사 렌즈(1114)를 통해서 스크린 등에 컬러 화상이 투사된다.
도 21에 도시한 퍼스널 컴퓨터(1200)는 키보드(1202)를 구비한 본체부(1204)와, 액정 표시 화면(1206)을 갖는다.
도 22에 도시한 페이저(1300)는 금속제 프레임(1302)내에, 액정 표시 기판(1304), 백라이트(1306a)를 구비한 라이트 가이드(1306), 회로 기판(1308), 제 1, 제 2의 실드판(1310,1312), 2개의 탄성 전도체(1314,1316) 및 필름 캐리어 테이프(1318)를 갖는다. 2개의 탄성 전도체(1314,1316) 및 필름 캐리어 테이프(1318) 액정 표시 기판(1304)과 회로 기판(1308)을 접속하는 것이다.
여기에서, 액정 표시 기판(1304)은 2매의 투명 기판(1304a,1304b) 사이에 액정을 밀봉된 것으로, 이것에 의해 적어도 도트 매트릭스형 액정 표시 패널이 구성된다. 한쪽의 투명 기판에, 도 20에 도시한 구동 회로(1004), 혹은 이것에 덧붙여 표시 정보 처리 회로(1002)를 형성할 수 있다. 액정 표시 기판(1304)에 탑재되지 않은 회로는 액정 표시 기판의 외부 부착 회로로 되고, 도 23의 경우에는 회로기판(1308)에 탑재할 수 있다.
도 22는 페이저의 구성을 도시한 것이기 때문이고, 액정 표시 기판(1304) 이외에 회로 기판(1308)이 필요하게 되지만, 전자 기기용의 일부품으로서 액정 표시장치가 사용되는 경우로서, 투명 기판에 표시 구동 회로 등이 탑재된 경우에는 그 액정 표시 장치의 최소 단위는 액정 표시 기판(1304)이다. 혹은 액정 표시 기판(1304)을 케이스로서의 금속 프레임(1302)에 고정한 것을, 전자 기기용 일부품인 액정 표시 장치로서 사용하는 것도 가능하다. 또한, 백라이트식인 경우에는 금속제 프레임(1302)내에, 액정 표시 기판(1304)과, 백라이트(1306a)를 구비한 라이트 가이드(1306)를 내장하여, 액정 표시 장치를 구성할 수 있다. 이들을 대신하여, 도 23에 도시된 바와 같이, 액정 표시 기판(1304)을 구성하는 2매의 투명 기판(1304a, 1304b)의 한쪽에, 금속의 전도막이 형성된 폴리이미드 테이프(1322)에 IC칩(1324)을 장치한 TCP(Tape Carrier Package)(1320)를 접속하여, 전자 기기용 일부품인 액정 표시 장치로서 사용하는 것도 가능하다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 요지의 범위내에서 여러가지의 변형 실시가 가능하다. 예를들면, 본 발명은 상기 각종의 액정 패널의 구동에 적용되는 것에 한정되지 않고, 전자발광, 플라즈마 디스플레이 장치에도 적용가능하다.
상기와 같이, 본 발명의 결정성 반도체막의 형성 방법 및 그것을 사용한 박막 트랜지스터나 태양 전지 등의 박막 반도체 장치의 제조 방법에 의하면, 염가인 유리 기판의 사용이 가능한 저온 프로세스를 사용하여 고성능인 박막 반도체 장치를 제조할 수 있다. 따라서 본 발명을 액티브 매트릭스 액정 표시 장치의 제조에 적용한 경우에는 대형으로 고품질인 액정 표시 장치를 용이하게 또한 안정적으로 제조할 수 있고, 태양 전지에 이용한 경우에는 변환 효율이 높은 태양 전지가 작성된다. 또한, 다른 전자 회로의 제조에 적용한 경우에도 고품질인 전자 회로를 용이하게 또한 안정적으로 제조할 수 있다.
본 발명의 박막 트랜치스터 장치는 염가이고 고성능이기 때문에, 액티브·매트릭스 액정 표시 장치의 액티브 매트릭스 기판으로서 적합한 것으로 되어 있다. 특히 높은 성능이 요구되는 드라이버 내장의 액티브 매트릭스 기판으로서 적합한 것으로 되어 있다.
본 발명의 액정 표시 장치는 염가이고 고성능이기 때문에, 컬러 노트 PC를 비롯하여, 각종 디스플례이로서 적합한 것으로 되어 있다.
본 발명의 전자 기기는 염가이고 고성능이기 때문에, 일반적으로 넓게 받아 들여질 것이다.

Claims (20)

  1. 기판상에 형성된 복수의 주사선 및 상기 복수의 주사선에 교차하도록 형성된 복수의 데이터선과, 해당 데이터선 및 상기 주사선에 의해서 구획된 복수의 화소영역의 각각에 대응하여 형성된 화소 전극 및 화소용 박막 트랜지스터를 갖는 액티브 매트릭스 기판의 제조 망법에 있어서,
    상기 화소용 박막 트랜지스터가 대략 동일선상에 나열된 방향을 X방향으로 하고, 그것에 교차하는 방향을 Y방향으로 했을 때, 상기 기판의 표면에 상기 화소용 박막 트랜지스터를 형성하기 위한 반도체막을 형성한 후, 해당 반도체막을 용융 결정화하기 위한 어닐링 공정에서는, 레이저광의 조사 영역이 X방향으로 길게, 또한, Y방향의 레이저광 강도 프로파일에 있어서 반값폭이 Y방향에 있어서 화소 피치보다도 좁은 라인 빔을 상기 반도체막에 조사하는 레이저 어닐링 처리를 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  2. 제 1항에 있어서, 상기 레이저 어닐링 처리에서, 상기 기판과 상기 라인 빔을 Y방향을 향해 상대적으로 이동시킴으로써 상기 반도체막의 용융 결정화를 연속적으로 행함과 동시에, 해당 반도체막의 Y방향 중, 상기 화소용 박막 트랜지스터의 형성 예정 영역에 상당하는 영역에 대하여 선택적으로 상기 라인 빔을 조사하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  3. 제 2 항에 있어서, 상기 레이저 어닐닝 처리에서, 상기 반도체막의 Y방향중, 상기 화소용 박막 트랜지스터의 형성 예정 영역에 상당하는 영역에 대하여 선택적으로, 또한, 반복하여 상기 라인 빔을 조사하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  4. 제 1 내지 제 3 항중 어느 한 항에 있어서, 상기 레이저 어닐링 처리는 상기 반도체막을 패터닝하는 패터닝 공정전에 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  5. 제 1 내지 제 3 항중 어느 한 항에 있어서, 상기 레이저 어닐링 처리의 어닐링 패턴과, 상기 패터닝 공정에서 사용하는 마스터 패턴과의 얼라인먼트는, 상기 레이저 어닐링 처리후의 상기 반도체막의 색상이 라인 빔의 조사 정도에 따라 다른 것을 이용하여 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  6. 제 4 항에 있어서, 상기 반도체막에 대한 상기 레이저 어닐링 처리의 어닐링 패턴과, 상기 패터닝 공정에서 사용하는 마스터 패턴과의 얼라인먼트는, 상기 반도 체막의 하층측에 형성된 기초 보호막에 부착된 얼라인먼트 마크를 이용하여 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  7. 제 1 내지 제 3 항중 어느 한 항에 있어서, 상기 레이저 어닐링 처리는, 상기 반도체막을 패터닝하는 상기 패터닝 공정 후에 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  8. 제 1 내지 제 7 항중 어느 한 항에 있어서, 상기 레이저 어닐링 처리에 앞서, 상기 기판의 소정 위치에 광경화성 수지를 도포해 두고, 상기 레이저 어닐링 처리에 있어서 상기 광경화성 수지에도 레이저광을 조사하여, 해당 광경화성 수지를 경화시킴으로써, 이후에 사용하는 마스크와 상기 기판과의 위치 맞춤에 사용되는 얼라인먼트 패턴을 형성하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  9. 제 1 내지 제 8 항중 어느 한 항에 있어서, 상기 화소용 박막 트랜지스터는 채널 길이의 방향이 X방향이 되도록 형성하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  10. 제 1 내지 제 9 항중 어느 한 항에 있어서, 상기 기판상에, 상기 화소 영역이 형성되어 있는 액티브 매트릭스부의 Y방향 측에, 구동 회로용 박막 트랜지스터를 구비하는 구동 회로가 구성되고, 상기 레이저 어닐링 처리로 해당 구동 회로 형성 예정 영역 전체를 어닐링하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  11. 제 10 항에 있어서, 상기 레이저 어닐링 처리에서, 상기 기판과 상기 라인 빔을 Y방향을 향해 상대적으로 이동시켰을 때의 이동 속도를 바꿈으로써 상기 반도체막의 소정 영역을 선택적으로 어닐링하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  12. 제 11 항에 있어서, 상기 레이저 어닐링 처리에서, 상기 기판과 상기 라인 빔을 Y방향을 향해 상대적으로 이동시켰을 때의 이동 속도를, 상기 라인 빔이 상기 구동 회로 헝성 예정 영역을 조사했을 때에는 해당 라인 빔이 상기 화소용 박막 트랜지스터의 형성 예정 영역을 조사했을 때보다 낮게 하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  13. 제 1 내지 제 10 항중 어느 한 항에 있어서, 상기 레이저광의 조사 경로의 도중 위치에, 상기 라인 빔을 상기 반도체막의 X방향 중 상기 화소용 박막 트랜지스터의 형성 예정 영역을 선택적으로 조사하는 스폿 형상의 빔으로 하는 광학계를 배치한 상태로 상기 레이저 어닐링 처리를 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  14. 제 1 내지 제 13 항중 어느 한 항에 있어서, 상기 어닐링 공정에서, 상기 반도체막에 대하여 상기 레이저 어닐링 처리를 행한 후, 해당 반도체막에 대하여 급속가열 처리를 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  15. 제 1 내지 제 13 항중 어느 한 항에 있어서, 상기 어닐링 공정에서, 상기 반도체막에 대하여 급속 가열 처리를 행한 후, 해당 반도체막에 대하여 상기 레이저 어닐링 처리를 행하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  16. 제 14 또는 제 15 항에 있어서, 상기 어닐링 공정에서, 상기 레이저 어닐링 처리를 행하기 위한 레이저광을 조사하고 있는 상기 기판에 급속 가열 처리를 행하기 위한 광빔을 동시에 조사하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  17. 제 1 내지 제 13 항중 어느 한 항에 있어서, 상기 어닐링 공정에서, 상기 레이저 어닐링 처리를 행하기 위한 레이저광을 조사하고 있는 영역을 포함한 영역에 대하여, 급속 가열 처리를 행하기 위한 광빔을 동시에 조사하는 것을 특징으로 하는 액티브 매트릭스 기판 제조 방법.
  18. 제 1 내지 제 17 항중 어느 한 항에 규정하는 제조 방법에 의해서 제조된 것을 특징으로 하는 액티브 매트릭스 기판.
  19. 제 18 항에 규정하는 액티브 매트릭스 기판을 구비하는 것을 특징으로 하는 액정 표시 장치.
  20. 제 18 항에 규정하는 액티브 매트릭스 기판을 구비하는 것을 특징으로 하는 전자 기기.
KR1019970704656A 1995-12-26 1996-12-26 액티브매트릭스기판,액티브매트릭스기판제조방법,액정표시장치및전자기기 KR100514417B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-339749 1995-12-26
JP33974995 1995-12-26

Publications (2)

Publication Number Publication Date
KR19980701267A true KR19980701267A (ko) 1998-05-15
KR100514417B1 KR100514417B1 (ko) 2005-12-20

Family

ID=18330452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970704656A KR100514417B1 (ko) 1995-12-26 1996-12-26 액티브매트릭스기판,액티브매트릭스기판제조방법,액정표시장치및전자기기

Country Status (4)

Country Link
US (1) US6136632A (ko)
JP (1) JP3870420B2 (ko)
KR (1) KR100514417B1 (ko)
WO (1) WO1997023806A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430234B1 (ko) * 2001-08-13 2004-05-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR100445791B1 (ko) * 2000-04-28 2004-08-25 엔이씨 엘씨디 테크놀로지스, 엘티디. 능동 매트릭스 기판 및 그의 제조방법
KR100539335B1 (ko) * 2000-09-29 2005-12-28 산요덴키가부시키가이샤 반도체 장치
KR100945544B1 (ko) * 2001-10-30 2010-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치, 레이저 조사방법, 반도체장치 제작방법
KR100952317B1 (ko) * 2001-11-22 2010-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조 장치
US9293567B2 (en) 2012-07-10 2016-03-22 Samsung Display Co., Ltd. Laser crystallization apparatus and method
US11380544B2 (en) 2019-08-19 2022-07-05 Samsung Display Co., Ltd. Laser annealing device and thin film crystallization and dehydrogenation method using same

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JPH1187720A (ja) * 1997-09-08 1999-03-30 Sanyo Electric Co Ltd 半導体装置及び液晶表示装置
US6246524B1 (en) * 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP4663047B2 (ja) 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
CA2347866A1 (en) * 1998-11-02 2000-05-11 Russell J. Wilcox Broadcast system for display devices made of electronic ink
US20070285385A1 (en) * 1998-11-02 2007-12-13 E Ink Corporation Broadcast system for electronic ink signs
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
KR100333276B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP3491571B2 (ja) * 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
JP2001051301A (ja) * 1999-08-13 2001-02-23 Sony Corp 液晶表示パネルの製造方法
TW490802B (en) 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP4556302B2 (ja) 2000-07-27 2010-10-06 ソニー株式会社 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
JP4884586B2 (ja) * 2000-12-18 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP3977038B2 (ja) * 2001-08-27 2007-09-19 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP3980466B2 (ja) * 2001-11-09 2007-09-26 株式会社半導体エネルギー研究所 レーザー装置及びレーザー照射方法
US7026227B2 (en) * 2001-11-16 2006-04-11 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating a laser beam, and method of fabricating semiconductor devices
JP2003224084A (ja) * 2001-11-22 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体製造装置
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US6979605B2 (en) 2001-11-30 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
TWI310849B (en) * 2002-02-06 2009-06-11 Au Optronics Corp Pixel structure
US6906343B2 (en) * 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
US7023500B2 (en) * 2002-06-05 2006-04-04 Hitachi, Ltd. Display device with active-matrix transistor having silicon film modified by selective laser irradiation
KR100480713B1 (ko) * 2002-07-31 2005-04-06 엘지전자 주식회사 이동통신 시스템의 호 추적 및 감시 방법
TWI378307B (en) * 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP4474108B2 (ja) 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
US7259082B2 (en) 2002-10-03 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
US7341928B2 (en) 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
TWM265641U (en) * 2004-06-09 2005-05-21 Rilite Corportation Double shielded electroluminescent panel
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
SG156537A1 (en) * 2008-04-09 2009-11-26 Toshiba Matsushita Display Tec Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
DE102012002984A1 (de) * 2012-02-15 2013-08-22 Northrop Grumman Litef Gmbh Integrierter optischer Schaltkreis und Verfahren zur Strommessung sowie Sensormodul und Messeinrichtung
KR20140101612A (ko) 2013-02-12 2014-08-20 삼성디스플레이 주식회사 결정화 검사장치 및 결정화 검사방법
KR20140114542A (ko) 2013-03-18 2014-09-29 삼성디스플레이 주식회사 레이저빔 어닐링 장치 및 그 제어방법
KR20140117020A (ko) 2013-03-25 2014-10-07 삼성디스플레이 주식회사 레이저 어닐링 장치, 레이저 어닐링 방법 및 이 방법을 이용해 제조된 디스플레이 장치
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
KR102250044B1 (ko) 2014-07-04 2021-05-11 삼성디스플레이 주식회사 박막트랜지스터 기판 제조방법, 디스플레이 장치 제조방법, 박막트랜지스터 기판 및 디스플레이 장치
JP6623078B2 (ja) * 2016-02-23 2019-12-18 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
CN109690734B (zh) * 2016-10-07 2023-10-24 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268950A (en) * 1978-06-05 1981-05-26 Texas Instruments Incorporated Post-metal ion implant programmable MOS read only memory
JPS56108231A (en) * 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4439245A (en) * 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
JP3033120B2 (ja) * 1990-04-02 2000-04-17 セイコーエプソン株式会社 半導体薄膜の製造方法
KR100318021B1 (ko) * 1992-03-30 2002-04-06 이데이 노부유끼 액티브매트릭스어레이기판의 검사방법 및 검사장치
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3587900B2 (ja) * 1995-02-02 2004-11-10 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP3029787B2 (ja) * 1995-08-21 2000-04-04 松下電器産業株式会社 レーザアニール方法および液晶表示装置の製造方法
JP3348334B2 (ja) * 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
KR0153823B1 (ko) * 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445791B1 (ko) * 2000-04-28 2004-08-25 엔이씨 엘씨디 테크놀로지스, 엘티디. 능동 매트릭스 기판 및 그의 제조방법
KR100539335B1 (ko) * 2000-09-29 2005-12-28 산요덴키가부시키가이샤 반도체 장치
KR100430234B1 (ko) * 2001-08-13 2004-05-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR100945544B1 (ko) * 2001-10-30 2010-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 장치, 레이저 조사방법, 반도체장치 제작방법
US7892952B2 (en) 2001-10-30 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
KR100952317B1 (ko) * 2001-11-22 2010-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 제조 장치
US9293567B2 (en) 2012-07-10 2016-03-22 Samsung Display Co., Ltd. Laser crystallization apparatus and method
US11380544B2 (en) 2019-08-19 2022-07-05 Samsung Display Co., Ltd. Laser annealing device and thin film crystallization and dehydrogenation method using same

Also Published As

Publication number Publication date
KR100514417B1 (ko) 2005-12-20
US6136632A (en) 2000-10-24
JP3870420B2 (ja) 2007-01-17
WO1997023806A1 (en) 1997-07-03

Similar Documents

Publication Publication Date Title
KR100514417B1 (ko) 액티브매트릭스기판,액티브매트릭스기판제조방법,액정표시장치및전자기기
US7192852B2 (en) Method for fabricating image display device
US6872910B2 (en) Laser irradiation apparatus and method of fabricating a semiconductor device
US6624013B2 (en) Method for manufacturing a semiconductor device
US6429059B2 (en) Semiconductor device and method for producing it
US7626202B2 (en) Contact structure and semiconductor device
JP4588153B2 (ja) レーザー照射装置
US20010015441A1 (en) Semiconductor device and a method of manufacturing the same
US6451636B1 (en) Semiconductor device and display device having laser-annealed semiconductor element
US7700892B2 (en) Sequential lateral solidification device and method of crystallizing silicon using the same
JP4646368B2 (ja) 液晶表示装置の作製方法
US20040017365A1 (en) Image display device having a drive circuit employing improved active elements
JP2000306834A (ja) レーザ照射方法およびレーザ照射装置および半導体装置
JP3477969B2 (ja) アクティブマトリクス基板の製造方法及び液晶表示装置
JP3346145B2 (ja) 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置
JP2000208769A (ja) 薄膜半導体装置の製造方法及びレ―ザ照射装置
JP2000243974A (ja) 半導体装置およびその作製方法
JPH10268341A (ja) アクティブマトリクス基板およびその製造方法、並びに液晶表示装置
JPH0982970A (ja) 非単結晶半導体装置およびその製造方法
JP2000208416A (ja) 半導体薄膜結晶化方法及びレ―ザ照射装置
JP2002164353A (ja) 半導体素子の製造方法、および液晶表示装置の製造方法
JP2008066577A (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030820

Effective date: 20050524

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee