JP2002164353A - 半導体素子の製造方法、および液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多結晶半導体膜の結晶性が良好で、界面の欠
陥も少なく、したがって、電界効果移動度が大きく、さ
らに、良好なしきい値電圧特性やサブスレッショルド特
性を有する半導体素子の製造方法を提供する。 【解決手段】 酸素雰囲気下において、ガラス基板３１
上に成膜された非晶質シリコン膜３２の表面にレーザ光
を照射することにより多結晶シリコン膜３３を形成する
とともに、上記多結晶シリコン膜３３の表面部分に酸化
シリコン膜３４を形成する。これにより、多結晶シリコ
ン膜３３の界面に生じるダングリングボンドが減少する
とともに、不純物が混入することがないので、界面欠陥
の少ない良好な結晶性が得られ、また、半導体酸化膜は
高温で形成されるので、良好な膜質の半導体酸化膜が得
られ、したがって、ＴＦＴ特性が良好な半導体素子が得
られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置や半
導体メモリ等において、スイッチング素子などとして用
いられる半導体素子の製造方法、およびその半導体素子
を用いた液晶表示装置の製造方法に関するものである。

【０００２】

【従来の技術】半導体素子としての薄膜トランジスタ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下
「ＴＦＴ」と称する。）を用いたアクティブマトリクス
型の液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄ
ｉｓｐｌａｙ：以下「ＬＣＤ」と称する。）は、高画質
化に有利なため、近年、コンピュータの表示装置などに
多く用いられている。

【０００３】この種のＬＣＤは、画素電極と画素電極用
のＴＦＴとから成る画素ユニットが形成されたガラス基
板と、対向して設けられた透明対向電極との間に液晶が
封入されて構成されている。上記画素ユニットは、より
詳しくは、ＴＦＴのドレイン端子に画素電極が接続され
て構成され、例えば一辺が数百μｍ程度の方形に形成さ
れたものが、ガラス基板上に数十万個配列されている。

【０００４】また、ガラス基板における画素ユニットが
配列された領域（表示領域）の周辺部には、走査信号を
出力するゲート駆動回路、および画像信号を出力するソ
ース駆動回路が設けられ、それぞれ縦横の表示画素数に
応じた本数（例えば４００〜１９２０本程度）の走査信
号線、または画像信号線を介して、各ＴＦＴのゲート端
子、またはソース端子に接続されている。

【０００５】ここで、上記ＴＦＴとしては、水素化処理
の施された非晶質（アモルファス）シリコン（以下「ａ
−Ｓｉ：Ｈ」と称する。）膜によって形成されたものが
多く用いられている。具体的には、例えば、ガラス基板
上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法によってａ−Ｓｉ：Ｈ膜を成
膜した後、プラズマＣＶＤ法等による酸化シリコン膜
（絶縁膜）の形成や、スパッタリングによるゲート電極
の形成、イオン注入、およびフォトリソグラフィによる
パターニング等を行うことによって、ＴＦＴが形成され
ている。

【０００６】一方、上記ゲート駆動回路、およびソース
駆動回路は、単結晶シリコンなどによって構成される駆
動回路がパッケージ化されたＩＣ（Ｉｎｔｅｇｒａｔｅ
ｄＣｉｒｃｕｉｔ）チップを実装することにより構成さ
れている。なぜならば、これらの駆動回路は、高速なス
イッチング動作等をさせる必要があるのに対し、前記の
ようにａ−Ｓｉ：Ｈ膜を用いてガラス基板上に形成され
たＴＦＴは、電界効果移動度が低く、動作速度が遅いた
めに適用することができないからである。

【０００７】このため、ＩＣチップを実装する際に、前
記のように多数の走査信号線および画像信号線にＩＣチ
ップを対応させて位置合わせし、配線を接続するといっ
た工数の多くかかる工程を必要とし、製造コスト増大の
要因となっている。しかも、この問題点は、表示画面の
大型化や高精細度化、カラー表示の高品質化に伴って一
層大きなものとなる。

【０００８】そこで、上記ａ−Ｓｉ：Ｈ膜を用いたＴＦ
Ｔよりも高速なスイッチング動作等が可能な半導体素子
を、このＴＦＴと同様な工程によってガラス基板に形成
することができれば、ＩＣチップの実装などを行うこと
なく、ＴＦＴや走査信号線等の形成と同時に、駆動回路
の形成および配線を行うことができ、製造コストの低減
を図ることができる。

【０００９】上記のような高速なスイッチング動作等が
可能な半導体素子としては、上記ａ−Ｓｉ：Ｈ膜よりも
電界効果移動度（ｍｏｂｉｌｉｔｙ）の大きい多結晶シ
リコン（以下「ｐ−Ｓｉ」と称する。）膜を用いたＴＦ
Ｔが考えられる。

【００１０】このｐ−Ｓｉ膜を形成する方法としては、
減圧ＣＶＤ法を用いる方法と、レーザアニールを用いる
方法とが知られている。

【００１１】前者は、減圧ＣＶＤ法によってガラス基板
を６００℃程度以上に加熱してｐ−Ｓｉ膜の成膜処理を
行うものである。このために、ガラス基板として、高温
に耐え得る高価格なものを用いる必要があり、必ずしも
製造コストを低減することはできない。

【００１２】一方、後者は、例えば以下のようにしてｐ
−Ｓｉ膜を形成するものである。すなわち、まずプラズ
マＣＶＤ法により、約３００℃の雰囲気下で、ガラス基
板上に大面積のａ−Ｓｉ膜を形成する。次に、真空中ま
たは窒素雰囲気下で、上記ａ−Ｓｉ膜に対して例えばＫ
ｒＦレーザにより、波長が２４８ｎｍでエネルギ密度が
３００ｍｊ／ｃｍ² のレーザ光を２３ｎｓｅｃの時間で
照射し、局部的に表面温度が例えば１２００℃程度とな
るように加熱して、レーザアニールを行う。これによ
り、ａ−Ｓｉ膜が多結晶化してｐ−Ｓｉ膜が形成され
る。

【００１３】この方法によれば、ａ−Ｓｉ膜の形成時の
加熱温度は低く、また、ａ−Ｓｉ膜を多結晶化させてｐ
−Ｓｉ膜を形成するためのレーザアニールによる加熱処
理は瞬間的に行われるため、ガラス基板にはあまり熱が
伝わらない。それゆえ、ガラス基板には高い耐熱性が要
求されず、安価な材質のものを使用することができる。

【００１４】なお、このようなｐ−Ｓｉ膜を用いたＴＦ
Ｔは、前記ａ−Ｓｉ膜を用いる場合と同様に、上記のよ
うにしてｐ−Ｓｉ膜を形成した後に、プラズマＣＶＤ法
等による酸化シリコン膜（絶縁膜）の形成や、スパッタ
リングによるゲート電極の形成、イオン注入、およびフ
ォトリソグラフィとエッチングによるパターニング等を
行うことによって形成される。

【００１５】

【発明が解決しようとする課題】しかしながら、上記の
ようなレーザアニールによって形成されるｐ−Ｓｉ膜を
用いたＴＦＴであっても、電界効果移動度を大幅に増大
させることは困難であり、したがって、ゲート駆動回路
やソース駆動回路などを構成するために十分なスイッチ
ング速度等を得ることが困難であるという課題を有して
いる。

【００１６】すなわち、具体的には、上記のようなｐ−
Ｓｉ膜の電界効果移動度は、３０〜６００ｃｍ² ／Ｖ・
ｓ程度であり、また、半導体素子ごとのばらつきが大き
いために、ＬＣＤのようにガラス基板上に多数のＴＦＴ
が形成される場合には、そのうちの最低レベルの電界効
果移動度、すなわち基板全体として保証し得る電界効果
移動度は、数１０ｃｍ² ／Ｖ・ｓ程度に留まり、ゲート
駆動回路等に適用することができない。

【００１７】このように電界効果移動度が小さいのは、
ｐ−Ｓｉ膜における、酸化シリコン膜との界面の欠陥が
影響していると考えられる。すなわち、ｐ−Ｓｉ膜の形
成時に、界面にダングリングボンド（シリコンの未結合
手）が生じたりしがちであるとともに、ｐ−Ｓｉ膜の形
成から酸化シリコン膜の形成に至るまでの間に、ｐ−Ｓ
ｉ膜の表面への不純物の混入により、やはりダングリン
グボンドが生じたりｐ−Ｓｉ膜の結晶性が損なわれたり
しがちである。また、酸化シリコン膜をプラズマプロセ
ス（ＣＶＤ法）により成膜する場合には、そのプラズマ
によるダメージによっても、ｐ−Ｓｉ膜の表面にダング
リングボンドが生じたりする。

【００１８】さらに、特に酸化シリコン膜を比較的低温
で形成する場合には、しきい値電圧特性やサブスレッシ
ョルド（ゲート電圧の変化に対するドレイン電流の変化
の割合）特性などのＴＦＴ特性が低下しがちであるとい
う課題も有している。具体的には、しきい値電圧が高
く、また、サブスレッショルドが低くなりがちである。

【００１９】このようなＴＦＴ特性の低下は、酸化シリ
コン膜のバルク特性（膜質）が影響していると考えられ
る。すなわち、低温で成膜した酸化シリコン膜は、ほと
んどの場合、熱酸化膜に比べて、Ｓｉ−Ｏ−Ｓｉ結合の
結合角が小さく、弱い結合が多いため、これらの結合が
切断されやすく、安定度が低い。

【００２０】なお、これらの課題は、ｐ−Ｓｉ膜を用い
た半導体素子によって、高密度スタティックＲＡＭ等の
メモリＬＳＩや、イメージセンサなどを構成する場合で
も同様である。

【００２１】本発明は、上記の点に鑑み、多結晶半導体
膜の結晶性が良好で、界面の欠陥も少なく、したがっ
て、電界効果移動度が大きく、動作速度が高速で、さら
に、良好なしきい値電圧特性やサブスレッショルド特性
を有する半導体素子の製造方法の提供を目的としてい
る。

【００２２】また、画素電極用のＴＦＴや走査信号線等
の形成と同時に、駆動回路の形成および配線を行うこと
ができ、製造コストを低減できるとともに、表示画面の
大型化や高精細度化も容易に図ることができる液晶表示
装置の製造方法の提供を目的としている。

【００２３】

【課題を解決するための手段】上記の課題を解決するた
めの第１ないし第４の発明は、基板上に形成された非晶
質半導体膜にエネルギビームを照射することにより多結
晶半導体膜を形成する工程を有する半導体素子の製造方
法において、上記多結晶半導体膜を形成する工程を酸素
（第１の発明）、オゾン（第２の発明）、水蒸気、もし
くは分散された水滴（第３の発明）を含む雰囲気下で、
または非晶質半導体膜の表面に、水滴、または水膜を付
着させた状態（第４の発明）で行うことを特徴としてい
る。

【００２４】これにより、非晶質半導体膜が結晶化する
と同時に半導体酸化膜が形成されるため、多結晶半導体
膜の界面に生じるダングリングボンドが減少するととも
に、不純物が混入することがないので、界面欠陥の少な
い良好な結晶性が得られる。また、プラズマプロセスに
よって酸化シリコン膜を成膜する場合のように、プラズ
マによるダメージを受けることがないので、やはり、多
結晶半導体膜の表面にダングリングボンドが生じること
は抑制される。したがって、電界効果移動度が大きく、
高速なスイッチング動作等が可能な半導体素子を形成す
ることができる。

【００２５】また、半導体酸化膜は高温で形成されるの
で、良好な膜質の半導体酸化膜が得られ、したがって、
しきい値電圧特性やサブスレッショルド特性などのＴＦ
Ｔ特性が良好な半導体素子が得られる。

【００２６】ここで、上記エネルギビームとしては、好
ましくはエキシマレーザを用いる。エキシマレーザは、
紫外線領域の光を高出力で発振できるからである。

【００２７】また、第５の発明は、上記第１ないし第４
の何れかの発明にかかる半導体素子の製造方法におい
て、上記多結晶半導体膜を形成する工程を加圧された雰
囲気下で行うことを特徴としている。

【００２８】これにより、非晶質半導体膜の結晶化と同
時に半導体酸化膜が効率的に形成され、一層、電界効果
移動度が大きく、また、ＴＦＴ特性が良好な半導体素子
が得られる。

【００２９】また、第６、および第７の発明は、基板上
に形成された非晶質半導体膜にエネルギビームを照射す
ることにより多結晶半導体膜を形成する工程を有する半
導体素子の製造方法において、上記多結晶半導体膜を形
成する工程を上記非晶質半導体膜を水に浸漬した状態、
または上記非晶質半導体膜の表面に氷層を付着させた状
態で行うことを特徴としている。

【００３０】これにより、やはり、非晶質半導体膜の結
晶化と同時に半導体酸化膜が効率的に形成され、一層、
電界効果移動度が大きく、また、ＴＦＴ特性が良好な半
導体素子が得られる。

【００３１】第８、および第９の発明は、上記第１ない
し第７の何れかの発明にかかる半導体素子の製造方法で
あって、さらに上記多結晶半導体膜を形成する工程で多
結晶半導体膜の表面に形成された半導体酸化膜の上に、
さらに半導体酸化膜の追加成膜を行う工程、または上記
多結晶半導体膜を形成する工程で多結晶半導体膜の表面
に形成された半導体酸化膜を食刻する工程を有すること
を特徴としている。

【００３２】これにより、所望の膜厚の半導体酸化膜を
有する半導体素子を形成することができるとともに、半
導体酸化膜の追加成膜や食刻によって多結晶半導体膜の
界面に影響を与えることはなく、また、半導体酸化膜の
膜質は維持されるので、電界効果移動度が大きく、ＴＦ
Ｔ特性が良好な半導体素子を得ることができる。

【００３３】第１０の発明は、基板上に、画素電極と、
上記画素電極に接続されたスイッチング素子と、上記ス
イッチング素子に接続された走査信号線、および画像信
号線と、上記走査信号線、および画像信号線を介して、
上記スイッチング素子を駆動する駆動回路とを備えた液
晶表示装置の製造方法において、第１ないし第９の何れ
かの発明に係る半導体素子の製造方法により、上記基板
上に半導体素子を形成する工程と、配線パターンを形成
することにより、上記半導体素子を結線して上記駆動回
路を形成するとともに、上記駆動回路に接続される上記
走査信号線、および画像信号線を形成する工程とを有す
ることを特徴としている。

【００３４】これにより、走査信号線等の形成と同時
に、駆動回路の形成および配線を行うことができ、ＩＣ
チップの実装工程や配線の接続工程などを必要としない
ので、製造工程を簡略化して製造コストを低減できると
ともに、表示画面の大型化や高精細度化も容易に図るこ
とができる。

【００３５】第１１の発明は、上記第１０の発明にかか
る液晶表示装置の製造方法において、第１ないし第９の
何れかの発明に係る半導体素子の製造方法により、上記
スイッチング素子を形成することを特徴としている。

【００３６】これにより、駆動回路の形成と同時に画素
電極用のスイッチング素子も形成されるので、一層製造
工程を簡略化して製造コストを低減することができる。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態につい
て詳述する。

【００３８】まず、以下に説明する各実施の形態の製造
方法により製造される半導体素子であるＴＦＴの構造の
例を説明する。

【００３９】このＴＦＴは、図１に示すように、光透過
性を有する透明基板としてのガラス基板３１上に、多結
晶シリコン膜３３、酸化シリコン膜（ＳｉＯｘ）３４、
それぞれ例えばアルミニウム（Ａｌ）から成るゲート電
極３５とソース電極３６とドレイン電極３７との３つの
電極、および層間絶縁膜３８が設けられて構成されてい
る。

【００４０】上記多結晶シリコン膜３３は、後述するよ
うに、非晶質シリコン膜３２の結晶化により形成された
もので、リン、またはボロン等の不純物イオンのドーピ
ングにより、チャネル領域３３ａと、チャネル領域３３
ａを挟むソース領域３３ｂおよびドレイン領域３３ｃが
形成されている。

【００４１】また、上記ソース電極３６とドレイン電極
３７とは、酸化シリコン膜３４および層間絶縁膜３８に
形成されたコンタクトホール３９・３９を介して、ソー
ス領域３３ｂ、またはドレイン領域３３ｃに接続される
とともに、これらのソース電極３６とドレイン電極３７
と、およびゲート電極３５は、図示しない断面において
所定の配線パターンに接続されている。

【００４２】（実施の形態１）上記のようなＴＦＴの製
造方法についての本発明の実施の形態１を説明する。

【００４３】（１） まず、図２に示すように、光透過
性を有する基板としてのガラス基板３１上に、減圧ＣＶ
Ｄ法によって、例えば膜厚が８５ｎｍの非晶質シリコン
膜３２を成膜する。より具体的には、例えば反応ガスと
してのモノシランガス（ＳｉＨ ₄ ）またはジシランガス
（Ｓｉ₂ Ｈ₄ ）を用い、圧力を数Ｔｏｒｒにして、ガラ
ス基板３１を３５０℃〜５３０℃に加熱することによ
り、非晶質シリコン膜３２を成膜する。なお、この非晶
質シリコン膜３２の成膜にあたっては、減圧ＣＶＤ法に
代えて、後述する実施の形態２と同様のプラズマＣＶＤ
法を用いてもよい。また、上記非晶質シリコン膜３２の
膜厚は、８５ｎｍに限らず、種々の設定が可能である。

【００４４】（２） 図３に示すように、石英板から成
る窓１１が設けられたアルミニウム製の気密な円筒状の
チャンバ１２の中に、上記非晶質シリコン膜３２が形成
されたガラス基板３１を設置し、ヒータ１３により４０
０℃に加熱するとともに、酸素ボンベ５から酸素を導入
して圧力を１気圧に保つ。

【００４５】この状態で、エキシマレーザ（ＸｅＣｌ）
３により、減衰器８、ミラー９、およびホモジナイザー
１０を介して、非晶質シリコン膜３２にレーザ光を照射
し、レーザアニールを行う。より具体的には、例えば一
辺が数ミリの角形のビーム断面形状を有する３０ｎｓの
レーザ光のパルスを、非晶質シリコン膜３２上を走査し
ながら、１０パルスずつ、２７０ｍＪ／ｃｍ² 、のパワ
ー密度（単位面積当たりの照射エネルギー）で照射す
る。

【００４６】上記レーザ光の照射によって、非晶質シリ
コン膜３２は結晶化して多結晶シリコン膜３３に変化す
る。また、このレーザ光の照射を上記のように酸素雰囲
気中で行うことにより、雰囲気中の酸素が多結晶シリコ
ン膜３３の表面付近に効率的に導入され、膜厚が３０ｎ
ｍの酸化シリコン膜（ＳｉＯ₂ ）３４が形成される。

【００４７】なお、レーザ光のパワー密度は、上記に限
らず、非晶質シリコン膜３２を結晶化させるために十分
なパワー密度であればよく、例えば２００〜３５０ｍＪ
／ｃｍ² 、好ましくは２３０〜３００ｍＪ／ｃｍ² など
に設定すればよい。 一方、照射するレーザ光のパルス
の幅、および回数も、上記に限らず、例えばより強い強
度のレーザ光を１パルスだけ照射するようにしてもよ
い。また、上記照射に先立って、上記パワー密度よりも
小さなパワー密度のパルスを１パルスあるいは複数パル
ス照射するようにしたりしてもよい。ただし、ガラス基
板３１に伝わる熱量によってガラス基板３１が例えば６
００℃程度以上にならないように設定することによっ
て、ガラス基板３１として比較的耐熱性が低い安価なも
のを用いることができる。

【００４８】また、レーザ光のビーム断面形状は、上記
のように一辺が数ミリの角形に限らず、数ミリ×１００
ミリ程度の帯状などでもよい。

【００４９】さらに、照射面積の数％から数十％ずつ照
射位置をずらしながら照射するようにして、基板全体
に、より一様な多結晶シリコン膜３３が形成されるよう
にしてもよい。

【００５０】（３） さらに、例えば常圧ＣＶＤ法を用
いて、７０ｎｍの酸化シリコン膜を追加成膜し、酸化シ
リコン膜３４の合計の膜厚をゲート絶縁膜として必要な
厚さ、例えば１００ｎｍにする。

【００５１】すなわち、前記非晶質シリコン膜３２の結
晶化の際に形成される酸化シリコン膜３４の膜厚は、結
晶化のために必要なレーザ光のパワー密度等によって定
まるため、この膜厚が所望の膜厚よりも薄い場合には、
上記のように酸化シリコン膜を追加成膜すればよい。な
お、逆に非晶質シリコン膜３２の結晶化の際に形成され
る酸化シリコン膜３４の膜厚で不足がなければ、追加成
膜の必要はなく、一方、所望の膜厚よりも厚い場合に
は、エッチングにより薄くするなどしてもよい。また、
非晶質シリコン膜３２の結晶化の際に形成された酸化シ
リコン膜３４をエッチング等によって一旦除去した後
に、あらためて所望の膜厚の酸化シリコン膜を成膜した
場合でも、上記非晶質シリコン膜３２の結晶化の際に生
じる界面欠陥（ダングリングボンド等）は低減されるの
で、電界効果移動度の向上等の効果は得られる。

【００５２】以下、従来のＴＦＴと同様に、以下の工程
を行う。

【００５３】（４） アルミニウム（Ａｌ）膜をスパッ
タリングし、エッチングにより所定の形状にパターニン
グして、ゲート電極３５を形成する。

【００５４】（５） ゲート電極３５をマスクとして、
多結晶シリコン膜３３に例えばイオンドーピング法に
て、リン、またはボロンなどの不純物をイオン注入し、
多結晶シリコン膜３３に、チャネル領域３３ａ、ソース
領域３３ｂ、およびドレイン領域３３ｃを形成する。

【００５５】（６） 酸化シリコンから成る層間絶縁膜
３８を常圧ＣＶＤ法にて成膜し、ゲート電極３５を覆
う。

【００５６】（７） エッチングにより、層間絶縁膜３
８および酸化シリコン膜３４に、多結晶シリコン膜３３
のソース領域３３ｂ、またはドレイン領域３３ｃに達す
るコンタクトホール３９・３９を開口する。

【００５７】（８） チタン（Ｔｉ）膜およびアルミニ
ウム（Ａｌ）膜をスパッタリングし、エッチングにより
所定の形状にパターニングして、ソース電極３６、およ
びドレイン電極３７を形成する。

【００５８】このようにして形成されたＴＦＴ、および
真空中または窒素雰囲気下でｐ−Ｓｉを形成した従来の
ＴＦＴについてのゲート電圧（Ｖ_G ）−ドレイン電流
（ｌｏｇ₁₀Ｉ_D ）特性を図４に示す。

【００５９】同図に示すように、しきい値電圧（ドレイ
ン電流が１０^-7（Ａ）となるときのゲート電圧）は、
５．０Ｖから４．１Ｖに減少するとともに、ゲート電圧
の増加に応じたドレイン電流の立ち上がりが急になり、
サブスレッショルド特性が改善された。

【００６０】また、電界効果移動度、および多結晶シリ
コン膜３３の欠陥密度を確認したところ、電界効果移動
度は、５０ｃｍ² ／Ｖ・Ｓから９０ｃｍ² ／Ｖ・Ｓに増
大し、多結晶シリコン膜３３の界面、および内部の合計
の欠陥密度は、１．３×１０ ¹²ｃｍ^-2ｅＶ^-1から１．２
×１０¹²ｃｍ^-2ｅＶ^-1に減少していた。

【００６１】すなわち、酸素雰囲気中でレーザ光を照射
し、非晶質シリコン膜３２を結晶化させて多結晶シリコ
ン膜３３を形成するとともに、同時に、酸化シリコン膜
３４を形成することにより、多結晶シリコン膜３３にお
ける酸化シリコン膜３４との界面の欠陥が低減されると
ともに、酸化シリコン膜３４の膜質も改善されたと考え
られる。

【００６２】（実施の形態２）本発明の実施の形態２に
係るＴＦＴの製造方法について説明する。

【００６３】（１） ガラス基板３１上に、プラズマＣ
ＶＤ法によって、反応ガスとしてモノシランガスと水素
ガスとを用い、反応温度が１８０℃〜３００℃、圧力が
０．８Ｔｏｒｒの条件下で、実施の形態１と同様の膜厚
が８５ｎｍの非晶質シリコン膜３２を成膜する。なお、
プラズマＣＶＤ法に代えて、前記実施の形態１と同様の
減圧ＣＶＤ法を用いてもよい。

【００６４】（２） ガラス基板３１を４００〜５００
℃で３０分以上加熱し、脱水素処理を行う。すなわち、
上記のようにプラズマＣＶＤ法によって非晶質シリコン
膜３２を形成する場合には、非晶質シリコン膜３２中に
水素が取り込まれて、ａ−Ｓｉ：Ｈ膜（水素化非晶質シ
リコン膜）が成膜されることになり、以下のレーザ光の
照射時に、水素の急激な放出に伴う膜の損傷が生じるの
で、あらかじめ、非晶質シリコン膜３２中の水素を放出
させる。

【００６５】（３） 前記実施の形態１と同様に、非晶
質シリコン膜３２にレーザ光を照射して、レーザアニー
ルを行う。ただし、実施の形態１とは異なり、図５に示
すように、チャンバ１２にオゾンボンベ１７からオゾン
を導入し、オゾン濃度を１００％、圧力を１気圧に保っ
た状態でレーザ光の照射を行う。

【００６６】このレーザ光の照射によって、実施の形態
１と同様に、非晶質シリコン膜３２が結晶化して多結晶
シリコン膜３３に変化する。また、このレーザ光の照射
を上記のようにオゾン雰囲気中で行うことにより、雰囲
気中の酸素が多結晶シリコン膜３３の表面付近に効率的
に導入され、酸化シリコン膜（ＳｉＯ₂ ）６が形成され
る。

【００６７】（４） 以下、実施の形態１の（３）〜
（８）と同様に、酸化シリコン膜の追加成膜等を行い、
ＴＦＴを形成する。

【００６８】このようにして形成されたＴＦＴ、および
真空中または窒素雰囲気下でｐ−Ｓｉを形成した従来の
ＴＦＴについてのゲート電圧（Ｖ_G ）−ドレイン電流
（ｌｏｇ₁₀Ｉ_D ）特性を図６に示す。

【００６９】同図に示すように、しきい値電圧（ドレイ
ン電流が１０^-7（Ａ）となるときのゲート電圧）は、
５．０Ｖから２．９Ｖに減少するとともに、ゲート電圧
の増加に応じたドレイン電流の立ち上がりは急になり、
サブスレッショルド特性が改善された。

【００７０】また、電界効果移動度、および多結晶シリ
コン膜３３の欠陥密度を確認したところ、電界効果移動
度は、５０ｃｍ² ／Ｖ・Ｓから１８０ｃｍ² ／Ｖ・Ｓに
増大し、多結晶シリコン膜３３の界面、および内部の合
計の欠陥密度は、１．３×１０¹²ｃｍ^-2ｅＶ^-1から１．
１×１０¹²ｃｍ^-2ｅＶ^-1に減少していた。

【００７１】なお、レーザ光の照射時における、チャン
バ１２内のオゾン濃度は、上記のように１００％に限ら
ないが、濃度が高いほど、大きな効果が得られる。

【００７２】（実施の形態３）本発明の実施の形態３に
係るＴＦＴの製造方法について説明する。

【００７３】（１） 前記実施の形態２の（１）、
（２）と同様に、プラズマＣＶＤ法によって、ガラス基
板３１上に非晶質シリコン膜３２成膜し、脱水素処理を
行う。

【００７４】（２） 前記実施の形態１と同様に、非晶
質シリコン膜３２にレーザ光を照射して、レーザアニー
ルを行う。ただし、実施の形態１とは異なり、図７に示
すように、チャンバ１２に酸素ボンベ５から酸素を導入
するとともに、水蒸気発生装置１６によって水蒸気を供
給し、チャンバ１２内を飽和蒸気圧に保った状態でレー
ザ光の照射を行う。

【００７５】このレーザ光の照射によって、実施の形態
１と同様に、非晶質シリコン膜３２が結晶化して多結晶
シリコン膜３３に変化する。また、このレーザ光の照射
を上記のように水蒸気を含む雰囲気中で行うことによ
り、水蒸気中の酸素が多結晶シリコン膜３３の表面付近
に効率的に導入され、酸化シリコン膜（ＳｉＯ₂ ）６が
形成される。

【００７６】（３） 以下、実施の形態１の（３）〜
（８）と同様に、酸化シリコン膜の追加成膜等を行い、
ＴＦＴを形成する。

【００７７】このようにして形成されたＴＦＴ、および
真空中または窒素雰囲気下でｐ−Ｓｉを形成した従来の
ＴＦＴについてのゲート電圧（Ｖ_G ）−ドレイン電流
（ｌｏｇ₁₀Ｉ_D ）特性を図８に示す。

【００７８】同図に示すように、しきい値電圧（ドレイ
ン電流が１０^-7（Ａ）となるときのゲート電圧）は、
５．０Ｖから２．０Ｖに減少するとともに、ゲート電圧
の増加に応じたドレイン電流の立ち上がりは急になり、
サブスレッショルド特性が改善された。

【００７９】また、電界効果移動度、および多結晶シリ
コン膜３３の欠陥密度を確認したところ、電界効果移動
度は、５０ｃｍ² ／Ｖ・Ｓから３１０ｃｍ² ／Ｖ・Ｓに
増大し、多結晶シリコン膜３３の界面、および内部の合
計の欠陥密度は、１．３×１０¹²ｃｍ^-2ｅＶ^-1から８．
７×１０¹¹ｃｍ^-2ｅＶ^-1に減少していた。

【００８０】なお、レーザ光の照射時における、チャン
バ１２内の水蒸気は、上記のように飽和蒸気圧の状態に
限らないが、湿度が高いほど、大きな効果が得られる。

【００８１】また、完全に蒸気となっている状態に限ら
ず、水滴が分散した状態や、非晶質シリコン膜３２の表
面に水滴または水の膜が付着した状態でも、同様の効果
が得られる。

【００８２】さらに、水蒸気とともにチャンバ１２内に
導入される気体は、酸素に限らず、オゾンや、窒素等の
不活性ガス、また、酸素と窒素との混合気（大気）など
でもよい。

【００８３】（実施の形態４）本発明の実施の形態４に
係るＴＦＴの製造方法について説明する。

【００８４】（１） 前記実施の形態２の（１）、
（２）と同様に、プラズマＣＶＤ法によって、ガラス基
板３１上に非晶質シリコン膜３２を成膜し、脱水素処理
を行う。

【００８５】（２） 前記実施の形態３と同様に、図７
に示すように、非晶質シリコン膜３２にレーザ光を照射
して、レーザアニールを行う。ただし、実施の形態３と
は異なり、酸素および水蒸気が導入されたチャンバ１２
内の圧力を１０気圧に保った状態でレーザ光の照射を行
う。

【００８６】このレーザ光の照射によって、実施の形態
３と同様に、非晶質シリコン膜３２が結晶化して多結晶
シリコン膜３３に変化する。また、このレーザ光の照射
を上記のように水蒸気を含む加圧された雰囲気中で行う
ことにより、水蒸気中の酸素が多結晶シリコン膜３３の
表面付近に効率的に導入され、酸化シリコン膜（ＳｉＯ
₂ ）６が形成される。

【００８７】（３） 以下、実施の形態１の（３）〜
（８）と同様に、酸化シリコン膜の追加成膜等を行い、
ＴＦＴを形成する。

【００８８】このようにして形成されたＴＦＴ、および
真空中または窒素雰囲気下でｐ−Ｓｉを形成した従来の
ＴＦＴについてのゲート電圧（Ｖ_G ）−ドレイン電流
（ｌｏｇ₁₀Ｉ_D ）特性を図９に示す。

【００８９】同図に示すように、しきい値電圧（ドレイ
ン電流が１０^-7（Ａ）となるときのゲート電圧）は、
５．０Ｖから１．２Ｖに減少するとともに、ゲート電圧
の増加に応じたドレイン電流の立ち上がりは急になり、
サブスレッショルド特性が改善された。

【００９０】また、電界効果移動度、および多結晶シリ
コン膜３３の欠陥密度を確認したところ、電界効果移動
度は、５０ｃｍ² ／Ｖ・Ｓから５５０ｃｍ² ／Ｖ・Ｓに
増大し、多結晶シリコン膜３３の界面、および内部の合
計の欠陥密度は、１．３×１０¹²ｃｍ^-2ｅＶ^-1から４．
４×１０¹¹ｃｍ^-2ｅＶ^-1に減少していた。

【００９１】なお、レーザ光の照射時における、チャン
バ１２内の圧力は、上記のように１０気圧に限らない
が、圧力が高いほど、大きな効果が得られる。

【００９２】また、完全に蒸気となっている状態に限ら
ず、水滴が分散した状態や、非晶質シリコン膜３２の表
面に水滴または水の膜が付着した状態でも、同様の効果
が得られる。

【００９３】さらに、水蒸気とともにチャンバ１２内に
導入される気体は、酸素に限らず、オゾンや窒素等の不
活性ガス、また、酸素と窒素との混合気（大気）などで
もよい。

【００９４】またさらに、水蒸気を導入することなく、
１気圧よりも高い圧力に加圧した酸素、またはオゾンを
供給するようにしてもよい。

【００９５】（実施の形態５）本発明の実施の形態５に
係るＴＦＴの製造方法について説明する。

【００９６】（１） 前記実施の形態２の（１）、
（２）と同様に、プラズマＣＶＤ法によって、ガラス基
板３１上に非晶質シリコン膜３２成膜し、脱水素処理を
行う。

【００９７】（２） 前記実施の形態２と同様に、非晶
質シリコン膜３２にレーザ光を照射して、レーザアニー
ルを行う。ただし、実施の形態２とは異なり、図１０に
示すように、非晶質シリコン膜３２の形成されたガラス
基板３１を水１９に浸し、水面からガラス基板３１の上
面までの距離が５ｍｍ程度になるようにした状態でレー
ザ光の照射を行う。なお、チャンバ１２には、チャンバ
内の圧力が高くなりすぎるのを防ぐために、リリーフ圧
を１０気圧にセットした図示しないバルブが設けられて
いる。

【００９８】このレーザ光の照射によって、実施の形態
２と同様に、非晶質シリコン膜３２が結晶化して多結晶
シリコン膜３３に変化する。また、上記のようにガラス
基板３１を水１９に浸した状態でレーザ光の照射を行う
ことにより、非晶質シリコン膜３２の表面付近の水１９
が蒸発して、瞬間的に高圧の水蒸気となり、その水蒸気
中の酸素が多結晶シリコン膜３３の表面付近に効率的に
導入され、酸化シリコン膜（ＳｉＯ₂ ）６が形成され
る。

【００９９】（３） 以下、実施の形態１の（３）〜
（８）と同様に、酸化シリコン膜の追加成膜等を行い、
ＴＦＴを形成する。

【０１００】このようにして形成されたＴＦＴ、および
真空中または窒素雰囲気下でｐ−Ｓｉを形成した従来の
ＴＦＴについてのゲート電圧（Ｖ_G ）−ドレイン電流
（ｌｏｇ₁₀Ｉ_D ）特性を図１１に示す。

【０１０１】同図に示すように、しきい値電圧（ドレイ
ン電流が１０^-7（Ａ）となるときのゲート電圧）は、
５．０Ｖから１．７Ｖに減少するとともに、ゲート電圧
の増加に応じたドレイン電流の立ち上がりは急になり、
サブスレッショルド特性が改善された。

【０１０２】また、電界効果移動度、および多結晶シリ
コン膜３３の欠陥密度を確認したところ、電界効果移動
度は、５０ｃｍ² ／Ｖ・Ｓから４３０ｃｍ² ／Ｖ・Ｓに
増大し、多結晶シリコン膜３３の界面、および内部の合
計の欠陥密度は、１．３×１０¹²ｃｍ^-2ｅＶ^-1から６．
３×１０¹¹ｃｍ^-2ｅＶ^-1に減少していた。

【０１０３】（実施の形態６）本発明の実施の形態６に
係るＴＦＴの製造方法について説明する。

【０１０４】（１） 前記実施の形態２の（１）、
（２）と同様に、プラズマＣＶＤ法によって、ガラス基
板３１上に非晶質シリコン膜３２成膜し、脱水素処理を
行う。

【０１０５】（２） 前記実施の形態２と同様に、非晶
質シリコン膜３２にレーザ光を照射して、レーザアニー
ルを行う。ただし、実施の形態２とは異なり、図１２に
示すように、あらかじめ、非晶質シリコン膜３２の表面
に厚さが１０ｍｍの氷２０を形成した状態でレーザ光の
照射を行う。なお、チャンバ１２には、実施の形態５と
同様に、チャンバ内の圧力が高くなりすぎるのを防ぐた
めに、リリーフ圧を１０気圧にセットした図示しないバ
ルブが設けられている。

【０１０６】このレーザ光の照射によって、実施の形態
２と同様に、非晶質シリコン膜３２が結晶化して多結晶
シリコン膜３３に変化する。また、上記のように非晶質
シリコン膜３２の表面に氷２０が形成された状態でレー
ザ光の照射を行うことにより、非晶質シリコン膜３２の
表面付近の氷２０が蒸発して、瞬間的に高圧の水蒸気と
なり、その水蒸気中の酸素が多結晶シリコン膜３３の表
面付近に効率的に導入され、酸化シリコン膜（Ｓｉ
Ｏ₂ ）６が形成される。

【０１０７】（３） 以下、実施の形態１の（３）〜
（８）と同様に、酸化シリコン膜の追加成膜等を行い、
ＴＦＴを形成する。

【０１０８】このようにして形成されたＴＦＴ、および
真空中または窒素雰囲気下でｐ−Ｓｉを形成した従来の
ＴＦＴについてのゲート電圧（Ｖ_G ）−ドレイン電流
（ｌｏｇ₁₀Ｉ_D ）特性を図１３に示す。

【０１０９】同図に示すように、しきい値電圧（ドレイ
ン電流が１０^-7（Ａ）となるときのゲート電圧）は、
５．０Ｖから１．０Ｖに減少するとともに、ゲート電圧
の増加に応じたドレイン電流の立ち上がりは急になり、
サブスレッショルド特性が改善された。

【０１１０】また、電界効果移動度、および多結晶シリ
コン膜３３の欠陥密度を確認したところ、電界効果移動
度は、５０ｃｍ² ／Ｖ・Ｓから６００ｃｍ² ／Ｖ・Ｓに
増大し、多結晶シリコン膜３３の界面、および内部の合
計の欠陥密度は、１．３×１０¹²ｃｍ^-2ｅＶ^-1から３．
６×１０¹¹ｃｍ^-2ｅＶ^-1に減少していた。

【０１１１】なお、前記実施の形態１〜６において、各
ＴＦＴの電界効果移動度の値、９０ｃｍ² ／Ｖ・Ｓから
６００ｃｍ² ／Ｖ・Ｓは、比較例の電界効果移動度の値
５０ｃｍ² ／Ｖ・Ｓに対するものである。したがって、
従来の製造方法により得られたＴＦＴの電界効果移動度
が、例えば６００ｃｍ² ／Ｖ・Ｓで得られるような条件
の下に本発明を適用した場合には、さらにそれ以上の値
が得られる。

【０１１２】（実施の形態７）本発明の実施の形態７に
係る液晶表示装置の製造方法について説明する。

【０１１３】この製造方法により製造される液晶表示装
置は、図１４および図１５に示すように、光透過性基板
であるガラス基板３１と、対向電極５２が形成されたガ
ラス基板５１との間に液晶層５３が設けられるととも
に、上記ガラス基板３１・５１の両側に偏光板５４・５
５が設けられて構成されている。

【０１１４】上記ガラス基板３１における画像表示領域
５６には、それぞれ互いに平行な走査信号線６１…、お
よびこれらの走査信号線６１…にそれぞれ垂直な画像信
号線６２…が設けられている。また、各走査信号線６１
と画像信号線６２との各交差位置に対応して、画素電極
６３…、および画素スイッチングＴＦＴ６４…が設けら
れている。上記画素スイッチングＴＦＴ６４のゲート電
極、ソース電極、およびドレイン電極には、それぞれ、
走査信号線６１、画像信号線６２、または画素電極６３
が接続されている。さらに、ガラス基板３１における画
像表示領域５６の周辺部には、駆動回路用ＴＦＴ６５…
などによって構成されたシフトレジスタ等を有するゲー
ト駆動回路６６、およびソース駆動回路６７が設けられ
ている。

【０１１５】ここで、上記駆動回路用ＴＦＴ６５…は、
前記実施の形態１ないし実施の形態６の製造方法によっ
て形成されている。また、走査信号線６１および画像信
号線６２は、駆動回路用ＴＦＴ６５のドレイン電極等と
ともに一体的に形成されることにより、それぞれ、ゲー
ト駆動回路６６、またはソース駆動回路６７に接続され
ている。

【０１１６】すなわち、駆動回路用ＴＦＴ６５は、前述
のように酸素の雰囲気中などでｐ−Ｓｉを形成すること
により電界効果移動度が高いものに形成されるので、高
速なスイッチング動作等を必要とするゲート駆動回路６
６およびソース駆動回路６７に適用することができる。
また、ガラス基板３１上に形成された駆動回路用ＴＦＴ
６５によってゲート駆動回路６６およびソース駆動回路
６７を構成するとともに、そのドレイン電極等とともに
走査信号線６１および画像信号線６２を一体的に形成す
ることにより、ＩＣチップの実装工程や配線の接続工程
などを必要とせず、製造工程を簡略化することができ
る。それゆえ、例えば大面積透過形液晶表示装置などを
容易に製造することが可能となる。

【０１１７】なお、画素スイッチングＴＦＴ６４は、駆
動回路用ＴＦＴ６５と同様にｐ−Ｓｉによって形成して
もよいが、駆動回路用ＴＦＴ６５ほど高速なスイッチン
グ動作を必要としないので、従来の液晶表示装置と同様
にａ−Ｓｉによって形成してもよい。

【０１１８】また、画素スイッチングＴＦＴ６４と駆動
回路用ＴＦＴ６５とを所定のパターンのマスクを用いて
同一の工程で形成する場合には、製造工程の削減を図る
ことができるが、それぞれ別の工程で形成する場合で
も、上記ＩＣチップの実装工程や配線の接続工程などを
必要しないことにより製造工程を簡略化できる効果は得
られる。

【０１１９】なお、本実施の形態７においては、ＴＦＴ
を液晶表示装置に適用した例を示したが、これに限ら
ず、例えば高密度スタティックＲＡＭ等のメモリや、イ
メージセンサなどに適用することもできる。

【０１２０】

【発明の効果】本発明は、以上のように説明した形態で
実施され、以下に述べるような効果を奏する。

【０１２１】すなわち、酸素を含む雰囲気下等で非晶質
半導体膜にエネルギビームを照射して多結晶半導体膜を
形成することにより、非晶質半導体膜が結晶化すると同
時に半導体酸化膜が形成され、界面欠陥の少ない良好な
結晶性の多結晶半導体膜が得られるので、電界効果移動
度が大きく、高速なスイッチング動作等が可能な半導体
素子を形成することができるとともに、良好な膜質の半
導体酸化膜が形成されるため、しきい値電圧特性やサブ
スレッショルド特性などのＴＦＴ特性が良好な半導体素
子が得られるという効果を奏する。

【０１２２】また、上記のようにして基板上に半導体素
子を形成し、配線パターンを形成することにより上記半
導体素子を結線して駆動回路を形成するとともに、この
駆動回路に接続される上記走査信号線、および画像信号
線を形成することによって、走査信号線等の形成と同時
に、駆動回路の形成および配線を行うことができ、ＩＣ
チップの実装工程や配線の接続工程などを必要しないの
で、製造工程を簡略化して製造コストを低減できるとと
もに、表示画面の大型化や高精細度化も容易に図ること
ができるという効果を奏する。

【図面の簡単な説明】

【図１】実施の形態１ないし実施の形態６により製造さ
れるＴＦＴの構造を示す断面図である。

【図２】同、ガラス基板上に成膜された非晶質シリコン
膜の例を示す斜視図である。

【図３】実施の形態１のＴＦＴの製造方法を示す説明図
である。

【図４】同、ＴＦＴのゲート電圧とドレイン電流との関
係を示す特性図である。

【図５】実施の形態２のＴＦＴの製造方法を示す説明図
である。

【図６】同、ＴＦＴのゲート電圧とドレイン電流との関
係を示す特性図である。

【図７】実施の形態３および実施の形態４のＴＦＴの製
造方法を示す説明図である。

【図８】実施の形態３のＴＦＴのゲート電圧とドレイン
電流との関係を示す特性図である。

【図９】実施の形態４のＴＦＴのゲート電圧とドレイン
電流との関係を示す特性図である。

【図１０】実施の形態５のＴＦＴの製造方法を示す説明
図である。

【図１１】同、ＴＦＴのゲート電圧とドレイン電流との
関係を示す特性図である。

【図１２】実施の形態６のＴＦＴの製造方法を示す説明
図である。

【図１３】同、ＴＦＴのゲート電圧とドレイン電流との
関係を示す特性図である。

【図１４】実施の形態７により製造される液晶表示装置
の構成を示す斜視図である。

【図１５】同、液晶表示装置の詳細な構成を示す斜視図
である。

【符号の説明】

３ エキシマレーザ ５ 酸素ボンベ １２ チャンバ １６ 水蒸気発生装置 １７ オゾンボンベ １９ 水 ２０ 氷 ３１ ガラス基板 ３２ 非晶質シリコン膜 ３３ 多結晶シリコン膜 ３３ａ チャネル領域 ３３ｂ ソース領域 ３３ｃ ドレイン領域 ３４ 酸化シリコン膜 ５１ ガラス基板 ６１ 走査信号線 ６２ 画像信号線 ６３ 画素電極 ６４ 画素スイッチングＴＦＴ ６５ 駆動回路用ＴＦＴ ６６ ゲート駆動回路 ６７ ソース駆動回路

フロントページの続き (72)発明者 山本 睦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 筒 博司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA59 HA00 HA04 JA25 JA28 KA04 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA23 MA30 MA35 5C094 AA05 AA14 AA21 AA43 AA44 BA03 CA19 DA14 DA15 DB04 GB10 5F052 AA02 BB07 DA02 DB02 DB03 JA01 5F110 AA01 AA30 BB02 BB07 BB10 CC02 DD02 EE03 EE44 FF02 FF09 FF22 FF29 GG02 GG13 GG25 GG45 GG47 HJ01 HJ12 HL03 HL04 HL11 HL23 NN02 NN23 NN35 PP03 PP06 PP13 PP26 PP35 QQ11 QQ21

Claims (8)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された非晶質半導体膜にエ
   ネルギビームを照射することにより多結晶半導体膜を形
   成する工程を有する半導体素子の製造方法において、 上記多結晶半導体膜を形成する工程が、酸素を含む雰囲
   気下で非晶質半導体膜にエキシマレーザ光を照射する工
   程であることを特徴とする半導体素子の製造方法。
2. 【請求項２】 基板上に形成された非晶質半導体膜にエ
   ネルギビームを照射することにより多結晶半導体膜を形
   成する工程を有する半導体素子の製造方法において、 上記多結晶半導体膜を形成する工程が、オゾンを含む雰
   囲気下で非晶質半導体膜にエキシマレーザ光を照射する
   工程であることを特徴とする半導体素子の製造方法。
3. 【請求項３】 基板上に形成された非晶質半導体膜にエ
   ネルギビームを照射することにより多結晶半導体膜を形
   成する工程を有する半導体素子の製造方法において、 上記多結晶半導体膜を形成する工程が、水蒸気、または
   分散された水滴を含む雰囲気下で非晶質半導体膜にエキ
   シマレーザ光を照射する工程であることを特徴とする半
   導体素子の製造方法。
4. 【請求項４】 請求項１ないし請求項３の何れかの半導
   体素子の製造方法において、上記多結晶半導体膜を形成
   する工程を加圧された雰囲気下で行うことを特徴とする
   半導体素子の製造方法。
5. 【請求項５】 請求項１ないし請求項４の何れかの半導
   体素子の製造方法において、 さらに、上記多結晶半導体膜を形成する工程で多結晶半
   導体膜の表面に形成された半導体酸化膜の上に、さらに
   半導体酸化膜の追加成膜を行う工程を有することを特徴
   とする半導体素子の製造方法。
6. 【請求項６】 請求項１ないし請求項４の何れかの半導
   体素子の製造方法において、 さらに、上記多結晶半導体膜を形成する工程で多結晶半
   導体膜の表面に形成された半導体酸化膜を食刻する工程
   を有することを特徴とする半導体素子の製造方法。
7. 【請求項７】 基板上に、画素電極と、上記画素電極に
   接続されたスイッチング素子と、上記スイッチング素子
   に接続された走査信号線、および画像信号線と、上記走
   査信号線、および画像信号線を介して、上記スイッチン
   グ素子を駆動する駆動回路とを備えた液晶表示装置の製
   造方法において、 請求項１ないし請求項６の何れかの半導体素子の製造方
   法により、上記基板上に半導体素子を形成する工程と、 配線パターンを形成することにより、上記半導体素子を
   結線して上記駆動回路を形成するとともに、上記駆動回
   路に接続された上記走査信号線、および画像信号線を形
   成する工程とを有することを特徴とする液晶表示装置の
   製造方法。
8. 【請求項８】 請求項７の液晶表示装置の製造方法にお
   いて、 請求項１ないし請求項６の何れかの半導体素子の製造方
   法により、上記スイッチング素子を形成することを特徴
   とする液晶表示装置の製造方法。