JP4112451B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4112451B2
JP4112451B2 JP2003272798A JP2003272798A JP4112451B2 JP 4112451 B2 JP4112451 B2 JP 4112451B2 JP 2003272798 A JP2003272798 A JP 2003272798A JP 2003272798 A JP2003272798 A JP 2003272798A JP 4112451 B2 JP4112451 B2 JP 4112451B2
Authority
JP
Japan
Prior art keywords
film
silicon
oxide film
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003272798A
Other languages
English (en)
Other versions
JP2004006953A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003272798A priority Critical patent/JP4112451B2/ja
Publication of JP2004006953A publication Critical patent/JP2004006953A/ja
Application granted granted Critical
Publication of JP4112451B2 publication Critical patent/JP4112451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、400℃以下の低温で絶縁基板上に特性がよく信頼性の高い絶縁ゲイト型半導体装置およびそれらが多数形成された集積回路を歩留りよく形成する方法に関する。本発明による半導体装置は、液晶ディスプレー等のアクティブマトリクスやイメージセンサー等の駆動回路、あるいはSOI集積回路や従来の半導体集積回路(マイクロプロセッサーやマイクロコントローラ、マイクロコンピュータ、あるいは半導体メモリー等)における薄膜トランジスタとして使用されるものである。
近年、絶縁基板上に絶縁ゲイト型半導体装置(MOSFET)を形成する研究が盛んに成されている。このように絶縁基板上に半導体集積回路を形成することは回路の高速駆動の上で有利である。なぜなら、従来の半導体集積回路の速度は主として配線と基板との容量(浮遊容量)によって制限されていたのに対し、絶縁基板上ではこのような浮遊容量が存在しないからである。このように絶縁基板上に形成され、薄膜状の活性層を有するMOSFETを薄膜トランジスタ(TFT)という。従来の半導体集積回路においても、例えばSRAMの負荷トランジスタとしてTFTが使用されている。
また、最近になって、透明な基板上に半導体集積回路を形成する必要のある製品が出現した。例えば、液晶ディスプレーやイメージセンサーというような光デバイスの駆動回路である。ここにもTFTが用いられている。これらの回路は大面積に形成することが要求されるのでTFT作製プロセスの低温化が求められている。また、例えば、絶縁基板上に多数の端子を有する装置で、該端子を半導体集積回路に接続する必要がある場合にも、実装密度を低減するために、半導体集積回路の最初の方の段、あるいは半導体集積回路そのものを、同じ絶縁基板上にモノリシックに形成することも考えられている。
従来、TFTは、アモルファスもしくはセミアモルファス、あるいは微結晶の半導体被膜を450℃〜1200℃の温度で熱的なアニールをおこなうこと、もしくはレーザー等の強光を照射することによって、結晶性を改善し、良質な(すなわち、移動度の十分に大きな)半導体被膜に改善することがなされてきた。半導体被膜にアモルファス材料を使用するアモルファスTFTもあるが、移動度が5cm/Vs以下、通常は1cm/Vs程度と小さく、動作速度の点からで、また、Pチャネル型のTFTが得られない点からその利用は大きく制限されている。移動度が5cm/Vs以上のTFTを得るには、上記のような温度でのアニールが必要であった。また、このようなアニールによってPチャネル型TFT(PTFT)を形成することができた。
しかしながら、上記のうち、特に高温を要するプロセスでは、基板材料が著しい制約を受けた。すなわち、いわゆる高温プロセス(最高プロセス温度が900〜1200℃のプロセス)では、ゲイト酸化膜として質のよい熱酸化膜が使用できるのであるが、基板は石英やサファイヤ、スピネルのような高価で大面積化の困難な材料しか使用できなかった。
これに対し、低温プロセス(最高プロセス温度が750℃以下のプロセス、レーザー照射による結晶化プロセスも含む)では、高温プロセスよりも基板材料の選択の巾は広がるが、低温でステップカバーレージのよい絶縁膜を高いスループットで形成する技術も課題であった。低温での絶縁膜の形成方法としてはスパッタ法が利用されているが、ステップカバレージが悪く、また、スループットも十分でなかった。一方、テトラ・テトキシ・シラン(TEOS)を始めとするシリコン原子を含有する有機材料(以下、有機シランという)を気化させてこれを原料として、プラズマCVD、減圧CVD、常圧CVD等の化学的気相成長法によって、低温で高スループットの酸化珪素膜を得る技術が知られていたが、このようにして得られた膜には多くの炭素原子、炭化水素基が含まれ、これらがクラスターを形成し、トラップセンターとなった。このため絶縁特性も十分でなく、また、界面準位密度が非常に大きいためゲイト絶縁膜としては使用できなかった。
このような有機シランを原料として形成された酸化珪素膜は、そのままではゲイト絶縁膜のような十分な電気特性が要求される材料には使用できず、通常、600℃以上の温度で長時間の酸化処理を必要とした。このような熱処理が基板にダメージを与え、また、スループットを低下させる原因となることが問題であった。
本発明はこのような現状に鑑みてなされたもので、低温でのステップカバレージのよい酸化膜の形成と、スループットの向上、さらにその酸化膜の質を向上させることを目的とする。また、このような技術の積み重ねによって最高プロセス温度が400℃以下のTFTの作製方法を提案するものである。
本発明の第1の方法は、有機シランを各種CVD法によって分解・堆積することによって酸化珪素膜を形成し、これをパルスレーザー光の照射によってその特性を改善せしめ、特に膜中に含まれる炭素や炭化水素基を排除し、よって、トラップセンターを無くし、これをTFTのゲイト絶縁膜に使用することを主旨とするものである。本発明で使用するパルスレーザーとしては、KrF、ArF、XeCl、XeF等のエキシマーレーザーのような紫外光レーザーが望ましい。また強光としては、紫外光または赤外光を用いることが望ましい。紫外光は、後述するように、膜中に含まれる炭素や炭化水素基を排除する作用を有する。また赤外光は、膜を急速に加熱し、膜中の欠陥や不対結合手等のトラップセンターを減少させる効果がある。
また、レーザー照射や赤外光の照射によって、半導体被膜の結晶性の改善(例えばアモルファス状態から結晶化状態へ変えること)をおこなうことも可能である。もちろん、半導体被膜の結晶性の改善と酸化珪素膜の改質を別々におこなうことも可能である。
本発明の第2の方法は、有機シランを各種CVD法によって分解・堆積することによって酸化珪素膜を形成し、これを酸素、オゾン、酸化窒素等を含む酸化性の雰囲気にさらし、150〜400℃まで、加熱した状態で、300nm以下の波長の紫外光の照射によって膜中に含まれる炭素や炭化水素基を排除し、よって、トラップセンターを無くし、これをTFTのゲイト絶縁膜に使用することを主旨とするものである。
もちろん第1の発明と第2の発明を組み合わせてもより一層の効果が得られる。例えば、有機シランを原料とした酸化珪素膜を酸化雰囲気中にさらして、150〜400℃に加熱して、波長300nmの紫外光レーザーを照射してもよい。
TEOS等の有機シラン(その炭化水素基、エトキシ基、水素等の一部がフッ素によって置換されているものを含む)は多くの場合、常圧・室温では液体であるので、必要に応じて、これを減圧下で昇温して気化させ、反応チャンバーに導入する。プラズマCVD法によって酸化珪素膜を得る場合には、有機シランに酸素を適量混合し、また、キャリヤガスとして、アルゴン、ヘリウム等の不活性ガスを混入させて反応をおこなう。減圧CVDもしくは常圧CVDによって作製する場合には、有機シランとオゾンとを混入し、必要に応じて上記のキャリヤガスを混入して、反応をおこなえばよい。
この結果、もはや半導体被膜の結晶性を改善するためのアニールが最高プロセス温度を決定するのではなく、その他の要因(例えば、水素化アニールやゲイト酸化膜のアニール等)が最高プロセス温度を決定することとなり、基板の選択の巾は著しく改善される。具体的には最高プロセス温度は400℃以下である。特に、従来であれば熱的な膨張やソリ等の影響で大面積基板上ではパターンがずれてしまったが、本発明では上述の通り400℃以下のプロセスであるので、何ら問題が生じない。例えば300mm×400mmというような大きな基板であっても極めて精度良く多数のTFTを作製することができる。このため、多面取りによってスループットを向上させることが可能である。
また、基板の選択に関しては、例えば、ソーダーガラスは、軟化点が低く、従来はTFTをその上に形成して動作させることは不可能とされてきたが、本発明によって適切な処置を施せばTFTを動作させることが可能である。
本発明の第1の応用例としては、アモルファスシリコン(a−Si)TFTを用いたアクティブマトリクス(AM)型の液晶表示装置(LCD)の周辺回路がある。a−SiTFT−AMLCDは、基板として無アルカリガラス(例えばコーニング7059)を用い、通常400℃以下の温度でa−SiTFTを形成するものである。a−SiTFTは、OFF抵抗が高く、アクティブマトリクスのスイッチング素子としては理想的であるが、先にも述べたように動作速度が遅く、また、CMOSが形成できないという理由から、周辺駆動回路は単結晶集積回路(IC)を使用し、マトリクスの端子をTAB等の方法でICの端子に接続している。しかしながら、このような実装方法は、画素の大きさが小さくなるにしたがって、困難なものとなり、また、実装に要する費用がモジュールの大きな部分を占めるようになった。
しかしながら、従来のプロセスではマトリクスと同じ基板上に周辺回路を形成することは、熱的な問題から困難であった。しかしながら、本発明によって、a−SiTFTの形成に要する温度と同じ程度の温度でより移動度の大きなTFTを形成することができるようになった。
第2の応用例としては、無アルカリガラスよりも安価なソーダガラス等の材料の上にTFTを形成することである。この場合には、TFTをソーダガラスに密着して形成すると、ガラス中に含まれるナトリウム等の可動イオンが侵入するので、ガラス上には窒化珪素もしくは酸化アルミニウムを主成分とする絶縁被膜を形成し、さらにその上に酸化珪素等の材料で下地の絶縁膜を形成してから、本発明を適用してTFTを形成することが望まれる。また、より不良を少なくするには、マトリクスのTFTとしては、NTFTよりもPTFTを用いることが好まれる。なぜならば、NTFTでは、基板から可動イオンが侵入した場合にはチャネルが形成されてTFTが常時オン状態となるが、PTFTでは、例え可動イオンが侵入してもチャネルが形成されないからである。
第3の応用例としては、スタティックな駆動をする単純マトリクスのLCDの周辺回路がある。例えば、強誘電性液晶材料(FLC)は、メモリー性があるので、単純マトリクスであっても高コントラストが得られるが、従来は周辺回路はa−SiTFT−AMLCDと同じくICをTAB等の方法で接続していた。同様に液晶のコレステリック相とネマティック相との間の相変化を利用してスタティックな動作をおこなうLCDも周辺回路をTAB接続していた。また、ネマティック液晶と強誘電ポリマーを組み合わせることによってスタティックな駆動をおこなうLCD(例えば、特開昭61−1152)も提案されているが、やはり周辺回路はTAB接続されることが前提とされている。
これらのLCDは単純マトリクスであるので、安価な基板を使用して大画面が得られると同時により高精彩が得られることも特徴である。高精彩とするためには端子間のピッチを狭めなければならないが、そうするとIC実装が困難となるという矛盾を抱えていた。本発明によって、安価な基板であっても熱的な問題を気にすること無く周辺回路をモノリシックに形成できる。
第4の応用例としては、金属配線が形成された後の半導体集積回路において、TFTを形成する、いわゆる3次元ICが上げられる。その他にも様々な応用が可能である。以下に実施例を示し、より詳細に本発明を説明する。
本発明によって、低温で極めて歩留りよくTFTを作製することが出来た。特に大面積基板上にTFTを形成し、これをアクティブマトリクスや駆動回路に利用することによる産業上のインパクトは大きい。実施例では示さなかったが、本発明を単結晶結晶ICやその他のICの上にさらに半導体回路を積み重ねるといういわゆる立体ICを形成することに用いてもよい。また、実施例では主として各種LCDに本発明を使用する例を示したが、その他の絶縁基板上に形成することが要求される回路、例えばイメージセンサー等においても本発明が実施できることは自明である。
本発明によって、TFTを作製する例を図1に示す。まず、基板(コーニング7059、300mm×300mmもしくは100mm×100mm)101上に下地酸化膜102として厚さ100〜300nmの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法やTEOSをプラズマCVD法で分解・堆積した膜を450〜650℃でアニールしてもよい。
その後、プラズマCVD法やLPCVD法によってアモルファス状のシリコン膜103を30〜150nm、好ましくは50〜100nm堆積した。そして、図1(A)に示すようにKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、シリコン膜103の結晶性を改善させた。レーザー照射装置は図3(B)に示されるものを用いた。この結晶性の改善は、RTA(ラピッドサーマルアニール)法、即ちレーザー光と同等の強光を照射することによって行ってもよい。また、レーザー光の照射や加熱によって結晶化させたシリコン膜に対して、上記強光の照射によるアニールを行い、さらに結晶性を助長させる方法も有効である。特にこの強光として、赤外光(例えば、波長1.3μmにピークを有するハロゲン光)を用いた場合、ガラス基板よりシリコン膜により多くの吸収がなされるので、シリコン膜のみを選択的に加熱することができ、有用である。
レーザー照射時には、試料の温度を150〜400℃に加熱した。また、雰囲気は10mtorr以下とした。この結果、結晶性を良好にすることができた。レーザーのエネルギー密度は200〜400mJ/cm、好ましくは250〜300mJ/cmとした。このようにして形成されたシリコン膜103の結晶性をラマン散乱分光法によって調べたところ、単結晶シリコンのピーク(521cm−1)とは異なって、515cm−1付近に比較的ブロードなピークが観測された。
次にシリコン層103を島状にパターニングして、NTFT領域104とPTFT領域105を形成した。さらに、TEOSを原料とし、酸素とともに基板温度150〜400℃、好ましくは200〜250℃で、RFプラズマCVD法で酸化珪素膜を分解・堆積し、これをゲイト酸化膜106とした。TEOSと酸素の圧力比は1:1〜1:3、また、圧力は0.05〜0.5torr、RFパワーは100〜250Wとした。この工程においては、やはりTEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を150〜400℃、好ましくは200〜250℃として形成してもよい。
このような酸化膜中には多量の炭化水素基が含まれており、そのため、膜には多数のトラップセンターが存在し、このままではゲイト酸化膜としては使用できない。そこで、図3(B)に示す装置によってレーザー照射をおこなって、酸化膜中のトラップセンターを減少せしめた。図に示すように、チャンバー308には、酸素ガス導入口310と排気ポート313、石英製の窓309が設けられ、また、チャンバー内にはヒーター314を有するホルダー311が配置され、その上に試料312が置かれる。そして、窓309を通して、レーザー光もしくは強光が試料に照射される。この強光の照射を行うことで、上記酸化膜中のトラップセンターを減少させることができ、また半導体−酸化珪素膜界面の改質と酸化珪素膜の高密度化を行うことができる。
この工程は以下のようにして行われる。まず、チャンバー内に、十分な真空まで排気された後、酸素、オゾン、もしくは酸化窒素(NO、NO、NO等)が導入される。そして、レーザー光または強光の照射が行われる。この照射は10torr以下の減圧下または大気圧の酸化雰囲気で行われる。レーザーはKrFレーザー光を使用するのが一般的である。また強光としては、インコヒーレントな紫外光を用いる得る。レーザー光を用いる場合には、そのエネルギー密度を250〜300mJ/cmと設定し、また、ショット数も10回とした。この際、好ましくは、温度を150〜400℃、代表的には300℃に保つと良い。また強光として、赤外光、例えばハロゲン光(波長1.3μm)を用いて、RTO(ラピッドサーマルオキシデーション)法を行うことも有用である。この方法は、赤外光を用いた急速な加熱を行うことによって、酸化膜中のトラップセンターを減少させるものである。この方法を用いた場合、被照射面が1000〜1200度の温度に急速に加熱され、半導体−ゲイト酸化膜界面の特性改善が行われる。このようなアニールの結果、ゲイト酸化膜の界面準位密度は1011cm−2以下に減少させることができる。
その後、厚さ200nm〜5μmのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、図1(C)に示すようにゲイト電極107、108を形成した。このとき、アルミニウムは後のレーザー照射に耐える必要があるので、電子ビーム蒸着によって形成した反射率の高いアルミニウム膜を用いた。電子ビーム蒸着で形成したアルミニウム膜では光学顕微鏡では粒の存在が確認できないほど表面が平坦であった。電子顕微鏡によって観測した結果、粒の大きさは200nm以下であった。すなわち、使用するレーザーの波長よりも小さな粒径となるようにしなければならない。
その後、イオンドーピング法によって、各TFTの島状シリコン膜中に、ゲイト電極部をマスクとして自己整合的に不純物を注入した。この際には、最初に全面にフォスフィン(PH)をドーピングガスとして燐を注入し、その後、図の島状領域104だけをフォトレジストで覆って、ジボラン(B)をドーピングガスとして、島状領域105だけに硼素を注入した。ドーズ量は、燐は2〜8×1015cm−2、硼素は4〜10×1015cm−2とし、硼素のドーズ量が燐を上回るように設定した。
さらに、図1(D)に示すようにKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、上記不純物領域の導入によって、結晶性の劣化した部分の結晶性を改善させた。この際の装置としても、やはり図3(B)に示されるものを用いた。レーザーのエネルギー密度は200〜400mJ/cm、好ましくは250〜300mJ/cmとした。試料は特に加熱しなかった。こうして、N型不純物(燐)を領域109、110に、P型不純物(硼素)を領域111、112を形成した。これらの領域のシート抵抗は200〜800Ω/□であった。その後、全面に層間絶縁物113として、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはオゾンとの減圧CVD法あるいは常圧CVD法によって酸化珪素膜を厚さ300nm形成した。基板温度は150〜400℃、好ましくは200℃〜300℃とした。
そして、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線114〜116を形成した。図1(E)には、左側のNTFTとPTFTでインバータ回路が形成されていることが示されている。TFTの移動度はNTFTで50〜100cm/Vs、PTFTで30〜100cm/Vsが得られた。本実施例では最高プロセス温度は400℃以下であるので、コーニング7059等の無アルカリガラスであれば、基板の縮みやソリ等は皆無である。このため、基板が本実施例の如く大きなものであってもパターンのずれが発生することはほとんどなく、したがって、大面積ディスプレーもしくはその駆動回路に応用する上で都合がよい。
ソーダガラス基板上にTFTを形成し、アクティブマトリクス型の液晶表示素子を作製した例を示す。基板201としてはソーダガラス基板(厚さ1.1mm、300×400mm)を使用した。ソーダガラスは多量のナトリウムを含有するので、このナトリウムがTFT中に拡散しないようにプラズマCVD法で全面に厚さ5〜50nm、好ましくは5〜20nmの窒化珪素膜202を形成した。このように、基板を窒化珪素または酸化アルミニウムの皮膜でコーティングしてこれをブロッキング層とする技術は、本発明人等の出願である特願平3−238710、同3−238714に記述されている。
ついで下地酸化膜203(酸化珪素)を形成した後、LPCVD法もしくはプラズマCVD法でシリコン膜204(厚さ30〜150nm、好ましくは30〜50nm)を形成し、400℃で1時間脱水素化を行った後、これをパターニングして島状の半導体領域(TFTの活性層)を形成した。さらにテトラ・エトキシ・シラン(TEOS)を原料として、酸素雰囲気中のプラズマCVD法によって、酸化珪素のゲイト絶縁膜(厚さ70〜120nm、典型的には100nm)205を形成した。基板温度はガラスの縮みやソリを防止するために400℃以下、好ましくは200〜350℃とした。しかしながら、この程度の基板温度では、酸化膜中には多量の炭化水素基が含まれ、多くの再結合中心が存在し、例えば、界面準位密度は1012cm−2以上でゲイト絶縁膜としては使用できないレベルのものであった。
そこで、図2(A)に示すようにKrFレーザー光またはそれと同等の強光を照射して、このシリコン膜204の結晶性を改善せしめると同時にゲイト酸化膜205の再結合中心(トラップセンター)を減少させ、ゲイト酸化膜205の特性の改善を図った。すなわち、本工程では、実施例1においては2つの工程に分けてなされていた、シリコン膜の結晶化と、ゲイト酸化膜の改善という2つの作用を1つの工程でおこなった。また、この場合において、強光を用いるのであれば、赤外光(例えば波長1.3μmのハロゲン光)を用いたアニール法が効果的である。
好ましくはこのレーザー照射は10torr以下の酸素過剰雰囲気の減圧下で行われる。なぜならば、減圧状態の方が酸化膜中の炭素原子の離脱が容易であるからである。酸素分圧は、例えば1〜10torrとした。このときにはレーザー光のエネルギー密度は250〜300mJ/cmと設定し、また、ショット数も10回とした。好ましくは、温度を150〜400℃、代表的には300℃に保つと良い。レーザー照射の装置としては図3(B)に示すものを用いた。その結果、シリコン膜204は結晶性が改善され、また、ゲイト酸化膜の界面準位密度も1011cm−2以下に減少した。
次に、実施例1と同じ要領でアルミニウムのゲイト電極208を形成し、基板ごと電解溶液に浸漬して、これを陽極として通電し、ゲイト電極等のアルミニウム配線表面に陽極酸化物の被膜209を厚さ206nm形成した。このような陽極酸化の技術は本発明人等の出願である特願平4−30220、同4−38637、および同4−54322に記述されている。この工程の完了した様子を図2(B)に示す。また、陽極酸化工程が終了した後に、逆に負の電圧、例えば−100〜−200Vの電圧を0.1〜5時間印加してもよい。このときには、基板温度は100〜250℃、代表的には150℃とすることが好ましい。この工程によって、酸化珪素中あるいは酸化珪素とシリコン界面にあった可動イオンがゲイト電極(Al)に引き寄せられる。このように、陽極酸化後、もしくは陽極酸化中にゲイト電極に負の電圧を印加する技術は、本発明人等の出願の特願平4−115503(平成4年4月7日出願)に記述されている。
その後、P型の不純物として、硼素をイオンドーピング法でシリコン層に自己整合的に注入し、TFTのソース/ドレイン208、209を形成し、さらに、図2(C)に示すように、これにKrFレーザー光を照射して、このイオンドーピングのために結晶性の劣化したシリコン膜の結晶性を改善せしめた。このときにはレーザー光のエネルギー密度は250〜300mJ/cmと設定した。このレーザー照射によって、このTFTのソース/ドレインのシート抵抗は300〜800Ω/□となった。またこの工程において、強光、好ましくは赤外光の照射によるアニールを行うことも有用である。
その後、ポリイミドによって層間絶縁物210を形成し、さらに、画素電極211をITOによって形成した。そして、コンタクトホールを形成して、TFTのソース/ドレイン領域にクロム/アルミニウム多層膜で電極212、213を形成し、このうち一方の電極213はITOにも接続するようにした。クロム/アルミニウム多層膜は、下層にクロム膜20〜200nm、典型的には100nm、上層にアルミニウム膜100〜2000nm、典型的には500nmが堆積されてできている。これらは連続的にスパッタ法にて形成することが望まれる。最後に、水素中で200〜300℃で2時間アニールして、シリコンの水素化を完了した。このようにして、TFTが完成した。同時に作製した多数のTFTをマトリクス状に配列せしめてアクティブマトリクス型液晶表示装置とした。
本発明によって、TFTを作製する例を図1に示す。まず、基板101上に下地酸化膜102として厚さ100〜300nmの酸化珪素膜を形成した。その後、プラズマCVD法やLPCVD法によってアモルファス状のシリコン膜103を30〜150nm、好ましくは50〜100nm堆積した。そして、図1(A)に示すようにKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、シリコン膜103の結晶性を改善させた。この結晶化は、レーザー光と同等の強光の照射によって、シリコン膜を1000〜1200度に加熱して行ってもよい。
次にシリコン層103を島状にパターニングして、NTFT領域104とPTFT領域105を形成した。さらに、TEOSを原料としRFプラズマCVD法で酸化珪素膜を分解・堆積し、これをゲイト酸化膜106とした。このような酸化膜中には多量の炭化水素基が含まれており、そのため、膜には多数のトラップセンターが存在し、このままではゲイト酸化膜としては使用できない。そこで、図3(A)に示す装置によってレーザー照射またはそれと同等の強光の照射を行って、酸化膜中のトラップセンターを減少せしめた。また同時に酸化膜の高密度化を行った。強光の照射は、紫外光の照射によるものと、赤外光の照射による急速な加熱によるものとがある。図3に示すのは、チャンバー301に、シャワー状の酸素ガス導入管305と排気ポート306、紫外光ランプ303が設けられ、また、チャンバー内にはヒーター307を有するホルダー302が配置され、その上に試料304が置かれ、紫外光の照射によりアニールを行う場合の装置である。この場合、消費電力が40Wで発光スペクトルが250nm付近にピークを持っている紫外光ランプを用いる。
チャンバー内は、シャワー状の酸素、オゾン、もしくは酸化窒素(NO、NO、NO等)が試料に吹きつけられた。特にチャンバー内を真空にまで排気することはしなかった。紫外光照射処理は大気圧でおこなわれた。この紫外光と酸化性ガスとの光化学反応によって、活性状態の酸素、もしくはオゾンが生成し、これが酸化珪素膜中の炭素、炭化水素等と反応して、膜中の炭素原子を十分な量にまで減らすことができた。好ましくは、試料の温度を150〜400℃、代表的には300℃に保つと良い。その結果、ゲイト酸化膜の界面準位密度は1011cm−2以下に減少した。
図3(A)の装置の代わりに、図3(C)に示される装置を使用してもよい。この装置には、チャンバー315に酸素導入口320と排気ポート321、紫外光ランプ317が設けられ、また、チャンバー内にはヒーター316とその上のホルダー318が配置され、その上に試料319が置かれる。この装置では、チャバー内を十分な真空にまで排気した後、酸素、オゾン、もしくは酸化窒素等の酸化性ガスを導入した。
その後、厚さ200nm〜5μmのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、図1(C)に示すようにゲイト電極107、108を形成した。さらに、イオンドーピング法によって、各TFTの島状シリコン膜中に、ゲイト電極部をマスクとして自己整合的に不純物を注入し、図1(D)に示すようにKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、上記不純物領域の導入によって、結晶性の劣化した部分の結晶性を改善させた。こうして、N型不純物(燐)を領域109、110に、P型不純物(硼素)を領域111、112を形成した。これらの領域のシート抵抗は200〜800Ω/□であった。その後、全面に層間絶縁物113として、TEOSを原料として酸化珪素膜を厚さ300nm形成した。
そして、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線114〜116を形成した。図1(E)には、左側のNTFTとPTFTでインバータ回路が形成されていることが示されている。TFTの移動度はNTFTで50〜100cm/Vs、PTFTで30〜100cm/Vsが得られた。また、このようにして作製されたシフトレジスタ(5段)では、20Vのドレイン電圧で10MHz以上の駆動を確認した。
本発明によるTFTの作製方法を示す。 本発明によるTFTの作製方法を示す。 本発明に使用したレーザー、紫外光処理装置の概念図を示す。
符号の説明
101 絶縁基板
102 下地酸化膜
103 半導体領域
104 島状半導体領域(NTFT用)
105 島状半導体領域(PTFT用)
106 ゲイト絶縁膜
107 ゲイト電極(NTFT用)
108 ゲイト電極(PTFT用)
109、110 N型不純物領域
111、112 P型不純物領域
113 層間絶縁物
114〜116 金属配線

Claims (4)

  1. 絶縁基板上に窒化珪素膜または酸化アルミニウム膜を形成し、
    前記窒化珪素膜または酸化アルミニウム膜上に酸化珪素膜を形成し、
    前記酸化珪素膜上にシリコン膜を形成し、
    前記シリコン膜にレーザー光を照射し、
    前記レーザー光を照射したシリコン膜を島状にパターニングし、
    前記パターニングしたシリコン膜上にTEOSを原料ガスとして用いたプラズマCVD法によってゲイト酸化膜を形成し、
    酸素を含む雰囲気中10Torr以下の減圧下で、前記ゲイト酸化膜に赤外光を照射することを特徴とする半導体装置の作製方法。
  2. 絶縁基板上に窒化珪素膜または酸化アルミニウム膜を形成し、
    前記窒化珪素膜または酸化アルミニウム膜上に酸化珪素膜を形成し、
    前記酸化珪素膜上にシリコン膜を形成し、
    前記シリコン膜を島状にパターニングし、
    前記パターニングしたシリコン膜上にTEOSを原料ガスとして用いたプラズマCVD法によって、ゲイト酸化膜を形成し、
    酸素を含む雰囲気中10Torr以下の減圧下で、前記ゲイト酸化膜及び前記パターニングしたシリコン膜に赤外光を照射することを特徴とする半導体装置の作製方法。
  3. 絶縁基板上に窒化珪素膜または酸化アルミニウム膜を形成し、
    前記窒化珪素膜または酸化アルミニウム膜上に酸化珪素膜を形成し、
    前記酸化珪素膜上にシリコン膜を形成し、
    前記シリコン膜を島状にパターニングし、
    前記パターニングしたシリコン膜上にTEOSを原料ガスとして用いたプラズマCVD法によって、ゲイト酸化膜を形成し、
    酸素を含む雰囲気中10Torr以下の減圧下で、前記ゲイト酸化膜及び前記パターニングしたシリコン膜に赤外光を照射し、
    前記ゲイト酸化膜上にゲイト電極を形成し、
    不純物イオンを前記パターニングしたシリコン膜に注入してソース領域及びドレイン領域を形成し、
    レーザー光を照射して前記ソース領域及び前記ドレイン領域を活性化し、
    前記ゲイト酸化膜及び前記ゲイト電極上に層間絶縁膜を形成し、
    前記層間絶縁膜上に画素電極を形成し、
    前記層間絶縁膜に前記ソース領域及び前記ドレイン領域へのコンタクトホールを形成し、
    前記ソース領域と電気的に接続されるソース電極並びに前記ドレイン領域及び前記画素電極と電気的に接続されるドレイン電極を形成し、
    前記ソース電極及び前記ドレイン電極はクロム膜及び前記クロム膜上のアルミニウム膜からなることを特徴とする半導体装置の作製方法。
  4. 請求項において、
    前記クロム膜及び前記アルミニウム膜は連続的にスパッタ法にて形成されることを特徴とする半導体装置の作製方法。
JP2003272798A 1992-08-27 2003-07-10 半導体装置の作製方法 Expired - Fee Related JP4112451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003272798A JP4112451B2 (ja) 1992-08-27 2003-07-10 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25229692 1992-08-27
JP2003272798A JP4112451B2 (ja) 1992-08-27 2003-07-10 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000215267A Division JP3462157B2 (ja) 1992-08-27 2000-07-17 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2004006953A JP2004006953A (ja) 2004-01-08
JP4112451B2 true JP4112451B2 (ja) 2008-07-02

Family

ID=30445477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003272798A Expired - Fee Related JP4112451B2 (ja) 1992-08-27 2003-07-10 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4112451B2 (ja)

Also Published As

Publication number Publication date
JP2004006953A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
KR0131062B1 (ko) 반도체장치 제작방법
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR100333153B1 (ko) 반도체장치제작방법
US6655767B2 (en) Active matrix display device
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
KR100407392B1 (ko) 반도체장치제작방법
JP3562590B2 (ja) 半導体装置作製方法
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US20070173046A1 (en) Substrate processing apparatus and method and a manufacturing method of a thin film semiconductor device
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
JP3781787B2 (ja) 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
JP3462157B2 (ja) 半導体装置の作製方法
JP4112451B2 (ja) 半導体装置の作製方法
JP3560929B2 (ja) 半導体装置の作製方法
JP3361670B2 (ja) 半導体装置およびその製造方法
JP4036278B2 (ja) イオンドーピング装置
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP3972991B2 (ja) 薄膜集積回路の作製方法
JPH09171965A (ja) 半導体装置の作製方法
JP3612017B2 (ja) アクティブマトリクス型表示装置
JP3691505B2 (ja) 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法
JP3383280B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees