KR100445791B1 - 능동 매트릭스 기판 및 그의 제조방법 - Google Patents

능동 매트릭스 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR100445791B1
KR100445791B1 KR10-2001-0023218A KR20010023218A KR100445791B1 KR 100445791 B1 KR100445791 B1 KR 100445791B1 KR 20010023218 A KR20010023218 A KR 20010023218A KR 100445791 B1 KR100445791 B1 KR 100445791B1
Authority
KR
South Korea
Prior art keywords
film
electrode
gate
pattern
drain
Prior art date
Application number
KR10-2001-0023218A
Other languages
English (en)
Other versions
KR20010098962A (ko
Inventor
다나카히로아키
우치다히로유키
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18639030&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100445791(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20010098962A publication Critical patent/KR20010098962A/ko
Application granted granted Critical
Publication of KR100445791B1 publication Critical patent/KR100445791B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

박막트랜지스터를 구성하기 위한 게이트전극, 게이트절연막 및 반도체막을 구비한 적층체로 구성된 게이트 아일랜드의 구성으로서, 상기 게이트절연막과 상기 반도체막은 게이트전극과 동일하거나 작은 평면형상으로 형성되며 채널보호막으로 피복된다. 또한, 드레인전극과 소스전극은 채널보호막에 제공된 개구를 통하여 상기 반도체막에 접속하도록 형성된다. 따라서, 상기 반도체막과 상기 게이트절연막의 측면은 상층에 형성된 채널보호막에 의하여 피복될 수 있어서 액정층에 존재하는 불순물들이 확산이나 전계에 의하여 반도체로 주입되는 것을 방지할 수 있기 때문에 TFT의 특성을 개선할 수 있다.

Description

능동 매트릭스 기판 및 그의 제조방법{Active matrix substrate and manufacturing method thereof}
본 발명은 박막트랜지스터(이하, TFT라 한다.)를 이용하는 능동 매트릭스형 액정디스플레이에 사용하기 위한 능동매트릭스기판 및 그의 제조방법에 관한 것이다. 보다 상세하게 말하면, 본 발명은 능동매트릭스기판 제조방법의 공정단계를 줄이는 것에 관한 것이다.
TFT를 이용하는 능동매트릭스액정디스플레이는 능동매트릭스기판을 구비하며, 화소전극, 및 상기 능동매트릭스기판상에는 상기 화소전극에 인가되는 전압을 제어하기 위한 TFT가 매트릭스 형으로 배열되어 있다. 능동매트릭스액정디스플레이는 액정이 능동매트릭스기판과 대향기판 사이에 삽입되어 있으며, 액정은 화소전극과 타방의 전극 사이에 인가된 전압에 의하여 구동되는 구조를 가진다. 이 경우, 능동매트릭스기판상의 화소전극은 투명전극으로 구성되어 있으며, 화소전극과 타방 전극으로서 대향기판상에 형성된 투명 공통전극 사이에 인가된 전압에 의하여 액정을 구동하는 수직전계방식을 채용하는 액정디스플레이가 있다. 또는, 능동매트릭스기판상의 화소전극과 공통전극은 한 쌍의 콤비와 같은 전극들로 구성되어 있으며, 상기 전극들에 사이에 인가된 전압에 의하여 액정을 구동하는 수평전계방식을 채용하는 액정디스플레이가 있다. 어째든, TFT 및 화소전극을 능동매트릭스기판상에 섬세하게 형성할 필요가 있으며, 요즘 TFT 및 화소전극을 포토리소그래피 기법에 의하여 형성하고 있다.
도 1은 능동매트릭스기판상에 제공된 종래 구조의 TFT 및 화소전극의 한 화소면적을 나타낸 단면도이다. 여기서, 일본 공개 특허공보 268353에 개시된 기술을 설명한다. TFT 및 화소전극의 제조에 있어서, 제1 금속박막을 투명절연기판(300)상에 형성한다. 포토레지스트를 이용하는 제1 포토리소그래피 공정(이하 PR공정이라 한다.)에 있어서, 제1 금속박막을 패턴화하여 게이트전극(301) 및 상기 게이트전극(301)에 접속되는 게이트버스라인(gate bus line;302)을 형성한다. 그 후에, 게이트절연막으로서의 제1 절연막(303), 진성비결정질의 실리콘막(이하 진성a-Si막이라 한다;304), 및 불순물이 주입된 상기 a-Si막을 구성하는 옴콘택트막(ohmic contact film;305)을 상기 절연기판(300)상에 순서대로 적층한다.
옴콘택트막(305)과 진성a-Si막(304)을 그 후에 제2 PR공정에서 패턴화한다. 또한, 제2 금속박막을 형성하고 제2 금속박막을 제3 PR공정으로 패턴화하여 드레인버스라인에 접속되는 드레인전극(306) 및 소스전극(307)을 형성한다.
그 후에, 제2 절연막(308)을 상기 전표면에 형성한다. 또한, 제4 공정에 의하여, 제2 절연막(308)을 관통하여 소스전극(307)의 표면에 도달하는 화소콘택트홀(pixel contact hole;309)과 드레인버스라인 콘택트홀(도시되어 있지 않음)을 제2 절연막(308)에서 개구한다. 또한, 게이트버스라인까지 도달하는 게이트버스라인 콘택트홀(도시되어 있지 않음)을 제1 절연막(303) 및 제2 절연막(308)을 통하여 개구한다. 또한, 투명전극막, 예를 들면, ITO(Indium Tin Oxide)막을 상기 전표면상에 형성하며, 투명전극막을 제5 PR공정으로 패턴화하여 소스전극(307)에 접속되는 화소전극(310)을 형성한다. 또한, 도 1에는 도시하지 않았지만, 상기 게이트버스라인에 접속된 게이트단자부 및 드레인버스라인에 접속된 드레인단자부를 동시에 형성한다.
그러한 종래 능동매트릭스기판은 TFT, 화소전극, 게이트단자부 및 드레인단자부를 형성하기 위한 제5 PR공정이 필요하다. 제5 PR공정은 상기 제조공정에 필요한 비용을 제거함으로써 저비용으로 능동매트릭스기판를 제조하는 것을 방해한다. 따라서, 제조공정의 수를 감소시키는 것이 , 특히, PR공정의 수를 감소시키는 것이 검토되고 있다. 예를 들면, 일본 공개 특허공보 제218925/1983에서는 화소전극, 게이트전극 및 게이트버스라인을 하나의 PR공정으로 형성함으로써 PR공정을 4회의 공정으로 감소시키는 것을 제안했다. 또한, 월간 공보 FPD INTELLIGENCE 1999의 페이지 31 내지 35에서 또는 일본 공개 특허공보 제2000-66240에서는 해프-톤 노광법(half-tone exposure)을 이용함으로써 서로 다른 층에 있는 막을 하나의 PR공정으로 패턴화하여 능동매트릭스기판의 PR공정 수를 감소시키는 기술을 개시하고 있다.
상기 향상된 기술에 있어서, 전자의 기술은 게이트전극 및 화소전극을 동일한 PR공정으로 형성하는 공정상의 제한과 게이트전극과 화소전극을 동일한 층에 형성하는 구조상의 제한이 있다. 특히, 화소전극을 하층에 형성하는 구조상의 제한은 기존 능동매트릭스기판의 구조를 대폭적으로 변경해야 한다. 또한, 본 구조에 있어서, 진성a-Si층의 측면은 채널 보호막으로 피복되지 못하고 노출되기 때문에, 액정디스플레이를 구성할 때의 폴리이미드(polyimide) 배향막과 같은 다공성 막만을 통하여 액정층이 존재한다. 또한, 액정층에 존재하는 불순물이 TFT 특성을 현저히 저하시키는 확산이나 전계에 의하여 진성a-Si막으로 주입되는 문제가 발생된다. 이 점에 있어서, 후자의 기술은 구조상 제한 및 공정상의 제한이 적으며, 화소전극을 기존 능동매트릭스기판과 유사한 층구조로 제조할 수 있다는 점에서 특히 유리하다.
따라서, 해프-톤 노광법을 이용하는 후자의 기술에 의하면, 도 2의 TFT부를 나타내는 개략도를 도시한 바와 같이, 게이트전극(401)을 먼저 절연기판(400) 및 게이트절연막(402), 진성a-Si막(403), 옴a-Si막(404), 및 금속막(405)을 도 2a에 나타낸 바와 같이 순서대로 적층한다. 그 후에, 포토레지스트막(406)을 그 위에 도포하고, 그 후에 노광과 현상을 하여 필요한 패턴을 형성한다. 이 때, TFT의 채널영역에 대응하는 부분을 해프-톤 노광을 시킴으로써, 현상된 포토레지스트막(406)의 막 두께는 노광을 시키지 않은 영역보다 얇다. 그 후에, 도 2b에 나타낸 바와 같이, 포토레지스트막(406)을 에칭 마스크로 사용함으로써 금속막(405), 옴a-Si막(404) 및 진성a-Si막(403)을 패턴화하여 금속막(405), 옴a-Si막(404), 및진성a-Si막(403)의 각 아일랜드(island)를 형성한다. 그 후에 도 2c에 나타낸 바와 같이, O2기체를 사용하여 포토레지스트막(406)을 애싱(ashing)함으로써 해프-톤 노광을 받는 영역의 포토레지스트를 제거하여 상기 영역에 금속막(405)을 노출시킨다. 또한, 도 2d에 나타낸 바와 같이, 애싱된 포토레지스트(406)를 이용함으로써 금속막(405)을 에칭하여 소스전극 및 드레인전극을 형성한다. 그 후에, 옴a-Si막(404)을 에칭하여 채널영역을 형성한다. 그 후에, 포토레지스트(406)를 제거하여 TFT를 도 2e에 나타낸 바와 같이 완성한다.
전술한 바와 같이, 후자에 개시된 기술에 의하면, 도 1을 참조하면서 설명한 제조공정에 있어서, 제2 PR공정 및 제3 PR공정을 하나의 PR공정으로 결합할 수 있다. 그 결과, 해프-톤 노광법에 의하여 종래 기술의 구조와 유사한 구조를 가진 능동매트릭스기판을 제조할 수 있다.
상기 방법으로서 종래 제조방법을 5회의 PR공정에서 4회의 공정으로 줄일 수 있지만, PR공정의 수를 더 감소시키기는 어렵다. 그러므로, 비용을 절감하기 위하여 능동매트릭스기판의 제조공정의 수를 더 감소시킬 필요가 있다.
본 발명의 목적은 전술한 문제점을 해결하고, 제조공정의 수를 3회의 공정으로 줄여 비용의 절감을 실현할 수 있는 액정디스플레이의 능동매트릭스기판 및 그의 제조방법을 제공하는 것이다.
즉, 본 발명에 따른 능동매트릭스기판은 이하의 구조를 가진다.
투명 절연기판상에 서로 수직하게 형성된 다수의 게이트배선과 드레인배선 , 및 상기 게이트배선과 상기 드레인배선에 의하여 둘러싸인 영역에 형성된 트랜지스터와 화소전극을 구비한 액정디스플레이용 능동매트릭스기판에 있어서, 능동매트릭스기판상의 게이트배선은 보호막이 금속배선을 피복하는 구조를 가지며, 상기 박막트랜지스터는 상기 투명 절연기판에 금속배선으로 형성된 게이트전극, 상기 게이트 전극상에 적층된 게이트절연막, 상기 게이트절연막상에 형성된 반도체막, 및 보호막을 구비하며, 상기 게이트절연막 및 상기 반도체막은 상기 게이트전극과 동일하거나 작은 평면 형상으로 형성된다.
금속막을 연속적으로 증착하여 얻어진 적층막을 패턴화함으로써, 박막트랜지스터의 상기 능동매트릭스기판과 상기 게이트전극의 상기 게이트배선, 게이트절연막 및 반도체막은 형성된다. 레지스트 마스크는 적층막상에 형성되며, 상기 레지스트 마스크는 큰 막두께를 가진 두꺼운 레지스트부와 상기 두꺼운 레지스트부보다 얇은 레지스트부로 이루어져 있다. 상기 적층막은 레지스트 마스크를 에칭마스크로 이용하여 에칭함으로써 각 게이트배선영역과 박막트랜지스터영역의 금속막, 게이트절연막 및 반도체막을 구성하는 적층막 패턴을 형성한다. 적층막 패턴상의 레지스트 마스크에 있는 상기 얇은 레지스트부를 제거하여 얇은 레지스트부 아래에 있는 적층막 패턴을 노출시킨다. 얇은 레지스트부를 제거한 후, 남아 있는 두꺼운 레지스트부를 에칭마스크로 이용하여 노출된 적층막을 에칭한다. 금속막만이 게이트배선영역에 남아 있게 되며, 금속막, 게이트절연막 및 금속막으로 구성되는 적층막을 박막트랜지스터 영역에 남아 있게 하여 능동매트릭스기판을 형성한다.
또한, 본 발명에 의하면, 능동매트릭스기판의 제조방법은 다수의 막들로 구성되는 적층막상의 얇은 부분과 두꺼운 부분을 가진 레지스트 마스크를 형성하는 단계, 상기 레지스트 마스크를 마스크로 이용하여 적층막을 패턴화하는 단계, 상기 레지스트 마스크의 얇은 부분을 제거하여 상기 제거된 부분의 적층막을 노출시키는 단계, 레지스트 마스크의 두꺼운 부분 중에 남아 있는 부분을 마스크로 이용하여 노출된 적층막을 에칭하는 단계, 적층막의 상층막을 에칭하여 하층막을 남겨 놓은 단계를 포함한다.
특히, 상기 방법은 투명 절연기판상에 적층된 다수의 막을 구비한 제1 적층막을 형성하는 단계, 제1 적층막상에서 두꺼운 막두께를 가진 제1 후(厚)레지스트부와 제1 후레지스트부보다 작은 막두께를 가진 제1 박레지스트부로 구성되는 제1 레지스트 마스크를 형성하는 단계, 제1 레지스트 마스크를 마스크로 이용하여 제1 적층막을 에칭함으로써 제1 적층막으로 구성되는 제1 패턴을 형성하는 단계, 제1 레지스트 마스크를 에칭하여 제1 박레지스트부를 제거함으로써 제1 후레지스트부가 제1 패턴상의 제1 잔존레지스트마스크로 남아 있도록 하여 제1 패턴의 일부를 노출시키는 단계, 및 제1 잔존레지스트마스크를 마스크로 이용하여 제1 패턴의 노출된 부분을 에칭함으로써 제1 패턴을 구성하는 최상층막을 적어도 제거하여 최상층막을 제외한 제1 적층막의 막들로 구성되는 제2 패턴을 형성하는 단계를 포함하는 기본구조를 채용한다.
도 1은 종래 TFT의 단면도;
도 2a 내지 2e는 종래 TFT의 제조방법을 설명하기 위한 단면도;
도 3은 본 발명에 이용되는 TFT의 회로 다이어그램;
도 4는 본 발명에 따른 제1 실시예의 제조 순서도;
도 5a 내지 5f는 본 발명에 따른 제1 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 6a 내지 6f는 도 5에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 7a 내지 7f는 도 6에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 8a 내지 8f는 도 7에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 9a 내지 9f는 도 8에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 10a 내지 10f는 도 9에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 11a 내지 11f는 도 10에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 12a 내지 12f는 도 11에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 13은 본 발명에 따른 제2 실시예의 제조 순서도;
도 14a 내지 14e는 본 발명에 따른 제2 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 15a 내지 15e는 도 14에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 16a 내지 16e는 도 15에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 17은 본 발명에 따른 제3 실시예의 제조 순서도;
도 18a 내지 18e는 도 17에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 19a 내지 19e는 도 18에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 20a 내지 20e는 도 19에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 21은 본 발명에 따른 제4 실시예의 제조 순서도;
도 22a 내지 22e는 본 발명에 따른 제4 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 23a 내지 23e는 도 22에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 24a 내지 24e는 도 23에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 25는 본 발명에 따른 제5 실시예의 제조 순서도;
도 26a 내지 26e는 본 발명에 따른 제5 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 27a 내지 27e는 도 26에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 28a 내지 28e는 도 27에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 29는 본 발명에 따른 제6 실시예의 제조 순서도;
도 30a 내지 30e는 본 발명에 따른 제6 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 31a 내지 31e는 도 30에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 32a 내지 32e는 도 31에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 33은 본 발명에 따른 제7 실시예의 제조 순서도;
도 34a 내지 34e는 본 발명에 따른 제7 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 35a 내지 35e는 도 34에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 36a 내지 36e는 도 35에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 37은 본 발명에 따른 제8 실시예의 제조 순서도;
도 38a 내지 38e는 본 발명에 따른 제8 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 39a 내지 39e는 도 38에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 40a 내지 40e는 도 39에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 41은 본 발명에 따른 제9 실시예의 제조 순서도;
도 42a 내지 42e는 본 발명에 따른 제9 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 43a 내지 43e는 도 42에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 44a 내지 44e는 도 43에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 45는 본 발명에 따른 제10 실시예의 제조 순서도;
도 46a 내지 46e는 본 발명에 따른 제10 실시예의 제1 PR 공정을 나타내는 평면도 및 단면도;
도 47a 내지 47e는 도 46에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 48a 내지 48e는 도 47에 연속되는 제조공정을 나타내는 평면도 및 단면도;
도 49a 내지 49d는 각 실시예의 게이트/드레인 접속부를 나타내는 단면도; 및
도 50a 내지 50c는 이중노광법을 설명하기 위한 공정 차트이다.
*도면의 주요부분에 대한 부호의 설명
101:투명절연성기판 102:Ti/Al막(게이트전극막)
103:SiN막(게이트절연막) 104:진성a-Si막(반도체막)
105:제1 포토레지스트 107:ITO막(투명전극막)
108:제2 포토레지스트 109:고농도 n+형 a-Si막(옴콘택트층)
110:Cr막 111:SiN막(배선보호막)
112:제3 포토레지스트 113:TiN/Al/Ti적층막
200:TFT(박막트랜지스터) 202:게이트버스라인
203:드레인버스라인 204:게이트/드레인교차부
205:차광부 206:드레인개구부
207:소스개구부 208:게이트버스라인 콘택트홀
209:화소전극 210:게이트단자부
211:드레인단자부 212:게이트저장부
213:드레인전극 214:소스전극
215:게이트단자콘택트부 216:드레인단자콘택트부
217:드레인버스라인 콘택트홀 218:공통전극
219:공통전극 콘택트홀 220:공통전극단자부
221:공통배선결속선 222:공통전극단자콘택트부
223:공통배선 224:공통배선콘택트홀
225:보호소자 233:분리드레인버스라인
이하 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 수직전계방식을 채용하는 능동매트릭스기판을 나타내는 등가회로 다이어그램이며, 특정 간격으로 서로 수직한 방향으로 평행하게 연장되어 있는 다수의 게이트버스라인(202) 및 드레인버스라인(203), 상기 버스라인들에 의하여 둘러싸인 영역에 형성된 화소전극(209), 및 게이트버스라인(202)과 드레인버스라인(203)의 교차점 근처 영역에 형성된 TFT(200)로 능동매트릭스기판을 구성한다. 여기서, 화소전극(209)은 TFT(200)의 소스전극에 접속되며, 화소전극(209) 및 인접한 게이트버스라인(202)은 저장용량(212)을 구성한다. 또한, 게이트버스라인(202)의 한 단부는 주사신호가 입력되는 게이트단자부(210)로 배열되며, 드레인버스라인(203)의 다른 단부는 데이터신호가 입력되는 드레인단자부(211)로 배열된다. 이러한 각 부분들은 투명절연기판(101)의 측면 모서리부분을 따라서 배열되며, 도시되지 않은 드라이버에 접속된 테잎 모양의 배선은 그러한 부분에 접속된다. 도면에서 참조번호 225는 보호소자, 220은 공통전극단자부를 나타낸다. 도 4는 본 발명을 수직전계형 액정디스플레이에 적용하는 제1 실시예의 제조방법을 나타내는 공정순서도로서 본 방법에 따라 해프-톤 노광법을 이용하여 3회의 PR공정으로 능동매트릭스기판을 제조하는 것을 나타낸다.
이하 도 3에 나타낸 등가회로를 참조하면서 3회의 PR공정에 대한 설명을 한다. 제1 PP공정에서 게이트버스라인(202), 및 게이트전극과 게이트 전극상의 진성a-Si막을 포함하는 게이트 아일랜드로 구성되는 TFT(200)를 해프-톤 노광법으로 형성한다. 제2 PR공정에서 화소전극(209), 게이트단자부(210), 드레인단자부(211), 도시되지 않은 채널보호막에서 개구된 소스개구부 및 드레인개구부를 해프-톤 노광법으로 형성한다. 그 후에 제3 PR공정에서 드레인버스라인(203), 도시되어 있지 않은 드레인전극, 소스전극, 게이트단자접속부, 및 드레인단자접속부를 형성한다.
도 4의 공정순서도와 도 5 내지 12를 참조하면서 제1 실시예를 설명한다. 덧붙여 말하면, 각 도 5 내지 12에 있어서, (a)는 능동매트릭스기판의 하나의 화소 대응영역을 나타내며 관습적으로 능동매트릭스기판의 단부에 제공된 각 단자부를 포함한 영역을 나타내며, (b)는 도 (a)의 AA′선에 대한 게이트아일랜드부의 단면도이며, (c)는 도 (a)의 BB′선에 대한 게이트단자부의 단면도이며, (d)는 도 (a)의 CC′선에 대한 게이트/드레인교차부의 단면도이며, (e)는 도 (a)의 DD′선에 대한 드레인단자부의 단면도이며, (f)는 도 (a)의 EE′선에 대한 게이트저장부(gate storage portion)의 단면도이다.
도 5에 나타낸 바와 같이, Ti과 Al을 적층함으로써 얻어진 Ti/Al막(102)을 두께 0.1 내지 0.3㎛정도로 예를 들면 유리의 투명절연기판(101)상에 스퍼터법으로 형성한다. 두께가 0.3 내지 0.5㎛정도인 SiN막(103)을 상기 Ti/Al막(102)상에 게이트절연막으로 형성하고 0.05 내지 0.2㎛정도의 두께의 진성a-Si막(104)을 플러즈마CVD법으로 그 위에 더 형성한다. 제1 포토레지스트(105)를 상기 진성a-Si막(104)상에 피복한다. 상기 막(102)은 Ti/Al에 제한되지 않으며, Cr, Mo 등을 사용할 수 있다.
그 후에, 제1 포토레지스트(105)에 관하여 도시되어 있지 않은 제1 포토마스크를 이용함으로써 해프-톤 노광을 한다. TFT(200)을 구성하고 있는게이트전극(201)과 아일랜드(231)에 대응하는 영역 및 게이트배선으로 구성되는 게이트버스라인(202)의 일부가 후술하는 드레인버스라인(203)와 교차하는 게이트/드레인교차부(204)에 대응하는 영역에 광을 완전히 차단하는 풀마스크부(full mask portion)가 되도록 상기 해프-톤 노광에 이용되는 제1 포토마스크를 형성한다. 그러나, 상기 게이트버스라인(202)의 타부분과 차광부(205)에 대응하는 부분은 해프-톤부로 구성된다. 상기 해프-톤부는 미세한 차광패턴이 적절한 간격으로 배열된 구성을 가지거나 도시가 생략된 광투과율이 낮은 재료로 구성한다. 그러므로, 양성형 포토레지스트를 포토레지스트에 이용한 경우, 포토레지스트에 관하여 해프-톤부에서는 미세한 광량으로 노광을 하게 된다. 상기 포토레지스트를 현상한 경우, 해프-톤부에 대응하는 영역에 있는 포토레지스트의 두께는 풀마스크부의 두께보다 얇게 된다. 따라서, 도 5에 나타낸 바와 같이, 상기 제1 포토마스크를 이용하여 해프-톤 노광되고 현상된 상기 제1 포토레지스트(105)는 풀마스크부에서 노광되어 두께가 두꺼운 영역과 해프-톤부에서 노광되어 두께가 얇은 영역이 혼재하는 단면구조로 된다. 또한, 상기 제1 포토레지스트(105)를 이용하여 상기 진성a-Si막(104), SiN막(103), Ti/Al막(102)을 순차적으로 건식에칭(dry etching)함으로써 도 6에 나타낸 바와 같이 게이트전극(201), 아일랜드(231), 게이트버스라인(202) 및 차광부(205)를 각 형상으로 패턴화한다.
그 후에, 상기 제1 포토레지스트(105)를 O2애싱하여 표면측으로부터 막두께를 감소시키면, 도 7(c) 내지 7(f)에 나타낸 바와 같이, 게이트버스라인(202) 및차광부(205)에 대응하는 부분으로서 얇게 형성된 해프-톤부에서는 제1 포토레지스트(105)가 완전히 제거됨으로써 아래에 있는 진성a-Si막(104)이 노출된다.
또한, 제1 포토레지스트(105)가 두껍게 형성되어 있는 부분은 얇지만, 도 7(b) 내지 7(d)에 나타낸 바와 같이 아직도 상기 진성a-Si막(104)상에 마스크로서 남아 있게 된다. 그 후에, 남아 있는 상기 제1 포토레지스트(105)를 이용하여 상기 진성a-Si막(104)막 및 SiN막(게이트절연막;103)을 건식에칭함으로써 도 8에 나타낸 바와 같이, 게이트버스라인(202)상에 상기 진성a-Si막(104) 및 SiN막(103)이 선택적으로 에칭되며, 에칭되지 않은 채 남아 있는 Ti/Al막(102)에 의하여 게이트버스라인(202)이 형성된다. 이 때, 제1 포토레지스트(105)로 피복되어 있는 영역에는 Ti/Al막(102)상에서 SiN막(103)과 진성a-Si막(104)이 에칭되지 않은 채 남겨지게 된다. 또한, 이러한 것들의 적층막에 의하여 이루어진 게이트전극(201)과 아일랜드(231), 및 게이트버스라인(202)상에 후술하는 드레인버스라인(203)이 교차하는 영역의 게이트/드레인교차부(204)가 형성된다. 그 후에, 상기 제1 포토레지스트(105)는 제거된다. 이렇게 하여, 제1 PR공정에 의하여 게이트전극(201), 아일랜드(231), 게이트버스라인(202), 게이트/드레인교차부(204) 및 차광부(205)가 형성된다.
그 후에, 도 9에 나타낸 바와 같이, 채널보호막으로 역할을 하는 SiN막(106)을 플러즈마 CVD법에 의하여 0.1 내지 0.4㎛정도의 두께로 전표면에 형성한다. 또한, 투명전극 재료인 ITO막(107)을 스퍼터법으로 30 내지 100nm 정도의 두께로 그 위에 형성한다. 또한, 제2 포토레지스트막(108)을 상기 ITO막(107)상에도포한다.
따라서, 제2 포토레지스트막(108)에 관해서 도시되지 않은 제2 포토마스크를 이용하여 해프-톤 노광을 한다. 해프-톤 노광에 이용되는 제2 포토마스크는 후술하는 드레인개구부(206), 소스개구부(207) 및 게이트버스라인 콘택트홀(contact hole;208)에 대응하는 형상을 가진 마스크 패턴이며, 화소전극(209), 게이트단자부(210) 및 드레인단자부(211) 이외의 영역이 해프-톤부로서 구성된다.
그러므로, 도 9에 나타낸 바와 같이, 제2 포토레지스트(108)이 제2 포토마스크를 이용하여 노광되고 현상된 후, 상기 제2 포토레지스트(108)는 상기 ITO막(107)을 습식에칭(wet etching)하는 데 이용되며, 드레인개구부(206), 소스개구부(207) 및 게이트버스라인 콘택트홀(208) 영역의 각 ITO막(107)이 제거된다. 또한, 그 하층의 SiN막(채널보호막106)을 건식에칭함으로써, 상기 드레인개구부(206) 및 소스개구부(207)에서 상기 진성a-Si막(104)을 노출시키고, 상기 게이트버스라인 콘택트홀(208)에서는 상기 게이트버스라인(202)의 Ti/Al막(102)을 노출시킨다. 그 후에, 상기 제2 포토레지스트막(108)을 O2애싱하여 표면측으로부터 막 두께를 감소시키면, 도 10에 나타낸 바와 같이, 화소전극(209), 게이트단자부(210) 및 드레인단자부(211) 이외의 영역으로서 얇게 형성된 해프-톤부분에는 제2 포토레지스트막(108)이 완전히 제거되어 하층의 ITO막(107)이 노출된다.
그 후에, 다시 상기 제2 포토레지스트(108)를 이용하여 상기 ITO막(107)을 습식에칭하면, 제2 포토레지스트(108)로 도포되어 있는 영역에서 에칭되지 않은 채남아 있는 상기 ITO막(107)에 의하여 화소전극(209), 게이트단자부(210), 드레인단자부(211)가 형성된다. 제2 포토레지스트막(108)은 그 후에 제거된다. 이렇게 하여, 제2 PR공정에 의하여 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208), 화소전극(209), 게이트단자부(210) 및 드레인단자부(211)가 각각 형성된다. 또한, 상기 화소전극(209)의 일부는 상기 채널보호막(106)을 매개하여 인접한 화소의 상기 게이트버스라인(202) 일부로 되며, 게이트저장부(gate storage portion;212)가 동시에 형성된다.
그 후에, 도 11에 나타낸 바와 같이, 드레인개구부(206) 및 소스개구부(207)를 통하여 노출된 상기 진성a-Si막(104)을 PH3처리하여 n+층, 즉, 옴콘택트층(109)을 형성한다. 그 후에, 0.1 내지 0.3㎛ 정도의 두께를 가진 Cr막(110)을 스퍼터법으로 전표면에 형성한다. 또한, CVD법에 의하여 배선보호막으로서 SiN막(111)을 0.1 내지 0.3㎛ 정도의 두께로 상기 Cr막상에 형성한다.
그 후에, 제3 포토레지스트(112)를 그 위에 도포하고, 도시되지 않은 제3 포토마스크를 이용함으로써 제3 포토레지스트(112)에 대해 패턴을 형성하기 위하여 노광을 한다. 여기서, 해프-톤 노광 대신에 통상의 노광을 한다. 상기 제3 포토마스크에 있어서, 포토레지스트는, 일부가 상기 드레인개구부(206)를 피복하는 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 일부가 상기 소스개구부(207)를 피복하는 소스전극(214), 상기 게이트단자부(210)와 상기 게이트버스라인 콘택트홀(208) 사이에 연장하는 게이트단자콘택트부(215), 및 상기 드레인버스라인(203)의 일단부에서 상기 드레인단자부(211)에 접속되는 드레인단자콘택트부(216)에 대응하는 패턴형상을 가진다. 막(110)은 Cr에 한정되지 않으며, Mo, Al/Ti 등으로 구성되어도 좋다. 특히, Al/Ti을 이용하는 경우, 패턴을 형성한 후에 Al/Ti 표면을 산화시키면 배선보호막이 불필요하다.
상기 제3 포토마스크에 의하여 노광된 상기 제3 포토레지스트(112)를 이용하여 상기 SiN막(배선보호막;111)을 건식에칭하고, 상기 Cr막(110)을 습식에칭함으로써, 도 12에 나타낸 바와 같이, 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 드레인단자콘택트부(216), 소스전극(214), 및 게이트단자콘택트부(215)가 형성된다. 제3 포토레지스트(112)를 제거한다. 이렇게 하여, 드레인전극(213)은 상기 진성a-Si막(104)의 드레인으로서의 옴콘택트층(109)을 드레인버스라인(203)에 전기적으로 접속하며, 소스전극(214)은 상기 진성a-Si막(104)의 소스로서의 옴콘택트층(109)을 ITO막(107)인 상기 화소전극(209)에 전기적으로 접속하며, 상기 게이트단자콘택트부(215)는 상기 게이트버스라인 콘택트홀(208)을 통하여 상기 게이트버스라인(202)을 ITO막(107)인 상기 게이트단자부(210)에 전기적으로 접속하며, 상기 드레인단자콘택트부(216)는 상기 드레인버스라인(203)을 ITO막(107)인 상기 드레인단자부(211)에 전기적으로 접속한다.
여기서, 상기 옴콘택트층(109)을 형성하는 공정에 대한 도시는 생략하지만, 상기 Cr막(110)의 하층에 인 등의 불순물을 주입한 고농도 n+형 a-Si막(104)을 CVD법에 의하여 20 내지 100nm 정도의 두께로 형성하며, 상기 고농도 n+형 a-Si막(104)을 드레인개구부(206) 및 소스개구부(207)에 상기 진성a-Si막에 접촉시킨 구성으로 하여도 좋다. 또한, 상기 제3의 PR공정에 있어서, 동시에 상기 SiN막(배선보호막;111) 및 Cr막(110)을 동일한 패턴으로 패턴화한다. 또한, 상기 공정을 채용하는 경우, 상기 드레인버스라인(203), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216) 뿐만 아니라 드레인전극(213) 및 소스전극(214)의 각 Cr막(110) 하층에 상기 고농도 n+형 a-Si막이 형성된다.
또한, 제3의 PR공정에 의하여 능동매트릭스기판을 형성한 후, 도시는 생략하지만, 기판상에 배향막을 형성하며, 컬러필터, 공통전극, 배향막 등이 형성된 대향기판을 능동매트릭스기판에 대해 미소간격으로 대향배치시키며, 당해 능동매트릭스기판과 상기 대향기판 사이에 액정을 충진하고 봉함으로써 컬러액정디스플레이장치가 완성된다. 여기서 상기 게이트/드레인교차부(204)에는 게이트버스라인(202)과 드레인버스라인(203) 사이에 게이트절연막(103), 진성a-Si막(104), 채널보호막(106)이 존재하기 때문에, 양 버스라인들 사이의 교차부에서의 전기용량을 감소시키며, 양 배선의 쇼트(short-circuit)발생률이 감소된다. 또한, 차광부(205)는 대향기판측으로부터 누설되는 광이 화소전극(209)의 단부(edge)로 입사되는 것을 방지한다.
이상과 같이, 본 발명에 따른 제1 실시예의 능동매트릭스기판에 대하여 살펴보면, 제1 PR공정에서, 해프-톤 노광을 이용함으로써 게이트전극(201), 아일랜드(231), 게이트버스라인(202), 게이트/드레인교차부(204), 차광부(205)가형성된다. 또한, 제2 PR공정에서, 해프-톤 노광을 이용함으로써 화소전극(209), 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208), 게이트단자부(210) 및 드레인단자부(211)가 형성된다. 그 후에, 제3 PR공정에서, 드레인전극(213), 소스전극(214), 드레인버스라인(203), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216)가 형성된다. 제1 내지 제3의 PR공정만으로, 본 발명에 따른 능동매트릭스기판의 제조가 가능하다. 따라서, 종래 5회의 PR공정, 또는, 개선된 4회 PR공정의 제조방법과 비교할 때 PR공정의 수를 줄이는 것이 가능하며, 제조공정에 드는 비용을 절감하여 능동매트릭스기판을 저가로 제조하는 것이 가능하다.
또한, 본 발명에 의하여 제조된 능동매트릭스기판의 구조에 있어서, 특히, 진성a-Si막(104), 게이트절연막으로서의 SiN막(103) 및 게이트전극(201)으로서의 Ti/Al막(102)이 아일랜드(231)와 동일 패턴으로 형성되기 때문에, 그 상층에 채널보호막(106)을 형성하는 경우, 상기 채널보호막(106)은 게이트전극(201), 아일랜드(231)의 측면, 특히, 진성a-Si막(104)의 측면을 피복하게 된다. O2애싱에 의하여 제1 포토레지스트(105)는 횡방향으로 크기가 작아지기 때문에, 상기 진성a-Si막(104)과 SiN막(103)은 게이트전극으로서의 Ti/Al막(102)보다 작은 평면형상을 가진다. 그 결과, 상기한 것과 같은 컬러액정디스플레이장치를 구성할 경우, 진성a-Si막(104)이 고농도의 SiN에 의하여 보호되기 때문에, 액정층 안에 존재하는 불순물이 확산 또는 전계에 의하여 진성a-Si막(104) 안으로 들어가게 되어 TFT의특성을 현저히 열성화시키는 문제를 해결할 수 있다.
이하, 본 발명에 따른 제2 실시예를 설명한다. 제1 실시예에 있어서, 화소전극 및 드레인버스라인은 채널보호막의 표면상에 형성된다. 그러므로, 서로 인접한 드레인버스라인과 화소전극 사이의 공간이 축소될 경우, 양자가 PR공정에서 쇼트(short circuit)되어 제조수율을 저하시킬 수도 있다. 따라서, 제조수율을 높이기 위한 드레인버스와 화소전극 사이의 공간을 확대시키기 위하여, 드레인버스라인의 피치크기(pitch size)는 확대될 수 없기 때문에 화소전극 영역은 축소되어야 한다. 그러므로 액정디스플레이의 개구율(aperture ratio)이 축소되어야 한다. 그런데, 제2 실시예는 개구율을 증가시킬 수 있는 능동매트릭스기판을 제안한다. 또한, 후술하는 공정의 일부를 제외하고는 제1 실시예와 동일한 단면구조를 가지기 때문에, 제1 내지 제3 PR공정을 각 실시예에 나타낸다. 또한, 동일한 참조번호는 동일한 부분을 나타낸다.
도 13은 본 발명에 따른 제2 실시예의 공정순서도이다. 또한, 도 14 내지 16은 각 공정의 평면도와 단면도이다. 본 도면들에 있어서, (a)는 평면도를 나타내며, (b)는 도 (a)의 AA′선에 대한 아일랜드를 나타내는 단면도이며, (c)는 BB′선에 대한 게이트단자부의 단면도이며, (d)는 도 (a)의 CC′선에 대한 드레인단자부의 단면도이며, (e)는 DD′선에 대한 게이트저장부(gate storage portion) 또는 공통저장부의 단면도이다. 또한, (b) 내지 (e)에 있어서, 해프-톤 노광을 하는 경우기판으로부터 분리된 각 포토레지스트(105)는 보다 이해를 좋게 하기 위하여 동일한 방법으로 나타낸다. 이것은 이후의 실시예들에도 마찬가지로 적용한다.
먼저, 도 14에 있어서, 제1 실시예와 마찬가지로, Ti/Al막(102), SiN막(103) 및 진성a-Si막(104)을 연속적으로 적층하고, 해프-톤 노광을 이용하여 제1 PR공정을 함으로써, Ti/Al막(102)으로 이루어진 게이트버스라인(202)과 아일랜드(231), 상기 게이트버스라인(202)상에 SiN막(103)과 진성a-Si막(104)의 적층구조로 되는 게이트전극(201), 및 게이트/드레인교차부(204)를 형성한다. Ti/Al막 대신에 Cr나 Mo을 사용하여도 좋다. 이 때, 제2 실시예에 있어서, 제1 포토마스크의 해프-톤부로서 인접한 화소에 대한 게이트버스라인(202)들 사이의 드레인버스라인의 일부에 대응하는 패턴을 형성함으로써 분리드레인버스라인(233)이 동시에 형성된다. 게이트버스라인(202)과 쇼트되지 않도록 하기 위하여 분리드레인버스라인(233)은 게이트버스라인(202)과 교차하는 영역에서 종방향으로 분할된 패턴형상을 가져야 한다는 것은 말할 필요도 없다.
그 후에, 도 15에 나타낸 바와 같이, SiN막(106) 및 ITO막(107)을 적층하고, 해프-톤 노광을 이용하여 제2 PR공정을 제1 실시예와 동일하게 실시한다. 그러나, 분리드레인버스라인(233)의 양단부에서 드레인버스라인 콘택트홀(contact hole;217)에 대응하는 패턴을 제2 포토마스크에 형성하고 제2 포토마스크를 통하여 제2 포토레지스트(108)를 노광함으로써, 제1 실시예와 같은 방법으로 드레인버스라인 콘택트홀(217)을 드레인개구부(206), 소스개구부(207) 및 게이트버스라인 콘택트홀(206)과 함께 형성한다. 또한, 화소전극(209), 게이트단자부(210) 및 드레인단자부(211)를 제1 실시예와 동일하게 ITO막(107)으로 형성한다.
도 16에 나타낸 바와 같이, 옴콘택트층을 제1 실시예와 동일하게 PH3처리하여 형성한다. 또는, 도시는 생략하였지만, 인을 고농도로 함유한 고농도 n+형 a-Si막을 CVD법으로 형성하여 옴콘택트층(109)을 형성한다. 또한, Cr막(110)과 SiN막(111)을 형성한 후, 제3 PR공정을 하여 분리드레인버스라인(233)의 대향 단부들을 상호 접속하기 위한 접속드레인버스라인(263)에 대응하는 패턴을 형성하는 제3 포토마스크를 매개하여 제3 포토레지스트(112)를 노광함으로써 제3 포토레지스트(112)에 패턴을 형성한다. 그 후에, 에칭마스크로서 제3 포토레지스트(112)를 이용하여, 게이트버스라인(202)을 타고 넘는 접속드레인버스라인(263)을 제1 실시예와 동일한 방법으로 형성되는 드레인전극(213), 소스전극(214), 게이트단자콘택트부(215), 드레인단자콘택트부(216)를 동시에 형성한다. Cr 대신에 Mo, Al/Ti를 사용하여도 좋다. 그 결과 분리드레인버스라인(233)들은 접속드레인버스라인(263)에 의하여 드레인버스라인 콘택트홀(217)을 통해 서로 전기적으로 접속되며, 또한, 드레인단자콘택트부(216)나 드레인단자부(211)에 전기적으로 접속됨으로써 연속적인 드레인버스라인(203)을 형성할 수 있다. 제2 실시예에 있어서, 화소전극(209)의 단부(edge)상에서 오버랩(overlap)되는 차광부(205)를 제3 PR공정에서 Cr막의 일부에 의하여 동시에 형성한다.
본 발명에 따른 제3 실시예를 이하에서 설명한다. 제3 실시예에 있어서, 제2 PR공정에 통상의 패턴노광을 하며, 해프-톤 노광은 제3 PR공정에서 한다. 또한, 화소전극과 드레인버스라인의 쇼트도 방지되어 제조수율을 향상시킬 수 있다. 제1 실시예와 동일한 공정에 대한 설명은 생략한다. 도 17은 본 발명에 따른 제2 실시예의 공정순서도이며, 도 18과 도 19는 각 공정의 평면도와 단면도이다. 먼저, 도 18에 있어서, 제1 실시예와 마찬가지로, Ti/Al막(102), SiN막(103) 및 진성a-Si막(104)을 적층하고, 그 후에 해프-톤 노광을 이용하여 제1 포토레지스트(105)로 제1 PR공정을 실행함으로써 게이트전극(201), 아일랜드(231), 게이트버스라인(202) 및 게이트/드레인교차부(204)를 형성한다. 제3 실시예에 있어서, 각 차광부(205)는 마지막 공정에서 형성되는 화소전극의 양 측단부(side edge), 즉, 드레인버스라인에 인접한 영역에서 형성된다. 또한, Ti/Al막 대신에 Cr나 Mo을 사용하여도 좋다.
그 후에, 도 19에 나타낸 바와 같이, 채널보호막으로서의 SiN막(106)을 상기 전표면에 형성한 후, 통상의 노광용 포토마스크를 이용하여 노광되었던 제2 포토레지스트에 의하여 제2 PR공정을 실시함으로써 드레인개구부(206), 소스개구부(207) 및 게이트버스라인 콘택트홀(208)을 형성한다. 그 결과, 진성a-Si막(104)의 표면은 드레인개구부(206) 및 소스개구부(207)에서 노출되며, 게이트버스라인(202)의 Ti/Al막(102)의 표면은 게이트버스라인 콘택트홀(208)에서 노출된다.
도 20에 나타낸 바와 같이, 노출된 진성a-Si막(104)의 표면을 PH3처리하여 옴콘택트층(109)을 형성한다. ITO막(107)을 스퍼터법으로 상기 전표면상에 형성하고, Cr막(110)을 그 위에 스퍼터법으로 형성한다. 또한, 배선보호막으로서의 SiN막(111)을 그 위에 CVD법으로 형성한다. 또한, 제3 포토레지스트(112)를 그 위에 도포하며, 제3 포토마스크에 의하여 해프-톤 노광을 한다. 제3 포토마스크에 있어서, 드레인전극(213), 소스전극(214), 드레인버스라인(203), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216)에 대응하는 영역들은 풀-패턴부(full-pattern portion)로 되며, 그 이외의 영역들, 즉, 화소전극의 영역 및 게이트단자부(210)와 드레인단자부(211)에 대응하는 영역은 해프-톤부로 된다.
따라서, 제3 포토레지스트(112)를 현상한 후, 제3 포토레지스트(112)를 이용하여 SiN막(111)은 건식에칭되며, 그 후에 Cr막(110)과 ITO막(107)은 습식에칭된다. 또한, 제3 포토레지스트(112)는 O2애싱처리되며 SiN막(111)은 해프-톤부에서 노출되고 건식에칭된다. 또한, 상기 Cr막(110)은 건식에칭된다. 그 결과, ITO막(107)만이 해부-톤부에 대응하는 영역에 남아 있게 됨으로써 화소전극(209), 게이트단자부(210) 및 드레인단자부(211)가 형성된다. 동시에, 에칭되지 않은 채 남아 있었던 Cr막(110)과 ITO막(107)으로 구성되는 적층막에 의하여 드레인전극(213), 소스전극(214), 드레인버스라인(203), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216)가 형성된다. Cr 대신에 Mo을 사용해도 좋다.
전술한 바와 같이, 제3 실시예에 있어서, 게이트버스라인(202), 게이트전극(201), 아일랜드(231), 게이트/드레인교차부(204) 및 차광부(205)는 제1 PR공정에서 해프-톤 노광을 이용하여 형성된다. 또한, 제2 PR공정에서, 드레인개구부(206), 소스개구부(207) 및 게이트버스라인 콘택트홀(208)이 형성된다. 또한, 제3 PR공정에서 화소전극(209), 게이트단자부(210), 드레인단자부(211), 드레인전극(213), 소스전극(214), 드레인버스라인(203), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216)를 형성된다. 그 결과, 능동매트릭스기판은 3회의 PR공정을 통하여 제조된다. 또한, 화소전극(209)의 양 측단부는 제조된 능동매트릭스기판의 차광부(205)상에서 오버랩되기 때문에, 이 영역에서 차광효과가 확보된다. 또한, 트랜지스터의 크기를 결정하는 소스/드레인개구(開口)의 PR공정은 패턴의 정확도가 양호한 통상의 PR공정(해프-톤 노광이 아닌 PR공정)을 이용함으로써 정확한 크기의 트랜지스터를 형성할 수 있다.
본 발명에 따른 제4 실시예를 이하에서 설명한다. 제4 실시예는 제2 실시예의 개구율을 향상시키는 기술이 제3 실시예에 적용되는 예라고 말할 수 있다. 제1 실시예와 동일한 공정에 대한 설명은 생략한다. 도 21은 본 발명에 따른 제4 실시예의 공정순서도이며, 도 22와 도 23은 각 공정의 평면도와 단면도이다.
먼저, 도 22에 있어서, 제2 실시예와 마찬가지로, Ti/Al막(102), SiN막(103) 및 진성a-Si막(104)을 순서대로 적층하고, 그 후에 해프-톤 노광된 제1 포토레지스트(105)를 이용하여 제1 PR공정을 실행함으로써 게이트전극(201), 아일랜드(231), 게이트버스라인(202), 게이트/드레인교차부(204) 및 분리드레인버스라인(233)을 형성한다. Ti/Al막 대신에 Cr나 Mo을 사용하여도 좋다.
도 23에 나타낸 바와 같이, 채널보호막으로서의 SiN막(106)을 상기 전표면에 형성한 후, 통상의 노광용 포토마스크에 의하여 노광된 제2 포토레지스트를 이용하여 제2 PR공정을 실시함으로써 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208) 및 드레인버스라인 콘택트홀(217)을 형성한다. 그 결과, 진성a-Si막(104)의 표면은 드레인개구부(206) 및 소스개구부(207)에서 노출되며, 게이트버스라인(202)의 표면은 게이트버스라인 콘택트홀(208)에서 노출된다. 또한, 분리드레인버스라인(233)의 표면은 드레인버스라인 콘택트홀(217)에서 노출된다.
그 후에, 도 24에 나타낸 바와 같이, 노출된 진성a-Si막(104)의 표면을 PH3처리하여 옴콘택트층(109)을 형성한다. 그 후에, ITO막(107)을 스퍼터법으로 상기 전표면상에 형성하고, Cr막(110)을 그 위에 스퍼터법으로 형성한다. 또한, 배선보호막으로서의 SiN막(111)을 그 위에 CVD법으로 형성한다. 그 후에, 제3 포토레지스트(112)를 그 위에 도포하며, 제3 포토마스크에 의하여 해프-톤 노광을 한다. 제3 포토마스크에 있어서, 드레인전극(213), 소스전극(214), 접속드레인버스라인(263), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216)에 대응하는 영역들은 풀-패턴부(full-pattern portion)로 되며, 그 이외의 영역들, 즉, 화소전극, 게이트단자부(210)와 드레인단자부(211)에 대응하는 영역은 해프-톤부로 된다.
따라서, 제3 포토레지스트를 현상한 후, 제3 포토레지스트를 이용하여 SiN막(111)은 건식에칭되며, 그 후에 Cr막(110)과 ITO막(107)은 습식에칭된다. 또한, 제3 포토레지스트는 O2애싱처리되며 SiN막(111)은 해프-톤부에서 노출되고 건식에칭된다. 또한, 상기 Cr막(110)은 건식에칭된다. 그 결과, ITO막(107)만이 해부-톤부에 대응하는 영역에 남아 있게 됨으로써 화소전극(209), 게이트단자부(210) 및 드레인단자부(211)가 형성된다. 동시에, 에칭되지 않은 채 남아 있었던 Cr막(110)과 ITO막(107)으로 구성되는 적층막에 의하여드레인전극(213), 소스전극(214), 접속드레인버스라인(263), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216)가 형성된다. 특히, 드레인버스라인 콘택트홀(217)을 통하여, 접속드레인버스라인(263)은 게이트버스라인(202)을 포개는 각 분리드레인버스라인(233)들을 서로 접속시켜 연속적인 드레인버스라인(203)을 구성한다. Cr 대신에 Mo을 사용해도 좋다.
전술한 바와 같이, 제4 실시예에 있어서, 게이트전극(201), 아일랜드(231), 게이트버스라인(202), 게이트/드레인교차부(204) 및 분리드레인버스라인(233)은 제1 PR공정에서 해프-톤 노광을 이용하여 형성된다. 또한, 제2 PR공정에서, 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208) 및 드레인버스라인 콘택트홀(217)이 형성된다. 또한, 제3 PR공정에서 화소전극(209), 게이트단자부(210), 드레인단자부(211), 드레인전극(213), 소스전극(214), 접속드레인버스라인(263), 게이트단자콘택트부(215) 및 드레인단자콘택트부(216)를 형성된다.
따라서, 능동매트릭스기판은 3회의 PR공정에 의하여 제조될 수 있다. 또한, 상기 제조된 능동매트릭스기판에 있어서, 분리드레인버스라인(233)과 접속드레인버스라인(263)을 다른 층에 형성하여 드레인버스라인(203)을 구성함으로써 드레인버스라인(203)쪽으로 향하는 화소전극(209)의 크기를 확대할 수 있기 때문에 액정디스플레이로서의 개구율을 증가시킬 수 있다. 제4 실시예는 제2 실시예와 동일하게 드레인버스라인을 분할하는 대신에 게이트버스라인을 분할하는 방법을 채용할 수 있다. 또한, 제3 실시예와 마찬가지로, 통상의 PR공정을 이용하여 트랜지스터 특성의 정확도를 향상시킬 수 있다.
본 발명에 따른 제5 실시예를 이하에서 설명한다. 제5 실시예는 본 발명을 수직전계방식을 채용하는 능동매트릭스기판에 적용하는 예이다. 도 25는 본 발명에 따른 제5 실시예의 공정순서도이며, 도 26 내지 도 28은 각 공정의 평면도와 단면도이다.
먼저, 도 26에 있어서, Ti/Al막(102)을 두께 0.1 내지 0.3㎛정도로 투명절연기판(101)상에 스퍼터법으로 형성한다. 또한, SiN막(채널보호막;103) 및 진성a-Si막(104)을 각각 0.3 내지 0.5㎛ 및 0.05 내지 0.2㎛ 정도의 두께로 그 위에 형성한다. 제1 포토레지스트(105)를 그 위에 도포하고 제1 포토마스크에 의하여 해프-톤 노광을 수행한다. 여기서, 제1 포토마스크에 관하여, 게이트전극(201), 아일랜드(231) 및 게이트/드레인교차부(204)에 대응하는 영역은 풀패턴부로 형성되며, 콤비형(다중 프레임형)의 공통전극(218) 및 게이트버스라인(202)을 형성하는 다른 영역은 해프-톤부로 형성된다. 그러므로, 제1 포토레지스트(105)는 현상되고, 진성a-Si막(104), SiN막(103) 및 Ti/Al막(102)은 건식에칭된다. 그 후에, 상기 제1 포토레지스트(105)를 O2애싱하여 해프-톤부의 진성a-Si막(104)과 SiN막(103)을 노출시키고, 진성a-Si막(104)과 SiN막(103)을 에칭함으로써 게이트전극(201), 아일랜드(231), 공통전극(218), 게이트버스라인(202) 및 게이트/드레인교차부(204)를 형성한다. Ti/Al막 대신에 Cr나 Mo을 사용하여도 좋다.
그 후, 도 27에 나타낸 바와 같이, 플러즈마 CVD법에 의하여 채널보호막으로서의 SiN막을 상기 전표면에 0.1 내지 0.4㎛ 정도의 두께로 형성한다. 또한, 두께가 30 내지 100㎚ 정도인 ITO막(107)을 스퍼터법으로 그 위에 형성한다. 그 후에 제2 포토레지스트(108)를 ITO막(107)상에 도포한다.
그 후, 제2 포토레지스트(108)에 관해서 제2 포토마스크를 이용하여 해프-톤 노광을 실시한다. 해프-톤 노광에 이용한 제2 포토마스크는 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208) 및 공통전극 콘택트홀(219)에 대응하는 패턴형상을 가진 마스크 패턴이고, 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220) 이외의 영역은 해프-톤부로 구성된다. 따라서, 제2 포토마스크를 이용하여 해프-톤 노광된 제2 포토레지스트(108)에 의하여 ITO막(107)을 습식에칭함으로써, 드레인개구부(206), 소스개구부(207), 게이트라인콘택트홀(208) 및 공통전극 콘택트홀(219)의 영역에 있는 각 ITO막(107)을 에칭하여 제거한다.
또한, 그의 하층에 있는 SiN막(채널보호막;106)을 건식에칭한다. 진성a-Si막(104)의 표면은 드레인개구부(206)와 소스개구부(207)에서 노출되며, 게이트버스라인(202)의 표면은 게이트라인콘택트홀(208)에서 노출된다. 또한, 공통전극(218)의 표면은 공통전극 콘택트홀(219)에서 노출된다.
그 후에, 상기 제2 포토레지스트막(108)을 O2애싱하여 표면측으로부터 막 두께를 감소시키면, 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)이외의 영역으로서 얇게 형성된 해프-톤부분에는 제2 포토레지스트막(108)이 완전히 제거되어 하층의 ITO막(107)이 노출된다.
그 후에, 다시 상기 제2 포토레지스트(108)를 이용하여 상기 ITO막(107)을 습식에칭하면, 제2 포토레지스트(108)로 도포된 영역에는 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)가 형성된다. 상기 제2 포토레지스트막(108)은 그 후에 제거된다. 이렇게 하여, 제2 PR공정에 의하여 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208), 공통전극 콘택트홀(219), 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)가 각각 형성된다. ITO 대신에 TiN막이 이용되어도 좋다.
그 후에, 도 28에 나타낸 바와 같이, 드레인개구부(206) 및 소스개구부(207)를 통하여 노출된 상기 진성a-Si막(104)의 표면을 PH3처리하여 n+층, 즉, 옴콘택트층(109)을 형성한다. 그 후에, 0.1 내지 0.3㎛ 정도의 두께를 가진 Cr막(110)을 스퍼터법으로 전표면에 형성한다. 또한, 도시를 생략한 제3 포토레지스트를 그 위에 도포한다.
그 후에 제3 포토레지스트(112)에 대해 제3 포토마스크를 이용하여 패턴을 형성하기 위하여 노광을 한다. 여기서, 해프-톤 노광 대신에 통상의 노광을 한다. 상기 제3 포토마스크는 일부가 상기 드레인개구부(206)를 피복하는 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 일부가 상기 소스개구부(207)를 피복하는 소스전극(214), 소스전극(214)에 접속된 공통전극으로부터 1/2피치(pitch)가 변위된 지점에 형성된 프레임형의 화소전극(209), 상기 공통전극 콘택트홀(219)상에서 연장하는 공통배선결속선(221), 상기 게이트단자부(210)와 상기 게이트버스라인 콘택트홀(208) 사이에 연장하는 게이트단자콘택트부(215), 상기 드레인버스라인(203)의 일단부에서 상기 드레인단자부(211)에 접속되는 드레인단자콘택트부(216), 및 공통배선결속선(221)의 일부에서 공통전극단자부(220)에 접속되는 공통전극단자콘택트부(222)에 대응하는 패턴형상을 가진 포토마스크이다.
또한, 제3 포토레지스트를 이용하여 상기 Cr막(110)을 습식에칭함으로써, 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 드레인단자콘택트부(216), 소스전극(214), 상기 소스전극(214)에 접속되는 프레임형의 화소전극(209), 공통배선결속선(221), 공통배선결속선(221)에 접속되는 공통전극단자콘택트부(222), 및 게이트단자콘택트부(215)가 형성된다. 화소전극(219)의 일부가 상기 공통전극(218)의 일부에 오버랩되어 공통저장부(212)를 형성한다. 그 후에 제3 포토레지스트를 제거한다.
따라서, 드레인전극(213)은 상기 진성a-Si막(104)의 드레인으로서의 옴콘택트층(109)을 드레인버스라인(203)에 전기적으로 접속하며, 소스전극(214)은 상기 진성a-Si막(104)의 소스로서의 옴콘택트층(109)을 ITO막(107)인 상기 화소전극(209)에 전기적으로 접속한다. 또한, 공통배선결속선(221)은 공통전극단자콘택트부(222)를 통하여 공통전극(218)을 공통전극단자부(220)에 전기적으로 접속하며, 상기 게이트단자콘택트부(215)는 상기 게이트버스라인 콘택트홀(208)을 통하여 상기 게이트버스라인(202)을 ITO막(107)인 상기 게이트단자부(210)에 전기적으로 접속한다. 또한, 상기 드레인단자콘택트부(216)는 상기 드레인버스라인(203)을상기 드레인단자부(211)에 전기적으로 접속한다.
여기서, 상기 옴콘택트층(109)을 형성하는 공정으로서, 상기 Cr막(110)의 하층에 인 등의 불순물을 주입한 고농도 n+형 a-Si막(104)을 CVD법에 의하여 20 내지 100nm 정도의 두께로 형성한다. 또한, Cr 대신에 Mo이나 Al/Ti을 사용해도 좋다.
전술한 공정에 의하여 형성된 능동매트릭스기판의 표면상에 배향막을 형성한다. 컬러필터 및 배향막 등이 형성된 대향기판을 능동매트릭스기판에 대해 미소간격으로 대향배치시켜 상기 기판들을 일체화한다. 상기 능동매트릭스기판과 상기 대향기판 사이에 액정을 충진하고 봉함으로써 컬러액정디스플레이장치가 완성된다.
이상과 같이, 본 발명에 따른 제5 실시예의 능동매트릭스기판에 대하여 살펴보면, 제1 PR공정에서, 해프-톤 노광을 이용함으로써 아일랜드(231), 게이트버스라인(202) 및 공통전극(218)이 형성된다. 또한, 제2 PR공정에서, 해프-톤 노광을 이용함으로써 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208), 공통전극 콘택트홀(219), 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)가 형성된다. 그 후에, 제3 PR공정에서, 드레인전극(213), 소스전극(214), 드레인버스라인(203), 게이트단자콘택트부(215), 드레인단자콘택트부(216), 공통배선결속선(221) 및 공통전극단자콘택트부(222)가 형성된다. 따라서, 제1 내지 제3의 PR공정만으로 본 발명에 따른 능동매트릭스기판의 제조가 가능하므로 제조공정에 드는 비용을 절감하여 능동매트릭스기판을 저가로 제조하는 것이 가능하다.
또한, 제1 내지 제4 실시예와 마찬가지로, 상기 제조된 능동매트릭스기판의구조에 있어서, 진성a-Si막(104) 및 아일랜드(231)를 구성하는 게이트절연막으로서의 SiN막(103)은 게이트전극으로서의 Ti/Al막(102)과 동일하거나 그보다 작은 평면패턴으로 형성된다. 따라서, 그 상층에 채널보호막(106)을 형성하는 경우, 상기 채널보호막(106)은 게이트전극(201)과 아일랜드(231)의 측면, 특히 진성a-Si막(104)의 측면을 피복하게 된다.
그 결과, 진성a-Si막(104)이 짙은 농도의 SiN에 의하여 보호되기 때문에, 전술한 컬러액정디스플레이가 구성될 경우 액정층 안에 존재하는 불순물이 확산 또는 전계에 의하여 진성a-Si막(104) 안으로 들어가게 되어 TFT의 특성을 현저히 열성화시키는 문제를 해결할 수 있다. 또한, 게이트/드레인교차부(204)가 SiN/a-Si/SiN구조를 가지는 경우 게이트와 드레인 사이의 전기용량이 감소되며 쇼트발생율을 감소시킬 수 있다.
이하, 제5 실시예의 변형인 제6 실시예를 설명한다. 도 29는 본 발명에 따른 제6 실시예의 공정순서도이며, 도 30 내지 32는 각 공정의 평면도와 단면도이다. 먼저, 도 30에 있어서, 제1 PR공정을 제5 실시예와 동일한 방법으로 완성한다.
먼저, 도 31에 나타낸 바와 같이, 플러즈마 CVD법에 의하여 채널보호막으로서의 SiN막을 상기 전표면에 0.1 내지 0.4㎛ 정도의 두께로 형성한다. 도시가 생략된 제2 포토레지스트를 SiN막(106)상에 도포하고, 제2 포토레지스트에 관해서 제2 포토마스크를 이용하여 통상의 노광을 실시한다. 또한, SiN막(106)을 건식에칭하여 드레인개구부(206), 소스개구부(207), 게이트라인콘택트홀(208) 및 공통전극 콘택트홀(219)을 개구한다. 진성a-Si막(104)의 표면은 드레인개구부(206) 및 소스개구부(207)에서 노출되고, 게이트버스라인(202)의 표면은 게이트라인콘택트홀(208)에서 노출되고, 공통전극(218)의 표면은 공통전극 콘택트홀(219)에서 노출된다.
그 후에, 도 32에 나타낸 바와 같이, 드레인개구부(206) 및 소스개구부(207)를 통하여 노출된 상기 진성a-Si막(104)의 표면을 PH3처리하여 n+층, 즉, 옴콘택트층(109)을 형성한다. 또는, 인 등의 불순물이 주입된 고농도 n+형 a-Si막을 CVD법으로 형성하여 옴콘택트층을 형성한다.
그 후에, TiN/Al/Ti의 적층막(113)을 전표면에 스퍼터법으로 형성한다. 또는, ITO/Cr의 적층막을 스퍼터법으로 형성하여도 좋다. 상기 표면상의 금속막은 상기 적층막(113)에서 옴접촉(ohm contact)의 성질을 가진 금속으로 형성되는 것이 중요하다. 그 후에, 제3 포토마스크를 이용하여 제3 포토레지스트에 통상의 노광을 적용함으로써, 제3 포토레지스트에서 패턴을 형성하기 위하여 도시가 생략된 제3 포토레지스트를 노광한다. 상기 제3 포토마스크는 일부가 상기 드레인개구부(206)를 피복하는 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 일부가 상기 소스개구부(207)를 피복하는 소스전극(214), 상기 소스전극(214)에 접속된 공통전극으로부터 1/2피치(pitch)를 변위하여 형성된 프레임형의 화소전극(209), 상기 공통전극 콘택트홀(219)상에서 연장하는 공통배선결속선(221), 게이트단자부(210), 드레인단자부(211), 및 상기 공통배선결속선(221)에 접속되는 공통전극단자부(220)에 대응하는 패턴형상을 가진 포토마스크이다.
또한, 제3 포토레지스트를 이용하여 상기 TiN/Al/Ti의 적층막(113)을 건식에칭하거나 상기 ITO/Cr의 적층막을 습식에칭함으로써, 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 드레인단자부(211), 소스전극(214), 상기 소스전극(214)에 접속되는 프레임형의 화소전극(209), 공통배선결속선(221), 상기 공통배선결속선(221)에 접속되는 공통전극단자부(220), 및 게이트단자부(210)가 형성된다. 그 후에 제3 포토레지스트를 제거한다.
따라서, 드레인전극(213)은 상기 진성a-Si막(104)의 드레인으로서의 옴콘택트층(109)을 드레인버스라인(203)에 전기적으로 접속하며, 소스전극(214)은 상기 진성a-Si막(104)의 소스로서의 옴콘택트층(109)을 상기 화소전극(209)에 전기적으로 접속하며, 공통배선결속선(221)은 공통배선을 공통전극단자부(220)에 전기적으로 접속하며, 상기 게이트단자부(210)는 상기 게이트버스라인 콘택트홀(208)을 통하여 상기 게이트버스라인(202)에 전기적으로 접속되며, 상기 드레인단자부(211)는 상기 드레인버스라인(203)에 전기적으로 접속된다.
전술한 바와 같이, 본 발명에 따른 제6 실시예의 능동매트릭스기판에 대하여 살펴보면, 제1 PR공정에서, 해프-톤 노광을 이용함으로써 게이트전극(201), 아일랜드(231), 게이트버스라인(202) 및 공통전극(218)이 형성된다.
또한, 제2 PR공정에서, 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208) 및 공통전극 콘택트홀(219)이 형성된다. 그 후에, 제3 PR공정에서, 드레인전극(213), 소스전극(214), 드레인버스라인(203), 화소전극(209), 공통배선결속선(221), 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)가 형성된다.
따라서, 1회의 해프-톤 노광을 이용한 제1 내지 제3의 PR공정만으로 본 발명에 따른 능동매트릭스기판의 제조가 가능하므로 제조공정에 드는 비용을 절감하여 능동매트릭스기판을 저가로 제조하는 것이 가능하다. 본 실시예도 제3 및 제4 실시예와 동일하게 통상의 PR공정을 이용하기 때문에 트랜지스터 크기의 정확도가 향상될 수 있다.
이하, 제5 실시예의 다른 변형예인 제7 실시예를 설명한다. 도 33은 본 발명에 따른 제7 실시예의 공정순서도이며, 도 34 및 35는 각 공정의 평면도와 단면도이다. 도 34에 있어서, 제1 PR공정은 해프-톤 노광을 이용하여 제5 실시예와 동일하다. 또한, 도 35에 나타낸 바와 같이, 해프-톤 노광을 이용한 제2 PR공정은 제5 실시예와 동일하다.
그러나, 본 실시예의 제2 PR공정에 있어서, 제2 마스크의 패턴형상은 제5 실시예와 다르며, 채널보호막으로서의 SiN막을 건식에칭하여 드레인개구부(206), 소스개구부(207), 게이트라인콘택트홀(208) 및 공통전극 콘택트홀(219)을 개구한다. 또한, ITO막을 이용하여 화소전극(209) 뿐만 아니라 게이트단자부(210), 드레인단자부(211), 공통전극단자부(220)를 동시에 형성한다.
또한, 도 36에 나타낸 바와 같이, 제5 실시예와 동일하게 드레인개구부(206) 및 소스개구부(207)를 통하여 노출된 상기 진성a-Si막(104)의 표면을 PH3처리하여 n+층, 즉, 옴콘택트층(109)을 형성한다. 또는, 인 등의 불순물이 주입된 고농도 n+형 a-Si막을 CVD법으로 형성하여 옴콘택트층을 형성한다. 또는, 고농도 n+형 a-Si막을 CVD법으로 형성하여 옴콘택트층을 형성한다. 그 후에 스퍼터법으로 Cr막(110)을 상기 전표면상에 0.1 내지 0.3㎛ 정도의 두께로 형성하며, 제3 포토마스크로 통상의 노광을 받은 제3 포토레지스트(도시가 생략됨)에 의하여 상기 막은 습식에칭된다. 따라서, 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 드레인전극콘택트부(216), 화소전극(209)에 접속되는 소스전극(214), 공통배선결속선(221),상기 공통배선결속선(221)에 접속되는 공통전극단자콘택트부(222), 및 게이트단자콘택트부(215)가 형성된다.
그 결과, 드레인전극(213)은 상기 진성a-Si막(104)의 드레인으로서의 옴콘택트층(109)을 드레인버스라인(203)에 전기적으로 접속하며, 소스전극(214)은 상기 진성a-Si막(104)의 소스로서의 옴콘택트층(109)을 상기 화소전극(209)에 전기적으로 접속하며, 공통배선결속선(221)은 공통전극단자콘택트부(222)를 통하여 공통배선을 공통전극단자부(220)에 전기적으로 접속하며, 상기 게이트단자콘택트부(215)는 게이트버스라인 콘택트홀(208)을 통하여 게이트버스라인(202)을 게이트단자부(210)에 전기적으로 접속하며, 상기 드레인단자콘택트부(216)는 드레인버스라인(203)을 드레인단자부(211)에 전기적으로 접속한다. Cr 대신에 Mo이나 Al/Ti가 사용되어도 좋다.
전술한 바와 같이, 본 발명에 따른 제7 실시예의 능동매트릭스기판에 있어서, 화소전극(209)은 ITO막(107)에 의하여 형성되고, 그 후에 형성된소스전극(214)은 제2 PR공정에서 화소전극(209)에 전기적으로 접속되기 때문에, 상기 화소전극(209)은 제6 실시예와 비교할 때 보다 얇게 형성될 수 있다.
이하, 제5 실시예의 또 다른 변형예인 제8 실시예를 설명한다. 도 37은 본 발명에 따른 제8 실시예의 공정순서도이며, 도 38 내지 40은 각 공정의 평면도와 단면도이다. 먼저, 도 38에 있어서, 해프-톤 노광을 이용하여 제1 PR공정을 제5 실시예와 완전히 동일한 방법으로 완성한다. 또한, 도 39에 나타낸 바와 같이, 통상의 노광을 이용한 제2 PR공정은 제6 실시예와 동일하다.
아일랜드(231), 게이트버스라인(202) 및 공통전극(218)은 상기 제1 및 제2 PR공정에 의하여 형성되며, 드레인개구부(206), 소스개구부(207), 게이트버스라인 콘택트홀(208) 및 공통전극 콘택트홀(219)은 그 위에 있는 채널보호막으로서의 SiN막(106)을 통하여 개구된다.
그 후에, 도 40에 나타낸 바와 같이, 드레인개구부(206) 및 소스개구부(207)를 통하여 노출된 상기 진성a-Si막(104)의 표면을 PH3처리하여 n+층, 즉, 옴콘택트층(109)을 형성한다. 또는, 고농도 n+형 a-Si막을 CVD법으로 형성하여 옴콘택트층을 형성한다. 그 후에, 스퍼터법을 이용하여 ITO막(107)을 30 내지 100nm 정도의 두께로 형성한다. ITO막 대신에 TiN이 사용되어도 좋다.
또한, 그 위에 스퍼터법을 이용하여 Cr막(110)을 0.1 내지 0.3㎛ 정도의 두께로 형성한다. 또한, 제3 포토마스크로 해프-톤 노광한 제3 포토레지스트(112)를 이용하여 Cr막(110)과 ITO막을 순차적으로 습식에칭을 한다. 그 후에, 제3 포토레지스트를 O2애싱처리하고 Cr막(110)만을 습식에칭한다. 그 결과, 화소전극(209), 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)가 ITO막(107)만이 남아 있는 영역에서만 형성된다. 한편, Cr막(110) 및 ITO막(107)이 적층된 영역에는 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 드레인단자콘택트부(216), 상기 화소전극(209)에 접속되는 소스전극(214), 공통배선결속선(221), 상기 공통배선결속선(221)에 접속되는 공통전극단자콘택트부(222), 및 게이트단자콘택트부(215)가 형성된다. Cr/ITO 대신에 Mo/ITO, Cr/TiN, Mo/TiN이나 Al/TiN을 이용하여도 좋다.
전술한 바와 같이, 본 발명에 따른 제8 실시예의 능동매트릭스기판에 있어서, 제3 PR공정에서 해프-톤 노광을 이용함으로써 화소전극(209)과 각 단자부(210, 211 및 220)는 옴접촉의 성질을 가진 ITO막(107)에 의하여 형성되며, 동시에 각 콘택트부(215, 216 및 221)는 저항이 작은 Cr막(110)에 의하여 형성된다. 본 실시예에 통상의 PR공정을 제3 및 제4 실시예와 동일하게 이용하였기 때문에 트랜지스터 크기의 정확도가 향상될 수 있다.
이하, 제5 실시예의 또 다른 변형예인 제9 실시예를 설명한다. 도 41은 본 발명에 따른 제9 실시예의 공정순서도이며, 도 41 내지 44는 각 공정의 평면도와 단면도이다.
도 42에 있어서, 해프-톤 노광을 이용한 제1 PR공정은 제5 실시예와 동일하지만, 공통전극은 형성되지 않고 공통배선(223)만이 본 실시예에서 형성된다.
또한, 도 43에 나타낸 바와 같이, 해프-톤 노광을 이용하는 제2 PR공정에 있어서, 채널보호막으로서의 SiN막을 건식에칭하여 드레인개구부(206), 소스개구부(207), 게이트라인콘택트홀(208), 공통전극 콘택트홀(219) 및 공통배선콘택트홀(224)을 개구한다. 또한, 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)는 ITO막(107)에 의하여 형성한다.
또한, 도 44에 나타낸 바와 같이, 드레인개구부(206) 및 소스개구부(207)를 통하여 노출된 상기 진성a-Si막(104)의 표면을 PH3처리하여 n+층, 즉, 옴콘택트층(109)을 형성한다. 또는, 고농도 n+형 a-Si막을 CVD법으로 형성하여 옴콘택트층을 형성한다.
그 후에, 스퍼터법을 이용하여 Cr막을 0.1 내지 0.3㎛ 정도의 두께로 전표면상에 형성하며, 제3 포토마스크에 의하여 통상의 노광된 제3 포토레지스트(도시 생략되었음)를 이용하여 상기 막을 습식에칭함으로써, 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 드레인단자콘택트부(216), 화소전극(209), 상기 화소전극(209)에 접속되는 소스전극(214), 공통배선콘택트홀(224)을 통하여 공통배선(223)에 접속되는 공통전극(218), 공통전극 콘택트홀(219)을 통하여 공통배선(223)에 접속된 공통배선결속선(221), 공통전극단자콘택트부(222), 및 게이트단자콘택트부(215)를 형성한다.
그 결과, 드레인전극(213)은 상기 진성a-Si막(104)의 드레인으로서의 옴콘택트층(109)을 드레인버스라인(203)에 전기적으로 접속하며, 소스전극(214)은 상기진성a-Si막(104)의 소스로서의 옴콘택트층을 상기 화소전극(209)에 전기적으로 접속하며, 공통배선결속선(221)은 공통전극단자콘택트부(222)를 통하여 공통배선(223)이나 상기 공통전극(218)을 공통전극단자부(220)에 전기적으로 접속하며, 게이트단자콘택트부(215)는 게이트버스라인 콘택트홀(208)을 통하여 게이트버스라인(202)을 상기 게이트단자부(210)에 전기적으로 접속하며, 드레인단자콘택트부(216)는 드레인버스라인(203)을 드레인단자부(211)에 전기적으로 접속한다. Cr 대신에 Mo이나 Al/Ti을 사용하여도 좋다.
이하, 제9 실시예의 변형예인 제10 실시예를 설명한다. 도 45는 본 발명에 따른 제10 실시예의 공정순서도이며, 도 46 내지 48은 각 공정의 평면도와 단면도이다.
도 46에 있어서, 해프-톤 노광을 이용한 제1 PR공정은 제9 실시예와 동일하고 공통배선(223)이 형성된다.
또한, 도 47에 나타낸 바와 같이, 해프-톤 노광을 이용하는 제2 PR공정에 있어서, 채널보호막으로서의 SiN막을 건식에칭하여 드레인개구부(206), 소스개구부(207), 게이트라인콘택트홀(208), 공통전극 콘택트홀(219) 및 공통배선콘택트홀(224)을 개구한다. 또한, 게이트단자부(210), 드레인단자부(211) 및 공통전극단자부(220)는 ITO막(107)에 의하여 형성한다. 또한, 공통배선콘택트홀(224)을 통하여 공통배선(223)에 접속되는 공통전극(218)을 형성한다.
또한, 도 48에 나타낸 바와 같이, 드레인개구부(206) 및 소스개구부(207)를통하여 노출된 상기 진성a-Si막(104)의 표면을 PH3처리하여 n+층, 즉, 옴콘택트층(109)을 형성한다. 또는, 고농도 n+형 a-Si막을 CVD법으로 형성하여 옴콘택트층을 형성한다.
그 후에, 스퍼터법을 이용하여 Cr막(110)을 0.1 내지 0.3㎛ 정도의 두께로 전표면상에 형성하며, 제3 포토마스크에 의하여 통상의 노광을 한 제3 포토레지스트(도시 생략되었음)를 이용하여 상기 막을 습식에칭함으로써, 드레인전극(213), 상기 드레인전극(213)에 접속되는 드레인버스라인(203), 화소전극(209), 상기 화소전극(209)에 접속되는 소스전극(214), 공통전극 콘택트홀(219)을 통하여 공통배선(223)에 접속된 공통배선결속선(221), 공통전극단자콘택트부(222), 및 게이트단자콘택트부(215)를 형성한다.
그 결과, 드레인전극(213)은 상기 진성a-Si막(104)의 드레인으로서의 옴콘택트층(109)을 드레인버스라인(203)에 전기적으로 접속하며, 소스전극(214)은 상기 진성a-Si막(104)의 소스로서의 옴콘택트층을 상기 화소전극(209)에 전기적으로 접속하며, 공통배선결속선(221)은 공통전극단자콘택트부(222)를 통하여 공통배선(223)이나 상기 공통전극(218)을 공통전극단자부(220)에 전기적으로 접속하며, 게이트단자콘택트부(215)는 게이트버스라인 콘택트홀(208)을 통하여 게이트버스라인(202)을 상기 게이트단자부(210)에 전기적으로 접속하며, 드레인단자콘택트부(216)는 드레인버스라인(203)을 드레인단자부(211)에 전기적으로 접속한다. Cr 대신에 Mo이나 Al/Ti을 사용하여도 좋다.
여기서, 각 실시예는 도 3에 나타낸 보호소자(225)를 구비한다. 상기 보호소자를 형성하는 경우, 게이트금속과 드레인금속은 서로 전기적으로 접속되어야 한다. 상기 게이트/드레인연결부의 구조에 대한 자세한 설명은 생략하지만, 전술한 각 실시예들의 게이트/드레인연결부의 구조를 도 49에 나타낸다. 도 49(a)는 제1 및 제2 실시예의 구조를 나타내며, 도 49(b)는 제3 및 제4 실시예의 구조를 나타내며, 도 49(c)는 제5, 제6, 제7, 제9 및 제10 실시예의 구조를 나타내며, 도 49(d)는 제8 실시예의 구조를 나타낸다.
또한, 각 실시예에 있어서, 포토레지스트를 다른 두께로 패턴을 형성하는 기술로서의 해프-톤 노광법을 이용하고 있지만, 그 대신에 이중노광법을 이용하여도 좋다.
상기 이중노광법에 의하면, 도 50(a)에 나타낸 바와 같이, 포토레지스트를 두껍게 형성하는 영역을 차폐(mask)하는 마스크 M1을 이용하여 통상의 노광량보다 적은 노광량, 예를 들면, 1/2로 첫 번째의 노광을 한다.
다음, 도 50(b)에 나타낸 바와 같이, 포토레지스트를 얇게 형성하는 영역을 포함하는 영역들을 차폐(mask)하는 마스크 M2를 이용하여 통상의 노광량으로 노광을 한다. 그 후에, 상기 포토레지스트를 현상하여 다른 두께로 패턴화된 포토레지스트를 도 50(c)에 나타낸 바와 같이 형성할 수 있다. 따라서, 상기 이중노광법에 의하면, 노광 횟수는 두 번이지만, 두 번의 PR공정을 하는 경우와 비교할 때 PR의 도포, 현상 및 제거공정의 횟수는 한 번으로 감소될 수 있다.
상술한 바와 같이, 본 발명에 따른 능동매트릭스기판에 있어서, 박막트랜지스터를 구성하기 위한 게이트전극, 게이트절연막 및 반도체막의 적층구조로 된 게이트 아일랜드의 구조로서, 상기 게이트절연막 및 반도체막을 게이트전극보다 작거나 같은 평면형상으로 형성하고 채널보호막으로 피복되며, 드레인전극과 소스전극은 채널보호막에 제공된 개구를 통하여 상기 반도체막에 형성된다. 따라서, 반도체막과 게이트절연막의 측면은 그 위에 형성된 채널보호막에 의하여 피복되며, 액정층에 존재하는 불순물들이 열확산이나 전계에 의하여 반도체막으로 침투하는 것을 방지할 수 있기 때문에, TFT의 특성을 향상시킬 수 있다.
또한, 본 발명의 제조방법에 의하면, 수직전계방식을 채용하는 능동매트릭스기판의 제조방법에 있어서, 해프-톤 노광법은 두 번의 PR공정에서 사용되며, 수평전계방식의 능동매트릭스기판을 제조할 때에는 해프-톤 노광법이 적어도 한 번의 PR공정에서 사용된다. 그 결과, 능동매트릭스기판은 세 번의 PR공정만으로 생산할 수 있기 때문에 능동매트릭스기판의 비용을 더욱 절감할 수 있다.

Claims (24)

  1. 투명절연기판상에서 형성되어 직교하는 다수의 게이트배선 및 드레인배선;
    상기 게이트배선과 상기 드레인배선에 의하여 둘러싸인 영역에 형성된 박막트랜지스터로서 상기 게이트배선에 접속된 게이트전극, 상기 게이트전극보다 크지 않은 폭을 갖도록 상기 게이트 전극상에 형성된 게이트절연막, 및 상기 게이트전극보다 크지 않은 폭을 갖도록 상기 게이트절연막상에 형성된 반도체막을 구비한 박막트랜지스터;
    상기 게이트절연막과 상기 반도체막을 피복하기 위한 채널보호막;
    상기 채널보호막에 형성된 한 쌍의 개구를 통하여 상기 반도체막에 접속된 드레인전극과 소스전극; 및
    상기 소스전극에 접속되고 상기 채널보호막상에 형성된 화소전극을 포함하는 것을 특징으로 하는 능동매트릭스기판.
  2. 제1항에 있어서, 상기 게이트배선에 평행한 다수의 공통배선은 상기 게이트배선과 동시에 상기 투명절연기판상에 형성되고, 상기 공통배선에 접속된 공통전극은 상기 화소전극에 평행하게 배선된 전극부를 가지도록 형성되고, 상기 공통배선은 패드전극(pad electrode) 위에 있는 상기 채널보호막에 형성된 콘택트홀을 통하여 상기 공통전극에 접속되도록 상기 패드전극을 구비하는 것을 특징으로 하는 능동매트릭스기판.
  3. 제1항에 있어서, 상기 반도체막은 진성 비정질 실리콘막으로 구성되고, 옴콘택트층이 상기 진성 비정질 실리콘막과 상기 소스전극 및 게이트전극의 접촉부에서 형성되는 것을 특징으로 하는 능동매트릭스기판.
  4. 제1항에 있어서, 상기 게이트배선은 상기 게이트전극과 동일한 전도층에서 형성되는 것을 특징으로 하는 능동매트릭스기판.
  5. 제1항에 있어서, 상기 드레인배선은 상기 드레인전극 및 상기 소스전극과 동일한 전도층에서 형성되는 것을 특징으로 하는 능동매트릭스기판.
  6. 제1항에 있어서, 상기 드레인배선은 상기 드레인전극 및 상기 소스전극과 동일한 전도층에서 형성된 접속드레인배선과 상기 게이트전극과 동일한 전도층에서 형성된 분리드레인배선으로 구성되며, 상기 접속드레인배선과 상기 분리드레인배선은 상기 채널보호막에 제공된 콘택트홀을 통하여 서로 접속되는 것을 특징으로 하는 능동매트릭스기판.
  7. 제1항에 있어서, 상기 게이트배선에 평행한 다수의 공통배선은 상기 게이트배선과 동시에 상기 투명절연기판상에 형성되며, 상기 공통배선에 접속된 공통전극은 상기 화소전극에 평행하게 배선된 전극부를 가지도록 형성되며, 상기 공통배선은 상기 채널보호막의 하층에 형성되며, 상기 공통전극은 상기 게이트전극과 동일한 전도층에서 형성되는 것을 특징으로 하는 능동매트릭스기판.
  8. 제1항에 있어서, 상기 게이트배선에 평행한 다수의 공통배선은 상기 게이트배선과 동시에 상기 투명절연기판상에 형성되며, 상기 공통배선에 접속된 공통전극은 상기 화소전극에 평행하게 배선된 전극부를 가지도록 형성되며, 상기 공통배선은 상기 채널보호막의 하층에 형성되며, 상기 공통전극은 상기 화소전극과 동일한 전도층에 형성되며, 상기 공통배선의 기저부(base portion)는 상기 드레인전극과 동일한 전도층에서 형성된 접속전극에 의해서 상기 채널보호막에 제공된 콘택트홀을 통하여 상기 공통전극에 접속되는 것을 특징으로 하는 능동매트릭스기판.
  9. 제1항에 있어서, 상기 게이트배선에 평행한 다수의 공통배선은 상기 게이트배선과 동시에 상기 투명절연기판상에 형성되며, 상기 공통배선에 접속된 공통전극은 상기 화소전극에 평행하게 배선된 전극부를 가지도록 형성되며, 상기 공통배선은 상기 채널보호막의 하층에 형성되며, 상기 공통전극은 상기 채널보호막에 형성되며, 상기 공통배선의 기저부는 상기 채널보호막에 제공된 콘택트홀을 통하여 상기 공통전극에 접속되는 것을 특징으로 하는 능동매트릭스기판.
  10. 제1항에 있어서, 상기 게이트배선에 평행한 다수의 공통배선은 상기 게이트배선과 동시에 상기 투명절연기판상에 형성되며, 상기 공통배선에 접속되는 공통전극은 상기 화소전극에 평행하게 배선된 전극부를 가지도록 형성되며, 상기 공통배선은 상기 공통보호막의 하층에 형성되며, 상기 공통배선의 단들은 상기 드레인전극 및 상기 소스전극과 동일한 전도층에서 형성된 공통배선결속부에 의해서 상기 채널보호막에 제공된 콘택트홀을 통하여 서로 접속되며, 외부접속단자로서의 공통배선단자는 상기 공통배선결속부에 제공되며, 상기 공통배선단자는 상기 화소전극과 동일한 전도층에서 형성되는 것을 특징으로 하는 능동매트릭스기판.
  11. 제1항에 있어서, 상기 게이트배선에 평행한 다수의 공통배선은 상기 게이트배선과 동시에 상기 투명절연기판상에 형성되며, 상기 공통배선에 접속된 공통전극은 상기 화소전극에 평행하게 배선된 전극부를 가지도록 형성되며, 상기 공통배선은 상기 채널보호막의 하층에 형성되며, 상기 공통배선의 단들은 상기 드레인전극 및 상기 소스전극과 동일한 전도층에 형성된 공통배선결속부에 의해서 상기 채널보호막에 제공된 콘택트홀을 통하여 서로 접속되며, 외부접속단자로서의 공통배선단자는 상기 공통배선결속부에 제공되며, 상기 공통배선단자는 상기 드레인전극 및 상기 소스전극과 동일한 상기 전도층에 형성되는 것을 특징으로 하는 능동매트릭스기판.
  12. 제1항에 있어서, 외부접속단자로서의 게이트단자는 상기 게이트배선에 제공되며, 외부접속단자로서의 드레인단자는 상기 드레인배선에 제공되며, 상기 게이트단자와 상기 드레인단자는 상기 화소전극이나 상기 드레인전극 및 상기 소스전극과동일한 전도층에 형성되는 것을 특징으로 하는 능동매트릭스기판.
  13. 능동매트릭스기판의 제조방법에 있어서,
    투명절연기판상에 제1 전도막, 게이트절연막 및 반도체막로 구성된 제1 적층막을 형성하고, 상기 제1 적층막 위에 막두께가 두꺼운 제1 후레지스트부와 막두께가 상기 제1 후레지스트부보다 얇은 제1 박레지스트부로 구성되는 제1 레지스트마스크를 형성하는 단계;
    상기 제1 레지스트마스크를 마스크로 한 상태에서 상기 제1 적층막을 에칭하여, 상기 제1 전도막, 상기 제1 전도막상에 형성된 것으로 상기 제1전도막보다 크지 않은 폭으로 형성된 게이트절연막 및 상기 게이트절연막상에 형성된 것으로 제1전도막보다 크지 않은 폭으로 형성된 반도체막으로 구성되는 제1 패턴을 형성하는 단계;
    상기 제1 레지스트마스크를 에칭하여 상기 제1 박레지스트부를 제거하고, 상기 제1 후레지스트부가 상기 제1 패턴상에 남아 있는 제1 잔존레지스트마스크를 형성하여 상기 제1 패턴의 일부를 노출시키는 단계; 및
    상기 제1 잔존레지스트마스크를 마스크로 한 상태에서 상기 제1 패턴의 노출부분을 에칭하여 상기 제1 패턴을 구성하는 최상층의 막을 최소한 제거하고, 상기 최상층의 막이 제외된 상기 제1 적층막의 막들로 구성되는 제2 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 능동매트릭스기판의 제조방법의 제조방법.
  14. 제13항에 있어서,
    상기 제1 적층막은 순차적으로 제1 전도막, 게이트절연막 및 반도체막을 상기 투명절연기판상에 증착함으로써 형성되며,
    상기 제1 레지스트마스크는 해프-톤 노광법에 의하여 형성되며,
    상기 제1 패턴은 상기 제1 레지스트마스크를 마스크로 한 상태에서 상기 제1 적층막을 에칭함으로써 형성되며,
    상기 제1 레지스트마스크의 에칭은 상기 제1 레지스트마스크에 애싱처리하여 수행되며,
    상기 제2 패턴은 상기 제1 잔존레지스트마스크를 마스크로 한 상태에서 상기 제1 패턴의 상기 반도체막과 상기 게이트절연막을 제거하여 제1 전도막으로 구성되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  15. 제14항에 있어서, 상기 제2 패턴을 형성하는 상기 단계 후에,
    상기 제1 잔존레지스트마스크를 제거한 후 상기 제1 패턴과 상기 제2 패턴을 피복하는 층간절연막과 제2 전도막을 순차적으로 형성하여 제2 적층막을 형성하는 단계;
    막두께가 두꺼운 제2 후레지스트부와 막두께가 상기 제2 후레지스트부보다 얇은 제2 박레지스트부로 구성되는 제2 레지스트마스크를 형성하는 단계;
    상기 제2 레지스트마스크를 마스크로 한 상태에서 상기 제1 패턴과 상기 제2 패턴상의 상기 제2 적층막을 에칭하여 상기 제1 패턴과 상기 제2 패턴상의 상기 제2 적층막으로 구성되는 제3 패턴으로서의 개구부를 형성하는 단계;
    상기 제2 레지스트마스크를 에칭함으로써 상기 제2 박레지스트부를 제거하여 상기 제3 패턴상에 상기 제2 후레지스트부가 남아 있는 제2 잔존레지스트마스크를 형성하고, 상기 개구부의 근처에서 최소한 상기 제3 패턴의 일부를 노출시키는 단계;
    상기 개구부가 콘택트 스로우 홀(contact through hole)의 역할을 하도록 상기 제2 잔존레지스트마스크를 마스크로 한 상태에서 상기 제3 패턴의 노출된 일부를 에칭함으로써 상기 제3 패턴을 구성하는 최상층의 제2 전도막을 제거하여 상기 층간절연막으로 구성되는 제4 패턴을 형성하는 단계; 및
    상기 제2 잔존레지스트마스크를 제거한 후, 상기 개구부에 노출된 각각의 상기 제1 패턴과 상기 제2 패턴에 접속되는 제3 전도막으로 구성된 배선을 형성하는 단계가 진행되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  16. 제15항에 있어서, 상기 반도체막은 진성반도체막의 표면으로 주입된 5가 원소를 가지고 있어 상기 진성반도체막의 표면이 낮은 저항을 갖도록 되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  17. 제15항에 있어서, 상기 콘택트 스로우 홀에서 노출된 상기 진성반도체막의 상기 일부에 5가 원소의 플러즈마처리를 함으로써 상기 콘택트 스로우 홀에서 노출된 상기 진성반도체 부분의 저항을 저하시키는 단계는 상기 제4 패턴을 형성하는 상기 단계와 상기 배선을 형성하는 상기 단계의 사이에 이루어지는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  18. 제15항에 있어서,
    상기 제1 패턴을 형성하는 상기 단계에서, 상기 제1 전도막은 게이트전극을 포함한 게이트배선을 구성하고, 상기 제1 패턴은 TFT 및 이후 단계에서 형성되는 드레인배선과 상기 게이트배선의 교차부에서 형성되며;
    상기 제2 패턴을 형성하는 상기 단계에서, 상기 제2 패턴은 상기 게이트전극과 상기 교차부를 제외한 상기 게이트배선에 일치하게 형성되며;
    상기 제3 패턴을 형성하는 상기 단계에서, 상기 제3 패턴은 최소한 게이트단자전극과 드레인단자전극을 구성하고, 상기 제3 패턴이 상기 게이트배선과 상기 드레인배선에 의하여 둘러싸인 상기 화소전극을 포함할 때 화소전극은 상기 제3 패턴을 구성하는 상기 층간절연막과 함께 상기 게이트배선상에 부분적으로 오버랩되도록 상기 게이트배선상에 형성되며;
    상기 배선을 형성하는 상기 단계에 있어서, TFT를 구성하는 상기 반도체막상에 형성된 콘택트 스로우 홀을 통하여 상기 반도체막에 접속되는 상기 제3 전도막으로 구성되는 드레인전극과 상기 제3 전도막으로 구성되는 드레인배선이 형성되고, 상기 TFT를 구성하는 상기 반도체막상에 형성된 상기 콘택트 스로우 홀과 다른 콘택트 스로우 홀을 통하여 상기 반도체막에 접속되는 상기 제3 전도막으로 구성되는 소스전극이 형성되고, 상기 게이트배선상에 형성된 콘택트 스로우 홀을 통하여 상기 게이트배선에 접속되는 게이트배선인출전극이 형성되고, 상기 드레인배선은 상기 교차부를 가로지르고 상기 드레인단자전극의 외주에 접촉하도록 형성되고, 상기 소스전극은 상기 화소전극과 부분적으로 접촉하도록 형성되고, 상기 게이트배선인출전극은 상기 게이트단자전극의 외주에 접촉하도록 형성되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  19. 제18항에 있어서,
    상기 제2 패턴을 형성하는 상기 단계에서, 상기 제2 패턴은 상기 게이트배선들 사이에서 분리드레인전극과 함께 형성되며;
    상기 콘택트 스로우 홀을 형성하는 상기 단계에서, 콘택트 스로우 홀은 상기 분리드레인전극상에도 형성되며;
    상기 배선을 형성하는 상기 단계에서, 상기 분리드레인전극의 상기 콘택트 스로우 홀을 통하여 상기 분리드레인전극에 접속되는 상기 드레인배선인출전극이 형성되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  20. 제18항에 있어서,
    상기 제2 패턴을 형성하는 상기 단계에서, 상기 제2 패턴은 상기 게이트배선 뿐만 아니라 콤비형의 전극을 구비한 공통전극을 구비하며;
    상기 배선을 형성하는 상기 단계에서, 상기 소스전극은 상기 공통전극에 평행한 콤비형의 전극과 함께 형성되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  21. 제15항에 있어서,
    상기 제1 패턴을 형성하는 상기 단계에서, 상기 제1 전도막은 게이트전극을구비한 게이트배선을 구성하며, 상기 제1 패턴은 TFT와 이후 단계에서 형성되는 상기 드레인전극과 상기 게이트배선의 상기 교차부에 일치하도록 형성되며;
    상기 제2 패턴을 형성하는 상기 단계에서, 상기 제2 패턴은 상기 게이트전극과 상기 교차부를 제외한 상기 게이트배선과 이후 단계에 의하여 상기 드레인배선 아래의 상기 교차부들 사이에 형성된 드레인하배선(drain lower wiring)으로 형성되며;
    상기 제3 패턴을 형성하는 상기 단계에서, 상기 제3 패턴의 상기 제2 전도막은 상기 게이트배선과 상기 드레인배선에 의하여 둘러싸인 화소전극, 게이트단자전극, 및 드레인단자전극을 구성하고, 상기 화소전극은 상기 제3 패턴을 구성하는 상기 층간절연막과 함께 상기 게이트배선상에 부분적으로 오버랩되도록 상기 게이트배선상에 형성되며;
    상기 제4 패턴을 형성하는 상기 단계에서, 상기 층간절연막이 개구된 콘택트 스로우 홀이 상기 드레인하배선 상에도 형성되며;
    상기 배선을 형성하는 상기 단계에서, 상기 TFT를 구성하는 상기 반도체막상에 형성된 콘택트 스로우 홀을 통하여 상기 반도체막에 접속되는 상기 제3 전도막으로 구성되는 드레인전극이 형성되고, 상기 드레인하배선에 접속되는 드레인배선은 상기 드레인하배선상에 형성된 상기 콘택트 스로우 홀을 통하여 형성되고, 상기 TFT를 구성하는 상기 반도체막상에 형성된 상기 콘택트 스로우 홀과 다른 콘택트 스로우 홀을 통하여 상기 반도체막에 접속되는 상기 제3 전도막으로 구성되는 소스전극이 형성되고, 상기 게이트배선상에 형성된 콘택트 스로우 홀을 통하여 상기 게이트배선에 접속되는 게이트배선인출전극이 형성되고, 상기 드레인배선은 상기 교차부를 가로지르고 상기 드레인단자전극의 외주에 접촉하도록 형성되고, 상기 소스전극은 상기 화소전극과 부분적으로 접촉하도록 형성되고, 상기 게이트배선인출전극은 상기 게이트단자전극의 외주에 접촉하도록 형성되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  22. 제14항에 있어서,
    상기 제2 패턴을 형성하는 상기 단계 후에,
    상기 제1 잔존레지스트마스크를 제거한 후 상기 제1 패턴과 상기 제2 패턴을 피복하는 층간절연막을 형성하는 단계;
    상기 층간절연막을 개구하여 상기 제1 패턴과 상기 제2 패턴상에서 콘택트 스로우 홀을 형성하는 단계; 및
    상기 층간절연막상에 배선을 형성하여 상기 콘택트 스로우 홀을 통하여 상기 제1 패턴과 상기 제2 패턴을 상기 배선에 접속하는 단계가 진행되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  23. 제14항에 있어서,
    상기 제2 패턴을 형성하는 상기 단계 후에,
    상기 제1 패턴과 상기 제2 패턴을 피복하는 층간절연막을 형성하고, 상기 제1 잔존레지스트마스크를 제거한 후 상기 제1 패턴과 상기 제2 패턴상의 상기 층간절연막의 일부를 개구하여 상기 제1 패턴과 상기 제2 패턴상의 각 콘택트 스로우 홀을 형성하는 단계;
    상기 층간절연막을 피복하도록 제4 전도막, 제5 전도막 및 보호절연막을 순차적으로 형성하여 제3 적층막을 형성하고, 막두께가 두꺼운 제3 후레지스트부와 막두께가 상기 제3 후레지스트부보다 얇은 제3 박레지스트부로 구성되는 제3 레지스트마스크를 상기 보호절연막상에 형성하는 단계;
    상기 제3 레지스트마스크를 마스크로 한 상태에서 상기 층간절연막상의 상기 제3 적층막을 에칭하여 상기 제1 패턴과 상기 제2 패턴상의 상기 콘택트 스로우 홀들을 피복하는 상기 제3 적층막으로 구성되는 제5 패턴을 형성하는 단계;
    상기 제3 레지스트마스크를 에칭함으로써 상기 제3 박레지스트부를 제거하여 상기 제5 패턴상에 상기 제3 후레지스트부가 남아 있는 제3 잔존레지스트마스크를 형성하고, 상기 콘택트 스로우 홀들의 근처를 제외한 영역에서 최소한 상기 제5 패턴의 일부를 노출시키는 단계; 및
    상기 제3 잔존레지스트마스크를 마스크로 한 상태에서 상기 제5 패턴의 노출된 일부를 에칭함으로써 상기 보호절연막과 상기 제5 전도막을 제거하여 상기 제4 전도막의 표면 일부를 노출하는 단계가 진행되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
  24. 제23항에 있어서,
    상기 제1 패턴을 형성하는 상기 단계에서, 상기 제1 전도막은 게이트전극을구비한 게이트배선을 구성하고, 상기 제1 패턴은 TFT와 이후 단계에서 형성되는 드레인배선과 상기 게이트배선의 상기 교차부에 일치하도록 형성되며;
    상기 제2 패턴을 형성하는 상기 단계에서, 상기 제2 패턴은 상기 게이트전극과 상기 교차부를 제외한 상기 게이트배선과 일치하도록 형성되며;
    상기 콘택트 스로우 홀을 형성하는 상기 단계에서, 상기 콘택트 스로우 홀은 상기 TFT의 상기 반도체막과 상기 게이트배선상에 형성되며;
    상기 제4 전도막의 표면 일부를 노출시키는 상기 단계에서, 상기 제4 전도막은 게이트단자전극, 드레인단자전극 및 상기 게이트배선과 상기 드레인배선에 의하여 둘러싸인 화소전극의 영역에서 노출되는 것을 특징으로 하는 능동매트릭스기판의 제조방법.
KR10-2001-0023218A 2000-04-28 2001-04-28 능동 매트릭스 기판 및 그의 제조방법 KR100445791B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-129820 2000-04-28
JP2000129820A JP2001311965A (ja) 2000-04-28 2000-04-28 アクティブマトリクス基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010098962A KR20010098962A (ko) 2001-11-08
KR100445791B1 true KR100445791B1 (ko) 2004-08-25

Family

ID=18639030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0023218A KR100445791B1 (ko) 2000-04-28 2001-04-28 능동 매트릭스 기판 및 그의 제조방법

Country Status (4)

Country Link
US (2) US6468840B2 (ko)
JP (1) JP2001311965A (ko)
KR (1) KR100445791B1 (ko)
TW (1) TW533327B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002052A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치의 제조방법
AU2003209595A1 (en) * 2002-03-20 2003-09-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices, and their manufacture
AU2003212558A1 (en) * 2002-03-20 2003-09-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices, and their manufacture
US7385651B2 (en) * 2002-12-26 2008-06-10 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
JP4522660B2 (ja) 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US8064003B2 (en) * 2003-11-28 2011-11-22 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR101226444B1 (ko) 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR20080108223A (ko) * 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
KR20070092455A (ko) 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
TWI305420B (en) * 2006-06-20 2009-01-11 Au Optronics Corp Thin film transistor array substrate and method for fabricating the same
KR101264789B1 (ko) 2006-06-30 2013-05-15 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP4952425B2 (ja) 2006-08-21 2012-06-13 ソニー株式会社 液晶装置および電子機器
CN100397622C (zh) * 2006-09-25 2008-06-25 友达光电股份有限公司 主动组件阵列基板的制造方法
JP5090745B2 (ja) * 2007-01-17 2012-12-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
KR100920483B1 (ko) 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101642620B1 (ko) 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
US8895375B2 (en) * 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
CN102629576A (zh) * 2011-09-26 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法
TWI479663B (zh) * 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
JP2015012048A (ja) 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
JP6315966B2 (ja) 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
CN104965324B (zh) * 2015-07-23 2018-05-29 昆山龙腾光电有限公司 液晶显示装置的制造方法
CN105097949B (zh) * 2015-08-18 2017-12-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN109427287B (zh) 2017-08-29 2020-12-22 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法
CN109524419A (zh) * 2018-10-11 2019-03-26 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN111474776B (zh) * 2020-05-11 2021-07-06 深圳市华星光电半导体显示技术有限公司 液晶显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980701267A (ko) * 1995-12-26 1998-05-15 야스카와 히데아키 액티브 매트릭스 기판, 액티브 매트릭스 기판 제조 방법, 액정 표시 장치 및 전자 기기(active matrix substrate, method of producing an active matrix substrate, liquid crystal deisplay device, and elecronic equipment)
KR19980018480A (ko) * 1996-08-07 1998-06-05 카나이 쯔또무 액정표시장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185783A (ja) * 1985-02-13 1986-08-19 シャープ株式会社 薄膜トランジスタの製造方法
JPS6329976A (ja) * 1986-07-23 1988-02-08 Komatsu Ltd 薄膜トランジスタの製造方法
JPS63218925A (ja) 1987-03-06 1988-09-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
JP3114963B2 (ja) * 1991-05-16 2000-12-04 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置
JP2698724B2 (ja) * 1991-12-26 1998-01-19 シャープ株式会社 薄膜トランジスタ及びその製造方法
US6011607A (en) * 1995-02-15 2000-01-04 Semiconductor Energy Laboratory Co., Active matrix display with sealing material
JP2780681B2 (ja) * 1995-08-11 1998-07-30 日本電気株式会社 アクティブマトリクス液晶表示パネル及びその製造方法
JPH0992838A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP3646999B2 (ja) * 1995-09-28 2005-05-11 シャープ株式会社 透過型液晶表示装置
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP4264675B2 (ja) 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
US6697210B2 (en) * 1999-12-22 2004-02-24 Rohm Co., Ltd Disk device
JP4357689B2 (ja) * 2000-03-28 2009-11-04 シャープ株式会社 液晶表示パネル及びその製造方法
TW511147B (en) * 2000-06-12 2002-11-21 Nec Corp Pattern formation method and method of manufacturing display using it
JP2002122887A (ja) 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980701267A (ko) * 1995-12-26 1998-05-15 야스카와 히데아키 액티브 매트릭스 기판, 액티브 매트릭스 기판 제조 방법, 액정 표시 장치 및 전자 기기(active matrix substrate, method of producing an active matrix substrate, liquid crystal deisplay device, and elecronic equipment)
KR19980018480A (ko) * 1996-08-07 1998-06-05 카나이 쯔또무 액정표시장치

Also Published As

Publication number Publication date
US20010035527A1 (en) 2001-11-01
US6468840B2 (en) 2002-10-22
JP2001311965A (ja) 2001-11-09
TW533327B (en) 2003-05-21
KR20010098962A (ko) 2001-11-08
US20030008436A1 (en) 2003-01-09
US6800872B2 (en) 2004-10-05

Similar Documents

Publication Publication Date Title
KR100445791B1 (ko) 능동 매트릭스 기판 및 그의 제조방법
JP4897995B2 (ja) 液晶表示装置用薄膜トランジスタ基板
US6287899B1 (en) Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP5355531B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100475442B1 (ko) 컬러액정표시장치 및 그 제조방법
JP4856318B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4408271B2 (ja) 液晶表示装置及びその製造方法
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP5379824B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4657587B2 (ja) 薄膜トランジスタ表示板
JPH09236827A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
TW200935153A (en) Liquid crystal display device and process for manufacturing the same
KR100325072B1 (ko) 고개구율및고투과율액정표시장치의제조방법
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020011573A (ko) 액정 표시 장치 및 그의 제조 방법
JP3662917B2 (ja) カラー液晶表示装置の製造方法
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20020056111A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100303448B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100968562B1 (ko) 액정표시장치
KR20020058269A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180807

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190806

Year of fee payment: 16