CN100397622C

CN100397622C - 主动组件阵列基板的制造方法

Info

Publication number: CN100397622C
Application number: CNB2006101393766A
Authority: CN
Inventors: 张家铭
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2006-09-25
Filing date: 2006-09-25
Publication date: 2008-06-25
Anticipated expiration: 2026-09-25
Also published as: CN1921089A

Abstract

一种主动组件阵列基板的制造方法，其包括下列步骤：首先，提供一基板与一多重穿透式掩膜，其中多重穿透式掩膜具有至少四种透光率的区域。然后，于基板上依序形成栅极、栅绝缘层、沟道层材料层、金属材料层与光刻胶层。接着，通过多重穿透式掩膜对光刻胶层进行图案化，以形成一具有三种不同厚度的图案化掩膜层。之后，以图案化光刻胶层为掩膜，移除未被图案化光刻胶层覆盖的金属材料层与沟道层材料层，以形成沟道层。接着，对图案化光刻胶层依序进行第一移除工艺、第二移除工艺、第三移除工艺，以分别形成源极、漏极与保护层。最后，于基板上形成像素电极。

Description

主动组件阵列基板的制造方法

技术领域

本发明涉及一种主动组件阵列基板的制造方法，且特别涉及一种通过多重穿透式掩膜(multi tone mask)来制造主动组件阵列基板的方法。

背景技术

现今社会多媒体技术相当发达，多半受惠于半导体组件或显示装置的进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器已逐渐成为市场的主流。

薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一彩色滤光基板与一夹于两基板之间的液晶层所构成。一般来说，传统薄膜晶体管阵列基板的制造方法需通过五道掩膜工艺才能完成，其中第一道掩膜工艺主要是将栅极与扫描线(scan line)定义出来，第二道掩膜工艺主要是将沟道层(channel)定义出来，第三道掩膜工艺主要是将源极(source)、漏极(drain)与数据线(data line)定义出来，第四道掩膜工艺主要是将保护层(passivation)定义出来，而第五道掩膜工艺主要是将像素电极(pixelelectrode)定义出来。

由于进行掩膜工艺的次数会直接影响到整个薄膜晶体管阵列基板的制造成本与工艺时间，因此各家制造厂商无不朝向缩减掩膜工艺的次数来发展。为了提升生产能力(throughput)并降低制造成本，传统的薄膜晶体管阵列基板的工艺实有改进的必要。

发明内容

本发明的目的是提供一种主动组件阵列基板的制造方法，以解决现有的制造方法无法有效降低制造成本与制造时间的问题。

为达到上述或是其它目的，本发明提出一种主动组件阵列基板的制造方法，其包括下列步骤：

首先，提供一基板与一多重穿透式掩膜，其中多重穿透式掩膜具有至少四种透光率的区域；

于基板上形成一栅极；

于基板上形成一栅绝缘层，以覆盖栅极；

于栅绝缘层上形成一沟道层材料层；

此外，于沟道层材料层上形成一金属材料层；

接着，于金属材料层上形成一光刻胶层，并通过多重穿透式掩膜对光刻胶层进行图案化，以形成一图案化光刻胶层；

上述图案化光刻胶层具有一凹陷与一突起，而部分的金属材料层暴露于图案化光刻胶层外，凹陷则对应于栅极上方，而突起位于凹陷旁；

然后，以图案化光刻胶层为掩膜，移除未被图案化光刻胶层覆盖的金属材料层与沟道层材料层，以形成一沟道层；

对图案化光刻胶层进行一第一移除工艺，移除位于凹陷处的图案化光刻胶层，以形成一开口并暴露出部分的金属材料层；

移除由开口而暴露的金属材料层，以形成一源极与一漏极并暴露出部分的沟道层；

对图案化光刻胶层进行一第二移除工艺，以移除突起以外的图案化光刻胶层，以使得突起能位于漏极上；

接着，于基板上形成一保护层，以覆盖突起的顶部、部分栅绝缘层、源极、漏极与部分的沟道层；

对突起进行一第三移除工艺，移除突起并同时移除其上方的保护层，以于保护层中形成一接触开口，并暴露出部分的漏极；

之后，于基板上形成一像素电极，并填入接触开口，以与漏极电性连接。

在本发明的一实施例中，上述多重穿透式掩膜可以具有一第一透光区、一第二透光区、一第三透光区与一第四透光区，其中多重穿透式掩膜的第一透光区的透光率大于第二透光区的透光率，而第二透光区的透光率大于第三透光区的透光率，而第三透光区的透光率大于第四透光区的透光率。

在本发明的一实施例中，上述通过多重穿透式掩膜对光刻胶层进行图案化后，对应第一透光区的金属材料会暴露于图案化光刻胶层外，而图案化光刻胶层的凹陷会对应第二透光区，而第三透光区会对应图案化光刻胶层中凹陷与突起以外的部分，且图案化光刻胶层的突起会对应至第四透光区。

在本发明的一实施例中，上述光刻胶层可以包括正型光刻胶。

在本发明的一实施例中，上述多重穿透式掩膜可以具有一第一透光区、一第二透光区、一第三透光区与一第四透光区，其中多重穿透式掩膜的第四透光区的透光率大于第三透光区的透光率，而第三透光区的透光率大于第二透光区的透光率，第二透光区的透光率大于第一透光区的透光率。

在本发明的一实施例中，上述第四透光区具有最大透光率的多重穿透式掩膜，与其搭配的光刻胶层材料可以包括负型光刻胶。

在本发明的一实施例中，上述主动组件阵列基板的制造方法，还包括：于沟道层上形成一欧姆接触层。

在本发明的一实施例中，上述突起可以位于漏极上远离栅极的一端。

在本发明的一实施例中，上述第一移除工艺可以包括灰化工艺。

在本发明的一实施例中，上述第二移除工艺可以包括灰化工艺。

在本发明的一实施例中，上述第三移除工艺可以包括剥离工艺。

本发明的主动组件阵列基板的制造方法因采用多重穿透式掩膜来对光刻胶层进行图案化，这会使图案化光刻胶层可以具有三种不同的厚度。以此图案化光刻胶层来作为图案化各个膜层的掩膜，可以使本发明的主动组件阵列基板的制造方法只需三道掩膜工艺即可完成。因此，不论是制造成本或是工艺时间可以有效地降低，进而可以大幅提升生产能力。

附图说明

图1A至图1L是本发明的第一实施例的主动组件阵列基板的制造流程剖面示意图；

图2A至图2H是本发明的第二实施例的主动组件阵列基板的制造流程剖面示意图；

图3A至图3H是本发明的第三实施例的主动组件阵列基板的制造流程剖面示意图。

【主要组件符号说明】

200、300：主动组件阵列基板

210：基板 212：栅极

214：栅绝缘层 216：沟道层材料层

216a：沟道层 217：掺杂半导体层

217a：欧姆接触层 218：金属材料层

218a：源极 218b：漏极

220：光刻胶层 222：图案化光刻胶层

222a：凹陷 222b、222c、222d：突起

230：保护层 240：像素电极

A：开口 C1、C2：接触开口

T1、U1：第一透光区 T2、U2：第二透光区

T3、U3：第三透光区 T4、U4：第四透光区

M1、M2、M3：多重穿透式掩膜

具体实施方式

第一实施例

图1A至图1L是本发明的第一实施例的主动组件阵列基板的制造流程剖面示意图。请先参考图1A，首先，提供一基板210，然后于基板210上形成一栅极212。详细地说，栅极212可以通过例如是物理气相沉积法(PVD)沉积金属材料于基板210上，再通过一道掩膜工艺对此金属材料进行图案化，即可完成栅极212的制作。上述金属材料可以选用铝、金、铜、钼、铬、钛、铝合金或钼合金等低阻值材料。一般而言，扫描线(Scan line)(未绘示)可以与栅极212通过同一道掩膜工艺而一并形成。

接着请参考图1B，于基板210上形成一栅极绝缘层214，以覆盖栅极212与扫描线(未绘示)。详细地说，栅绝缘层214的材料可以选用氮化硅(SiN)或是以四乙氧基硅烷(TEOS)为反应气体源而形成的氧化硅(SiO)。

然后，于栅绝缘层214上形成一沟道层材料层216，而此沟道层材料层216可以通过例如是化学气相沉积法(CVD)沉积非晶硅(amorphous silicon)于栅绝缘层214上。一般来说，为了使沟道层材料层216与金属材料之间的接触阻抗下降，在实际应用上还可以选择于沟道层材料层216上形成一掺杂半导体层217，其材料例如是N型掺杂非晶硅。之后，再于沟道层材料216上形成一金属材料层218。

然后请参考图1C，于金属材料层218上形成一光刻胶层220，在本实施例中光刻胶层220为正型光刻胶。当然，光刻胶层220也可以为负型光刻胶，而此种情形将会在第三实施例中作详细地说明。接着请参考图1D，提供一多重穿透式掩膜M1(multi tone mask)，其中多重穿透式掩膜M1具有至少四种透光率的区域。举例而言，本发明的多重穿透式掩膜M1可以具有一第一透光区T1、一第二透光区T2、一第三透光区T3与一第四透光区T4。其中，多重穿透式掩膜M1的第一透光区T1的透光率(transmittance)大于第二透光区T2的透光率，而第二透光区T2的透光率大于第三透光区T3的透光率，而第三透光区T3的透光率大于第四透光区T4的透光率。在本实施例中第四透光区T4可以是不透光区。

然后，通过多重穿透式掩膜M1对光刻胶层220进行图案化，以形成一图案化光刻胶层222。值得留意的是，由于多重穿透式光刻胶M1具有四种不同的透光率，因此光刻胶层220在图案化后所形成的图案化光刻胶层222也会具有三种不同的残留厚度。由于第一透光区T1的透光率最强，且光阻层220为正型光刻胶，因此对应第一透光区T1的光刻胶层220在经过图案化后会被移除，而使对应第一透光区T1的金属材料层218会暴露于图案化光刻胶层222外。另一方面，由于在本实施例中第四透光区T4为不透光区，因此对应第四透光区T4的光刻胶层220不会被移除。

具体而言，图案化光刻胶层222具有一凹陷222a与一突起222b。其中，凹陷222a对应于栅极212上方，而突起222b位于凹陷222a旁。由图1D可以清楚得知，第二透光区T2会对应至图案化光刻胶层222的凹陷222a，而第三透光区T3会对应至图案化光刻胶层222中凹陷222a与突起222b以外的部分，且图案化光刻胶层222的突起222b会对应至第四透光区T4。

然后请参考图1E，以图案化光刻胶层222为掩膜，使用刻蚀工艺移除未被图案化光刻胶层222覆盖的金属材料层218，以及移除未被图案化光刻胶层222覆盖的掺杂半导体层217，以及移除未被图案化光刻胶层222覆盖的沟道层材料层216，以形成一沟道层216a。接着请参考图1F，对图案化光刻胶层222进行一第一移除工艺，其例如是采用灰化(Ashing)工艺，以移除位于凹陷222a处的图案化光刻胶层222，进而形成一开口A，而开口A会暴露出部分的金属材料层218。详细地说，一般移除光刻胶材料的方法分为干式去胶与湿式去胶。本发明的第一移除工艺所选用的灰化(Ashing)工艺，即为干式去胶，其主要是以氧或碳-氟(C-F based)气体为反应气体源并施以一偏压，以形成电浆(Plasma)来对图案化光刻胶层222进行非等向性地移除。

之后请参考图1G，采用刻蚀工艺，以移除由开口A而暴露的金属材料层218以及部分的掺杂半导体层217，进而形成一源极218a、一漏极218b与一欧姆接触层217a(Ohm contact layer)。一般来说，数据线(Data line)(未绘示)可以与源极218a以及漏极218b一并制成。此外，开口A可以暴露出部分的沟道层216a。

接着请参考图1H，对图案化光刻胶层222进行一第二移除工艺，以移除突起222b以外的图案化光刻胶层222，进而使突起222b可以形成于漏极218b上。上述第二移除工艺可以选用灰化工艺。这里要特别说明的是，提高灰化工艺的偏压可以使突起222b的侧壁趋于垂直。然后请参考图1J，于基板210上形成一保护层230，以覆盖突起222b的顶部、部分的栅绝缘层214、源极218a、漏极218b与部分的沟道层216a。这里要特别说明的是，由于突起222b的侧壁趋于垂直，且具有相当的高度。因此，保护层230不易形成于突起222b的侧壁上。

请参考图1K，对突起222b进行一第三移除工艺，以移除突起222b并同时移除突起222b上方的保护层230，以于保护层230中形成一接触开口C1，并暴露出部分的漏极218b。上述第三移除工艺可以选用剥离(lift off)工艺。值得留意的是，由于保护层230不易形成于突起222b的侧壁上，因此突起222b的侧壁可以暴露于外，只要选用适当的光刻胶去除剂，即可有效地将突起222b移除。换言之，接触开口C1内不易残留光刻胶，这会使得后续欲形成的像素电极能有效地填入接触开口C1内，以避免像素电极与漏极218b有接触不良的情况发生。

这里要说明的是，由于本发明的主动组件阵列基板的制造方法通过多重穿透式掩膜M1来进行，因此图1B至图1K所示的步骤中，仅通过一道掩膜工艺即可以将沟道层216a、源极218a、漏极218b与保护层230制作完成。相对于现有技术需要三道掩膜工艺才能完成沟道层216a、源极218a、漏极218b与保护层230，本发明的主动组件阵列基板的制造方法可以有效地降低制造成本，并且缩短工艺时间，进而可以大幅提升生产能力。

接着请参考图1L，于基板210上形成一像素电极240，以覆盖住保护层230。此外，像素电极240会填入接触开口C1而与漏极218b电性连接。详细地说，像素电极240可以通过沉积例如是铟锡氧化物(ITO)、铟锌氧化物(IZO)或铝锌氧化物(AZO)于保护层230上，并填入接触开口C1。之后，再对上述沉积的材料进行一道掩膜工艺，即可完成像素电极240的制作。至此，本发明的主动组件阵列基板200的制造流程仅通过三道掩膜工艺，并配合适当的移除工艺，即可制作完成。

第二实施例

本实施例所采用的多重穿透式掩膜，其透光区的排列方式会与多重穿透式掩膜M1(如图1D所示)上的排列方式不同。首先请参考图1A至图1C，本实施例的初始制作步骤皆与图1A至图1C所示的步骤类似，于此不多加赘述。

接着请参考图2A，提供一多重穿透式掩膜M2，其中多重穿透式掩膜M2中透光率最低的第四透光区T4会位于第三透光区T3的最外侧，且第四透光区T4会与透光率最高的第一透光区T1相邻。这会使得光刻胶层220经由图案化后，突起222c会形成于图案化光刻胶层222的最外侧。

然后请参考图2B，以图案化光刻胶层222为掩膜，使用刻蚀工艺移除未被图案化光刻胶层222覆盖的金属材料层218，以及移除未被图案化光刻胶层222覆盖的掺杂半导体层217，以及移除未被图案化光刻胶层222覆盖的沟道层材料层216，进而形成一沟道层216a。这里要特别说明的是，在移除的过程中，可以使沟道层216a、掺杂半导体层217与金属材料层218这三层结构有过度刻蚀(Over etching)的现象。由图2B可以清楚得知，图案化光刻胶层222的侧缘会有悬空(Overhead)的现象。

接着请参考图2C，对图案化光刻胶层222进行一第一移除工艺，其例如是采用灰化工艺，以移除位于凹陷222a处的图案化光刻胶层222，进而形成一开口A。此外，开口A会暴露出部分的金属材料层218。之后请参考图2D，进行一刻蚀工艺，以移除由开口A而暴露的金属材料层218以及部分的掺杂半导体层217，进而形成一源极218a、一漏极218b与一欧姆接触层217a。一般来说，数据线(未绘示)可以与源极218a以及漏极218b一并制成。此外，开口A可以暴露出部分的沟道层216a。

然后请参考图2E，对图案化光刻胶层222进行一第二移除工艺，其例如是采用灰化工艺，以移除突起222c以外的图案化光刻胶层222，进而可使突起222c形成于漏极218b上远离栅极212的一端。这里要特别说明的是，提高灰化工艺中的偏压可以使突起222c的侧壁接近于垂直。

接着请参考图2F，于基板210上形成一保护层230，以覆盖突起222c的顶部、部分的栅绝缘层214、源极218a、漏极218b与部分的沟道层216a。这里要特别说明的是，由于突起222c的侧壁相当垂直，且由于突起222c会形成于漏极218b的最外侧。这会使得突起222c与位于栅绝缘层214上的保护层230会有较大的落差。因此，保护层230更不易附着于突起222c的侧壁上，这有利于后续剥离(lift off)工艺的进行。

之后请参考图2G，对突起222c进行一第三移除工艺，以移除突起222c并同时移除突起222c上方的保护层230，以于保护层230中形成一接触开口C2，并暴露出部分的漏极218b。上述第三移除工艺可以选用剥离工艺。由于保护层230不易附着于突起222c的侧壁上，因此突起222c的侧壁会暴露于外，只要选用适当的光刻胶去除剂，即可有效地将突起222c去除。这样一来，接触开口C2内便不易残留光刻胶。

然后请参考图2H，于基板210上形成一像素电极240，以覆盖住保护层230并填入接触开口C2，以与漏极218b电性连接。由于光刻胶不易残留于接触开口C2内，因此像素电极240能有效地填入接触开口C2内，以进一步避免像素电极240与漏极218b有接触不良的情况发生。详细地说，像素电极240可以通过沉积例如是铟锡氧化物(ITO)、铟锌氧化物(IZO)或铝锌氧化物(AZO)于保护层230上。之后，再对上述沉积的材料进行一道掩膜工艺，即可完成像素电极240的制作。

第三实施例

本实施例所采用的光刻胶层220材料为负型光刻胶，而与其搭配的多重穿透式掩膜中各个透光区的透光率也作了适当地调整。首先请参考图1A至图1C，本实施例的初始制作步骤皆与图1A至图1C所示的步骤类似，于此不多加赘述。

接着请参考图3A，提供一多重穿透式掩膜M3，其中多重穿透式掩膜M3具有一第一透光区U1、一第二透光区U2、一第三透光区U3与一第四透光区U4。其中，多重穿透式掩膜M3的第四透光区U4的透光率大于第三透光区U3的透光率，而第三透光区U3的透光率大于第二透光区U2的透光率，而第二透光区U2的透光率大于第一透光区U1的透光率。在本实施例中第一透光区U1可以是不透光区。

接着通过多重穿透式掩膜M3来对光刻胶层220进行图案化，这会使得对应于第一透光区U1的金属材料218会暴露于图案化光刻胶层222外，而图案化光刻胶层222的凹陷222a会对应于第二透光区U2，而第三透光区U3会对应于图案化光刻胶层222中凹陷222a与突起222d以外的部分，且图案化光刻胶层222的突起222d会对应于第四透光区U4。

由图3A可清楚得知，图案化光刻胶层222的突起222d会呈现倒角状，这是由于图案化光刻胶层222所采用的材料为负型光刻胶，且光刻胶层220在进行图案化工艺中受到光绕射现象的影响而造成的。然后请参考图3B，以图案化光刻胶层222为掩膜，使用刻蚀工艺移除未被图案化光刻胶层222覆盖的金属材料层218，以及移除未被图案化光刻胶层222覆盖的掺杂半导体层217，以及移除未被图案化光刻胶层222覆盖的沟道层材料层216，以形成一沟道层216a。

接着请参考图3C，对图案化光刻胶层222进行一第一移除工艺，其例如是灰化工艺，以移除位于凹陷222a处的图案化光刻胶层222，进而形成一开口A。此外，开口A会暴露出部分的金属材料层218。之后，请参考图3D，采用刻蚀工艺，以移除由开口A而暴露的金属材料层218以及部分的掺杂半导体层217，进而可形成一源极218a、一漏极218b与一欧姆接触层217a。一般来说，数据线(未绘示)可以与源极218a以及漏极218b一并制成。此外，开口A可以暴露出部分的沟道层216a。

然后请参考图3E，对图案化光刻胶层222进行一第二移除工艺，以移除突起222d以外的图案化光刻胶层222，进而可使突起222d形成于漏极218b上。上述第二移除工艺可以选用灰化工艺。这里要特别说明的是，在进行灰化工艺中采用较低的偏压可以维持突起222d的倒角状。当然，本实施例的主动组件阵列基板的制造方法也可以借着调整多重穿透式掩膜M3的各个透光区的位置，以使突起222d可以形成于漏极218b上远离栅极212的一端。

接着请参考图3F，于基板210上形成一保护层230，以覆盖突起222d的顶部、部分的栅绝缘层214、源极218a、漏极218b与部分的沟道层216a。这里要特别说明的是，由于突起222d为倒角状，这会使得保护层230极不易附着于突起222d的侧壁上，这有利于后续剥离的进行。

请参考图3G，对突起222d进行一第三移除工艺，其可以采用剥离工艺，以移除突起222d并同时移除突起222d上方的保护层230，以于保护层230中形成一接触开口C2，并可暴露出部分的漏极218b。由于，突起222d的外形为倒角状，这会导致保护层230不易形成于突起222d的侧壁上。因此，突起222d的侧壁会暴露于外，只要选用适当的光刻胶去除剂，即可有效地将突起222d去除，而使接触开口C2内不易残留光刻胶。

请参考图3H，于基板210上形成一像素电极240，以覆盖住保护层230。此外，像素电极240可以填入接触开口C2，以与漏极218b电性连接。由于，接触开口C2内不易残留光刻胶，这会可以使像素电极240能有效地填入接触开口C2内，以进一步避免像素电极240与漏极218b有接触不良的情况发生。详细地说，像素电极240可以通过沉积例如是铟锡氧化物(ITO)、铟锌氧化物(IZO)或铝锌氧化物(AZO)于保护层230上，之后，再对上述沉积的材料进行一道掩膜工艺，即可完成像素电极240的制作。

综上所述，本发明的主动组件阵列基板的制造方法因采用多重穿透式掩膜来对光刻胶层进行图案化，这会使图案化光刻胶层可以具有三种不同的厚度。以此图案化光刻胶层来作为图案化各个膜层的掩膜，且搭配适当的移除工艺便可以通过一道掩膜工艺而制作出沟道层、源极、漏极与保护层。因此，本发明的主动组件阵列基板的制造方法只需三道掩膜工艺即可完成。这不但可以有效缩减工艺时间，也能有效降低制造成本，进而达到提升生产能力的目的。

以上具体实施方式仅用于说明本发明，而非用于限定本发明。

Claims

1.一种主动组件阵列基板的制造方法，其特征在于，包括：

提供一基板与一多重穿透式掩膜，其中所述多重穿透式掩膜具有至少四种透光率的区域；

于所述基板上形成一栅极；

于所述基板上形成一栅绝缘层，以覆盖所述栅极；

于所述栅绝缘层上形成一沟道层材料层；

于所述沟道层材料层上形成一金属材料层；

于所述金属材料层上形成一光刻胶层，并通过所述多重穿透式掩膜对光刻胶层进行图案化，以形成一图案化光刻胶层，其中该图案化光刻胶层具有一凹陷与一突起，而部分的所述金属材料层暴露于所述图案化光刻胶层外，所述凹陷对应于栅极上方，而所述突起位于凹陷旁；

以所述图案化光刻胶层为掩膜，移除未被所述图案化光刻胶层覆盖的金属材料层与沟道层材料层，以形成一沟道层；

对所述图案化光刻胶层进行一第一移除工艺，移除位于所述凹陷处的图案化光刻胶层，以形成一开口并暴露出部分的所述金属材料层；

移除由所述开口而暴露的金属材料层，以形成一源极与一漏极并暴露出部分的所述沟道层；

对所述图案化光刻胶层进行一第二移除工艺，移除所述突起以外的图案化光刻胶层，以使所述突起位于漏极上；

于所述基板上形成一保护层，以覆盖所述突起的顶部、部分的所述栅绝缘层、源极、漏极与部分的所述沟道层；

对所述突起进行一第三移除工艺，移除所述突起同时移除所述突起顶部的保护层，以于该保护层中形成一接触开口，并暴露出部分的所述漏极；以及于所述基板上形成一像素电极，填入所述接触开口，并与所述漏极电性连接。

2.根据权利要求1所述的主动组件阵列基板的制造方法，其特征在于，所述多重穿透式掩膜具有一第一透光区、一第二透光区、一第三透光区与一第四透光区，其中所述多重穿透式掩膜的第一透光区的透光率大于所述第二透光区的透光率，而所述第二透光区的透光率大于所述第三透光区的透光率，所述第三透光区的透光率大于所述第四透光区的透光率。

3.根据权利要求2所述的主动组件阵列基板的制造方法，其特征在于，通过所述多重穿透式掩膜对光刻胶层进行图案化后，对应所述第一透光区的金属材料层暴露于所述图案化光刻胶层外，而所述图案化光刻胶层的凹陷对应所述第二透光区，所述第三透光区对应所述图案化光刻胶层中凹陷与突起以外的部分，且所述图案化光刻胶层的突起对应所述第四透光区。

4.根据权利要求2所述的主动组件阵列基板的制造方法，其特征在于，所述光刻胶层为正型光刻胶。

5.根据权利要求1所述的主动组件阵列基板的制造方法，其特征在于，所述多重穿透式掩膜具有一第一透光区、一第二透光区、一第三透光区与一第四透光区，其中所述多重穿透式掩膜的第四透光区的透光率大于所述第三透光区的透光率，而所述第三透光区的的透光率大于所述第二透光区的透光率，所述第二透光区的透光率大于所述第一透光区的透光率。

6.根据权利要求5所述的主动组件阵列基板的制造方法，其特征在于，通过所述多重穿透式掩膜对所述光刻胶层进行图案化后，对应所述第一透光区的金属材料暴露于所述图案化光刻胶层外，而所述图案化光刻胶层的凹陷对应所述第二透光区，所述第三透光区对应所述图案化光刻胶层中凹陷与突起以外的部分，且所述图案化光刻胶层的突起对应所述第四透光区。

7.根据权利要求5所述的主动组件阵列基板的制造方法，其特征在于，所述光刻胶层为负型光刻胶。

8.根据权利要求1所述的主动组件阵列基板的制造方法，其特征在于，还包括：于所述沟道层上形成一欧姆接触层。

9.根据权利要求1所述的主动组件阵列基板的制造方法，其特征在于，所述突起位于漏极上远离所述栅极的一端。

10.根据权利要求1所述的主动组件阵列基板的制造方法，其特征在于，所述第一移除工艺与所述第二移除工艺两者至少其中之一包括灰化工艺。

11.根据权利要求1所述的主动组件阵列基板的制造方法，其特征在于，所述第三移除工艺包括剥离工艺。