CN101976650A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101976650A CN101976650A CN 201010509417 CN201010509417A CN101976650A CN 101976650 A CN101976650 A CN 101976650A CN 201010509417 CN201010509417 CN 201010509417 CN 201010509417 A CN201010509417 A CN 201010509417A CN 101976650 A CN101976650 A CN 101976650A
- Authority
- CN
- China
- Prior art keywords
- oxide
- layer
- ultraviolet light
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种薄膜晶体管的制造方法,包括:于基板上形成栅极;于基板上形成栅绝缘层以覆盖栅极;于栅绝缘层上形成彼此电性绝缘的源极与漏极;于栅极上方的栅绝缘层上形成氧化物半导体层以覆盖栅绝缘层、源极与漏极;于氧化物半导体层上形成材料层;薄化材料层;令材料层氧化以于氧化物半导体层上形成一紫外光遮蔽材料层;以及图案化紫外光遮蔽材料层以及氧化物半导体层以形成氧化物通道层与紫外光遮蔽图案,其中氧化物信道层覆盖源极的部分区域与漏极的部分区域,而紫外光遮蔽图案位于氧化物信道层上。
Description
技术领域
本发明是有关于一种晶体管及其制造方法,且特别是有关于一种薄膜晶体管及其制造方法。
背景技术
近来环保意识抬头,具有低消耗功率、空间利用效率佳、无辐射、高画质等优越特性的平面显示面板(flat display panels)已成为市场主流。常见的平面显示器包括液晶显示器(liquid crystal displays)、等离子显示器(plasmadisplays)、有机电激发光显示器(electroluminescent displays)等。以目前最为普及的液晶显示器为例,其主要是由薄膜晶体管数组基板、彩色滤光基板以及夹于二者之间的液晶层所构成。在已知的薄膜晶体管数组基板上,多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换组件。近年来,已有研究指出氧化物半导体(oxide semiconductor)薄膜晶体管相较于非晶硅薄膜晶体管,具有较高的载子移动率(mobility),而氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管,则具有较佳的临界电压(threshold voltage,Vth)均匀性。因此,氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键组件。
在已知的氧化物半导体薄膜晶体管中,其氧化物信道层的临界电压(Vth)会受到紫外光照射(例如制程过程或是外在环境)而产生偏移,进而影响到氧化物半导体薄膜晶体管的电性,因此已有已知技术提出采用具有紫外光遮蔽效果的氧化钛(TiOx)作为栅绝缘层或保护层的材质,以避免氧化物信道层的临界电压偏移的问题。栅绝缘层或保护层是全面性地覆盖于薄膜晶体管数组基板上。
图1A至图1F为已知氧化物半导体薄膜晶体管的制造流程剖面示意图。请依序参考图1A至图1F,首先于基板100上形成栅极102,如图1A所示。接着,于基板100上形成栅绝缘层104以覆盖栅极102,如图1B所示,。然后,于栅绝缘层104上形成通道层106,如图1C所示。接着,于基板100上依序形成材料层108与金属层110,并覆盖通道层106,如图1D所示。然后,图案化金属层110以形成源极S以及漏极D,并暴露出部份材料层108,如图1E所示。接着,对暴露出的部份材料层108进行氧化(oxidation)以形成一紫外光遮蔽图案108a,如图1F所示。此紫外光遮蔽图案108a位于信道层106上,当有紫外光入射时可对通道层106形成保护作用,使通道层106不易受到紫外光的影响,进而使得氧化物半导体薄膜晶体管的电性维持稳定。
然而,在已知的氧化物半导体薄膜晶体管制程中,往往因为材料层108的厚度过厚而导致被源极S与漏极D所暴露出的部份材料层108未能被完全地氧化(如图1F所示),进而造成氧化物半导体薄膜晶体管发生漏电流或其它不良。若为避免上述问题而降低材料层108的成膜厚度,则其膜厚均匀性(uniformity)将会变差,而导致氧化物半导体薄膜晶体管的良率不佳。承上所述,如何兼顾氧化物半导体薄膜晶体管的电性以及其良率,实为研发者所欲解决的问题之一。
发明内容
本发明提供一种薄膜晶体管,其具有稳定的电性。
本发明提供一种薄膜晶体管的制造方法,其有助于薄膜晶体管的量产。
本发明提供一种薄膜晶体管的制造方法,其包括:于基板上形成栅极。接着,于基板上形成栅绝缘层以覆盖栅极。然后,于栅绝缘层上形成彼此电性绝缘的源极与漏极。之后,于栅极上方的栅绝缘层上形成氧化物半导体层以覆盖栅绝缘层、源极与漏极。接着,于氧化物半导体层上形成材料层。然后,薄化材料层。之后,令材料层氧化以于氧化物半导体层上形成紫外光遮蔽材料层。最后,图案化紫外光遮蔽材料层以及氧化物半导体层以形成氧化物通道层与紫外光遮蔽图案,其中氧化物信道层覆盖源极的部分区域与漏极的部分区域,而紫外光遮蔽图案位于氧化物信道层上。
本发明提供一种薄膜晶体管,其包括栅极、栅绝缘层、源极、漏极、氧化物通道层以及紫外光遮蔽图案。其中,栅绝缘层覆盖栅极。源极与漏极配置于栅绝缘层上且彼此电性绝缘。氧化物信道层配置于栅绝缘层、源极以及漏极上。紫外光遮蔽图案位于氧化物信道层上,且紫外光遮蔽图案仅覆盖氧化物信道层,未覆盖氧化物通道层的侧壁。
在本发明的一实施例中,前述的氧化物半导体层的材质包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO),氧化镉·氧化锗(2CdO·GeO2)或氧化镍钴(NiCo2O4)。
在本发明的一实施例中,前述的材料层的材质包括钛、硅、铝或锌。
在本发明的一实施例中,前述的紫外光遮蔽材料层的材质包括氧化钛(TiOx)、富硅氧化硅(Si-rich SiOx)、氧化硅(SiOx)、氧化铝(AlOx)或氧化锌(ZnOx)。
在本发明的一实施例中,前述氧化钛(TiOx)包括一氧化钛(TiO)、二氧化钛(TiO2)、五氧化三钛(Ti3O5)、一氧化二钛(Ti2O)。
在本发明的一实施例中,前述材料层的厚度介于25埃至500埃之间,薄化后的材料层的厚度约为介于10埃至150埃之间,而紫外光遮蔽材料层的厚度介于20埃至300埃之间。
在本发明的一实施例中,前述材料层的厚度介于50埃至150埃之间,薄化后的材料层的厚度约为介于25埃至100埃之间,而紫外光遮蔽材料层的厚度介于50埃至200埃之间。
在本发明的一实施例中,前述图案化紫外光遮蔽材料层以及氧化物半导体层的方法包括:以干蚀刻制程移除部分紫外光遮蔽材料层以形成紫外光遮蔽图案,之后,以湿蚀刻制程移除未被紫外光遮蔽图案覆盖的氧化物半导体层以形成氧化物通道层。
在本发明的一实施例中,前述形成紫外光遮蔽图案的方法包括利用六氟化硫(SF6)对紫外光遮蔽材料层进行等向性蚀刻。
在本发明的一实施例中,前述紫外光遮蔽材料层的厚度介于20埃至300埃之间。
本发明的薄膜晶体管具有稳定的电气特性,且本发明的制造方法与现有制程兼容,有利于薄膜晶体管的量产。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1F为已知的氧化物半导体薄膜晶体管制造流程剖面示意图。
图2A至图2H为本发明的一实施例的薄膜晶体管制造流程剖面示意图,其中图2H是本发明的一实施例的薄膜晶体管剖面示意图。
主要组件符号说明
100、200:基板
102、202:栅极
104、204:栅绝缘层
106:通道层
108、208:材料层
108a、208a:紫外光遮蔽材料层
110:金属层
206:氧化物半导体层
206a:氧化物通道层
206b:侧壁
208b:紫外光遮蔽图案
S、S’:源极
D、D’:漏极
G、d、d’:厚度
具体实施方式
图2A至图2H为本实施例的薄膜晶体管制造流程剖面示意图。首先,请参照图2A,于基板200上形一栅极202。在本实施例中,基板200的材质例如为玻璃、石英、有机聚合物、不透光/反射材料(如导电材料、晶圆、陶瓷等)或是其它合适的材料。在本实施例中,栅极202的材料一般是使用金属材料。然,本发明不限于此,在其它实施例中,栅极202的材料也可以使用其它导电材料,如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它导材料的堆栈层。
接着请参照图2B,于基板200上全面性地形成栅绝缘层204以覆盖栅极202。在本实施例中,栅绝缘层204的材质例如为无机介电材料(如氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆栈层)、有机介电材料或上述有机与无机介电材料的组合。
接着请参照图2C,于栅绝缘层204上形成源极S’与漏极D’。源极S’与漏极D’彼此电性绝缘,并且覆盖于部分的栅绝缘层204上。本实施例的源极S’与漏极D’分别位于部分的栅极202之上。在本实施例中,源极S’与漏极D’的材料一般是使用金属材料。然,本发明不限于此,在其它实施例中,源极S’与漏极D’的材料也可以使用其它导电材料,如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它导电材料的堆栈层。
接着请参照图2D,于栅极202上方的栅绝缘层204上形成氧化物半导体层206以覆盖部分的栅绝缘层204、源极S’与漏极D’。在本实施例中,氧化物半导体层206的材料例如为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉、氧化锗(2CdO·GeO2)、氧化镍钴(NiCo2O4)或其它适当材料,但本发明不以此为限。
接着请参照图2E,于氧化物半导体层206上全面性地形成材料层208。本实施例的材料层208的厚度G例如是介于25埃至500埃之间,而材料层208的厚度G较佳是介于50埃至150埃之间。值得一提的是,由于材料层208的厚度G不低于25埃,因此材料层208不易出现膜厚均匀性不佳的情况。在本实施例中,材料层208的材质例如为钛、硅、铝、锌或其它适当金属材料,但本发明不以此为限。值得注意的是,材料层208的材质必须是氧化后具备紫外光遮蔽功能的材质。
接着请参照图2F,对材料层208进行薄化制程,此薄化制程可以是蚀刻制程、化学机械研磨制程(Chemical Mechanical Polishing,CMP)或其它能够减少材料层208的厚度的制程。在本实施例中,薄化后的材料层208厚度d例如是介于10埃至150埃之间,而薄化后的材料层208的厚度d较佳是介于25埃至100埃之间。在本实施例中,薄化材料层208的方法例如为利用六氟化硫(SF6)对材料层208进行等向性蚀刻以使其厚度G减少。然,本发明不限于此,在其它可行实施例中,亦可利用其它适当方法薄化材料层208。
接着请参照图2G,使材料层208氧化以于氧化物半导体层206上形成紫外光遮蔽材料层208a。在本实施例中,紫外光遮蔽材料层208a的厚度d’例如是介于20埃至300埃之间,而紫外光遮蔽材料层208a的厚度d’较佳是介于50埃至200埃之间。值得一提的是,因为在材料层208被氧化之前,材料层208的厚度已经被减少为d,所以薄化后的材料层208十分容易被氧化,而形成一氧化完全且组成稳定的紫外光遮蔽材料层208a。在本实施例中,紫外光遮蔽材料层208a的材质例如为氧化钛(TiOx)、富硅氧化硅(Si-rich SiOx)、氧化硅(SiOx)、氧化铝(AlOx)、氧化锌(ZnOx)或其它适当材料。其中,氧化钛(TiOx)包括一氧化钛(TiO)、二氧化钛(TiO2)、五氧化三钛(Ti3O5)、一氧化二钛(Ti2O),但本发明不以此为限。
接着请参照图2H,图案化紫外光遮蔽材料层208a及氧化物半导体层206以分别形成氧化物通道层206a与紫外光遮蔽图案208b。其中,氧化物通道层206a覆盖源极S’的部分区域与漏极D’的部分区域,而紫外光遮蔽图案208b位于氧化物信道层206a上。在本实施例中,图案化紫外光遮蔽材料层208a的方法例如是先利用干蚀刻制程移除部分紫外光遮蔽材料层208a以形成紫外光遮蔽图案208b,或者是利用六氟化硫(SF6)对紫外光遮蔽材料层208a进行等向性蚀刻以形成紫外光遮蔽图案208b。在本实施例中,图案化氧化物半导体层206的方法例如为利用湿蚀刻制程移除未被紫外光遮蔽图案208b覆盖的氧化物半导体层206以形成氧化物通道层206a。然,本发明的氧化物通道层206a与紫外光遮蔽图案208b的形成方法不限于上述,在其它可行的实施例中,亦可利用其它适当方法图案化紫外光遮蔽材料层208a以及氧化物半导体层206。
从图2H可知,由于紫外光遮蔽图案208b不与源极S’与漏极D’直接接触,因此紫外光遮蔽图案208b不容易导致已知的漏电流现象。
在完成紫外光遮蔽图案208b以及氧化物信道层206a的制作之后,便完成了本实施例的薄膜晶体管的制作。
由图2H可清楚得知,本实施例的薄膜晶体管包括栅极202、栅绝缘层204、源极S’、漏极D’、氧化物通道层206a及紫外光遮蔽图案208b,其中栅绝缘层204覆盖栅极202,源极S’与漏极D’配置于栅绝缘层204上且彼此电性绝缘,氧化物信道层206a配置于部份栅绝缘层204、部份源极S’以及部份漏极D’上。此外,紫外光遮蔽图案208b配置于氧化物信道层206a上。
需特别注意的是,紫外光遮蔽图案208b仅覆盖氧化物通道层206a,而未覆盖氧化物通道层的侧壁206b。在本实施例中,紫外光遮蔽图案208b可有效地吸收外界的紫外光,以保护位于其下的氧化物通道层206a,因此本实施例的薄膜晶体管不易受到外界的紫外光的影响而具有稳定的电性。
综上所述,本发明先形成一厚度较厚的材料层,使此材料层不易发生膜厚均匀性不佳的问题,之后,再将此材料层薄化,以使薄化后的材料层可于后续的制程中被氧化而形成一氧化完全且组成稳定的紫外光遮蔽材料层。前述的紫外光遮蔽材料层可降低紫外光对于氧化物通道层的影响。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当由权利要求书限定。
Claims (13)
1.一种薄膜晶体管的制造方法,包括:
于一基板上形成一栅极;
于该基板上形成一栅绝缘层以覆盖该栅极;
于该栅绝缘层上形成彼此电性绝缘的一源极与一漏极;
于该栅极上方的该栅绝缘层上形成一氧化物半导体层以覆盖该栅绝缘层、该源极与该漏极;
于该氧化物半导体层上形成一材料层;
薄化该材料层;
令该材料层氧化以于该氧化物半导体层上形成一紫外光遮蔽材料层;以及
图案化该紫外光遮蔽材料层以及该氧化物半导体层以形成一氧化物通道层与一紫外光遮蔽图案,其中该氧化物信道层覆盖该源极的部分区域与该漏极的部分区域,而该紫外光遮蔽图案位于该氧化物信道层上。
2.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该氧化物半导体层的材质包括氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锡,氧化镉·氧化锗或氧化镍钴。
3.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该材料层的材质包括钛、硅、铝或锌。
4.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该紫外光遮蔽材料层的材质包括氧化钛、富硅氧化硅、氧化硅、氧化铝或氧化锌。
5.如权利要求4所述的薄膜晶体管的制造方法,其特征在于,该氧化钛包括一氧化钛、二氧化钛、五氧化三钛、一氧化二钛。
6.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该材料层的厚度介于25埃至500埃之间,薄化后的该材料层的厚度约为介于10埃至150埃之间,而该紫外光遮蔽材料层的厚度介于20埃至300埃之间。
7.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,该材料层的厚度介于50埃至150埃之间,薄化后的该材料层的厚度约为介于25埃至100埃之间,而该紫外光遮蔽材料层的厚度介于50埃至200埃之间。
8.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,图案化该紫外光遮蔽材料层以及该氧化物半导体层的方法包括:
以干蚀刻制程移除部分该紫外光遮蔽材料层以形成该紫外光遮蔽图案;以及
以湿蚀刻制程移除未被该紫外光遮蔽图案覆盖的该氧化物半导体层以形成该氧化物通道层。
9.如权利要求8所述的薄膜晶体管的制造方法,其特征在于,形成该紫外光遮蔽图案的方法包括利用六氟化硫对该紫外光遮蔽材料层进行等向性蚀刻。
10.一种薄膜晶体管,包括:
一栅极;
一栅绝缘层,覆盖该栅极;
一源极与一漏极,配置于该栅绝缘层上且彼此电性绝缘;
一氧化物信道层,配置于该栅绝缘层、该源极以及该漏极上;以及
一紫外光遮蔽图案,位于该氧化物信道层上,且该紫外光遮蔽图案仅覆盖该氧化物信道层,未覆盖该氧化物通道层的侧壁。
11.如权利要求10所述的薄膜晶体管,其特征在于,该氧化物通道层的材质包括氧化铟镓锌、氧化铟锌、氧化铟镓、氧化锡,氧化镉·氧化锗或氧化镍钴。
12.如权利要求10所述的薄膜晶体管,其特征在于,该紫外光遮蔽图案的材质包括氧化钛、富硅氧化硅、氧化硅、氧化铝或氧化锌。
13.如权利要求10所述的薄膜晶体管,其特征在于,该紫外光遮蔽材料层的厚度介于20埃至300埃之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105094172A CN101976650B (zh) | 2010-10-09 | 2010-10-09 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105094172A CN101976650B (zh) | 2010-10-09 | 2010-10-09 | 薄膜晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101976650A true CN101976650A (zh) | 2011-02-16 |
CN101976650B CN101976650B (zh) | 2012-06-27 |
Family
ID=43576520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105094172A Active CN101976650B (zh) | 2010-10-09 | 2010-10-09 | 薄膜晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101976650B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263135A (zh) * | 2011-06-13 | 2011-11-30 | 友达光电股份有限公司 | 主动元件及具有此主动元件的电泳显示器 |
CN102403365A (zh) * | 2011-04-22 | 2012-04-04 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
CN102468340A (zh) * | 2010-11-17 | 2012-05-23 | 奇美电子股份有限公司 | 薄膜晶体管与其形成方法 |
CN104600081A (zh) * | 2014-12-31 | 2015-05-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
CN105655409A (zh) * | 2016-03-25 | 2016-06-08 | 北京大学 | 一种具有金属覆盖层的薄膜晶体管及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1355561A (zh) * | 2000-11-24 | 2002-06-26 | 达碁科技股份有限公司 | 薄膜晶体管平面显示器的制作方法 |
US20060079037A1 (en) * | 2004-10-07 | 2006-04-13 | Hewlett-Packard Development Company, L.P. | Thin-film transistor and methods |
CN1770409A (zh) * | 2004-11-03 | 2006-05-10 | 中华映管股份有限公司 | 蚀刻方法与应用此蚀刻方法之薄膜晶体管的制造方法 |
-
2010
- 2010-10-09 CN CN2010105094172A patent/CN101976650B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1355561A (zh) * | 2000-11-24 | 2002-06-26 | 达碁科技股份有限公司 | 薄膜晶体管平面显示器的制作方法 |
US20060079037A1 (en) * | 2004-10-07 | 2006-04-13 | Hewlett-Packard Development Company, L.P. | Thin-film transistor and methods |
CN101036232A (zh) * | 2004-10-07 | 2007-09-12 | 惠普开发有限公司 | 具有半导体特性多阳离子氧化物通道的薄膜晶体管及制造方法 |
CN1770409A (zh) * | 2004-11-03 | 2006-05-10 | 中华映管股份有限公司 | 蚀刻方法与应用此蚀刻方法之薄膜晶体管的制造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8890145B2 (en) | 2010-11-17 | 2014-11-18 | Innolux Corporation | Thin film transistors and methods for manufacturing the same |
US9601519B2 (en) | 2010-11-17 | 2017-03-21 | Innolux Corporation | Thin film transistor and display panel including the same |
CN102468340A (zh) * | 2010-11-17 | 2012-05-23 | 奇美电子股份有限公司 | 薄膜晶体管与其形成方法 |
US9368631B2 (en) | 2010-11-17 | 2016-06-14 | Innolux Corporation | Thin film transistor and display panel including the same |
US9362408B2 (en) | 2010-11-17 | 2016-06-07 | Innolux Corporation | Thin film transistor and display panel including the same |
US9076872B2 (en) | 2010-11-17 | 2015-07-07 | Innolux Corporation | Methods for manufacturing thin film transistors |
CN102403365B (zh) * | 2011-04-22 | 2016-02-24 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
TWI455322B (zh) * | 2011-04-22 | 2014-10-01 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
US8643006B2 (en) | 2011-04-22 | 2014-02-04 | Au Optronics Corporation | Thin film transistor having a patterned passivation layer |
CN102403365A (zh) * | 2011-04-22 | 2012-04-04 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
CN102263135A (zh) * | 2011-06-13 | 2011-11-30 | 友达光电股份有限公司 | 主动元件及具有此主动元件的电泳显示器 |
CN102263135B (zh) * | 2011-06-13 | 2013-07-10 | 友达光电股份有限公司 | 主动元件及具有此主动元件的电泳显示器 |
CN104600081A (zh) * | 2014-12-31 | 2015-05-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
US20160359054A1 (en) * | 2014-12-31 | 2016-12-08 | Boe Technology Group Co., Ltd. | Array substrate and method of fabricating the same, display panel and display device |
CN105655409A (zh) * | 2016-03-25 | 2016-06-08 | 北京大学 | 一种具有金属覆盖层的薄膜晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101976650B (zh) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102169907B (zh) | 薄膜晶体管及其制造方法 | |
US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
JP2022089843A (ja) | 表示装置 | |
CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
US8659092B2 (en) | Complementary metal oxide semiconductor transistor and fabricating method thereof | |
CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
CN103299429A (zh) | 有源矩阵基板及其制造方法以及显示面板 | |
CN102064109B (zh) | 薄膜晶体管及其制造方法 | |
CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
CN101976650B (zh) | 薄膜晶体管及其制造方法 | |
US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
CN101964309B (zh) | 薄膜晶体管的制造方法 | |
CN103413834A (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
CN104637872A (zh) | 氧化物半导体薄膜晶体管阵列基板的制作方法 | |
CN104505372A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
CN101937875B (zh) | 互补金氧半晶体管及其制作方法 | |
CN204011436U (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
CN102569413A (zh) | 薄膜晶体管及其制造方法 | |
CN101409262B (zh) | 像素结构的制造方法 | |
CN102184865B (zh) | 薄膜晶体管及其制造方法 | |
CN102184864A (zh) | 薄膜晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |