CN101937875B

CN101937875B - 互补金氧半晶体管及其制作方法

Info

Publication number: CN101937875B
Application number: CN2010102568868A
Authority: CN
Inventors: 陈崇道; 邱大维; 林雨朴; 陈亦伟
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2010-08-17
Filing date: 2010-08-17
Publication date: 2012-07-04
Anticipated expiration: 2030-08-17
Also published as: CN101937875A

Abstract

本发明公开了一种互补金氧半晶体管及其制作方法，包括下列步骤。首先，于基板上形成第一栅极与第二栅极，接着，于基板上形成栅绝缘层，以覆盖第一栅极与第二栅极。之后，于栅绝缘层上形成第一源极、第一漏极、第二源极与第二漏极，第一源极与第一漏极位于第一栅极上方，而第二源极与第二漏极位于第二栅极上方。接着，于栅绝缘层上形成第一通道层以及掩模层，掩模层位于第一通道层上，而第一通道层位于第一栅极上方，并与第一源极及第一漏极接触。之后，于栅绝缘层上形成第二通道层，其中第二通道层位于第二栅极上方，并与第二源极及第二漏极接触。

Description

互补金氧半晶体管及其制作方法

技术领域

本发明涉及一种互补金氧半晶体管(CMOS transistor)及其制作方法，且尤其涉及一种互补金氧半薄膜晶体管(CMOS-TFT)及其制作方法。

背景技术

近来环保意识抬头，具有低消耗功率、空间利用效率佳、无辐射、高画质等优越特性的平面显示面板(flat display panels)已成为市场主流。常见的平面显示器包括液晶显示器(liquid crystal displays)、等离子显示器(plasma displays)、有机电激发光显示器(electroluminescent displays)等。以目前最为普及的液晶显示器为例，其主要是由薄膜晶体管阵列基板、彩色滤光基板以及夹于二者之间的液晶层所构成。在现有的薄膜晶体管阵列基板上，多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。近年来，已有研究指出非晶硅氧化物(amorphous oxide semiconductor)薄膜晶体管相较于非晶硅薄膜晶体管，具有较高的载子移动率(mobility)，而非晶硅氧化物薄膜晶体管相较于低温多晶硅薄膜晶体管，则具有较佳的临界电压(threat hold voltage，Vth)均匀性。因此，非晶硅氧化物薄膜晶体管有潜力成为下一代平面显示器的关键元件。

在薄膜晶体管阵列基板上，通常会需要同时制作出P型与N型薄膜晶体管(如输出缓冲器或位移缓存器等驱动线路设计)，以进一步降低功率消耗。同时制作出P型与N型薄膜晶体管可使系统电路制作于玻璃基板(System on glass，SOG)的概念被实现。由于非晶硅氧化物薄膜晶体管本身的特性(P型或N型)是以通道层的材料来决定，与低温多晶硅薄膜晶体管不同(低温多晶硅是使用离子布植(ion implant))。当P型非晶硅氧化物薄膜晶体管的P型通道层与N型非晶硅氧化物薄膜晶体管的N型通道层在制程中接触时，有可能会相互影响，导致P型通道层与N型通道层原有的半导体特性被改变。此外，蚀刻P型或N型任一型态的非晶硅氧化物薄膜晶体管时候，若蚀刻剂也接触到另一型态的非晶硅氧化物薄膜晶体管，就会将其破坏。因此，如何降低甚至避免P型通道层与N型通道层之间的相互影响，实为此领域研发人员亟欲解决的问题之一。

发明内容

本发明提供一种互补金氧半晶体管的制作方法，以有效避免工艺过程中N型半导体层与P型半导体层之间的相互影响，进而确保互补金氧半晶体管元件信赖性(reliability)。

本发明提供一种互补金氧半晶体管的制作方法，其包括下列步骤。首先，于一基板上形成一第一栅极与一第二栅极，接着，于基板上形成一栅绝缘层，以覆盖第一栅极与第二栅极。之后，于栅绝缘层上形成一第一源极、一第一漏极、一第二源极与一第二漏极，其中第一源极与第一漏极位于第一栅极上方，而第二源极与第二漏极位于第二栅极上方。接着，于栅绝缘层上形成一第一通道层以及一掩模层，其中掩模层位于第一通道层上，而第一通道层位于第一栅极上方，并与第一源极以及第一漏极接触。之后，于栅绝缘层上形成一第二通道层，其中第二通道层位于第二栅极上方，并与第二源极以及第二漏极接触。

在本发明的一实施例中，前述的第一栅极与第二栅极是通过单一微影蚀刻工艺制作。

在本发明的一实施例中，前述的第一源极、第一漏极、第二源极以及第二漏极是透过单一微影蚀刻工艺制作。

在本发明的一实施例中，前述的第一通道层以及掩模层的形成方法包括：于栅绝缘层、第一源极、第一漏极、第二源极以及第二漏极上依序形成一第一通道材料层以及一掩模材料层，接着，图案化掩模材料层与第一通道材料层，以形成掩模层以及第一通道层。

在本发明的一实施例中，前述的第二通道层的形成方法包括：于掩模层、第一通道层、栅绝缘层、第一源极、第一漏极、第二源极以及第二漏极上形成一第二通道材料层，接着，图案化第二通道材料层，以形成第二通道层。

在本发明的一实施例中，前述的互补金氧半晶体管的制作方法可进一步包括：在图案化第二通道材料层之后，将掩模层移除。

在本发明的一实施例中，前述的互补金氧半晶体管的制作方法可进一步包括：形成一保护层，其中保护层覆盖第一通道层、第二通道层、栅绝缘层、第一源极、第一漏极、第二源极以及第二漏极；图案化保护层，以于保护层中形成多个第一接触窗与多个第二接触窗，其中第一接触窗将第一源极与第一漏极暴露，而第二接触窗将第二源极与第二漏极暴露；以及于保护层上形成多个第一接触导体与多个第二接触导体，其中第一接触导体透过第一接触窗与第一源极及第一漏极电性连接，且第二接触导体透过第二接触窗与第二源极及第二漏极电性连接。

在本发明的一实施例中，前述的互补金氧半晶体管的制作方法可进一步包括：形成一保护层，其中保护层覆盖掩模层、第一通道层、第二通道层、栅绝缘层、第一源极、第一漏极、第二源极以及第二漏极。

在本发明的一实施例中，前述的互补金氧半晶体管的制作方法可进一步包括：图案化保护层，以于保护层中形成多个第一接触窗与多个第二接触窗，其中第一接触窗将第一源极与第一漏极暴露，而第二接触窗将第二源极与第二漏极暴露；以及于保护层上形成多个第一接触导体与多个第二接触导体，其中第一接触导体透过第一接触窗与第一源极及第一漏极电性连接，且第二接触导体透过第二接触窗与第二源极及第二漏极电性连接。

在本发明的一实施例中，前述的第一通道层的材质包括N型氧化物半导体，而第二通道层的材质包括P型氧化物半导体。

在本发明的一实施例中，前述的第一通道层的材质包括P型氧化物半导体，而第二通道层的材质包括N型氧化物半导体。

在本发明的一实施例中，前述的第一通道层的材质包括无机半导体，而第二通道层的材质包括有机半导体。

在本发明的一实施例中，前述的第一通道层的材质包括有机半导体，而第二通道层的材质包括无机半导体。

本发明提供另一种互补金氧半晶体管的制作方法，其包括下列步骤。首先，于一基板上形成一第一栅极与一第二栅极，接着，于基板上形成一栅绝缘层，以覆盖第一栅极与第二栅极。之后，于栅绝缘层上形成一第一通道层以及一掩模层，其中掩模层位于第一通道层上，且第一通道层与掩模层位于第一栅极上方。接着，于栅绝缘层上形成一第二通道层，其中第二通道层位于第二栅极上方，并移除掩模层。之后，形成一第一源极、一第一漏极、一第二源极与一第二漏极，其中第一源极、第一漏极与第一通道层接触，而第二源极、第二漏极与第二通道层接触。

在本发明的一实施例中，前述的第一栅极与第二栅极系透过单一微影蚀刻工艺制作。

在本发明的一实施例中，前述的第一通道层以及掩模层的形成方法包括：于栅绝缘层上依序形成一第一通道材料层以及一掩模材料层；以及图案化掩模材料层与第一通道材料层，以形成掩模层以及第一通道层。

在本发明的一实施例中，前述的第二通道层的形成方法包括：于掩模层、第一通道层以与门绝缘层上形成一第二通道材料层；以及图案化第二通道材料层，以形成第二通道层，其中在图案化第二通道材料层的同时，掩模层会一并被移除。

在本发明的一实施例中，前述的第一源极、第一漏极、第二源极以及第二漏极系透过单一微影蚀刻工艺制作。

在本发明的一实施例中，前述的互补金氧半晶体管的制作方法可进一步包括形成一保护层，其中保护层覆盖第一通道层、第二通道层、栅绝缘层、第一源极、第一漏极、第二源极以及第二漏极。

本发明提供另一种互补金氧半晶体管的制作方法，其包括下列步骤。首先，于基板上形成一第一通道层、一底栅极、一第一源极以及一第一漏极，其中第一源极、第一漏极与第一通道层接触。接着，于基板上形成一栅绝缘层，以覆盖底栅极、第一源极以及第一漏极。之后，于栅绝缘层上形成一第二通道层，其中第二通道层位于底栅极上方。接着，于栅绝缘层上形成一顶栅极、一第二源极与一第二漏极，其中顶栅极位于第一通道层上方，而第二源极、第二漏极与第二通道层接触。

在本发明的一实施例中，前述的底栅极、第一源极以及第一漏极系透过单一微影蚀刻工艺制作。

在本发明的一实施例中，前述的顶栅极、第二源极与第二漏极系透过单一微影蚀刻工艺制作。

在本发明的一实施例中，前述的互补金氧半晶体管的制作方法可进一步包括：形成一保护层，其中保护层覆盖第二通道层、栅绝缘层、第二源极、第二漏极以及顶栅极。。

在本发明的一实施例中，前述的互补金氧半晶体管的制作方法可进一步包括：图案化保护层，以于保护层与栅绝缘层中形成多个第一接触窗，并于保护层中形成多个第二接触窗，其中第一接触窗将第一源极与第一漏极暴露，而第二接触窗将第二源极与第二漏极暴露；以及于保护层上形成多个第一接触导体与多个第二接触导体，其中第一接触导体透过第一接触窗与第一源极及第一漏极电性连接，且第二接触导体透过第二接触窗与第二源极及第二漏极电性连接。

在本发明的一实施例中，前述的第一通道层的制作早于第一源极、第一漏极的制作。

在本发明的一实施例中，前述的第二通道层的制作早于第二源极、第二漏极的制作。

在本发明的一实施例中，前述的第一通道层的制作晚于第一源极、第一漏极的制作。

在本发明的一实施例中，前述的第二通道层的制作晚于第二源极、第二漏极的制作。

本发明提供一种互补金氧半晶体管，其包括一基板、一第一栅极、一第二栅极、一栅绝缘层、一第一源极、一第一漏极、一第二源极、一第二漏极、一第一通道层、一掩模层以及一第二通道层。第一栅极与第二栅极配置于基板上。栅绝缘层配置于基板上，以覆盖第一栅极与第二栅极。第一源极、第一漏极、第二源极与第二漏极配置于栅绝缘层上，其中第一源极与第一漏极位于第一栅极上方，而第二源极与第二漏极位于第二栅极上方。第一通道层配置于栅绝缘层上，而掩模层配置于第一通道层上，而第一通道层位于第一栅极上方，并与第一源极以及第一漏极接触。此外，第二通道层配置于栅绝缘层上，其中第二通道层位于第二栅极上方，并与第二源极以及第二漏极接触。

由于本发明提出多种可以有效避免工艺中N型半导体层与P型半导体层之间的相互影响，因此本发明可以确保互补金氧半晶体管元件信赖性及电气特性(electrical characteristics)。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A至图1H为本发明第一实施例的互补金氧半晶体管的制造流程剖面示意图。

图2A至图2H为本发明第二实施例的互补金氧半晶体管的制造流程剖面示意图。

图3A至图3G为本发明第三实施例的互补金氧半晶体管的制造流程剖面示意图。

图4A至图4F为本发明第四实施例的互补金氧半晶体管的制造流程剖面示意图。

图5A至图5E为本发明第五实施例的互补金氧半晶体管的制造流程剖面示意图。

其中，附图标记：

100：基板

110：栅绝缘层

120：第一通道材料层

130：掩模材料层

130’：掩模层

140：第二通道材料层

150：保护层

T1、T2：晶体管

G1：第一栅极

S1：第一源极

D1：第一漏极

CH1：第一通道层

G2：第二栅极

S2：第二源极

D2：第二漏极

CH2：第二通道层

W1：第一接触窗

W2：第二接触窗

C1：第一接触导体

C2：第二接触导体

BF：缓冲层

BG：底栅极

TG：顶栅极

具体实施方式

【第一实施例】

图1A至图1H为本发明第一实施例的互补金氧半晶体管的制造流程剖面示意图。请参照图1A，首先，于一基板100上形成一第一栅极G1与一第二栅极G2。在本实施例中，第一栅极G1与第二栅极G2是通过单一微影蚀刻工艺制作，所使用的蚀刻剂例如为氯气/氧气(Cl₂/O₂)、六氟化硫(SF₆)或三氯化硼/氯气(BCl3/Cl₂)，而第一栅极G1与第二栅极G2例如为钼金属层或是钛/铝/钛金属迭层。当然，本发明也可以采用其它单层或多层堆栈的导电材料来制作第一栅极G1与第二栅极G2。值得注意的是，在现有的薄膜晶体管阵列基板的工艺中，像素区域内的栅极、扫描线及/或共通线的制作可以与第一栅极G1与第二栅极G2的制作整合。

接着请参照图1B，于基板100上形成一栅绝缘层110，以覆盖第一栅极G1与第二栅极G2。在本实施例中，栅绝缘层110例如为氧化硅、氮化硅、氧化硅/氮化硅迭层或其它合适的介电材料。值得注意的是，栅绝缘层110可以与薄膜晶体管阵列基板上的栅绝缘层的制作整合。

接着请参照图1C，于栅绝缘层110上形成一第一源极S1、一第一漏极D1、一第二源极S2与一第二漏极D2，其中第一源极S1与第一漏极D1位于第一栅极G1上方，而第二源极S2与第二漏极D2位于第二栅极G2上方。在本实施例中，第一源极S1、第一漏极D1、第二源极S2与第二漏极D2是通过单一微影蚀刻工艺制作，所使用的蚀刻剂例如为氯气/氧气(Cl₂/O₂)、六氟化硫(SF₆)或三氯化硼/氯气(BCl₃/Cl₂)，而第一源极S1、第一漏极D1、第二源极S2与第二漏极D2例如为钼金属层或是钛/铝/钛金属迭层。当然，本发明也可以采用其它单层或多层堆栈的导电材料来制作第一源极S1、第一漏极D1、第二源极S2与第二漏极D2。值得注意的是，第一源极S1、第一漏极D1、第二源极S2与第二漏极D2的制作可以与薄膜晶体管阵列基板上的源极、漏极、数据线及/或电容电极的制作整合。

接着请参照图1D与图1E，于栅绝缘层110、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2上依序形成一第一通道材料层120以及一掩模材料层130，接着，图案化掩模材料层130与第一通道材料层120，以形成掩模层130’以及第一通道层CH1。在本实施例中，掩模材料层130以及掩模层130’的材质例如为氧化硅或其它合适的介电材料。于一较佳实施例中，掩模材料层130以及掩模层130’的材质例如为低温二氧化硅SiO₂(＜200℃)，用以蚀刻掩模材料层130的蚀刻剂例如为氢氟酸(HF)、四氟化碳/氧气(CF₄/O₂)或六氟化硫/氧气 (SF₆/O₂)，而用以蚀刻第一通道材料层120的蚀刻剂例如为草酸。

从图1E可知，掩模层130’位于第一通道层CH1上，而第一通道层CH1位于第一栅极G1上方，并与第一源极S1以及第一漏极D1接触。在本实施例中，第一通道层CH1与掩模层130’具有实质上相同的图案。换言的，第一通道层CH1与掩模层130’所构成的堆栈结构的侧壁可以为一垂直侧壁或倾斜侧壁(tapered sidewall)。在本实施例中，第一通道层CH1的材质例如为N型氧化物半导体或P型氧化物半导体。举例而言，N型氧化物半导体例如为氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)或氧化锌(ZnO)等材质，而P型氧化物半导体例如氧化锡(SnO)或二氧化锡(SnO₂)等材质。此外，第一通道层CH1的材质也可以是无机半导体或有机半导体。在本实施例中，有机半导体的材质例如为P型并五苯(Pentacene)、并四苯(tetracene)、α，ω-Dihexylsexithiophene(DH-6T)等，或是N型的Poly(benzimidazobenzophenanthroline)(BBL)，N，N’-Dioctyl-3，4，9，10-perylenedicarboximide(PTCDI-C8)等。在本实施例中，无机半导体的材质例如为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)，氧化镉·氧化锗(2CdO·GeO₂)、氧化镍钴(NiCo₂O₄)等。

在一较佳实施例中，掩模层130’可将第一通道层CH1的顶表面覆盖，以降低第一通道层CH1与后续制造的薄膜接触的机率，进而确保互补金氧半晶体管元件信赖性及电气特性。

接着请参照图1F，于掩模层130’、第一通道层CH1、栅绝缘层110、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2上形成一第二通道材料层140。由于掩模层130’仅会将第一通道层CH1的侧面暴露出来，且第一通道层CH1的侧面因为蚀刻的关系，会出现些许的底切现象，因此后续形成的第二通道材料层140与第一通道层CH1的侧面接触面积并不大。此外，在第二通道材料层140被蚀刻而形成第二通道层CH2时，原本与第二通道材料层140接触的第一通道层CH1会因过蚀刻(over etch)而被进一步移除，所以第一通道层CH1的尺寸会进一步缩小，且第一通道层CH1的电器特性不受到影响。值得注意的是，第一通道层CH1的顶表面被掩模层130’覆盖而获得十分良好的保护。

接着请参照图1G，图案化第二通道材料层140，以形成第二通道层CH2，其中第二通道层CH2位于第二栅极G2上方，并与第二源极S2以及第二漏极D2接触。从图1G可知，第二通道层CH2不会与第一通道层CH1接触。在本实施例中，在形成第二通道层CH2之后，可进一步将覆盖于第一通道层CH1上的掩模层130’移除，以使第一通道层CH1暴露。

当第一通道层CH1的材质为N型氧化物半导体时，第二通道层CH2的材质为P型氧化物半导体；反之，当第一通道层CH1的材质为P型氧化物半导体时，第二通道层CH2的材质为N型氧化物半导体。举例而言，N型氧化物半导体例如为氧化铟镓锌(IGZO)或氧化锌(ZnO)等材质，而P型氧化物半导体例如氧化锡(SnO)或二氧化锡(SnO2)等材质。此外，当第一通道层CH1的材质为无机半导体时，第二通道层CH2的材质为有机半导体；反之，当第一通道层CH1的材质为有机半导体时，第二通道层CH2的材质为无机半导体。

值得注意的是，第一通道层CH1或第二通道层CH2的制作可以与薄膜晶体管阵列基板上的通道层的制作整合。在完成第二通道层CH2的制作后，包含有两种(P型与N型)晶体管T1、T2的互补金氧半晶体管便已初步完成。

最后请参照图1H，为了保护晶体管T1、T2，本实施可选择性地形成一保护层150，以覆盖第一通道层CH1、第二通道层CH2、栅绝缘层110、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2。之后，再图案化保护层150，以于保护层150中形成多个第一接触窗W1与多个第二接触窗W2，其中第一接触窗W1将第一源极S1与第一漏极D1暴露，而第二接触窗W2将第二源极S2与第二漏极D2暴露。而在形成第一接触窗W1与第二接触窗W2之后，于保护层150上形成多个第一接触导体C1与多个第二接触导体C2，其中第一接触导体C1透过第一接触窗W1与第一源极S1及第一漏极D1电性连接，且第二接触导体C2透过第二接触窗W2与第二源极S2及第二漏极D2电性连接。值得注意的是，保护层150的制作可以与薄膜晶体管阵列基板上的保护层的制作整合，而第一接触导体C1与第二接触导体C2的制作可以与薄膜晶体管阵列基板上的像素电极的制作整合。

【第二实施例】

图2A至图2H为本发明第二实施例的互补金氧半晶体管的制造流程剖面示意图。请参照图1A至图1H以及图2A至图2H，本实施例的互补金氧半晶体管的制造方法与第一实施例类似，惟二者主要差异的处在于：本实施例在形成第二通道层CH2之后，并未将覆盖于第一通道层CH1上的掩模层130’移除，如图2G与图2H所示。

请参照图2H，本实施例的互补金氧半晶体管具有掩模层130’。详言的，本实施例的互补金氧半晶体管包括一基板100、一第一栅极G1、一第二栅极G2、一栅绝缘层110、一第一源极S1、一第一漏极D1、一第二源极S2、一第二漏极D2、一第一通道层CH1、一掩模层130’以及一第二通道层CH2。第一栅极G1与第二栅极G2配置于基板100上。栅绝缘层110配置于基板100上，以覆盖第一栅极G1与第二栅极G2。第一源极S1、第一漏极D1、第二源极S2与第二漏极D2配置于栅绝缘层110上，其中第一源极S1与第一漏极D1位于第一栅极G1上方，而第二源极S2与第二漏极D2位于第二栅极G2上方。第一通道层CH1配置于栅绝缘层110上，而掩模层130’配置于第一通道层CH1上，而第一通道层CH1位于第一栅极G1上方，并与第一源极S1以及第一漏极D1接触。此外，第二通道层CH2配置于栅绝缘层110上，其中第二通道层CH2位于第二栅极G2上方，并与第二源极S2以及第二漏极D2接触。

在本实施例中，掩模层130’可将第一通道层CH1的顶表面覆盖，以降低第一通道层CH1与后续形成的薄膜接触的机率，以及后续形成第二通道层CH2的蚀刻工艺影响第一通道层CH1的机率，进而确保互补金氧半晶体管元件信赖性及电气特性。

【第三实施例】

图3A至图3G为本发明第三实施例的互补金氧半晶体管的制造流程剖面示意图。请参照图3A，首先，于一基板100上形成一第一栅极G1与一第二栅极G2。在本实施例中，第一栅极G1与第二栅极G2是通过单一微影蚀刻工艺制作，所使用的蚀刻剂例如为氯气/氧气(Cl₂/O₂)、六氟化硫(SF₆)或三氯化硼/氯气(BCl₃/Cl₂)，而第一栅极G1与第二栅极G2例如为钼金属层或是钛/铝/钛金属迭层。当然，本发明也可以采用其它单层或多层堆栈的导电材料来制作第一栅极G1与第二栅极G2。值得注意的是，第一栅极G1与第二栅极G2的制作可以与薄膜晶体管阵列基板上的栅极、扫描线及/或共通线的制作整合。

接着请参照图3B，于基板100上形成一栅绝缘层110，以覆盖第一栅极G1与第二栅极G2。在本实施例中，栅绝缘层110例如为氧化硅、氮化硅、氧化硅/氮化硅迭层或其它合适的介电材料。值得注意的是，栅绝缘层110可以与薄膜晶体管阵列基板上的栅绝缘层的制作整合。

接着请参照图3C，于栅绝缘层110上依序形成一第一通道材料层以及一掩模材料层(未绘示)，接着，图案化掩模材料层与第一通道材料层，以形成掩模层130’以及第一通道层CH1。在本实施例中，掩模层130’的材质例如为氧化硅或其它合适的介电材料。于一较佳实施例中，掩模材料层130以及掩模层130’的材质例如为低温二氧化硅SiO₂(＜200℃)，用以蚀刻掩模材料层的蚀刻剂例如为氢氟酸(HF)、四氟化碳/氧气(CF₄/O₂)或六氟化硫/氧气(SF₆/O₂)，而用以蚀刻第一通道材料层的蚀刻剂例如为草酸。

在本实施例中，第一通道层CH1与掩模层130’具有实质上相同的图案。换言之，第一通道层CH1与掩模层130’所构成的堆栈结构的侧壁可以为一垂直侧壁或倾斜侧壁(tapered sidewall)。在本实施例中，第一通道层CH1的材质例如为N型氧化物半导体或P型氧化物半导体。举例而言，N型氧化物半导体例如为氧化铟镓锌(IGZO)或氧化锌(ZnO)等材质，而P型氧化物半导体例如氧化锡(SnO)或二氧化锡(SnO₂)等材质。此外，第一通道层CH1的材质也可以是无机半导体或有机半导体。在本实施例中，有机半导体的材质例如为P型并五苯(Pent acene)、并四苯(tetracene)、α，ω-Dihexylsexithiophene(DH-6T)等，或是N型的Poly(benzimidazobenzophenanthroline)(BBL)，N，N’-Dioctyl-3，4，9，10-perylen edicarboximide(PTCDI-C8)等。在本实施例中，无机半导体的材质例如为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化锡(ZnO)，氧化镉·氧化锗(2CdO·GeO₂)、氧化镍钴(NiCo₂O₄)等。

在本实施例中，掩模层130’可将第一通道层CH1的顶表面覆盖，以降低第一通道层CH1与后续制造的薄膜接触的面积，进而确保互补金氧半晶体管元件信赖性及电气特性。

接着请参照图3D，于掩模层130’、第一通道层CH1、栅绝缘层110上形成一第二通道材料层140。值得注意的是，由于第一通道层CH1与第二通道材料层140之间夹有一掩模层130’，故第一通道层CH1与第二通道材料层140的接触面积很小而不容易相互影响。是以，第一通道层CH1的电器特性不易受到第二通道材料层140的影响而发生变化。

接着请参照图3E，图案化第二通道材料层140以形成第二通道层CH2，并移除掩模层130’以使第一通道层CH1暴露，其中第二通道层CH2位于第二栅极G2上方，且第二通道层CH2不会与第一通道层CH1接触。

当第一通道层CH1的材质为N型氧化物半导体时，第二通道层CH2的材质为P型氧化物半导体；反之，当第一通道层CH1的材质为P型氧化物半导体时，第二通道层CH2的材质为N型氧化物半导体。举例而言，N型氧化物半导体例如为氧化铟镓锌(IGZO)或氧化锌(ZnO)等材质，而P型氧化物半导体例如氧化锡(SnO)或二氧化锡(SnO₂)等材质。此外，当第一通道层CH1的材质为无机半导体时，第二通道层CH2的材质为有机半导体；反之，当第一通道层CH1的材质为有机半导体时，第二通道层CH2的材质为无机半导体。

值得注意的是，第一通道层CH1或第二通道层CH2的制作可以与薄膜晶体管阵列基板上的通道层的制作整合。

最后请参照图3F，形成一第一源极S1、一第一漏极D1、一第二源极S2与一第二漏极D2，其中第一源极S1与第一漏极D1与第一通道层CH1接触，而第二源极S2与第二漏极D2与第二通道层CH2接触。在本实施例中，第一源极S1、第一漏极D1、第二源极S2与第二漏极D2是通过单一微影蚀刻工艺制作，所使用的蚀刻剂例如为氯气/氧气(Cl₂/O₂)、六氟化硫(SF₆)或三氯化硼/氯气(BCl₃/Cl₂)，而第一源极S1、第一漏极D1、第二源极S2与第二漏极D2例如为钼金属层或是钛/铝/钛金属迭层。当然，本发明也可以采用其它单层或多层堆栈的导电材料来制作第一源极S1、第一漏极D1、第二源极S2与第二漏极D2。值得注意的是，第一源极S1、第一漏极D1、第二源极S2与第二漏极D2的制作可以与薄膜晶体管阵列基板上的源极、漏极、数据线及/或电容电极的制作整合。在完成第一源极S1、第一漏极D1、第二源极S2与第二漏极D2的制作之后，包含有两种(P型与N型)晶体管T1、T2的互补金氧半晶体管便已初步完成。

最后请参照图3G，为了保护晶体管T1、T2，本实施可选择性地形成一保护层150，以覆盖第一通道层CH1、第二通道层CH2、栅绝缘层110、第一源极S1、第一漏极D1、第二源极S2以及第二漏极D2。之后，再图案化保护层150，以于保护层150中形成多个第一接触窗W1与多个第二接触窗W2，其中第一接触窗W1将第一源极S1与第一漏极D1暴露，而第二接触窗W2将第二源极S2与第二漏极D2暴露。而在形成第一接触窗W1与第二接触窗W2之后，于保护层150上形成多个第一接触导体C1与多个第二接触导体C2，其中第一接触导体C1透过第一接触窗W1与第一源极S1及第一漏极D1电性连接，且第二接触导体C2透过第二接触窗W2与第二源极S2及第二漏极D2电性连接。值得注意的是，保护层150的制作可以与薄膜晶体管阵列基板上的保护层的制作整合，而第一接触导体C1与第二接触导体C2的制作可以与薄膜晶体管阵列基板上的像素电极的制作整合。

【第四实施例】

图4A至图4F为本发明第四实施例的互补金氧半晶体管的制造流程剖面示意图。请参照图4A，首先，于基板100上形成一第一通道层CH1。在本实施例中，第一通道层CH1的材质例如为N型氧化物半导体或P型氧化物半导体。举例而言，N型氧化物半导体例如为氧化铟镓锌(IGZO)或氧化锌(ZnO)等材质，而P型氧化物半导体例如氧化锡(SnO)或二氧化锡(SnO₂)等材质。此外，第一通道层CH1的材质也可以是无机半导体或有机半导体。此外，在第一通道层CH1形成之前，可选择性地于基板100制作一缓冲层BF，此缓冲层BF的材质例如为氮化硅或是其它能够阻挡来自于基板100的杂质(impurity)，避免杂质扩散至第一通道层CH1中。

接着请参照图4B，于基板100上形成一底栅极BG、第一源极S1以及第一漏极D1。在本实施例中，底栅极BG、第一源极S 1以及第一漏极D1是通过单一微影蚀刻工艺制作，所使用的蚀刻剂例如为氯气/氧气(Cl₂/O₂)、六氟化硫(SF₆)或三氯化硼/氯气(BCl₃/Cl₂)，而底栅极BG、第一源极S1以及第一漏极D1例如为钼金属层或是钛/铝/钛金属迭层。当然，本发明也可以采用其它单层或多层堆栈的导电材料来制作底栅极BG、第一源极S1以及第一漏极D1。值得注意的是，底栅极BG、第一源极S1以及第一漏极D1的制作可以与薄膜晶体管阵列基板上的栅极、扫描线及/或共通线的制作整合。

接着请参照图4C，于基板100上形成一栅绝缘层110，以覆盖第一通道层CH1、底栅极BG、第一源极S1以及第一漏极D1。在本实施例中，栅绝缘层110例如为氧化硅、氮化硅、氧化硅/氮化硅迭层或其它合适的介电材料。值得注意的是，栅绝缘层110可以与薄膜晶体管阵列基板上的栅绝缘层的制作整合。

之后请参照图4D，于栅绝缘层110上形成一第二通道层CH2，其中第二通道层CH2位于底栅极BG上方。当第一通道层CH1的材质为N型氧化物半导体时，第二通道层CH2的材质为P型氧化物半导体；反之，当第一通道层CH1的材质为P型氧化物半导体时，第二通道层CH2的材质为N型氧化物半导体。举例而言，N型氧化物半导体例如为氧化铟镓锌(IGZO)或氧化锌(ZnO)等材质，而P型氧化物半导体例如氧化锡(SnO)或二氧化锡(SnO₂)等材质。此外，当第一通道层CH1的材质为无机半导体时，第二通道层CH2的材质为有机半导体；反之，当第一通道层CH1的材质为有机半导体时，第二通道层CH2的材质为无机半导体。

接着请参照图4E，于栅绝缘层110上形成一顶栅极TG、一第二源极S2与一第二漏极D2，其中顶栅极TG位于第一通道层CH1上方，而第二源极S2、第二漏极D2与第二通道层CH2接触。在本实施例中，顶栅极TG、第二源极S2与第二漏极D2是通过单一微影蚀刻工艺制作，所使用的蚀刻剂例如为氯气/氧气(Cl₂/O₂)、六氟化硫(SF₆)或三氯化硼/氯气(BCl₃/Cl₂)，而顶栅极TG、第二源极S2与第二漏极D2例如为钼金属层或是钛/铝/钛金属迭层。当然，本发明也可以采用其它单层或多层堆栈的导电材料来制作顶栅极TG、第二源极S2与第二漏极D2。值得注意的是，顶栅极TG、第二源极S2与第二漏极D2制作可以与薄膜晶体管阵列基板上的源极、漏极、数据线及/或电容电极的制作整合。

在完成顶栅极TG、第二源极S2与第二漏极D的制作后，包含有两种(P型与N型)晶体管T1、T2的互补金氧半晶体管便已初步完成。

最后请参照图4F，为了保护晶体管T1、T2，本实施可选择性地形成一保护层150，以覆盖第二通道层CH2、栅绝缘层110、第二源极S2、第二漏极D2以及顶栅极TG。之后，再图案化保护层150，以于保护层150与栅绝缘层110中形成多个第一接触窗W1，并于保护层150中形成多个第二接触窗W2，其中第一接触窗W1将第一源极S1与第一漏极D1暴露，而第二接触窗W2将第二源极S2与第二漏极D2暴露。而在形成第一接触窗W1与第二接触窗W2之后，于保护层150上形成多个第一接触导体C1与多个第二接触导体C2，其中第一接触导体C1透过第一接触窗W1与第一源极S1及第一漏极D1电性连接，且第二接触导体C2透过第二接触窗W2与第二源极S2及第二漏极D2电性连接。值得注意的是，保护层150的制作可以与薄膜晶体管阵列基板上的保护层的制作整合，而第一接触导体C1与第二接触导体C2的制作可以与薄膜晶体管阵列基板上的像素电极的制作整合。

【第五实施例】

图5A至图5E为本发明第五实施例的互补金氧半晶体管的制造流程剖面示意图。请参照图4A至图4F以及图5A至图5E，本实施例与第四实施例类似，惟二者主要差异的处在于：第一通道层CH1与底栅极BG、第一源极S1以及第一漏极D1形成顺序。祥言之，第四实施例中的第一通道层CH1的制作早于第一源极S 1、第一漏极D1的制作，且第二通道层CH2的制作早于第二源极S2、第二漏极D2的制作；而在本实施例中，第一通道层CH1的制作晚于第一源极S1、第一漏极D1的制作，且第二通道层CH2的制作晚于第二源极S2、第二漏极D2的制作。以下，仅针对本实施例与第四实施例的差异处进行说明(即图5A与图5B)，其它步骤便不再重述(图5C至图5E)。

请参照图5A，首先，于基板100上形成一底栅极BG、一第一源极S1以及一第一漏极D1。在本实施例中，在底栅极BG、第一源极S1以及第一漏极D1形成之前，可选择性地于基板100制作一缓冲层BF，此缓冲层BF的材质例如为氮化硅或是其它能够阻挡来自于基板100的杂质(impurity)。

接着请参照图5B，于基板100上形成一第一通道层CH1，其中第一通道层CH1系与部分的第一源极S1以及第一漏极D1接触。

由于本发明利用掩模层以有效改善或避免工艺中N型半导体层与P型半导体层之间的相互影响，因此本发明可以确保互补金氧半晶体管元件信赖性及电气特性。此外，本发明所提出的工艺可与现今的薄膜晶体管阵列基板的工艺兼容。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims

1.一种互补金氧半晶体管的制作方法，其特征在于，包括：

于一基板上形成一第一栅极与一第二栅极；

于该基板上形成一栅绝缘层，以覆盖该第一栅极与该第二栅极；

于该栅绝缘层上形成一第一源极、一第一漏极、一第二源极与一第二漏极，其中该第一源极与该第一漏极位于该第一栅极上方，该第二源极与该第二漏极位于该第二栅极上方；

于该栅绝缘层上形成一第一通道层以及一掩模层，其中该掩模层位于该第一通道层上，而该第一通道层位于该第一栅极上方，并与该第一源极以及该第一漏极接触；以及

于该栅绝缘层上形成一第二通道层，其中该第二通道层位于该第二栅极上方，并与该第二源极以及该第二漏极接触。

2.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，该第一栅极与该第二栅极是通过单一微影蚀刻工艺制作。

3.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，该第一源极、该第一漏极、该第二源极以及该第二漏极是通过单一微影蚀刻工艺制作。

4.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，该第一通道层以及该掩模层的形成方法包括：

于该栅绝缘层、该第一源极、该第一漏极、该第二源极以及该第二漏极上依序形成一第一通道材料层以及一掩模材料层；以及

图案化该掩模材料层与该第一通道材料层，以形成该掩模层以及该第一通道层。

5.根据权利要求4所述的互补金氧半晶体管的制作方法，其特征在于，该第二通道层的形成方法包括：

于该掩模层、该第一通道层、该栅绝缘层、该第一源极、该第一漏极、该第二源极以及该第二漏极上形成一第二通道材料层；以及

图案化该第二通道材料层，以形成该第二通道层。

6.根据权利要求5所述的互补金氧半晶体管的制作方法，其特征在于，更包括在该第二通道层形成之后，将该掩模层移除。

7.根据权利要求6所述的互补金氧半晶体管的制作方法，其特征在于，更包括：

形成一保护层，其中该保护层覆盖该第一通道层、该第二通道层、该栅绝缘层、该第一源极、该第一漏极、该第二源极以及该第二漏极；

图案化该保护层，以于该保护层中形成多个第一接触窗与多个第二接触窗，其中该些第一接触窗将该第一源极与该第一漏极暴露，该些第二接触窗将该第二源极与该第二漏极暴露；以及

于该保护层上形成多个第一接触导体与多个第二接触导体，其中该些第一接触导体透过该些第一接触窗与该第一源极及该第一漏极电性连接，且该些第二接触导体透过该些第二接触窗与该第二源极及该第二漏极电性连接。

8.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，更包括：

形成一保护层，其中该保护层覆盖该掩模层、该第一通道层、该第二通道层、该栅绝缘层、该第一源极、该第一漏极、该第二源极以及该第二漏极。

9.根据权利要求8所述的互补金氧半晶体管的制作方法，其特征在于，更包括：

10.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，该第一通道层的材质包括N型氧化物半导体，而该第二通道层的材质包括P型氧化物半导体。

11.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，该第一通道层的材质包括P型氧化物半导体，该第二通道层的材质包括N型氧化物半导体。

12.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，该第一通道层的材质包括无机半导体，该第二通道层的材质包括有机半导体。

13.根据权利要求1所述的互补金氧半晶体管的制作方法，其特征在于，该第一通道层的材质包括有机半导体，该第二通道层的材质包括无机半导体。

14.一种互补金氧半晶体管，其特征在于，包括：

一基板；

一第一栅极，配置于该基板上；

一第二栅极，配置于该基板上；

一栅绝缘层，配置于该基板上以覆盖该第一栅极与该第二栅极；

一第一源极，配置于该栅绝缘层上；

一第一漏极，配置于该栅绝缘层上，其中该第一源极与该第一漏极位于该第一栅极上方；

一第二源极，配置于该栅绝缘层上；

一第二漏极，配置于该栅绝缘层上，其中该第二源极与该第二漏极位于该第二栅极上方；

一第一通道层，配置于该栅绝缘层上；

一掩模层，配置于该第一通道层上，该第一通道层位于该第一栅极上方，并与该第一源极以及该第一漏极接触；以及

一第二通道层，配置于该栅绝缘层上，其中该第二通道层位于该第二栅极上方，并与该第二源极以及该第二漏极接触。