CN113488485B - 阵列基板、阵列基板的制作方法及显示面板 - Google Patents

阵列基板、阵列基板的制作方法及显示面板 Download PDF

Info

Publication number
CN113488485B
CN113488485B CN202110668053.0A CN202110668053A CN113488485B CN 113488485 B CN113488485 B CN 113488485B CN 202110668053 A CN202110668053 A CN 202110668053A CN 113488485 B CN113488485 B CN 113488485B
Authority
CN
China
Prior art keywords
layer
gate
thin film
electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110668053.0A
Other languages
English (en)
Other versions
CN113488485A (zh
Inventor
宋利旺
高冬子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110668053.0A priority Critical patent/CN113488485B/zh
Publication of CN113488485A publication Critical patent/CN113488485A/zh
Application granted granted Critical
Publication of CN113488485B publication Critical patent/CN113488485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板、阵列基板的制作方法及显示面板。阵列基板包括依次层叠设置的基板、薄膜晶体管层、钝化层和第二栅极层。薄膜晶体管层包括多个薄膜晶体管，薄膜晶体管包括第一栅极、与第一栅极对应设置的有源层，以及与有源层电连接的源漏极；第二栅极层包括与第一栅极位置对应的第二栅极。通过在钝化层上设置第二栅极层，并使第二栅极层的第二栅极与薄膜晶体管中的第一栅极对应，提高了薄膜晶体管的开态电流和充电率；同时在制作第二栅极时，可以使第二栅极层和像素电极层通过同一制程制作，避免增加额外的光罩和制程。由此简化了制作工艺，降低了成本。

Description

阵列基板、阵列基板的制作方法及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板、阵列基板的制作方法及显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)液晶显示面板具有体积小、对比度高等优点，其应用越来越广泛。随着TFT显示器性能的提高，包括高分辨率吧、高刷新率等，都对于阵列基板中的薄膜晶体管的性能，包括迁移率和充电率提出更高的要求。
为了提升TFT中的电子迁移率，以提高TFT的开态电流和充电率，通常采用双栅极设计的方式。即在原有的TFT的基础上，增加一个栅极。然而，新增一个栅极会导致制程和光罩的增加，使工艺变得复杂，同时增大了生产成本。
发明内容
本申请提供一种阵列基板、阵列基板的制作方法及显示面板，旨在解决现有的阵列基板中采用双栅极TFT时导致的工艺较复杂和成本较高的问题。
第一方面，本申请提供一种阵列基板，所述阵列基板包括：
基板；
薄膜晶体管层，设置在所述基板上，所述薄膜晶体管层包括多个薄膜晶体管，所述薄膜晶体管包括第一栅极、与所述第一栅极对应设置的有源层，以及与所述有源层电连接的源漏极；
钝化层，设置在所述薄膜晶体管层上；
第二栅极层，设置在所述钝化层上，所述第二栅极层包括与所述第一栅极位置对应的第二栅极，所述第一栅极与所述第二栅极在所述阵列基板的厚度方向上至少部分重叠。
可选的，所述第一栅极与所述第二栅极电连接。
可选的，所述第一栅极包括电连接部，所述钝化层上对应所述电连接部的位置开设有通孔，所述通孔延伸至所述第一栅极的电连接部，所述第二栅极穿过所述通孔与所述第一栅极的电连接部电连接。
可选的，所述第一栅极、所述有源层和所述源漏极依次设于所述基板上，所述第一栅极和所述有源层之间设置有栅极绝缘层，所述通孔贯穿所述栅极绝缘层并延伸至所述第一栅极的电连接部。
可选的，所述有源层、所述第一栅极和所述漏源极依次设于所述基板上，所述源漏极与所述第一栅极之间设置有平坦化层，所述通孔贯穿所述平坦化层并延伸至所述第一栅极。
可选的，所述通孔的直径沿所述钝化层至所述基板方向逐渐减小。
可选的，所述阵列基板包括设置在所述钝化层上的像素电极层，所述第二栅极层与所述像素电极层同层设置。
第二方面，本申请提供了一种阵列基板的制作方法，包括如下步骤：
提供一基板；
在所述基板上制作薄膜晶体管层，所述薄膜晶体管层包括多个薄膜晶体管，所述薄膜晶体管包括第一栅极、与所述第一栅极对应设置的有源层，以及与所述有源层电连接的源漏极；
在所述薄膜晶体管层上制作钝化层；
在所述钝化层上制作像素电极层和第二栅极层，所述第二栅极层包括与所述第一栅极位置对应的第二栅极。
可选的，所述第一栅极、所述有源层和所述源漏极依次设于所述基板上，所述第一栅极和所述有源层之间设置有栅极绝缘层；所述第一栅极包括电连接部；所述在所述钝化层上制作像素电极层和第二栅极层的步骤中，包括：
在所述钝化层上开设通孔，并使所述通孔并穿过所述栅极绝缘层延伸至所述电连接部；
第三方面，本申请提供一种显示面板，所述显示面板包括本申请实施方案中的阵列基板。
本申请提供一种阵列基板，阵列基板的制作方法及显示面板。阵列基板包括依次层叠设置的基板、薄膜晶体管层、钝化层和第二栅极层。薄膜晶体管层包括多个薄膜晶体管，薄膜晶体管包括第一栅极、与第一栅极对应设置的有源层，以及与有源层电连接的源漏极；第二栅极层包括与第一栅极位置对应的第二栅极。通过在钝化层上设置第二栅极层，并使第二栅极层的第二栅极与薄膜晶体管中的第一栅极对应，提高了薄膜晶体管的开态电流和充电率；同时在制作第二栅极时，可以使第二栅极层和像素电极层通过同一光罩制程制作，避免增加额外的光罩和制程。由此简化了制作工艺，降低了成本。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的平面结构示意图；
图2为图1中截面A处的结构示意图；
图3为图1中截面A处的另一结构示意图；
图4为本申请实施例中阵列基板的制作方法流程图；
图5为图3中步骤S4的流程示意图；
图6为本申请实施例提供的显示面板的结构示意图。
Figure BDA0003118076920000031
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板、阵列基板的制作方法及显示面板，以下分别进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
首先，本申请提供一种阵列基板10。结合图1和图2，本申请提供的阵列基板10包括基板11，设置在基板11上的薄膜晶体管层12，设置在薄膜晶体管层12上的钝化层13，以及设置在钝化层13上的第二栅极层14。薄膜晶体管层12包括多个薄膜晶体管120，薄膜晶体管120包括第一栅极121、与第一栅极121对应设置的有源层122，以及与有源层122电连接的源漏极123。第二栅极层14包括与第一栅极121位置对应的第二栅极141，第二栅极141通过对第二栅极层14进行图案化形成。
第二栅极141的位置可以根据实际情况进行确定。为了提高薄膜晶体管120的电子迁移率和开态电流，需要增大第二栅极141和有源层122之间的重叠面积，同时需要增大第一栅极121和有源层122之间的重叠面积。因此，需要保证第一栅极121与第二栅极141在阵列基板10的厚度方向上至少部分重叠。
优选的，在本申请所提供的实施例中，如图2所示，第二栅极141在沿阵列基板10厚度方向上的正投影全部落入第一栅极121内，即第二栅极141与第一栅极121全部重叠。因此，可以使第一栅极121和第二栅极141之间的有源层122与两个栅极全部重叠，最大化有源层122和两个栅极之间的重叠区域，有助于提高薄膜晶体管120的电子迁移率和开态电流。
薄膜晶体管120是阵列基板10的主要构成器件，用于控制像素的开启和关闭，薄膜晶体管120的数量可以根据实际情况进行确定。如图1所示，在本申请所提供的实施例中，阵列基板10中包括第一像素电极151和第二像素电极152，由此可以改善在显示面板1在广视角下的视觉色偏或视觉色差现象。相应的，薄膜晶体管120的数量也为两个，以对两个像素电极进行充电。
结合图1和图2，在制作薄膜晶体管120的第一栅极121时，可以通过先在基板11上沉积第一导电层16，然后对第一导电层16进行图案化以形成第一栅极121。第一导电层16可以采用铝或者铜等导电性能良好的材料。有源层122的材料可以是金属氧化物或者多晶硅，具体可以根据实际情况进行确定。
请参阅图2，在制作薄膜晶体管120的源漏极123时，可以通过先在有源层122上沉积第二导电层17，然后对第二导电层17进行图案化以形成源漏极123。源漏极123包括分别与有源层122电连接的源极1232和漏极1231，第二导电层17可以采用铝或者铜等导电性能良好的材料。源漏极123制作完成后，可在源漏极123之上通过沉积方式制作平坦化层125，以对源漏极123进行覆盖和保护，平坦化层125可以选用氮化硅或者氧化硅等材料。在薄膜晶体管层12制作完成后，使钝化层13覆盖薄膜晶体管层12，以将薄膜晶体管器件内部与周围环境电绝缘，并实现对薄膜晶体管120的隔离防护。钝化层13可以选用氮化硅或者氧化硅等材料。
通过在钝化层13上设置第二栅极层14，并使第二栅极层14的第二栅极141与薄膜晶体管120中的第一栅极121对应，薄膜晶体管120形成双栅极结构。由此提高了薄膜晶体管120中的电子迁移率，有助于提升薄膜晶体管120的开态电流和充电率。由于阵列基板10中的像素电极层15也通常设置在钝化层13上，因此在制作第二栅极141时，可以通过一道光罩同时形成像素电极和第二栅极141，避免增加额外的光罩和制程，简化了制作工艺，降低了成本。
可以理解的是，第二栅极层14的材料可以是金属材料，也可以是氧化铟锡(IndiumTin Oxide，ITO)。在本申请实施例中，结合图1和图2，阵列基板10包括设置在钝化层13上的像素电极层15，第二栅极层14与像素电极层15同层设置。即第二栅极层14和像素电极层15一体设置，均采用ITO材料。在阵列基板10的制作过程中，先在钝化层13上沉积ITO薄膜，之后对ITO薄膜图案化以形成第二栅极141和像素电极。通过使第二栅极层14和像素电极层15同层设置，降低了阵列基板10的材料成本。
需要说明的是，第一栅极121和第二栅极141之间可以是互相绝缘的，也可以是互相电连接的。当第一栅极121和第二栅极141彼此绝缘时，阵列基板10中可以设置不同的扫描线以分别驱动第一栅极121和第二栅极141，并使第一栅极121和第二栅极141上的电压相同。从而提高薄膜晶体管120的稳定性，减小器件阈值电压漂移。
优选的，在本申请的实施例中，第一栅极121与第二栅极141电连接。因此，只需要利用一条扫描线即可使第一栅极121和第二栅极141上的电压相同，不需要增加额外的驱动电路，简化了阵列基板10的结构。
结合图2和图3，在本申请所提供的实施例中，薄膜晶体管120中设有栅极绝缘层124。栅极绝缘层124位于第一栅极121和有源层122之间，用以使第一栅极121和有源层122绝缘，栅极绝缘层124的材料可以是氧化硅或者氮化硅。
如图2所示，第一栅极121包括电连接部1210，电连接部1210为第一导电层16上位于第一栅极121一侧的部分。钝化层13上开设通孔130，通孔130的位置与电连接部1210的位置对应。第二栅极141穿过通孔130与第一栅极121连接。通过在钝化层13上开设通孔130使第一栅极121和第二栅极141实现电连接，在结构上较为简单，易于实现。在实际生产中可以通过一道光罩制程对钝化层13进行涂布光阻、曝光显影、刻蚀等工艺，以形成通孔130。
需要说明的是，通孔130的位置可以根据实际情况进行确定。由于第二栅极141是通过通孔130与第一栅极121连接，通孔130的位置决定了第二栅极141的走线方式以及第二栅极141与第一栅极121之间的连接性。
优选的，结合图2和图3，在本申请实施例中通孔130与第一栅极121的位置对应，即通孔130在沿阵列基板10厚度上的正投影全部落在第一栅极121上。通孔130贯穿栅极绝缘层124并延伸至第一栅极121，以使第二栅极141能够穿过通孔130与第一栅极121连接。由此，可以增大第一栅极121与第二栅极141之间的接触区域，保证了第一栅极121和第二栅极141之间的电连接性。
为了避免第二栅极141在过孔处走线出现较大的弯折造成过孔处走线断裂，在本申请实施例中，如图2所示，通孔130的直径沿钝化层13至基板11方向逐渐减小。即通孔130在靠近第二栅极141一端的直径大于其在靠近第一栅极121一端的直径。因此，使第二栅极141在过孔处的弯折角度为钝角，减小了第二栅极141在过孔处发生断裂导致连接不良的风险。过孔的尺寸可以根据实际情况进行确定，具体此处不作限定。
需要说明的是，第一栅极121、有源层122、源漏极123之间的位置可以根据实际情况进行确定。如图3所示，有源层、第一栅极和漏源极依次设于基板上，源漏极与第一栅极之间设置有平坦化层，通孔贯穿平坦化层并延伸至第一栅极。在制作薄膜晶体管120的源漏极123时，可以在基板11上依次制作有源层122、栅极绝缘层124、第一栅极121、平坦化层125、源漏极123，并使源漏极123穿过平坦化层125与有源层122连接。然后在平坦化层125上制作钝化层13，接着在钝化层13上开设贯穿平坦化层125的通孔130并制作第二栅极141，使第二栅极141穿过通孔130与第一栅极121连接。
优选的，如图2所示，第一栅极121、有源层122和源漏极123依次设于基板11上。因此可以使第一栅极121遮挡有源层122，避免背光照射到有源层122上而对薄膜晶体管120的性能造成影响。
另一方面，本申请提供一种阵列基板10的制作方法，如图4所示，包括如下步骤：
S1、提供一基板11；
S2、在所述基板11上制作薄膜晶体管层12，所述薄膜晶体管层12包括多个薄膜晶体管120，所述薄膜晶体管120包括第一栅极121、与所述第一栅极121对应设置的有源层122，以及与所述有源层122电连接的源漏极；
S3、在所述薄膜晶体管层12上制作钝化层13；
S4、在所述钝化层13上制作像素电极层15和第二栅极层14，所述第二栅极层14包括与所述第一栅极121位置对应的第二栅极141。
首先，提供一基板11，基板11的材料可以为玻璃或者树脂，具体此处不作限定。然后在基板11上制作薄膜晶体管层12。本申请实施例中，在基板11上通过物理气相沉积工艺或化学气相沉积工艺形成第一导电层16，采用一道光罩制程对第一导电层16进行图案化处理以得到第一栅极121。
制作第一栅极121后，通过物理气相沉积方法、化学气相沉积方法、或涂覆方法在形成第一栅极121的金属层上制作栅极绝缘层124。栅极绝缘层124的材料可以是二氧化硅或者氮化硅。之后，在栅极绝缘层124上通过化学气相沉积法形成有源层122，有源层122可以采用非晶硅、微晶硅、多晶硅、金属氧化物等半导体材料。对有源层122进行图案化处理后，在有源层122之上沉积第二导电层17，通过黄光或者刻蚀工艺图案化处理第二导电层17以形成源漏极123。第一栅极121，有源层122和源漏极123即构成薄膜晶体管120。
制作薄膜晶体管120后，在薄膜晶体管层12上通过沉积方式形成钝化层13，钝化层13的材料可以是氮化硅或者氧化硅。然后，在钝化层13上沉积形成第二栅极层14和像素电极层15。需要说明的是，第二栅极层14和像素电极层15可以为同层，即在钝化层13上沉积一层ITO薄膜同时形成第二栅极层14和像素电极层15。之后对ITO薄膜作图案化处理以形成第二栅极141和像素电极。通过使第二栅极层14和像素电极层15同层设置，可以降低阵列基板10的材料成本。
优选的，在步骤S4中，如图5所示，还包括：
S41、在所述钝化层13上开设通孔130，并使所述通孔130并穿过所述栅极绝缘层124延伸至所述电连接部1210；
S42、在所述钝化层13上制作像素电极层15和第二栅极层14，并使所述第二栅极层14的第二栅极141穿过所述通孔130与所述第一栅极121的电连接部1210电连接。
结合图2，第一栅极121、有源层122和源漏极123依次设于基板11上，第一栅极121和有源层122之间设置有栅极绝缘层124，第一栅极121包括电连接部1210。
通孔130穿过栅极绝缘层124并延伸至电连接部1210，开设通孔130的工艺包括黄光刻蚀或者激光刻蚀，具体可根据实际情况进行确定。开设通孔130后，在钝化层13上沉积形成第二栅极层14并使第二栅极层14穿过通孔130与第一栅极121的电连接部1210连接。最后，对第二栅极层14做图案化处理形成第二栅极141。由此，实现了第一栅极121和第二栅极141的电连接。
最后，本申请提供一种显示面板1，显示面板1包括本申请实施例中所提供的阵列基板。需要说明的是，显示面板1可以是液晶显示(Liquid Crystal Display，LCD)面板，也可以是有机发光二极管(Organic Light-Emitting Diode，OLED)面板。如图6所示，显示面板1为LCD显示面板，其包括与阵列基板相对设置的彩膜基板20，阵列基板10和彩膜基板20相对形成液晶盒。
以上对本申请提供一种阵列基板、阵列基板的制作方法及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
薄膜晶体管层，设置在所述基板上，所述薄膜晶体管层包括多个薄膜晶体管，所述薄膜晶体管包括第一栅极、与所述第一栅极对应设置的有源层，以及与所述有源层电连接的源漏极；
钝化层，设置在所述薄膜晶体管层上；
第二栅极层，设置在所述钝化层上，所述第二栅极层包括与所述第一栅极位置对应的第二栅极，所述第一栅极与所述第二栅极在所述阵列基板的厚度方向上至少部分重叠；
像素电极层，所述像素电极层与所述第二栅极层同层设置，所述像素电极层包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极通过对应设置的所述薄膜晶体管充电；
其中，在所述阵列基板的厚度方向上，所述有源层、所述第一栅极、所述第二栅极的正投影全部重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极与所述第二栅极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一栅极包括电连接部，所述钝化层上对应所述电连接部的位置开设有通孔，所述通孔延伸至所述第一栅极的电连接部，所述第二栅极穿过所述通孔与所述第一栅极的电连接部电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一栅极、所述有源层和所述源漏极依次设于所述基板上，所述第一栅极和所述有源层之间设置有栅极绝缘层，所述通孔贯穿所述栅极绝缘层并延伸至所述第一栅极的电连接部。
5.根据权利要求3所述的阵列基板，其特征在于，所述有源层、所述第一栅极和所述源漏极依次设于所述基板上，所述源漏极与所述第一栅极之间设置有平坦化层，所述通孔贯穿所述平坦化层并延伸至所述第一栅极。
6.根据权利要求3所述的阵列基板，其特征在于，所述通孔的直径沿所述钝化层至所述基板方向逐渐减小。
7.根据权利要求1至6中任意一项所述的阵列基板，其特征在于，所述阵列基板包括设置在所述钝化层上的像素电极层。
8.一种阵列基板的制作方法，其特征在于，包括如下步骤：
提供一基板；
在所述基板上制作薄膜晶体管层，所述薄膜晶体管层包括多个薄膜晶体管，所述薄膜晶体管包括第一栅极、与所述第一栅极对应设置的有源层、以及与所述有源层电连接的源漏极；
在所述薄膜晶体管层上制作钝化层；
在所述钝化层上制作像素电极层和第二栅极层，所述第二栅极层包括与所述第一栅极位置对应的第二栅极；所述像素电极层与所述第二栅极层同层设置，所述像素电极层包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极通过对应设置的所述薄膜晶体管充电；
其中，在所述阵列基板的厚度方向上，所述有源层、所述第一栅极、所述第二栅极的正投影全部重叠。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述第一栅极、所述有源层和所述源漏极依次设于所述基板上，所述第一栅极和所述有源层之间设置有栅极绝缘层；所述第一栅极包括电连接部；所述在所述钝化层上制作像素电极层和第二栅极层的步骤中，包括：
在所述钝化层上开设通孔，并使所述通孔并穿过所述栅极绝缘层延伸至所述电连接部；
在所述钝化层上制作像素电极层和第二栅极层，并使所述第二栅极层的第二栅极穿过所述通孔与所述第一栅极的电连接部电连接。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1至7中任意一项所述的阵列基板。
CN202110668053.0A 2021-06-16 2021-06-16 阵列基板、阵列基板的制作方法及显示面板 Active CN113488485B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110668053.0A CN113488485B (zh) 2021-06-16 2021-06-16 阵列基板、阵列基板的制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110668053.0A CN113488485B (zh) 2021-06-16 2021-06-16 阵列基板、阵列基板的制作方法及显示面板

Publications (2)

Publication Number Publication Date
CN113488485A CN113488485A (zh) 2021-10-08
CN113488485B true CN113488485B (zh) 2022-08-05

Family

ID=77935091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110668053.0A Active CN113488485B (zh) 2021-06-16 2021-06-16 阵列基板、阵列基板的制作方法及显示面板

Country Status (1)

Country Link
CN (1) CN113488485B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456744B (zh) * 2013-09-05 2016-08-17 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN104795401A (zh) * 2015-04-09 2015-07-22 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制造方法
US10754216B2 (en) * 2015-05-26 2020-08-25 Boe Technology Group Co., Ltd. Array substrate and driving method thereof, liquid crystal display panel, and liquid crystal display device
CN204758983U (zh) * 2015-05-26 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、液晶面板及液晶显示装置
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
US10290665B2 (en) * 2017-04-10 2019-05-14 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrates, display devices, and the manufacturing methods thereof
US20210091121A1 (en) * 2019-09-19 2021-03-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, method of manufacturing same, and display panel

Also Published As

Publication number Publication date
CN113488485A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
US10431599B2 (en) Substrate for display device and display device including the same
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
US6958252B2 (en) Flat panel display device and method of manufacturing the same
TWI401802B (zh) 薄膜電晶體板及其製造方法
US9449998B2 (en) Manufacturing method of pixel structure with data line, scan line and gate electrode formed on the same layer
US20110183463A1 (en) Thin film transitor substrate and method of manufacturing the same
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
KR101232159B1 (ko) 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
US7755708B2 (en) Pixel structure for flat panel display
CN102636927A (zh) 阵列基板及其制造方法
US20060121636A1 (en) Liquid crystal display device and fabricating method thereof
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
US8748892B2 (en) Thin film transistor and method for fabricating the same
US20150372025A1 (en) Semiconductor device
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
CN212517205U (zh) 低温多晶氧化物阵列基板
CN102709240B (zh) 阵列基板的制作方法、阵列基板和显示装置
CN111725243A (zh) 低温多晶氧化物阵列基板及其制作方法
CN113488485B (zh) 阵列基板、阵列基板的制作方法及显示面板
TWI518430B (zh) 顯示面板及應用其之顯示裝置
CN113540126B (zh) 阵列基板及制作方法
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant