CN102024757A - 像素结构及其制造方法 - Google Patents
像素结构及其制造方法 Download PDFInfo
- Publication number
- CN102024757A CN102024757A CN2009103074383A CN200910307438A CN102024757A CN 102024757 A CN102024757 A CN 102024757A CN 2009103074383 A CN2009103074383 A CN 2009103074383A CN 200910307438 A CN200910307438 A CN 200910307438A CN 102024757 A CN102024757 A CN 102024757A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- protective layer
- transistor area
- patterning photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 127
- 239000011241 protective layer Substances 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000059 patterning Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010409 thin film Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000012940 design transfer Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241001025261 Neoraja caerulea Species 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical class [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及一种像素结构及其制造方法。首先提供一基板，且基板上具有一晶体管区以及一像素区。然后形成至少一栅极电极于基板上的晶体管区、形成一绝缘层于基板上并覆盖栅极电极、形成一图案化半导体层于绝缘层表面的晶体管区及像素区以及在与栅极电极对应的部分图案化半导体层上形成一图案化第一保护层，和将未被图案化第一保护层覆盖的图案化半导体层转换为一具有掺杂的半导体层，具有掺杂的半导体层分别作为一晶体管的一源极和一像素电极，被图案化第一保护层覆盖的图案化半导体层作为源极和像素电极之间的一沟道。于此，本发明在制造过程上不但可简化制造过程步骤，又可降低材料成本。
Description
技术领域
本发明涉及一种像素结构及其制造方法，尤指一种以掺杂半导体材料来形成像素电极的像素结构及其制造方法。
背景技术
液晶显示器由于具有轻薄短小、低辐射与低耗电等特性，已取代传统阴极射线管显示器成为显示器市场的主流产品。一般说来，液晶显示面板主要包括一薄膜晶体管的数组基板、一彩色滤光片基板，以及填充于数组基板与彩色滤光片基板之间的液晶分子层。数组基板包括多个呈数组排列的像素，且每一像素是利用多条平行的扫描线与多条与扫描线垂直的平行数据线定义而成，并以薄膜晶体管作为开关元件，利用一像素电极驱动各像素上方的液晶分子作不同程度的旋转以调整各像素的亮度，同时利用彩色滤光片基板上与各像素对应设置的红色、绿色与蓝色滤光片使各像素产生不同亮度的红色、绿色与蓝色光线，进而输出高画质的彩色影像。
现今像素结构中的的薄膜晶体管主要包括一栅极电极、一源极、一漏极以及一做为晶体管沟道的非晶硅(amorphous silicon)层。然而，随着显示装置朝着大尺寸、高分辨率以及低动态残影等方向前进，由非晶硅层所构成的薄膜晶体管在导电性、稳定性、低漏电、以及透光率等条件上已渐渐无法满足目前显示装置的要求。其次，像素结构中的像素电极通常是由氧化铟锡(ITO)等透明导电材料所构成。氧化铟锡中的铟属稀有金属，在长久使用下容易遭遇原料短缺及价格高昂的问题。此外，以现有的标准制造过程来制作像素结构时，通常需要五道以上的光罩来定义出像素结构中的各元件图案，包括栅极、源极/漏极、沟道、像素电极以及接触洞等，在繁琐的制造过程步骤下不但无法提升薄膜晶体管的效能，又同时耗费制作成本。
发明内容
为了解决现有技术上述传统制造过程中制作像素结构所遇到的瓶颈，本发明提供一种像素结构及其制造方法。
一种制作像素结构的方法，包括有下列步骤。首先提供一基板，且基板上具有一晶体管区以及一像素区。然后形成至少一栅极电极于基板上的晶体管区，接着形成一绝缘层于基板上并覆盖栅极电极，然后形成一图案化半导体层于绝缘层表面的晶体管区及像素区以及在与栅极电极对应的部分图案化半导体层上形成一图案化第一保护层，和将未被图案化第一保护层覆盖的图案化半导体层转换为一具有掺杂的半导体层，具有掺杂的半导体层分别作为一晶体管的一源极和一像素电极，被图案化第一保护层覆盖的图案化半导体层作为源极和像素电极之间的一沟道。
一种像素结构，其包括：一基板，具有一晶体管区以及一像素区；至少一栅极电极设于基板上的晶体管区；一绝缘层设于栅极电极与基板上；以及一半导体层设于晶体管区及像素区的绝缘层上，其中像素区的半导体层具有掺杂以用来作为一像素电极，部分的晶体管区的半导体层具有掺杂以用来作为一源极，部分的晶体管区的半导体层不具有掺杂以用来作为源极和像素电极之间的一沟道。
根据本发明所揭露的一种像素结构及其制造方法，可同时在像素结构的晶体管区及像素区制作出所需的晶体管沟道及像素电极，而不需分别制作出晶体管区的沟道及像素区的像素电极，在制造过程上不但可简化制造过程步骤，又可达到降低材料成本的功效。
附图说明
图1～图5是本发明像素结构一较佳实施方式的制造方法的主要步骤示意图。
图6是图5所示像素结构的扫描线与数据线交界处的示意图。
图7是本发明另一实施方式像素结构的扫描线与数据线交界处的示意图。
图8是图7沿切线BB’的剖面示意图。
具体实施方式
请参照图1至图5，图1至图5为本发明像素结构一较佳实施例的制造方法的主要步骤的示意图。如图1所示，首先提供一基板12，基板12可包括有机材料或无机材料，例如玻璃、石英、塑料、树脂、压克力等材质，且基板12上具有一晶体管区14、一像素区16以及一导线区18。然后形成多个栅极电极20于基板12上的晶体管区14以及多个导电图案60于基板12上的导线区18。其中，栅极电极20及导电图案60的制作方式可先形成一由金属所构成的导电材料层(图未示)在基板12上，此金属材料可包括钨、钼、钨钼合金、铝钼合金、铝钛合金等材料，然后搭配进行一微影暨刻蚀制造过程，去除部分的导电材料层(图未示)，以于基板12上形成多条扫描线(图未示)与多个薄膜晶体管的栅极电极20及导电图案60。
接着如图2至图3所示，形成一做为薄膜晶体管的栅极绝缘层的绝缘层22于基板12上并覆盖各栅极电极20及各导电图案60，且绝缘层22较佳由氧化硅所构成。然后依序沉积一透明的半导体层24与一第一保护层26在绝缘层22上，并对半导体层24及第一保护层26进行一图案转移制造过程，以于绝缘层22上形成一图案化半导体层34与图案化第一保护层36。其中，半导体层24主要由铟镓锌氧化物(InGaZnO)所构成，而第一保护层26则可由氧化硅所构成。
在本实施例中，形成图案化半导体层34及图案化第一保护层36的较佳步骤是先以一半透型(half-tone)光罩(图未示)形成一具有不同厚度的第一图案化光致抗蚀剂层28在第一保护层26上，其中第一图案化光致抗蚀剂层28的第一部位30相对应设于晶体管区14内的栅极电极20上方，而第一图案化光致抗蚀剂层28的第二部位32则分别设于像素区16与晶体管区14内源极/漏极的预定位置，且第一图案化光致抗蚀剂层28的第一部位30的厚度大于第二部位32的厚度。然后进行一刻蚀制造过程，例如一干刻蚀或湿刻蚀制造过程，利用第一图案化光致抗蚀剂层28去除晶体管区14及像素区16以外的第一保护层26及半导体层24，并使剩余的半导体层24形成图案化半导体层34。随后利用灰化(ashing)制造过程以非等向性缩减第一图案化光致抗蚀剂层28的厚度，亦即去除第一图案化光致抗蚀剂层28设于晶体管区14及像素区16中的第二部位32，并缩减第一图案化光致抗蚀剂层28的第一部位30的厚度。之后，再利用第一图案化光致抗蚀剂层28剩余在晶体管区14的栅极电极20上方的第一部位30当作刻蚀屏蔽，去除晶体管区14以外的第一保护层26，以形成一图案化第一保护层36，并通过图案化第一保护层36于晶体管区14内的图案化半导体层34中定义出一沟道区38。然后完全去除剩余的第一图案化光致抗蚀剂层28。
值得注意的是，本实施例是采用半透型光罩来形成具有不同厚度的第一图案化光致抗蚀剂层28，然后再以此第一图案化光致抗蚀剂层28来进行图案转移并形成图案化半导体层34与图案化第一保护层36。换句话说，本发明仅需一道半透型光罩便可将半导体层24与第一保护层26进行图案化，以制作出所需的图案化半导体层34及图案化第一保护层36。但不局限于此，本发明的其它实施例又可依照传统制造过程以两道光罩的方式来分别形成图案化半导体层34与设于其上的图案化第一保护层36，此作法也属本发明所涵盖的范围。
然后如图4所示，进行一化学气相沉积(chemical vapor deposition，CVD)制造过程以于基板12上全面性形成一第二保护层40并覆盖图案化第一保护层36、图案化半导体层34及绝缘层22。依据本发明的较佳实施例，第二保护层40包括氮化硅，且覆盖第二保护层40于图案化半导体层34上的时候，较佳是在化学气相沉积制造过程中引入一含有氢原子的气体，使氢原子植入未覆盖图案化第一保护层36的图案化半导体层34中以形成具有掺杂的半导体层。
在本实施例中，由于图案化第一保护层36所覆盖的图案化半导体层34在上述第二保护层40沉积的过程中并不会被植入掺杂，因此较佳做为本发明薄膜晶体管的沟道42，而晶体管区14及像素区16中未覆盖有图案化第一保护层36的部分图案化半导体层34则较佳分别做为薄膜晶体管的源极44以及像素区16的像素电极46。换句话说，本发明利用图案化第一保护层36的遮蔽，可在沉积第二保护层40的过程中将原本的图案化半导体层34同时制作出薄膜晶体管的源极44与沟道42以及一像素电极46。此外，本发明亦可利用图案化第一保护层36的遮蔽，直接实施一离子注入制造过程或高浓度等离子掺杂制造过程，以对未覆盖有图案化第一保护层36的部分图案化半导体层34进行掺杂，而形成薄膜晶体管的源极44以及像素区16的像素电极46，之后再沉积第二保护层40，此等作法同属本发明的涵盖范围。
然后如图4至图5所示，对第二保护层40进行一微影暨刻蚀制造过程，以于第二保护层40中形成多个接触洞48，随后再形成一金属层(图未示)于第二保护层40上并同时填入该金属层于各接触洞48中，所述的金属层可由钨、钼、钨钼合金、铝钼合金、铝钛合金等金属材料所构成，随后再对该金属层进行一微影暨刻蚀制造过程，以于晶体管区14的接触洞48中与晶体管区14外的第二保护层40上形成一导线50，例如为信号线(data or signal line)，以及于导线区18的接触洞48中与导线区18外的第二保护层40上形成另一导线52，用来当作与驱动集成电路(driving IC)或软性印刷电路版(Flexible Printed Circuit，FPC)等互相电性连接以对外提供信号的输入以及输出的接触垫结构，或者是传输共通参考电压(Vcom)的导线，随后并搭配进行一热处理制造过程，例如一升温退火(anneal)制造过程。此外，本发明在形成上述导线50与导线52时同时在扫描线62及数据线64交界处形成一导线结构，如图6所示。图6为本发明上述实施例于扫描线62与数据线64交界处的示意图，其中扫描线62具有一突出部，用来当作栅极电极20，而图5的晶体管区14与像素区16所揭露的结构即为图6中沿着切线AA’的剖面示意图。
在本实施例中，形成接触洞48、导线50与导线52的制造过程，如图4、图5及图6所示，可以一半透型光罩来形成一具有不同厚度的第二图案化光致抗蚀剂层54在第二保护层40上并定义出一接触洞区(如图6中接触洞区48)，其中接触洞区也可以是两个或两个以上。第二图案化光致抗蚀剂层54的第三部位58设于数据线64的第二保护层40上，第二图案化光致抗蚀剂层54的第四部位56设于接触洞区48及数据线64以外的第二保护层40上，其中第二图案化光致抗蚀剂层54的第四部位56的厚度大于第三部位58的厚度。然后进行一刻蚀制造过程，例如一干刻蚀或湿刻蚀制造过程，利用第二图案化光致抗蚀剂层54当作屏蔽去除晶体管区14的部分第二保护层40及导线区18的部分第二保护层40及绝缘层22以形成多个接触洞48。随后利用灰化制造过程缩减第二图案化光致抗蚀剂层54的厚度以及去除第二图案化光致抗蚀剂层54的第三部位58，并沉积一金属层(图未示)在接触洞48中、第二保护层40上及第二图案化光致抗蚀剂层54上。接着利用剥离(lift-off)技术一起去除第二图案化光致抗蚀剂层54及设于第二图案化光致抗蚀剂层54上的部分金属层，并搭配进行一热处理制造过程，例如一升温退火制造过程，以于晶体管区14及导线区18分别形成一导线50与导线52，以及第二保护层上形成一数据线64图案。本实施例仅需一道半透型光罩便可将第二保护层40与金属层进行图案化，以制作出所需的接触洞48、导线50、导线52及数据线64。
请接着参照图7，图7为本发明另一实施例于扫描线62与数据线64交界处形成一导线结构的示意图，其中图8的晶体管区14与像素区16所揭露的结构即为图7中沿着切线BB’的剖面示意图。
在本实施例中，如图8所示，本发明又可用一道一般光罩来将第二保护层40与金属层进行图案化，以制作出所需的接触洞48、导线50、导线52及数据线64，并制作出埋藏于第二保护层40中的导线结构。举例来说，可先利用一般光罩形成一图案化光致抗蚀剂层(图未示)在第二保护层40上，接着直接进行一刻蚀制造过程，例如一干刻蚀或湿刻蚀制造过程，利用图案化光致抗蚀剂层(图未示)当作屏蔽去除晶体管区14的部分第二保护层40、接触洞区(如图7中接触洞区48)的部分第二保护层40与绝缘层22以及导线区18的部分第二保护层40与绝缘层22以形成多个接触洞48。然后沉积一金属层(图未示)在接触洞48中及图案化光致抗蚀剂层(图未示)上并以剥离(lift-off)技术一起去除图案化光致抗蚀剂层(图未示)及设于图案化光致抗蚀剂层(图未示)上的部分金属层(图未示)，随后并搭配进行一热处理制造过程，例如一升温退火制造过程，以于晶体管区14及导线区18分别形成一导线50与导线52，以及于接触洞区形成一设于接触洞48中的数据线64图案。
在本实施例中，扫描线62与数据线64交界处的数据线64与绝缘层22之间虽设有一具有掺杂的图案化半导体层34当作阻隔，但不局限这个设计，又可由一个不具有掺杂的图案化半导体层34取代具有掺杂的图案化半导体层34，此设计也属本发明所涵盖的范围。
如图5所示，本发明另揭露一种像素结构，其包括一具有晶体管区14、像素区16以及导线区18的基板12、至少一栅极电极20设于基板12上的晶体管区14、一绝缘层22设于栅极电极20与基板12上、一图案化半导体层34设于晶体管区14及像素区16的绝缘层22上、一图案化第一保护层36设于晶体管区14的图案化半导体层34上以及一第二保护层40设于图案化第一保护层36、图案化半导体层34及绝缘层22上。其中，图案化半导体层34主要由铟镓锌氧化物(InGaZnO)所构成、图案化第一保护层36是由氧化硅所构成而第二保护层40则由氮化硅所构成。另外在本实施例中，由图案化第一保护层36所遮蔽的部分图案化半导体层34较佳定义出一薄膜晶体管的沟道42，且此沟道42是为一不具有掺杂的半导体层。部分晶体管区14及像素区16的图案化半导体层34则具有掺杂，分别作为薄膜晶体管的源极44与一像素电极46。
综上所述，本发明所揭露的像素结构较佳以铟镓锌氧化物(InGaZnO)所构成的透明半导体材料来取代原本作为薄膜晶体管沟道的非晶硅层以及在像素区用来作为像素电极的氧化铟锡(ITO)材料，并通过特殊的半导体材料层来提升薄膜晶体管的充电能力及降低漏电。此外，依据上述制造过程，本发明可在一道微影暨刻蚀制造过程(photo-etching process，PEP)下就同时在像素结构的晶体管区及像素区制作出所需的薄膜晶体管沟道及像素电极，而不需分别以非晶硅及氧化铟锡等材料来制作出薄膜晶体管的沟道及像素区的像素电极，且在搭配半透式光罩的应用下可仅用三道光罩就完成整个像素结构的制作，在制造过程上不但可简化制造过程步骤，又可降低材料成本。最后，由于本发明所揭露的铟镓锌氧化物半导体材料属于一透明材料层，又可与栅极绝缘层与门极电极等元件一同构成一储存电容，并可在不影响开口率的情况下提供良好的储存电容能力并提升面板效能。
Claims (10)
1.一种制作像素结构的方法，其包括：
提供一基板，该基板上具有一晶体管区以及一像素区；
形成至少一栅极电极于该基板上的该晶体管区；
形成一绝缘层于该基板上并覆盖该栅极电极；
形成一图案化半导体层于该绝缘层表面的该晶体管区及该像素区；
在与该栅极电极对应的部分该图案化半导体层上形成一图案化第一保护层；和
将未被该图案化第一保护层覆盖的该图案化半导体层转换为一具有掺杂的半导体层，该具有掺杂的半导体层分别作为一晶体管的一源极和一像素电极，被该图案化第一保护层覆盖的该图案化半导体层作为该源极和该像素电极之间的一沟道。
2.如权利要求1所述的制作像素结构的方法，其特征在于：该图案化半导体层包括铟镓锌氧化物。
3.如权利要求1所述的制作像素结构的方法，其特征在于：将未被该图案化第一保护层覆盖的该图案化半导体层转换为该具有掺杂的半导体层的步骤具体包括：进行一化学气相沉积制造过程于该基板上形成一第二保护层并覆盖该第一保护层、该半导体层及该绝缘层，且在该化学气相沉积制造过程中引入一含有氢原子的气体，使该氢原子植入未覆盖该图案化第一保护层的该半导体层中。
4.如权利要求1所述的制作像素结构的方法，其特征在于：形成一图案化半导体层于该绝缘层表面的该晶体管区及该像素区的步骤具体包括：
形成一半导体层于该绝缘层表面；
覆盖一第一保护层于该半导体层上；
形成一具有不同厚度的第一图案化光致抗蚀剂层于该第一保护层上，其中该第一图案化光致抗蚀剂层的一第一部位设于该晶体管区内，而该第一图案化光致抗蚀剂层的一第二部位设于该像素电极区，且该第一图案化光致抗蚀剂层的该第一部位的厚度大于该第二部位的厚度；
进行一刻蚀制造过程，利用该第一图案化光致抗蚀剂层去除该晶体管区及该像素区以外的该第一保护层及该半导体层，使剩余的该半导体层形成该图案化半导体层；
去除该第一图案化光致抗蚀剂层设于该像素区的该第二部位；
利用该第一图案化光致抗蚀剂层设于该晶体管区的该第一部位去除该晶体管区以外的该第一保护层，以形成该图案化第一保护层并于该晶体管区内的该半导体层中定义出一沟道区；以及
完全去除该第一图案化光致抗蚀剂层。
5.如权利要求4所述的制作像素结构的方法，其特征在于：利用一半透型光罩形成该具有不同厚度的第一图案化光致抗蚀剂层。
6.如权利要求3所述的制作像素结构的方法，其特征在于：形成该具有掺杂的半导体层后进一步包括：
形成一具有不同厚度的第二图案化光致抗蚀剂层于该第二保护层上并定义出一接触洞区，其中该第二图案化光致抗蚀剂层的一第三部位设于一导线区，而该第二图案化光致抗蚀剂层的一第四部位设于该接触洞区及该导线区以外的该第二保护层上，且该第二图案化光致抗蚀剂层的该第四部位的厚度大于该第三部位的厚度；
利用该第二图案化光致抗蚀剂层去除部分该第二保护层及部分该绝缘层以形成一接触洞；
去除该第二图案化光致抗蚀剂层的该第三部位；
形成一金属层于该第二图案化光致抗蚀剂层上、该第二保护层上及该接触洞中；
去除该第二图案化光致抗蚀剂层及设于该第二图案化光致抗蚀剂层上的该金属层；以及
进行一热处理。
7.一种像素结构，其包括：
一基板，具有一晶体管区以及一像素区；
至少一栅极电极设于该基板上的该晶体管区；
一绝缘层设于该栅极电极与该基板上；以及
一半导体层设于该晶体管区及该像素区的该绝缘层上，其特征在于：该像素区的该半导体层具有掺杂以用来作为一像素电极，部分的该晶体管区的该半导体层具有掺杂以用来作为一源极，另一部分的该晶体管区的该半导体层不具有掺杂以用来作为该源极和该像素电极之间的一沟道。
8.如权利要求7所述的像素结构，其特征在于：该沟道上设有一第一保护层。
9.如权利要求8所述的像素结构，其特征在于：还包括设于该第一保护层、该绝缘层及该半导体层上的一第二保护层。
10.如权利要求7所述的像素结构，其特征在于：该半导体层包括铟镓锌氧化物。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009103074383A CN102024757B (zh) | 2009-09-22 | 2009-09-22 | 像素结构及其制造方法 |
| US12/873,271 US8329517B2 (en) | 2009-09-22 | 2010-08-31 | Pixel structure and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009103074383A CN102024757B (zh) | 2009-09-22 | 2009-09-22 | 像素结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102024757A true CN102024757A (zh) | 2011-04-20 |
| CN102024757B CN102024757B (zh) | 2013-03-27 |
Family
ID=43755838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009103074383A Active CN102024757B (zh) | 2009-09-22 | 2009-09-22 | 像素结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8329517B2 (zh) |
| CN (1) | CN102024757B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014059713A1 (zh) * | 2012-10-19 | 2014-04-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013058226A1 (ja) * | 2011-10-21 | 2013-04-25 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US20140034952A1 (en) * | 2012-07-31 | 2014-02-06 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Liquid Crystal Display Device, Array Substrate and Manufacturing Method Thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3810681B2 (ja) * | 2001-12-20 | 2006-08-16 | シャープ株式会社 | 薄膜トランジスタ基板および液晶表示装置 |
| KR101166842B1 (ko) * | 2005-12-29 | 2012-07-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판 |
| JP5007171B2 (ja) * | 2007-02-13 | 2012-08-22 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
| US7977151B2 (en) * | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
-
2009
- 2009-09-22 CN CN2009103074383A patent/CN102024757B/zh active Active
-
2010
- 2010-08-31 US US12/873,271 patent/US8329517B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014059713A1 (zh) * | 2012-10-19 | 2014-04-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110068333A1 (en) | 2011-03-24 |
| US8329517B2 (en) | 2012-12-11 |
| CN102024757B (zh) | 2013-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| US5852481A (en) | Liquid crystal display with two gate electrodes each having a non-anodizing and one anodizing metallic layer and method of fabricating | |
| CN101325181B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN102566168B (zh) | 阵列基板及其制作方法、液晶显示装置 | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| CN105097675A (zh) | 阵列基板及其制备方法 | |
| CN101697054B (zh) | 用于液晶显示器的一种提升开口率的像素设计 | |
| TW202338467A (zh) | 液晶顯示裝置 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN103178119B (zh) | 阵列基板、阵列基板制备方法以及显示装置 | |
| CN101989015A (zh) | 一种tft阵列结构及其制造方法 | |
| CN102709234A (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN102033367B (zh) | 显示基板及其制造方法 | |
| EP3185287A1 (en) | Array substrate and manufacturing method thereof, and display device | |
| US9618809B2 (en) | Liquid crystal display and method for manufacturing same | |
| CN103293797B (zh) | 一种薄膜晶体管液晶显示装置及其制作方法 | |
| CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN104779203A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN102024757B (zh) | 像素结构及其制造方法 | |
| CN100452363C (zh) | 薄膜晶体管阵列基板的制作方法 | |
| CN103487999A (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN100492617C (zh) | 像素结构的制作方法以及像素结构 | |
| CN109887968A (zh) | 一种显示面板及其制作方法 | |
| US20100315573A1 (en) | Liquid crystal panel, application and manufacturing method thereof | |
| JP5329938B2 (ja) | センサ部内蔵画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 518109 Longhua, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 1, floor 4, Applicant after: Qunkang Technology (Shenzhen) Co., Ltd. Co-applicant after: Chimei Optoelectronics Co., Ltd. Address before: 518109 Longhua, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 1, floor 4, Applicant before: Qunkang Technology (Shenzhen) Co., Ltd. Co-applicant before: Innolux Display Group |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |