JPS6329976A

JPS6329976A - 薄膜トランジスタの製造方法

Info

Publication number: JPS6329976A
Application number: JP61173193A
Authority: JP
Inventors: Tsuneo Miyake; 三宅　常夫; Akira Matsuno; 明松野; Naoya Tsurumaki; 直哉鶴巻; Toru Nakagawa; 徹中川; Shuji Masumura; 増村　修司
Original assignee: Komatsu Ltd
Current assignee: Komatsu Ltd
Priority date: 1986-07-23
Filing date: 1986-07-23
Publication date: 1988-02-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、薄膜トランジスタの製造方法に係り、特に、
製造工程の簡略化に関する。

〔従来技術およびその問題点〕半導体層として、アモルファスシリコン等のアモルファ
ス半導体を用いた薄膜トランジスタは、ガラス基板のよ
うに低順な大面積基板上に２次元的に集積してアクティ
ブマトリックスにまとめられ、これと液晶のような光学
的活性物質とを組み合わせて、パネル形ディスプレイを
実現する等、近年注目を集めているデバイスである。

従来の薄膜トランジスタの素子構造の代表例としては、
ソースおよびドレイン電極とゲート電極とによってアモ
ルファスシリコンからなる半導体層をはさんだスタガ構
造があげられる。

例えば、逆スタガ構造の薄膜トランジスタの形成に際し
ては、透光性のガラス基１１ｊｌＯ１上に、蒸着法によ
りクロム薄膜を形成した後、フォトリソエツチングによ
りこれをパターニングし第２図（ａ）に示す如くゲート
電極１０２を形成する。

（マスク１）次いで、ＣＶＤ法等により、ゲート絶縁膜１０３として
の窒化シリコン膜を形成する。

そして、第２図（ｂ）に示す如く、プラズマＣＶＤ法に
より、活性層１０４としての水素化アモルファスシリコ
ン１層およびオーミック接触層１０５としての水素化ア
モルファスシリコンｎ＋層を順次堆積した後、これら２
層をフォトリソエツチング法により同時にパターニング
する。（マスク２）この後、第２図（ｃ）に示す如く、酸化インジウム錫（
ＩＴＯ）層をスパッタリング法により堆積した後、フォ
トリソエツチング法によりソースおよびドレイン電極１
０６，１０７をパターニングする。（マスク３）このとき、酸化インジウム錫層のエツチング後マスクを
そのままにして露呈する水素化アモルファスシリコンロ
十層をエツチング除去し、ソース・ドレイン間を分離す
る。

そして最後に、プラズマＣＶＤ法により上部絶縁膜１０
８としてのｔ化シリコン膜遮光性の金属膜１０９として
のアルミニウム層を順次堆積した後、フォトリソエツチ
ング法（マスク４）によりこれらをパターニングし第２
図（ｄ）および（ｅ）に示すような薄膜トランジスタが
完成する。

しかしながら、このような方法では、前述の如く最低４
枚のマスクが必要となり、マスク合わせあるいは露光工
程等に多大な労力および時間を要し、コストの高騰を招
く上、マスク合わせの誤差による歩留りの低下も問題と
なっていた。

また、液晶パネルの駆動部にこのような薄膜トランジス
タを用いる場合、マスク合わせ誤差に対するマージンが
必要であるという理由により、開口率すなわち画素部分
の面積比率が下がるという問題点もあった。

本発明は、前記実情に鑑みてなされたもので、製造が容
易で信頼性の高い薄膜トランジスタを提供することを目
的とする。

〔問題点を解決するための手段〕

そこで、本発明では、透光性の基板上に順次積層せしめ
られるゲート電極、ゲート絶縁膜、活性層、オーミック
接触層を同一マスクを用いてパターニングすると共に、
この上層に、これを基板側からのオーバー露光によって
、前記オーミック接触層上にわずかに重なるように自己
整合的に上部絶縁膜のパターンを形成するようにしてい
る。

ソース・ドレイン電極および遮光膜の形成は通常の如く
行なうようにすればよいが、好ましくは、遮光膜の形成
を、裏面側からの露光により自己整合的に形成したレジ
ストパターン上に遮光性の絶縁膜を形成し、リフトオフ
により該レジストパターンと共に選択的に除去する。

〔作用〕

かかる方法によれば、活性層およびオーミック接触層の
形成用のマスクが不要となる。またこれらがゲート電極
およびゲート絶縁膜と同時にパターニングされることに
よるパターンの側部における短絡の問題を基板側のオー
バー露光によって前記パターン上にわずかに重なるよう
に自己整合的に上部絶縁膜のパターンを形成するという
手段で補うようにしている。従って信頼性も高い。

ここで、この上部絶縁膜のパターン形成は、（１）透明
絶縁膜を堆積した後、ネガレジストを塗布し、基板側か
らのオーバー露光により、下層のパターンにわずかに重
なるようにパターン以外の部分に該ネガレジストを残し
、このネガレジストをマスクとして透明絶縁膜を選択的
にエツチング除去する方法。

（２）まず、ポジレジストを塗布し、基板側からやや露
光不足気味に露光することにより、下層のパターンより
もわずかに小さいポジレジストパターンを形成した後、
絶縁膜を形成し、リフトオフによって該ポジレジストパ
ターンと共にポジレジストパターン上の絶縁膜を除去す
るようにする方法。

のいずれによってもよい。

また、ソース・ドレイン電極の上層に形成される遮光膜
を自己整合的に形成するようにすれば更に１枚、マスク
数を低減することが可能となる。

このように本発明の方法では最低２枚のマスクで良く、
従来の３〜５枚に比べ、工程が簡略化されコストの低減
をはかることができるのみならず、位置合わせや誤差に
よる歩留りの低下あるいは位置合わせ誤差のためのマー
ジンによる開口率の画素部分の面積比率の低下等を防ぐ
ことができる。

〔実施例〕

以下、本発明の実施例について図面を参照しつつ詳細に
説明する。

第１図（ａ）乃至（ｍ）は、液晶を用いた表示パネル駆
動用の薄膜トランジスタの製造工程を示す図である。

まず、第１図（ａ）に示す如く、無アルカリのガラス基
板１上にスパッタ法により膜厚１４００人のモリブデン
（Ｍｏ）層２′を成膜する。このとき、基板温度は３０
０℃とし、得られた膜のシート抵抗は０．６Ω／口であ
った。

次いで、プラズマＣＶＤ法により、順次真空を破ること
なく別の反応室で、膜厚２５００人の窒化シリコン膜（
ＳｉＮｘ）３’　　（第１図（ｂ））、膜厚３０００人
のアモルファスシリコン１層４（第１図（Ｃ））、膜厚
５００人のアモルファスシリコンｎ十層５′　（第１図
（ｄ））を堆積する。

それぞれの成膜条件は下表に示す如くである。

そして、ゲート電極およびゲートバスのパターンのマス
クを用い、通常のフォトリソグラフィー技術でレジスト
パターンを形成し、フロン（ＣＦ４）ガスに５％の酸素
を含有せしめてなるエツチングガスを用いたドライエツ
チング法により、アモルファスシリコンｎ十層５′、ア
モルファスシリコン１層４′、窒化シリコン層３′、モ
リブデン層２′をパターニングし、第１図（ｅ）に示す
如く、オーミック接触層５、活性層４、ゲート絶縁膜３
および（ゲートバスを含む）ゲート電極２を得る。

続いて、再びプラズマＣＶＤ法により、膜厚５０００人
の窒化シリコン膜６′を前記ゲート絶縁膜としての窒化
シリコン膜３′と同一条件で成膜する。（第１図（ｆ）
）次いで、ネガレジストを塗布後、基板の裏面側により通
常の露光時間の３〜５倍露光する。これは、ガラス基板
１の表面での反射、吸収と光の回り込みによりマスクと
なるゲート電極等のパターンよりも内側まで露光するた
めの条件であり、時間を長くする代わりに光二を増して
もよい。この結果、前記パターンの内側３Ｂまで覆うよ
うにレジストパターンが形成される。そしてこのレジス
トパターンをマスクとして、フロン（ＣＦ、ｓ）ガスと
酸素とからなるエツチングガスを用いて前記窒化シリコ
ン膜６′をパターニングし、上部絶縁膜６を得る（第１
図（ｇ））。このときのエツチング終点の検出は、基板
上の複数箇所に配設したテストパターンのシート抵抗を
測定することによって行なった。

そして、該レジストパターンを除去し、た後、スパッタ
法により、膜厚２０００人の酸化インジウム錫層７′を
堆積する。（第１図（ｈ））このとき基板温度は２２０
℃、この酸化インジウム錫層７′のシート抵抗は２０Ω
／口であった。

この後、第１図（ｉ）に示す如く、（ソースバスを含め
て）ソース・ドレイン電極用のマスクを用いてレジスト
パターンを形成した後、エツチングを行ない、ソースド
レイン電極７ａ、７ｂを形成する。このときドレイン電
極は液晶セルの電極となり１画素に対応する。

更に第１図（１）に示す如く、フロン（ＣＦ４）ガスと
酸素の混合ガスをエツチングガスとして用いたドライエ
ツチングにより、ソースドレイン間の不要なアモルファ
スシリコンｎ十層を除去する。

そして史に、ネガレジストを塗布した後、基板の裏面よ
り、通常の２〜３倍の時間（ガラス基板による反射およ
び吸収分を加えて）露光し、ゲート電極の反転パターン
からなるレジストパータンを形成する。（第１図（ｋ）
）この後、電子ビーム蒸着法により膜厚１　ｕｒａの酸
化シリコン（Ｓ　ｉ　Ｏ）膜を室温下で堆積し、リフト
オフ法により該レジストパターンＲと共にその上層の参
加シリコン層を除去し、遮光性の絶縁膜８を形成し、第
１図（Ω）および（ｍ）に示すような薄膜トランジスタ
アレイが完成する。ここで第１図（ｍ）は第１図（Ω）
のＡ−Ａ断面図である。

この方法では、マスク数が低減されることによる工程の
簡略化かなされるのみならず、このようにして形成され
た薄膜トランジスタアレイは高精度で信頼性の高いもの
となっている。

ところでマスク数を３枚から２枚に減らすことができる
と、原理的には、たとえば１０ｕ１１ルールから５ｕｎ
へと倍の精度が出る。これは、マスク相互間のずれのマ
ージンが低減されるからである。

従って、８ドツト／　１１１℃程度の画素密度のＴＦＴ
アレイを作る場合、ゲートバス、ソースバスの幅か１０
１とするとマスク３枚では開口率は５０％〜６０％程度
であるのに対し、マスク２枚では６０〜６５％と大きく
なり、また自ら歩留りも向−１−する。

また、ゲート電極、ゲート絶縁膜、活性層、オーミック
接触層の形成のための成膜工程が、途中にフォトリソ工
程を介入させることなく、連続して行なわれるため、薄
膜トランジスタの特性の向」二、および歩留りの向上を
はかることができる。

従来の方法のように、ゲート電極のパターニング後、ゲ
ート絶縁膜を積層する場合は、フォトリソ工程において
レジスト残渣等が残り易く、ピンホールや絶縁膜の膜質
劣化を生じ易いためである。

更に、この方法によれば、上部絶縁膜および遮光膜の形
成に際して、露光条件の最適化により「重複しろ」を変
えることのできる自己製合法であるため工程が極めて簡
単となる上、歩留りも良好である。

更にまた、遮光膜として、遮光性の絶縁膜を用いること
により、従来の、絶縁膜上に遮光性の金属膜を積層せし
めたものに比べ、これによる浮遊容量がなくなるため、
ノイズの低減あるいは応答速度の向上をはかることがで
きる。

なお、実施例では、上部絶縁膜のパターン形成を、成膜
後、自己整合法によって形成したレジストパターンを用
いて選択的に除去するという方法によって行なったが、
リフトオフ法を用いるようにしてもよい。この場合は、
ポジレジストを用い、自己整合法により露光しゲート電
極上にのみレジストパターンを残留せしめた後、上部絶
縁膜を成膜し、最後に該レジストパータンと共にリフト
オフするという方法がとられる。従ってこのリフトオフ
法を用いる場合は、デバイス側での制約がない限りこの
上部絶縁膜は透明である必要はない。

また、遮光性膜については、不用であり、また従来と同
様に透明絶縁膜上に遮光性の金属膜を積層せしめるよう
にする等、適宜変更可能である。

更に、遮光性の絶縁膜としては、ＳｉＯの他、黒色の酸
化タンタル（Ｔａ　２０ｘ　、ｘ＜　５）等他の物質を
用いてもよい。

更に、ゲート電極はモリブデンの他、クロム（Ｃｒ）、
タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ
）等他の導体で形成してもよい。

しかしながら、フロン（ＣＦ４）ガスによるドライエツ
チングができないため他の層とは別工程でエツチングす
る必要がある。ゲート絶縁膜についても、窒化シリコン
膜に限定させることなく、５ｉ０２膜、５ｉＯＮ膜、Ｔ
　ａ　２０５膜等を用いてもよいが、活性層およびオー
ミック接触層とプラズマＣＶＤ工程が真空を破ることな
く連続して行ない得るような材料を選択するのが望まし
い。

加えて、実施例では、液晶を用いた表示パネルに用いら
れる薄膜トランジスタアレイについて説明したが、この
他、イメージセンサ等、他のデバイスにも適用可能であ
ることはいうまでもない。

〔効果〕

以上説明したように、本発明の薄膜トランジスタの方法
によれば、ゲート電極、ゲート絶縁膜、活性層、オーミ
ック接触層のパターニングを同一マスクを用いて一度に
行なうと共に、の旧層に基板側からのオーバー露光によ
りこれらのパターンとわずかな重なりを有し、これらの
側方に延びるように自己整合的に一ヒ部絶縁膜のパター
ンを形成するようにしているため、製造工程が大幅に簡
略化されると共に歩留りも向上する。

【図面の簡単な説明】

第１図（ａ）乃至（ｍ）は、本発明実施例の薄膜トラン
ジスタアレイの製造工程を示す図、第２図（ａ　）乃至
（ｅ）は、従来の薄膜トランジスタの製造工程を概略的
に示す図である。１．１０１・・・ガラス基板、２，１０２・・ゲート電
極、３．１０３・・・ゲート絶縁膜、４，１０４・・活
性層、５，１０５・・・オーミック接触層、７ａ。１０６・・・ソース電極、７ｂ、１０７・・・ドレイン
電極、６・・・上部絶縁膜、８・・・遮光性の絶縁膜。第１図（ａ）一′ 第１図（ｂ）６′ 第１図（ｃ）７５′ 第１図（ｄ）第１図（ｅ）第１図（ｆ）第１図（９）第１図（ｈ）ｄ第１図（１）第１図（ｊ）第１図（ｋ）第１図（ｍ）第２図（Ｃ）

Claims

【特許請求の範囲】

（１）透光性の基板上に逆スタガ構造の薄膜トランジス
タを形成するに際し、ゲート電極、ゲート絶縁膜、活性層、オーミック接触層
のパターンを、同一のマスクを用いて形成するパターン
形成工程と、ソース・ドレイン電極の形成に先立ちこの上層にこれら
のパターン上にわずかに重なるように自己整合的に、基
板側からのオーバー露光によって上部絶縁膜のパターン
を形成する上部絶縁膜形成工程とを含むことを特徴とす
る薄膜トランジスタの製造方法。
（２）前記上部絶縁膜形成工程は、透光性の絶縁膜を成
膜する工程と、ネガ型レジストを塗布した後、基板側か
ら露光することによって形成されるレジストパターンを
用いて、前記絶縁膜を選択的に除去する工程とからなる
ことを特徴とする特許請求の範囲第（１）項記載の薄膜
トランジスタの製造方法。
（３）前記上部絶縁膜形成工程は、ポジ型レジストを塗
布した後、基板側から露光することによってレジストパ
ターンを形成する工程と、この上層に絶縁膜を形成し、
リフトオフ法により、この絶縁膜をパターニングする工
程とからなることを特徴とする特許請求の範囲第（１）
項記載の薄膜トランジスタの製造方法。
（４）前記ゲート電極、ゲート絶縁膜、活性層およびオ
ーミック接触層は、夫々モリブデン（Ｍｏ）薄膜、窒化
シリコン膜、アモルファスシリコン層およびｎ＾＋型ア
モルファスシリコン層からなり、前記パターン形成工程
は、フロン（ＣＦ＿４）ガスを主成分とするエッチング
ガスを用いた、ドライエッチング工程であることを特徴
とする特許請求の範囲第（１）項乃至第（２）項のいず
れかに記載の薄膜トランジスタの製造方法。
（５）透光性の基板上に表面に遮光性の絶縁膜を具えた
逆スタガ構造の薄膜トランジスタを形成するに際し、ゲート電極、ゲート絶縁膜、活性層、オーミック接触層
のパターンを、同一のマスクを用いて形成するパターン
形成工程と、この上層にこれらのパターン上にわずかに
重なるように自己整合的に、基板側からのオーバー露光
によって上部絶縁膜のパターンを形成する上部絶縁膜形
成工程と透明導電膜からなるソース・ドレイン電極を形成する工
程と、ポジ型レジストを塗布した後、基板側から露光すること
によってレジストパターンを用いてリフトオフ法により
遮光性の絶縁膜を形成する工程とからなることを特徴と
する薄膜トランジスタの製造方法。