KR20000077040A - 반도체 박막을 결정화하는 방법 및 레이저 조사 시스템 - Google Patents

반도체 박막을 결정화하는 방법 및 레이저 조사 시스템 Download PDF

Info

Publication number
KR20000077040A
KR20000077040A KR1020000020439A KR20000020439A KR20000077040A KR 20000077040 A KR20000077040 A KR 20000077040A KR 1020000020439 A KR1020000020439 A KR 1020000020439A KR 20000020439 A KR20000020439 A KR 20000020439A KR 20000077040 A KR20000077040 A KR 20000077040A
Authority
KR
South Korea
Prior art keywords
laser beam
thin film
pattern
semiconductor thin
region
Prior art date
Application number
KR1020000020439A
Other languages
English (en)
Other versions
KR100712648B1 (ko
Inventor
구니이마사후미
다카토쿠마코토
마노미치오
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000077040A publication Critical patent/KR20000077040A/ko
Application granted granted Critical
Publication of KR100712648B1 publication Critical patent/KR100712648B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0732—Shaping the laser spot into a rectangular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 레이저빔으로 반도체 박막을 조사하여 기판 상에 미리 형성된 상기 반도체 박막을 결정화하는(crystallizing) 방법으로, 복수개의 분할 영역으로 상기 기판의 표면을 나누고, 상기 레이저빔의 조사 영역을 조정하도록 상기 레이저빔을 형상화하여 한 번의 레이저빔 조사에 의해 전체적으로 조사될 수 있도록 하는 준비 단계; 레이저빔의 세기를 광학적으로 조절하면서 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴(light-and-dark pattern)이 상기 조사 영역 상에 투사되고, 상기 패턴을 시프트 한 후 적어도 한 번 상기 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트 하기 전 패턴의 투광-차광부와 중첩되지 않도록 하는 결정화 단계; 및 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 상기 분할 영역에 대해 상기 결정화 단계를 반복하는 스캐닝 단계를 포함한다.

Description

반도체 박막을 결정화하는 방법 및 레이저 조사 시스템 {PROCESS OF CRYSTALLIZING SEMICONDUCTOR THIN FILM AND LASER IRRADIATION SYSTEM}
본 발명은 반도체 박막(semiconductor thin film)을 결정화하는(crystallizing) 방법, 상기 결정화 방법(crystallization process)을 수행하기 위해 사용된 레이저 조사 시스템(laser irradiation system), 상기 결정화 방법 및 레이저 조사 시스템을 사용하여 제조된 박막 트랜지스터(thin film transistor), 및 상기 박막 트랜지스터를 사용하는 표시 장치에 관한 것이다.
박막 트랜지스터는 액정 표시 장치(liquid crystal display) 및 유기 EL 표시 장치(organic EL display)용 스위칭 소자(switching device)로 넓게 사용된다. 특히, 다결정 실리콘(poly-crystal silicon)으로 만들어진 액티브 층(active layer)을 포함하는 박막 트랜지스터는 단지 스위칭 소자뿐만 아니라 주변 구동 회로가 동일 기판 상에 형성될 수 있다는 장점이 있다. 또한 상기 다결정 실리콘 박막 트랜지스터는 조밀하게(fine) 만들어질 수 있어 화소 구조의 개구율(opening ratio)을 증가시킬 수 있는 장점이 또한 존재한다. 이러한 이유 때문에, 다결정 실리콘 박막 트랜지스터는 높은 정세도(high-definition)를 갖는 표시 장치용 소자로 주목받고 있다. 최근, 600℃ 이하에서 실행되는 저온 공정을 사용하여 다결정 실리콘 박막 트랜지스터를 제조하는 기술이 활발히 연구되고 있다. 소위 저온 공정이라고 하는 상기 공정의 채택으로 고가의 열 저항성 기판(heat-resisting substrate)을 사용할 필요가 없으므로, 제조 원가를 절감하고 표시 장치의 대화면화에 기여하였다. 특히, 동일한 기판 상에 화소용 스위칭 소자 및 주변 구동 회로뿐만 아니라 중앙 처리 장치(central processing unit; CPU)에 의해 실행되는 고 기능 장치를 패캐지화하는 요구가 점점 증가된다. 상기한 요구에 따라, 단결정 실리콘 박막(single crystal silicon thin film)의 품질과 유사한 높은 품질의 다결정 실리콘 박막을 형성하는 기술 개발이 기대된다.
상기한 종래의 저온 공정에 따라, 긴 형상(long-sized shape)과 리니어 형상(linear shape)으로 형상화된 엑시머 레이저빔(eximer laser beam)이나 전자 빔(electron beam)은 아몰퍼스 실리콘(amorphous silicon)을 다결정 실리콘으로 변환하기 위해 상기 아몰퍼스 실리콘이 이미 증착되어 있는 기판 표면을 조사하도록 스캔된다. 대안적으로, 상기 기판은 아몰퍼스 실리콘을 다결정 실리콘으로 변화하기 위해 커다란 면적의 직사각형 형상으로 형성된 엑시머 레이저빔으로 전체적으로(collectively) 조사된다. 레이저빔 또는 상기 전자빔과 같은 고 에너지 빔으로 기판을 조사하는 것은 기판에 손상을 주지 않고 기판 상의 아몰퍼스 실리콘만을 신속하게 가열하여 용융할 수 있다(melt). 실리콘의 결정화는 후속의 냉각 단계에서 이루어져, 상대적으로 커다란 그레인(grain) 크기를 갖는 다결정 집단(poly-crystal aggregation)으로 된다. 그러나 사용되는 에너지 빔에 대한, 펄스 지속 시간(pulse continuation time)은 20㎱ 내지 200㎱로 매우 짧다. 결과적으로, 용융 동작 후 재 고체화(re-solidify)되기 위해 요구되는 아몰퍼스 실리콘에 대한 요구 시간이 매우 짧기 때문에, 용융된 실리콘은 사실상 빠르게 냉각되어 빠르게 다결정 실리콘으로 변환된다. 결정 핵(crystal nuclei)의 발생 주기(occurrence frequency)는 용융된 실리콘의 신속한 냉각에 의해 커진다. 결과적으로, 얻어진 다결정 실리콘의 그레인 크기는 작아진다. 액티브 층처럼 작은 그레인 크기를 갖는 다결정 실리콘을 사용하는 박막 트랜지스터의 이동도(mobility)는 N-채널형 MOS 트랜지스터에 대해서는 약 80㎠/vs로 작다.
따라서, 동일한 기판 상에 픽셀용 스위칭 소자와 함께 고 기능을 갖는 회로를 패캐지화하기 위해서는, 박막 트랜지스터의 성능을 상당히 향상시킬 필요가 있다. 상기와 같은 필요에 따라, 기판이 약 400℃로 가열되는 상태에서 레이저빔으로 상기 기판을 조사하는 기술이 제안된다. 미리 상기 기판을 가열하는 것에 의해, 레이저 조사후의 재 결정화 속도(re-crystallization rate)가 늦어져, 결정 그레인 크기를 증가시킨다. 그러나, 상기 기술에 따르면, 유리 기판을 사용할 경우, 가열 온도의 상한값은 유리 기판의 온도 제한(thermal limitation) 때문에 약 450℃로, 상기 온도는 실리콘의 용융점, 즉, 1400℃보다 매우 낮다. 결과적으로, 기판의 예비 가열(pre-heating) 방법을 채택함에 따라, 다결정 실리콘이 레이저 조사 후에 빠르게 냉각되므로, 단결정 실리콘의 결정 그레인 크기와 유사한 커다란 그레인 크기를 갖는 다결정 실리콘을 얻기가 곤란하다.
커다란 결정 그레인 크기를 갖는 다결정 실리콘을 형성하는 다른 방법이 예를 들면, 실리콘 결정이 특정 결정 방향(specific crystal orientation)으로 성장시키도록 촉매 금속(catalyst metal)이 실리콘 박막에 사용되는(introduced) 일본국 공개 공보 평성7-297125호에 개시된다. 그러나, 상기 방법은 소성 동작(annealing)이 550℃ 이상의 온도에서 수행되는 것을 특징으로 하는 고체-성장 공정(solid-growth process)을 기본적으로 필요로 하므로, 상기 방법이 저온 공정과 매치(match)되기는 어렵다(poor). 또한, 촉매 금속이 실리콘 박막에 잔존하기 때문에, 게터링(gettering) 동작으로 상기 촉맥 금속 성분을 제거하는 부가적인 단계를 필요로 한다.
본 발명의 목적은 넓은 영역에 걸친 단결정 실리콘의 결정체(crystallinity)와 유사한 결정체를 갖는 실리콘 박막을 높은 스루풋(throughput)으로 간단하게 형성하는 방법을 제공하는 것이다.
도 1은 본 발명의 결정화 공정(crystallization process)을 도시하는 사시도.
도 2A 내지 도 2D는 본 발명의 결정화 공정을 위해 사용된 주기적인 투광-차광 패턴(light-dark pattern)의 예를 도시하는 개략적인 도.
도 3은 본 발명의 레이저 조사 시스템(laser irradiation system)을 도시하는 블록도.
도 4A 및 도 4B는 본 발명에 따른 결정화 공정을 예시하기 위한 결정화 단계를 각각 도시하는 도면.
도 5A 내지 도 5D는 본 발명에 따른 박막 트랜지스터를 제조하는 방법의 제1 실시예를 예시하기 위한 순차적인 제조 단계를 도시하는 도면.
도 6A 내지 도 6C는 본 발명에 따른 박막 트랜지스터를 제조하는 방법의 제2 실시예를 예시하기 위한 순차적인 제조 단계를 도시하는 도면.
도 7은 본 발명에 따라 제조된 박막 트랜지스터가 패캐지화되는 표시 장치의 일 예를 도시하는 개략적인 사시도.
도 8은 본 발명의 레이저 조사 시스템의 다른 예를 도시하는 개략적인 블록도.
도 9A 및 도 9B는 본 발명에 따른 결정화 공정의 다른 예를 예시하기 위한 결정화 단계를 각각 도시하는 도면.
도 10은 본 발명의 레이저 조사 시스템에 장착된 위상 시프트 마스크(phase shift mask)를 예시하는 도면.
도 11은 상기 위상 시프트 마스크의 작동 상태를 예시하는 도면.
상기한 목적을 달성하기 위해, 본 발명의 제1 특징에 따르면, 레이저빔으로 반도체 박막을 조사하여 기판 상에 미리 형성된 상기 반도체 박막을 결정화하는 방법은 복수개의 분할 영역으로 상기 기판의 표면을 나누고, 상기 레이저빔의 조사 영역을 조정하도록 상기 레이저빔을 형상화하여 한 번의 레이저빔 조사에 의해 전체적으로 조사될 수 있도록 하는 준비 단계;
레이저빔의 세기를 광학적으로 조절하면서 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴(light-and-dark pattern)이 상기 조사 영역 상에 투사되고, 상기 패턴을 시프트 한 후 적어도 한 번 상기 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하는 결정화 단계; 및
레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 상기 분할 영역에 대해 상기 결정화 단계를 반복하는 스캐닝 단계를 포함한다.
상기 결정화 단계는 투광-차광 패턴에 대응하는 온도 변화를 사용하여 결정화 방향을 제어하는 단계, 및 한 번의 레이저빔 조사에 의해 결정화 거리이내의 거리만큼 패턴을 시프트 한 후 다시 동일한 분할 영역을 조사하는 단계를 바람직하게 포함한다. 또한, 상기 결정화 단계는 기판이 200℃ 이상의 온도로 가열되는 상태에서 바람직하게 실행된다.
본 발명의 제2 특징에 따르면, 레이저빔으로 반도체 박막을 조사하여 기판 상에 미리 형성된 상기 반도체 박막을 결정화하기 위한 레이저 조사 시스템은 상 기 기판의 표면이 복수개의 분할 영역으로 나뉠 경우, 레이저빔의 조사 영역을 조정하도록 레이저빔을 형상화하여 한 번의 레이저빔 조사에 의해 전체적으로 조사될 수 있도록 하는 형상화 수단; 상기 레이저빔의 세기를 광학적으로 조절하여 주기적인 투광-차광 패턴이 상기 조사 영역 상에 투사되도록 하는 광학 수단;
광학적으로 조절된 레이저빔으로 상기 분할 영역 중 한 영역을 조사하고, 상기 패턴을 시프트 한 후 동일한 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트 되기 전 패턴의 투광-차광부에 중첩되지 않도록 하는 제1 스캐닝 수단; 및
상기 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 상기 분할 영역에 대한 상기 결정화 단계를 반복하는 제2 스캐닝 수단을 포함한다.
상기 광학 수단은 바람직하게 주기적인 투광-차광 패턴을 갖는(depict) 마이크로-슬롯을 포함하며 상기 레이저빔의 광로에 삽입되거나, 주기적인 투광-차광 패턴을 형성하도록 레이저빔을 회절시키는 위상 시프트 마스크를 포함하며 상기 레이저빔의 광로에 삽입된다.
본 발명의 제3 특징에 따르면, 박막 트랜지스터는
반도체 박막;
상기 반도체 박막의 표면 상에 적층된 게이트 절연막; 및
상기 게이트 절연막을 경유하여 상기 반도체 박막 상에 적층된 게이트 전극
을 포함하고,
상기 반도체 박막은 상기 기판 상에 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 형성하여, 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 상대적으로 작은 그레인 크기를 갖는 다결정 실리콘으로 결정화하기 위해 레이저빔으로 상대적으로 작은 그레인 크기를 갖는 상기 아몰퍼스 실리콘 또는 다결정 실리콘을 조사하는 것에 의해 얻어지고,
상기 반도체 박막의 결정화는 상기 기판의 표면을 상기 복수개의 분할 영역으로 나누고, 레이저빔의 조사 영역을 조정하기 위해 상기 레이저빔을 형상화하여 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 조사되어 전체적으로 조사되도록 하고, 상기 레이저빔의 세기를 광학적으로 조절하면서 레이저빔으로 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴이 조사 영역 상에 투사되도록 하고, 패턴을 시프트 한 후 적어도 한 번 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하고, 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 및 상기 분할 영역에 대해 상기 결정화 동작을 반복한다.
본 발명이 제4 특징에 따르면, 표시 장치는
자신들 사이에 놓여진 특정 갭에 의해 서로에게 연결된 한 쌍의 기판;
상기 기판들 사이의 갭에 수용된 전자 광학 물질;
상기 기판들 중 한 기판 상에 형성된 카운터 전극; 및
화소 전극 및 상기 기판 중 다른 한 기판 상에 형성되어 상기 화소 전극을 구동하기 위한 박막 트랜지스터―여기서 박막 트랜지스터 각각은 반도체 박막, 및 게이트 절연막을 경유하여 상기 반도체 박막의 일측 표면 상에 적층된 게이트 전극을 포함함―
을 포함하고,
상기 반도체 박막은 상기 기판 상에 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 형성하여, 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 상대적으로 작은 그레인 크기를 갖는 다결정 실리콘으로 결정화하기 위해 레이저빔으로 상대적으로 작은 그레인 크기를 갖는 상기 아몰퍼스 실리콘 또는 다결정 실리콘을 조사하는 것에 의해 얻어지고,
상기 반도체 박막의 결정화는 상기 기판의 표면을 상기 복수개의 분할 영역으로 나누고, 레이저빔의 조사 영역을 조정하기 위해 상기 레이저빔을 형상화하여 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 조사되어 전체적으로 조사되도록 하고, 상기 레이저빔의 세기를 광학적으로 조절하면서 레이저빔으로 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴이 조사 영역 상에 투사되도록 하고, 패턴을 시프트 한 후 적어도 한 번 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하고, 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 및 상기 분할 영역에 대해 상기 결정화 동작을 반복한다.
본 발명의 제5 특징에 따르면, 유기 EL 표시 장치는
유기 EL 물질로 이루어진 발광부(luminous portion)를 포함하는 화소 전극 및 상기 기판 상에 형성되고 상기 화소 전극을 구동하기 위한 박막 트랜지스터―여기서 박막 트랜지스터 각각은 반도체 박막, 및 게이트 절연막을 경유하여 상기 반도체 박막의 일측 표면 상에 적층된 게이트 전극을 포함함―
를 포함하고,
상기 반도체 박막은 상기 기판 상에 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 형성하여, 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 상대적으로 작은 그레인 크기를 갖는 다결정 실리콘으로 결정화하기 위해 레이저빔으로 상대적으로 작은 그레인 크기를 갖는 상기 아몰퍼스 실리콘 또는 다결정 실리콘을 조사하는 것에 의해 얻어지고,
상기 반도체 박막의 결정화는 상기 기판의 표면을 상기 복수개의 분할 영역으로 나누고, 레이저빔의 조사 영역을 조정하기 위해 상기 레이저빔을 형상화하여 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 조사되어 전체적으로 조사되도록 하고, 상기 레이저빔의 세기를 광학적으로 조절하면서 레이저빔으로 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴이 조사 영역 상에 투사되도록 하고, 패턴을 시프트 한 후 적어도 한 번 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하고, 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 및 상기 분할 영역에 대해 상기 결정화 동작을 반복한다.
본 발명에 따르면, 기판의 표면은 복수개의 직사각형 분할 영역을 정하기 위해 매트릭스 패턴으로 분할되고, 상대적으로 레이저빔도 직사각형 형상으로 형상화되어 상기 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 전체적으로 조사될 수 있다. 레이저빔의 세기는 광학적으로 조절되어 주기적인 투광-차광 패턴이 직사각형 형상으로 형상화된 조사 영역 상에 투사되어, 상기 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 조사된다. 결정화 방향은 투광-차광 패턴에 대응하는 온도 변화(temperature gradient)를 사용하여 제어된다. 그런 다음, 동일한 분할 영역이 패턴이 시프트 된 후 한 번의 레이저빔 조사에 의해 다시 조사되어 시프트 되기 전 패턴의 투광-차광부는 시프트 된 후 패턴의 투광-차광부에 중첩되지 않는다. 이 경우에, 결정화 거리 이내의 거리만큼 패턴을 시프트 한 후 한 번의 레이저 조사에 의해 결정화를 수행하는 것에 의해, 보다 균일한 결정을 얻을 수 있다. 상기 결정화 단계는 여러 번 반복되고, 상기 패턴이 한 주기의 투광-차광부만큼 시프트 될 경우, 레이저빔의 조사 영역은 첫 번째 분할 영역에서부터 다음 분할 영역으로 시프트 되고, 상기 결정화 단계는 상기 분할 영역에 대해 반복된다. 그래서, 커다란 영역의 반도체 박막이 효율적으로 결정화될 수 있다.
다음에, 본 발명의 실시예가 도면을 참조하여 상세하게 기술된다.
도 1은 본 발명에 따른 결정화 공정의 실시예를 도시하는 개략적인 사시도이다. 본 발명의 결정화 공정에 따라, 통상적으로 유리로 만들어진 기판(0) 상에 미리 형성된 반도체 박막(4)은 다음과 같이 결정화된다: 즉, 상기 반도체 박막(4)은 레이저빔(50)으로 조사되어, 상기 레이저빔(50)의 조사에 의해 일단 용융된 실리콘과 같은 반도체는 냉각 단계에서 결정화된다. 보다 명확하게, 준비 단계에서, 상기 기판(0)의 표면은 복수개의 분할 영역(D)을 정하도록 매트릭스 패턴으로 나눠지고, 상기 레이저빔(50)은 레이저빔(50)의 조사 영역(R)을 직사각형 형상으로 조정하도록 형상화되므로, 상기 직사각형 분할 영역(D) 중 하나의 분할 영역은 한 번의 레이저빔(50) 조사에 의해 전체적으로 조사된다. 따라서, 조사 영역(R)의 형상은 분할 영역(D)의 형상과 일치된다. 다음 결정화 단계에서, 기판(0)의 좌측 상부에 위치한 첫 번째 분할 영역(D)이 레이저빔(50)으로 조사된다. 이 때, 레이저빔(50)의 세기(intensity)는 광학적으로 조절되므로 주기적인 투광-차광 패턴이 조사 영역(R) 상에 투사된다(project). 그런 다음, 시프트 된 후 패턴의 투광-차광부가 시프트 되기 전 패턴의 투광-차광부에 중첩되지 않는 방식으로 상기 패턴이 시프트 된 후 동일한 조사 영역(D)은 적어도 한 번 조사 빔(50)으로 다시 조사된다. 상기 패턴의 시프트 방향은 화살표 "a"로 표시된다. 그 후, 레이저빔(50)의 조사 영역(R)은 첫 번째 분할 영역(D)의 우측에 위치한 다음 분할 영역(D)으로 시프트 되고, 상기 결정화 단계가 상기 분할 영역(D)에 대해 반복된다. 스캐닝 단계의 이동 방향은 화살표 "b"로 표시된다. 결정화 단계에서, 결정화 방향은 투광-차광 패턴에 대응하는 온도 변화에 의해 제어되고, 상기 패턴은 한 번의 레이저빔 조사에 의해 결정화 거리 이내의 거리만큼 시프트 되고 동일한 분할 영역(D)이 레이저빔으로 조사된다. 그 후, 상기한 결정화 단계가 반복된다. 기판(0)이 200℃ 이상의 온도로 가열되는 상태에서 상기 결정화 단계를 수행함으로써, 보다 균등한 결정 상태가 얻어질 수 있다.
본 발명에 따르면, 기판(0)의 표면이 복수개의 직사각형 분할 영역(D)을 정하기 위해 매트릭스 패턴으로 분할되고 레이저빔(50)이 상기 직사각형 형상으로 형상화되므로, 상기 분할 영역(D) 중 하나의 분할 영역이 한 번의 레이저빔(50) 조사에 의해 전체적으로 조사될 수 있다. 레이저빔(50)의 세기는 광학적으로 조절되어 주기적인 투광-차광 패턴이 직사각형 형상으로 형상화된 조사 영역(R)상에 투사되고, 상기 분할 영역(D) 중 하나의 분할 영역이 한 번의 레이저빔(50) 조사에 의해 조사된다. 결정화 방향은 투광-차광 패턴에 대응하는 온도 변화를 사용하여 제어된다. 그런 다음, 동일한 분할 영역(D)은 상기 패턴이 시프트 된 후 한 번의 레이저빔 조사에 의해 다시 조사되어, 시프트 된 후 상기 패턴의 투광-차광부가 시프트 되기 전 패턴의 투광-차광부에 중첩되지 않는다. 이 경우에, 결정화 거리이내의 거리만큼 상기 패턴을 시프트 한 후 한 번의 레이저 조사에 의해 결정화를 수행함으로써, 보다 균일한 결정이 얻어질 수 있다. 상기 단계는 다수 번 반복되고, 상기 패턴이 한 주기의 투광-차광부만큼 시프트 될 경우, 레이저빔(50)의 조사 영역(R)은 첫 번째 분할 영역(D)에서부터 다음 분할 영역(D)으로 시프트 되고, 결정화 단계가 상기 분할 영역(D)에 대해 반복된다. 그래서 커다란 영역의 반도체 박막(4)이 효율적으로 결정화될 수 있다.
도 1에 도시된 예에서, 첫 번째 직사각형 분할 영역(D)을 결정화하기 위해 방향(a)으로 패턴을 단계별로(예를 들면, 각각 1㎛의 거리만큼) 시프트하고, 방향(b)으로 조사 영역(R)을 주로 다음 분할 영역(D)으로 시프트하며, 분할 영역(D)에 대해 상기 결정화 단계를 반복함으로써, 기판(50) 상의 반도체 박막(4)의 전체 표면이 결정화된다. 이 경우에, 상기 직사각형 분할 영역(D)은 61㎜ × 73㎜의 크기를 갖고, 분할 영역(D)에 대응하는 전체 직사각형 레이저 조사 영역(D)은 투광-차광 패턴으로 덮어진다. 각 차광부의 너비(width)가 1㎛이고; 인접한 차광부들 사이의 간격이 5㎛이고; 레이저빔(5)의 위치 시프트 량이 0.75㎛이고; 한 번의 레이저 조사에 의한 결정화 거리(측면 결정 성장 거리(later crystal growth distance))가 1㎛일 경우에, 전체 직사각형 분할 영역(D)은 5 내지 7번의 레이저 조사에 의해 균일하게 결정화된다. 직사각형 분할 영역(D)이 61㎜ × 73㎜의 크기를 갖고, 유리 기판(0)이 600㎜ × 720㎜의 크기를 가질 경우, 인접한 분할 영역들 사이에 존재하는 빔의 중첩 너비를 1㎜로 하면, 기판(0) 상의 전체 반도체 박막을 결정화하기 위해 요구된 전체 주사 횟수는 레이저 진동 주파수(frequency of laser oscillation)가 10㎐로 설정될 경우 500번 내지 700번이 된다. 결과적으로, 각 기판에 대해 요구된 결정화의 택트 타임(tack time)은 대략 생산을 위한 스루풋(throughput)으로서 충분히 고속인 약 50초 내지 70초가 된다.
레이저 결정화 단계에서 200℃ 이상의 온도로, 바람직하게 400℃ 내지 650℃온도로, 유리 기판을 가열함에 따라, 반도체 박막(4)의 용융된 실리콘을 고체화할 때의 냉각 속도(rate)는 낮아진다. 이것은 결정 핵의 발생 주기를 효율적으로 억제하여, 좀더 낮은 결함율(defect density)을 갖는 실리콘 결정으로 만들어진 반도체 박막을 효율적으로 얻을 수 있다. 상기 기판(0)은 저항 가열(resistance heating), 또는 Xe 마크 램프나 할로겐 램프를 사용하는 램프 가열에 의해 가열될 수 있다.
도 2A 내지 도 2D는 주기적으로 배열된 투광-차광부로 구성되는 주기적인 투광-차광 패턴의 예를 각각 도시하는 개략적인 평면도이다. 도 2A는 직선형 투광-차광 패턴을 도시한다. 본 발명에 사용된 패턴은 이에 한정되지 않고 도 2B에 도시된 파형 슬릿 패턴(corrugated slit pattern), 도 2C에 도시된 쉐브론 패턴(chevron pattern), 또는 도 2D에 도시된 격자형 패턴(grid pattern)이 될 수 있다. 중요한(essential) 것은 기판이 1차원 패턴 또는 2차원 패턴으로 주기적으로 배열된 투광-차광부로 이루어지는 패턴을 구비하는 레이저빔으로 조사될 수 있다는 것이다.
다음에, 본 발명에 따른 레이저빔으로 넓은 영역을 전체적으로 조사하기 위한 레이저 시스템의 일 예가 도 3을 참조하여 기술된다. 상기 레이저 시스템은 본 발명의 결정화 공정을 수행하기에 적합하다. 도 3에서, 도면 부호 51은 고 출력 엑시머 레이저(large output excimer laser) 광원을 가리키고; 도면 부호 52는 레이저빔을 직사각형 형상으로 형상화하기 슬한 슬릿을 가리키고; 도면 부호 53은 빔 균일화 장치(beam homogenizer)이고; 도면 부호 54는 집광 렌즈(condenser lens)이고; 도면 부호 55는 마이크로 슬릿이고; 도면 부호 56은 영상화 렌즈(imaging lens)이고; 도면 부호 57은 미러(mirror)이며; 도면 부호 58은 기판(0)이 장착되는 XY-스테이지(XY-stage)이다. 상기 기판(0)을 가열하기 위한 램프는 상기 XY-스테이지(58) 상에 장착된다. 실리콘(Si)으로 만들어진 반도체 박막(4)은 미리 기판(0) 상에 형성된다. 상기 레이저빔(50)으로 반도체 박막(4)을 조사하여 기판(0) 상에 미리 형성된 실리콘 박막(4)을 결정화하기 위해 기본적으로 구성된 본 발명의 레이저 조사 시스템은 형상화 수단(shaping means), 광학 수단, 제1 스캐닝 수단, 및 제2 스캐닝 수단을 포함한다. 상기 형상화 수단은 빔 형상화 슬릿(52)과 빔 균일화 장치(53)를 포함한다. 기판(0)의 표면이 복수개의 분할 영역으로 나눠질 경우, 빔 형상 수단은 레이저빔(50)의 조사 영역을 조정하도록 상기 레이저빔(50)을 형상화하므로 한 번의 레이저빔(50) 조사에 의해 하나의 분할 영역이 전체적으로 조사된다. 집광 렌즈(54), 마이크로-슬릿(55), 영상화 렌즈(56), 및 미러(57)를 포함하는 광학 수단은 레이저빔(50)의 세기를 광학적으로 조절하기 위해 사용되므로 주기적인 투광-차광 패턴이 레이저빔(50)의 조사 영역 상에 투사된다. 상기 제1 스캐닝 수단은 XY-스테이지(58)로 구성된다. XY-스테이지(58) 상에 장착된 기판(0) 표면 상의 한 분할 영역이 광학적으로 조절된 레이저빔(50)으로 조사된 후, 상기 패턴은 제1 스캐닝 수단에 의해 시프트 되므로 시프트 한 후 패턴의 투광-차광부가 시프트 전 패턴의 투광-차광부와 중첩되지 않고, 동일한 분할 영역이 레이저빔(50)으로 조사된다. 상기 제2 스캐닝 수단 역시 XY-스테이지(58)로 구성된다. 레이저빔(50)의 조사 영역은 상기 제2 스캐닝 수단에 의해 다음 분할 영역으로 시프트 되고, 결정화 단계는 상기 분할 영역을 대해 반복된다. 이 실시예에서, 광학 수단은 주기적인 투광-차광패턴을 갖는(depict) 마이크로-슬릿(55)을 포함하고, 상기 마이크로-슬릿(55)은 레이저빔(50)의 광로(optical path)에 삽입된다. 상기 마이크로-슬릿(55)은 기판(0) 바로 위에 배치될 수 있다는 것이 주목된다.
마이크로-슬릿(55)은 스프라이프(stripe)가 약 1㎛ 내지 15㎛의 간격으로 서로 이격되는 방식으로 유리 시트(glass sheet)와 같은 투명 베이스 부재(base member) 상에 Mo나 W와 같은 우수한 열 저항성(heat resistance)을 갖는 내화성 금속(refractory metal)으로 만들어진, 통상적으로 차폐 막(shade film)인, 1㎛ 내지 2㎛의 너비를 각각 갖는 스프라이프를 형성함으로써 생산된다. 상기 슬릿의 너비와 간격은 기판(0) 상에 투사된 패턴 투광-차광부의 대응 너비와 간격이 한 번의 레이저 조사에 의해 결정의 측면 성장 거리와 거의 같거나, 수 배이거나, 또는 작도록 각각 설정된다. XeCl 엑시머 레이저 광원(51)으로부터 발사된 레이저빔은 308㎚의 파장을 갖고, 100㎱ 내지 200㎱인 한 번의 펄스 지속 시간(pulse continuation time)을 갖는다. 유리 기판(0) 상에 아몰퍼스 실리콘으로 이루어진 반도체 박막(4) 위에 마이크로-슬릿(55) 패턴을 포커싱하고 상기 조건하에서 펄스 레이저빔(50)으로 상기 반도체 박막(4)을 조사하는 것에 의해, 상기 레이저빔(50)으로 조사된 투광부에 위치한 실리콘은 용융되고, 반면에 차폐부로 사용된(taken) 차광부에 위치한 실리콘은 고체를 유지한다. 상기 상태에서, 결정 성장은 한 번의 레이저 조사에 의해 일 측면에서 0.3㎛ 내지 1.5㎛의 거리만큼(by) 고체 실리콘에서부터 용융된 실리콘쪽으로 측면 방향으로 진행한다. 그런 다음, 측면 결정 성장 거리 보다 짧은 거리만큼 기판(0)에 대해 상대적으로 마이크로-슬릿(55)을 시프트하고 동일한 방식에 따라 레이저 조사를 반복하는 것에 의해, 결정이 측면 방향으로 계속 성장한다.
도 4A 및 도 4B는 본 발명의 공정에 따라 성장한 결정 상태를 각각 도시하는 개략적인 도면이다. 도 4A를 참조하면, 반도체 박막(4)이 마이크로-슬릿(55)을 통해 레이저빔(50)으로 조사될 경우, 마이크로-슬릿(55)의 비-마스크된 부분에 대응하는 반도체 박막(4) 위의 투광부만이 레이저 조사에 의해 용융되고, 동시에 결정 성장은 마이크로-슬릿(55)의 마스크된 부분에 대응하는 차광부 또는 차폐부로부터 측면 방향으로 진행한다. 그런 다음, 도 4B에 도시된 바와 같이, 마이크로-슬릿(55)이 측면 결정 성장 거리보다 짧은 거리(△S)만큼 결정 성장 방향으로 시프트 되고, 반도체 박막(4)이 한 번의 레이저 조사에 의해 다시 조사될 경우, 전체 직사각형 레이저 조사 영역이 결정화된다. 이러한 결정화 공정에 따라, 결정 성장 방향으로 결정 그레인 경계(crystal grain boundary)가 없는 매우 고 품질의 결정 실리콘 박막을 얻는 것이 가능하다.
도 5A 내지 도 5D는 본 발명에 따라 통상적으로 LCD용으로 사용된 박막 트랜지스터를 제조하는 방법에 대한 제1 실시예를 예시하는 순차 제조 단계를 도시한다. 본 발명의 상기 제1 실시예에 따라 제조된 다결정 실리콘 박막 트랜지스터의 이동도는 N-채널형에 대해서 270㎠/vs 내지 350㎠/vs이고, P-채널형에 대해서는 160㎠/vs 내지 250㎠/vs로, 관련된 종래 방법에 따라 제조된 다결정 실리콘 박막 트랜지스터의 이동도보다 상당히 크다. 부가적으로, N-채널형 박막 트랜지스터에 대한 제조 방법의 실시예에 대해 다음에 기술된다; 그러나, 상기 실시예는 단지 도펀트(dopant)로서의 불순물 종류만을 변경하는 것으로 P-채널형 박막 트랜지스터에 유사하게 적용될 수 있다. 본 명세서에서, 하부 게이트 구조(bottom gate structure)를 갖는 박막 트랜지스터에 대한 제조 방법이 기술된다. 도 5A를 참조하면, Al, Ta, Mo, W, Cr, Cu, 또는 상기 금속 중 하나의 합금으로 만들어진 금속 막(metal film)이 유리로 만들어진 절연 기판(0) 상에 100㎚ 내지 300㎚의 두께로 형성되고, 게이트 전극(1)으로 패턴 형성된다.
도 5B를 참조하면, 게이트 절연막은 게이트 전극(1) 상에 형성된다. 이 실시예에서, 게이트 절연막은 게이트 질화막(gate nitride film; 2)(SiNx)/게이트 산화막(gate oxide film; 3)(SiO2)으로 이루어진 2층 구조를 갖는다. 상기 게이트 질화막(2)은 SiH4가스 및 NH3가스의 혼합 가스를 공급 가스(source gas)로 사용하는 플라스마 CVD(PCVD)에 의해 형성된다. 또한, 플라스마 CVD 공정은 표준 압력 CVD(normal pressure CVD) 공정 또는 저압력 CVD 공정으로 대체될 수 있다. 게이트 질화막(2)은 50㎚의 두께로 형성된다. 상기 게이트 산화막(3)은 상기 게이트 질화막(2) 상에 약 200㎚의 두께로 형성된다. 그런 다음, 아몰퍼스 실리콘으로 만들어진 반도체 박막(4)은 게이트 산화막(3) 상에 약 30㎚ 내지 80㎚의 두께로 순차 형성된다. 2층 구조를 갖는 게이트 절연막과 아몰퍼스 반도체 박막(4)은 진공 조건을 변경하지 않고 동일한 막 형성 챔버내에서 순차 형성된다. 상기 막 형성이 플라스마 CVD 공정에 의해 수행될 경우, 최종 구조는 아몰퍼스 반도체 박막(4)에 포함된 수소를 해리하기(releasing) 위해 소위 탈수소화 소성 동작(dehydrogenation annealing)이 실시된다. 탈수소화 소성 동작은 질소 분위기에서 1시간 동안 400℃ 내지 450℃의 온도에서 수행된다.
다음, 아몰퍼스 반도체 박막(4)은 본 발명의 결정화 공정에 따라 레이저빔(50)으로 아몰퍼스 반도체 박막(4)을 조사하여 결정화된다. 엑시머 레이저빔이 레이저빔(50)으로 사용된다. 기판(0)의 표면은 복수개의 분할 영역으로 나눠지고, 레이저빔(50)은 레이저빔(50)의 조사 영역을 조정하도록 형상화되므로 하나의 분할 영역이 한 번의 레이저빔(50) 조사에 의해 전체적으로 조사된다. 첫 번째 분할 영역이 상기 조건하에서 레이저빔(50)으로 조사된다. 이때, 레이저빔(50)의 세기는 마이크로-슬롯(55)에 의해 광학적으로 조절되므로 주기적인 투광-차광 패턴이 조사 영역 상에 투사된다. 그런 다음, 상기 패턴이 시프트 되므로 시프트 된 후 패턴의 투광-차광부가 시프트 되기 전 패턴의 투광-차광부에 중첩되지 않고, 동일한 분할 영역이 레이저빔(50)으로 조사된다. 이러한 방식으로, 반도체 박막(4) 상의 첫 번째 분할 영역은 결정화된다. 레이저빔(50)의 조사 영역은 첫 번째 분할 영역에서부터 다음 분할 영역으로 시프트 되고, 결정화 단계가 새로운 분할 영역에 대해 반복된다.
다음, 도 5C에 도시된 바와 같이, 박막 트랜지스터의 문턱 전압(threshold voltage; Vth)을 제어하기 위해, 필요에 따라(as needed) 이온 주입이 요구된 대로, 이전 단계에서 결정화된 다결정 반도체 박막(5)에 대해 수행된다. 이 실시예에서, B+이온이 10keV로 다결정 반도체 박막(5)에 약 5 × 1011/㎠ 내지 4 × 1011/㎠ 용량(dose)으로 주입된다. SiO2로 만들어진 스톱퍼 막(stopper film; 6)이 플라스마 CVD 공정에 의해 다결정 반도체 박막(5) 상에 약 100㎚ 내지 300㎚의 두께로 형성된다. 이 실시예에서, 시레인 가스(silane gas) SH4및 산소는 SiO2를 증착하기 위해 플라스마에 의해 분해된다(decompose). SiO2로 만들어진 스톱퍼 막(6)은 배면(背面) 노출 기술(back side exposure technique)을 사용하여 게이트 전극(1)에 정렬되도록 특정 형상으로 패턴 형성된다. 스톱퍼 막(6) 바로 아래에 위치한 다결정 반도체 박막(5)의 일부는 채널 영역(Ch)으로서 보호된다. 상기에 기술된 바와 같이, 상기 채널 영역(Ch)은 박막 트랜지스터의 문턱 전압(Vth)을 제어하기 위해 수행된 이온 주입에 의해 상대적으로 낮은 용량의 B+로 이미 도핑된다. 불순물 이온(예를 들면, P+)은 채널 영역(Ch)의 양 측면에 LDD 영역을 형성하기 위해 스톱퍼 막(6)을 마스크로 사용하여 반도체 박막(5)에 주입된다. 이 때, 용량은 5 × 1012/㎠ 내지 1 × 1013/㎠로 설정되고, 가속 전압은 10KeV로 설정된다. 스톱퍼 막(6)과 상기 스톱퍼 막(6) 양 측면의 LDD 영역을 덮기 위한 패턴을 구비하는 포토레지스트가 형성되고, 불순물 이온(예를 들면, P+)은 소스 영역(S)과 드레인 영역(D)을 형성하기 위해 샤워 도핑 공정(ion shower doping process)에 의해 포토레지스트를 마스크로 사용하여 고농도로(heavily) 도핑된다. 불순물이 질량 분리(mass separation)없이 자기 가속(field acceleration)에 의해 도핑되는 상기 이온 샤워 도핑 공정에서, 불순물은 약 1 × 1015/㎠의 용량으로 약 10KeV의 가속 전압으로 도핑된다. 도시되지 않지만, P-채널형 박막 트랜지스터를 형성하는 경우에, N-채널형 박막 트랜지스터 영역은 포토레지스트로 덮여지고, P+이온에서 B+이온으로 변경된 불순물은 약 1× 1015/㎠ 용량으로 도핑될 수 있다. 상기 불순물은 질량 분리형 이온 주입 장치를 사용하여 도핑될 수 있다는 것이 주목된다. 그 후, 다결정 반도체 박막(5)에 도핑된 불순물은 RTA(rapid thermal annealing; 60)에 의해 활성화된다. 상기 RTA는 ELA(excimer laser annealing)로 종종 대체될 수 있다. 그런 다음, 반도체 박막(5)과 스톱퍼(6)는 각각의 분리 영역(isolation region)에 의해 박막 트랜지스터가 분리되도록 동시에 패턴 형성된다.
마지막으로, 도 5D에 도시된 바와 같이, SiO2로 이루어진 층간 절연막(7)이 약 100㎚ 내지 200㎚의 두께로 표면 전체에 걸쳐 형성된다. SiNx로 이루어진 보호막(passivation film; 8)(캡 막(cap film))이 플라스마 CVD 공정에 의해 약 200㎚ 내지 400㎚의 두께로 상기 층간 절연막(7) 상에 형성된다. 그런 다음, 최종 구조는 층간 절연막(7)에 포함된 수소 원자를 반도체 박막(5)으로 확산시키기(diffuse) 위해 1시간 동안 350℃ 내지 450℃의 온도로 질소 가스 분위기나 형성 가스(forming gas) 분위기, 또는 진공 분위기에서 가열된다. 그 다음, 반도체 박막(5)에 도달하는 콘택홀(contact hole)이 형성되고, Mo 또는 Al로 이루어진 금속 막이 상기 콘택홀을 메우도록 스퍼터링(sputtering)에 의해 100㎚ 내지 200㎚의 두께로 형성되며, 내부접속 전극(interconnection electrode; 9)을 형성하도록 특정 형상으로 패턴 형성된다. 그런 다음 아크릴 수지(acrylic resin)로 이루어진 평탄화층(planarization layer; 10)이 약 1㎛의 두께로 도포되어(apply), 상기 반도체 박막(5)에 도달하는 콘택홀이 형성된다. 그런 다음, ITO나 IXO로 이루어진 투명 도전막(transparent conductive film)이 스퍼터링에 의해 평탄화층(10) 상에 형성되고 화소 전극(11)을 형성하기 위해 특정 형상으로 패턴 형성된다. 그 후, 유기 EL 표시 장치일 경우, 유기 EL 물질이 스퍼터링 등에 의해 증착될 수 있다.
도 6A 내지 6C는 본 발명에 따른 통상적인 LCD용으로 사용된 박막 트랜지스터를 제조하는 방법에 대한 제2 실시예를 예시하는 순차 제조 단계이다. 이 실시예에 따라 제조된 다결정 실리콘 박막 트랜지스터의 이동도는 N-채널형에 대해서 320㎠/vs 내지 430㎠/vs이고, P-채널형에 대해서는 160㎠/vs 내지 220㎠/vs로, 관련된 종래 방법에 따라 제조된 다결정 실리콘 박막 트랜지스터의 이동도보다 상당히 크다. 부가적으로, 제2 실시예는 상부 게이트 구조를 갖는 박막 트랜지스터가 제조된다는 것이 상기 제1 실시예와 다르다. 먼저, 도 6A에 도시된 바와 같이, 버퍼층을 형성하는 이중 하부막(6a, 6b)이 플라스마 CVD 공정에 의해 절연 기판(0) 상에 연속적으로 형성된다. SiNx로 이루어진 제1 하부막(6a) 역시 100㎚ 내지 200㎚의 두께로 형성되고, SiO2로 이루어진 제2 하부막(6b)도 100㎚ 내지 200㎚ 두께로 형성된다. 아몰퍼스 실리콘으로 이루어진 반도체 박막(4)이 플라스마 CVD 공정이나 LPCVD 공정에 의해 SiO2로 이루어진 제2 하부막(6b) 상에 약 30㎚ 내지 80㎚의 두께로 형성된다. 아몰퍼스 실리콘으로 이루어진 상기 반도체 박막(4)이 플라스마 CVD공정에 의해 형성될 경우, 최종 구조는 상기 반도체 박막(4)에 존재하는 수소를 제거하기 위해 약 1시간 동안 400℃ 내지 450℃의 온도로 질소 분위기에서 소성된다. 필요할 경우, 문턱 전압(Vth)을 제어하기 위해 상기에 기술된 이온 주입이 수행될 수 있다. 이 경우, B+이온이 약 10keV의 가속 전압으로 약 5 × 1011/㎠ 내지 4 × 1012/㎠ 용량으로 상기 반도체 박막(4)에 주입된다.
다음, 아몰퍼스 반도체 박막(4)이 본 발명의 결정화 공정에 따라 결정화된다. 기판(0)의 표면은 복수개의 분할 영역으로 나눠지고, 레이저빔(50)은 레이저빔(50)의 조사 영역을 조정하도록 형상화되므로 하나의 분할 영역이 한 번의 레이저빔(50) 조사에 의해 전체적으로 조사된다. 첫 번째 분할 영역은 상기 조건하에서 레이저빔(50)으로 조사된다. 이때, 레이저빔(50)의 세기는 마이크로-슬롯(55)에 의해 광학적으로 조절되므로 주기 투광-차광 패턴이 조사 영역 상에 투사된다. 그런 다음, 상기 패턴은 시프트 되므로 시프트 된 후 패턴의 투광-차광부가 시프트 되기 전 패턴의 투광-차광부에 중첩되지 않고, 동일한 분할 영역이 레이저빔(50)으로 조사된다. 이러한 방식으로, 반도체 박막(4) 상의 첫 번째 분할 영역이 결정화된다. 레이저빔(50)의 조사 영역은 첫 번째 분할 영역에서부터 다음 분할 영역으로 시프트 되고, 결정화 단계가 상기 분할 영역에 대해 반복된다.
도 6B를 참조하면, 다결정 실리콘으로 변환된 반도체 박막(5)은 아일랜드 형상(island shape)으로 패턴 형성된다. SiO2로 이루어진 게이트 절연막(3)은 플라스마 CVD 공정, 표준 CVD 공정, 저(low) CVD 공정, ECR-CVD 공정, 또는 스퍼터링 공정에 의해 반도체 박막(5) 상에 10㎚ 내지 400㎚, 바람직하게 100㎚의 두께로 형성된다. Al, Ti, Mo, W, Ta, 도핑된 다결정 실리콘, 또는 상기 금속 중 어느 하나의 합금으로 이루어진 금속막이 게이트 절연막(3) 상에 200㎚ 내지 800㎚의 두께로 형성되고, 게이트 전극(1)을 형성하도록 특정 형상으로 패턴 형성된다. P+이온이 LDD 영역을 형성하기 위해 질량 분리를 사용하는 이온 주입 공정에 의해 게이트 전극(1)을 마스크로 사용하여 표면 전체에 걸쳐 반도체 박막(5)에 주입된다. 용량은 6 × 1012/㎠ 내지 5 × 1013/㎠의 범위로 설정되고, 가속 전압은 10KeV로 설정된다. 게이트 전극(1) 바로 아래에 위치한 채널 영역(Ch)이 보호되고, 문턱 전압(Vth)을 제어하기 위해 이온 주입에 의하여 B+이온으로 도핑되어 남는다. 이온 주입에 의해 LDD 영역을 형성한 후에, 레지스트 패턴이 게이트 전극(1)과 그 이웃한 것들을 덮기 위해 형성되고, P+이온이 소스 영역(S)과 드레인 영역(D)을 형성하기 위해 질량 분리 형태(type)없는 샤워 도핑 공정에 의해 포토레지스트를 마스크로 사용하여 고농도로 도핑된다. 상기 이온 샤워 도핑 공정에서, 용량은 약 1 × 1015/㎠로 설정되고, 가속 전압은 90KeV의 가속 전압으로 설정되며, 수소 희석 20% PH3가스(hydrogen diluted 20% PH3gas)가 도핑 가스로 사용된다. CMOS 회로를 형성할 경우에, P-채널 박막 트랜지스터를 위한 레지스트 패턴이 형성된 후, B+이온이 5%-20%B2H6/H2가스 혼합물로 구성된 도핑 가스를 사용하여 약 1× 1015/㎠ 내지 3× 1015/㎠의 용량으로 10KeV로 주입될 수 있다. 소스 영역(S)과 드레인 영역(D)은 질량 분리형태의 이온 주입 장치를 사용하여 형성될 수 있다는 것이 주목된다. 반도체 박막(5)에 주입된 도펀트가 제1 실시예에서 사용된 것과 같은 적외선 램프를 사용하여 예를 들면, 동일한 RTA(60)에 의해 활성화된다.
마지막으로, 도 6C에 도시된 바와 같이, PSG로 이루어지는 층간 절연막(7)이 게이트 전극(1)을 덮기 위해 형성된다. SiNx로 이루어지는 보호막(8)(캡 막)은 플라스마 CVD 공정에 의해 층간 절연막(7) 상에 약 200㎚ 내지 400㎚의 두께로 형성된다. 그런 다음, 층간 절연막(7)에 함유된 수소 원자를 반도체 박막(7)으로 확산시키기 위해 약 1시간 동안 350℃로 질소 가스 분위기에서 가열된다. 그 후, 반도체 박막(5)에 도달하는 콘택홀이 형성되고, Al-Si로 이루어진 금속막이 상기 콘택홀을 메우도록 스퍼터링에 의해 상기 보호막(8) 상에 형성되며, 내부 접속 전극(9)을 형성하도록 특정 형상으로 패턴 형성된다. 그런 다음 아크릴 수지로 이루어진 평탄화층(10)이 약 1㎛의 두께로 도포되어, 상기 반도체 박막(5)에 도달하는 콘택홀이 형성된다. 그런 다음, ITO나 IXO로 이루어진 투명 도전막이 스퍼터링에 의해 평탄화층(10) 상에 형성되고 화소 전극(11)을 형성하기 위해 특정 형상으로 패턴 형성된다. 그 후, 유기 EL 표시 장치일 경우, 유기 EL 물질이 스퍼터링 등에 의해 증착될 수 있다.
도 6A 내지 도 6C에 도시된 제2 실시예에서, 아몰퍼스 반도체 박막은 도 5A 내지 도 5D에 도시된 제1 실시예에 기술된 것과 동일한 방식으로 결정화된다. 그러나 상부 게이트 구조를 갖는 박막 트랜지스터가 제조되는 제2 실시예는 하부 게이트 구조를 갖는 박막 트랜지스터가 게이트 전극 패턴이 형성되기 전에 아몰퍼스 반도체 박막이 결정화되어 제조되는 제1 실시예와 상이하다. 결과적으로, 본 실시예에 따라, 유리로 이루어진 절연 기판의 수축 허용도(allowance of the contraction)이 제1 실시예보다 크기 때문에, 결정화는 고 출력 레이저 조사 시스템을 사용하여 수행될 수 있다.
도 7은 제1 또는 제2 실시예에 따라 제조된 박막 트랜지스터를 사용하는 액티브 매트릭스형 표시 장치의 일 예를 도시한다. 도 7을 참조하면, 상기 표시 장치는 한 쌍의 절연 기판(101, 102)과, 상기 절연 기판(101, 102) 사이에 수용된 전자 광학 물질(electrooptic material)을 포함하는 패널 구조이다. 액정 물질은 전자 광학 물질로 광범위하게 사용된다. 화소 어레이부(104)와 구동 회로부는 하부 절연 기판(101) 상에 일체로(integratedly) 형성된다. 박막 트랜지스터로 이루어진 구동 회로부는 수직 구동회로(105)와 수평 구동 회로(106)로 나눠진다. 외부 단자와 연결된 단자(107)는 절연 기판(101) 주변부의 상측 단부에 형성된다. 상기 단자(107)는 내부 접속부(108)를 통해 수직 구동 회로(105)와 수평 구동 회로(106)에 접속된다. Mo로 이루어진 행(row) 방향으로의 게이트 내부 접속부(109)와 Al로 이루어진 열(column) 방향으로의 신호 내부 접속부(110)는 화소 어레이부(104) 상에 형성된다. ITO로 이루어진 화소 전극(111)과 상기 화소 전극(111)을 구동하기 위한 박막 트랜지스터(112)는 게이트 내부 접속부(109)와 신호 내부 접속부(110) 사이에 교차(intersection)하게 형성된다. 박막 트랜지스터(112) 각각에 대한 게이트 전극은 대응 게이트 내부 접속부(109)에 접속되고; 드레인 영역은 대응 화소 전극(111)에 접속되며; 소스 영역은 대응 신호 접속부(110)에 접속된다. 게이트 내부 접속부(109) 각각은 수직 구동 회로(105)에 접속되고, 신호 내부 접속부(110) 각각은 수평 구동 회로(106)에 접속된다. 상기 화소 전극(111)을 스위칭 방식으로 구동하기 위한 박막 트랜지스터(112)와 수직 및 수평 구동 회로(105, 106)에 포함된 박막 트랜지스터는 본 발명에 따라 제조된다. 상기 박막 트랜지스터는 종래 방법에 따라 제조된 박막 트랜지스터보다 큰 이동도를 갖는다. 결과적으로, 구동 회로뿐만 아니라 고 성능을 갖는 각 처리 회로가 일체로 형성될 수 있다.
다음, 본 발명의 레이저 조사 시스템의 다른 실시예가 도 8을 참조하여 기술된다. 도 8에서, 도면 부호 51은 고 출력 엑시머 레이저 광원을 가리키고, 도면 부호 52는 레이저빔을 직사각형 형상으로 형상화하기 위한 슬릿을 가리키고; 도면 부호 53은 빔 균일화 장치이고; 도면 부호 54는 집광 렌즈이며; 도면 부호 55a는 위상 시프트 마스크(phase shift mask)이고; 도면 부호 57은 미러이다. 반도체 박막(4)은 처리되는 기판(0) 상에 미리 형성된다. 위상 시프트 마스크(55a)는 상기 기판(0)에 인접하도록 기판(0)의 표면측 상에 배치된다. 가열 램프(59)는 기판(0)에 인접하도록 기판(0)의 배면측 상에 배치된다. 레이저빔(50)은 반도체 박막(4)을 결정화하기 위해 위상 시프트 마스크(55a)를 경유하여 레이저 광원(51)에서부터 기판(0)으로 발사된다. 구체적인 결정화 공정은 도 9A 및 도 9B를 참조하여 기술된다.
도 9를 참조하여 결정화 공정을 기술하기 전에, 위상 시프트 마스크의 동작 원리를 기술한다. 도 10에 도시된 바와 같이, 위상 시프트 마스크는 스텝부(stepped portion)를 갖는 석영으로 구성된다. 레이저빔(50)의 회절(diffraction)과 간섭(interference)이 석영의 상기 스텝부 근처에서 발생하여, 주기적인 공간 분산(spatial distribution)이 레이저빔(50)의 세기에 영향을 미친다. 도 10에 도시된 일 예에서, 경계(boundary)로 되는(taken) 스텝부 x = 0에 대하여 우측과 좌측에 180。의 위상 차이가 발생한다. 일반적으로, 투명 베이스 부재 상에서 굴절률(refractive index) "n"을 갖는 투명 매체를 형성하여 180。의 위상 차이를 주기 위해, 상기 투명 매체의 두께 "t"는 t=λ/2(n-)의 수식에 의해 산출된다. 여기서 λ는 레이저빔의 파장이다. 석영 베이스 부재의 굴절률이 1.46으로 될 때, XeCl 엑시머 레이저빔의 파장이 308㎚이기 때문에, 334.8㎚의 스텝부가 180。 위상 차이를 주기 위해 에칭에 의해 형성될 수 있다. PECVD나 LPCVD에 의해 SiNx을 투명 매체로 형성할 경우, SiNx의 굴절률을 2.0으로 할 때, SiNx막이 154㎚의 두께로 석영 베이스 부재 상에 형성될 수 있고, 다음에 154㎚의 스텝부를 형성하도록 에칭 동작이 이어진다. 180。의 위상 차이를 갖는 위상 시프트 마스크(55a)를 통해 통과한 레이저빔(50)의 세기는 도 10에 도시된 주기적인 강-약 패턴(strong-and-weak pattern)을 나타낸다.
주기적인 위상 시프트 마스크(55a)는 도 11에 도시된 바와 같이 상기 스텝부를 주기적으로 반복하여 형성된다. 도 11에 도시된 위상 시프트 마스크(55a)를 위해, 위상 시프트 스트라이프의 너비와 스트라이프들 사이의 거리는 3㎛로 각각 설정된다. 실리콘으로 이루어진 반도체 박막(4)과 위상 시프트 마스크(55a) 사이의 거리를 "d"로 설정할 경우, 상기 "d"가 커짐에 따라, 회절 정도가 커지므로 레이저빔 세기의 조절 주기(modulation cycle)가 커진다. 상기 "d"의 값은 0.05㎜ 내지 3.0㎜의 범위로 설정하는 것이 바람직하다. 위상 차이는 180。로 설정될 필요는 없고 레이저빔의 강-약 패턴을 실현할 수 있는 값으로 설정될 수 있다. 308㎚의 파장을 갖는 XeCl 엑시머 레이저빔이 사용될 경우, 레이저빔의 한 번의 펄스 지속 시간은 20㎱ 내지 200㎱의 범위이다. 상기한 구조를 갖는 위상 시프트 마스크(55a)가 레이저 광원 및 아몰퍼스 실리콘으로 이루어진 반도체 박막(4) 사이에 삽입되어, 상기 반도체 박막(4)이 펄스 레이저빔으로 조사될 경우, 주기적인 위상 시프트 마스크(55a)를 통해 통과하는 레이저빔은 회절과 간섭을 일으키므로, 레이저빔 세기에는 주기적인 강-약 패턴이 발생한다. 상기 반도체 박막(4)은 레이저빔으로 강하게 조사된 부분에서 완전히 용융되고, 레이저빔(4) 등으로 약하게 조사된 부분들 사이에서 온도 변화가 발생하다. 상기 상태에서, 측면 결정 성장이 일 측면에서 약 0.3㎛ 내지 3.5㎛의 거리만큼 한 번의 레이저 조사에 의해 고체 실리콘에서부터 완전히 용융된 실리콘쪽으로 진행한다. 위상 시프트 마스크(55a)는 측면 결정 성장 거리보다 짧은 거리만큼 이동되고, 동일한 조사 영역이 한 번의 레이저빔 조사에 의해 다시 조사된다. 상기한 레이저 조사 단계를 반복하는 것에 의해, 결정은 주사 영역에서 측면 방향으로 연속적으로 성장한다.
도 9A 및 도 9B는 결정 성장 상태를 각각 도시하는 개략적인 도면이다. 도 9A를 참조하면, 레이저빔으로 강하게 조사된 투광 부분의 실리콘만이 용융되고, 측면 결정 성장은 레이저빔으로 약하게 조사된 차광부의 고체 실리콘에서부터 용융된 실리콘으로 진행한다. 도 9B를 참조하면, 주기적으로 배열된 스텝부를 갖는 위상 시프트 마스크(55a)는 측면 결정 성장 거리보다 짧거나 동일한 거리 △S만큼 결정 성장 방향으로 시프트 되고, 동일한 조사 영역이 한 번의 레이저빔 조사에 의해 다시 조사된다. 상기와 같은 레이저 조사 단계를 반복하는 것에 의해, 직사각형인 레이저빔 조사 영역의 전체 표면 상의 실리콘이 결정화된다. 본 발명의 결정화 공정에 따라, 결정 성장 방향으로 결정 그레인 경계가 없는 매우 고 품질의 결정 실리콘 박막이 얻어질 수 있다.
이미 기술된 도 1은 도 9A 및 도 9B에 도시된 단계를 3차원으로 도시하는 도면이다. 도 1을 참조하면, 첫 번째 분할 영역(D)을 결정화하기 위해 각각 약 1㎛ 거리만큼 방향 (a)로 패턴을 시프트하고, 방향 (b)로 레이저빔(50)의 조사 영역을 시프트하고, 상기 단계를 반복하는 것에 의해, 기판(50) 상의 반도체 박막(4) 전체 표면은 결정화될 수 있다. 이 경우에, 직사각형 빔은 61㎜ × 73㎜ 크기를 갖고, 직사각형 레이저빔(50)의 횡단면(cross-section) 전체는 상기한 주기적인 위상 시프트 마스크로 덮여진다. 상기와 같은 주기적인 위상 마스크를 사용하는 경우에, 한 번의 레이저 조사에 의한 결정화 거리(crystallization distance) "r"은 "한 번의 측면 성장 거리"에 "위상 시프트 패턴 스트라이프의 개수"를 곱하여 산출된다. 이 실시예에서, 위상 시프트 패턴의 스트라이프의 한 주기(cycle)는 6㎛이므로, 10,166개의 스트라이프가 직사각형 빔내에 포함된다. 결정 성장이 각 레이저빔의 조사에 대해 약 1㎛씩 진행되기 때문에, 패턴이 짧은 축(minor axic) 방향으로 시프트 될 경우, 한 분할 영역(D)의 전체 표면은 6번의 레이저 조사에 의해 결정화된다. 기판(0)상의 반도체 박막 전체를 결정화하기 위한 스루풋의 산출이 다음에 기술된다. 직사각형 빔이 61㎜ × 73㎜ 크기를 갖고, 유기 기판(0)이 660㎜×720㎜ 크기를 가질 경우, 방향 (b)으로 서로 인접한 직사각형 빔의 중첩 너비를 1㎜로 할 때, 기판 상의 반도체 박막 전체를 결정화하기 위해 필요한 전체 조사 회수는 레이저 발진 주파수가 10㎐로 설정될 경우 약 600번이 된다. 따라서, 각 기판에 대해 요구된 결정화를 위한 택 타임은 약 60초로 되고, 상기 시간은 대량 생산을 위한 스루풋으로서는 충분히 고속이다. 부가적으로, 주기적인 위상 시프트 마스크의 패턴은 직선형 슬릿 패턴에 한정되지 않고, 도 2A 내지 도 2D에 도시된 바와 같이, 파형 슬릿 패턴, 쉐브론 패턴, 또는 격자형 패턴이 될 수 있다. 상기에 기술된 바와 같이, 본 실시예에 따라서, 결정화는 주기적인 투광-차광 패턴을 형성하기 위해 레이저빔의 회절을 일으키는 위상 시프트 마스크를 사용하여 수행된다. 본 실시예의 위상 시프트 마스크가 레이저빔의 회절을 이용하게 하기 때문에, 레이저빔의 손실은 마이크로-슬릿을 사용할 경우의 손실보다 적으므로, 에너지의 유용성(usability)을 향상시킨다. 또한, 본 실시예는 위상 시프트 마스크를 광로에 삽입하는 것만으로 구성되기 때문에, 광학 시스템의 구성이 상대적으로 간단하다.
상기에 기술된 바와 같이, 본 발명에 따르면, 단지 여러 번의 레이저빔 조사에 의해서는 얻을 수 없는, 단결정의 품질과 유사한 결정체를 갖는 고 품질의 실리콘 박막을 얻는 것이 가능하다. 본 발명에 따라 얻어진 다결정 박막 트랜지스터의 이동도는 제1 실시예에서는 NMOS에 대해서 160㎠/vs 내지 250/vs이고, PMOS에 대해서는 160㎠/vs 내지 250㎠/vs이며, 제2 실시예에서는 NMOS에 대해서 320㎠/vs 내지 430㎠/vs이고, PMOS에 대해서는 160㎠/vs 내지 220㎠/vs이다. 액정 표시 장치나 EL과 같은 표시 장치에 본 발명의 다결정 실리콘 박막 트랜지스터를 적용하는 것에 의해, 고 기능의 작동 장치가 주변 회로에 형성될 수 있다. 이것은 시스템-온-패널(system-on-panel)의 실현에 효과적이다. 특히, 레이저빔의 회절을 이용하게 하는 위상 시프트 마스크를 사용하는 본 발명의 실시예에 따르면, 레이저빔의 손실은 마이크로-슬릿을 사용하는 경우의 손실보다 적으므로, 에너지의 유용성을 향상시킨다. 또한, 이 실시예가 단지 위상 시프트 마스크를 경로에 삽입하는 것만으로 구성되기 때문에, 광학 시스템의 구성이 상대적으로 간단하다.
본 발명의 바람직한 실시예가 특정 용어를 사용하여 기술되었지만, 상기 기술은 단지 예시적인 목적을 위한 것이고, 변경이나 변형이 특허청구범위의 본질과 범위를 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다.

Claims (20)

  1. 레이저빔으로 반도체 박막을 조사하여 기판 상에 미리 형성된 상기 반도체 박막을 결정화하는 방법에 있어서,
    복수개의 분할 영역으로 상기 기판의 표면을 나누고, 상기 레이저빔의 조사 영역을 조정하도록 상기 레이저빔을 형상화하여(shaping) 한 번의 레이저빔 조사에 의해 전체적으로(collectively) 조사될 수 있도록 하는 준비 단계;
    레이저빔의 세기를 광학적으로 조절하면서 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴(light-and-dark pattern)이 상기 조사 영역 상에 투사되고, 상기 패턴을 시프트 한 후 적어도 한 번 상기 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하는 결정화(crystallization) 단계; 및
    레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 상기 분할 영역에 대해 상기 결정화 단계를 반복하는 스캐닝 단계
    를 포함하는 반도체 박막 결정화 방법.
  2. 제1항에 있어서,
    상기 결정화 단계는 투광-차광 패턴에 대응하는 온도 변화(temperature gradient)를 사용하여 결정화 방향을 제어하는 단계, 및 한 번의 레이저빔 조사에 의해 결정화 거리이내의 거리만큼 패턴을 시프트 한 후 다시 동일한 분할 영역을 조사하는 단계를 포함하는 반도체 박막 결정화 방법.
  3. 제1항에 있어서,
    상기 결정화 단계는 기판이 200℃ 이상의 온도로 가열되는 상태에서 실행되는 반도체 박막 결정화 방법.
  4. 제1항에 있어서,
    상기 결정화 단계가 주기적인(cyclic) 투광-차광 패턴을 형성하기 위해 레이저빔을 회절시키는(diffract) 위상 시프트 마스크를 사용하여 수행되는 반도체 박막 결정화 방법.
  5. 레이저빔으로 반도체 박막을 조사하여 기판 상에 미리 형성된 상기 반도체 박막을 결정화하기 위한 레이저 조사 시스템에 있어서,
    상기 기판의 표면이 복수개의 분할 영역으로 나뉠 경우, 레이저빔의 조사 영역을 조정하도록 레이저빔을 형상화하여 한 번의 레이저빔 조사에 의해 전체적으로 조사될 수 있도록 하는 형상화 수단;
    상기 레이저빔의 세기를 광학적으로 조절하여 주기적인 투광-차광 패턴이 상기 조사 영역 상에 투사되도록 하는 광학 수단;
    광학적으로 조절된 레이저빔으로 상기 분할 영역 중 한 영역을 조사하고, 상기 패턴을 시프트 한 후 동일한 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트 되기 전 패턴의 투광-차광부에 중첩되지 않도록 하는 제1 스캐닝 수단; 및
    상기 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 상기 분할 영역에 대한 상기 결정화 단계를 반복하는 제2 스캐닝 수단
    을 포함하는 레이저 조사 시스템.
  6. 제5항에 있어서,
    상기 광학 수단은 주기적인 투광-차광 패턴을 갖는(depict) 마이크로-슬롯을 포함하고, 상기 레이저빔의 광로에 삽입되는 레이저 조사 시스템.
  7. 제5항에 있어서,
    상기 광학 수단이 주기적인 투광-차광 패턴을 형성하도록 레이저빔을 회절시키는 위상 시프트 마스크를 포함하고, 상기 레이저빔의 광로에 삽입되는 레이저 조사 시스템.
  8. 제5항에 있어서,
    200℃ 이상의 온도로 기판을 가열하기 위한 수단을 추가로 포함하고,
    상기 반도체 박막은 결정화되기 위해 가열 상태에서 레이저빔으로 조사되는
    레이저 조사 시스템.
  9. 반도체 박막;
    상기 반도체 박막의 표면 상에 적층된 게이트 절연막; 및
    상기 게이트 절연막을 경유하여 상기 반도체 박막 상에 적층된 게이트 전극
    을 포함하고,
    상기 반도체 박막은 상기 기판 상에 상대적으로 작은 그레인(grain) 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 형성하여, 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 상대적으로 작은 그레인 크기를 갖는 다결정 실리콘으로 결정화하기 위해 레이저빔으로 상대적으로 작은 그레인 크기를 갖는 상기 아몰퍼스 실리콘 또는 다결정 실리콘을 조사하는 것에 의해 얻어지고,
    상기 반도체 박막의 결정화는 상기 기판의 표면을 상기 복수개의 분할 영역으로 나누고, 레이저빔의 조사 영역을 조정하기 위해 상기 레이저빔을 형상화하여 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 조사되어 전체적으로 조사되도록 하고, 상기 레이저빔의 세기를 광학적으로 조절하면서 레이저빔으로 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴이 조사 영역 상에 투사되도록 하고, 패턴을 시프트 한 후 적어도 한 번 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하고, 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 및 상기 분할 영역에 대해 상기 결정화 동작을 반복하는
    것을 특징으로 하는 박막 트랜지스터.
  10. 제9항에 있어서,
    상기 반도체 박막이 투광-차광 패턴에 대응하는 온도 변화를 사용하게 하는 수단에 의해 결정화 방향을 제어하고, 한 번의 레이저 조사에 의해 결정 거리 이내의 거리만큼 패턴을 시프트 한 후 다시 동일한 분할 영역을 조사하여 결정화되는 박막 트랜지스터.
  11. 제9항에 있어서,
    상기 반도체 박막이 기판이 200℃ 이상의 온도로 가열되는 상태에서 결정화되는 박막 트랜지스터.
  12. 제9항에 있어서,
    상기 반도체 박막이 주기적인 투광-차광 패턴을 형성하기 위해 레이저빔을 회절시키는 위상 시프트 마스크를 사용하여 결정화되는 박막 트랜지스터.
  13. 자신들 사이에 놓여진 특정 갭(speific gap)에 의해 서로에게 연결된 한 쌍의 기판;
    상기 기판들 사이의 갭에 수용된 전자 광학 물질(electrooptic material);
    상기 기판들 중 한 기판 상에 형성된 카운터 전극(counter electrode); 및
    화소 전극 및 상기 기판 중 다른 한 기판 상에 형성되어 상기 화소 전극을 구동하기 위한 박막 트랜지스터―여기서 박막 트랜지스터 각각은 반도체 박막, 및 게이트 절연막을 경유하여 상기 반도체 박막의 일측 표면 상에 적층된 게이트 전극을 포함함―
    을 포함하고,
    상기 반도체 박막은 상기 기판 상에 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 형성하여, 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 상대적으로 작은 그레인 크기를 갖는 다결정 실리콘으로 결정화하기 위해 레이저빔으로 상대적으로 작은 그레인 크기를 갖는 상기 아몰퍼스 실리콘 또는 다결정 실리콘을 조사하는 것에 의해 얻어지고,
    상기 반도체 박막의 결정화는 상기 기판의 표면을 상기 복수개의 분할 영역으로 나누고, 레이저빔의 조사 영역을 조정하기 위해 상기 레이저빔을 형상화하여 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 조사되어 전체적으로 조사되도록 하고, 상기 레이저빔의 세기를 광학적으로 조절하면서 레이저빔으로 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴이 조사 영역 상에 투사되도록 하고, 패턴을 시프트 한 후 적어도 한 번 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하고, 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 및 상기 분할 영역에 대해 상기 결정화 동작을 반복하는
    것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서,
    상기 반도체 박막이 투광-차광 패턴에 대응하는 온도 변화를 사용하게 하는 수단에 의해 결정화 방향을 제어하고, 한 번의 레이저 조사에 의해 결정 거리 이내의 거리만큼 패턴을 시프트 한 후 다시 동일한 분할 영역을 조사하여 결정화되는 표시 장치.
  15. 제13항에 있어서,
    상기 반도체 박막이 기판이 200℃ 이상의 온도로 가열되는 상태에서 결정화되는 표시 장치.
  16. 제13항에 있어서,
    상기 반도체 박막이 주기적인 투광-차광 패턴을 형성하기 위해 레이저빔을 회절시키는 위상 시프트 마스크를 사용하여 결정화되는 표시 장치.
  17. 유기 EL 물질로 이루어진 발광부(luminous portion)를 포함하는 화소 전극 및 상기 기판 상에 형성되고 상기 화소 전극을 구동하기 위한 박막 트랜지스터―여기서 박막 트랜지스터 각각은 반도체 박막, 및 게이트 절연막을 경유하여 상기 반도체 박막의 일측 표면 상에 적층된 게이트 전극을 포함함―
    를 포함하고,
    상기 반도체 박막은 상기 기판 상에 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 형성하여, 상대적으로 작은 그레인 크기를 갖는 아몰퍼스 실리콘 또는 다결정 실리콘을 상대적으로 작은 그레인 크기를 갖는 다결정 실리콘으로 결정화하기 위해 레이저빔으로 상대적으로 작은 그레인 크기를 갖는 상기 아몰퍼스 실리콘 또는 다결정 실리콘을 조사하는 것에 의해 얻어지고,
    상기 반도체 박막의 결정화는 상기 기판의 표면을 상기 복수개의 분할 영역으로 나누고, 레이저빔의 조사 영역을 조정하기 위해 상기 레이저빔을 형상화하여 분할 영역 중 한 영역이 한 번의 레이저빔 조사에 의해 조사되어 전체적으로 조사되도록 하고, 상기 레이저빔의 세기를 광학적으로 조절하면서 레이저빔으로 상기 분할 영역 중 한 영역을 조사하여 주기적인 투광-차광 패턴이 조사 영역 상에 투사되도록 하고, 패턴을 시프트 한 후 적어도 한 번 동일한 분할 영역을 조사하여 시프트 한 후 패턴의 투광-차광부가 시프트하기 전 패턴의 투광-차광부와 중첩되지 않도록 하고, 레이저빔의 조사 영역을 다음 분할 영역으로 시프트하고, 및 상기 분할 영역에 대해 상기 결정화 동작을 반복하는
    것을 특징으로 하는 유기 EL 표시 장치.
  18. 제17항에 있어서,
    상기 반도체 박막이 투광-차광 패턴에 대응하는 온도 변화를 사용하게 하는 수단에 의해 결정화 방향을 제어하고, 한 번의 레이저 조사에 의해 결정 거리 이내의 거리만큼 패턴을 시프트 한 후 다시 동일한 분할 영역을 조사하여 결정화되는 유기 EL 표시 장치.
  19. 제17항에 있어서,
    상기 반도체 박막이 기판이 200℃ 이상의 온도로 가열되는 상태에서 결정화되는 유기 EL 표시 장치.
  20. 제17항에 있어서,
    상기 반도체 박막이 주기적인 투광-차광 패턴을 형성하기 위해 레이저빔을 회절시키는 위상 시프트 마스크를 사용하여 결정화되는 유기 EL 표시 장치.
KR1020000020439A 1999-04-19 2000-04-18 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법 KR100712648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-110237 1999-04-19
JP11023799A JP4403599B2 (ja) 1999-04-19 1999-04-19 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
KR20000077040A true KR20000077040A (ko) 2000-12-26
KR100712648B1 KR100712648B1 (ko) 2007-05-02

Family

ID=14530592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000020439A KR100712648B1 (ko) 1999-04-19 2000-04-18 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법

Country Status (5)

Country Link
US (3) US6388386B1 (ko)
EP (1) EP1047119A3 (ko)
JP (1) JP4403599B2 (ko)
KR (1) KR100712648B1 (ko)
TW (1) TW461113B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967240B1 (ko) * 2003-09-30 2010-06-30 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화 장치, 결정화 방법, 디바이스 및 위상변조소자
KR101123751B1 (ko) * 2004-01-26 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제조방법
KR20190066647A (ko) * 2017-12-05 2019-06-14 삼성디스플레이 주식회사 레이저 결정화 장치
KR20220109169A (ko) * 2021-01-28 2022-08-04 재단법인대구경북과학기술원 모놀리식 3차원 소자의 상부층 고결정화 방법 및 이를 통해 제조된 모놀리식 3차원 소자

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6246524B1 (en) 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP4663047B2 (ja) 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6879110B2 (en) * 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
JP4827305B2 (ja) * 2001-03-16 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100405080B1 (ko) * 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
JP4784955B2 (ja) * 2001-07-18 2011-10-05 株式会社 液晶先端技術開発センター 薄膜半導体装置の製造方法
JP5078205B2 (ja) * 2001-08-10 2012-11-21 株式会社半導体エネルギー研究所 レーザ照射装置
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
TWI279052B (en) * 2001-08-31 2007-04-11 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4279498B2 (ja) * 2002-02-28 2009-06-17 株式会社 液晶先端技術開発センター 半導体薄膜の形成方法、半導体薄膜の形成装置および結晶化方法
US6660576B2 (en) * 2002-03-11 2003-12-09 Sharp Laboratories Of America, Inc. Substrate and method for producing variable quality substrate material
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6777276B2 (en) * 2002-08-29 2004-08-17 Sharp Laboratories Of America, Inc. System and method for optimized laser annealing smoothing mask
SG160189A1 (en) * 2002-04-23 2010-04-29 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, and phase shift mask
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
JP4347546B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
WO2004008511A1 (ja) * 2002-07-11 2004-01-22 Advanced Lcd Technologies Development Center Co., Ltd. 結晶化装置および結晶化方法
TWI301295B (en) 2002-07-24 2008-09-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, thim film transistor and display apparatus
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
JP2006512749A (ja) 2002-08-19 2006-04-13 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 種々の照射パターンを有するシングルショット半導体処理システム及び方法
JP4307041B2 (ja) * 2002-09-20 2009-08-05 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
JP2004119919A (ja) 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
KR100486676B1 (ko) * 2002-10-04 2005-05-03 엘지.필립스 엘시디 주식회사 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
TWI303452B (en) * 2002-11-01 2008-11-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
JP2004343039A (ja) * 2002-11-29 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 半導体構造物、半導体装置、これらの製造方法および製造装置
JP2004186449A (ja) * 2002-12-04 2004-07-02 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置および結晶化方法
JP2004193229A (ja) * 2002-12-09 2004-07-08 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置および結晶化方法
TW200500512A (en) * 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
US7211501B2 (en) * 2002-12-12 2007-05-01 Intel Corporation Method and apparatus for laser annealing
US7338820B2 (en) 2002-12-19 2008-03-04 3M Innovative Properties Company Laser patterning of encapsulated organic light emitting diodes
TWI353467B (en) * 2003-01-08 2011-12-01 Samsung Electronics Co Ltd Polysilicon thin film transistor array panel and m
JP2004349269A (ja) * 2003-01-15 2004-12-09 Sharp Corp 結晶化半導体薄膜の製造方法ならびにその製造装置
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
JP2004266022A (ja) * 2003-02-28 2004-09-24 Sharp Corp 半導体薄膜の結晶成長装置および結晶成長方法
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
JP4652707B2 (ja) * 2003-04-22 2011-03-16 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法、位相変調素子、およびデバイス
TW200422749A (en) 2003-04-22 2004-11-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
JP2004335839A (ja) 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
JP2004363241A (ja) 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
JP2010114472A (ja) * 2003-06-30 2010-05-20 Advanced Lcd Technologies Development Center Co Ltd 結晶化方法
JP2005032831A (ja) * 2003-07-08 2005-02-03 Advanced Lcd Technologies Development Center Co Ltd 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
JP4524413B2 (ja) * 2003-06-30 2010-08-18 シャープ株式会社 結晶化方法
TW200503061A (en) * 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
JP2005032847A (ja) * 2003-07-09 2005-02-03 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法およびデバイス
JP4780943B2 (ja) * 2003-09-09 2011-09-28 株式会社半導体エネルギー研究所 レーザ照射装置及び半導体装置の作製方法
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
JP4633428B2 (ja) * 2003-09-30 2011-02-16 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法、デバイス、および位相変調素子
JP2005109352A (ja) * 2003-10-01 2005-04-21 Advanced Lcd Technologies Development Center Co Ltd アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置
US6884672B1 (en) 2003-11-04 2005-04-26 International Business Machines Corporation Method for forming an electronic device
JP4555033B2 (ja) * 2003-12-25 2010-09-29 株式会社 液晶先端技術開発センター 結晶化装置並びに方法、電子デバイスの製造方法、及び光変調素子
JP4499578B2 (ja) * 2004-01-27 2010-07-07 株式会社 液晶先端技術開発センター 光照射装置、結晶化装置、結晶化方法
JP4567474B2 (ja) * 2004-01-27 2010-10-20 株式会社 液晶先端技術開発センター 光照射装置、結晶化装置、および結晶化方法
EP1728271B1 (en) 2004-03-26 2016-06-08 Semiconductor Energy Laboratory Co, Ltd. Laser irradiation method and laser irradiation apparatus
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TW200541079A (en) 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
JP4769491B2 (ja) * 2004-06-04 2011-09-07 株式会社 液晶先端技術開発センター 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP4492946B2 (ja) * 2004-07-08 2010-06-30 株式会社 液晶先端技術開発センター 光照射装置、結晶化装置、結晶化方法
KR100781440B1 (ko) 2004-07-20 2007-12-03 비오이 하이디스 테크놀로지 주식회사 다결정실리콘막 형성방법
TW200605229A (en) * 2004-07-28 2006-02-01 Adv Lcd Tech Dev Ct Co Ltd Method of manufacturing semiconductor device
TW200607098A (en) 2004-08-03 2006-02-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, and phase modulation device
JP2006049481A (ja) * 2004-08-03 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、および位相変調素子
JP4711166B2 (ja) * 2004-08-03 2011-06-29 株式会社 液晶先端技術開発センター 結晶化装置、および結晶化方法
JP4763983B2 (ja) * 2004-08-09 2011-08-31 シャープ株式会社 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
TW200616232A (en) 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US8304313B2 (en) * 2004-08-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US7524728B2 (en) * 2004-11-08 2009-04-28 Sanyo Electric Co., Ltd. Thin film transistor manufacturing method and organic electroluminescent display device
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
KR101097915B1 (ko) 2005-02-07 2011-12-23 삼성전자주식회사 레이저 장치 및 이를 이용한 박막트랜지스터의 제조방법
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200703667A (en) 2005-07-05 2007-01-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
US20090218577A1 (en) * 2005-08-16 2009-09-03 Im James S High throughput crystallization of thin films
KR100691247B1 (ko) 2005-11-15 2007-03-12 코닉시스템 주식회사 격자 마스크를 이용하여 균일한 입자 크기를 가지도록 하는레이저 결정화 방법 및 장치
TW200733240A (en) * 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
JP2007165716A (ja) * 2005-12-15 2007-06-28 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及び結晶化方法
JP4956987B2 (ja) * 2005-12-16 2012-06-20 株式会社島津製作所 レーザー結晶化装置及び結晶化方法
KR101279324B1 (ko) * 2006-06-26 2013-06-26 엘지디스플레이 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
JP5227552B2 (ja) * 2006-08-31 2013-07-03 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、並びに半導体装置
JP2008124149A (ja) 2006-11-09 2008-05-29 Advanced Lcd Technologies Development Center Co Ltd 光学装置および結晶化装置
JP2008233536A (ja) 2007-03-20 2008-10-02 Sony Corp 表示装置
JP2008305939A (ja) 2007-06-07 2008-12-18 Advanced Lcd Technologies Development Center Co Ltd 多結晶半導体膜の形成方法、薄膜トランジスタ、および薄膜トランジスタの製造方法
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP4377442B2 (ja) * 2008-07-31 2009-12-02 株式会社 液晶先端技術開発センター 半導体薄膜の形成方法、半導体薄膜の形成装置、結晶化方法および結晶化装置
US8067302B2 (en) * 2008-09-25 2011-11-29 Applied Materials, Inc. Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR101563156B1 (ko) * 2009-01-13 2015-10-27 삼성전자주식회사 반사 구조체, 이를 포함하는 표시장치 및 이들의 제조방법
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
EP2239084A1 (en) * 2009-04-07 2010-10-13 Excico France Method of and apparatus for irradiating a semiconductor material surface by laser energy
KR101056239B1 (ko) * 2009-04-17 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US20110070724A1 (en) * 2009-09-21 2011-03-24 Applied Materials, Inc. Defect-free junction formation using octadecaborane self-amorphizing implants
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
KR101662230B1 (ko) * 2010-03-26 2016-10-05 삼성전자주식회사 반사구조체, 이를 포함하는 표시장치 및 이들의 제조방법
JP2010263240A (ja) * 2010-07-27 2010-11-18 Sharp Corp 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
JP2011139082A (ja) * 2011-02-07 2011-07-14 Sharp Corp 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
JP5574384B2 (ja) * 2011-09-20 2014-08-20 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
CN105144845B (zh) * 2013-04-26 2017-08-29 柯尼卡美能达株式会社 有机电致发光元件的图案形成方法
EP3970899B1 (en) * 2020-09-18 2023-11-22 Laser Systems & Solutions of Europe Method of and system for uniformly irradiating a frame of a processed substrate having a plurality of frames

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
JPS5821319A (ja) * 1981-07-30 1983-02-08 Fujitsu Ltd レ−ザアニ−ル方法
DE3818504A1 (de) * 1988-05-31 1991-01-03 Fraunhofer Ges Forschung Verfahren und vorrichtung fuer die kristallisation duenner halbleiterschichten auf einem substratmaterial
US5680147A (en) * 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JP3234714B2 (ja) 1994-04-27 2001-12-04 シャープ株式会社 半導体装置およびその製造方法
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
CA2256699C (en) * 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP3770999B2 (ja) * 1997-04-21 2006-04-26 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
JPH1187729A (ja) * 1997-09-12 1999-03-30 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
KR20000020439A (ko) * 1998-09-21 2000-04-15 윤종용 무선 가입자 망의 호 처리 소프트웨어에 대한 성능 측정 방법
US6143366A (en) * 1998-12-24 2000-11-07 Lu; Chung Hsin High-pressure process for crystallization of ceramic films at low temperatures
US6049106A (en) * 1999-01-14 2000-04-11 Micron Technology, Inc. Large grain single crystal vertical thin film polysilicon MOSFETs

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967240B1 (ko) * 2003-09-30 2010-06-30 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화 장치, 결정화 방법, 디바이스 및 위상변조소자
KR101123751B1 (ko) * 2004-01-26 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제조방법
KR20190066647A (ko) * 2017-12-05 2019-06-14 삼성디스플레이 주식회사 레이저 결정화 장치
KR20220109169A (ko) * 2021-01-28 2022-08-04 재단법인대구경북과학기술원 모놀리식 3차원 소자의 상부층 고결정화 방법 및 이를 통해 제조된 모놀리식 3차원 소자

Also Published As

Publication number Publication date
US6388386B1 (en) 2002-05-14
TW461113B (en) 2001-10-21
US20020047580A1 (en) 2002-04-25
EP1047119A2 (en) 2000-10-25
US20020047579A1 (en) 2002-04-25
US6734635B2 (en) 2004-05-11
EP1047119A3 (en) 2001-10-10
US6482722B2 (en) 2002-11-19
JP4403599B2 (ja) 2010-01-27
JP2000306859A (ja) 2000-11-02
KR100712648B1 (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
KR100712648B1 (ko) 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법
KR100558678B1 (ko) 폴리실리콘 결정화방법
EP0886319B1 (en) Method for making a thin film transistor
US8183122B2 (en) Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100492152B1 (ko) 실리콘 결정화방법
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
KR101186294B1 (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
KR100710621B1 (ko) 박막트랜지스터형 어레이기판의 액티브층 제조방법
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR100719919B1 (ko) 다결정실리콘 박막트랜지스터 형성방법
KR100478757B1 (ko) 실리콘 결정화방법
KR100496138B1 (ko) 실리콘 결정화방법
JPH1117190A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee