JP2008305939A - 多結晶半導体膜の形成方法、薄膜トランジスタ、および薄膜トランジスタの製造方法 - Google Patents

Abstract

【課題】 隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止することができる多結晶半導体膜の形成方法。
【解決手段】 絶縁基板上において第１方向に沿って結晶成長した多結晶半導体膜を形成する本発明の方法では、第１方向に沿って第１の向き（Ｆａｓ，Ｆａｆ）に結晶成長した結晶粒（１５ａ）と第１の向きとは逆の第２の向き（Ｆｂｓ，Ｆｂｆ）に結晶成長した結晶粒（１５ｂ）とが、第１方向と直交する第２方向に沿って間隔を隔てた複数の領域において他の領域よりも早く衝突するように、絶縁基板上における結晶成長を制御する。
【選択図】 図６

Description

本発明は、多結晶半導体膜の形成方法、薄膜トランジスタ、および薄膜トランジスタの製造方法に関する。特に、本発明は、薄膜トランジスタの活性層となる多結晶半導体薄膜の形成方法に関するものである。

従来、単結晶シリコン（一般には単結晶半導体）に匹敵する半導体デバイス級の多結晶シリコン薄膜（一般には多結晶半導体薄膜）を絶縁基板上に形成する技術として、非晶質シリコン薄膜（一般には非晶質半導体薄膜）に所定の光強度分布のレーザー光を照射することにより非晶質シリコン薄膜を溶融して、所定方向に沿って結晶成長させる手法が考案されている。この手法では、非晶質シリコン薄膜を一旦溶解させて再結晶化させる際に、再結晶化が発生する位置と再結晶化のタイミングとを制御することにより、所望の方向に沿って連続的に結晶成長した多結晶シリコン薄膜が得られる。

再結晶化の位置およびタイミングを制御する方法については種々提案されているが、一例としてＰＭＥＬＡ（Phase Modulated Eximer Laser Annealing）法によるシリコン薄膜の再結晶化方法がある。ＰＭＥＬＡ法では、位相シフトマスク（一般には光変調素子）を用いて入射レーザー光を変調し、非晶質シリコン薄膜に所望の光強度分布のレーザー光を照射する。具体的には、非晶質シリコン薄膜上の所望の位置において光強度（照射エネルギー）が最小値を有し且つその最小値の位置と最大値の位置との間において光強度が単調に変化するような形態の光強度分布を、非晶質シリコン薄膜上に生成する。

こうして、非晶質シリコン薄膜内において、光強度が最小値の位置と最大値の位置との間において温度が単調に変化するような温度分布が生じる。この温度分布により、非晶質シリコンの溶融後の再結晶化が温度の変化方向に沿って連続的に発生し、単結晶シリコンに匹敵する半導体デバイス級の多結晶シリコン薄膜が形成される。従来技術の一例として、特許文献１には、位相シフトマスクを介して発生させた逆ピークパターンの光強度分布の光を半導体膜に照射して結晶化を行う技術が開示されている。

特開２０００−３０６８５９号公報

例えば特許文献１に開示された従来技術では、互いに平行な２つの直線に沿って並んだ開始点から対向する向きに結晶が成長し、中央の直線上において結晶粒が衝突して結晶化が終了する。このとき、結晶粒の衝突部分ではシリコンが隆起し、他の部分に比べて膜厚が厚くなる。このような再結晶化シリコン薄膜を用いて絶縁基板上にＴＦＴ（薄膜トランジスタ：Thin-Film-Transistor）の活性層を形成すると、直線状にシリコンが隆起した部分に起因して、互いに隣り合う２つのＴＦＴの間で短絡が発生する恐れがある。

本発明は、前述の課題に鑑みてなされたものであり、隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止することができる多結晶半導体膜の形成方法を提供することを目的とする。

前記課題を解決するために、本発明では、絶縁基板上において第１方向に沿って結晶成長した多結晶半導体膜を形成する方法であって、
前記第１方向に沿って第１の向きに結晶成長した結晶粒と前記第１の向きとは逆の第２の向きに結晶成長した結晶粒とが、前記第１方向と直交する第２方向に沿って間隔を隔てた複数の領域において他の領域よりも早く衝突するように、前記絶縁基板上における結晶成長を制御する多結晶半導体膜の形成方法を提供する。

本発明の第２形態では、第１形態の形成方法により形成された前記多結晶半導体膜を活性層に用いた薄膜トランジスタを提供する。

本発明の第３形態では、第１形態の形成方法により形成された前記多結晶半導体膜を活性層に用いて薄膜トランジスタを製造する薄膜トランジスタの製造方法を提供する。

本発明の第４形態では、所定の光強度分布を有する光を非単結晶半導体膜に照射して結晶化半導体膜を生成する結晶化装置であって、
前記所定の光強度分布を有する光として、所定の方向に沿って光強度がＶ字状に変化する分布であり且つ前記Ｖ字状に変化する光強度の勾配が前記所定の方向と直交する方向に沿って増減する分布の光を前記非単結晶半導体膜に照射する光学系を有する結晶化装置を提供する。

本発明の第５形態では、所定の光強度分布を有する光を非単結晶半導体膜に照射して結晶化半導体膜を生成する結晶化方法であって、
前記所定の光強度分布を有する光として、所定の方向に沿って光強度がＶ字状に変化する分布であり且つ前記Ｖ字状に変化する光強度の勾配が前記所定の方向と直交する方向に沿って増減する分布の光を前記非単結晶半導体膜に照射する結晶化方法を提供する。

本発明の第６形態では、入射光に基づいて所定の光強度分布を形成する光変調素子であって、
前記光変調素子は、第１方向に細長く延びる帯状領域が前記第１方向と直交する第２方向に沿って繰り返し並ぶ基本パターンを有し、
前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎に変化し、
各単位領域内における前記第１領域の占有面積率の変化率は、帯状領域毎に前記第２方向に沿って増減している光変調素子を提供する。

本発明の第７形態では、第４形態の結晶化装置または第５形態の結晶化方法に用いられる光変調素子であって、
前記光変調素子は、前記所定の方向に細長く延びる帯状領域が前記所定の方向と直交する方向に沿って繰り返し並ぶ基本パターンを有し、
前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎に変化し、
各単位領域内における前記第１領域の占有面積率の変化率は、帯状領域毎に前記第２方向に沿って増減している光変調素子を提供する。

本発明にかかる多結晶半導体膜の形成方法では、互いに逆向きに結晶成長した結晶粒が、結晶成長の方向と直交する方向に沿って間隔を隔てた複数の領域において他の領域よりも早く衝突するように結晶成長を制御する。その結果、本発明では、半導体の残留部分が間隔を隔てて形成されるので、隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止することができる。

本発明の実施形態の具体的な説明に先立って、本発明における課題の認識について説明する。例えばＰＭＥＬＡ法では、図１に示すように、直線１０に沿って並んで生成された結晶核１１が結晶成長の開始点になり、矢印Ｆ１で示す方向に沿って結晶の成長が進行する。図１において、参照符号１２で示す領域は結晶化が進んだ多結晶半導体薄膜の領域であり、参照符号１３で示す領域は結晶化されていない非晶質半導体薄膜の領域である。また、参照符号１４は結晶粒界を示し、参照符号１５は結晶粒界に囲まれた結晶粒を示している。

図２には、互いに平行な２つの直線１０ａ，１０ｂに沿って並んで生成された結晶核１１ａ，１１ｂから、矢印Ｆ１ａ，Ｆ１ｂで示す向きに結晶がそれぞれ成長する様子が示されている。この場合、図３に示すように、２つの直線１０ａと１０ｂとの間の中央に位置する直線１０ｃ上において、結晶核１１ａから矢印Ｆ１ａで示す向きに成長した結晶粒１５ａと結晶核１１ｂから矢印Ｆ１ｂで示す向きに成長した結晶粒１５ｂとが衝突して結晶化が終了する。このとき、結晶粒１５ａと１５ｂとの衝突部分では半導体が隆起し、この隆起部分１６の膜厚が他の部分よりも厚くなる。

図２および図３において、参照符号１２ａ，１２ｂで示す領域は、結晶核１１ａ，１１ｂから結晶化が進んだ多結晶半導体薄膜の領域である。また、図２において、参照符号１３で示す領域は、結晶化されていない非晶質半導体薄膜の領域である。また、図２および図３において、参照符号１４ａ，１４ｂは結晶核１１ａ，１１ｂからの結晶化により生成された結晶粒界を示し、参照符号１７はガラス基板（不図示）上に形成された絶縁層を示している。

図１〜図３を参照して説明した方法により多結晶半導体薄膜を形成した後、たとえば、図４の１８ａ，１８ｂに示す位置にＴＦＴを形成する。ＴＦＴのソースドレイン領域とチャネル領域が、上記の多結晶半導体薄膜を島状に分離することで形成される。分離にはドライエッチングを用いるのが一般的で、その条件はＴＦＴ形成領域の上記多結晶半導体薄膜の膜厚と非形成領域のエッチングのばらつきとを考慮して決定される。その際に、図３に示すように、結晶粒１５ａと１５ｂとの衝突により半導体の隆起部分１６が発生している場合、この隆起部分１６においてドライエッチング量が不足し易い。

その結果、図５に示すように、ＴＦＴ１８ａ，１８ｂの島分離形成後に多結晶半導体薄膜の隆起部分１６aの底部が直線状に且つ連続的に残留し、ＴＦＴ間の半導体の残留部分１６ａが互いに隣り合う２つのＴＦＴ１８ａと１８ｂとの間で絶縁されずに短絡を発生させる恐れがある。半導体の残留部分１６ａはドライエッチングの時間を延長することにより除去することができるが、その場合、下地の絶縁層１７に対して必要以上にエッチングが進行するため好ましくない。これらの課題を解決するために上記半導体の残留部分１６ａを回避してＴＦＴ１８ａ，１８ｂを設計することが考えられるが、結晶化領域を有効に利用すること、配線を短くすることなどの要求がある。

本発明の１つの手法では、図６に示すように、互いに平行な２つの直線１０ａ，１０ｂに沿って並んで生成された結晶核１１ａ，１１ｂから結晶粒１５ａ，１５ｂが図中水平方向に成長する際に、結晶成長の速度が結晶成長の方向と直交する方向（図６の紙面における鉛直方向）に沿って増減するように、結晶の成長速度を制御する。図６では、矢印Ｆａｆ，Ｆｂｆで示す向きに結晶の成長速度が最も速く、矢印Ｆａｓ，Ｆｂｓで示す向きに結晶の成長速度が最も遅い。そして、結晶の成長速度が最も速い位置と最も遅い位置との間で、成長速度が単調に変化している。

この場合、図７に示すように、成長速度の最も速い領域において、結晶粒１５ａと１５ｂとの衝突が最も早く起こる。しかしながら、この衝突部分（図中破線の楕円で示す）１９では、元の結晶成長の方向と直交する方向（図７の紙面における鉛直方向）に沿って矢印Ｆｃ，Ｆｄで示す向きに結晶成長することができるため、半導体の隆起は起こらない。したがって、半導体薄膜の全面が結晶化した状態では、図８に示すように、成長速度の最も遅い領域において結晶粒１５ａと１５ｂとが衝突する部分に、例えばピラミッド状の隆起部分２０が間隔を隔てて島状に形成される。

なお、図６〜図８において、参照符号１２ａ，１２ｂで示す領域は、結晶核１１ａ，１１ｂから結晶化が進んだ多結晶半導体薄膜の領域である。また、図６および図７において、参照符号１３で示す領域は、結晶化されていない非晶質半導体薄膜の領域である。また、図８において、参照符号１７は、例えばガラス基板（不図示）上に形成された絶縁層を示している。

本発明の別の手法では、結晶核から横方向に結晶成長し、隆起部分１６ａに到達する時間を所定の間隔で異ならせる。隆起部分１６ａに到達する時間を所定の間隔で異ならせる具体的手段として、図９に示すように、結晶開始位置である結晶核の位置を上記所定の間隔で異ならせることが考えられる。この場合、図９に示すように、結晶開始位置である結晶核１１ａ’，１１ｂ’を折れ線１０ａ’，１０ｂ’に沿って生成し、結晶成長の方向（図９の紙面における水平方向）における結晶核１１ａ’，１１ｂ’の位置が所定の繰り返し間隔で異なるように配置する。結晶成長の方向に沿って衝突位置１３’に最も近い部分から成長した結晶が最も早く衝突する。

しかしながら、この衝突部分（図中破線の楕円で示す）１９’では、元の結晶成長の方向と直交する方向（図９の紙面における鉛直方向）に沿って矢印Ｆｃ，Ｆｄで示す向きに結晶成長することができるため、半導体の隆起は起こらない。したがって、半導体薄膜の全面が結晶化した状態では、図８に示すように、成長速度の最も遅い領域において結晶粒１５ａと１５ｂとが衝突する部分に、例えばピラミッド状の隆起部分２０が間隔を隔てて島状に形成される。なお、図９において、参照符号１２ａ’，１２ｂ’で示す領域は、結晶核１１ａ’，１１ｂ’から結晶化が進んだ多結晶半導体薄膜の領域である。また、図９において、参照符号１３’で示す領域は、結晶化されていない非晶質半導体薄膜の領域である。

本発明では、図６〜図８を参照して説明したように再結晶化された多結晶半導体薄膜を用いて、たとえば図１０に示す位置に、絶縁基板（例えばガラス基板＋絶縁層）上に、ＴＦＴ１８ａ，１８ｂが形成される。その結果、図１１に示すように、ＴＦＴ１８ａ，１８ｂの形成後には、例えばピラミッド状の半導体の残留部分２０ａが間隔を隔てて島状に形成されるだけで、隣り合う２つのＴＦＴ１８ａと１８ｂとの間を短絡する半導体の残留部分２０ａが残留しないため、ＴＦＴ１８ａと１８ｂとを確実に分離することができる。

以下、半導体の残留部分２０ａと、ＴＦＴの短絡発生との関係についてさらに説明する。図１２に示すように、残留部分２０ａの外形寸法（例えば残留部分２０ａに外接する円の直径）φが残留部分２０ａの間隔Ｓよりも大きい場合、残留部分２０ａの外形寸法φがＴＦＴ１８ａと１８ｂとの間の間隔（すなわち最小デザインルール）Ｄｍよりも大きいと、ＴＦＴ１８ａと１８ｂとは残留部分２０ａを直接介してショートする。また、残留部分２０ａとＴＦＴのソースドレイン領域は、同じ多結晶半導体薄膜により形成されていることを考慮すると、図１３に示すように、たとえ外形寸法φが間隔Ｄｍよりも小さい場合であっても、多結晶半導体薄膜の同層間絶縁を保障できる最小の距離Ｓと外形寸法φの和が、間隔Ｄｍよりも大きい場合は、ＴＦＴ１８ａまたは１８ｂと残留部分２０ａとの間隔が狭くなり過ぎて同層間でショートする可能性が高い。

一方、図１４に示すように、残留部分２０ａの外形寸法φが残留部分２０ａの間隔Ｓよりも小さい場合、ＴＦＴ１８ａと１８ｂとの間の間隔Ｄｍが残留部分２０ａの外形寸法φよりも小さいと、ＴＦＴ１８ａと１８ｂとは残留部分２０ａを直接介してショートする。また、残留部分２０ａとＴＦＴのソースドレイン領域は、同じ多結晶半導体薄膜により形成されていることを考慮すると、図１５に示すように、たとえ外形寸法φが間隔Ｄｍよりも小さい場合であっても、多結晶半導体薄膜の同層間絶縁を保障できる最小の距離Ｓと外形寸法φの和が、間隔Ｄｍよりも大きい場合は、ＴＦＴ１８ａまたは１８ｂと残留部分２０ａとの間隔が狭くなりすぎて同層間でショートする可能性が高い。

以上のようにＴＦＴの短絡を防止するためには、外形寸法φ、同層間絶縁を保障できる最小の距離Ｓおよび間隔Ｄｍを考慮せねばならない。隣り合う２つのＴＦＴ１８ａと１８ｂとの間の短絡を確実に防止するには、図１６に示すように、残留部分（島状隆起部）２０ａの間隔Ｓと残留部分２０ａの外形寸法φとの和Ｓ＋φ（すなわち残留部分２０ａのピッチＰｉ）が、最小デザインルール（すなわちＴＦＴ１８ａと１８ｂとの間の間隔）Ｄｍよりも小さくなるように、結晶の成長を制御するか、あるいは、最小デザインルールを設定することが好ましい。

以上のように、本発明では、半導体の結晶成長の結果として対向する向きに成長する結晶粒の間に発生する衝突部分のうち、選択された衝突部分における半導体薄膜の膜厚がその他の衝突部分よりも厚くなるように制御する。換言すれば、本発明では、例えば互いに平行な２つの直線に沿って並んで生成された結晶核から結晶粒が成長する際に、結晶成長の速度が結晶成長の方向と直交する方向に沿って増減するように、結晶の成長速度を制御する。さらに別の表現をすれば、本発明では、互いに逆向きに結晶成長した結晶粒が、結晶成長の方向と直交する方向に沿って間隔を隔てた複数の領域において他の領域よりも早く衝突するように、結晶成長を制御する。

その結果、本発明では、ＴＦＴの活性層の形成後に直線状に且つ連続的に半導体が残留する従来技術とは異なり、半導体の残留部分が間隔を隔てて形成されるので、隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止することができる。なお、上述の説明では、ＰＭＥＬＡ法に対して本発明を適用しているが、絶縁基板上において一方向に沿って結晶成長した多結晶半導体膜を形成する他の方法に対しても同様に本発明を適用することができる。

本発明の実施形態を、添付図面に基づいて説明する。図１７は、本発明の実施形態にかかる結晶化装置の構成を概略的に示す図である。図１８は、図１７の照明系の内部構成を概略的に示す図である。図１７および図１８を参照すると、本実施形態の結晶化装置は、入射光束を位相変調して所定の光強度分布を有する光束を形成するための光変調素子１と、光変調素子１を照明するための照明系２と、結像光学系３と、被処理基板４を保持するための基板ステージ５とを備えている。

光変調素子１の構成および作用については後述する。照明系２は、たとえば３０８ｎｍの波長を有するレーザ光を供給するＸｅＣｌエキシマレーザ光源２ａを備えている。光源２ａとして、ＫｒＦエキシマレーザ光源やＹＡＧレーザ光源のように被処理基板４を溶融するエネルギー光線を出射する性能を有する他の適当な光源を用いることもできる。光源２ａから供給されたレーザ光は、ビームエキスパンダ２ｂを介して拡大された後、第１フライアイレンズ２ｃに入射する。

こうして、第１フライアイレンズ２ｃの後側焦点面には複数の小光源が形成され、これらの複数の小光源からの光束は第１コンデンサー光学系２ｄを介して、第２フライアイレンズ２ｅの入射面を重畳的に照明する。その結果、第２フライアイレンズ２ｅの後側焦点面には、第１フライアイレンズ２ｃの後側焦点面よりも多くの複数の小光源が形成される。第２フライアイレンズ２ｅの後側焦点面に形成された複数の小光源からの光束は、第２コンデンサー光学系２ｆを介して、光変調素子１を重畳的に照明する。

第１フライアイレンズ２ｃと第１コンデンサー光学系２ｄとにより、第１ホモジナイザが構成されている。この第１ホモジナイザにより、光源２ａから射出されたレーザ光について、光変調素子１上での入射角度に関する均一化が図られる。また、第２フライアイレンズ２ｅと第２コンデンサー光学系２ｆとにより、第２ホモジナイザが構成されている。この第２ホモジナイザにより、第１ホモジナイザからの入射角度が均一化されたレーザ光について、光変調素子１上での面内各位置での光強度に関する均一化が図られる。

光変調素子１により位相変調されたレーザ光は、結像光学系３を介して、被処理基板４に入射する。ここで、結像光学系３は、光変調素子１の位相パターン面と被処理基板４とを光学的に共役に配置している。換言すれば、被処理基板４（厳密には被処理基板４の被照射面）は、光変調素子１の位相パターン面と光学的に共役な面（結像光学系３の像面）に設定されている。

結像光学系３は、例えば、正レンズ群３ａと、正レンズ群３ｂと、これらのレンズ群の間に配置された開口絞り３ｃとを備えている。開口絞り３ｃの開口部（光透過部）の大きさ（ひいては結像光学系３の像側開口数ＮＡ）は、被処理基板４の半導体膜上（被照射面）において所要の光強度分布を発生させるように設定されている。なお、結像光学系３は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。

被処理基板４は、基板上に、下層絶縁膜、非単結晶半導体薄膜、上層絶縁膜の順に成膜することにより構成されている。さらに詳細には、本実施形態では、被処理基板４は、たとえば液晶ディスプレイ用板ガラスの上に、化学気相成長法（ＣＶＤ）により、下地絶縁膜、非単結晶半導体膜（例えば非晶質シリコン膜）、およびキャップ膜が順次形成されたものである。下地絶縁膜およびキャップ膜は、絶縁膜、例えばＳｉＯ₂膜である。下地絶縁膜は、非晶質シリコン膜とガラス基板とが直接接触して、ガラス基板中のＮａなどの異物が非晶質シリコン膜に混入するのを防止し、非晶質シリコン膜の熱が直接ガラス基板に伝わるのを防止する。

非晶質シリコン膜は、結晶化される半導体膜である。キャップ膜は、非晶質シリコン膜に入射する光ビームの一部により加熱され、この加熱された温度を蓄熱する。この蓄熱効果は、光ビームの入射が遮断されたとき、非晶質シリコン膜の被照射面において高温部が相対的に急速に降温するが、この降温勾配を緩和させ、大粒径の横方向の結晶成長を促進させる。被処理基板４は、真空チャックや静電チャックなどにより基板ステージ５上において予め定められた所定の位置に位置決めされて保持されている。

図１９は、本実施形態における光変調素子の構成を概略的に示す図である。図１９を参照すると、本実施形態の光変調素子１は、ｙ方向（図中鉛直方向）に細長く延びる３種類の帯状領域１Ａ，１Ｂ，１Ｃがｘ方向（図中水平方向）に沿って繰り返し並ぶ基本パターンを有する。図１９において、参照符号１Ｄは、基本パターンの繰り返し単位領域を示している。単位構造である帯状領域１Ａ，１Ｂ，１Ｃでは、図中斜線部で示す矩形状の領域１ａが＋９０度の位相値を有し、図中空白部で示す領域１ｂが０度の位相値を有する。

位相値は、光が光変調素子を通過するときの位相変調量を表し、位相進みの方向を正とする。例えば、基準となる位相値０度に対して、＋９０度は位相進みを意味する。光変調素子１は、例えば合成石英により形成された基板（一般には光透過性基板）の表面をエッチングして凹凸状に形成することにより作製される。波長が３０８ｎｍの光に対して使用される光変調素子１では、０度の位相値を有する領域１ｂを基準とするとき、矩形状の領域１ａは深さが１５７ｎｍの凹部として刻設されている。

帯状領域１Ａ，１Ｂ，１Ｃのｘ方向のピッチは、結像光学系３の像面換算で１μｍである。換言すると、帯状領域１Ａ，１Ｂ，１Ｃでは、結像光学系３の像面換算で１μｍ×１μｍのサイズを有する正方形状のセル（単位領域）１ｃが、ｙ方向に沿って１１個並んでいる。結像光学系３の像面換算でのセル１ｃのサイズ１μｍ×１μｍは、結像光学系３の点像分布範囲の１．２５μｍよりも小さく設定されている。

帯状領域１Ａ，１Ｂ，１Ｃでは、＋９０度の位相値を有する領域１ａと０度の位相値を有する領域１ｂとの割合が、ｙ方向に沿ってセル毎に変化している。換言すると、帯状領域１Ａ，１Ｂ，１Ｃでは、各セルにおける領域１ａの占有面積率がｙ方向に沿って所定の変化率で変化している。具体的には、各セルにおける領域１ａの占有面積率は、帯状領域１Ａ，１Ｂ，１Ｃの中央において最も大きく、その両端に向かって単調に減少している。

第１帯状領域１Ａでは、各セルにおける領域１ａの占有面積率の変化率が最も大きい。第３帯状領域１Ｃでは、各セルにおける領域１ａの占有面積率の変化率が最も小さい。第１帯状領域１Ａと第３帯状領域１Ｃとの間に配置された第２帯状領域１Ｂでは、各セルにおける領域１ａの占有面積率の変化率が、第１帯状領域１Ａの変化率と第３帯状領域１Ｃの変化率との中間的な値である。すなわち、光変調素子１では、各セルにおける領域１ａの占有面積率の変化率は、帯状領域毎にｘ方向に沿って増減している。

本実施形態の光学系では、図１９に示す光変調素子１を用いて被処理基板４上に形成される光強度分布を計算により求めた。計算条件は、以下の通りである。すなわち、光の波長は３０８ｎｍであり、結像光学系３の像側開口数は０．１５であり、コヒーレンスファクター（照明σ値；照明系２の射出側開口数／結像光学系３の物体側開口数）は０．５であり、結像光学系３の結像倍率は１／５である。なお、結像光学系３の点像分布範囲の半径は、０．６１λ／ＮＡで与えられ（λ：波長、ＮＡ：像側開口数）、λ＝０．３０８μｍおよびＮＡ＝０．１５を代入すると、前述した１．２５μｍという値が得られる。

本実施形態では、計算の結果、被処理基板４上（結像光学系３の像面上）において図２０に示すような光強度分布が得られた。図２０では、無変調のときの光強度を１に規格化したときの光強度の等高線（すなわち等強度線）で示している。図２０において、線Ａ−Ａで示す位置は光変調素子１の第１帯状領域１Ａのｙ方向に沿った中央線に対応し、線Ｃ−Ｃで示す位置は光変調素子１の第３帯状領域１Ｃのｙ方向に沿った中央線に対応している。

図２０の線Ａ−Ａに沿った光強度分布を図２１に、図２０の線Ｃ−Ｃに沿った光強度分布を図２２に示す。図２１および図２２を参照すると、線Ａ−Ａに沿った光強度分布および線Ｃ−Ｃに沿った光強度分布はともにｙ方向に沿って光強度がＶ字状に変化する分布であるが、Ｖ字状に変化する光強度の勾配は線Ａ−Ａに沿った光強度分布よりも線Ｃ−Ｃに沿った光強度分布の方が緩やかである。すなわち、本実施形態では、光変調素子１および結像光学系３を介して、ｙ方向に沿って光強度がＶ字状に変化する分布であり且つこのＶ字状に変化する光強度の勾配がｘ方向に沿って増減する分布の光が被処理基板４の非単結晶半導体膜に照射される。

光強度の勾配が緩やかなほど、すなわち温度の勾配が緩やかなほど、結晶成長は速く進むという性質がある。したがって、本実施形態では、線Ｃ−Ｃに沿った結晶成長が線Ａ−Ａに沿った結晶成長に先行することになり、図６〜図８を参照して説明したように、互いに逆向きに結晶成長した結晶粒が、ｘ方向に沿って間隔を隔てた複数の領域において他の領域よりも早く衝突する。

その結果、本実施形態では、半導体の残留部分がｘ方向に沿って間隔を隔てて形成されるので、隣り合う２つのＴＦＴの間に短絡が発生するのを確実に防止することができる。なお、本実施形態では、図１９に示す光変調素子１を実際に作製し、作製した光変調素子１および結像光学系３を用いて被処理基板４上に形成される光強度分布を計測した。計測の結果、図２０に示す光強度分布とほぼ同じ結果を得た。

図２３は、本実施形態の結晶化装置を用いて結晶化された領域に電子デバイスを作製する工程を示す工程断面図である。図２３（ａ）に示すように、透明の絶縁基板８０（例えば、アルカリガラス、石英ガラス、プラスチック、ポリイミドなど）の上に、下地膜８１（例えば、膜厚５０ｎｍのＳｉＮおよび膜厚１００ｎｍのＳｉＯ₂積層膜など）および非晶質半導体膜８２（例えば、膜厚５０ｎｍ〜２００ｎｍ程度のＳｉ，Ｇｅ，ＳｉＧｅなどの半導体の膜）および不図示のキャップ膜８２ａ（例えば、膜厚３０ｎｍ〜３００ｎｍのＳｉＯ₂膜など）を、化学気相成長法やスパッタ法などを用いて成膜した被処理基板５を準備する。そして、本実施形態にしたがう結晶化装置を用いて、非晶質半導体膜８２の表面の予め定められた領域に、レーザ光８３（例えば、ＫｒＦエキシマレーザ光やＸｅＣｌエキシマレーザ光など）を照射する。

こうして、図２３（ｂ）に示すように、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜８４が生成される。次に、キャップ膜８２ａをエッチングにより半導体膜８４から除去した後、図２３（ｃ）に示すように、フォトリソグラフィ技術を用いて多結晶半導体膜または単結晶化半導体膜８４を例えば薄膜トランジスタを形成するための領域となる島状の半導体膜８５に加工し、表面にゲート絶縁膜８６として膜厚２０ｎｍ〜１００ｎｍのＳｉＯ₂膜を化学気相成長法やスパッタ法などを用いて成膜する。さらに、図２３（ｄ）に示すように、ゲート絶縁膜上にゲート電極８７（例えば、シリサイドやＭｏＷなど）を形成し、ゲート電極８７をマスクにして不純物イオン８８（Ｎチャネルトランジスタの場合にはリン、Ｐチャネルトランジスタの場合にはホウ素）をイオン注入する。その後、窒素雰囲気でアニール処理（例えば、４５０°Ｃで１時間）を行い、不純物を活性化して島状の半導体膜８５にソース領域９１、ドレイン領域９２を形成する。次に、図２３（ｅ）に示すように、層間絶縁膜８９を成膜してコンタクト穴をあけ、チャネル９０でつながるソース９１およびドレイン９２に接続するソース電極９３およびドレイン電極９４を形成する。

以上の工程において、図２３（ａ）および（ｂ）に示す工程で生成された多結晶半導体膜または単結晶化半導体膜８４の大粒径結晶の位置に合わせて、即ち、結晶粒内にチャネル９０を形成する。以上の工程により、多結晶トランジスタまたは単結晶化半導体に薄膜トランジスタ（ＴＦＴ）を形成することができる。こうして製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶表示装置（ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどの駆動回路や、メモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。

直線状に沿って並んで生成された結晶核が開始点になり一方向に沿って結晶成長が進行する様子を模式的に示す図である。 互いに平行な２つの直線に沿って並んで生成された結晶核から互いに対向する向きに結晶がそれぞれ成長する様子を模式的に示す図である。 図２の状態から結晶粒の衝突により結晶化が終了し、衝突部分において半導体が隆起する様子を模式的に示す図である。 再結晶化された多結晶半導体薄膜を用いて絶縁基板上にＴＦＴの活性層が形成されることを概略的に説明する図である。 ＴＦＴの活性層の形成後の半導体の残留部分が２つのＴＦＴの間に短絡を発生させる様子を模式的に示す図である。 本発明において結晶成長の速度が結晶成長の方向と直交する方向に沿って増減するように結晶の成長速度を制御する様子を模式的に示す図である。 成長速度の最も速い領域において結晶粒の衝突が最も早く起こり、この衝突部分では元の結晶成長の方向と直交する方向に沿ってさらに結晶成長する様子を模式的に示す図である。 半導体薄膜の全面が結晶化した状態では成長速度の最も遅い領域において結晶粒が衝突する部分に例えばピラミッド状の隆起部分が間隔を隔てて島状に形成される様子を模式的に示す図である。 結晶開始位置である結晶核の位置を所定の間隔で異ならせる手法を説明する図である。 本発明において再結晶化された多結晶半導体薄膜を用いて絶縁基板上にＴＦＴの活性層が形成されることを概略的に説明する図である。 本発明においてＴＦＴの活性層の形成後の半導体の残留部分が２つのＴＦＴの間に短絡を発生させないことを概略的に説明する図である。 ２つのＴＦＴの間に短絡が発生する第１の条件を説明する図である。 ２つのＴＦＴの間に短絡が発生する可能性の高い第１の条件を説明する図である。 ２つのＴＦＴの間に短絡が発生する第２の条件を説明する図である。 ２つのＴＦＴの間に短絡が発生する可能性の高い第２の条件を説明する図である。 ２つのＴＦＴの間の短絡を確実に防止する条件を説明する図である。 本発明の実施形態にかかる結晶化装置の構成を概略的に示す図である。 図１７の照明系の内部構成を概略的に示す図である。 本実施形態における光変調素子の構成を概略的に示す図である。 図１９の光変調素子を用いて被処理基板上で得られる光強度分布を示す図である。 図２０の線Ａ−Ａに沿った光強度分布を示す図である。 図２０の線Ｃ−Ｃに沿った光強度分布を示す図である。 本実施形態の結晶化装置を用いて電子デバイスを作製する工程を示す工程断面図である。

符号の説明

１ 光変調素子
２ 照明系
３ 結像光学系
４ 被処理基板
５ 基板ステージ
１１ 結晶核
１２ 多結晶半導体薄膜の領域
１３ 非晶質半導体薄膜の領域
１４ 結晶粒界
１５ 結晶粒
１６ 直線状でかつ連続的な隆起部分
１７ 絶縁層
１８ ＴＦＴ
１９ 結晶粒の衝突が最も早く起こる部分
２０ ピラミッド状の隆起部分

Claims (12)

1. 絶縁基板上において第１方向に沿って結晶成長した多結晶半導体膜を形成する方法であって、
   前記第１方向に沿って第１の向きに結晶成長した結晶粒と前記第１の向きとは逆の第２の向きに結晶成長した結晶粒とが、前記第１方向と直交する第２方向に沿って間隔を隔てた複数の領域において他の領域よりも早く衝突するように、前記絶縁基板上における結晶成長を制御する多結晶半導体膜の形成方法。
2. 前記絶縁基板上の非晶質半導体膜に所定の光強度分布の光を照射し、前記非晶質半導体膜の再結晶化により前記多結晶半導体膜を形成する請求項１に記載の多結晶半導体膜の形成方法。
3. 請求項１または２に記載の形成方法により形成された前記多結晶半導体膜を活性層に用いた薄膜トランジスタ。
4. 請求項１または２に記載の形成方法により形成された前記多結晶半導体膜を活性層に用いて薄膜トランジスタを製造する薄膜トランジスタの製造方法。
5. 所定の光強度分布を有する光を非単結晶半導体膜に照射して結晶化半導体膜を生成する結晶化装置であって、
   前記所定の光強度分布を有する光として、所定の方向に沿って光強度がＶ字状に変化する分布であり且つ前記Ｖ字状に変化する光強度の勾配が前記所定の方向と直交する方向に沿って増減する分布の光を前記非単結晶半導体膜に照射する光学系を有する結晶化装置。
6. 前記光学系は、光変調素子を介した光に基づいて前記所定の光強度分布を前記非単結晶半導体膜上に形成する結像光学系を備えている請求項５に記載の結晶化装置。
7. 所定の光強度分布を有する光を非単結晶半導体膜に照射して結晶化半導体膜を生成する結晶化方法であって、
   前記所定の光強度分布を有する光として、所定の方向に沿って光強度がＶ字状に変化する分布であり且つ前記Ｖ字状に変化する光強度の勾配が前記所定の方向と直交する方向に沿って増減する分布の光を前記非単結晶半導体膜に照射する結晶化方法。
8. 光変調素子を介した光を結像光学系により前記非単結晶半導体膜上に結像させて前記所定の光強度分布を形成する請求項７に記載の結晶化方法。
9. 入射光に基づいて所定の光強度分布を形成する光変調素子であって、
   前記光変調素子は、第１方向に細長く延びる帯状領域が前記第１方向と直交する第２方向に沿って繰り返し並ぶ基本パターンを有し、
   前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎に変化し、
   各単位領域内における前記第１領域の占有面積率の変化率は、帯状領域毎に前記第２方向に沿って増減している光変調素子。
10. 請求項６に記載の結晶化装置または請求項８に記載の結晶化方法に用いられる光変調素子であって、
    前記光変調素子は、前記所定の方向に細長く延びる帯状領域が前記所定の方向と直交する方向に沿って繰り返し並ぶ基本パターンを有し、
    前記帯状領域では、前記第１方向に沿って、第１位相値を有する第１領域と第２位相値を有する第２領域との割合が単位領域毎に変化し、
    各単位領域内における前記第１領域の占有面積率の変化率は、帯状領域毎に前記第２方向に沿って増減している光変調素子。
11. 絶縁基板と、
    この絶縁基板上に設けられた複数の島状多結晶半導体膜と、
    これら複数の多結晶半導体膜の少なくとも２つの島状多結晶半導体膜に亘って設けられた薄膜トランジスタと、
    前記絶縁基板上の前記薄膜トランジスタ間に設けられ、第１の向きに沿って結晶成長した多結晶半導体膜と前記第１の向きとは逆の第２の向きに結晶成長した多結晶半導体膜とが衝突して形成された島状隆起部とを具備してなることを特徴とする薄膜トランジスタ装置。
12. 前記島状隆起部の外形寸法φと、半導体層を確実に絶縁可能な前記島状隆起部の間隔Ｓとの和が、前記複数の島状多結晶半導体膜の最小デザインルールＤｍよりも小さいことを特徴とする請求項１１に記載の薄膜トランジスタ装置。

Images