JP2007043137A - ｎチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタの製造方法および表示装置 - Google Patents

Abstract

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。
【選択図】 図１

Description

本発明は、ｎチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタの製造方法および表示装置に関するものである。

従来、たとえば液晶表示装置（Liquid-Crystal-Display:ＬＣＤ）の画素に印加する電圧を制御するスイッチング素子として使用される薄膜トランジスタ（Thin - Film - Transistor：ＴＦＴ）や、液晶表示装置の制御回路などに用いられる薄膜トランジスタを形成するために使用される半導体薄膜には、非晶質シリコン（amorphous-Silicon）薄膜や多結晶シリコン（poly-Silicon）薄膜が用いられてきた。

上記多結晶シリコン薄膜を半導体薄膜として使用するＴＦＴは、一般に非晶質シリコン薄膜を半導体薄膜として使用するＴＦＴよりもチャネル領域を移動する電子又は正孔の移動度が高い。したがって、多結晶シリコン薄膜を用いたトランジスタは、非晶質シリコン薄膜を用いたトランジスタよりも、スイッチング速度が速く高速動作が可能である。このためLCDの画素選択回路やLCDを駆動するための周辺駆動回路も画素制御薄膜トランジスタと同じ基板にＴＦＴを使用して形成することが可能となる。さらに、他の部品の設計マージンを広げられるなどの利点がある。また、ドライバ回路やＤＡＣなどの周辺駆動回路についても、画素制御薄膜トランジスタを含むディスプレイ部に組み入れることにより、低コスト化、高精細化、小型化が可能となる。

本発明の出願人は、絶縁基板上に形成された非単結晶半導体薄膜に大粒径の結晶化領域を安定して製造する工業化技術の開発を行っている。上記大粒径結晶化領域を形成する方法としては、例えば下記非特許文献−１および非特許文献―２に記載された結晶化方法が提案されている。大粒径結晶化領域の工業化が実現すると液晶表示装置は、各画素の切換えスイッチングトランジスタのみに限らずＤＲＡＭやＳＲＡＭなどのメモリ回路や、論理演算回路などもガラス基板上に製造することが可能になり、液晶表示装置などの省電力化、小型化が可能になる。
(1)"エキシマレーザーを用いた巨大結晶粒Si膜の形成方法" 松村 正清、表面科学、Vol.21、No.5 pp.278 - 287、2000 (2)"エキシマレーザー光照射による巨大結晶粒Si膜の形成方法" 松村 正清、応用物理、第71巻、第5号 pp.543 - 547、2000

本発明者等は、この大粒径結晶化領域に、実用可能な最適なトランジスタ特性を得るためのより高性能なＴＦＴを形成する製造技術の開発を行っている。例えば非晶質シリコン薄膜を熱処理して大粒径に結晶成長した単結晶シリコンの表面は、通常の引き上げ法で形成された単結晶ロッドをスライスして形成された単結晶シリコンウエハとは異なり、微視的に平坦な薄膜でないことや、結晶成長時に生ずる結晶粒界が複雑で、単に結晶化領域の任意の位置にＴＦＴを形成したのでは、所望するS値特性を得ることができないことが判った。

本発明は、最適なS値特性を得るためのｎチャネル型ＴＦＴを製造することができるｎチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタの製造方法、表示装置を提供することを目的とするものである。

この発明は、上記目的を達成するために次のように構成したものである。本発明の薄膜トランジスタは、横方向に結晶成長された結晶化領域を有する半導体薄膜にソース領域、チャネル領域、およびドレイン領域を有し、前記チャネル領域上部にゲート絶縁膜およびゲート電極を有する薄膜トランジスタであって、前記ドレイン領域又は前記ソース領域の前記チャネル領域側端部は結晶成長の開始位置又は縦方向成長開始位置から１．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域に設けられていることを特徴とする。このように構成された薄膜トランジスタは、従来のＴＦＴと比較しより高い電子（又は正孔）の移動度を有するＴＦＴとして形成することができる。

本発明の薄膜トランジスタは、横方向に結晶成長し結晶成長終了方向に隆起した傾斜面の結晶化領域を有する半導体薄膜にソース領域、チャネル領域、およびドレイン領域を有し、前記チャネル領域上部にゲート絶縁膜およびゲート電極を有する薄膜トランジスタであって、前記ドレイン領域又は前記ソース領域の前記チャネル領域側端部は結晶成長の開始位置又は縦方向成長開始位置から１．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域に設けられていることを特徴とする。

このように構成された薄膜トランジスタは、より高い電子（又は正孔）の移動度を有するＴＦＴとして結晶化領域に形成することができる。

本発明の薄膜トランジスタにおける前記結晶化領域は、パルスレーザ光がホモジナイザを介して位相シフタにより逆ピーク状の光強度分布を有するレーザ光にし、このレーザ光を非単結晶半導体膜に照射して形成された単結晶領域であることを特徴とする。このように構成された薄膜トランジスタは、より高い電子（又は正孔）の移動度を有するＴＦＴとして結晶化領域に形成することができる。

本発明の薄膜トランジスタの製造方法は、逆ピーク状の光強度分布を有するレーザ光を非単結晶半導体膜に照射して照射領域を結晶化して結晶化領域を形成する工程と、前記結晶化領域の結晶成長の開始位置又は縦方向成長開始位置から１．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の前記結晶化領域に、前記ドレイン領域又は前記ソース領域の前記チャネル領域に対する側端部を位置決めして薄膜トランジスタを形成する工程とを具備してなることを特徴とする。この薄膜トランジスタの製造方法は、より高い電子（又は正孔）の移動度を有するＴＦＴを結晶化領域に製造することができる。

本発明の表示装置は、上記薄膜トランジスタが信号線駆動回路や走査線駆動回路などの高速動作を要求される周辺回路部に設けられた表示装置に係る。この表示装置は、上記薄膜トランジスタを使用することによって、周辺回路部やメモリ回路部等の能動素子を同一基板上に形成したシステムディスプレイとして実現することができる。

本発明によれば、最適なトランジスタ特性を得るためのＴＦＴ、ＴＦＴの製造方法および表示装置を得ることができる。

本発明者は、横方向に結晶成長した結晶化領域に最適なS値特性を得るための手段として結晶成長終了位置近傍にドレイン端またはソース端を位置合わせしてＴＦＴを製造する技術を開発し、出願している。本発明者は、横方向に結晶成長した大粒径の結晶化領域に、できる限り多数のＴＦＴを形成するために結晶成長開始位置又は縦方向成長開始位置から1．７μｍ乃至３．０μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．７μｍの位置乃至５．０μｍまでの位置の結晶化領域において、トランジスタ特性について鋭意検討した結果、最適なS値特性を得ることができる領域であることがわかった。

即ち、この実施形態は、横方向に結晶成長された結晶化領域にＴＦＴを形成するに際し、このＴＦＴのドレイン領域又は前記ソース領域のチャネル領域側端部を、結晶成長の開始位置又は縦方向成長開始位置から1．７μｍ乃至３．０μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．７μｍの位置乃至５．０μｍまでの位置の結晶化領域例えば結晶成長の開始位置又は縦方向成長開始位置から２．７μｍ離れた結晶化領域に位置に合わせしてｎチャネル型ＴＦＴを形成することにより最適なトランジスタ特性を得る例である。

なお、他の実施形態においては、横方向に結晶成長した大粒径の結晶化領域に、できる限り多数のＴＦＴを形成するために結晶成長開始位置又は縦方向成長開始位置から1．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域において、トランジスタ特性について鋭意検討した結果、最適なS値特性を得ることができる領域であることがわかった。

この他の実施形態においては、横方向に結晶成長された結晶化領域にＴＦＴを形成するに際し、このＴＦＴのドレイン領域又は前記ソース領域のチャネル領域側端部を、結晶成長の開始位置又は縦方向成長開始位置から1．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域例えば結晶成長の開始位置又は縦方向成長開始位置から２．７μｍ離れた結晶化領域に位置に合わせしてｎチャネル型ＴＦＴを形成することにより最適なトランジスタ特性を得ることができる。

次に、図１を参照して本発明によるｎチャネル型薄膜トランジスタの実施形態を説明する。図１は、薄膜トランジスタが形成された領域を拡大して示す断面図である。この実施形態には、次の特徴がある。

非単結晶半導体層の被光照射領域において横方向に結晶成長して結晶化された結晶化領域（５即ち（７−Ｓ−Ｃ−Ｄ−８））は、結晶成長開始位置７から水平方向に結晶成長し結晶成長終了位置８において最大に隆起した形状である。即ち、非単結晶半導体層例えば非晶質シリコン膜が光照射されて横方向に結晶成長して結晶化された結晶化領域５は、結晶成長開始位置７から結晶成長方向に成長するシリコン膜において結晶成長終了位置８に向かって膜厚が増加する傾斜面を有する。このような結晶化領域５は、ＴＦＴの上記結晶成長方向にチャネル領域での電子又は正孔の移動度（μｍａｘ）が増加し、結晶成長終了部付近で顕著に増加する。

結晶成長開始位置７近傍には、微結晶粒が多数分布した部分があり、この部分にＴＦＴのドレイン端を位置合わせしてＴＦＴを形成することは望ましくないことを見出した。即ち、結晶成長開始位置７近傍にＴＦＴのドレイン端を位置合わせしてＴＦＴを形成することは、トランジスタ特性のS値特性が望ましくない。この実施形態のＴＦＴは、この特性を利用することにある。

さらに、非単結晶半導体層の光被照射領域が横方向に結晶化された結晶化領域は、結晶成長開始位置７から水平方向に結晶成長し、結晶成長終了位置８方向に隆起した傾斜面を有する半導体薄膜である。理由は明らかではないが、この隆起部の端部は、レーザフルエンスが大きく、図１の右側から成長してきた結晶化領域５の終端部と、左側から成長してきた結晶化領域５の終端部とが結晶同士が衝突するので、膜応力が大きくなり、アブレーションも生ずる領域で、移動度等の特性が低下する領域と考えられる。ドレイン領域又はソース領域のチャネル領域側端部は、結晶成長開始位置７の近傍を避けた結晶化領域に配置される。さらにまた、非単結晶半導体層が横方向に結晶化された結晶化領域は、結晶成長開始位置から水平方向に膜厚が単調に増加する傾斜面を有する半導体薄膜である。結晶成長終了位置側は、ドレイン領域又はソース領域のチャネル領域側端部が、上記膜厚が単調に増加する傾斜面の頂点付近に配置される。上記非単結晶半導体膜には、多結晶半導体膜や非晶質半導体膜などがある。

次に、液晶表示装置を駆動するＴＦＴの具体的構成例を、図１を参照して説明する。図１のＴＦＴ１は、トップゲート型薄膜トランジスタの構造である。基板２は絶縁体でも表面に絶縁膜が形成された半導体基板または金属基板でもよい。絶縁基板例えばガラス基板２上には、絶縁膜例えば酸化シリコン膜３が設けられている。この酸化シリコン膜３は、例えばＣＶＤ膜または熱酸化膜であり厚さ例えば１μｍに成膜される。この酸化シリコン膜３上には、非単結晶半導体膜例えば非晶質シリコン膜４が設けられている。この非晶質シリコン膜４は、厚さが３０nm乃至３００nm例えば２００nmであり、成膜例えばプラズマCVD等により成膜される。

この非晶質シリコン膜４の全面又は予め定められた領域には、結晶化領域５が設けられている。この結晶化領域５は、図６（ｂ）のＬに示すような逆ピークパターン状の光強度分布を有し、非晶質シリコン膜４を溶融するエネルギーを有する光ビーム、例えばＫｒＦエキシマレーザ光、により照射されて結晶化された結晶化領域５である。

複数の逆ピークパターン状光強度分布を有するレーザ光により結晶化された結晶化領域５は、結晶成長開始位置７から水平方向に膜厚が順次増加して結晶成長し、結晶成長終了位置８付近において結晶化された単結晶シリコン膜が隆起した断面形状になることである。複数の逆ピークパターン状光強度分布を有するレーザ光により結晶化された結晶化領域５は、隣合う正ピーク部において結晶化された結晶成長終了位置８同士が衝突し、シリコン膜が隆起した山形状断面形状になることである。このように予め定められた位置が結晶化された膜は、この明細書において半導体薄膜４ａと定義する。結晶成長開始位置７から結晶成長終了位置８までの長さは、図６（ｂ）の逆ピーク状の光強度分布のパルス幅によって決定されるものである。

この実施形態では、上記結晶成長開始位置７又は縦方向成長開始位置から1．７μｍ乃至３．０μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．７μｍの位置乃至５．０μｍまでの位置の結晶化領域例えば結晶成長開始位置７から、２．７μｍの位置にＴＦＴ１のチャネル領域Ｃのドレイン端又はソース端を配置するように位置決めしてＴＦＴ１を形成することである。例えばＴＦＴ１のチャネル領域Ｃのドレイン端１０（側端部１０）が、結晶成長開始位置７から1．0μｍ以上離れた結晶化領域に位置決めされてＴＦＴ１が設けられる。ドレイン領域Ｄに連設されてチャネル領域Ｃ，ソース領域Ｓが設けられている。

なお、他の実施形態では、上記結晶成長開始位置７又は縦方向成長開始位置から1．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域例えば結晶成長開始位置７から、２．２μｍの位置にＴＦＴ１のチャネル領域Ｃのドレイン端又はソース端を配置するように位置決めしてＴＦＴ１を形成することである。例えばＴＦＴ１のチャネル領域Ｃのドレイン端１０（側端部１０）が、結晶成長開始位置７から０．５μｍ以上離れた結晶化領域に位置決めされてＴＦＴ１が設けられる。ドレイン領域Ｄに連設されてチャネル領域Ｃ，ソース領域Ｓが設けられている。

チャネル領域Ｃ上には、チャネル領域Ｃに位置合わせされてゲート絶縁膜１１例えば酸化シリコン膜が設けられている。この酸化シリコン膜は、温度摂氏３００度乃至４００度例えば摂氏３５０度のマイクロ波ＣＶＤによる直接酸化の低温プロセスの酸化膜である。さらに、ゲート絶縁膜１１上には、チャネル領域Ｃに位置合わせしてゲート電極１２が設けられている。このようにしてＴＦＴ１が製造される。この明細書において、ＴＦＴとは、ＴＦＴ構造を有する素子であり、トランジスタとして使用するものばかりでなく、メモリ、コンデンサ、抵抗などの用途に使用するものもＴＦＴに含むものとする。

次に、図２の工程図を参照して、ＴＦＴ１の製造方法の実施例を説明する。図１と同一の内容を示す構成要素には、同一符号を付与し、その詳細な説明は、重複するので省略する。

先ず、結晶化用基板の製造を行なう。例えば、石英基板、または無アルカリガラス等からなるガラス基板２を、搬送してプラズマＣＶＤ装置チャンバ内の予め定められた位置に位置決めして設置する（工程―１）。ガラス基板２上に下地絶縁膜例えば酸化シリコン膜３をプラズマＣＶＤにより気相成長する（工程―２）。このプラズマＣＶＤは、例えば基板温度５００℃および堆積時間４０分という条件で行われる。次に、酸化シリコン膜３上に、被結晶化対象の非晶質シリコンもしくは多結晶シリコンからなる非単結晶半導体膜、例えば膜厚３０ｎｍ〜３００ｎｍ（例えば約２００ｎｍ）の非晶質シリコン膜４を、プラズマＣＶＤにより気相成長する（工程―３）。

この非晶質シリコン膜４は、例えばＬＰ−ＣＶＤ（Low Pressure ＣＶＤ）法により酸化シリコン膜３上に堆積される。非晶質シリコン膜４は、厚さ例えば２００nmのアモルファスシリコン膜（ａ−Ｓｉ）である。ＬＰ−ＣＶＤプロセスは、例えばＳｉ_２Ｈ_６の雰囲気、流速１５０sccm、圧力８Pa、基板温度４５０℃、堆積時間３５分という条件である。ここでは、ＬＰ−ＣＶＤ法を用いたが、この他に例えばＰＥ−ＣＶＤ（低温プラズマＣＶＤ）法を用いてもよい。

非単結晶半導体薄膜としては、非晶質シリコン膜４（Ｓｉ）の他Ｇｅ，ＳｉＧｅなどの薄膜を使用することもできる。非単結晶半導体膜の成膜はＣＶＤ法に限定されるわけではなく、例えばスパッタリング装置により成膜してもよい。

次に、非晶質シリコン膜４上に、大粒径結晶化領域を形成するために入射光に対して透過性を示すキャップ膜、例えば酸化シリコン膜、をプラズマＣＶＤにより膜厚１０nm〜１００nm例えば１０nmに成膜する。酸化シリコン膜は、例えばＬＰ−ＣＶＤ法により基板温度５００℃および堆積時間１０分間で非晶質シリコン膜４上に堆積することができる。キャップ膜は、絶縁膜からなり蓄熱作用を有し、次の工程でレーザ光を照射して結晶化する際、非単結晶半導体薄膜２の降温速度を緩和するための膜である。このようにして結晶化用キャップ膜を製造する（工程―４）。

次に、結晶化工程５〜６を実行する。結晶化用基板を結晶化装置の予め定められた位置に位置合わせして設置する。結晶化装置に搬送された結晶化基板の予め定められた結晶化位置に図６（ｂ）に示すような逆ピークパターン状の光強度分布を有するエキシマレーザ光をパルス状に照射して、照射領域を高温度にして溶融する（工程―５）。この温度分布は、キャップ膜に蓄熱される。エキシマレーザ光が遮断されたとき図６（ｂ）に示すような光強度分布の温度勾配により降温する。この降温プロセスは、キャップ膜が蓄熱されているためゆっくり降温し、上記温度勾配に沿って結晶成長が行われ大粒径の結晶化領域がを形成される（工程―６）。上記エキシマレーザ光は、例えばＫｒＦエキシマレーザでエネルギー密度が３５０mJ/cm²である。結晶化するための位置情報は、予めコンピュータに記憶されている。このコンピュータは、自動的に結晶化用基板内の結晶化位置に基板を順次移動させ位置決めして結晶化のためのレーザ光を照射して、結晶化を行い、結晶化工程５〜６を終了する。

即ち、結晶化工程５〜６は、後に詳しく説明する位相変調エキシマレーザ結晶化法を用いて、キャップ膜の表面に逆ピーク状の光強度分布Ｒ（図６（ｂ）参照）を有するエキシマパルスレーザ光を照射する。パルスレーザ光によるレーザ照射によって、非晶質シリコン膜４のうちの照射された領域は、溶融する。この溶融領域は、パルスレーザ光の遮断期間に降温し、凝固位置が横方向（水平方向）に移動し、結晶成長し結晶化領域５を形成する。結晶化領域５は、図１に示すように結晶成長開始位置７から水平方向に結晶成長し結晶成長終了位置８までの距離は、例えば２．５μｍの結晶成長である。この結果、非晶質シリコン膜４は一部又は全域結晶化された半導体薄膜４ａに変換される。パルスレーザ光の照射は１回でもよいが、複数回行ってもよく、また、パルスレーザ光の照射とフラッシュランプ光の照射を組合せてもよい。

このようにして形成された結晶化領域５は、図１に示すように結晶成長開始位置７から水平方向に結晶成長し結晶成長終了位置８において隆起した形状となる。

次に、大粒径結晶化領域にＴＦＴ１を形成するために成膜したキャップ膜の酸化シリコン膜を除去する（工程―７）。酸化シリコン膜の除去法は、ドライエッチング処理により行なうことができる。このドライエッチング処理は、エッチングガスとして例えばＢＣｌ_３およびＣＨ_４を用いて行なうことができる。

次に、結晶化工程が終了したガラス基板２へのＴＦＴ製造工程を実行する。この実施形態の特徴は、上記のようなプロセスを経て結晶化された結晶化領域へのＴＦＴの形成は、結晶化領域の結晶成長の開始位置又は縦方向成長開始位置から２．７μｍ離れた結晶化領域に、上記ＴＦＴのドレイン領域又はソース領域のチャネル領域側端部が位置合わせされるように製造することである。

この明細書において、結晶成長の開始位置又は縦方向成長開始位置とは、図６（ｃ）結晶化された単結晶領域の結晶成長開始位置７である。結晶成長開始位置７とは、結晶成長開始部に微結晶粒が集合した部分が発生するが、この微結晶粒部を除いた単結晶領域の成長開始位置である。ＴＦＴのドレイン領域又はソース領域のチャネル領域側端部とは、チャネル領域と接するドレイン領域又はソース領域との境界位置である。

先ず、上記ガラス基板２をプラズマＣＶＤの予め定められた位置に搬送し、位置決めして設置する。プラズマＣＶＤは、搬送されたガラス基板１の露出した半導体薄膜表面上に、ゲート絶縁膜１１を形成するための酸化シリコン膜を成膜する（工程―８）。

次に、ゲート絶縁膜１１が形成された上記ガラス基板２を、ゲート電極を形成するための導電体膜を成膜するスパッタ装置に搬送し位置合わせをする。その後、ゲート電極として例えばアルミニウム（Ａｌ）を成膜する（工程―９）。次に、プラズマエッチング装置に搬送してゲート電極１２を形成するためにプラズマエッチングする（工程―９）。

形成されたゲート電極１２をマスクとしてソース領域およびドレイン領域を形成するための不純物イオンを結晶化領域に高濃度にイオン注入する。不純物イオンは、Ｎチャネルトランジスタの場合には例えばリンを、Ｐチャネルトランジスタの場合には例えばホウ素をイオン注入する。その後、窒素雰囲気中でアニール処理（例えば、６００℃で１時間）を行い、不純物を活性化して図１に示すように結晶化領域にソース領域Ｓ、ドレイン領域Ｄを形成する。この結果、ソース領域Ｓおよびドレイン領域Ｄ間には、キャリアが移動するチャネル領域Ｃが形成される（工程―１０）。

次に、ゲート絶縁層１１及びゲート電極１２上に層間絶縁層（図示せず）を形成する。この層間絶縁層にソース電極及びドレイン電極と夫々ソース・ドレイン領域Ｓ、Ｄとの接続のためのコンタクトホールを夫々形成する（図示せず）。

次に、ゲート電極、ソース、及びドレイン電極となる金属層例えばアルミニウムを各コンタクトホール内に充填すると共に層間絶縁層上にも成膜する（図示せず）。層間絶縁層上に成膜された金属層は、フォトリソグラフィ技術を用いて予め定められた所定のパターンにエッチングすることでソース電極及びドレイン電極を形成してｎチャネル型薄膜トランジスタ１を製造する（工程―１１）。このＴＦＴ１のゲート長は、例えば１μｍである。

上記製造工程において明らかなようにソース領域Ｓ又はドレイン領域Ｄのチャネル領域Ｃに対する側端部は、結晶成長開始位置７近傍を除く結晶化領域に位置合わせしてＴＦＴが形成される。即ち、ゲート電極１２により位置決めされる。従って、ゲート電極１２の設置位置は、結晶成長の開始位置７の近傍を除く結晶化領域上に位置決めして形成される。

このようにして製造されたＴＦＴのトランジスタ特性を測定した結果を、図３、図１１、図１３、図１４、を参照して説明する。

図３は、上記のようにして結晶化された結晶化領域５にＴＦＴ１を形成したときのドレンイン端の位置に対するｎチャンネルＴＦＴ１の移動度μ_FE［ｃｍ²／Ｖｓ］とオフ電流［Ａ］との関係を示す特性曲線図である。図３は、移動度とオフ電流特性であり、ソースードレイン電極間電圧がＶｄｓ＝０．１Ｖ、ソースーデート電極間電圧がＶｇｓ＝−５Ｖの場合の特性である。

図３は、結晶化された結晶化領域にＴＦＴ１を形成したときのドレンイン端の位置に対するｎチャンネルＴＦＴ１オン−オフ偏移領域の傾斜値であるＳ値［Ｖ／ｄｅｃ］との関係を示す特性曲線図である。Ｓ値とは、ドレイン電圧を一定にし、ドレイン電流を１桁変化させるゲート電圧である。図１６は、結晶成長開始位置７から結晶成長終了位置８までの長さ（結晶化領域）が５．５μｍである。結晶化領域は、逆ピーク状光強度分布のパルス幅により決定される。例えば、結晶化領域は、５.５μｍの結晶化領域を量産できる技術が確立されている。

図１３は、他の実施形態における結晶化された結晶化領域にＴＦＴ１を形成したときのドレンイン端の位置に対するｎチャンネルＴＦＴ１オン−オフ偏移領域の傾斜値であるＳ値［Ｖ／ｄｅｃ］との関係を示す特性曲線図である。Ｓ値とは、ドレイン電圧を一定にし、ドレイン電流を１桁変化させるゲート電圧である。図１６は、結晶成長開始位置７から結晶成長終了位置８までの長さ（結晶化領域）が５．０μｍである。結晶化領域は、逆ピーク状光強度分布のパルス幅により決定される。例えば、結晶化領域は、５.５μｍの結晶化領域を量産できる技術が確立されている。

Ｓ値について、
結晶成長の開始位置又は縦方向成長開始位置から1．７μｍ乃至３．０μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．７μｍの位置乃至５．０μｍまでの位置の結晶化領域にドレイン端を製造したｎチャネル型ＴＦＴ１は、Ｓ値が最小であり最適特性が得られる。

Ｓ値について、図１３に示すように他の実施形態では、結晶成長の開始位置又は縦方向成長開始位置から1．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域にドレイン端を製造したｎチャネル型ＴＦＴ１は、Ｓ値が最小であり最適特性が得られる。

次に、微結晶粒が多数存在する結晶成長開始位置７から水平（横）方向に結晶成長し結晶成長終了位置８において隆起した形状を形成する結晶化装置の実施例を、図4乃至図6を参照して具体的に説明する。 結晶化装置は、照明系１５と、この照明系１５の光軸上に設けられた位相変調素子１６と、この位相変調素子１６の光軸上に設けられた結像光学系１７と、この結像光学系１７の光軸上に設けられる被結晶化基板１８を支持するステージ１９とからなる。

照明系１５は、図４および図5に詳細に示す光学系で、たとえば光源２１とホモジナイザ２２とからなる。光源２１としては、例えば２４８ｎｍの波長を有する光を供給するＫｒＦエキシマレーザ光源２１を使用することができる。なお、光源２１としてはその他、３０８ｎｍの波長を有するパルス光を出射するＸｅＣｌエキシマレーザ光源、波長２４８ｎｍのパルス光を出射するＫｒＦエキシマレーザ、波長１９３ｎｍのパルス光を出射するＡｒＦレーザなどのエキシマレーザを使用することができる。光源２１は、さらにＹＡＧレーザ光源でもよい。光源２１は、非単結晶半導体膜例えば非晶質シリコン膜４を溶融するエネルギーを出力する他の適当な光源を用いることもできる。光源２１から出射されたレーザ光の光軸上には、ホモジナイザ２２が設けられている。

ホモジナイザ２２は、光源２１から出射されたレーザ光を光束の断面内において光強度および位相変調素子１６への入射角を均一化処理するものである。ホモジナイザ２２は、光源２１からのレーザ光の光軸上に例えばビームエキスパンダ２３と、第１フライアイレンズ２４と、第１コンデンサー光学系２５と、第２フライアイレンズ２６と、第２コンデンサー光学系２７とが設けられたものである。

即ち、照明系１５において、光源２１から入射されたレーザ光は、ビームエキスパンダ２３を介して拡大された後、第１フライアイレンズ２４に入射する。この第１フライアイレンズ２４の後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第１コンデンサー光学系２５を介して、第２フライアイレンズ２６の入射面を重畳的に照明する。その結果、第２フライアイレンズ２６の後側焦点面には、第１フライアイレンズ２４の後側焦点面よりも多くの多数の光源が形成される。第２フライアイレンズ２６の後側焦点面に形成された多数の光源からの光束は、第２コンデンサー光学系２７を介して、位相変調素子１６に入射し、重畳的に照明する。

この結果、ホモジナイザ２２の第１フライアイレンズ２４および第１コンデンサー光学系２５は、第１ホモジナイザを構成し、位相変調素子１６に入射するレーザ光の入射角度に関する均一化処理を行なう。また、第２フライアイレンズ２４および第２コンデンサー光学系２７は、第２ホモジナイザを構成し、この第２ホモジナイザにより第１ホモジナイザからの入射角度が均一化されたレーザ光について位相変調素子１６上での面内各位置での光強度に関する均一化を行なう。こうして、照明系２２は、ほぼ均一な光強度分布を有するレーザ光を形成し、このレーザ光が位相変調素子１６を照射する。

位相変調素子１６例えば位相シフタは、ホモジナイザ２２からの出射光を位相変調して図6（ｂ）に示すような逆ピーク状の光強度最小分布のレーザビームを出射する光学素子である。図6（ｂ）には、逆ピーク状の光強度最小分布の一部が拡大して示されている。図6（ｂ）は、横軸が場所（被照射面での位置）であり、縦軸は光強度（エネルギー）である。

位相変調素子として使用される位相シフタ１６は、透明体例えば石英基材に段差をつけ、段差の境界でレーザ光の回折と干渉を起こさせ、レーザ光強度に周期的な空間分布を付与するものである。位相シフタは、例えば段差部ｘ＝０を境界として左右で１８０°の位相差を付けた場合である。一般にレーザ光の波長をλとすると、屈折率ｎの透明媒質を透明基材上に形成して１８０°の位相差を付けるには、透明媒質の膜厚差ｔは、ｔ＝λ／２（ｎ−１）で与えられる。石英基材の屈折率を１．４６とすると、ＸｅＣ１エキシマレーザ光の波長が３０８ｎｍであるから、１８０°の位相差を付けるためには、３３４．８ｎｍの段差をエッチング等の方法で形成する。

またＳｉＮ_ｘ膜を透明媒質としてＰＥＣＶＤ、ＬＰＣＶＤ等で成膜し段差部を形成する場合は、ＳｉＮ_ｘ膜の屈折率を２．０とすると、ＳｉＮ_ｘ膜を石英基材上に１５４ｎｍ成膜し、エッチングして段差を付ければ良い。１８０°の位相をつけた位相シフタを通過したレーザ光の強度は、周期的強弱のパターンを示す。

この実施形態では、段差そのものを繰り返し周期的に形成したマスクが、周期的位相シフタである。この実施の形態において位相シフトパターンの幅とパターン間距離はともに例えば３μｍである。位相差は必ずしも１８０°である必要はなく、レーザ光に結晶化に適切な強弱を実現できる位相差であればよい。

位相変調素子１６で位相変調されたレーザ光は、図4に示す結像光学系１７を介して、非晶質シリコン膜等の被結晶化基板１８に入射される。ここで、結像光学系１７は、位相変調素子１６のパターン面と被結晶化基板１８とが光学的に共役な位置になるように配置されている。換言すれば、被結晶化基板１８に関しては、位相変調素子１６のパターン面と光学的に共役な面（結像光学系１７の像面）に設定されるように、ステージ１９の高さ位置が補正される。結像光学系１７は、正レンズ群３１と正レンズ群３２との間に開口絞り３３を備えている。結像光学系１７は、位相変調素子１６の像を等倍又は縮小、例えば１／５に縮小、して被結晶化基板１８に結像させる光学レンズとすることができる。

図４に示す開口絞り３３は、開口部（光透過部）の大きさの異なる複数の開口絞りを有する。これらの複数の開口絞り３３は、光路に対して交換可能に構成されていてもよい。あるいは、開口絞り３３は、開口部の大きさを連続的に変化させることのできる虹彩絞りを有していてもよい。いずれにしても、開口絞り３３の開口部の大きさ（ひいては結像光学系４の像側開口数ＮＡ）は、後述するように、被結晶化基板１８の半導体膜上において所要の光強度分布を発生させるように設定されている。なお、結像光学系１７は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、または屈折反射型の光学系であってもよい。

また、被結晶化基板１８は、図6（ａ）に示すように、例えば液晶ディスプレイ用板ガラス２の上に化学気相成長法（ＣＶＤ法）又はスパッタリング法により、下地絶縁膜として酸化シリコン膜３、非晶質シリコン膜４、そしてキャップ膜３５が順次形成されたものである。下地絶縁膜は、例えばＳｉＯ₂が膜厚５００〜１０００ｎｍ形成される。下地絶縁膜３は、非晶質シリコン膜４とガラス基板２が直接接触して、この基板２から析出したＮａなどの異物が非晶質シリコン膜４に混入するのを防止する。さらに、非晶質シリコン膜４の結晶化工程時に、溶融熱量が直接ガラス基板２に伝熱されるのを防止し、溶融熱を蓄熱する効果により、温度低下の速度を抑え大粒径の結晶化に寄与する。

非晶質シリコン膜４は、結晶化処理される膜であり、その膜厚は例えば３０〜２５０ｎｍとすることができる。キャップ膜３５は、結晶化工程時に非晶質シリコン膜４が溶融したとき発生する熱を蓄熱し、この蓄熱作用が大粒径の結晶化領域の形成に寄与する。このキャップ膜３５は、絶縁膜例えば酸化シリコン膜（ＳｉＯ₂）であり、膜厚を１００ｎｍ〜４００ｎｍとすることができ、一例として３００ｎｍである。

被結晶化基板１８は、図4に示すような結晶化装置のステージ１９上に自動的に搬送され、予め定められた所定の位置に位置決めされて載置され、真空チャックや静電チャックなどにより保持される。

次に、結晶化プロセスを、図１乃至図6を参照して説明する。図5に示すレーザ光源２１から出射されたパルスレーザ光は、ホモジナイザ２２に入射してレーザ光の光強度の均一化および位相変調素子１６への入射角の均一化が行なわれる。即ち、ホモジナイザ２２は、光源２１から入射したレーザビームを水平方向に広げ線状（例えば、線長さ２００ｍｍ）のレーザビームにし、さらに光強度分布を均一にする。たとえば、複数のＸ方向シリンドリカルレンズをＹ方向に並べて、Ｙ方向に並んだ複数の光束を形成し、他のＸ方向シリンドリカルレンズで各光束を再分布させ、同様に複数のＹ方向シリンドリカルレンズをＸ方向に並べて、Ｘ方向に並んだ複数の光束を形成し、他のＹ方向シリンドリカルレンズで各光束を再分布させる。

レーザ光は波長３０８ｎｍのＸｅＣｌエキシマレーザ光で、１ショットのパルス継続時間は２０〜２００ｎｓである。上記条件で位相変調素子１６に、パルスレーザ光を照射すると、周期的に形成された位相変調素子１６に入射したパルスレーザ光は、段差部で回折と干渉を起こす。この結果、位相変調素子１６は、周期的に変化する図6（ｂ）に示すような逆ピークパターン状の強弱の光強度分布を生成する。

この逆ピークパターン状の光強度分布は、最小光強度部Ｌから最大光強度部Ｐまでの間で非晶質シリコン膜４を溶融させるに十分なレーザ光強度を出力することが望ましい。位相変調素子１６を通過したパルスレーザ光は、結像光学系１７により被結晶化基板１８の表面で集束するようにして、非晶質シリコン膜４に入射する。

入射したパルスレーザ光は、キャップ膜３５をほとんど透過し、非晶質シリコン膜４に吸収される。この結果、非晶質シリコン膜４の被照射領域は、加熱され溶融する。この溶融したときの熱は、キャップ膜３５および酸化シリコン膜３の存在により蓄熱される。

パルスレーザ光の照射が遮断期間になると、被照射領域は、高速で降温しようとするが、表裏面に設けられているキャップ膜３５および酸化シリコン膜３に蓄熱されている熱により、降温速度が極めて緩やかとなる。このとき、被照射領域の降温は、位相変調素子１６により生成された逆ピークパターンの光強度分布に応じて降温し、最小光強度部Ｌから最大光強度部Ｐに向かって横方向に順次結晶成長する。

換言すれば、被照射領域内における溶融領域での凝固位置は、低温側から高温側に順次移動する。即ち、図6（ｃ）および（ｄ）に示すように、結晶成長開始位置７から結晶成長終了位置８に向かって結晶成長する。このとき、被照射領域の結晶成長終了位置８付近には、図6（ｄ）に示すように僅かに隆起が生ずる。図6（ｃ）は、キャップ膜３５を剥離した後の非晶質シリコン膜４における結晶化領域５の形状を説明するための平面図である。図6（ｃ）には、結晶成長開始位置７から結晶成長終了位置８に横方向に結晶成長する形態が示されている。

図6（ｄ）は、図6（ｃ）の断面図である。図6（ｄ）には、結晶成長開始位置７から結晶成長終了位置８方向に半導体薄膜４ａの膜厚が増加し、結晶成長終了位置８で頂点となる傾斜面を有し、断面形状において山形状に結晶化されている状態が示されている。図6５（ｄ）は、図6（ｂ）に示すように逆ピーク状光強度分布のパターンが複数の場合について示されている。単一の逆ピーク状光強度分布のパターンの場合には、一対の山形状に変化した膜厚分布が形成され一対の隆起部のみが形成される。

このようにして、１パルスレーザ光による結晶化工程が終了する。このようにして結晶成長された結晶化領域は、１又は複数個の機能素子を収納するのに充分な大きさである。図6（ｂ）（ｃ）（ｄ）は、点線で相互関係を示す。即ち、図6（ｂ）（ｃ）（ｄ）には、図6（ｂ）の逆ピーク状光強度分布の逆ピーク部Ｌで、結晶成長が開始し（結晶成長開始位置７）、正ピーク部Ｐで結晶成長の終点位置（結晶成長終了位置８）となり、結晶成長開始位置７から結晶成長終了位置８に順次単結晶シリコン膜厚が厚くなり、上記終了位置８付近で隆起する状態が示されている。

図4に示す結晶化装置２０では、制御装置（図示せず）に予め記憶されたプログラムにより、自動的に次の非晶質シリコン膜４の結晶化領域にパルスレーザ光を照射するように制御される。次の結晶化領域への移動においては、例えばステージ１９を移動させて照射位置を選択することができる。勿論、結晶化位置の移動は、被結晶化基板１８と光源２１とを相対的に移動させて選択することができる。

被結晶化領域が選択され、位置合わせが完了したとき、次のパルスレーザ光が出射される。このようなレーザ光のショットを繰り返することにより被結晶化基板１８の広い範囲の結晶化を行うことができる。このようにして基板全体の結晶化工程を終了する。図６（ｄ）に示すようにこのように結晶化領域が形成された非晶質シリコン膜４を半導体薄膜４ａとする。

次に、結晶化工程が終了した基板に対して、図２に示す工程―８以降のＴＦＴ製造工程の実施例を、図7及び図8を参照して説明する。図１乃至図6と同一部分には、同一符号を付与し、その詳細な説明を省略する。

結晶化工程が終了した上記基板の表面には、キャップ膜３５であるＳｉＯ２膜が成膜されている。このＳｉＯ２膜は、ＴＦＴのゲート絶縁膜として使用することもできる。しかし、結晶化工程時における非晶質シリコン膜４からのアブレーションなどによる異物の混入の畏れがある場合、ＳｉＯ２膜は、エッチング除去するのが良い。この実施例では、ＳｉＯ２膜を除去した例である。

キャップ膜３５が除去された基板の表面である半導体薄膜４ａ上に、図7（ａ）に示すように、ゲート絶縁膜１１例えばＳｉＯ２膜を成膜する。このゲート絶縁膜１１は例えばＬＰ−ＣＶＤ法により半導体薄膜４ａ上に堆積される厚さ８０nmのシリコン酸化膜である。ＬＰ−ＣＶＤは、例えば基板温度５００℃および堆積時間４５分という条件で行われる。

次に、ゲート電極１２の形成工程を行なう。即ち、図7（ｂ）に示すようにゲート絶縁膜１１上にゲート電極層、例えばアルミニウム層４０、を成膜する。このアルミニウム層４０は、例えばスパッタリングによりゲート絶縁膜１１のシリコン酸化膜（ＳｉＯ２膜）上に厚さ例えば１００nm堆積される。このスパッタリング条件は、例えば基板温度１００℃、堆積時間１０分である。

このアルミニウム層４０を選択的にエッチングして予め定められた位置にゲート電極１２を形成するために、アルミニウム層４０上にレジストパターン４１を形成する。このレジストパターン４１は、アルミニウム層４０上にレジスト膜を塗布し、このレジスト膜を、フォトマスクを用いて選択的に露光し、ゲート電極用マスク領域を残してレジスト膜を除去することにより図7（ｃ）に示すようにレジストパターン４１を形成する。上記ゲート電極１２を形成するためのレジストパターン４１の位置が重要である。レジストパターン４１は、上記結晶成長開始位置７の付近を除く結晶化領域に位置合わせして形成される。

次に、レジストパターン４１をマスクとしてアルミニウム層４０を除去、例えばドライエッチング処理、することにより図7（ｄ）に示すようにゲート電極１２を形成する。このドライエッチング処理では、例えばＢＣｌ_３およびＣＨ_４がエッチングガスとして用いられる。続いて、図8（ｅ）に示すように、ゲート電極１２上のレジストパターン４１を除去する。

次に、図8（ｆ）に示すように、ゲート電極１２をマスクとして半導体薄膜４ａに不純物を添加する。不純物は、本発明のＴＦＴ１をｎチャネル型にする場合には、リンが半導体薄膜４ａにイオン注入される。また、本発明のＴＦＴ１をｐチャネル型にする場合には、ボロンが半導体薄膜４ａにイオン注入される。例えばＣＭＯＳインバータのような論理回路は、ｎチャネル型ＴＦＴ１およびｐチャネル型ＴＦＴ１の組み合わせにより構成される。このため、ｎチャネル型ＴＦＴ１またはｐチャネル型ＴＦＴ１のいずれか一方のトランジスタ形成のためのイオン注入は、不所望なイオン注入を阻止するレジスト等のマスクにより他方のＴＦＴの半導体薄膜４ａを覆った状態で行われる。

ｎチャネル型ＴＦＴ１およびｐチャネル型ＴＦＴ１の各々に対するイオン注入後、半導体薄膜４ａに注入されたリン、ボロン等の各不純物は、アニール処理で活性化される。アニール処理は、窒素雰囲気中において基板温度例えば６００℃で３時間の熱処理により行うことができる。この結果、図8（ｇ）に示すように高不純物濃度のソース領域Ｓおよびドレイン領域Ｄが、ゲート電極１２の両側に位置して半導体薄膜４ａに形成される。

この結果、ソース領域Ｓ又はドレイン領域Ｄのチャネル領域Ｃに対する側端部１０が、上記結晶成長終了位置８の付近に位置合わせして図１に示すように形成される。

次に、ゲート絶縁膜１１およびゲート電極１２上に層間絶縁膜（図示せず）を形成する。層間絶縁膜に形成したスルーホール（図示せず）を介して、ソース電極、ドレイン電極、ゲート電極（図示せず）等を形成する工程は周知の工程である。このような方法によりＴＦＴ１を形成することができる。

このようにして製造されたＴＦＴ１の断面構造を図9に示す。図9には、結晶化領域の結晶成長終了位置８付近に、ドレイン領域Ｄのゲート電極１２の下方チャネル領域Ｃに対する側端部１０が設けられている様子が顕微鏡写真で示されている。さらに、このＴＦＴ１のソース領域Ｓおよびドレイン領域Ｄには、半導体薄膜４ａの深い方向から浅い方向に向かって走る積層欠陥Ｓ１、Ｄ１が生じていることが判る。さらにまた、ゲート電極１２が傾斜している様子がよく判る。

図１０には、図9の平面図が示され、結晶成長終了位置８付近にドレイン領域Ｄのチャネル領域Ｃに対する側端部１０が設けられている様子が示されている。図１1には、結晶成長終了位置８付近にドレイン領域Ｄとチャネル領域Ｃとの側端部１０を形成した薄膜トランジスタのドレイン側端部１０の位置に対する、ｎ型ＴＦＴの電子又は正孔の移動度μとの関係について示されている。

図１1または図１４に示されているように結晶成長終了位置８から１．５μｍまたは１．０μｍ近傍以内にドレイン領域Ｄのチャネル領域Ｃに対する端部１０が設けられたＴＦＴ１の移動度は、１５０ｃｍ^２／ｖ．ｓ以上の特性が得られている。特に、ドレイン領域Ｄのチャネル領域Ｃに対する端部１０を結晶成長終了位置８から０．０５〜０．２μｍ以内に形成されたＴＦＴ１は、移動度が３００ｃｍ^２／ｖ．ｓ以上の優れた特性が得られている。

図１1には、多数のｎ型ＴＦＴの移動度特性がプロットされており、この特性は、ｎ型ＴＦＴのドレイン端位置（ドレイン領域Ｄのチャネル領域側の端部）を結晶成長終了位置８から１．５μｍ近傍以内に形成されたＴＦＴの移動度特性である。さらに、四角でプロットされた特性は、ｎ型ＴＦＴのソース端位置（ソース領域Ｓのチャネル領域側端部）を結晶成長終了位置８から１．５μｍ近傍以内に形成されたＴＦＴの移動度特性である。この移動度特性は、ゲート電圧（横軸）に対するドレイン電流（縦軸）の特性曲線図から求められる。結晶成長終了位置８から１．５μｍ近傍以内には、ドレイン端位置を設けたＴＦＴも、ソース端位置を設けたＴＦＴもほぼ一致した特性が得られている。

また図１４にも、多数のｎ型ＴＦＴの移動度特性がプロットされており、この特性は、ｎ型ＴＦＴのドレイン端位置（ドレイン領域Ｄのチャネル領域側の端部）を結晶成長終了位置８から１．０μｍ近傍以内に形成されたＴＦＴの移動度特性である。さらに、四角でプロットされた特性は、ｎ型ＴＦＴのソース端位置（ソース領域Ｓのチャネル領域側端部）を結晶成長終了位置８から１．０μｍ近傍以内に形成されたＴＦＴの移動度特性である。この移動度特性は、ゲート電圧（横軸）に対するドレイン電流（縦軸）の特性曲線図から求められる。結晶成長終了位置８から１．０μｍ近傍以内には、ドレイン端位置を設けたＴＦＴも、ソース端位置を設けたＴＦＴもほぼ一致した特性が得られている。

図１１および図１４において、結晶成長終了位置８より（隣の結晶化領域終了位置８付近）はみ出してプロットされたデータは、チャネル領域が結晶成長終了位置８を跨たいで形成されたＴＦＴ特性である。図１1および図１４の特性は、ｎ型ＴＦＴの特性であるが、ｐ型ＴＦＴでも同様な特性を得ることができる。さらに、この実施例のＴＦＴ１に流れる電流方向は、横方向に成長した成長方向に平行であり、また、結晶成長方向に電流を流すことが最適である。

次に、本発明によるＴＦＴを表示装置例えば液晶表示装置のトランジスタ回路に適用した実施例を図１2を参照して説明する。図１乃至図１1と同一部分には、同一符号を付与し、その詳細な説明を省略する。図１2は、アクティブマトリックス型液晶表示装置５０の表示部の一例を示している。液晶表示装置５０は、透明基体５２、画素電極５３、走査線５４、信号線５５、対向電極５６、ＴＦＴ１、走査線駆動回路５７、信号線駆動回路５８、及び、液晶コントローラ５９等を備えている。

即ち、走査線駆動回路５７や信号線駆動回路５８などの高速動作を要求される周辺回路部を上記薄膜トランジスタで構成したものである。この表示装置は、周辺回路部やメモリ回路部等の能動素子を含むシステムディスプレイを実現することができる。

ＴＦＴ１は、図１で説明したような構造に形成され、高速動作を要求される周辺回路部、例えば走査線駆動回路５７や信号線駆動回路５８など、を構成する。走査線駆動回路５７や信号線駆動回路５８などの周辺回路部は、結晶成長終了位置８から０．０５〜０．２μｍ以内にソース領域Ｓのソース端位置又はドレイン領域Ｄのドレイン端位置を形成したＴＦＴで構成することが望ましい。このようなＴＦＴを形成することにより、上記周辺回路を移動度（μｍａｘ）が３００ｃｍ^２／Ｖ・ｓ以上の優れた特性のＴＦＴで構成できる。

このようにして製造された表示装置は、周辺回路やメモリ回路などの能動素子を含むシステムディスプレイを実現できる。この表示装置は、小型化、軽量化にも効果がある。

各回路の薄膜トランジスタ１および、薄膜トランジスタにより置換して構成するメモリ、コンデンサ、抵抗などは、図１の薄膜トランジスタで構成することができる。即ち、この明細書において薄膜トランジスタとは、機能は別にして図１に示す薄膜トランジスタで構成できるものは含むものとする。

こうして製造された薄膜トランジスタ２６は、液晶表示装置（ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどの駆動回路や、各画素回路内のメモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。

以上説明したように上記実施形態によれば、電子または、正孔の高移動度のＴＦＴを得ることができる。このような高移動度を得ることができるＴＦＴは、走査線駆動回路５７や信号線駆動回路５８などの周辺回路部に適用することができる。

本発明の薄膜トランジスタの構成を説明するための一部切欠断面図である。 図１のＴＦＴの製造工程を工程順に説明するための工程図である。 図１のｎチャンネル型薄膜トランジスタのドレイン端位置に対するＳ値特性を示す特性図である。 図２の結晶化工程を説明するための結晶化装置の構成図である。 図4の照明光学系を具体的に説明するための構成図である。 図２の結晶化工程により結晶化する際の基板構造および結晶化された半導体薄膜の形状を説明するための図である。 図２のＴＦＴ製造工程の実施例を工程順に説明するための断面図である。 図7のＴＦＴ製造工程の後工程を工程順に説明するための断面図である。 図8（g）の断面写真である。 図9の平面から見た写真である。 図7および図8の工程により得られた多数のＴＦＴの移動度特性を比較して示す特性図である。 図１の薄膜トランジスタを液晶表示装置に適用した実施例を説明するための回路構成図である。 図１のｎチャンネル型薄膜トランジスタのドレイン端位置に対する他の実施例におけるＳ値特性を示す特性図である。 図7および図8の工程により得られた多数のＴＦＴの他の実施例における移動度特性を比較して示す特性図である。

符号の説明

１：ＴＦＴ、 ２：ガラス基板、 ３：酸化シリコン膜、 ４：非晶質シリコン膜、 ４ａ：半導体薄膜、 ５：結晶化領域、 ７：結晶成長開始位置、 ８：結晶成長終了位置、 １０：ドレイン端（側端部）、 １１：ゲート絶縁膜、 １２：ゲート電極、 １５：照明系、 １６：位相変調素子、 １７：結像光学系、 １８：被結晶化基板、 １９：ステージ、 ２０：結晶化装置、 ２１：光源、 ２２：ホモジナイザ、 ２３：ビームエキスパンダ、 ２４：第１フライアイレンズ、 ２５：第１コンデンサー光学系、 ２６：第２フライアイレンズ、 ２７：第２コンデンサー光学系、 ３３：開口絞り、 ３５：キャップ膜、 ４０：アルミニウム層、 ４１：レジストパターン、 ５０：液晶表示装置、 ５２：透明電極、 ５３：画素電極、 ５４：走査線、 ５５：信号線、 ５６：対向電極、 ５７：走査線駆動回路、 ５８：信号線駆動回路、 ５９：液晶コントローラ。

Claims (5)

1. 横方向に結晶成長された結晶化領域を有する半導体薄膜にソース領域、チャネル領域、およびドレイン領域を有し、前記チャネル領域上部にゲート絶縁膜およびゲート電極を有する薄膜トランジスタであって、
   前記ドレイン領域又は前記ソース領域の前記チャネル領域側端部は結晶成長の開始位置又は縦方向成長開始位置から1．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域に設けられていることを特徴とする薄膜トランジスタ。
2. 横方向に結晶成長し結晶成長終了方向に隆起した傾斜面の結晶化領域を有する半導体薄膜にソース領域、チャネル領域、およびドレイン領域を有し、前記チャネル領域上部にゲート絶縁膜およびゲート電極を有する薄膜トランジスタであって、
   前記ドレイン領域又は前記ソース領域の前記チャネル領域側端部は結晶成長の開始位置又は縦方向成長開始位置から１．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の結晶化領域に設けられていることを特徴とする薄膜トランジスタ。
3. 前記結晶化領域は、パルスレーザ光がホモジナイザを介して位相シフタにより逆ピーク状の光強度分布を有するレーザ光にし、このレーザ光を非単結晶半導体膜に照射して形成された単結晶領域であることを特徴とする請求項１又は２に記載の薄膜トランシスタ。
4. 逆ピーク状の光強度分布を有するレーザ光を非単結晶半導体膜に照射して照射領域を結晶化して結晶化領域を形成する工程と、
   前記結晶化領域の結晶成長の開始位置又は縦方向成長開始位置から１．２μｍ乃至２．５μｍまでの位置および結晶成長の開始位置又は縦方向成長開始位置から３．２μｍの位置乃至４．５μｍまでの位置の前記結晶化領域に、前記ドレイン領域又は前記ソース領域の前記チャネル領域に対する側端部を位置決めして薄膜トランジスタを形成する工程と
   を具備してなることを特徴とする薄膜トランジスタの製造方法。
5. 請求項１乃至４に記載の薄膜トランジスタが信号線駆動回路や走査線駆動回路などの高速動作を要求される周辺回路部に設けられた表示装置。

Images