JP2009130231A - 結晶シリコンアレイ、および薄膜トランジスタの製造方法 - Google Patents
結晶シリコンアレイ、および薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2009130231A JP2009130231A JP2007305325A JP2007305325A JP2009130231A JP 2009130231 A JP2009130231 A JP 2009130231A JP 2007305325 A JP2007305325 A JP 2007305325A JP 2007305325 A JP2007305325 A JP 2007305325A JP 2009130231 A JP2009130231 A JP 2009130231A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- thin film
- region
- crystalline silicon
- silicon array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 127
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052710 silicon Inorganic materials 0.000 title abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 11
- 239000010703 silicon Substances 0.000 title abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 17
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000002425 crystallisation Methods 0.000 claims description 24
- 230000008025 crystallization Effects 0.000 claims description 24
- 238000009826 distribution Methods 0.000 claims description 22
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000013081 microcrystal Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 63
- 239000000758 substrate Substances 0.000 description 31
- 230000003287 optical effect Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 20
- 238000003384 imaging method Methods 0.000 description 12
- 230000008018 melting Effects 0.000 description 11
- 238000002844 melting Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 238000005286 illumination Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 １つの結晶粒内に複数の薄膜トランジスタを配置することのできるような大粒径の結晶を含む結晶シリコンアレイ。
【解決手段】 非晶質シリコン薄膜を結晶化して得られる結晶シリコンアレイの結晶化単位領域（Ｕ）は、７μｍ角以上の正方形領域を内包する大きさを有する二次元結晶部（２１）と、主成長方向（Ｆ１）に間隔を隔てた一対の二次元結晶部の間に形成されて主成長方向に沿って０．２μｍ以上の長さを有する微結晶部（２２）と、３．５μｍ以上の粒長を有する針状結晶部（２３）とを含む。二次元結晶部は、１つの結晶核からの成長により形成され、結晶の主成長方向を有する。針状結晶部は、一対の二次元結晶部の間において主成長方向と直交する方向に沿った成長により形成されている。
【選択図】 図２
【解決手段】 非晶質シリコン薄膜を結晶化して得られる結晶シリコンアレイの結晶化単位領域（Ｕ）は、７μｍ角以上の正方形領域を内包する大きさを有する二次元結晶部（２１）と、主成長方向（Ｆ１）に間隔を隔てた一対の二次元結晶部の間に形成されて主成長方向に沿って０．２μｍ以上の長さを有する微結晶部（２２）と、３．５μｍ以上の粒長を有する針状結晶部（２３）とを含む。二次元結晶部は、１つの結晶核からの成長により形成され、結晶の主成長方向を有する。針状結晶部は、一対の二次元結晶部の間において主成長方向と直交する方向に沿った成長により形成されている。
【選択図】 図２
Description
本発明は、結晶シリコンアレイ、および薄膜トランジスタの製造方法に関する。さらに詳細には、本発明は、液晶表示装置、有機ＥＬ表示装置等に用いられる薄膜トランジスタの形成に好適な結晶シリコンアレイに関する。
液晶表示装置などの表示装置の駆動回路は、ガラス基板上に形成された非晶質半導体膜に形成されている。ＩＴ市場の拡大により取り扱う情報はディジタル化され、その処理が高速化されるため、表示装置も高画質化が要求されている。この要求を満足する手段として、例えば各画素を切換えるスイッチングトランジスタを結晶半導体に形成することによりスイッチング速度を高速化し、高画質化を可能にする手段がある。
ガラス基板上に形成された非晶質シリコン層を結晶化する手法として、エキシマレーザアニール法（ＥＬＡ法）が知られている。しかしながら、このＥＬＡ法により得られる結晶の粒径は０．１μｍ程度であり、この結晶化領域に薄膜トランジスタ（ＴＦＴ）を形成すると、１個の薄膜トランジスタのチャネル領域に多数の結晶粒界が含まれる。その結果、薄膜トランジスタの電界効果移動度は１００ｃｍ2／Ｖｓ程度であり、単結晶シリコン（Ｓｉ）に形成されたＭＯＳトランジスタの電界効果移動度と比較して大幅に劣る。
従来、薄膜トランジスタの移動度を向上させるために種々の工夫がなされている。例えば、ＳＬＳ（Sequential Lateral Solidification ）法では、Super Lateral Growthという現象を利用して１μｍを超える粒径の結晶を得ている（非特許文献１を参照）。しかしながら、このような結晶の大粒径化は、移動度を向上させるが、薄膜トランジスタの特性ばらつきを発生させるという欠点を有する。
これを改善するために、主にチャネル方向に平行に粒界を有する細長い結晶が登場している（例えば、非特許文献２を参照）。これにより、移動度と特性ばらつきとを改善することができる。しかしながら、将来的に周辺回路を一枚のガラスの上に形成する、いわゆるシステムオングラスの回路や電流駆動型デバイスでは、特性ばらつきの更なる低減が求められている。
Appl. Phys. Lett., Vol.69, p2864-2866, 1996
Jpn. J. Appl. Phys., Vol. 41, L311, 2002
薄膜トランジスタの移動度を向上させるとともに特性ばらつきを更に低減させるには、１つの結晶粒の中に複数のトランジスタを配置した構造、すなわちペアトランジスタ構造が必須である。これに必要な１つの結晶粒の大きさとしては、これまで報告されている５μｍ角程度では不足である。
本発明は、前述の課題に鑑みてなされたものであり、１つの結晶粒内に複数の薄膜トランジスタを配置することのできるような大粒径の結晶を含む結晶シリコンアレイを提供することを目的とする。
前記課題を解決するために、本発明の第１形態では、非晶質シリコン薄膜を結晶化して得られる結晶シリコンアレイであって、
前記結晶シリコンアレイの結晶化単位領域は、７μｍ角以上の正方形領域を内包する大きさを有する二次元結晶部と、３．５μｍ以上の粒長を有する針状結晶部とを含むことを特徴とする結晶シリコンアレイを提供する。
前記結晶シリコンアレイの結晶化単位領域は、７μｍ角以上の正方形領域を内包する大きさを有する二次元結晶部と、３．５μｍ以上の粒長を有する針状結晶部とを含むことを特徴とする結晶シリコンアレイを提供する。
本発明の第２形態では、第１形態の結晶シリコンアレイの前記二次元結晶部に位置合わせして薄膜トランジスタを形成することを特徴とする薄膜トランジスタの製造方法を提供する。
本発明では、非晶質シリコン薄膜を結晶化して得られる結晶シリコンアレイの結晶化単位領域が、７μｍ角以上の正方形領域を内包する大きさを有する二次元結晶部と、３．５μｍ以上の粒長を有する針状結晶部とを含んでいる。したがって、二次元結晶部に位置合わせして薄膜トランジスタを形成することにより、例えば１つの結晶粒の中に複数のトランジスタを配置したペアトランジスタ構造を実現することができる。換言すれば、本発明では、１つの結晶粒内に複数の薄膜トランジスタを配置することのできるような大粒径の結晶を含む結晶シリコンアレイを実現することができる。
以下、本発明の実施形態の具体的な説明に先立って、ペアトランジスタ構造を実現するのに必要な結晶粒の大きさ、並びに本発明の基本的な考え方を説明する。例えば液晶表示装置では、絶縁体であるガラス基板上に非晶質シリコン膜を形成し、この非晶質シリコン膜に薄膜トランジスタ回路を形成した表示パネルが実用されている。電子工業界のディジタル化に伴い高速動作が要求され、多結晶シリコン薄膜に形成された高速動作の薄膜トランジスタ回路が実用化されるようになった。
しかしながら、多結晶シリコン薄膜は微結晶粒からなるため、形成された各薄膜トランジスタのチャネル領域には、複数個の微結晶粒が存在する。各薄膜トランジスタのチャネル領域に存在する微結晶粒数は異なるため、正孔や電子が移動する際、微結晶粒の粒界が障壁となる。この結果、各薄膜トランジスタの移動度特性が異なり、設計通りの薄膜トランジスタ回路の特性を得ることができなかった。
本出願人は、この課題を解決するために、薄膜トランジスタのチャネル領域以上の大きな結晶粒を所望する位置に位置合わせして成長させる結晶化技術の工業化技術を開発している。この結晶化技術は、エキシマレーザからのパルスレーザ光を複数個の逆ピークパターン状の光強度分布の配列パターンに変調して非晶質シリコン膜に照射し、照射領域の非晶質シリコン膜を溶融してパルスレーザ光の遮断後の降温期間に大粒径の緒晶化領域を形成する技術である。
このようにして形成された大粒径の結晶化領域に位置合わせして薄膜トランジスタを形成することにより、均一な特性の薄膜トランジスタ回路を形成することができた。薄膜トランジスタ回路には、ＣＭＯＳ回路、マルチバイブレータ回路などのペアトランジスタ回路のように、相反する動作をする薄膜トランジスタをペアで接続する回路がある。このペアトランジスタには、相反する同様な動作をする薄膜トランジスタを同一特性の結晶化領域に形成することが要求される。
一方、上記結晶化技術で結晶化領域を形成したとき、各結晶粒において異なる欠陥パターンが生ずることが判った。従って、各結晶粒に１個の薄膜トランジスタを形成してペアトランジスタ回路を形成した場合、所望する特性のペアトランジスタ回路を形成することができないことが判った。さらに、相反する動作をする薄膜トランジスタは、同一結晶粒に形成しなければならないことが判った。そして、以下に説明するように、ペアトランジスタ回路用の薄膜トランジスタを形成するのに必要な結晶化領域の大きさは、７μｍ角以上であることが判った。
現在、一般的な低温ポリシリコンの移動度は、ｎ-ｃｈ（ｎチャネル）で１００ｃｍ2／Ｖｓ程度であり、ｐ-ｃｈ（ｐチャネル）で５０ｃｍ2／Ｖｓ程度である。これに対応したチャネル形状としては、ｎ-ｃｈでは幅Ｗｎ＝５μｍ程度、ｐ-ｃｈでは幅Ｗｐ＝１０μｍ程度が一般的である。本発明で形成する結晶シリコンアレイでは、移動度がｎ-ｃｈで３００ｃｍ2／Ｖｓ程度、ｐ-ｃｈで１００ｃｍ2／Ｖｓ程度まで改善されている。この場合のチャネル形状としては、図１に示すように、ｎ-ｃｈでは幅Ｗｎ＝２μｍ程度、ｐ-ｃｈでは幅Ｗｐ＝６μｍ程度が妥当と考えられる。
ｐチャネルとｎチャネルとを１つの結晶粒内に配置する場合、目的に応じてチャネルを縦置きにしたり横置きにしたりするため、図１に示すように、７μｍ角以上の大きさの正方形粒が必要になる。ちなみに、隣りの結晶との境界部には結晶の衝突により突起部が形成されるため、境界部から０．５μｍ程度は離間させてチャネルを配置する必要がある。
図２は、本発明にかかる結晶シリコンアレイの構成例を模式的に示す図である。図２を参照すると、非単結晶半導体薄膜、例えば非晶質シリコン薄膜を結晶化して得られる本発明の結晶シリコンアレイの結晶化単位領域Ｕは、７μｍ角の正方形領域を内包する大きさを有する一対の二次元結晶部２１と、０．２μｍ以上の長さを有する微結晶部２２と、３．５μｍ以上の粒長を有する一群の針状結晶部２３とを含んでいる。
７μｍ角以上の方形状結晶粒を成長させるための微結晶部２２は、０．２μｍ以上の長さが必要であることが判った。二次元結晶部２１は、１つの結晶核からの成長により形成され、矢印Ｆ１で示すように結晶の主成長方向を有する。微結晶部２２は、一対の二次元結晶部２１の間に形成されて、主成長方向Ｆ１に沿って０．２μｍ以上の長さを有する。一群の針状結晶部２３は、主成長方向Ｆ１に間隔を隔てた一対の二次元結晶部２１の間において、二次元結晶部２１の主成長方向Ｆ１と直交する方向に沿った成長により形成されている。
大きな領域で二次元結晶部２１を安定して作製するには、プロセスマージンを広くする工夫が必要である。我々は、位相変調素子を用いて光強度分布を工夫し、１つの核だけが二次元領域に成長する手法を開発した。この手法によれば、後述するように、光強度の揺らぎがある場合でも、０．２μｍ以上の長さの微結晶部２２のどこかに単一成長核を出現させることが可能であり、その裕度を確保するために０．２μｍ以上の長さの微結晶部領域を設けている。
我々は、位相変調素子を用いてレーザ光の光強度分布を制御する方法により、結晶化の位置が二次元的に制御可能なレーザ結晶化を行っている。位相変調素子を用いる場合、メタルマスクを用いる場合に比して、光強度分布をより高精度に制御することが可能である。また、図３に示すように、メタルマスクを用いる場合、位相変調素子を用いる場合よりも、結晶粒長を延伸させるという点で原理的に効率が悪い。
すなわち、図３（ａ）に示すように、位相変調素子の場合には、傾斜状の光強度分布を制御できるため、レーザ照射が終了した時間（パルス終了時間）ｔ0の時に基板上の温度が最も上昇した位置Ｘ3から離れたＸｃの位置で結晶化温度Ｔｃになる。そして、結晶成長が開始すると、Ｘ3の位置の温度が結晶化温度Ｔｃになるまでの時間、すなわち（ｔ3−ｔ0）の時間だけ結晶成長が可能である。
これに対し、図３（ｂ）に示すように、メタルマスクの場合には、ステップ状の光強度分布が形成されるため、Ｘｃの位置において結晶化温度Ｔｃで結晶成長を開始しようとしても、Ｘｃの直ぐ隣りのＸ1の位置では高温のため結晶成長を開始することができない。メタルマスクの場合には、Ｘ1の位置からＸ3の位置までほぼ同時に温度が結晶化温度Ｔｃまで下がるため、非常に短い時間しか結晶成長することができない。すなわち、位相変調素子を用いて光強度勾配を制御することにより、長時間の結晶成長が可能になる。
一方、通常のレーザ結晶化ではエキシマレーザのようなパルスレーザを用いており、１パルス当たりのパルス幅は３０ｎｓ程度の短い時間である。大きな粒径の結晶を形成するには、レーザパルス波形を長く伸ばす工夫が必要である。このためには、例えばレーザ光を複数に分離して光路差を付与することが有効である。実際には、後述するように、部分反射板を複数枚配置した多重反射光学系を用いることにより、パルス幅を１０倍程度伸ばすことが可能である。
以上のように、７μｍ角以上の大粒径結晶を得るには、単一の成長核（結晶核）を発生させ、その核から十分な時間をかけて結晶が成長できるように、レーザパルス幅を延伸させる必要がある。また、本発明では、光強度分布の揺らぎがあっても安定して再現性良く単一成長核を発生させるために、細長い微結晶部２３、すなわち核形成部を設けることにした。
これにより、光強度が変動しても細長い核形成部２３のどこかに必ず単一の成長核が発生し、この核から二次元的に広く結晶成長することが可能となる。本発明では、単一の成長核が発生できる環境を確保した上で、上述したように結晶成長の距離を長く確保するためにパルス幅を延伸させなければならない。位相変調法ではラテラル方向の結晶成長時間を長くすることが可能であり、これに対応した最適な長パルス光を与えれば大粒径の結晶シリコンアレイを実現することができる。
本発明の実施形態を、添付図面に基づいて説明する。図４は、本発明の実施形態にかかる結晶シリコンアレイの形成に使用可能な結晶化装置の構成を概略的に示す図である。図５は、図４の照明系の内部構成を概略的に示す図である。図４および図５を参照すると、本実施形態の結晶化装置は、入射光束を位相変調して所定の光強度分布を有する光束を形成するための光変調素子１と、光変調素子１を照明するための照明系２と、結像光学系３と、被処理基板４を保持するための基板ステージ５とを備えている。
光変調素子１の構成および作用については後述する。照明系２は、たとえば３０８ｎｍの波長を有するレーザ光を供給するＸｅＣｌエキシマレーザ光源２ａを備えている。光源２ａとして、ＫｒＦエキシマレーザ光源やＹＡＧレーザ光源のように被処理基板４を溶融するエネルギー光線を出射する性能を有する他の適当な光源を用いることもできる。光源２ａから供給されたレーザ光は、波形制御部２ｂを介して、第１フライアイレンズ２ｃに入射する。波形制御部２ｂの構成および作用については後述する。
こうして、第１フライアイレンズ２ｃの後側焦点面には複数の小光源が形成され、これらの複数の小光源からの光束は第１コンデンサー光学系２ｄを介して、第２フライアイレンズ２ｅの入射面を重畳的に照明する。その結果、第２フライアイレンズ２ｅの後側焦点面には、第１フライアイレンズ２ｃの後側焦点面よりも多くの複数の小光源が形成される。第２フライアイレンズ２ｅの後側焦点面に形成された複数の小光源からの光束は、第２コンデンサー光学系２ｆを介して、光変調素子１を重畳的に照明する。
第１フライアイレンズ２ｃと第１コンデンサー光学系２ｄとにより、第１ホモジナイザが構成されている。この第１ホモジナイザにより、光源２ａから射出されたレーザ光について、光変調素子１上での入射角度に関する均一化が図られる。また、第２フライアイレンズ２ｅと第２コンデンサー光学系２ｆとにより、第２ホモジナイザが構成されている。この第２ホモジナイザにより、第１ホモジナイザからの入射角度が均一化されたレーザ光について、光変調素子１上での面内各位置での光強度に関する均一化が図られる。
光変調素子１により位相変調されたレーザ光は、結像光学系３を介して、被処理基板４に入射する。ここで、結像光学系３は、光変調素子１の位相パターン面と被処理基板４とを光学的に共役に配置している。換言すれば、被処理基板４（厳密には被処理基板４の被照射面）は、光変調素子１の位相パターン面と光学的に共役な面（結像光学系３の像面）に設定されている。
結像光学系３は、例えば、正レンズ群３ａと、正レンズ群３ｂと、これらのレンズ群の間に配置された開口絞り３ｃとを備えている。開口絞り３ｃの開口部（光透過部）の大きさ（ひいては結像光学系３の像側開口数ＮＡ）は、被処理基板４の半導体膜上（被照射面）において所要の光強度分布を発生させるように設定されている。なお、結像光学系３は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
被処理基板４は、基板上に、下層絶縁膜、非単結晶半導体薄膜、上層絶縁膜の順に成膜することにより構成されている。さらに詳細には、本実施形態では、被処理基板４は、たとえば液晶ディスプレイ用板ガラスの上に、化学気相成長法（ＣＶＤ）により、下地絶縁膜、非単結晶半導体膜（例えば非晶質シリコン膜）、およびキャップ膜が順次形成されたものである。下地絶縁膜およびキャップ膜は、絶縁膜、例えばＳｉＯ2膜である。下地絶縁膜は、非晶質シリコン膜とガラス基板とが直接接触して、ガラス基板中のＮａなどの異物が非晶質シリコン膜に混入するのを防止し、非晶質シリコン膜の熱が直接ガラス基板に伝わるのを防止する。
非晶質シリコン膜は、結晶化される半導体膜である。キャップ膜は、非晶質シリコン膜に入射する光ビームの一部により加熱され、この加熱された温度を蓄熱する。この蓄熱効果は、光ビームの入射が遮断されたとき、非晶質シリコン膜の被照射面において高温部が相対的に急速に降温するが、この降温勾配を緩和させ、大粒径の横方向の結晶成長を促進させる。被処理基板４は、真空チャックや静電チャックなどにより基板ステージ５上において予め定められた所定の位置に位置決めされて保持されている。
図６は、図５の波形制御部の内部構成を概略的に示す図である。本実施形態では、例えば波長３０８ｎｍ、半値全幅約２５ｎｓのＸｅＣｌエキシマレーザ光源２ａ（図６では不図示）からのレーザ光が、ミラーを介して波形制御部２ｂへ導かれる。波形制御部２ｂは、７枚の部分透過ミラーＭＲ１〜ＭＲ７と、１枚の全反射ミラーＭとを有する。部分透過ミラーＭＲ１〜ＭＲ７の反射率Ｒ１〜Ｒ７は、光路上の位置が光の入射側（図６中右側）に近い順に、Ｒ１＝０．４０、Ｒ２＝０．０７、Ｒ３＝０．０８５、Ｒ４＝０．０９５、Ｒ５＝０．１２５、Ｒ６＝０．１７、Ｒ７＝０．２５である。
反射率Ｒ７の部分透過ミラーＭＲ７の後段には、全反射ミラーＭが設置されている。隣のミラーとの光路長は、４５００ｍｍである。なお、図６では、部分透過ミラーＭＲ１〜ＭＲ７を直線的に配置しているが、これらの光学素子の互いの距離および光路を好適に設定するための全反射凹面鏡を付設し、この全反射凹面鏡の間に部分透過ミラーを設けてもよい。また、凹面鏡の代わりに平板のミラーを使用してもよい。
７枚の部分透過ミラーＭＲ１〜ＭＲ７によるパルスレーザ光の透過・反射は、次のように行われる。即ち、１番目の部分透過ミラーＭＲ１を透過した光は２番目の部分透過ミラーＭＲ２へ入射し、１番目の部分透過ミラーＭＲ１で反射された光はミラーを介して第１フライアイレンズ２ｃ（図６では不図示）へ導かれる。２番目の部分透過ミラーＭＲ２を透過した光は３番目の部分透過ミラーＭＲ３へ入射し、２番目の部分透過ミラーＲ２で反射された光は１番目の部分透過ミラーＭＲ１を経て第１フライアイレンズ２ｃへ導かれる。
ｎ番目の部分透過ミラーＭＲｎを透過した光はｎ＋１番目の部分透過ミラーＭＲｎ＋１へ入射し、ｎ番目の部分透過ミラーで反射された光はｎ−１番目、ｎ−２番目、・・・、１番目の部分透過ミラーＭＲｎ−１、ＭＲｎ−２、・・・、ＭＲ１を経て第１フライアイレンズ２ｃへ導かれる。なお、７番目の部分透過ミラーＲＭ７を透過した光は全反射ミラーＭで反射され、７番目、６番目、・・・、１番目の部分透過ミラーＭＲ７、ＭＲ６、・・・、ＭＲ１を経て第１フライアイレンズ２ｃへ導かれる。
このような透過・反射の繰り返しにより、パルス幅は拡張され、被処理基板４への照射時間は延長される。その結果、シリコン膜の温度が最高に達した時刻において、パルス幅を拡張しない場合よりも多くの熱がシリコン膜からキャップ膜及び下地ＳｉＯ2層に拡散し、これらの温度が上昇する。それによってシリコン膜の冷却速度が遅くなり、シリコン膜の溶融時間は長くなり、結晶成長の距離が長くなる。その結果、大粒径の結晶を得ることができる。
これに対し、このようなパルスレーザ光の波形の制御がされない場合には、シリコン膜の温度が最高に達した時刻においてキャップ膜と下地ＳｉＯ2層に拡散している熱量が少ない。このためシリコン膜の冷却速度は波形制御した場合に比べて速く、よってシリコン膜の溶融時間が短くなり、結晶成長距離が短くなる。これらの様子を示すものとして、図７に、レーザ光照射直後の試料断面の温度分布を図示する。なお、図７（ａ）はパルスレーザ光の波形の制御がされない場合、図７（ｂ）はパルスレーザ光の波形の制御がされた場合をそれぞれ示す。
図８は、図１の光変調素子の構成を概略的に示す図である。光変調素子１は、帯状領域１Ａと帯状領域１Ｂとの一方向（図中水平方向）に沿った繰り返し構造により構成されている。帯状領域１Ａでは、図中斜線部で示す矩形状の領域１Ａａが−６０度の位相値を有し、図中空白部で示す領域１Ａｂが０度の位相値を有する。一方、帯状領域１Ｂでは、図中斜線部で示す矩形状の領域１Ｂａが＋６０度の位相値を有し、図中空白部で示す領域１Ｂｂが０度の位相値を有する。
前述したように、基準となる位相値０度に対して、＋６０度は位相進みを、−６０度は位相遅れを意味している。また、帯状領域１Ａおよび１Ｂのピッチは、結像光学系３の像面換算で５μｍである。換言すると、帯状領域１Ａおよび１Ｂでは、結像光学系３の像面換算で１μｍ×１μｍのサイズを有する正方形状のセル（単位領域）が、縦横に且つ稠密に５個×１１個並んでいる。ここで、結像光学系３の像面換算でのセルのサイズ１μｍ×１μｍは、結像光学系３の点像分布範囲の半径よりも小さく設定されている。
そして、帯状領域１Ａでは、各セルにおける領域１Ａａの占有面積率（すなわち各セルにおける領域１Ａａと１Ａｂとの割合）が、帯状領域のピッチ方向（帯状領域１Ａと１Ｂとの境界線と直交する方向：図中水平方向）に沿って変化するとともに、帯状領域のピッチ方向と直交するピッチ直交方向（帯状領域１Ａと１Ｂとの境界線に沿った方向：図中鉛直方向）に沿って変化している。さらに具体的には、帯状領域のピッチ方向に沿った領域１Ａａの占有面積率は、帯状領域１Ａの中央において最も小さく、その両端に向かって増大している。
一方、帯状領域のピッチ直交方向に沿った領域１Ａａの占有面積率は、帯状領域１Ａの中央において最も大きく、その両端に向かって減少している。別の表現をすれば、帯状領域１Ａでは、単位領域であるセルにおける領域１Ａａの占有面積率の最も大きい第１特定箇所が境界線に隣接して存在し、領域１Ａａの占有面積率は第１特定箇所からピッチ直交方向に沿って離れるにしたがって減少し且つ第１特定箇所からピッチ方向に沿って離れるにしたがって減少している。
同様に、帯状領域１Ｂでは、各セルにおける領域１Ｂａの占有面積率（すなわち各セルにおける領域１Ｂａと１Ｂｂとの割合）が、帯状領域のピッチ方向に沿って変化するとともに、帯状領域のピッチ直交方向に沿って変化している。さらに具体的には、帯状領域のピッチ方向に沿った領域１Ｂａの占有面積率は、帯状領域１Ｂの中央において最も小さく、その両端に向かって増大している。一方、帯状領域のピッチ直交方向に沿った領域１Ｂａの占有面積率は、帯状領域１Ｂの中央において最も大きく、その両端に向かって減少している。別の表現をすれば、帯状領域１Ｂでは、単位領域であるセルにおける領域１Ｂａの占有面積率の最も大きい第２特定箇所が境界線に隣接して存在し、領域１Ｂａの占有面積率は第２特定箇所からピッチ直交方向に沿って離れるにしたがって減少し且つ第２特定箇所からピッチ方向に沿って離れるにしたがって減少している。
本実施形態では、図８に示す光変調素子１を用いて、被処理基板４上に、図９に示すような光強度分布が形成された。図９では、図８において破線で示す矩形状の領域１Ｃのうち上側の約半分の領域に対応して被処理基板４上に形成される光強度分布を光強度の等高線（すなわち等強度線）で示している。なお、図９では、図面の明瞭化のために、１．１５ａよりも大きい光強度に対応する等強度線の図示を省略している。
図９において、被処理基板４上の非単結晶半導体膜の溶融温度に対応する光強度はａであり、光強度がａの等強度線（非単結晶半導体膜上の非溶融領域の外縁に対応し且つ結晶開始点に対応する等強度線）１１は、図中上下方向に細長い楕円形状であって、その曲率半径は図中上端および下端において最小値の０．２μｍである。このように、図８に示す光変調素子１は、非溶融領域の外縁に対応する等強度線１１の一部の曲率半径が０．３μｍ以下であるような光強度分布を有する光を被処理基板（非単結晶半導体膜）４に照射することができるように設計されている。ちなみに、光強度が０．９２ａの等強度線および１．０８ａの等強度線においても、その一部の曲率半径は０．３μｍ以下である。
図９に示す光強度分布の光を被処理基板４の非単結晶半導体膜に照射すると、図１０に模式的に示すように、非単結晶半導体膜上の１つの結晶化単位領域１２には、光強度がａの楕円形状の等強度線１１に対応するように非溶融領域１２ａが形成される。そして、非溶融領域１２ａの図中上端の近傍に形成された結晶核から、図中の矢印Ｆ２に沿って例えば１００度以上の大きな放射角θで二次元結晶粒１３が成長する。すなわち、例えば１００度以上の大きな放射角θを張るように結晶粒界１３ａが結晶核から放射状に延びる。
同様に、非溶融領域１２ａの図中下端の近傍に形成された結晶核から、図中の矢印Ｆ２に沿って例えば１００度以上の大きな放射角θで二次元結晶粒１３が成長する。さらに、非溶融領域１２ａの図中右側および左側に形成された複数の結晶核から、図中水平方向に沿って細長く線状に延びる針状結晶粒１４が成長する。図１０の二次元結晶粒１３は図２の二次元結晶部２１に、図１０の非溶融領域１２ａは図２の微結晶部２２に、図１０の針状結晶粒１４は図２の針状結晶部２３に、図１０の矢印Ｆ２は図２の二次元結晶部２１の主成長方向Ｆ１に対応している。
図１１は、本実施形態において単一成長核から二次元結晶部が形成されたことを示すＳＥＭ図である。図１２は、本実施形態により形成された大粒径の結晶を含む結晶シリコンアレイのＳＥＭ図である。図１１において、矢印４は単一核が発生した位置を、矢印５は縦に細長い核生成領域（図２の微結晶部２２に対応）を、矢印６は二次元結晶領域（図２の二次元結晶部２１に対応）を、矢印７は二次元結晶の主成長方向を、矢印８は矢印５で示す核生成領域から横方向に成長した針状結晶領域（図２の針状結晶部２３に対応）を示している。
図１２において、参照番号５は縦に細長い核生成領域（図２の微結晶部２２に対応）を、参照番号６は二次元結晶領域（図２の二次元結晶部２１に対応）を、矢印７は二次元結晶の主成長方向を、参照番号８は核生成領域５から横方向に成長した針状結晶領域（図２の針状結晶部２３に対応）を示している。図１２を参照すると、約２１μｍ角の正方形状の二次元結晶部が形成されていることがわかる。
以上説明したように、本実施形態によれば、７μｍ角の正方形領域を内包する大きさを有する二次元結晶部のアレイを安定的に形成することが可能である。したがって、本実施形態により生成された結晶シリコンアレイの二次元結晶部に位置合わせして薄膜トランジスタを形成することにより、例えばペアトランジスタ構造を実現し、ひいては薄膜トランジスタの移動度を向上させるとともに特性ばらつきを更に低減させることができる。
図１３は、本実施形態の結晶化装置を用いて結晶化された領域に電子デバイスを作製する工程を示す工程断面図である。図１３（ａ）に示すように、透明の絶縁基板８０（例えば、アルカリガラス、石英ガラス、プラスチック、ポリイミドなど）の上に、下地膜８１（例えば、膜厚５０ｎｍのＳｉＮおよび膜厚１００ｎｍのＳｉＯ2積層膜など）および非晶質半導体膜８２（例えば、膜厚５０ｎｍ〜２００ｎｍ程度のＳｉ，Ｇｅ，ＳｉＧｅなどの半導体の膜）および不図示のキャップ膜８２ａ（例えば、膜厚３０ｎｍ〜３００ｎｍのＳｉＯ2膜など）を、化学気相成長法やスパッタ法などを用いて成膜した被処理基板５を準備する。そして、本実施形態にしたがう結晶化装置を用いて、非晶質半導体膜８２の表面の予め定められた領域に、レーザ光８３（例えば、ＫｒＦエキシマレーザ光やＸｅＣｌエキシマレーザ光など）を照射する。
こうして、図１３（ｂ）に示すように、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜８４が生成される。次に、キャップ膜８２ａをエッチングにより半導体膜８４から除去した後、図１３（ｃ）に示すように、フォトリソグラフィ技術を用いて多結晶半導体膜または単結晶化半導体膜８４を例えば薄膜トランジスタを形成するための領域となる島状の半導体膜８５に加工し、表面にゲート絶縁膜８６として膜厚２０ｎｍ〜１００ｎｍのＳｉＯ2膜を化学気相成長法やスパッタ法などを用いて成膜する。さらに、図１３（ｄ）に示すように、ゲート絶縁膜上にゲート電極８７（例えば、シリサイドやＭｏＷなど）を形成し、ゲート電極８７をマスクにして不純物イオン８８（Ｎチャネルトランジスタの場合にはリン、Ｐチャネルトランジスタの場合にはホウ素）をイオン注入する。その後、窒素雰囲気でアニール処理（例えば、４５０°Ｃで１時間）を行い、不純物を活性化して島状の半導体膜８５にソース領域９１、ドレイン領域９２を形成する。次に、図１３（ｅ）に示すように、層間絶縁膜８９を成膜してコンタクト穴をあけ、チャネル９０でつながるソース９１およびドレイン９２に接続するソース電極９３およびドレイン電極９４を形成する。
以上の工程において、図１３（ａ）および（ｂ）に示す工程で生成された多結晶半導体膜または単結晶化半導体膜８４の大粒径結晶の位置に合わせて、即ち、結晶粒内にチャネル９０を形成する。以上の工程により、多結晶トランジスタまたは単結晶化半導体に薄膜トランジスタ（ＴＦＴ）を形成することができる。こうして製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶表示装置（ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどの駆動回路や、メモリ（ＳＲＡＭやＤＲＡＭ）やＣＰＵなどの集積回路などに適用可能である。
上記実施形態では、非単結晶半導体薄膜として非晶質シリコン薄膜の結晶化について説明したが、大きさ７μｍ角以下の結晶粒からなる多結晶半導体薄膜の結晶化に適用しても同様な効果を得ることができる。
１ 光変調素子
２ 照明系
２ａ 光源
２ｂ 波形制御部
２ｃ，２ｅ フライアイレンズ
２ｄ，２ｆ コンデンサー光学系
３ 結像光学系
４ 被処理基板
５ 基板ステージ
２１ 二次元結晶部
２２ 微結晶部
２３ 針状結晶部
２ 照明系
２ａ 光源
２ｂ 波形制御部
２ｃ，２ｅ フライアイレンズ
２ｄ，２ｆ コンデンサー光学系
３ 結像光学系
４ 被処理基板
５ 基板ステージ
２１ 二次元結晶部
２２ 微結晶部
２３ 針状結晶部
Claims (7)
- 非単結晶半導体薄膜を結晶化して得られる結晶シリコンアレイであって、
前記結晶シリコンアレイの結晶化単位領域は、７μｍ角以上の正方形領域を内包する大きさを有する二次元結晶部と、３．５μｍ以上の粒長を有する針状結晶部とを含むことを特徴とする結晶シリコンアレイ。 - 前記二次元結晶部は、１つの結晶核からの成長により形成され、結晶の主成長方向を有することを特徴とする請求項１に記載の結晶シリコンアレイ。
- 前記針状結晶部は、前記主成長方向と直交する方向に沿った成長により形成されていることを特徴とする請求項２に記載の結晶シリコンアレイ。
- 前記針状結晶部は、前記主成長方向に間隔を隔てた一対の二次元結晶部の間に形成されていることを特徴とする請求項２または３に記載の結晶シリコンアレイ。
- 前記結晶化単位領域は、前記一対の二次元結晶部の間に形成されて前記主成長方向に沿って０．２μｍ以上の長さを有する微結晶部をさらに含むことを特徴とする請求項４に記載の結晶シリコンアレイ。
- 所定の光強度分布を有するレーザー光を前記非晶質シリコン薄膜に照射することにより結晶化されたことを特徴とする請求項１乃至５のいずれか１項に記載の結晶シリコンアレイ。
- 請求項１乃至６のいずれか１項に記載の結晶シリコンアレイの前記二次元結晶部に位置合わせして薄膜トランジスタを形成することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007305325A JP2009130231A (ja) | 2007-11-27 | 2007-11-27 | 結晶シリコンアレイ、および薄膜トランジスタの製造方法 |
| US12/277,732 US20090134394A1 (en) | 2007-11-27 | 2008-11-25 | Crystal silicon array, and manufacturing method of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007305325A JP2009130231A (ja) | 2007-11-27 | 2007-11-27 | 結晶シリコンアレイ、および薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009130231A true JP2009130231A (ja) | 2009-06-11 |
Family
ID=40668931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007305325A Abandoned JP2009130231A (ja) | 2007-11-27 | 2007-11-27 | 結晶シリコンアレイ、および薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090134394A1 (ja) |
| JP (1) | JP2009130231A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270726A (ja) * | 2007-03-23 | 2008-11-06 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置、結晶化方法、デバイス、および光変調素子 |
| JP2009272509A (ja) * | 2008-05-09 | 2009-11-19 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、結晶化装置、結晶化方法、およびデバイス |
| KR101666661B1 (ko) * | 2010-08-26 | 2016-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 평판 표시 장치 |
| WO2017120584A1 (en) * | 2016-01-08 | 2017-07-13 | The Trustees Of Columbia University In The City Of New York | Methods and systems for spot beam crystallization |
| JP7190875B2 (ja) * | 2018-11-16 | 2022-12-16 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法及び成膜装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4278940B2 (ja) * | 2002-09-09 | 2009-06-17 | 株式会社 液晶先端技術開発センター | 結晶化装置および結晶化方法 |
| JP2008227445A (ja) * | 2007-02-16 | 2008-09-25 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ及び表示装置 |
-
2007
- 2007-11-27 JP JP2007305325A patent/JP2009130231A/ja not_active Abandoned
-
2008
- 2008-11-25 US US12/277,732 patent/US20090134394A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090134394A1 (en) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528408B2 (en) | Semiconductor thin film and process for production thereof | |
| KR101193585B1 (ko) | 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치 | |
| JP2000068520A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| US20080087895A1 (en) | Polysilicon thin film transistor and method of fabricating the same | |
| KR20060046344A (ko) | 결정화방법, 박막 트랜지스터의 제조방법, 박막 트랜지스터및 표시장치 | |
| US20090038536A1 (en) | Crystallization apparatus, crystallization method, device, optical modulation element, and display apparatus | |
| US8009345B2 (en) | Crystallization apparatus, crystallization method, device, and light modulation element | |
| JP2009130231A (ja) | 結晶シリコンアレイ、および薄膜トランジスタの製造方法 | |
| JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| JP2003031497A5 (ja) | ||
| WO2006075568A1 (ja) | 多結晶半導体薄膜の製造方法および製造装置 | |
| JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
| KR100611040B1 (ko) | 레이저 열처리 장치 | |
| US7888247B2 (en) | Method of forming polycrystalline semiconductor film | |
| US20090278060A1 (en) | Photoirradiation apparatus, crystallization apparatus, crystallization method, and device | |
| JP2004281771A (ja) | 半導体薄膜の結晶成長方法および結晶成長装置ならびに薄膜トランジスタの製造方法 | |
| JP2009094329A (ja) | 結晶化装置、結晶化方法、およびデバイス | |
| JP2007043141A (ja) | ｎチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタの製造方法および表示装置 | |
| JP4524413B2 (ja) | 結晶化方法 | |
| JP2009147045A (ja) | 多結晶半導体膜の形成方法、薄膜トランジスタ、および薄膜トランジスタの製造方法 | |
| JP2005032847A (ja) | 結晶化装置、結晶化方法およびデバイス | |
| JP2007043140A (ja) | ｐチャネル型薄膜トランジスタ、ｐチャネル型薄膜トランジスタの製造方法および表示装置 | |
| JP2007043137A (ja) | ｎチャネル型薄膜トランジスタ、ｎチャネル型薄膜トランジスタの製造方法および表示装置 | |
| KR20070005876A (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 박막트랜지스터를 이용한 디스플레이 | |
| JP2008244117A (ja) | 結晶化装置、結晶化方法、デバイス、および光変調素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20111116 |