JP2004363241A - 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 - Google Patents
結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004363241A JP2004363241A JP2003158136A JP2003158136A JP2004363241A JP 2004363241 A JP2004363241 A JP 2004363241A JP 2003158136 A JP2003158136 A JP 2003158136A JP 2003158136 A JP2003158136 A JP 2003158136A JP 2004363241 A JP2004363241 A JP 2004363241A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- semiconductor layer
- forming
- region
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 240
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 430
- 230000001678 irradiating effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 80
- 238000002425 crystallisation Methods 0.000 claims description 68
- 230000008025 crystallization Effects 0.000 claims description 64
- 238000009826 distribution Methods 0.000 claims description 48
- 230000010363 phase shift Effects 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 238000002844 melting Methods 0.000 claims description 26
- 230000008018 melting Effects 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 16
- 230000000670 limiting effect Effects 0.000 claims description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 230000002829 reductive effect Effects 0.000 claims description 11
- 238000011282 treatment Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 7
- 239000000155 melt Substances 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 130
- 239000010408 film Substances 0.000 abstract description 105
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 43
- 239000010410 layer Substances 0.000 description 152
- 239000012071 phase Substances 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 230000008569 process Effects 0.000 description 29
- 239000004973 liquid crystal related substance Substances 0.000 description 28
- 239000011521 glass Substances 0.000 description 20
- 239000002585 base Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000003068 static effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013532 laser treatment Methods 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004781 supercooling Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 1
- 101150046160 POL1 gene Proteins 0.000 description 1
- 101150110488 POL2 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Abstract
【課題】結晶粒の形成位置が整列されて粒径も大きく電子又は正孔の移動度特性も統一化された、結晶化半導体層の形成方法及び半導体装置の製造方法の提供。
【解決手段】絶縁材基体１１上に非晶質シリコン膜１２を形成し（（ａ）図）、この非晶質シリコン膜１２に、結晶化されかつ整形された結晶種用半導体薄膜層１３を形成する（（ｂ）図）。この結晶種用半導体薄膜層１３および絶縁材基体１１上にさらに非単結晶半導体の薄膜層１４を形成したのち（（ｃ）図）、表面をＣＭＰなどの手段により平坦化して、結晶種用半導体薄膜層１３を含む薄膜層１４を形成する（（ｄ）図）。この薄膜層１４にエネルギー線を照射して水平方向の結晶成長化１５を行い、その際、照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のエネルギー線を用い、その最小値となる領域を上記結晶種に位置合わせして照射を行う（（ｅ）図）。
【選択図】 図１
【解決手段】絶縁材基体１１上に非晶質シリコン膜１２を形成し（（ａ）図）、この非晶質シリコン膜１２に、結晶化されかつ整形された結晶種用半導体薄膜層１３を形成する（（ｂ）図）。この結晶種用半導体薄膜層１３および絶縁材基体１１上にさらに非単結晶半導体の薄膜層１４を形成したのち（（ｃ）図）、表面をＣＭＰなどの手段により平坦化して、結晶種用半導体薄膜層１３を含む薄膜層１４を形成する（（ｄ）図）。この薄膜層１４にエネルギー線を照射して水平方向の結晶成長化１５を行い、その際、照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のエネルギー線を用い、その最小値となる領域を上記結晶種に位置合わせして照射を行う（（ｅ）図）。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、結晶化半導体層の形成方法、半導体装置の製造方法、結晶化半導体層の形成装置および表示装置の製造方法に関する。
【０００２】
【従来の技術】
周知のとおり、薄膜トランジスタ（ＴＦＴ）からなる薄膜半導体装置は、非アルカリガラス、石英ガラス等の絶縁物質からなる基体上にシリコンの如き半導体物質の半導体薄膜層が形成されている基板を用い、この基板の半導体薄膜層内に離隔して形成されたソース領域及びドレイン領域間にチャンネル領域が形成され、このチャンネル領域上に、絶縁膜を介してゲート電極が設けられた基本構成からなるものである。
【０００３】
上記半導体薄膜層は、非晶質シリコン又は多結晶シリコンからなるものであるが、非晶質シリコンの薄膜層を有する基板を用いたＴＦＴは、電子又は正孔の移動度が極めて低く例えば電子移動度は、通常（１ｃｍ２／Ｖ・ｓｅｃ程度以下）ために動作速度が遅く、高速動作を必要とする装置には用いることができない。このため、近時は、移動度を高めるため、チャネル領域については、多結晶シリコンからなる半導体薄膜層を用いることが多い。上記多結晶シリコン膜は、極めて粒径の小さい多数の結晶粒からなるものである。従って、半導体回路装置として作動させた際には、結晶粒界が電子の流れの障壁となり、移動度の向上にも限度がある。
【０００４】
このため、多結晶シリコン膜の結晶粒を大きくすることによって、移動度が大きくかつチャネル領域内での結晶粒界を減少又は無くし電子流の障壁を減少又は無くした薄膜半導体装置を得ることが検討されている。例えば、多結晶シリコン膜を高温炉で加熱して大粒径化させることによって、粒径１μｍ程度の結晶粒を成長させ、１００ｃｍ２／Ｖ・ｓｅｃ程度の移動度を実現する薄膜層のＴＦＴを形成することも試みられている。しかし、この非晶質シリコンを大粒径に結晶化し、ＴＦＴを形成するためには、６００℃以上の高温による熱処理が必要とされるため、絶縁基板材料として、高温には堪えるが高価な石英ガラス板を用いなければならず、安価なガラス板（例えばソーダ・ガラス板）を用いることができないため、大画面のＴＶ受像機用表示装置等には用い難いという難点がある。
【０００５】
そこで、高温の加熱処理工程を用いることなく、レーザアニール工程により結晶化する方法が開発されている。例えば、非晶質シリコン膜又は多結晶シリコン膜にエキシマレーザ光線等のエネルギー線を照射することによって結晶化又は再結晶化させ、粒径の大きい結晶粒からなる多結晶シリコン薄膜層を得ようとするいくつかの試みが提案され、実用化されている。この方式によれば、安価なガラス板を基板として用いつつ、結晶粒を大きくすることが可能である。
【０００６】
しかし、エキシマレーザ光等を用いる結晶化方式でも、得られる結晶粒の粒径は、最大でも１μｍ程度で粒径も不揃いである（例えば、特許文献１参照）。特許文献１には、帯状の非晶質シリコン膜を溶融再結晶法によって多結晶化させ、その上にさらに非晶質シリコン膜を堆積させ、これを固相成長法を用いて結晶化させるという一連の操作を通じて、当初多くの小さな結晶粒子からなる帯状多結晶膜の結晶を結晶種として水平方向に結晶を成長させて粒径の大きい結晶を有する多結晶膜を得ようとする技術が提案されている。
【０００７】
［特許文献１］
特開２００１−１２７３０１号（図２ないし図５参照）
【０００８】
【発明が解決しようとする課題】
しかしながら、この提案においても、得られる最大結晶粒径は１０００ｎｍ（すなわち１μｍ）程度であり、粒径も不揃いで、移動度のばらつきが大きくなることが示唆されている（上記特許文献１の図２ないし図５参照）。
【０００９】
さらに、従来の多結晶半導体装置において看過されてきた問題点として、薄膜内における結晶粒の配置態様の問題がある。すなわち、従来の多結晶半導体薄膜においては、二次元方向における結晶粒の配置態様は全くランダムであり、それを整列化させることは試みられていなかった。しかし、結晶粒の配置がランダムであることは、粒径が不揃いであることと相俟って、薄膜トランジスタの特性にばらつきが発生し、使用装置の性能に大きな難点をもたらす。
【００１０】
すなわち、当然のことながら、薄膜半導体装置内におけるトランジスタ回路の配置は、多数の単位回路が規則的に整然と、例えば幾何学的な配列態様で並んでいなければならないが、回路形成の基盤である多結晶層の結晶粒径や結晶配置が不揃いであると、単位回路は、様々な粒径や配置の結晶粒にまたがって形成されることにならざるをえない。このことは、単位回路毎に、移動度や電子通過態様が相違する結果をもたらし、薄膜半導体装置の性能に悪影響を及ぼすことになる。例えば、単位回路毎の特性にばらつきがあると、装置全体としては低いレベルの特性を基礎として設計せざるをえない。
【００１１】
本発明は、上記の課題に対処してなされたもので、粒径が大きく、結晶化粒の形成位置が整列され、電子又は正孔の移動度特性も統一化された結晶化半導体層の形成方法、半導体装置の製造方法、結晶化半導体層の形成装置および表示装置の製造方法を提供することを目的とするものである。 すなわち、大粒径の結晶化粒毎に単位電気回路が配置された薄膜半導体装置においては、電子又は正孔の移動度のばらつきが改善される。
【００１２】
【課題解決のための手段】
本発明の発明者等は、ガラス等の基体上に堆積された非単結晶半導体層に、エネルギー線照射強度分布が予め定められた規則的なエネルギー線の照射を行うことにより、結晶化された結晶粒の生成位置がより整然となる技術を開発したものである。即ち、予め非結晶半導体層内に結晶種を形成又は規則的に配置しておき、この結晶種の少なくとも一部分は溶融させず結晶種に隣接する非単結晶半導体膜が溶融するような照射強度分布態様でエネルギー線照射を行うことにより、結晶粒の生成位置がより整然となる。結晶種は溶融させず結晶種に隣接する非単結晶半導体膜が溶融するような照射強度分布のエネルギー線の照射とは、エネルギー線の照射面積内において、エネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の上記最小値となる領域を上記結晶種に位置合わせして上記エネルギー線を照射することである。また、上記の結晶種として、所謂（１１０）又は（１１１）の結晶方位面を有する結晶相初期膜を用いることにより、生成結晶粒の結晶方位の整合化が得られることを知見し、本発明に至ったものである。
【００１３】
非単結晶半導体層への、エネルギー線の照射に先立って、予め結晶種を設けておくことは、結晶化の開始を早め、結晶化の進行する時間を長くし、それによって生成結晶粒の粒径増大化や結晶粒界の整然化に大きな好影響を与えることになる。結晶成長の開始を早めるためには、照射と、それに伴うガラス基板への熱伝導によって生じる過冷却状態（すなわち、半導体が、その融点以下の状態となっても固化しない状態）の期間を短くし、その結果として結晶化の進行する時間を長くすることが必要であることは知られている。過冷却状態の期間を短くする手段としては、ガラスへの熱伝導を低下させるために、ガラスと半導体薄膜との間に酸化シリコン（ＳｉＯ２）等の熱伝導制御膜を設けておくことも、広く行われている。このような熱伝導制御膜によってガラス基板への熱伝導を十分に低下させるためには、熱伝導制御膜を多孔性のものとする必要がある。しかし、多孔性の膜を設けることは、熱伝導の低下には有効であっても、まさにその多孔性に由来する脆さの故に、製造後の薄膜半導体装置の強度を低下させるおそれが生じ、また多孔性膜の上に形成する半導体膜の品質を悪くするという難点があった。
【００１４】
発明者等は、予め半導体薄膜内に結晶種を配置しておくことにより、多孔性の熱伝導制御膜等を用いなくても、半導体が過度の過冷却状態にならない早期のうちに結晶生長の開始を早め、それによって結晶粒径の増大化や結晶粒界の整然化を得ることができることを知見した。
【００１５】
すなわち、本発明の薄膜半導体装置基板の製造方法は、絶縁材からなる基体上に非単結晶半導体層を形成し、上記非単結晶半導体層にエネルギー線を照射して非単結晶半導体を結晶化又は再結晶化させる薄膜半導体基板製造方法において、上記非単結晶半導体層には、上記エネルギー線の照射に先立って、規則的な整列状態で所定位置に配列された結晶種を配置し、前記エネルギー線の照射を、所定の照射面積内において、照射エネルギー線強度が最大値となる領域と最大値から連続的に低減して最小値となる領域とが規則的に配列される強度分布態様で行うと共に、上記エネルギー線照射強度が最小値となる領域が、上記結晶種配置個所と一致する態様で行うことを特徴とする薄膜半導体装置基板の製造方法である。
【００１６】
また、本発明の薄膜半導体装置の製造方法は、絶縁材からなる基体上に非単結晶半導体層を形成し、上記非単結晶半導体層にエネルギー線を照射して非単結晶半導体を結晶化又は再結晶化して薄膜半導体装置基板を形成する工程と、上記基板に、ゲート電極、ソース電極及びドレイン電極を有する複数の単位電気回路を配設する工程とを有する薄膜半導体装置の製造方法において、上記非単結晶半導体薄膜内には、上記エネルギー線の照射に先立って、規則的な整列状態で所定位置に配列された結晶種を配置し、上記エネルギー線の照射は、所定の照射面積内において、照射エネルギー線強度が最大値となる領域と最大値から連続的に低減して最小値となる領域とが規則的に配列される照射エネルギー強度分布態様で行うと共に、上記エネルギー線照射強度が最小値となる領域が、上記結晶種配置態様で行い、上記複数の単位回路を配設する工程において、各単位電気回路の形成は、上記エネルギー線の照射によって上記結晶種配置個所から成長した単結晶粒毎に行う、ことを特徴とする、薄膜半導体装置の製造方法である。
【００１７】
特に、結晶種として、所謂１１０又は１１１の結晶面方位を有する結晶種を用いると、上記のような結晶化の開始を早める効果に加えて、各生成結晶粒の結晶面方位が１１０又は１１１の面方位を有するものに整合化され、そのことが、製造後の薄膜半導体装置の性能向上に大きく寄与することが分った。すなわち、折角大粒径の単結晶粒が整然と配置された半導体薄膜を得て、結晶粒毎に単位電気回路を配置した薄膜半導体装置が得られても、各生成結晶粒の結晶面方位がまちまちであると、各単位電気回路毎の移動度が微妙に相違し、それによって、装置全体の移動度の向上が十分ではなくなるおそれがある。また、電流を流す閾値にバラツキが生ずると、回路全体の性能が悪化する恐れがある。
【００１８】
しかし、予め半導体薄膜内に配置する結晶種として、１１０又は１１１の結晶方位面を有するものを用いることにより、結晶の成長方向が二次元的に統一化されると共に、生成結晶粒の結晶面方位が１１０又は１１１の面方位に統一されることにより、結晶粒毎に配置された電気回路の移動度が統一されて、十分に移動度が向上した高性能薄膜半導体装置を得ることができる。
【００１９】
この発明の結晶化半導体層の形成方法は、基体上に非単結晶半導体層を形成する工程と、この非単結晶半導体層内に結晶種を形成する工程と、結晶種を形成した前記非単結晶半導体層にエンルギー線を照射する工程とを有し、前記エネルギー線の照射は、照射面内においてエネルギー線照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のエネルギー線の前記最小値となる領域を、前記結晶種に位置合わせして行うことを特徴とする。照射面内において、エネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の上記最小値となる領域を上記結晶種に位置合わせして前記エネルギー線を照射する工程と を具備してなる事を特徴とする。この発明によれば、粒径が大きく、結晶粒の形成位置が整列され、電子移動度特性等も統一化された結晶化半導体層を得ることができる。
【００２０】
請求項２の発明においては、上記エネルギー線の照射強度の前記最小値は結晶種が溶融しない照射強度であることを特徴とするので、結晶種を中心として水平方向に大粒径の結晶化を行うことができる。請求項３の発明においては、上記エネルギー線の照射強度の前記最大値は結晶種が溶融する照射強度であることを特徴とするので、結晶種を中心として水平方向に大粒径の結晶化を行うことができる。
請求項４の発明においては、上記非単結晶半導体層は非晶質半導体層又は多結晶半導体層であることを特徴とするので、結晶種と非晶質半導体層の溶融温度の差を用いた結晶成長が可能となり、結晶種を中心として水平方向に大粒径の多結晶化又は単結晶化を選択的に行うことができる。
【００２１】
請求項５の発明においては、上記エネルギー線はエキシマレーザ光であることを特徴とするので、大出力レーザ光を用いることができ、結晶種を中心として水平方向に大粒径の結晶化を行うことができる。
請求項６の発明においては、上記エキシマレーザ光はパルスレーザ光であることを特徴とするので、溶融と固化の変化を正確に制御することができ、結晶種を中心として位置、大きさを制御し、且つ広範囲を連続的に水平方向に大粒径の結晶化を選択的に行うことができる。
【００２２】
請求項７の発明においては、上記非単結晶半導体層に結晶種を形成する工程は、上記非単結晶半導体層表面およびレーザ光を相対的に走査させて結晶種を形成することを特徴とするので、容易に結晶種を形成することが可能となり、結晶種を中心として部分的に水平方向に高品質、大粒径の結晶化を行うことができる。
【００２３】
請求項８の発明においては、上記結晶種はドット状である事を特徴とするので、一点からの結晶成長が可能となり、結晶粒界等の少ない高品質で大粒径の結晶化を選択的に行うことができる。また、請求項９の発明においては、エネルギー線照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の照射は、空間光変調素子を介して行われることを特徴とするので、微細な領域に精度良くレーザ強度を制御でき、高精度で良好な結晶化を行うことができる。さらに、請求項１０の発明においては、上記空間変調素子は位相シフターであることを特徴とするので、ラテラル方向に結晶成長させることができる。
【００２４】
請求項１１の発明においては、透明体に設けられた高肉厚部および低肉厚部と、前記高肉厚部および低肉厚部に設けられた、開口部を有する半透過部とからなることを特徴とする。請求項１２の発明においては、上記位相シフターは透明体に設けられた高肉厚部及び低肉厚部と、前記高肉厚部と低肉厚部の段差部とからなる位相シフト部を有し、位相シフターの少なくともひとつの面の表面に半透過膜、エネルギー透過量制限手段を備えることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を結晶化することができる。
【００２５】
請求項１３の発明においては、前記エネルギー線透過量制限手段は、透明体に設けられた厚みの高肉厚部及び低肉厚部に形成されており、位相シフト部には形成されていないことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。請求項１４の発明においては、上記半透過膜、或いは遮蔽膜等のエネルギー線透過量制限手段は、位相シフト部を含む高肉厚部及び低肉厚部に形成されていることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。上記位相シフターは、透明体に設けられた高肉厚部および低肉厚部と、上記高肉厚部および低肉厚部に設けられた開口部を有する半透過膜とからなることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２６】
請求項１５の発明においては、上記エネルギー線透過量制限手段を透過したエネルギー線の強度は、位相シフト部で非単結晶シリコンの結晶化に要するエネルギーよりも低いことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。請求項１６の発明においては、位相シフト部を通過したエネルギー線の最小値は、位相シフト部で非単結晶シリコンの結晶化に要するエネルギーよりも高いことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２７】
請求項１７の発明においては、位相シフターのエネルギー線強度分布は、位相シフト部、エネルギー透過量制限手段形成部、エネルギー透過量制限手段の形成されていない部分の内、位相シフト部における強度が最小であることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２８】
請求項１８の発明においては、位相シフターのエネルギー線透過量制限手段の形成されていない部分を透過するエネルギー線強度が、非単結晶シリコンの結晶化に要するエネルギーよりも高い第１の結晶化処理と、位相シフト部の最小強度部が結晶化シリコンの溶融点よりも低く非単結晶シリコンの溶融点よりも高い第２の結晶化処理、を行うことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２９】
請求項１９の発明においては、結晶化半導体層の形成方法は、基体上に非単結晶半導体層を形成する工程と、上記非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を照射して部分的に結晶種を形成する工程と、上記基板を移動させて前記エネルギー線を前記結晶種に位置合わせして上記エネルギー線を照射する工程とを有することを特徴とする。この発明によれば、広範囲の非単結晶半導体層に結晶種の形成から、結晶種を種として結晶化の工程を連続的に行うことができる。
【００３０】
請求項２０の発明の半導体装置の製造方法は、基体上に非単結晶半導体層を形成する工程と、非単結晶半導体層内に結晶種を形成する工程と、前記結晶種が形成された非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を照射して、結晶化された結晶成長領域を形成する工程と、上記結晶成長領域にトランジスタの少なくともチャネル部を形成する工程とを有することを特徴とする。この発明によれば、特性のばらつきの少ないトランジスタ回路を形成することができる。
【００３１】
請求項２１の発明の半導体装置の製造方法は、基体上に非単結晶半導体層を形成する工程と、非単結晶半導体層内に結晶種を形成する工程と、前記結晶種が形成された非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を照射して、結晶化された結晶成長領域を形成する工程と、前記結晶成長領域にＣＭＯＳトランジスタのチャネル部を形成する工程とを有することを特徴とする。この発明によれば、特性のばらつきの少ないＣＭＯＳトランジスタ回路を形成することができる。
【００３２】
請求項２２の発明の結晶化半導体層の形成装置は、予め結晶種が形成された非単結晶半導体層が形成された基板を支持し、互いに直行するＸ、Ｙ方向に移動するＸ―Ｙステージと、前記非単結晶半導体層にエネルギー線を照射するためのエネルギー線を出力するエネルギー線源と、前記エネルギー線源から出射されたエネルギー線を、照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のものとする位相シフターと、前記Ｘ―Ｙステージを移動させて前記位相シフターのエネルギー線の最小値となる領域を前記結晶種に位置合わせする手段とを有することを特徴とする。この発明によれば、結晶種を中心として広範囲を連続的に水平方向に大粒径の結晶化を自動的に行うことができる。
【００３３】
請求項２３の発明の表示装置の製造方法は、表示部と、表示部の表示制御を行う制御回路を有する表示装置の製造方法であって、基体上の少なくとも前記制御回路形成領域に非単結晶半導体層を形成する工程と、この非単結晶半導体層に部分的に結晶種を形成する工程と、照射面内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を、前記最小値となる領域を前記結晶種に位置合わせして照射して、非単結晶半導体を結晶化する工程と、結晶化された領域に少なくともチャネル領域が形成されるように前記制御回路を形成する工程とを有することを特徴とする。
【００３４】
【発明の実施の形態】
次に、図面を参照して本発明の実施形態を説明する。各図面の同一部分には、同一符号を付与し、その詳細な説明は重複するので省略する。
【００３５】
結晶種の配置態様には、大別すれば二種の態様がある。第一の態様は、図１に
示すように、基体例えば、ガラス板等の絶縁材基体１１上に非晶質シリコン膜
１２を形成する（図１（ａ））。この非晶質シリコン膜１２は、結晶種とするために結晶化処理を施した後、フォトエッチング等の手段によって予め定められたパターンに整形処理が施される（図１（ｂ））。この結果、点状、島状又は線状の、多数の整形された結晶種用半導体薄膜層１３が絶縁材基体１１上に規則的に配列された状態となる。図１（ｂ）には、例として１本の線状に結晶種用半導体薄膜層１３が示されている。
【００３６】
次に、結晶種用半導体薄膜層１３および絶縁材基体１１表面を覆うように、非単結晶半導体（例えば非晶質半導体または非晶質半導体と微結晶半導体の混合状態）の半導体薄膜層１４を形成する（図１（ｃ））。しかる後、結晶種用半導体薄膜層１３上に積層された非単結晶半導体の薄膜層１４をＣＭＰ（化学機械的研磨）などの手段により除去する（図１（ｄ））。露出した結晶種用半導体薄膜層１３は、結晶化工程において結晶種として用いられ、レーザアニールにより大粒径結晶粒の結晶化半導体層１５を形成する。図１（ｄ）の工程において、当初の結晶性半導体薄膜層１３を形成の際、後記の手段により、その半導体薄膜層の生成結晶が一定の結晶面方位を有するように半導体薄膜層１３を形成することが可能である。この結果、整形処理後の１又は複数の結晶種用半導体薄膜層１３は、所望する一定の結晶面方位を有するようにすることができる。
【００３７】
第二の結晶種配置態様は、図２に示すように、絶縁材基体１１上に、非晶質又は多結晶半導体又は微結晶半導体又はその混合状態の半導体薄膜１７を形成（図２（ａ））した後、半導体薄膜１７の所定位置に、レーザ光照射等の手段により、ドット状に結晶種用半導体薄膜１８を形成する（図２（ｂ））。このようにして形成された結晶種用半導体薄膜層１８の場合にも、前記第１の場合と同様にして、レーザアニールにより大粒径結晶粒の結晶化半導体層１９を形成することができる。また、結晶種用半導体薄膜層１８の場合についても、後記のとおり、一定の結晶面方位を有する結晶種用半導体薄膜層１３，１８を用いることにより、一定の結晶面方位を有する結晶化半導体層１５，１９を形成することが可能である。
【００３８】
上記の何れかの態様によって、絶縁材基体１１上の所定位置に、１又は複数の結晶種が配置された結晶種用半導体薄膜層１３，１８を得た後、この結晶種用半導体薄膜層１３，１８に対してエネルギー線の照射を行うことによって結晶種を中心として結晶成長させ、大粒径の結晶化半導体層１５，１９を得ることができる。
【００３９】
次に、結晶化半導体層１５，１９を形成する方法の実施態様を説明する。結晶種用半導体薄膜層１３，１８を種結晶として結晶化するためのエネルギー線を、非単結晶半導体薄膜層１４，１７を形成した絶縁材基体１１に照射する。このエネルギー線の照射は、結晶種を核として、非単結晶半導体の薄膜層１４，１７を結晶化させるに際して、結晶種用半導体薄膜層１３，１８を結晶核として結晶成長化させるために適した強度分布の照射である。即ち、エネルギー線の照射面内において、エネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の上記最小値となる領域を上記結晶種用半導体薄膜層１３，１８に位置合わせして上記エネルギー線を照射し水平方向に結晶化する（図１（ｅ）、図２（ｂ））。
【００４０】
具体的には、結晶種用半導体薄膜層１３，１８は溶融させず、非単結晶半導体の薄膜層１４を溶解させる強度分布のエネルギー線を照射する。即ち、結晶種用半導体薄膜層１３，１８には、この結晶種用半導体薄膜層１３，１８の溶融温度より低い温度を生じさせるような照射がなされる。このようなエネルギー線の強度分布発生手段は、例えばエネルギー線がレーザ光２１であれば図３（ａ）に示す位相シフター２２や照射マスク等を用いて発生させることができる。
【００４１】
前記のようにして得られた、絶縁材基体１１上の所定個所に結晶種が配置された結晶種用半導体薄膜層１３，１８に対して、上記のようなエネルギー照射を行うことにより、結晶種を核として水平方向に、大粒径の結晶粒が成長する。その結果、結晶種から成長した大粒径の結晶粒が配置された結晶化半導体薄膜層１５，１９を有する薄膜半導体装置用基板を、効率的に製造することができる。
【００４２】
次に、上記のようにして得られた薄膜半導体装置用基板を用いて、薄膜半導体装置を製造する。すなわち、まず、所定位置に大粒径の単結晶が形成された半導体薄膜層を、フォトエッチング等の手段を用いて島状化を行い、薄膜半導体装置の形成位置に島状部を形成する。続いて、この島状部に、トランジスタ例えばゲート絶縁用の薄膜（例えばシリコン酸化膜）を形成した後、ゲート電極、ソース電極及びドレイン電極を形成し、ＭＯＳトランジスタを形成する。
【００４３】
この島状部にＮチャネル型ＭＯＳトランジスタおよびＰチャネル型ＭＯＳトランジスタをＣＭＯＳ構造に形成することができる。また、島状部は、ＣＭＯＳ用のチャネル領域とし得ることはもとよりであり、特に二つのＭＯＳトランジスタを同一の結晶粒中に形成すると、結晶粒の性質のばらつき等に起因するＭＯＳトランジスタの電子又は正孔の移動度の特性のばらつきを、非常に小さな値とすることができる。このようにして形成された薄膜半導体装置は、製造されたＭＯＳトランジスタのチャネル内に、ソース領域・ドレイン領域方向を横切るような結晶粒界が存在しないために、単結晶Ｓｉ−ＭＯＳやＳＯＩデバイスに匹敵する性能を得ることができる。
【００４４】
本発明における結晶種の配置方法として、前記のとおり大別して二種の方法を用いることができるが、第一の、絶縁材基体１１上に結晶性の半導体薄膜層を形成し、それを整形することによって点状、島状又は線状の結晶種を整列配置する方法についても、具体的には、さらにいくつかの変形実施態様がありうる。すなわち、はじめに絶縁材基体１１上に非晶質の半導体薄膜層として非晶質シリコン膜１２を形成し、それを全面的に結晶化した後に整形処理を施して結晶種を形成することも可能であり、また、絶縁材基体１１上に、当初から結晶化された結晶化半導体層１５を形成してそれを整形処理して結晶種を形成することもできる。
【００４５】
非晶質半導体薄膜層を形成する場合の好適な例としては、例えば、非晶質シリコン膜１２を、堆積膜厚３０ｎｍ〜２００ｎｍ、好ましくは１００ｎｍ程度として堆積し、この非晶質シリコン膜１２に結晶面方位が（１１１）の結晶核を形成し、脱水素処理後、エネルギー線の照射工程を行う。即ちＹＡＧ第２高調波（５３２ｎｍ）や第４高調波（２６６ｎｍ）等のパルスレーザーを用い、レーザーエネルギーを調節して膜厚方向に膜全体が溶融するようにしながら数回以上重ね照射する。これにより、絶縁材基体面上に（１１１）の結晶方位面が配向した結晶性Ｓｉ膜を得ることができる。このようなエネルギー線の照射処理を基板全面にわたって順次行うことにより、（１１１）の結晶方位面を有する結晶種を形成することが出来る。
【００４６】
また、絶縁材基体１１上に直接結晶性Ｓｉ薄膜を形成する場合、（１００），（１１０），（１１１）等の結晶方位の面が成長するが、そのいずれの結晶方位面が現われやすいかについては、基板であるガラス等の絶縁材基体１１の温度、原料フラックス量、絶縁材基体層表面の水素の被覆率等が大きく関与している。結晶面方位例えば（１１０）面の成長は、基板上で２個のＳｉ原子が結合したものが結晶成長核となり、絶縁材基体１１表面でのＳｉ原子の拡散距離が充分長い状況下での１次元的な結晶成長によって可能となる。絶縁材基体１１表面が水素で覆われ、かつ表面の水素が脱離しない程度の絶縁材基体１１の温度（たとえば３００℃〜４００℃、好ましくは３５０℃）で原料フラックスが供給された場合に、上記の条件が実現する。
【００４７】
結晶性の半導体薄膜の形成方法としては、プラズマＣＶＤ法を用いるのが適切である。例えば、ＳｉＨ４ガスをプラズマ分解して成膜する際に、成膜時の絶縁材基体１１の温度を３５０℃に設定し、Ｈ２ガスによってＳｉＨ４ガスをほぼ１０倍程度に希釈してプラズマＣＶＤを行う。この成膜方法によって、絶縁材基体１１上には、（１１０）の結晶面方位の結晶種が形成され、また、ＳｉＨ４ガスとＳｉＦ４ガスとを１対１の割合で混合させたガスを用いてプラズマＣＶＤにより形成された膜を用いることで（１１０）に結晶面方位が配向した結晶性Ｓｉ膜を形成することもできる。いずれの場合においても、シリコン成膜後にシリコン薄膜中に含まれた水素ガスを除去する目的で熱処理を行うことが望ましい。
【００４８】
上記のように、結晶性のＳｉ薄膜を絶縁材基体１１全面に形成したあと、フォトエッチングプロセスにて所望の形状の結晶種に整形する。フォトエッチングプロセス時には、後のレーザビーム照射位置決めのための島状マークを形成しておくことが望ましい。なお、上記のプロセスは、プラズマＣＶＤ法に限定されるものではなく、ＬＰＣＶＤ法、スパッター法などを使用しても良い。
【００４９】
次に、結晶種配置の第二の態様、すなわち、薄膜の所定位置に、レーザ光照射等によりドット状に結晶種を形成する方法の具体的プロセスとしては、例えば、まずガラス基層からなる絶縁材基体１１上にプラズマＣＶＤ法で非晶質シリコン膜１２を形成する。プラズマＣＶＤ法では非晶質シリコン膜１２中に水素が多量に含まれるため、非晶質シリコン（Ｓｉ）膜１２中の水素を熱処理で除去することが望ましい。もとより、非晶質シリコン膜１２の形成方法としては、プラズマＣＶＤに限定されるものではなく、ＬＰＣＶＤ法、スパッター法などによっても非晶質シリコン膜１２を成膜しても良く、この場合には、脱水素のための熱処理を省くことが出来る。その後、光学ステージ上に基板を配置して、１μｍφ程度に絞ったレーザ光により指定した座標位置に、線状もしくはドット状の結晶化を行う。レーザ装置はパルス発振レーザでも連続発振レーザでもよく、波長は５５０ｎｍより短波長のものが望ましい。また、レーザを絞る代わりに、不要な光を遮断して所定の形状に整形する「マスク」を挿入配置しても良い。
【００５０】
次に、本発明による結晶化工程の具体的プロセスについて説明する。本発明における結晶化に使用するレーザ等のエネルギー線は、そのレーザ強度分布に周期的特性を持つ必要があり、この強度分布は光学変調素子たとえば位相シフター２２によって形成することができる。位相シフター２２を用いてレーザ光２１の光強度分布を形成する原理を、図３を参照して説明する。レーザ光２１はエキシマレーザ装置例えばＫｒＦレーザを使用して発生させる。ここではＫｒＦレーザを用いる場合を例示するが、光の可干渉性があり、シリコンの溶融に必要なエネルギーを出すことができるレーザであれば他のレーザ、ＸｅＣｌレーザ等を用いてもかまわない。レーザ光２１は可干渉性が極めて高いため、その光路中にガラス等の屈折率の異なったものを置くと、屈折率の差により原レーザ光と位相差が生ずる。
【００５１】
位相シフター２２としては例えば、光路中に厚みの異なる石英板である。厚みの異なる段差２３の部分での位相差をレーザ波長の２分の１に相当するようにすると、この段差２３の部分（境部）を通ったレーザ光２１は、レーザ光２１の干渉により弱められて、レーザビームの低強度部２４ａが出来る。また、レーザ光２１は、低強度部２４ａから遠ざかると共に強度が増し、高強度部２５ａが出来る。この低強度部２４ａと高強度部２５ａの間のレーザ光強度変化領域２６ａのレーザビーム強度傾斜を結晶化に利用する。ここで、レーザ光強度分布とレーザ光を基板上に照射させたときに形成できる温度分布はレーザ光の低強度部２４ａおよび高強度部２５ａの位置及び、その相対強度と強い相関性があることを、発明者は実験的に確かめている。従って、レーザの低強度部２４ａと最低温部２４、高強度部２５ａと最高温度部２５は一致していることが望ましい。
【００５２】
次に、図１を参照して結晶成長化工程の実施例を説明する。図２に示す他の実施例の場合も同様である。また、非単結晶結晶化半導体として非晶質シリコンを用いた場合を例示する。結晶成長化工程においては、レーザ照射エネルギーが極小値を示す最低温部２４と図４（ａ）に示す結晶種２７（点線で示す）（図１に結晶種用半導体薄膜層１３で示す）の位置を一致させて行う。図４（ａ）において、非晶質シリコン膜の融点（Ｔ１）は、１０００℃程度であり、結晶化シリコンの融点（Ｔ２）は１４１５℃程度である。図４（ａ）は、レーザ光２１を照射した直後における薄膜層（結晶種２７および非単結晶半導体の薄膜層１４）内の温度分布である。この時点では、図示した領域では全ての領域での温度が非晶質シリコン膜からなる非単結晶半導体の薄膜層１４の融点（Ｔ１）以上であるので、非晶質シリコン膜からなる非単結晶半導体の薄膜層１４は全て溶融する。さらに、結晶種２７のうち結晶化シリコンの融点（Ｔ２）以上の温度のレーザ強度が照射される一部の領域２８は、溶融する。この状態が、図５（ａ）に示されている。従って、結晶種２７のうち一部の領域が溶融するので、溶融せずに残った結晶種は、結晶種２７より狭い領域となる。この後、結晶化シリコンの固液境界温度となる位置の結晶シリコンが成長核となってただちに結晶成長が始まる。
【００５３】
次に、レーザ光２１を停止後ｔ秒経過後の結晶化シリコンの温度分布を図４（ｂ）に示す。図の中央付近のＱ１とＱ２で挟まれた温度領域で非結晶シリコンの融点（Ｔ１）よりも低温となり、結晶化が進んで結晶化領域２９（図１の結晶化半導体層１５に相当する）が形成される。この状態を図５（ｂ）に示す。結晶化は結晶種２７と同じ結晶面方位を取って進行するので、結晶種２７（結晶種用半導体薄膜層１３）の結晶面方位を制御することにより、面方位を制御した大粒径のシリコン単結晶粒を形成することが出来る。また、結晶核が存在するため、過冷却状態とならず、速やかに結晶化が開始される。
【００５４】
上記実施形態は、図４（ａ）に示すような温度分布１０６のレーザ光の最低温部２４が結晶種２７の中心２７Ａと一致している場合について説明したが、必ずしも中心と一致する必要は無く、最低温部２４が結晶種２７の中に位置すればどこでもよい。図６（ａ）は、結晶種２７の中心２７Ａから離れた位置に最低温部２４が位置した実施形態を示す。図６（ａ）は、最低温部２４が結晶種２７の左側に位置する場合を示す。このようなレーザ照射により、温度分布１０６が形成され、この時、絶縁材基体１１上のＱ１とＱ２の間にある結晶種２７、図中のＱ２に相当する位置１０３と結晶種２７のＱ１とＱ２の間に存在する結晶種２７の端部１０７の間の結晶種２７が溶融せずに残る。この状態は、溶融せずに残った固層の結晶種と、それに接している溶融シリコンが存在する状態とからなる。
【００５５】
この後、固層として残った結晶種１０４を結晶核として結晶成長が開始される。この場合も、結晶化は結晶種２７と同じ結晶面方位を取って進行するので、結晶種２７（結晶種用半導体薄膜層１３）の結晶面方位を制御することにより、面方位を制御した大粒径のシリコン単結晶粒を形成することが出来る。また、結晶核が存在するため、過冷却状態とならず、速やかに結晶化が開始され、結晶化の進行に必要な時間を長く取ることができ大粒径結晶が形成できる。
【００５６】
上記最低温部２４と結晶種２７の位置を自動的に一致させる手段は、例えば図７に示すような構成により行うことができる。即ち、エネルギ線例えばＫｒＦレーザ光源４０からのレーザ光路には、空間光学変調素子例えば位相シフター２２が設けられている。一般に、レーザ光２１の波長をλとすると、屈折率ｎの透明媒質に１８０度の位相差を付けるための透明媒質の膜厚ｔは、
ｔ＝λ／｛２×（ｎ−１）｝
である。位相シフター２２は、例えば図４（ａ）に示すようなＫｒＦエキシマレーザの波長が２４８ｎｍで、石英基材の屈折率が１．５０８とすると、１８０度の位相差を付けるための段差２３は２４４ｎｍであり、石英基材に予め定められた位置に２４４ｎｍの段差を付ければよい。
【００５７】
この位相シフター２２により入射レーザ光２１は、回折、干渉されて、入射したレーザ光２１の強度に周期的な空間分布が付与される。即ち、位相シフター２２の厚い部分を通過したレーザ光２１は、薄い部分を通過したレーザ光２１に比較して遅れる。これらレーザ光２１間の相互干渉と回折の結果、図３（ｂ）に示す通過レーザ光線強度分布が得られる。図３（ｂ）には、段差部２３を境界（境部）として左右で１８０度の位相差を付けた場合が示されている。
【００５８】
位相シフター２２を通過したレーザ光路には、Ｘ−Ｙ−Ｚ−θテーブル４１上の予め定められた位置に絶縁材基体１１が設けられ、絶縁材基体１１の表面には、図３（ｂ）に示すレーザ光線強度分布が結像される。
【００５９】
次に、図４（ａ）に示すような通過レーザ光線強度分布の最低温部２４を、絶縁材基体１１の結晶種２７に位置決めさせるための手段を、図７を参照して説明する。絶縁材基体１１上に設けられた対象とする結晶種２７を撮像するために撮像カメラ４２例えばＩＴＶカメラが配置される。撮像カメラ４２の出力回路には、アナログ信号をデジタル信号の変換する回路でデジタル信号に変換したのち結晶種２７の位置情報を出力するための対象結晶種位置情報出力回路４３が接続されている。位置情報出力回路４３には、比較回路４４が接続されている。この比較回路４４には、最低温度位置情報出力回路４５から予め記憶された上記最低温部２４の位置情報が入力されるように構成されている。
【００６０】
比較回路４４の出力回路には、Ｘ−Ｙ−Ｚ−θテーブル４１の位置を制御するためのテーブル位置制御回路４６が接続されている。このテーブル位置制御回路４６は、Ｘ−Ｙ−Ｚ−θテーブル４１の位置をＸ−Ｙ−Ｚ−θ方向に制御する。このＸ−Ｙ−Ｚ−θ方向とは、テーブル４１において直行する一つの方向をＸ方向、他の方向をＹ方向、Ｘ−Ｙ平面に垂直な方向をＺ方向、回転移動をθとする。このようにして通過レーザ光線強度分布の最低温部２４が、絶縁材基体１１の結晶種２７に位置決させるための手段が構成されている。
【００６１】
次に、通過レーザ光線強度分布の最低温部２４を、絶縁材基体１１の結晶種２７に位置決させるための方法を説明する。絶縁材基体１１の対象とする結晶種２７を撮像カメラ４２により撮像し、この撮像カメラ４２からの撮像情報を対象結晶種位置情報出力回路４３に供給する。対象結晶種位置情報出力回路４３は、デジタル信号に変換して結晶種２７の位置情報を比較回路４４に出力する。比較回路４４には、位相シフター２２を通過した図４（ａ）に示すような通過レーザ光線強度分布の最低温部２４の位置情報が入力されており、両者位置情報の差演算が実行される。
【００６２】
この差演算情報は、テーブル位置制御回路４６に入力され、Ｘ−Ｙ−Ｚ−θテーブル４１の位置を制御する。このような演算を繰り返すことにより比較回路４４の演算出力値が零になった位置でＸ−Ｙ−Ｚ−θテーブル４１は停止する。この結果、通過レーザ光線強度分布の最低温部２４は、絶縁材基体１１の結晶種２７に位置決めされる。
【００６３】
本発明のプロセスで結晶成長に与えられる時間は、薄膜全体が固化温度以下に冷却する時刻までの時間であり、およそ６０ｎ秒である。この時間は、結晶種２７を予め形成しない従来技術の方式と比較すると約１．５倍の時間が与えられることになる。その結果、この実施形態での横方向成長距離は従来よりも長く、３〜４．５μｍとなる。図８（ａ）は、本発明により結晶種２７から横方向に結晶成長された結晶化領域２９Ａを拡大して示す。図８（ａ）から明らかなようにこの実施形態での横方向結晶成長は、結晶粒３０Ａの集合体よりなる棒状結晶種２７から規則的に整列して横方向に結晶成長している。規則的に整列して成長した結晶は、薄膜トランジスタなどの回路を形成するのに、動作特性にバラツキがなく均一な回路を構成することができる。
【００６４】
図８（ｂ）は、結晶種を利用しない従来技術で得られる結晶領域２９Ｂをそれぞれ模式的に示す。従来技術は、上方に凹の光強度分布のレーザ光によるレーザアニールである。従来技術によるレーザアニールの中央部は、レーザ光２１により照射された領域の比較的低温であるため、この低温部は非晶質シリコン膜１２の厚さ方向の途中まで溶融した領域３０Ｂとなる。従来技術によるレーザアニールの周辺部は、高温領域であるため非晶質シリコン膜１２の厚さ方向の全てが溶融し、この溶融領域が不規則なゆらぎ状態の領域３０Ｃが形成され、このゆらぎ状態の領域３０Ｃから横方向の結晶成長が始まり結晶化領域２９Ｂが形成される。図８（ｂ）において、３０Ｄは、結晶化されない非晶質シリコン領域３０Ｄを示している。
【００６５】
図８（ａ）と図８（ｂ）との比較から明らかなように、この実施形態及び従来技術による横方向成長距離を比較すると、本発明の方法で作成した結晶化領域２９Ａは、従来技術で形成される結晶領域２９Ｂのほぼ１．５倍程度長い結晶である。これは、本発明では結晶種を用いるため過冷却状態が発現せず、従って結晶化の進行時間を長く取れることによって達成されている。一方、従来技術における結晶成長の開始位置は、過冷却状態からの結晶成長であるので結晶核の発生に時間的なバラツキが生じ、また位置も確定しない。この結果、従来技術では、結晶化開始点３０Ｃの周縁部で一定のゆらぎを持っている。本発明では、過冷却状態は発現しないので、結晶成長の開始位置である棒状結晶種２７の周縁部でのゆらぎがほとんどないという位置制御性の高さを示す結果が確認されている。
【００６６】
上記のように、結晶化領域２９Ａの増大は、過冷却時間がほぼなくなり、その結果、結晶成長に与えられた時間が長くなったことの効果であり、位置制御性の高さは、予め配置した結晶種２７が結晶成長の核となっていることの効果である。さらに、結晶化シリコン薄膜中に発生する結晶粒界は低角粒界であり、電気的には大きな影響をあたえないことも確認されている。
【００６７】
上記の実施形態では、レーザ照射終了直後の温度分布を、結晶種２７の一部分が溶融し、残る部分が溶融しない条件としたが、これに限定されるものではなく、非晶質シリコン部分が溶融し、且つ結晶種シリコン部分の少なくとも一部が溶融せずに残れば、他の条件を使っても良い。非晶質シリコン膜１２の融点は１０００℃程度、結晶化シリコンの融点は１４１５℃程度であるので、結晶種２７と非晶質シリコン膜１２の境界部分の温度は、上記の１０００℃〜１４１５℃の範囲とすればよく、プロセス的な余裕度は広い。
【００６８】
図９は、結晶種２７をドット状に配置した場合の結晶成長の実施形態の一例を示したものである。この例では、結晶種２７が存在しない領域３１では、ほぼ２０ｎ秒間の結晶成長を生じない時間（過冷却時間）があるため、ドット状結晶種２７からのみ結晶成長が開始され、２０ｎ秒の間は、それ以外の場所から結晶成長は起こらない。その時間での成長距離は、ほぼ１〜１．５μｍであることから、図９に示すように、結晶種ドット間距離（Ｄ１）を２〜３μｍ程度にとっておけば、ほぼ２〜３μｍ幅の、横方向成長したシリコンの結晶化領域２９が均一性よく得られる。
【００６９】
次に、結晶種２７の形成から結晶成長化に至るまでの一連の工程の実施形態を、図１０を参照して説明する。図１０は、結晶種２７の形成から結晶成長化に至るまでの一連の工程の一例を示したものである。図１乃至図９と同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。すなわち、まず、絶縁材基体１１上に形成した非単結晶半導体例えば非晶質シリコン膜１２を用意する。
【００７０】
この非晶質シリコン膜１２は、図１０（Ａ）に示すようにレーザ光２１により、位相シフター２２を通して照射される。位相シフター２２には、レーザ光２１を遮蔽或いは半透過などのエネルギー透過量制限手段を有する遮光マスク２２ａ部分と位相シフト部２２ｂとが交互に配置されている。即ち、位相シフター２２は、入射レーザ光２１に対して位相差を生じさせるために透明体たとえば石英ガラスに高肉厚部４４、低肉厚部４５との厚み段差部２３を有する位相シフト部２２ｂと、この各位相シフト部２２ｂ間に設けられた、例えば遮光マスク２２ａとからなる。高肉厚部４４および低肉厚部４５は、例えば石英ガラスに帯状に厚さが比較的厚い高所となった部分と、石英ガラスに帯状に厚さが比較的薄い低所となった部分とが複数交互に設けられたものである。遮光マスク２２ａは位相シフト部の設計に合わせて設計され点状、帯状、円形状など何れでもよい。遮光マスク２２ａは、各位相シフト部２２ｂを除く各高部４４、各低部４５に設けられる。
【００７１】
このように構成された位相シフター２２を透過したレーザ光２１の光強度分布（ビームプロファイル）は、図１０（ｂ）に示すように各位相シフト部２２ｂで上方に凹の光強度分布領域を示し、各上方に凹の光強度分布間にレーザ光２１の遮断領域又は半透過領域を設けたパターンである。
【００７２】
遮光マスク幅Ｗ１と位相シフト部幅Ｗ２の大きさは、配置したい単結晶粒の設計に依存する。たとえば、単結晶粒径として５μｍ程度のものを得ようとする場合には、遮光マスク幅（Ｗ１）、位相シフト部幅（Ｗ２）を、ともに１０μｍとし、位相シフト部幅（Ｗ２）の中央部分に、位相差のための段差２３を設けるようにする。
【００７３】
次に、結晶化方法を説明する。上記のレーザ光２１の照射は、非単結晶Ｓｉ膜、望ましくは非晶質シリコン膜１２をガラス板などの絶縁性基体１１上に形成したものを精密Ｘ−Ｙ−Ｚ−θテーブル４１上に乗せた状態で、位相シフター２２（図１０（ａ））を通して行う。図１０（ｂ）に示すプロファイル（Ｐ）は、位相シフター２２によって強度変調されたレーザ光２１の光強度分布を示している。第１回目のレーザ照射によって、図１０（ｃ）に示すように非晶質シリコン膜１２の、位相シフト部２２ｂを含む開口部を通ったレーザ光２１によって照射された領域には、結晶化された結晶種２７が生成される。
【００７４】
次に図１０（ｄ）に示すように、絶縁材基体１１を乗せたＸ−Ｙ−Ｚ−θテーブル４１を位相シフト部幅（Ｗ２）の４分の１だけ、図示左方向に移動させて第２回目のレーザ照射を行い、結晶種２７から横方向の結晶成長化処理を行う。第２回目の処理では、レーザ光２１の最低温部２４が、既に結晶化されたシリコン膜からなる結晶種２７に重なる位置に配置（位置合わせ）されることになる。この時、レーザ光２１の最低温部２４の光強度は、非晶質シリコン膜１２の融点よりも高く、結晶化シリコン膜の融点よりも低くすることにより、既に結晶化されたシリコン膜からなる結晶種２７は溶融せずに結晶種２７として機能し、横方向結晶成長が生じて大結晶粒３２が生成される（図１０（ｄ））。
【００７５】
その後、絶縁材基体１１を乗せたＸ−Ｙ−Ｚ−θテーブル４１を位相シフト部幅（Ｗ２）の４分の１だけ、図示左方向に移動させて第３回目のレーザ照射を行い、結晶化された半導体３２を新たな結晶種として横方向の結晶成長化処理を行う。第３回目の処理では、レーザ光２１の最低温部２４が、既に結晶化されたシリコン膜からなる結晶種３２に重なる位置に配置（位置合わせ）されることになる。この時、レーザ光２１の最低温部２４の光強度は、非晶質シリコン膜１２の融点よりも高く、結晶化シリコン膜の融点よりも低くすることにより、既に結晶化されたシリコン膜３２は溶融せずに結晶種として機能し、横方向結晶成長が生じて更に結晶粒径が大型化された大結晶粒３２が生成される（図１０（ｅ））。上記の操作を繰り返すことにより、絶縁基体全体にわたって大結晶粒径の半導体膜を形成することができる。
【００７６】
次に、結晶種２７の形成から結晶成長化に至るまでの一連の工程の、他の実施形態を図１１を参照して説明する。図１１は、結晶種２７の形成から結晶成長化に至るまでの一連の工程の、他の実施形態を示したものである。図１乃至図１０と同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。
【００７７】
この実施態様では、位相シフター２２によるレーザ光２１の変調態様が、上記実施形態と相違している。位相シフター２２には、レーザ光２１を適度に減衰させるため、半透過性の薄膜２２ｃを設け、また、一部レーザ２１を減衰なしに透過させるための開口部２２ｄなどのエネルギー透過量制限手段が設けられている。即ち、位相シフター２２は、透明体例えば石英ガラスに設けられた高肉厚部４４および低肉厚部４５と、この高肉厚部４４と低肉厚部４５との段差部である位相シフト部２２ｂと、高肉厚部４４および低肉厚部４５に設けられた、開口部２２ｄを有する半透過性の薄膜２２ｃとからなる。
【００７８】
高肉厚部４４および低肉厚部４５は、例えば石英ガラスに厚さが比較的厚い高所となった帯状の部分と、石英ガラスに厚さが比較的薄い低所となった帯状の部分とが複数交互に設けられたものである。半透過性の薄膜２２ｃは、点状、帯状、円形状など何れでもよく、開口部２２ｄは、点状、帯状、円形状など何れでもよい。半透過性の薄膜２２ｃは、位相シフト部２２ｂを覆う構成としている。半透過膜２２ｃと位相シフト部２２ｂの配置と寸法等は、形成する単結晶粒の設計に依存する。この方法を用いると、１回のレーザ結晶化処理において各位相シフト部２２ｂ間の間隔の２分の１の大きさの結晶粒が形成できる。例えば、１回目のレーザ処理に５μｍの結晶粒を形成するためには、位相シフト部２２ｂの間隔を１０μｍとする。半透過膜２２ｃの開口部２２ｄは、隣合う位相シフト部２２ｂの間に形成する。
【００７９】
位相シフター２２は、透明体に設けられた高肉厚部４４および低肉厚部４５と、この高肉厚部４４および低肉厚部４５との境部である段差部からなる位相シフト部２２ｂと、前記高部４４および低部４５に設けられた、開口部２２ｄを有する半透過膜２２ｃとを有する。位相シフター２２は、図１１（ｂ）に示すような透過光を出射するフィルタである。このフィルタ特性は、開口部２２ｄを透過した透過光を最大光強度とし、位相シフト部２２ｂを透過した透過光を最小光強度とし、半透過膜２２ｃを透過した透過光が上記最大光強度と最小光強度間の中間光強度とする光強度分布（プロファイル）特性を示す。図１１（ｂ）において横方向の点線は、被照射体例えば非晶質シリコンの融点（Ｔ１）を示す。位相シフター２２は、非晶質半導体層に結晶種を作成し、この結晶種から結晶化させる工程を可能にする。
【００８０】
次に、結晶化方法を説明する。第一回目のレーザ処理は、非単結晶半導体層１４を絶縁材基体１１上に形成したものを、精密Ｘ−Ｙ−Ｚ−θテーブル４１上に乗せた状態で行う。図１１（ａ）に示す位相シフター２２は、入射したレーザ光２１を変調することにより図１１（ｂ）に示すようなレーザ光２１の光強度分布（レーザビーム分布（Ｐ））のレーザ光２１を出射する。まず、位相シフト部２２ｂでは、レーザ光２１は干渉と回折効果により強度が低減され、レーザ光２１の最低温部２４ａを出力する。位相シフター２２上の半透膜の開口部２２ｄでは、レーザ光２１は減衰することなく透過し、レーザ光２１の高温部２５ａが発生する。このようにして、レーザ光強度分布Ｐを形成することが出来る。
【００８１】
なお、半透過膜２２ｃは位相シフター２２の例えば石英ガラス上に１０ｎｍ程度の窒化シリコン膜を形成することにより作成することができる。また、必要な透過率が得られれば他の材料、例えばシリコン酸窒化膜等を利用しても差し支えない。
【００８２】
次に、結晶化方法を説明する。以下では、レーザビームの高強度部２５ａによって形成される温度分布の高温部２５と低強度部２４ａによって形成される温度分布の低温部２４を説明に用いる。高温部２５と低温部２４は図示しないが、それぞれ高強度部２５ａによって形成された高温部２５と低強度部２４ａによって形成された低温部２４をさす。第１回目の結晶化処理において、レーザ光２１の高温部２５は、照射された非晶質シリコン膜からなる結晶化半導体層１５を完全に溶融し、レーザ光２１の中間強度部２６ａの強度では溶融しない強度となるように調節する。この状態でエキシマレーザ光２１の照射を数ショット、望ましくは１０ショット以上照射する。その結果、レーザ光２１の高温部２５で照射された領域のみが結晶化され、結晶種２７が形成される。この時、前記の条件で結晶化を行うと、生成する結晶の面方位が（１１１）に配向する（図１１（ｃ））。
【００８３】
次に、図１１（ｄ）に示すように、絶縁材基体１１を乗せたＸ−Ｙ−Ｚ−θテーブル４１を一方向、例えばＸ方向に移動させる。この例では、基板を図示左方向に所定の距離Ｌ１だけ移動させている。この移動距離は、レーザ光２１の最低温部２４が第１回目のレーザ処理によって結晶化した結晶種２７間のほぼ中央になるように移動させた。
【００８４】
その後、移動させた絶縁材基体１１に対して第２回目のレーザ光照射処理により結晶化した半導体薄膜を結晶種２７として横方向の結晶化工程を行う。この時、レーザ強度を、その最低温部２４の強度を、非晶質シリコンの融点以上で結晶化シリコンの融点以下と設定すると、第１回目のレーザ処理で結晶化された部分が非晶質シリコン膜の横方向成長の結晶成長核（結晶種２７）となる。この結果、非晶質シリコン膜から成長した結晶化半導体層３３部分での過冷却時間がほとんどない横方向の成長が生じ、結晶成長距離は、非晶質シリコン膜から結晶成長する従来技術と比較して１．５倍となり、また、結晶種２７が（１１１）面に配向しているため、第２回目のレーザ光照射による結晶化シリコン部３３の結晶成長方向は（１１０）となった（図１１（ｄ））。
【００８５】
上記の第２の結晶化処理後に、例えばガラス基板を移動させることにより、結晶化光路に予め定められた未結晶化領域を移動させて、上記第１および第２の結晶化処理工程を順次行い、基体全体に渡り、大粒径の結晶化半導体膜を形成することができる。
【００８６】
以上に述べた各種の実施形態により、所望の位置に単結晶粒もしくはそれに準じる性能を示すシリコン薄膜を絶縁材基体１１例えばガラス基板上に形成することができる。いずれの実施の形態においても、島状マークと単結晶粒との位置関係が決まっており、それに基づいて薄膜トランジスタの形成工程に対応できる。
【００８７】
図１２に、単結晶粒もしくは単結晶粒に準じるＳｉ薄膜を用いて薄膜トランジスタおよびそれらで作製されたＣＭＯＳ回路の形成態様を示す。単結晶粒に準ずるとは、薄膜トランジスタのチャネル部のソース電極３５・ドレイン電極３６方向に対してそれを横切るような結晶粒界が存在しない場合をいう。図１２（ｂ）に示すように、１個の結晶化領域２９である単結晶上にトランジスタ回路２９Ｃを形成する場合には、結晶とトランジスタの方向を合わせる必要はないが、図１２（ａ）のようにトランジスタ形成領域中に結晶粒界が存在する場合は、結晶粒界とトランジスタに電流の流れる方向を合わせることによって優れたトランジスタ特性例えば電子又は正孔の移動度特性も統一化されたばらつきを非常に小さな値とすることができる。
【００８８】
トランジスタの形成に際しては、まず、図示しない、すでに設けられている位置合せマークをもとに単結晶粒もしくは単結晶粒に準じるＳｉ薄膜のアイランド化を行う。アイランド化のパターンは、フォトエッチング工程によって行う。続いて、図１２（ｃ）に示すようにゲート絶縁膜用としてシリコン酸化膜を全面に形成し、ゲート電極３７とソース電極３５、３５、ドレイン電極３６、３６を形成する。また、ＭＯＳ構造の２つのトランジスタを、図１２（ｄ）に示すように同一の結晶粒２９Ｃ中に位置合わせして形成すると異なる結晶粒の性質のばらつき等に起因するトランジスタの特性例えば電子又は正孔の移動度特性のバラツキを非常に小さな値とすることができて好都合である。また、このようにして製造された薄膜トランジスタのチャネル内には、ソース領域およびドレイン領域間方向を横切るような結晶粒界が存在しないため、単結晶Ｓｉウエハに形成した−ＭＯＳやＳＯＩデバイスに匹敵する性能を得ることができる。
【００８９】
このような薄膜トランジスタは、液晶表示装置などの電気光学装置のスイッチング回路や制御回路や論理回路などを形成することができる。結晶化された結晶粒に薄膜トランジスタを形成する方法は、次のようにして形成することができる。
【００９０】
図１３は、薄膜トランジスタを用いたＣＭＯＳの断面構造図である。図１４に示すように、例えばガラスからなる絶縁基板５１の表面に絶縁層５２を形成した絶縁性基板５３の表面上に、多結晶シリコン層などからなる半導体層５４が形成されている。また、半導体層５４の表面上に、酸化膜などからなるゲート絶縁層５８が形成されている。また、ゲート絶縁層５８の表面上にゲート電極５９が形成されている。半導体層５４内には、それぞれ１対の、ｎ型ソース領域５５Ｓおよびｎ型ドレイン領域５５Ｄ、並びに、ｐ型ソース領域５６Ｓおよびｐ型ドレイン領域５６Ｄが形成されている。
【００９１】
ｎ型ソース領域５５Ｓおよびｎ型ドレイン領域５５Ｄの間、並びに、ｐ型ソース領域５６Ｓおよびｐ型ドレイン領域５６Ｄの間にはそれぞれチャネル領域５７が形成されている。このようにチャネル領域５７の上に、ゲート電極５９が形成された形式のものを、トップゲート型薄膜トランジスタと称する。半導体層５４およびゲート電極５９の表面は、層間絶縁層６０で覆われている。
【００９２】
層間絶縁層６０中に形成されたコンタクトホール６１を通して配線層６２が、各々のｎ型ソース領域５５Ｓ、ｎ型ドレイン領域５５Ｄ、および、ｐ型ソース領域５６Ｓ、ｐ型ドレイン領域５６Ｄに接続されている。ソース領域５５Ｓおよびドレイン領域５５Ｄ、チャネル領域５７の極性の異なる２つのＭＯＳトランジスタ、図では、ｎチャネル型ＭＯＳトランジスタ７１およびｐチャネル型ＭＯＳトランジスタ７２の、ソース領域５５Ｓとソース領域５６Ｓとが接続されることでＣＭＯＳ７０が形成される。
【００９３】
図１３に示したＣＭＯＳ７０の製造工程の概略について以下説明する。図１４（ａ）〜（ｇ）および図１５（ｈ）〜（ｌ）は、図１３に示したＣＭＯＳ７０の製造工程を順に示す断面構造図である。
【００９４】
まず、ガラスからなる絶縁基板５１の全面に、例えば酸化膜からなる絶縁層５２を形成する。例えばこのような基板を、絶縁性基板５３と称する。次いで、絶縁層５２の表面上に、非晶質シリコンからなる非晶質半導体層５４０を形成する（図１４（ａ））。次に、非晶質半導体層５４０を本発明の方法により単結晶シリコンもしくは単結晶シリコンに準ずる半導体層５４に変える（図１４（ｂ））。
【００９５】
次に、半導体層５４の表面上に、フォトリソグラフィ法を用いて活性領域の形状を規定するために、レジスト膜８１０を選択的に形成する（図１４（ｃ））。この時、活性領域は、図１２に示したトランジスタが形成できるように単結晶粒又は単結晶にずるシリコン上に形成できるように位置合わせを行う。次に、このレジスト膜８１０をマスクとして半導体層５４をエッチングした後、レジスト膜８１０を除去する（図１４（ｄ））。次に、絶縁性基板５３と半導体層５４の表面上に、ゲート絶縁層５８を形成する（図１４（ｅ））。次に、ゲート絶縁層５８上に、ゲート電極を形成するための導電層５９０を形成する（図１４（ｆ））。
【００９６】
次に、導電層５９０の表面上に、フォトリソグラフィ法を用いてゲート電極の形状を規定するためにレジスト膜８２０を選択的に形成する（図１４（ｇ））。次に、このレジスト膜８２０をマスクとして導電層５９０をエッチングし、ゲート電極５９を形成した後、レジスト膜８２０を除去する（図１５（ｈ））。次に、ｐチャネル型ＭＯＳトランジスタの形成領域に、不純物導入のマスクとなるレジスト膜８３０を選択的に形成する。次いで、このレジスト膜８３０をマスクとして、ｎチャネル型ＭＯＳトランジスタとなる半導体層５４のうちソース・ドレイン領域となる領域のみに、ｎ型不純物５５０を導入し、ｎ型ソース領域５５Ｓおよびｎ型ドレイン領域５５Ｄを形成する（図１５（ｉ））。なお、ゲート電極５９の下に位置するチャネル領域となる半導体層５４内には、ゲート電極５９がマスクとなり不純物は導入されない。次に、レジスト膜８３０を除去する。
【００９７】
次に、ｎチャネル型ＭＯＳトランジスタの形成領域に、不純物導入のマスクとなるレジスト膜８４０を選択的に形成する。次いで、このレジスト膜８４０をマスクとして、ｐチャネル型ＭＯＳトランジスタとなる半導体層５４にのみ、ｐ型不純物５６０を導入し、ｐ型ソース領域５６Ｓおよびｐ型ドレイン領域５６Ｄを形成する（図１５（ｊ））。なお、ゲート電極５９の下に位置するチャネル領域となる半導体層５４内には、ゲート電極５９がマスクとなり不純物は導入されない。次に、レジスト膜８４０を除去する。次に、絶縁性基板５３の全面に層間絶縁膜６０を形成する（図１５（ｋ））。次いで、半導体層５４に添加した不純物原子を活性化する熱処理工程を行う。
【００９８】
次に、層間絶縁膜６０の表面上にコンタクトホールを形成するためのレジスト膜（図示省略）を選択的に形成する。その後、このレジスト膜をマスクとして層間絶縁膜６０をエッチングし、ゲート電極５９、ドレイン領域５５Ｄ、ソース領域５５Ｓ、ドレイン領域５６Ｄ、ソース領域５６Ｓにそれぞれ達するコンタクトホール６１を形成する。次いで、このレジスト膜を除去した後、コンタクトホール６１の内部および層間絶縁膜６０の表面上に配線層となる導電層を形成し、所定の配線パターンにパターニングし、配線層６２を形成する。以上の工程により、図１３に示したＣＭＯＳ７０が完成する（図１５（ｌ））。
【００９９】
図１６はこの液晶表示装置の概略的な回路構成を示し、図１７はこの液晶表示装置の概略的な断面構造を示し、図１８は図１６に示す表示画素周辺制御回路の等価回路および画素の内部に新たな機能を持たせた例を示す。
この液晶表示装置は、液晶表示パネル１００およびこの液晶表示パネル１０００を制御する液晶コントローラ１０２を備える。液晶表示パネル１００は、例えば液晶層ＬＱがアレイ基板ＡＲおよび対向基板ＣＴ間に保持される構造を有し、液晶コントローラ１０２は液晶表示パネル１００の外縁部に配置される。
【０１００】
アレイ基板ＡＲは、ガラス基板上の表示領域ＤＳにおいてマトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って形成される複数の走査線Ｙ（Ｙ１〜Ｙｍ）、複数の画素電極ＰＥの列に沿って形成される複数の信号線Ｘ（Ｘ１〜Ｘｎ）、信号線Ｘ１〜Ｘｎおよび走査線Ｙ１〜Ｙｍの交差位置にそれぞれ隣接して配置され各々対応走査線Ｙからの走査信号に応答して対応信号線Ｘからの映像信号Ｖｐｉｘを取り込み対応画素電極ＰＥに印加する画素スイッチング素子１１１、走査線Ｙ１〜Ｙｍを駆動する走査線駆動回路１０３、並びに信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路１０４を備える。各画素スイッチング素子１１１は、制御回路であり、上述の実施形態のようにして形成される例えばＮチャネル単結晶もしくは単結晶に準ずるシリコン薄膜トランジスタにより構成される。
【０１０１】
走査線駆動回路１０３および信号線駆動回路１０４は、画素スイッチング素子１１１の薄膜トランジスタと同様に上述の実施形態のようにしてアレイ基板ＡＲ上に形成される複数の単結晶もしくは単結晶に準ずるシリコン薄膜トランジスタにより一体的に構成される。対向基板ＣＴは複数の画素電極ＰＥに対向して配置されコモン電位Ｖｃｏｍに設定される単一の対向電極ＣＥおよび図示しないカラーフィルタ等を含む。
【０１０２】
液晶コントローラ１０２は、例えば外部から供給される映像信号および同期信号を受取り、通常表示モードで画素映像信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴおよび水平走査制御信号ＸＣＴを発生する。垂直走査制御信号ＹＣＴは例えば垂直スタートパルス、垂直クロック信号、出力イネーブル信号ＥＮＡＢ等を含み、走査線駆動回路１０３に供給される。水平走査制御信号ＸＣＴは水平スタートパルス、水平クロック信号、極性反転信号等を含み、映像信号Ｖｐｉｘと共に信号線駆動回路１０４に供給される。
【０１０３】
走査線駆動回路１０３はシフトレジスタを含み、画素スイッチング素子１１１を導通させる走査信号を１垂直走査（フレーム）期間毎に走査線Ｙ１〜Ｙｍに順次供給するよう垂直走査制御信号ＹＣＴによって制御される。シフトレジスタは１垂直走査期間毎に供給される垂直スタートパルスを垂直クロック信号に同期してシフトさせることにより複数の走査線Ｙ１〜Ｙｍのうちの１本を選択し、出力イネーブル信号ＥＮＡＢを参照して選択走査線に走査信号を出力する。出力イネーブル信号ＥＮＡＢは垂直走査（フレーム）期間のうちの有効走査期間において走査信号の出力を許可するために高レベルに維持され、この垂直走査期間から有効走査期間を除いた垂直ブランキング期間で走査信号の出力を禁止するために低レベルに維持される。
【０１０４】
信号線駆動回路１０４はシフトレジスタおよびサンプリング出力回路を有し、各走査線Ｙが走査信号により駆動される１水平走査期間（１Ｈ）において入力される映像信号を直並列変換し画素表示信号としてサンプリングしたアナログ映像信号Ｖｐｉｘを信号線Ｘ１〜Ｘｎにそれぞれ供給するように水平走査制御信号ＸＣＴによって制御される。
【０１０５】
尚、対向電極ＣＥは、図１８に示すようにコモン電位Ｖｃｏｍに設定される。コモン電位Ｖｃｏｍは通常表示モードにおいて１水平走査期間（Ｈ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転され、静止画表示モードにおいて１フレーム期間（Ｆ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転される。また、通常表示モードにおいて、本実施形態のように１水平走査期間（Ｈ）毎にコモン電位Ｖｃｏｍをレベル反転させる代わりに、例えば２Ｈ毎、あるいは１フレーム期間（Ｆ）毎にコモン電位Ｖｃｏｍをレベル反転させてもかまわない。
【０１０６】
極性反転信号はこのコモン電位Ｖｃｏｍのレベル反転に同期して信号線駆動回路１０４に供給される。そして、信号線駆動回路１０４は、通常表示モードにおいては０Ｖから５Ｖの振幅を持つ映像信号Ｖｐｉｘをコモン電位Ｖｃｏｍに対して逆極性となるように極性反転信号に応答してレベル反転し出力し、静止画表示モードでは静止画用に階調制限した映像信号を出力した後にその動作を停止する。
【０１０７】
この液晶表示パネル１００の液晶層ＬＱは、例えば対向電極ＣＥに設定される０Ｖのコモン電位Ｖｃｏｍに対して５Ｖの映像信号Ｖｐｉｘを画素電極ＰＥに印加することにより黒表示を行うノーマリホワイトであり、上述したように通常表示モードでは映像信号Ｖｐｉｘおよびコモン電位Ｖｃｏｍの電位関係が１水平走査期間（Ｈ）毎に交互に反転されるＨコモン反転駆動が採用され、静止画表示モードでは１フレーム毎に交互に反転されるフレーム反転駆動が採用されている。
【０１０８】
表示画面は複数の表示画素ＰＸにより構成される。各表示画素ＰＸは画素電極ＰＥおよび対向電極ＣＥ、並びにこれらの間に挟持された液晶層ＬＱの液晶材料を含む。さらに、複数のスタティックメモリ部１１３および複数の接続制御部１１４が複数の表示画素ＰＸに対してそれぞれ設けられる。図１８２６に示すように、画素電極ＰＥはこの信号線Ｘ上の映像信号Ｖｐｉｘを選択的に取り込む画素スイッチング素子１１１に接続され、さらに例えば対向電極ＣＥのコモン電位Ｖｃｏｍに等しい電位Ｖｃｓに設定される補助容量線に容量結合する。画素電極ＰＥおよび対向電極ＣＥは液晶材料を介して液晶容量を構成し、画素電極ＰＥおよび補助容量線は液晶材料を介さず液晶容量に並列的な補助容量１１２を構成する。
【０１０９】
画素スイッチング素子１１１は走査線Ｙからの走査信号によって駆動されたときに信号線Ｘ上の映像信号Ｖｐｉｘを表示画素ＰＸに印加する。補助容量１１２は液晶容量に比べて十分大きな容量値を有し、表示画素ＰＸに印加された映像信号Ｖｐｉｘにより充放電される。補助容量１１２がこの充放電により映像信号Ｖｐｉｘを保持すると、この映像信号Ｖｐｉｘは画素スイッチング素子１１１が非導通となったときに液晶容量に保持された電位の変動を補償し、これにより画素電極ＰＥおよび対向電極ＣＥ間の電位差が維持される。
【０１１０】
さらに、各スタティックメモリ部１１３は上述の実施形態のようにして形成されるＰチャネル薄膜トランジスタＱ１，Ｑ３，Ｑ５およびＮチャネル薄膜トランジスタＱ２，Ｑ４を有し、画素スイッチング素子１１１から表示画素ＰＸに印加された映像信号Ｖｓｉｇを保持する。各接続制御部１１４はＮチャネル薄膜トランジスタＱ６およびＱ７を有し、表示画素ＰＸおよびスタティックメモリ部１１３間の電気的な接続を制御するだけでなくスタティックメモリ部１１３に保持された映像信号の出力極性を制御する極性制御回路を兼ねる。
【０１１１】
薄膜トランジスタＱ１，Ｑ２は電源端子Ｖｄｄ（＝５Ｖ）および電源端子Ｖｓｓ（＝０Ｖ）間の電源電圧で動作する第１インバータ回路ＩＮＶ１を構成し、薄膜トランジスタＱ３，Ｑ４は電源端子Ｖｄｄ，Ｖｓｓ間の電源電圧で動作する第２インバータＩＮＶ２を構成する。インバータ回路ＩＮＶ１の出力端は走査線Ｙを介して制御される薄膜トランジスタＱ５を介してインバータ回路ＩＮＶ２の入力端に接続され、インバータ回路ＩＮＶ２の出力端はインバータ回路ＩＮＶ１の入力端に接続される。薄膜トランジスタＱ５は、画素スイッチング素子１１１が走査線Ｙからの走査信号の立ち上がりにより導通するフレーム期間において導通せず、このフレームの次のフレーム期間において導通する。これにより、少なくとも画素スイッチング素子１１１が映像信号Ｖｐｉｘを取り込むまで、薄膜トランジスタＱ５は非導通状態に維持される。
【０１１２】
薄膜トランジスタＱ６およびＱ７は静止画表示モードにおいて例えば１フレーム毎に交互に高レベルに設定される極性制御信号ＰＯＬ１およびＰＯＬ２によりそれぞれ制御される。薄膜トランジスタＱ６は画素電極ＰＥとインバータ回路ＩＮＶ２の入力端並びに薄膜トランジスタＱ５を介してインバータ回路ＩＮＶ１の出力端との間に接続され、薄膜トランジスタＱ７は画素電極ＰＥとインバータ回路ＩＮＶ１の入力端並びにインバータ回路ＩＮＶ２の出力端との間に接続される。
【０１１３】
この液晶表示装置では、液晶コントローラ１０２、走査線駆動回路１０３、信号線駆動回路１０４、スタティックメモリ部１１３、および接続制御部１１４を画素スイッチング素子１１１と同一のアレイ基板ＡＲ上に配置した駆動回路一体型となっている。ここで、走査線駆動回路１０３、信号線駆動回路１０４、スタティックメモリ部１１３、および接続制御部１１４は上述の実施形態で説明したようなプロセスで一緒に形成される。従って、液晶表示装置の性能と共に生産性も向上できる。また、スタティックメモリ部１１３を設けたことにより、表示画素ＰＸに対して供給される映像信号を保持する機能を得ることができる。静止画表示モードでは、映像信号がスタティックメモリ部１１３から表示画素ＰＸに供給されることから、この状態で走査線駆動回路１０３および信号線駆動回路１０４をサスペンドさせることにより表示装置全体の消費電力を低減することが可能である。
【０１１４】
上記実施形態では、表示装置の例として液晶表示装置に適用した例について説明したが、ＥＬ表示装置等、他の平面型ディスプレイでもよい。
【０１１５】
【発明の効果】
以上説明したように本発明によれば、粒径が大きく、結晶化粒形成位置が整列され、結晶面方位がた揃った結晶化半導体層を得ることができる。この技術により、高性能な回路構成が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための工程図。
【図２】図１の他の実施形態を説明するための工程図。
【図３】図１の結晶化に使用するレーザ光強度分布を得る実施形態を説明するための模式図。
【図４】図３のレーザ光による照射位置と結晶種との関係を説明するための図。
【図５】図４のレーザ光照射による結晶化工程を説明するための図。
【図６】図４の他の実施形態を説明するための図。
【図７】図４のレーザ光による照射位置と結晶種を自動的に位置合わせする実施形態を説明するためのシステム構成図。
【図８】図１の結晶化工程により結晶化された結晶粒と従来法により結晶化された結晶粒と比較して示す結晶化状態説明図。
【図９】図１の結晶種をドット状にしたときの結晶化状態を示す模式図。
【図１０】図１の他の実施形態を説明するための工程図。
【図１１】図１０の他の実施形態を説明するための工程図。
【図１２】図１の結晶化領域に形成するＭＯＳトランジスタを粒界方向に電流を流すように形成する実施形態を説明するための図。
【図１３】図１の結晶化領域に形成するＣＭＯＳ薄膜トランジスタの構成を説明するための図。
【図１４】図１３のＣＭＯＳ薄膜トランジスタの製造工程を説明するための図。
【図１５】図１４のＣＭＯＳ薄膜トランジスタの製造工程に続く工程を説明するための図。
【図１６】本発明の表示装置を液晶表示装置に適用した実施形態を説明するための表示制御回路結線図。
【図１７】図１６の液晶表示装置の断面図。
【図１８】図１６の表示画素周辺制御回路の等を説明するための価回路結線図。
【符号の説明】
１１…絶縁材基体、 １２…非晶質シリコン膜、 １３，１８…結晶種
用半導体薄膜層、 １４…非単結晶半導体の薄膜層、 １５，１９…結晶化半導体層、 １７…半導体薄膜、 ２１…レーザ光、 ２２…位相シフター、 ２３…段差、 ２４…最低温部、 ２５…高温部、 ２６…強度変化領域、 ２７，１０４…結晶種、 ２８…結晶種の一部溶融領域、 ２９…結晶化領域、 ３５…ソース電極、 ３６…ドレイン電極、 ３７…ゲート電極、 ４０…レーザ光源、 ４１…テーブル、 ４２…撮像カメラ、 ４３…対象結晶種位置情報出力回路、 ４４…比較回路、 ４５…最低温度位置情報出力回路、 ４６…テーブル位置制御回路、 １０７…端部。
【発明の属する技術分野】
本発明は、結晶化半導体層の形成方法、半導体装置の製造方法、結晶化半導体層の形成装置および表示装置の製造方法に関する。
【０００２】
【従来の技術】
周知のとおり、薄膜トランジスタ（ＴＦＴ）からなる薄膜半導体装置は、非アルカリガラス、石英ガラス等の絶縁物質からなる基体上にシリコンの如き半導体物質の半導体薄膜層が形成されている基板を用い、この基板の半導体薄膜層内に離隔して形成されたソース領域及びドレイン領域間にチャンネル領域が形成され、このチャンネル領域上に、絶縁膜を介してゲート電極が設けられた基本構成からなるものである。
【０００３】
上記半導体薄膜層は、非晶質シリコン又は多結晶シリコンからなるものであるが、非晶質シリコンの薄膜層を有する基板を用いたＴＦＴは、電子又は正孔の移動度が極めて低く例えば電子移動度は、通常（１ｃｍ２／Ｖ・ｓｅｃ程度以下）ために動作速度が遅く、高速動作を必要とする装置には用いることができない。このため、近時は、移動度を高めるため、チャネル領域については、多結晶シリコンからなる半導体薄膜層を用いることが多い。上記多結晶シリコン膜は、極めて粒径の小さい多数の結晶粒からなるものである。従って、半導体回路装置として作動させた際には、結晶粒界が電子の流れの障壁となり、移動度の向上にも限度がある。
【０００４】
このため、多結晶シリコン膜の結晶粒を大きくすることによって、移動度が大きくかつチャネル領域内での結晶粒界を減少又は無くし電子流の障壁を減少又は無くした薄膜半導体装置を得ることが検討されている。例えば、多結晶シリコン膜を高温炉で加熱して大粒径化させることによって、粒径１μｍ程度の結晶粒を成長させ、１００ｃｍ２／Ｖ・ｓｅｃ程度の移動度を実現する薄膜層のＴＦＴを形成することも試みられている。しかし、この非晶質シリコンを大粒径に結晶化し、ＴＦＴを形成するためには、６００℃以上の高温による熱処理が必要とされるため、絶縁基板材料として、高温には堪えるが高価な石英ガラス板を用いなければならず、安価なガラス板（例えばソーダ・ガラス板）を用いることができないため、大画面のＴＶ受像機用表示装置等には用い難いという難点がある。
【０００５】
そこで、高温の加熱処理工程を用いることなく、レーザアニール工程により結晶化する方法が開発されている。例えば、非晶質シリコン膜又は多結晶シリコン膜にエキシマレーザ光線等のエネルギー線を照射することによって結晶化又は再結晶化させ、粒径の大きい結晶粒からなる多結晶シリコン薄膜層を得ようとするいくつかの試みが提案され、実用化されている。この方式によれば、安価なガラス板を基板として用いつつ、結晶粒を大きくすることが可能である。
【０００６】
しかし、エキシマレーザ光等を用いる結晶化方式でも、得られる結晶粒の粒径は、最大でも１μｍ程度で粒径も不揃いである（例えば、特許文献１参照）。特許文献１には、帯状の非晶質シリコン膜を溶融再結晶法によって多結晶化させ、その上にさらに非晶質シリコン膜を堆積させ、これを固相成長法を用いて結晶化させるという一連の操作を通じて、当初多くの小さな結晶粒子からなる帯状多結晶膜の結晶を結晶種として水平方向に結晶を成長させて粒径の大きい結晶を有する多結晶膜を得ようとする技術が提案されている。
【０００７】
［特許文献１］
特開２００１−１２７３０１号（図２ないし図５参照）
【０００８】
【発明が解決しようとする課題】
しかしながら、この提案においても、得られる最大結晶粒径は１０００ｎｍ（すなわち１μｍ）程度であり、粒径も不揃いで、移動度のばらつきが大きくなることが示唆されている（上記特許文献１の図２ないし図５参照）。
【０００９】
さらに、従来の多結晶半導体装置において看過されてきた問題点として、薄膜内における結晶粒の配置態様の問題がある。すなわち、従来の多結晶半導体薄膜においては、二次元方向における結晶粒の配置態様は全くランダムであり、それを整列化させることは試みられていなかった。しかし、結晶粒の配置がランダムであることは、粒径が不揃いであることと相俟って、薄膜トランジスタの特性にばらつきが発生し、使用装置の性能に大きな難点をもたらす。
【００１０】
すなわち、当然のことながら、薄膜半導体装置内におけるトランジスタ回路の配置は、多数の単位回路が規則的に整然と、例えば幾何学的な配列態様で並んでいなければならないが、回路形成の基盤である多結晶層の結晶粒径や結晶配置が不揃いであると、単位回路は、様々な粒径や配置の結晶粒にまたがって形成されることにならざるをえない。このことは、単位回路毎に、移動度や電子通過態様が相違する結果をもたらし、薄膜半導体装置の性能に悪影響を及ぼすことになる。例えば、単位回路毎の特性にばらつきがあると、装置全体としては低いレベルの特性を基礎として設計せざるをえない。
【００１１】
本発明は、上記の課題に対処してなされたもので、粒径が大きく、結晶化粒の形成位置が整列され、電子又は正孔の移動度特性も統一化された結晶化半導体層の形成方法、半導体装置の製造方法、結晶化半導体層の形成装置および表示装置の製造方法を提供することを目的とするものである。 すなわち、大粒径の結晶化粒毎に単位電気回路が配置された薄膜半導体装置においては、電子又は正孔の移動度のばらつきが改善される。
【００１２】
【課題解決のための手段】
本発明の発明者等は、ガラス等の基体上に堆積された非単結晶半導体層に、エネルギー線照射強度分布が予め定められた規則的なエネルギー線の照射を行うことにより、結晶化された結晶粒の生成位置がより整然となる技術を開発したものである。即ち、予め非結晶半導体層内に結晶種を形成又は規則的に配置しておき、この結晶種の少なくとも一部分は溶融させず結晶種に隣接する非単結晶半導体膜が溶融するような照射強度分布態様でエネルギー線照射を行うことにより、結晶粒の生成位置がより整然となる。結晶種は溶融させず結晶種に隣接する非単結晶半導体膜が溶融するような照射強度分布のエネルギー線の照射とは、エネルギー線の照射面積内において、エネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の上記最小値となる領域を上記結晶種に位置合わせして上記エネルギー線を照射することである。また、上記の結晶種として、所謂（１１０）又は（１１１）の結晶方位面を有する結晶相初期膜を用いることにより、生成結晶粒の結晶方位の整合化が得られることを知見し、本発明に至ったものである。
【００１３】
非単結晶半導体層への、エネルギー線の照射に先立って、予め結晶種を設けておくことは、結晶化の開始を早め、結晶化の進行する時間を長くし、それによって生成結晶粒の粒径増大化や結晶粒界の整然化に大きな好影響を与えることになる。結晶成長の開始を早めるためには、照射と、それに伴うガラス基板への熱伝導によって生じる過冷却状態（すなわち、半導体が、その融点以下の状態となっても固化しない状態）の期間を短くし、その結果として結晶化の進行する時間を長くすることが必要であることは知られている。過冷却状態の期間を短くする手段としては、ガラスへの熱伝導を低下させるために、ガラスと半導体薄膜との間に酸化シリコン（ＳｉＯ２）等の熱伝導制御膜を設けておくことも、広く行われている。このような熱伝導制御膜によってガラス基板への熱伝導を十分に低下させるためには、熱伝導制御膜を多孔性のものとする必要がある。しかし、多孔性の膜を設けることは、熱伝導の低下には有効であっても、まさにその多孔性に由来する脆さの故に、製造後の薄膜半導体装置の強度を低下させるおそれが生じ、また多孔性膜の上に形成する半導体膜の品質を悪くするという難点があった。
【００１４】
発明者等は、予め半導体薄膜内に結晶種を配置しておくことにより、多孔性の熱伝導制御膜等を用いなくても、半導体が過度の過冷却状態にならない早期のうちに結晶生長の開始を早め、それによって結晶粒径の増大化や結晶粒界の整然化を得ることができることを知見した。
【００１５】
すなわち、本発明の薄膜半導体装置基板の製造方法は、絶縁材からなる基体上に非単結晶半導体層を形成し、上記非単結晶半導体層にエネルギー線を照射して非単結晶半導体を結晶化又は再結晶化させる薄膜半導体基板製造方法において、上記非単結晶半導体層には、上記エネルギー線の照射に先立って、規則的な整列状態で所定位置に配列された結晶種を配置し、前記エネルギー線の照射を、所定の照射面積内において、照射エネルギー線強度が最大値となる領域と最大値から連続的に低減して最小値となる領域とが規則的に配列される強度分布態様で行うと共に、上記エネルギー線照射強度が最小値となる領域が、上記結晶種配置個所と一致する態様で行うことを特徴とする薄膜半導体装置基板の製造方法である。
【００１６】
また、本発明の薄膜半導体装置の製造方法は、絶縁材からなる基体上に非単結晶半導体層を形成し、上記非単結晶半導体層にエネルギー線を照射して非単結晶半導体を結晶化又は再結晶化して薄膜半導体装置基板を形成する工程と、上記基板に、ゲート電極、ソース電極及びドレイン電極を有する複数の単位電気回路を配設する工程とを有する薄膜半導体装置の製造方法において、上記非単結晶半導体薄膜内には、上記エネルギー線の照射に先立って、規則的な整列状態で所定位置に配列された結晶種を配置し、上記エネルギー線の照射は、所定の照射面積内において、照射エネルギー線強度が最大値となる領域と最大値から連続的に低減して最小値となる領域とが規則的に配列される照射エネルギー強度分布態様で行うと共に、上記エネルギー線照射強度が最小値となる領域が、上記結晶種配置態様で行い、上記複数の単位回路を配設する工程において、各単位電気回路の形成は、上記エネルギー線の照射によって上記結晶種配置個所から成長した単結晶粒毎に行う、ことを特徴とする、薄膜半導体装置の製造方法である。
【００１７】
特に、結晶種として、所謂１１０又は１１１の結晶面方位を有する結晶種を用いると、上記のような結晶化の開始を早める効果に加えて、各生成結晶粒の結晶面方位が１１０又は１１１の面方位を有するものに整合化され、そのことが、製造後の薄膜半導体装置の性能向上に大きく寄与することが分った。すなわち、折角大粒径の単結晶粒が整然と配置された半導体薄膜を得て、結晶粒毎に単位電気回路を配置した薄膜半導体装置が得られても、各生成結晶粒の結晶面方位がまちまちであると、各単位電気回路毎の移動度が微妙に相違し、それによって、装置全体の移動度の向上が十分ではなくなるおそれがある。また、電流を流す閾値にバラツキが生ずると、回路全体の性能が悪化する恐れがある。
【００１８】
しかし、予め半導体薄膜内に配置する結晶種として、１１０又は１１１の結晶方位面を有するものを用いることにより、結晶の成長方向が二次元的に統一化されると共に、生成結晶粒の結晶面方位が１１０又は１１１の面方位に統一されることにより、結晶粒毎に配置された電気回路の移動度が統一されて、十分に移動度が向上した高性能薄膜半導体装置を得ることができる。
【００１９】
この発明の結晶化半導体層の形成方法は、基体上に非単結晶半導体層を形成する工程と、この非単結晶半導体層内に結晶種を形成する工程と、結晶種を形成した前記非単結晶半導体層にエンルギー線を照射する工程とを有し、前記エネルギー線の照射は、照射面内においてエネルギー線照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のエネルギー線の前記最小値となる領域を、前記結晶種に位置合わせして行うことを特徴とする。照射面内において、エネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の上記最小値となる領域を上記結晶種に位置合わせして前記エネルギー線を照射する工程と を具備してなる事を特徴とする。この発明によれば、粒径が大きく、結晶粒の形成位置が整列され、電子移動度特性等も統一化された結晶化半導体層を得ることができる。
【００２０】
請求項２の発明においては、上記エネルギー線の照射強度の前記最小値は結晶種が溶融しない照射強度であることを特徴とするので、結晶種を中心として水平方向に大粒径の結晶化を行うことができる。請求項３の発明においては、上記エネルギー線の照射強度の前記最大値は結晶種が溶融する照射強度であることを特徴とするので、結晶種を中心として水平方向に大粒径の結晶化を行うことができる。
請求項４の発明においては、上記非単結晶半導体層は非晶質半導体層又は多結晶半導体層であることを特徴とするので、結晶種と非晶質半導体層の溶融温度の差を用いた結晶成長が可能となり、結晶種を中心として水平方向に大粒径の多結晶化又は単結晶化を選択的に行うことができる。
【００２１】
請求項５の発明においては、上記エネルギー線はエキシマレーザ光であることを特徴とするので、大出力レーザ光を用いることができ、結晶種を中心として水平方向に大粒径の結晶化を行うことができる。
請求項６の発明においては、上記エキシマレーザ光はパルスレーザ光であることを特徴とするので、溶融と固化の変化を正確に制御することができ、結晶種を中心として位置、大きさを制御し、且つ広範囲を連続的に水平方向に大粒径の結晶化を選択的に行うことができる。
【００２２】
請求項７の発明においては、上記非単結晶半導体層に結晶種を形成する工程は、上記非単結晶半導体層表面およびレーザ光を相対的に走査させて結晶種を形成することを特徴とするので、容易に結晶種を形成することが可能となり、結晶種を中心として部分的に水平方向に高品質、大粒径の結晶化を行うことができる。
【００２３】
請求項８の発明においては、上記結晶種はドット状である事を特徴とするので、一点からの結晶成長が可能となり、結晶粒界等の少ない高品質で大粒径の結晶化を選択的に行うことができる。また、請求項９の発明においては、エネルギー線照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の照射は、空間光変調素子を介して行われることを特徴とするので、微細な領域に精度良くレーザ強度を制御でき、高精度で良好な結晶化を行うことができる。さらに、請求項１０の発明においては、上記空間変調素子は位相シフターであることを特徴とするので、ラテラル方向に結晶成長させることができる。
【００２４】
請求項１１の発明においては、透明体に設けられた高肉厚部および低肉厚部と、前記高肉厚部および低肉厚部に設けられた、開口部を有する半透過部とからなることを特徴とする。請求項１２の発明においては、上記位相シフターは透明体に設けられた高肉厚部及び低肉厚部と、前記高肉厚部と低肉厚部の段差部とからなる位相シフト部を有し、位相シフターの少なくともひとつの面の表面に半透過膜、エネルギー透過量制限手段を備えることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を結晶化することができる。
【００２５】
請求項１３の発明においては、前記エネルギー線透過量制限手段は、透明体に設けられた厚みの高肉厚部及び低肉厚部に形成されており、位相シフト部には形成されていないことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。請求項１４の発明においては、上記半透過膜、或いは遮蔽膜等のエネルギー線透過量制限手段は、位相シフト部を含む高肉厚部及び低肉厚部に形成されていることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。上記位相シフターは、透明体に設けられた高肉厚部および低肉厚部と、上記高肉厚部および低肉厚部に設けられた開口部を有する半透過膜とからなることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２６】
請求項１５の発明においては、上記エネルギー線透過量制限手段を透過したエネルギー線の強度は、位相シフト部で非単結晶シリコンの結晶化に要するエネルギーよりも低いことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。請求項１６の発明においては、位相シフト部を通過したエネルギー線の最小値は、位相シフト部で非単結晶シリコンの結晶化に要するエネルギーよりも高いことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２７】
請求項１７の発明においては、位相シフターのエネルギー線強度分布は、位相シフト部、エネルギー透過量制限手段形成部、エネルギー透過量制限手段の形成されていない部分の内、位相シフト部における強度が最小であることを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２８】
請求項１８の発明においては、位相シフターのエネルギー線透過量制限手段の形成されていない部分を透過するエネルギー線強度が、非単結晶シリコンの結晶化に要するエネルギーよりも高い第１の結晶化処理と、位相シフト部の最小強度部が結晶化シリコンの溶融点よりも低く非単結晶シリコンの溶融点よりも高い第２の結晶化処理、を行うことを特徴とするので、結晶種の形成と非単結晶半導体層の結晶化を連続して行うことができる。さらに、精度良く温度分布を制御可能となり広範囲の非単結晶半導体層を効率よく結晶化することができる。
【００２９】
請求項１９の発明においては、結晶化半導体層の形成方法は、基体上に非単結晶半導体層を形成する工程と、上記非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を照射して部分的に結晶種を形成する工程と、上記基板を移動させて前記エネルギー線を前記結晶種に位置合わせして上記エネルギー線を照射する工程とを有することを特徴とする。この発明によれば、広範囲の非単結晶半導体層に結晶種の形成から、結晶種を種として結晶化の工程を連続的に行うことができる。
【００３０】
請求項２０の発明の半導体装置の製造方法は、基体上に非単結晶半導体層を形成する工程と、非単結晶半導体層内に結晶種を形成する工程と、前記結晶種が形成された非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を照射して、結晶化された結晶成長領域を形成する工程と、上記結晶成長領域にトランジスタの少なくともチャネル部を形成する工程とを有することを特徴とする。この発明によれば、特性のばらつきの少ないトランジスタ回路を形成することができる。
【００３１】
請求項２１の発明の半導体装置の製造方法は、基体上に非単結晶半導体層を形成する工程と、非単結晶半導体層内に結晶種を形成する工程と、前記結晶種が形成された非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を照射して、結晶化された結晶成長領域を形成する工程と、前記結晶成長領域にＣＭＯＳトランジスタのチャネル部を形成する工程とを有することを特徴とする。この発明によれば、特性のばらつきの少ないＣＭＯＳトランジスタ回路を形成することができる。
【００３２】
請求項２２の発明の結晶化半導体層の形成装置は、予め結晶種が形成された非単結晶半導体層が形成された基板を支持し、互いに直行するＸ、Ｙ方向に移動するＸ―Ｙステージと、前記非単結晶半導体層にエネルギー線を照射するためのエネルギー線を出力するエネルギー線源と、前記エネルギー線源から出射されたエネルギー線を、照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のものとする位相シフターと、前記Ｘ―Ｙステージを移動させて前記位相シフターのエネルギー線の最小値となる領域を前記結晶種に位置合わせする手段とを有することを特徴とする。この発明によれば、結晶種を中心として広範囲を連続的に水平方向に大粒径の結晶化を自動的に行うことができる。
【００３３】
請求項２３の発明の表示装置の製造方法は、表示部と、表示部の表示制御を行う制御回路を有する表示装置の製造方法であって、基体上の少なくとも前記制御回路形成領域に非単結晶半導体層を形成する工程と、この非単結晶半導体層に部分的に結晶種を形成する工程と、照射面内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を、前記最小値となる領域を前記結晶種に位置合わせして照射して、非単結晶半導体を結晶化する工程と、結晶化された領域に少なくともチャネル領域が形成されるように前記制御回路を形成する工程とを有することを特徴とする。
【００３４】
【発明の実施の形態】
次に、図面を参照して本発明の実施形態を説明する。各図面の同一部分には、同一符号を付与し、その詳細な説明は重複するので省略する。
【００３５】
結晶種の配置態様には、大別すれば二種の態様がある。第一の態様は、図１に
示すように、基体例えば、ガラス板等の絶縁材基体１１上に非晶質シリコン膜
１２を形成する（図１（ａ））。この非晶質シリコン膜１２は、結晶種とするために結晶化処理を施した後、フォトエッチング等の手段によって予め定められたパターンに整形処理が施される（図１（ｂ））。この結果、点状、島状又は線状の、多数の整形された結晶種用半導体薄膜層１３が絶縁材基体１１上に規則的に配列された状態となる。図１（ｂ）には、例として１本の線状に結晶種用半導体薄膜層１３が示されている。
【００３６】
次に、結晶種用半導体薄膜層１３および絶縁材基体１１表面を覆うように、非単結晶半導体（例えば非晶質半導体または非晶質半導体と微結晶半導体の混合状態）の半導体薄膜層１４を形成する（図１（ｃ））。しかる後、結晶種用半導体薄膜層１３上に積層された非単結晶半導体の薄膜層１４をＣＭＰ（化学機械的研磨）などの手段により除去する（図１（ｄ））。露出した結晶種用半導体薄膜層１３は、結晶化工程において結晶種として用いられ、レーザアニールにより大粒径結晶粒の結晶化半導体層１５を形成する。図１（ｄ）の工程において、当初の結晶性半導体薄膜層１３を形成の際、後記の手段により、その半導体薄膜層の生成結晶が一定の結晶面方位を有するように半導体薄膜層１３を形成することが可能である。この結果、整形処理後の１又は複数の結晶種用半導体薄膜層１３は、所望する一定の結晶面方位を有するようにすることができる。
【００３７】
第二の結晶種配置態様は、図２に示すように、絶縁材基体１１上に、非晶質又は多結晶半導体又は微結晶半導体又はその混合状態の半導体薄膜１７を形成（図２（ａ））した後、半導体薄膜１７の所定位置に、レーザ光照射等の手段により、ドット状に結晶種用半導体薄膜１８を形成する（図２（ｂ））。このようにして形成された結晶種用半導体薄膜層１８の場合にも、前記第１の場合と同様にして、レーザアニールにより大粒径結晶粒の結晶化半導体層１９を形成することができる。また、結晶種用半導体薄膜層１８の場合についても、後記のとおり、一定の結晶面方位を有する結晶種用半導体薄膜層１３，１８を用いることにより、一定の結晶面方位を有する結晶化半導体層１５，１９を形成することが可能である。
【００３８】
上記の何れかの態様によって、絶縁材基体１１上の所定位置に、１又は複数の結晶種が配置された結晶種用半導体薄膜層１３，１８を得た後、この結晶種用半導体薄膜層１３，１８に対してエネルギー線の照射を行うことによって結晶種を中心として結晶成長させ、大粒径の結晶化半導体層１５，１９を得ることができる。
【００３９】
次に、結晶化半導体層１５，１９を形成する方法の実施態様を説明する。結晶種用半導体薄膜層１３，１８を種結晶として結晶化するためのエネルギー線を、非単結晶半導体薄膜層１４，１７を形成した絶縁材基体１１に照射する。このエネルギー線の照射は、結晶種を核として、非単結晶半導体の薄膜層１４，１７を結晶化させるに際して、結晶種用半導体薄膜層１３，１８を結晶核として結晶成長化させるために適した強度分布の照射である。即ち、エネルギー線の照射面内において、エネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の上記最小値となる領域を上記結晶種用半導体薄膜層１３，１８に位置合わせして上記エネルギー線を照射し水平方向に結晶化する（図１（ｅ）、図２（ｂ））。
【００４０】
具体的には、結晶種用半導体薄膜層１３，１８は溶融させず、非単結晶半導体の薄膜層１４を溶解させる強度分布のエネルギー線を照射する。即ち、結晶種用半導体薄膜層１３，１８には、この結晶種用半導体薄膜層１３，１８の溶融温度より低い温度を生じさせるような照射がなされる。このようなエネルギー線の強度分布発生手段は、例えばエネルギー線がレーザ光２１であれば図３（ａ）に示す位相シフター２２や照射マスク等を用いて発生させることができる。
【００４１】
前記のようにして得られた、絶縁材基体１１上の所定個所に結晶種が配置された結晶種用半導体薄膜層１３，１８に対して、上記のようなエネルギー照射を行うことにより、結晶種を核として水平方向に、大粒径の結晶粒が成長する。その結果、結晶種から成長した大粒径の結晶粒が配置された結晶化半導体薄膜層１５，１９を有する薄膜半導体装置用基板を、効率的に製造することができる。
【００４２】
次に、上記のようにして得られた薄膜半導体装置用基板を用いて、薄膜半導体装置を製造する。すなわち、まず、所定位置に大粒径の単結晶が形成された半導体薄膜層を、フォトエッチング等の手段を用いて島状化を行い、薄膜半導体装置の形成位置に島状部を形成する。続いて、この島状部に、トランジスタ例えばゲート絶縁用の薄膜（例えばシリコン酸化膜）を形成した後、ゲート電極、ソース電極及びドレイン電極を形成し、ＭＯＳトランジスタを形成する。
【００４３】
この島状部にＮチャネル型ＭＯＳトランジスタおよびＰチャネル型ＭＯＳトランジスタをＣＭＯＳ構造に形成することができる。また、島状部は、ＣＭＯＳ用のチャネル領域とし得ることはもとよりであり、特に二つのＭＯＳトランジスタを同一の結晶粒中に形成すると、結晶粒の性質のばらつき等に起因するＭＯＳトランジスタの電子又は正孔の移動度の特性のばらつきを、非常に小さな値とすることができる。このようにして形成された薄膜半導体装置は、製造されたＭＯＳトランジスタのチャネル内に、ソース領域・ドレイン領域方向を横切るような結晶粒界が存在しないために、単結晶Ｓｉ−ＭＯＳやＳＯＩデバイスに匹敵する性能を得ることができる。
【００４４】
本発明における結晶種の配置方法として、前記のとおり大別して二種の方法を用いることができるが、第一の、絶縁材基体１１上に結晶性の半導体薄膜層を形成し、それを整形することによって点状、島状又は線状の結晶種を整列配置する方法についても、具体的には、さらにいくつかの変形実施態様がありうる。すなわち、はじめに絶縁材基体１１上に非晶質の半導体薄膜層として非晶質シリコン膜１２を形成し、それを全面的に結晶化した後に整形処理を施して結晶種を形成することも可能であり、また、絶縁材基体１１上に、当初から結晶化された結晶化半導体層１５を形成してそれを整形処理して結晶種を形成することもできる。
【００４５】
非晶質半導体薄膜層を形成する場合の好適な例としては、例えば、非晶質シリコン膜１２を、堆積膜厚３０ｎｍ〜２００ｎｍ、好ましくは１００ｎｍ程度として堆積し、この非晶質シリコン膜１２に結晶面方位が（１１１）の結晶核を形成し、脱水素処理後、エネルギー線の照射工程を行う。即ちＹＡＧ第２高調波（５３２ｎｍ）や第４高調波（２６６ｎｍ）等のパルスレーザーを用い、レーザーエネルギーを調節して膜厚方向に膜全体が溶融するようにしながら数回以上重ね照射する。これにより、絶縁材基体面上に（１１１）の結晶方位面が配向した結晶性Ｓｉ膜を得ることができる。このようなエネルギー線の照射処理を基板全面にわたって順次行うことにより、（１１１）の結晶方位面を有する結晶種を形成することが出来る。
【００４６】
また、絶縁材基体１１上に直接結晶性Ｓｉ薄膜を形成する場合、（１００），（１１０），（１１１）等の結晶方位の面が成長するが、そのいずれの結晶方位面が現われやすいかについては、基板であるガラス等の絶縁材基体１１の温度、原料フラックス量、絶縁材基体層表面の水素の被覆率等が大きく関与している。結晶面方位例えば（１１０）面の成長は、基板上で２個のＳｉ原子が結合したものが結晶成長核となり、絶縁材基体１１表面でのＳｉ原子の拡散距離が充分長い状況下での１次元的な結晶成長によって可能となる。絶縁材基体１１表面が水素で覆われ、かつ表面の水素が脱離しない程度の絶縁材基体１１の温度（たとえば３００℃〜４００℃、好ましくは３５０℃）で原料フラックスが供給された場合に、上記の条件が実現する。
【００４７】
結晶性の半導体薄膜の形成方法としては、プラズマＣＶＤ法を用いるのが適切である。例えば、ＳｉＨ４ガスをプラズマ分解して成膜する際に、成膜時の絶縁材基体１１の温度を３５０℃に設定し、Ｈ２ガスによってＳｉＨ４ガスをほぼ１０倍程度に希釈してプラズマＣＶＤを行う。この成膜方法によって、絶縁材基体１１上には、（１１０）の結晶面方位の結晶種が形成され、また、ＳｉＨ４ガスとＳｉＦ４ガスとを１対１の割合で混合させたガスを用いてプラズマＣＶＤにより形成された膜を用いることで（１１０）に結晶面方位が配向した結晶性Ｓｉ膜を形成することもできる。いずれの場合においても、シリコン成膜後にシリコン薄膜中に含まれた水素ガスを除去する目的で熱処理を行うことが望ましい。
【００４８】
上記のように、結晶性のＳｉ薄膜を絶縁材基体１１全面に形成したあと、フォトエッチングプロセスにて所望の形状の結晶種に整形する。フォトエッチングプロセス時には、後のレーザビーム照射位置決めのための島状マークを形成しておくことが望ましい。なお、上記のプロセスは、プラズマＣＶＤ法に限定されるものではなく、ＬＰＣＶＤ法、スパッター法などを使用しても良い。
【００４９】
次に、結晶種配置の第二の態様、すなわち、薄膜の所定位置に、レーザ光照射等によりドット状に結晶種を形成する方法の具体的プロセスとしては、例えば、まずガラス基層からなる絶縁材基体１１上にプラズマＣＶＤ法で非晶質シリコン膜１２を形成する。プラズマＣＶＤ法では非晶質シリコン膜１２中に水素が多量に含まれるため、非晶質シリコン（Ｓｉ）膜１２中の水素を熱処理で除去することが望ましい。もとより、非晶質シリコン膜１２の形成方法としては、プラズマＣＶＤに限定されるものではなく、ＬＰＣＶＤ法、スパッター法などによっても非晶質シリコン膜１２を成膜しても良く、この場合には、脱水素のための熱処理を省くことが出来る。その後、光学ステージ上に基板を配置して、１μｍφ程度に絞ったレーザ光により指定した座標位置に、線状もしくはドット状の結晶化を行う。レーザ装置はパルス発振レーザでも連続発振レーザでもよく、波長は５５０ｎｍより短波長のものが望ましい。また、レーザを絞る代わりに、不要な光を遮断して所定の形状に整形する「マスク」を挿入配置しても良い。
【００５０】
次に、本発明による結晶化工程の具体的プロセスについて説明する。本発明における結晶化に使用するレーザ等のエネルギー線は、そのレーザ強度分布に周期的特性を持つ必要があり、この強度分布は光学変調素子たとえば位相シフター２２によって形成することができる。位相シフター２２を用いてレーザ光２１の光強度分布を形成する原理を、図３を参照して説明する。レーザ光２１はエキシマレーザ装置例えばＫｒＦレーザを使用して発生させる。ここではＫｒＦレーザを用いる場合を例示するが、光の可干渉性があり、シリコンの溶融に必要なエネルギーを出すことができるレーザであれば他のレーザ、ＸｅＣｌレーザ等を用いてもかまわない。レーザ光２１は可干渉性が極めて高いため、その光路中にガラス等の屈折率の異なったものを置くと、屈折率の差により原レーザ光と位相差が生ずる。
【００５１】
位相シフター２２としては例えば、光路中に厚みの異なる石英板である。厚みの異なる段差２３の部分での位相差をレーザ波長の２分の１に相当するようにすると、この段差２３の部分（境部）を通ったレーザ光２１は、レーザ光２１の干渉により弱められて、レーザビームの低強度部２４ａが出来る。また、レーザ光２１は、低強度部２４ａから遠ざかると共に強度が増し、高強度部２５ａが出来る。この低強度部２４ａと高強度部２５ａの間のレーザ光強度変化領域２６ａのレーザビーム強度傾斜を結晶化に利用する。ここで、レーザ光強度分布とレーザ光を基板上に照射させたときに形成できる温度分布はレーザ光の低強度部２４ａおよび高強度部２５ａの位置及び、その相対強度と強い相関性があることを、発明者は実験的に確かめている。従って、レーザの低強度部２４ａと最低温部２４、高強度部２５ａと最高温度部２５は一致していることが望ましい。
【００５２】
次に、図１を参照して結晶成長化工程の実施例を説明する。図２に示す他の実施例の場合も同様である。また、非単結晶結晶化半導体として非晶質シリコンを用いた場合を例示する。結晶成長化工程においては、レーザ照射エネルギーが極小値を示す最低温部２４と図４（ａ）に示す結晶種２７（点線で示す）（図１に結晶種用半導体薄膜層１３で示す）の位置を一致させて行う。図４（ａ）において、非晶質シリコン膜の融点（Ｔ１）は、１０００℃程度であり、結晶化シリコンの融点（Ｔ２）は１４１５℃程度である。図４（ａ）は、レーザ光２１を照射した直後における薄膜層（結晶種２７および非単結晶半導体の薄膜層１４）内の温度分布である。この時点では、図示した領域では全ての領域での温度が非晶質シリコン膜からなる非単結晶半導体の薄膜層１４の融点（Ｔ１）以上であるので、非晶質シリコン膜からなる非単結晶半導体の薄膜層１４は全て溶融する。さらに、結晶種２７のうち結晶化シリコンの融点（Ｔ２）以上の温度のレーザ強度が照射される一部の領域２８は、溶融する。この状態が、図５（ａ）に示されている。従って、結晶種２７のうち一部の領域が溶融するので、溶融せずに残った結晶種は、結晶種２７より狭い領域となる。この後、結晶化シリコンの固液境界温度となる位置の結晶シリコンが成長核となってただちに結晶成長が始まる。
【００５３】
次に、レーザ光２１を停止後ｔ秒経過後の結晶化シリコンの温度分布を図４（ｂ）に示す。図の中央付近のＱ１とＱ２で挟まれた温度領域で非結晶シリコンの融点（Ｔ１）よりも低温となり、結晶化が進んで結晶化領域２９（図１の結晶化半導体層１５に相当する）が形成される。この状態を図５（ｂ）に示す。結晶化は結晶種２７と同じ結晶面方位を取って進行するので、結晶種２７（結晶種用半導体薄膜層１３）の結晶面方位を制御することにより、面方位を制御した大粒径のシリコン単結晶粒を形成することが出来る。また、結晶核が存在するため、過冷却状態とならず、速やかに結晶化が開始される。
【００５４】
上記実施形態は、図４（ａ）に示すような温度分布１０６のレーザ光の最低温部２４が結晶種２７の中心２７Ａと一致している場合について説明したが、必ずしも中心と一致する必要は無く、最低温部２４が結晶種２７の中に位置すればどこでもよい。図６（ａ）は、結晶種２７の中心２７Ａから離れた位置に最低温部２４が位置した実施形態を示す。図６（ａ）は、最低温部２４が結晶種２７の左側に位置する場合を示す。このようなレーザ照射により、温度分布１０６が形成され、この時、絶縁材基体１１上のＱ１とＱ２の間にある結晶種２７、図中のＱ２に相当する位置１０３と結晶種２７のＱ１とＱ２の間に存在する結晶種２７の端部１０７の間の結晶種２７が溶融せずに残る。この状態は、溶融せずに残った固層の結晶種と、それに接している溶融シリコンが存在する状態とからなる。
【００５５】
この後、固層として残った結晶種１０４を結晶核として結晶成長が開始される。この場合も、結晶化は結晶種２７と同じ結晶面方位を取って進行するので、結晶種２７（結晶種用半導体薄膜層１３）の結晶面方位を制御することにより、面方位を制御した大粒径のシリコン単結晶粒を形成することが出来る。また、結晶核が存在するため、過冷却状態とならず、速やかに結晶化が開始され、結晶化の進行に必要な時間を長く取ることができ大粒径結晶が形成できる。
【００５６】
上記最低温部２４と結晶種２７の位置を自動的に一致させる手段は、例えば図７に示すような構成により行うことができる。即ち、エネルギ線例えばＫｒＦレーザ光源４０からのレーザ光路には、空間光学変調素子例えば位相シフター２２が設けられている。一般に、レーザ光２１の波長をλとすると、屈折率ｎの透明媒質に１８０度の位相差を付けるための透明媒質の膜厚ｔは、
ｔ＝λ／｛２×（ｎ−１）｝
である。位相シフター２２は、例えば図４（ａ）に示すようなＫｒＦエキシマレーザの波長が２４８ｎｍで、石英基材の屈折率が１．５０８とすると、１８０度の位相差を付けるための段差２３は２４４ｎｍであり、石英基材に予め定められた位置に２４４ｎｍの段差を付ければよい。
【００５７】
この位相シフター２２により入射レーザ光２１は、回折、干渉されて、入射したレーザ光２１の強度に周期的な空間分布が付与される。即ち、位相シフター２２の厚い部分を通過したレーザ光２１は、薄い部分を通過したレーザ光２１に比較して遅れる。これらレーザ光２１間の相互干渉と回折の結果、図３（ｂ）に示す通過レーザ光線強度分布が得られる。図３（ｂ）には、段差部２３を境界（境部）として左右で１８０度の位相差を付けた場合が示されている。
【００５８】
位相シフター２２を通過したレーザ光路には、Ｘ−Ｙ−Ｚ−θテーブル４１上の予め定められた位置に絶縁材基体１１が設けられ、絶縁材基体１１の表面には、図３（ｂ）に示すレーザ光線強度分布が結像される。
【００５９】
次に、図４（ａ）に示すような通過レーザ光線強度分布の最低温部２４を、絶縁材基体１１の結晶種２７に位置決めさせるための手段を、図７を参照して説明する。絶縁材基体１１上に設けられた対象とする結晶種２７を撮像するために撮像カメラ４２例えばＩＴＶカメラが配置される。撮像カメラ４２の出力回路には、アナログ信号をデジタル信号の変換する回路でデジタル信号に変換したのち結晶種２７の位置情報を出力するための対象結晶種位置情報出力回路４３が接続されている。位置情報出力回路４３には、比較回路４４が接続されている。この比較回路４４には、最低温度位置情報出力回路４５から予め記憶された上記最低温部２４の位置情報が入力されるように構成されている。
【００６０】
比較回路４４の出力回路には、Ｘ−Ｙ−Ｚ−θテーブル４１の位置を制御するためのテーブル位置制御回路４６が接続されている。このテーブル位置制御回路４６は、Ｘ−Ｙ−Ｚ−θテーブル４１の位置をＸ−Ｙ−Ｚ−θ方向に制御する。このＸ−Ｙ−Ｚ−θ方向とは、テーブル４１において直行する一つの方向をＸ方向、他の方向をＹ方向、Ｘ−Ｙ平面に垂直な方向をＺ方向、回転移動をθとする。このようにして通過レーザ光線強度分布の最低温部２４が、絶縁材基体１１の結晶種２７に位置決させるための手段が構成されている。
【００６１】
次に、通過レーザ光線強度分布の最低温部２４を、絶縁材基体１１の結晶種２７に位置決させるための方法を説明する。絶縁材基体１１の対象とする結晶種２７を撮像カメラ４２により撮像し、この撮像カメラ４２からの撮像情報を対象結晶種位置情報出力回路４３に供給する。対象結晶種位置情報出力回路４３は、デジタル信号に変換して結晶種２７の位置情報を比較回路４４に出力する。比較回路４４には、位相シフター２２を通過した図４（ａ）に示すような通過レーザ光線強度分布の最低温部２４の位置情報が入力されており、両者位置情報の差演算が実行される。
【００６２】
この差演算情報は、テーブル位置制御回路４６に入力され、Ｘ−Ｙ−Ｚ−θテーブル４１の位置を制御する。このような演算を繰り返すことにより比較回路４４の演算出力値が零になった位置でＸ−Ｙ−Ｚ−θテーブル４１は停止する。この結果、通過レーザ光線強度分布の最低温部２４は、絶縁材基体１１の結晶種２７に位置決めされる。
【００６３】
本発明のプロセスで結晶成長に与えられる時間は、薄膜全体が固化温度以下に冷却する時刻までの時間であり、およそ６０ｎ秒である。この時間は、結晶種２７を予め形成しない従来技術の方式と比較すると約１．５倍の時間が与えられることになる。その結果、この実施形態での横方向成長距離は従来よりも長く、３〜４．５μｍとなる。図８（ａ）は、本発明により結晶種２７から横方向に結晶成長された結晶化領域２９Ａを拡大して示す。図８（ａ）から明らかなようにこの実施形態での横方向結晶成長は、結晶粒３０Ａの集合体よりなる棒状結晶種２７から規則的に整列して横方向に結晶成長している。規則的に整列して成長した結晶は、薄膜トランジスタなどの回路を形成するのに、動作特性にバラツキがなく均一な回路を構成することができる。
【００６４】
図８（ｂ）は、結晶種を利用しない従来技術で得られる結晶領域２９Ｂをそれぞれ模式的に示す。従来技術は、上方に凹の光強度分布のレーザ光によるレーザアニールである。従来技術によるレーザアニールの中央部は、レーザ光２１により照射された領域の比較的低温であるため、この低温部は非晶質シリコン膜１２の厚さ方向の途中まで溶融した領域３０Ｂとなる。従来技術によるレーザアニールの周辺部は、高温領域であるため非晶質シリコン膜１２の厚さ方向の全てが溶融し、この溶融領域が不規則なゆらぎ状態の領域３０Ｃが形成され、このゆらぎ状態の領域３０Ｃから横方向の結晶成長が始まり結晶化領域２９Ｂが形成される。図８（ｂ）において、３０Ｄは、結晶化されない非晶質シリコン領域３０Ｄを示している。
【００６５】
図８（ａ）と図８（ｂ）との比較から明らかなように、この実施形態及び従来技術による横方向成長距離を比較すると、本発明の方法で作成した結晶化領域２９Ａは、従来技術で形成される結晶領域２９Ｂのほぼ１．５倍程度長い結晶である。これは、本発明では結晶種を用いるため過冷却状態が発現せず、従って結晶化の進行時間を長く取れることによって達成されている。一方、従来技術における結晶成長の開始位置は、過冷却状態からの結晶成長であるので結晶核の発生に時間的なバラツキが生じ、また位置も確定しない。この結果、従来技術では、結晶化開始点３０Ｃの周縁部で一定のゆらぎを持っている。本発明では、過冷却状態は発現しないので、結晶成長の開始位置である棒状結晶種２７の周縁部でのゆらぎがほとんどないという位置制御性の高さを示す結果が確認されている。
【００６６】
上記のように、結晶化領域２９Ａの増大は、過冷却時間がほぼなくなり、その結果、結晶成長に与えられた時間が長くなったことの効果であり、位置制御性の高さは、予め配置した結晶種２７が結晶成長の核となっていることの効果である。さらに、結晶化シリコン薄膜中に発生する結晶粒界は低角粒界であり、電気的には大きな影響をあたえないことも確認されている。
【００６７】
上記の実施形態では、レーザ照射終了直後の温度分布を、結晶種２７の一部分が溶融し、残る部分が溶融しない条件としたが、これに限定されるものではなく、非晶質シリコン部分が溶融し、且つ結晶種シリコン部分の少なくとも一部が溶融せずに残れば、他の条件を使っても良い。非晶質シリコン膜１２の融点は１０００℃程度、結晶化シリコンの融点は１４１５℃程度であるので、結晶種２７と非晶質シリコン膜１２の境界部分の温度は、上記の１０００℃〜１４１５℃の範囲とすればよく、プロセス的な余裕度は広い。
【００６８】
図９は、結晶種２７をドット状に配置した場合の結晶成長の実施形態の一例を示したものである。この例では、結晶種２７が存在しない領域３１では、ほぼ２０ｎ秒間の結晶成長を生じない時間（過冷却時間）があるため、ドット状結晶種２７からのみ結晶成長が開始され、２０ｎ秒の間は、それ以外の場所から結晶成長は起こらない。その時間での成長距離は、ほぼ１〜１．５μｍであることから、図９に示すように、結晶種ドット間距離（Ｄ１）を２〜３μｍ程度にとっておけば、ほぼ２〜３μｍ幅の、横方向成長したシリコンの結晶化領域２９が均一性よく得られる。
【００６９】
次に、結晶種２７の形成から結晶成長化に至るまでの一連の工程の実施形態を、図１０を参照して説明する。図１０は、結晶種２７の形成から結晶成長化に至るまでの一連の工程の一例を示したものである。図１乃至図９と同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。すなわち、まず、絶縁材基体１１上に形成した非単結晶半導体例えば非晶質シリコン膜１２を用意する。
【００７０】
この非晶質シリコン膜１２は、図１０（Ａ）に示すようにレーザ光２１により、位相シフター２２を通して照射される。位相シフター２２には、レーザ光２１を遮蔽或いは半透過などのエネルギー透過量制限手段を有する遮光マスク２２ａ部分と位相シフト部２２ｂとが交互に配置されている。即ち、位相シフター２２は、入射レーザ光２１に対して位相差を生じさせるために透明体たとえば石英ガラスに高肉厚部４４、低肉厚部４５との厚み段差部２３を有する位相シフト部２２ｂと、この各位相シフト部２２ｂ間に設けられた、例えば遮光マスク２２ａとからなる。高肉厚部４４および低肉厚部４５は、例えば石英ガラスに帯状に厚さが比較的厚い高所となった部分と、石英ガラスに帯状に厚さが比較的薄い低所となった部分とが複数交互に設けられたものである。遮光マスク２２ａは位相シフト部の設計に合わせて設計され点状、帯状、円形状など何れでもよい。遮光マスク２２ａは、各位相シフト部２２ｂを除く各高部４４、各低部４５に設けられる。
【００７１】
このように構成された位相シフター２２を透過したレーザ光２１の光強度分布（ビームプロファイル）は、図１０（ｂ）に示すように各位相シフト部２２ｂで上方に凹の光強度分布領域を示し、各上方に凹の光強度分布間にレーザ光２１の遮断領域又は半透過領域を設けたパターンである。
【００７２】
遮光マスク幅Ｗ１と位相シフト部幅Ｗ２の大きさは、配置したい単結晶粒の設計に依存する。たとえば、単結晶粒径として５μｍ程度のものを得ようとする場合には、遮光マスク幅（Ｗ１）、位相シフト部幅（Ｗ２）を、ともに１０μｍとし、位相シフト部幅（Ｗ２）の中央部分に、位相差のための段差２３を設けるようにする。
【００７３】
次に、結晶化方法を説明する。上記のレーザ光２１の照射は、非単結晶Ｓｉ膜、望ましくは非晶質シリコン膜１２をガラス板などの絶縁性基体１１上に形成したものを精密Ｘ−Ｙ−Ｚ−θテーブル４１上に乗せた状態で、位相シフター２２（図１０（ａ））を通して行う。図１０（ｂ）に示すプロファイル（Ｐ）は、位相シフター２２によって強度変調されたレーザ光２１の光強度分布を示している。第１回目のレーザ照射によって、図１０（ｃ）に示すように非晶質シリコン膜１２の、位相シフト部２２ｂを含む開口部を通ったレーザ光２１によって照射された領域には、結晶化された結晶種２７が生成される。
【００７４】
次に図１０（ｄ）に示すように、絶縁材基体１１を乗せたＸ−Ｙ−Ｚ−θテーブル４１を位相シフト部幅（Ｗ２）の４分の１だけ、図示左方向に移動させて第２回目のレーザ照射を行い、結晶種２７から横方向の結晶成長化処理を行う。第２回目の処理では、レーザ光２１の最低温部２４が、既に結晶化されたシリコン膜からなる結晶種２７に重なる位置に配置（位置合わせ）されることになる。この時、レーザ光２１の最低温部２４の光強度は、非晶質シリコン膜１２の融点よりも高く、結晶化シリコン膜の融点よりも低くすることにより、既に結晶化されたシリコン膜からなる結晶種２７は溶融せずに結晶種２７として機能し、横方向結晶成長が生じて大結晶粒３２が生成される（図１０（ｄ））。
【００７５】
その後、絶縁材基体１１を乗せたＸ−Ｙ−Ｚ−θテーブル４１を位相シフト部幅（Ｗ２）の４分の１だけ、図示左方向に移動させて第３回目のレーザ照射を行い、結晶化された半導体３２を新たな結晶種として横方向の結晶成長化処理を行う。第３回目の処理では、レーザ光２１の最低温部２４が、既に結晶化されたシリコン膜からなる結晶種３２に重なる位置に配置（位置合わせ）されることになる。この時、レーザ光２１の最低温部２４の光強度は、非晶質シリコン膜１２の融点よりも高く、結晶化シリコン膜の融点よりも低くすることにより、既に結晶化されたシリコン膜３２は溶融せずに結晶種として機能し、横方向結晶成長が生じて更に結晶粒径が大型化された大結晶粒３２が生成される（図１０（ｅ））。上記の操作を繰り返すことにより、絶縁基体全体にわたって大結晶粒径の半導体膜を形成することができる。
【００７６】
次に、結晶種２７の形成から結晶成長化に至るまでの一連の工程の、他の実施形態を図１１を参照して説明する。図１１は、結晶種２７の形成から結晶成長化に至るまでの一連の工程の、他の実施形態を示したものである。図１乃至図１０と同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。
【００７７】
この実施態様では、位相シフター２２によるレーザ光２１の変調態様が、上記実施形態と相違している。位相シフター２２には、レーザ光２１を適度に減衰させるため、半透過性の薄膜２２ｃを設け、また、一部レーザ２１を減衰なしに透過させるための開口部２２ｄなどのエネルギー透過量制限手段が設けられている。即ち、位相シフター２２は、透明体例えば石英ガラスに設けられた高肉厚部４４および低肉厚部４５と、この高肉厚部４４と低肉厚部４５との段差部である位相シフト部２２ｂと、高肉厚部４４および低肉厚部４５に設けられた、開口部２２ｄを有する半透過性の薄膜２２ｃとからなる。
【００７８】
高肉厚部４４および低肉厚部４５は、例えば石英ガラスに厚さが比較的厚い高所となった帯状の部分と、石英ガラスに厚さが比較的薄い低所となった帯状の部分とが複数交互に設けられたものである。半透過性の薄膜２２ｃは、点状、帯状、円形状など何れでもよく、開口部２２ｄは、点状、帯状、円形状など何れでもよい。半透過性の薄膜２２ｃは、位相シフト部２２ｂを覆う構成としている。半透過膜２２ｃと位相シフト部２２ｂの配置と寸法等は、形成する単結晶粒の設計に依存する。この方法を用いると、１回のレーザ結晶化処理において各位相シフト部２２ｂ間の間隔の２分の１の大きさの結晶粒が形成できる。例えば、１回目のレーザ処理に５μｍの結晶粒を形成するためには、位相シフト部２２ｂの間隔を１０μｍとする。半透過膜２２ｃの開口部２２ｄは、隣合う位相シフト部２２ｂの間に形成する。
【００７９】
位相シフター２２は、透明体に設けられた高肉厚部４４および低肉厚部４５と、この高肉厚部４４および低肉厚部４５との境部である段差部からなる位相シフト部２２ｂと、前記高部４４および低部４５に設けられた、開口部２２ｄを有する半透過膜２２ｃとを有する。位相シフター２２は、図１１（ｂ）に示すような透過光を出射するフィルタである。このフィルタ特性は、開口部２２ｄを透過した透過光を最大光強度とし、位相シフト部２２ｂを透過した透過光を最小光強度とし、半透過膜２２ｃを透過した透過光が上記最大光強度と最小光強度間の中間光強度とする光強度分布（プロファイル）特性を示す。図１１（ｂ）において横方向の点線は、被照射体例えば非晶質シリコンの融点（Ｔ１）を示す。位相シフター２２は、非晶質半導体層に結晶種を作成し、この結晶種から結晶化させる工程を可能にする。
【００８０】
次に、結晶化方法を説明する。第一回目のレーザ処理は、非単結晶半導体層１４を絶縁材基体１１上に形成したものを、精密Ｘ−Ｙ−Ｚ−θテーブル４１上に乗せた状態で行う。図１１（ａ）に示す位相シフター２２は、入射したレーザ光２１を変調することにより図１１（ｂ）に示すようなレーザ光２１の光強度分布（レーザビーム分布（Ｐ））のレーザ光２１を出射する。まず、位相シフト部２２ｂでは、レーザ光２１は干渉と回折効果により強度が低減され、レーザ光２１の最低温部２４ａを出力する。位相シフター２２上の半透膜の開口部２２ｄでは、レーザ光２１は減衰することなく透過し、レーザ光２１の高温部２５ａが発生する。このようにして、レーザ光強度分布Ｐを形成することが出来る。
【００８１】
なお、半透過膜２２ｃは位相シフター２２の例えば石英ガラス上に１０ｎｍ程度の窒化シリコン膜を形成することにより作成することができる。また、必要な透過率が得られれば他の材料、例えばシリコン酸窒化膜等を利用しても差し支えない。
【００８２】
次に、結晶化方法を説明する。以下では、レーザビームの高強度部２５ａによって形成される温度分布の高温部２５と低強度部２４ａによって形成される温度分布の低温部２４を説明に用いる。高温部２５と低温部２４は図示しないが、それぞれ高強度部２５ａによって形成された高温部２５と低強度部２４ａによって形成された低温部２４をさす。第１回目の結晶化処理において、レーザ光２１の高温部２５は、照射された非晶質シリコン膜からなる結晶化半導体層１５を完全に溶融し、レーザ光２１の中間強度部２６ａの強度では溶融しない強度となるように調節する。この状態でエキシマレーザ光２１の照射を数ショット、望ましくは１０ショット以上照射する。その結果、レーザ光２１の高温部２５で照射された領域のみが結晶化され、結晶種２７が形成される。この時、前記の条件で結晶化を行うと、生成する結晶の面方位が（１１１）に配向する（図１１（ｃ））。
【００８３】
次に、図１１（ｄ）に示すように、絶縁材基体１１を乗せたＸ−Ｙ−Ｚ−θテーブル４１を一方向、例えばＸ方向に移動させる。この例では、基板を図示左方向に所定の距離Ｌ１だけ移動させている。この移動距離は、レーザ光２１の最低温部２４が第１回目のレーザ処理によって結晶化した結晶種２７間のほぼ中央になるように移動させた。
【００８４】
その後、移動させた絶縁材基体１１に対して第２回目のレーザ光照射処理により結晶化した半導体薄膜を結晶種２７として横方向の結晶化工程を行う。この時、レーザ強度を、その最低温部２４の強度を、非晶質シリコンの融点以上で結晶化シリコンの融点以下と設定すると、第１回目のレーザ処理で結晶化された部分が非晶質シリコン膜の横方向成長の結晶成長核（結晶種２７）となる。この結果、非晶質シリコン膜から成長した結晶化半導体層３３部分での過冷却時間がほとんどない横方向の成長が生じ、結晶成長距離は、非晶質シリコン膜から結晶成長する従来技術と比較して１．５倍となり、また、結晶種２７が（１１１）面に配向しているため、第２回目のレーザ光照射による結晶化シリコン部３３の結晶成長方向は（１１０）となった（図１１（ｄ））。
【００８５】
上記の第２の結晶化処理後に、例えばガラス基板を移動させることにより、結晶化光路に予め定められた未結晶化領域を移動させて、上記第１および第２の結晶化処理工程を順次行い、基体全体に渡り、大粒径の結晶化半導体膜を形成することができる。
【００８６】
以上に述べた各種の実施形態により、所望の位置に単結晶粒もしくはそれに準じる性能を示すシリコン薄膜を絶縁材基体１１例えばガラス基板上に形成することができる。いずれの実施の形態においても、島状マークと単結晶粒との位置関係が決まっており、それに基づいて薄膜トランジスタの形成工程に対応できる。
【００８７】
図１２に、単結晶粒もしくは単結晶粒に準じるＳｉ薄膜を用いて薄膜トランジスタおよびそれらで作製されたＣＭＯＳ回路の形成態様を示す。単結晶粒に準ずるとは、薄膜トランジスタのチャネル部のソース電極３５・ドレイン電極３６方向に対してそれを横切るような結晶粒界が存在しない場合をいう。図１２（ｂ）に示すように、１個の結晶化領域２９である単結晶上にトランジスタ回路２９Ｃを形成する場合には、結晶とトランジスタの方向を合わせる必要はないが、図１２（ａ）のようにトランジスタ形成領域中に結晶粒界が存在する場合は、結晶粒界とトランジスタに電流の流れる方向を合わせることによって優れたトランジスタ特性例えば電子又は正孔の移動度特性も統一化されたばらつきを非常に小さな値とすることができる。
【００８８】
トランジスタの形成に際しては、まず、図示しない、すでに設けられている位置合せマークをもとに単結晶粒もしくは単結晶粒に準じるＳｉ薄膜のアイランド化を行う。アイランド化のパターンは、フォトエッチング工程によって行う。続いて、図１２（ｃ）に示すようにゲート絶縁膜用としてシリコン酸化膜を全面に形成し、ゲート電極３７とソース電極３５、３５、ドレイン電極３６、３６を形成する。また、ＭＯＳ構造の２つのトランジスタを、図１２（ｄ）に示すように同一の結晶粒２９Ｃ中に位置合わせして形成すると異なる結晶粒の性質のばらつき等に起因するトランジスタの特性例えば電子又は正孔の移動度特性のバラツキを非常に小さな値とすることができて好都合である。また、このようにして製造された薄膜トランジスタのチャネル内には、ソース領域およびドレイン領域間方向を横切るような結晶粒界が存在しないため、単結晶Ｓｉウエハに形成した−ＭＯＳやＳＯＩデバイスに匹敵する性能を得ることができる。
【００８９】
このような薄膜トランジスタは、液晶表示装置などの電気光学装置のスイッチング回路や制御回路や論理回路などを形成することができる。結晶化された結晶粒に薄膜トランジスタを形成する方法は、次のようにして形成することができる。
【００９０】
図１３は、薄膜トランジスタを用いたＣＭＯＳの断面構造図である。図１４に示すように、例えばガラスからなる絶縁基板５１の表面に絶縁層５２を形成した絶縁性基板５３の表面上に、多結晶シリコン層などからなる半導体層５４が形成されている。また、半導体層５４の表面上に、酸化膜などからなるゲート絶縁層５８が形成されている。また、ゲート絶縁層５８の表面上にゲート電極５９が形成されている。半導体層５４内には、それぞれ１対の、ｎ型ソース領域５５Ｓおよびｎ型ドレイン領域５５Ｄ、並びに、ｐ型ソース領域５６Ｓおよびｐ型ドレイン領域５６Ｄが形成されている。
【００９１】
ｎ型ソース領域５５Ｓおよびｎ型ドレイン領域５５Ｄの間、並びに、ｐ型ソース領域５６Ｓおよびｐ型ドレイン領域５６Ｄの間にはそれぞれチャネル領域５７が形成されている。このようにチャネル領域５７の上に、ゲート電極５９が形成された形式のものを、トップゲート型薄膜トランジスタと称する。半導体層５４およびゲート電極５９の表面は、層間絶縁層６０で覆われている。
【００９２】
層間絶縁層６０中に形成されたコンタクトホール６１を通して配線層６２が、各々のｎ型ソース領域５５Ｓ、ｎ型ドレイン領域５５Ｄ、および、ｐ型ソース領域５６Ｓ、ｐ型ドレイン領域５６Ｄに接続されている。ソース領域５５Ｓおよびドレイン領域５５Ｄ、チャネル領域５７の極性の異なる２つのＭＯＳトランジスタ、図では、ｎチャネル型ＭＯＳトランジスタ７１およびｐチャネル型ＭＯＳトランジスタ７２の、ソース領域５５Ｓとソース領域５６Ｓとが接続されることでＣＭＯＳ７０が形成される。
【００９３】
図１３に示したＣＭＯＳ７０の製造工程の概略について以下説明する。図１４（ａ）〜（ｇ）および図１５（ｈ）〜（ｌ）は、図１３に示したＣＭＯＳ７０の製造工程を順に示す断面構造図である。
【００９４】
まず、ガラスからなる絶縁基板５１の全面に、例えば酸化膜からなる絶縁層５２を形成する。例えばこのような基板を、絶縁性基板５３と称する。次いで、絶縁層５２の表面上に、非晶質シリコンからなる非晶質半導体層５４０を形成する（図１４（ａ））。次に、非晶質半導体層５４０を本発明の方法により単結晶シリコンもしくは単結晶シリコンに準ずる半導体層５４に変える（図１４（ｂ））。
【００９５】
次に、半導体層５４の表面上に、フォトリソグラフィ法を用いて活性領域の形状を規定するために、レジスト膜８１０を選択的に形成する（図１４（ｃ））。この時、活性領域は、図１２に示したトランジスタが形成できるように単結晶粒又は単結晶にずるシリコン上に形成できるように位置合わせを行う。次に、このレジスト膜８１０をマスクとして半導体層５４をエッチングした後、レジスト膜８１０を除去する（図１４（ｄ））。次に、絶縁性基板５３と半導体層５４の表面上に、ゲート絶縁層５８を形成する（図１４（ｅ））。次に、ゲート絶縁層５８上に、ゲート電極を形成するための導電層５９０を形成する（図１４（ｆ））。
【００９６】
次に、導電層５９０の表面上に、フォトリソグラフィ法を用いてゲート電極の形状を規定するためにレジスト膜８２０を選択的に形成する（図１４（ｇ））。次に、このレジスト膜８２０をマスクとして導電層５９０をエッチングし、ゲート電極５９を形成した後、レジスト膜８２０を除去する（図１５（ｈ））。次に、ｐチャネル型ＭＯＳトランジスタの形成領域に、不純物導入のマスクとなるレジスト膜８３０を選択的に形成する。次いで、このレジスト膜８３０をマスクとして、ｎチャネル型ＭＯＳトランジスタとなる半導体層５４のうちソース・ドレイン領域となる領域のみに、ｎ型不純物５５０を導入し、ｎ型ソース領域５５Ｓおよびｎ型ドレイン領域５５Ｄを形成する（図１５（ｉ））。なお、ゲート電極５９の下に位置するチャネル領域となる半導体層５４内には、ゲート電極５９がマスクとなり不純物は導入されない。次に、レジスト膜８３０を除去する。
【００９７】
次に、ｎチャネル型ＭＯＳトランジスタの形成領域に、不純物導入のマスクとなるレジスト膜８４０を選択的に形成する。次いで、このレジスト膜８４０をマスクとして、ｐチャネル型ＭＯＳトランジスタとなる半導体層５４にのみ、ｐ型不純物５６０を導入し、ｐ型ソース領域５６Ｓおよびｐ型ドレイン領域５６Ｄを形成する（図１５（ｊ））。なお、ゲート電極５９の下に位置するチャネル領域となる半導体層５４内には、ゲート電極５９がマスクとなり不純物は導入されない。次に、レジスト膜８４０を除去する。次に、絶縁性基板５３の全面に層間絶縁膜６０を形成する（図１５（ｋ））。次いで、半導体層５４に添加した不純物原子を活性化する熱処理工程を行う。
【００９８】
次に、層間絶縁膜６０の表面上にコンタクトホールを形成するためのレジスト膜（図示省略）を選択的に形成する。その後、このレジスト膜をマスクとして層間絶縁膜６０をエッチングし、ゲート電極５９、ドレイン領域５５Ｄ、ソース領域５５Ｓ、ドレイン領域５６Ｄ、ソース領域５６Ｓにそれぞれ達するコンタクトホール６１を形成する。次いで、このレジスト膜を除去した後、コンタクトホール６１の内部および層間絶縁膜６０の表面上に配線層となる導電層を形成し、所定の配線パターンにパターニングし、配線層６２を形成する。以上の工程により、図１３に示したＣＭＯＳ７０が完成する（図１５（ｌ））。
【００９９】
図１６はこの液晶表示装置の概略的な回路構成を示し、図１７はこの液晶表示装置の概略的な断面構造を示し、図１８は図１６に示す表示画素周辺制御回路の等価回路および画素の内部に新たな機能を持たせた例を示す。
この液晶表示装置は、液晶表示パネル１００およびこの液晶表示パネル１０００を制御する液晶コントローラ１０２を備える。液晶表示パネル１００は、例えば液晶層ＬＱがアレイ基板ＡＲおよび対向基板ＣＴ間に保持される構造を有し、液晶コントローラ１０２は液晶表示パネル１００の外縁部に配置される。
【０１００】
アレイ基板ＡＲは、ガラス基板上の表示領域ＤＳにおいてマトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って形成される複数の走査線Ｙ（Ｙ１〜Ｙｍ）、複数の画素電極ＰＥの列に沿って形成される複数の信号線Ｘ（Ｘ１〜Ｘｎ）、信号線Ｘ１〜Ｘｎおよび走査線Ｙ１〜Ｙｍの交差位置にそれぞれ隣接して配置され各々対応走査線Ｙからの走査信号に応答して対応信号線Ｘからの映像信号Ｖｐｉｘを取り込み対応画素電極ＰＥに印加する画素スイッチング素子１１１、走査線Ｙ１〜Ｙｍを駆動する走査線駆動回路１０３、並びに信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路１０４を備える。各画素スイッチング素子１１１は、制御回路であり、上述の実施形態のようにして形成される例えばＮチャネル単結晶もしくは単結晶に準ずるシリコン薄膜トランジスタにより構成される。
【０１０１】
走査線駆動回路１０３および信号線駆動回路１０４は、画素スイッチング素子１１１の薄膜トランジスタと同様に上述の実施形態のようにしてアレイ基板ＡＲ上に形成される複数の単結晶もしくは単結晶に準ずるシリコン薄膜トランジスタにより一体的に構成される。対向基板ＣＴは複数の画素電極ＰＥに対向して配置されコモン電位Ｖｃｏｍに設定される単一の対向電極ＣＥおよび図示しないカラーフィルタ等を含む。
【０１０２】
液晶コントローラ１０２は、例えば外部から供給される映像信号および同期信号を受取り、通常表示モードで画素映像信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴおよび水平走査制御信号ＸＣＴを発生する。垂直走査制御信号ＹＣＴは例えば垂直スタートパルス、垂直クロック信号、出力イネーブル信号ＥＮＡＢ等を含み、走査線駆動回路１０３に供給される。水平走査制御信号ＸＣＴは水平スタートパルス、水平クロック信号、極性反転信号等を含み、映像信号Ｖｐｉｘと共に信号線駆動回路１０４に供給される。
【０１０３】
走査線駆動回路１０３はシフトレジスタを含み、画素スイッチング素子１１１を導通させる走査信号を１垂直走査（フレーム）期間毎に走査線Ｙ１〜Ｙｍに順次供給するよう垂直走査制御信号ＹＣＴによって制御される。シフトレジスタは１垂直走査期間毎に供給される垂直スタートパルスを垂直クロック信号に同期してシフトさせることにより複数の走査線Ｙ１〜Ｙｍのうちの１本を選択し、出力イネーブル信号ＥＮＡＢを参照して選択走査線に走査信号を出力する。出力イネーブル信号ＥＮＡＢは垂直走査（フレーム）期間のうちの有効走査期間において走査信号の出力を許可するために高レベルに維持され、この垂直走査期間から有効走査期間を除いた垂直ブランキング期間で走査信号の出力を禁止するために低レベルに維持される。
【０１０４】
信号線駆動回路１０４はシフトレジスタおよびサンプリング出力回路を有し、各走査線Ｙが走査信号により駆動される１水平走査期間（１Ｈ）において入力される映像信号を直並列変換し画素表示信号としてサンプリングしたアナログ映像信号Ｖｐｉｘを信号線Ｘ１〜Ｘｎにそれぞれ供給するように水平走査制御信号ＸＣＴによって制御される。
【０１０５】
尚、対向電極ＣＥは、図１８に示すようにコモン電位Ｖｃｏｍに設定される。コモン電位Ｖｃｏｍは通常表示モードにおいて１水平走査期間（Ｈ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転され、静止画表示モードにおいて１フレーム期間（Ｆ）毎に０Ｖおよび５Ｖの一方から他方にレベル反転される。また、通常表示モードにおいて、本実施形態のように１水平走査期間（Ｈ）毎にコモン電位Ｖｃｏｍをレベル反転させる代わりに、例えば２Ｈ毎、あるいは１フレーム期間（Ｆ）毎にコモン電位Ｖｃｏｍをレベル反転させてもかまわない。
【０１０６】
極性反転信号はこのコモン電位Ｖｃｏｍのレベル反転に同期して信号線駆動回路１０４に供給される。そして、信号線駆動回路１０４は、通常表示モードにおいては０Ｖから５Ｖの振幅を持つ映像信号Ｖｐｉｘをコモン電位Ｖｃｏｍに対して逆極性となるように極性反転信号に応答してレベル反転し出力し、静止画表示モードでは静止画用に階調制限した映像信号を出力した後にその動作を停止する。
【０１０７】
この液晶表示パネル１００の液晶層ＬＱは、例えば対向電極ＣＥに設定される０Ｖのコモン電位Ｖｃｏｍに対して５Ｖの映像信号Ｖｐｉｘを画素電極ＰＥに印加することにより黒表示を行うノーマリホワイトであり、上述したように通常表示モードでは映像信号Ｖｐｉｘおよびコモン電位Ｖｃｏｍの電位関係が１水平走査期間（Ｈ）毎に交互に反転されるＨコモン反転駆動が採用され、静止画表示モードでは１フレーム毎に交互に反転されるフレーム反転駆動が採用されている。
【０１０８】
表示画面は複数の表示画素ＰＸにより構成される。各表示画素ＰＸは画素電極ＰＥおよび対向電極ＣＥ、並びにこれらの間に挟持された液晶層ＬＱの液晶材料を含む。さらに、複数のスタティックメモリ部１１３および複数の接続制御部１１４が複数の表示画素ＰＸに対してそれぞれ設けられる。図１８２６に示すように、画素電極ＰＥはこの信号線Ｘ上の映像信号Ｖｐｉｘを選択的に取り込む画素スイッチング素子１１１に接続され、さらに例えば対向電極ＣＥのコモン電位Ｖｃｏｍに等しい電位Ｖｃｓに設定される補助容量線に容量結合する。画素電極ＰＥおよび対向電極ＣＥは液晶材料を介して液晶容量を構成し、画素電極ＰＥおよび補助容量線は液晶材料を介さず液晶容量に並列的な補助容量１１２を構成する。
【０１０９】
画素スイッチング素子１１１は走査線Ｙからの走査信号によって駆動されたときに信号線Ｘ上の映像信号Ｖｐｉｘを表示画素ＰＸに印加する。補助容量１１２は液晶容量に比べて十分大きな容量値を有し、表示画素ＰＸに印加された映像信号Ｖｐｉｘにより充放電される。補助容量１１２がこの充放電により映像信号Ｖｐｉｘを保持すると、この映像信号Ｖｐｉｘは画素スイッチング素子１１１が非導通となったときに液晶容量に保持された電位の変動を補償し、これにより画素電極ＰＥおよび対向電極ＣＥ間の電位差が維持される。
【０１１０】
さらに、各スタティックメモリ部１１３は上述の実施形態のようにして形成されるＰチャネル薄膜トランジスタＱ１，Ｑ３，Ｑ５およびＮチャネル薄膜トランジスタＱ２，Ｑ４を有し、画素スイッチング素子１１１から表示画素ＰＸに印加された映像信号Ｖｓｉｇを保持する。各接続制御部１１４はＮチャネル薄膜トランジスタＱ６およびＱ７を有し、表示画素ＰＸおよびスタティックメモリ部１１３間の電気的な接続を制御するだけでなくスタティックメモリ部１１３に保持された映像信号の出力極性を制御する極性制御回路を兼ねる。
【０１１１】
薄膜トランジスタＱ１，Ｑ２は電源端子Ｖｄｄ（＝５Ｖ）および電源端子Ｖｓｓ（＝０Ｖ）間の電源電圧で動作する第１インバータ回路ＩＮＶ１を構成し、薄膜トランジスタＱ３，Ｑ４は電源端子Ｖｄｄ，Ｖｓｓ間の電源電圧で動作する第２インバータＩＮＶ２を構成する。インバータ回路ＩＮＶ１の出力端は走査線Ｙを介して制御される薄膜トランジスタＱ５を介してインバータ回路ＩＮＶ２の入力端に接続され、インバータ回路ＩＮＶ２の出力端はインバータ回路ＩＮＶ１の入力端に接続される。薄膜トランジスタＱ５は、画素スイッチング素子１１１が走査線Ｙからの走査信号の立ち上がりにより導通するフレーム期間において導通せず、このフレームの次のフレーム期間において導通する。これにより、少なくとも画素スイッチング素子１１１が映像信号Ｖｐｉｘを取り込むまで、薄膜トランジスタＱ５は非導通状態に維持される。
【０１１２】
薄膜トランジスタＱ６およびＱ７は静止画表示モードにおいて例えば１フレーム毎に交互に高レベルに設定される極性制御信号ＰＯＬ１およびＰＯＬ２によりそれぞれ制御される。薄膜トランジスタＱ６は画素電極ＰＥとインバータ回路ＩＮＶ２の入力端並びに薄膜トランジスタＱ５を介してインバータ回路ＩＮＶ１の出力端との間に接続され、薄膜トランジスタＱ７は画素電極ＰＥとインバータ回路ＩＮＶ１の入力端並びにインバータ回路ＩＮＶ２の出力端との間に接続される。
【０１１３】
この液晶表示装置では、液晶コントローラ１０２、走査線駆動回路１０３、信号線駆動回路１０４、スタティックメモリ部１１３、および接続制御部１１４を画素スイッチング素子１１１と同一のアレイ基板ＡＲ上に配置した駆動回路一体型となっている。ここで、走査線駆動回路１０３、信号線駆動回路１０４、スタティックメモリ部１１３、および接続制御部１１４は上述の実施形態で説明したようなプロセスで一緒に形成される。従って、液晶表示装置の性能と共に生産性も向上できる。また、スタティックメモリ部１１３を設けたことにより、表示画素ＰＸに対して供給される映像信号を保持する機能を得ることができる。静止画表示モードでは、映像信号がスタティックメモリ部１１３から表示画素ＰＸに供給されることから、この状態で走査線駆動回路１０３および信号線駆動回路１０４をサスペンドさせることにより表示装置全体の消費電力を低減することが可能である。
【０１１４】
上記実施形態では、表示装置の例として液晶表示装置に適用した例について説明したが、ＥＬ表示装置等、他の平面型ディスプレイでもよい。
【０１１５】
【発明の効果】
以上説明したように本発明によれば、粒径が大きく、結晶化粒形成位置が整列され、結晶面方位がた揃った結晶化半導体層を得ることができる。この技術により、高性能な回路構成が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための工程図。
【図２】図１の他の実施形態を説明するための工程図。
【図３】図１の結晶化に使用するレーザ光強度分布を得る実施形態を説明するための模式図。
【図４】図３のレーザ光による照射位置と結晶種との関係を説明するための図。
【図５】図４のレーザ光照射による結晶化工程を説明するための図。
【図６】図４の他の実施形態を説明するための図。
【図７】図４のレーザ光による照射位置と結晶種を自動的に位置合わせする実施形態を説明するためのシステム構成図。
【図８】図１の結晶化工程により結晶化された結晶粒と従来法により結晶化された結晶粒と比較して示す結晶化状態説明図。
【図９】図１の結晶種をドット状にしたときの結晶化状態を示す模式図。
【図１０】図１の他の実施形態を説明するための工程図。
【図１１】図１０の他の実施形態を説明するための工程図。
【図１２】図１の結晶化領域に形成するＭＯＳトランジスタを粒界方向に電流を流すように形成する実施形態を説明するための図。
【図１３】図１の結晶化領域に形成するＣＭＯＳ薄膜トランジスタの構成を説明するための図。
【図１４】図１３のＣＭＯＳ薄膜トランジスタの製造工程を説明するための図。
【図１５】図１４のＣＭＯＳ薄膜トランジスタの製造工程に続く工程を説明するための図。
【図１６】本発明の表示装置を液晶表示装置に適用した実施形態を説明するための表示制御回路結線図。
【図１７】図１６の液晶表示装置の断面図。
【図１８】図１６の表示画素周辺制御回路の等を説明するための価回路結線図。
【符号の説明】
１１…絶縁材基体、 １２…非晶質シリコン膜、 １３，１８…結晶種
用半導体薄膜層、 １４…非単結晶半導体の薄膜層、 １５，１９…結晶化半導体層、 １７…半導体薄膜、 ２１…レーザ光、 ２２…位相シフター、 ２３…段差、 ２４…最低温部、 ２５…高温部、 ２６…強度変化領域、 ２７，１０４…結晶種、 ２８…結晶種の一部溶融領域、 ２９…結晶化領域、 ３５…ソース電極、 ３６…ドレイン電極、 ３７…ゲート電極、 ４０…レーザ光源、 ４１…テーブル、 ４２…撮像カメラ、 ４３…対象結晶種位置情報出力回路、 ４４…比較回路、 ４５…最低温度位置情報出力回路、 ４６…テーブル位置制御回路、 １０７…端部。
Claims (23)
- 基体上に非単結晶半導体層を形成する工程と、
前記非単結晶半導体層内に結晶種を形成する工程と、
結晶種を形成した前記非単結晶半導体層にエネルギー線を照射する工程とを有し、
前記エネルギー線の照射は、照射面内においてエネルギー線照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のエネルギー線の前記最小値となる領域を、前記結晶種に位置合わせして行うことを特徴とする、結晶化半導体層の形成方法。 - エネルギー線照射強度の前記最小値は、結晶種が溶融しない照射強度であることを特徴とする、請求項１記載の結晶化半導体層の形成方法。
- エネルギー線照射強度の前記最大値は、非単結晶半導体層が溶融する強度であることを特徴とする、請求項１記載の結晶化半導体層の形成方法。
- 前記非単結晶半導体層が非晶質半導体層又は多結晶半導体層であることを特徴とする、請求項１記載の結晶化半導体層の形成方法。
- 前記エネルギー線がエキシマレーザ光であることを特徴とする、請求項１から４のいずれか１項記載の結晶化半導体層の形成方法。
- エキシマレーザ光がパルスレーザ光であることを特徴とする、請求項５記載の結晶化半導体層の形成方法。
- 前記非単結晶半導体層内に結晶種を形成する工程は、前記非単結晶半導体層表面に対してレーザ光を相対的に走査させることによって行うことを特徴とする、請求項１から６のいずれか１項記載の結晶化半導体層の形成方法。
- 前記結晶種はドット状であることを特徴とする、請求項１から７のいずれか１項記載の結晶化半導体層の形成方法。
- エネルギー線照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線の照射は、空間光変調素子を介して行われることを特徴とする、請求項１から９のいずれか１項記載の結晶化半導体層の形成方法。
- 前記空間光変調素子は位相シフターであることを特徴とする、請求項９記載の結晶化半導体層の形成方法。
- 前記位相シフターは、透明体に設けられた肉厚部および低肉厚部、ならびに前記高肉厚部および低肉厚部に設けられた開口部を有する半透過部とからなることを特徴とする、請求項１又は９記載の結晶化半導体層の形成方法。
- 前記位相シフターは、透明体に設けられた高肉厚部及び低肉厚部と、高肉厚部と低肉厚部の段差部とからなる位相シフト部とを有し、位相シフターの少なくともひとつの面の表面には、エネルギー線透過量制限手段が設けられることを特徴とする、請求項９又は１０記載の結晶化半導体層の形成方法。
- 前記エネルギー線透過量制限手段が、透明体の肉厚部及び肉薄部に設けられており、位相シフト部には設けられていないことを特徴とする、請求項１１記載の結晶化半導体層の形成方法。
- 前記エネルギー線透過量制限手段が、位相シフト部を含む高肉厚部及び低肉厚部に設けられていることを特徴とする、請求項１１記載の結晶化半導体層の形成方法。
- 前記エネルギー線透過量制限手段を透過したエネルギー線の強度が、位相シフト部において、非単結晶シリコンの結晶化に要するエネルギー線強度よりも低いことを特徴とする、請求項１２記載の結晶化半導体層の形成方法。
- 位相シフト部を通過したエネルギー線の最小値が、位相シフト部において、非単結晶シリコンの結晶化に要するエネルギー線強度よりも高いことを特徴とする、請求項１２記載の結晶化半導体層の形成方法。
- 位相シフターによるエネルギー線強度分布は、位相シフト部、エネルギー線透過量制限手段形成部及びエネルギー線透過量制限手段の形成されていない部分のうち、位相シフト部における強度が最小であることを特徴とする、請求項１３記載の結晶化半導体層の形成方法。
- 位相シフターのエネルギー線透過量制限手段の形成されていない部分を透過するエネルギー線強度が、非単結晶シリコンの結晶化に要するエネルギーよりも高い第１の結晶化処理と、位相シフト部の最小強度部が結晶化シリコンの溶融点よりも低く非単結晶シリコンの溶融点よりも高い第２の結晶化処理、
を行うことを特徴とする、請求項１２記載の結晶化半導体層の形成方法。 - 基体上に非単結晶半導体層を形成する工程と、
この非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を照射して結晶種を形成する工程と、
前記基板を移動させて、前記エネルギー線の照射強度が最小値となる領域を前記結晶種に位置合わせして前記エネルギー線を照射する工程と
を有することを特徴とする、結晶化半導体層の形成方法。 - 基体上に非単結晶半導体層を形成する工程と、
上記非単結晶半導体層内に結晶種を形成する工程と、
前記結晶種が形成された非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を、前記非単結晶半導体層に照射して、結晶化された結晶成長領域を形成する工程と、
前記結晶成長領域に、トランジスタの少なくともチャネル部を形成する工程と
を有することを特徴とする、半導体装置の製造方法。 - 基体上に非単結晶半導体層を形成する工程と、
上記非単結晶半導体層内に結晶種を形成する工程と、
前記結晶種が形成された非単結晶半導体層に、照射面積内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化するエネルギー線を前記非単結晶半導体層に照射して、結晶化された結晶成長領域を形成する工程と、
前記結晶成長領域にＣＭＯＳトランジスタのチャネル部を形成する工程と
を具備してなる事を特徴とする半導体装置の製造方法。 - 予め結晶種が形成された非単結晶半導体層が形成された基体を支持し、互いに直交するＸ、Ｙ方向に移動するＸ―Ｙステージと、
前記非単結晶半導体層にエネルギー線を照射するためのエネルギー線を出力するエネルギー線源と、
前記エネルギー線源から出射されたエネルギー線の放射途上に設けられ、エネルギー線を、その照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のものとする位相シフターと、
前記Ｘ―Ｙステージを移動させて、前記位相シフターの、エネルギー線照射強度を最小値とする領域を前記結晶種に位置合わせする手段とを有することを特徴とする、結晶化半導体層の形成装置。 - 表示部と、表示部の表示制御を行う制御回路を有する表示装置の製造方法であって、
基体上の少なくとも前記制御回路形成領域に非単結晶半導体層を形成する工程と、
この非単結晶半導体層内に結晶種を形成する工程と、
照射面内においてエネルギー線の照射強度が最大値となる領域から連続的に低減して最小値となる領域に変化する態様のエネルギー線を、前記最小値となる領域を前記結晶種に位置合わせして照射して非単結晶半導体を結晶化する工程と、
結晶化された領域に、少なくともチャネル領域が形成されるように前記制御回路を形成する工程と
を有することを特徴とする、表示装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158136A JP2004363241A (ja) | 2003-06-03 | 2003-06-03 | 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 |
| US10/857,941 US6987035B2 (en) | 2003-06-03 | 2004-06-02 | Method and apparatus for forming crystallized semiconductor layer, and method for manufacturing semiconductor apparatus |
| TW093115878A TW200503065A (en) | 2003-06-03 | 2004-06-02 | Method and apparatus for forming crystallized semiconductor layer, and method for manufacturing semiconductor apparatus |
| KR1020040041566A KR101037840B1 (ko) | 2003-06-03 | 2004-06-03 | 결정화 반도체층의 형성방법 및 형성장치, 및반도체장치의 제조방법 |
| CNB2004100552018A CN100365763C (zh) | 2003-06-03 | 2004-06-03 | 形成结晶半导体层的方法和装置及制造半导体装置的方法 |
| US11/203,962 US20060040436A1 (en) | 2003-06-03 | 2005-08-16 | Method and apparatus forming crystallized semiconductor layer, and method for manufacturing semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158136A JP2004363241A (ja) | 2003-06-03 | 2003-06-03 | 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363241A true JP2004363241A (ja) | 2004-12-24 |
| JP2004363241A5 JP2004363241A5 (ja) | 2007-08-09 |
Family
ID=34051650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003158136A Pending JP2004363241A (ja) | 2003-06-03 | 2003-06-03 | 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6987035B2 (ja) |
| JP (1) | JP2004363241A (ja) |
| KR (1) | KR101037840B1 (ja) |
| CN (1) | CN100365763C (ja) |
| TW (1) | TW200503065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085316A (ja) * | 2006-08-31 | 2008-04-10 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに半導体装置 |
| KR101394097B1 (ko) | 2006-08-31 | 2014-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 그 제조 방법, 및 반도체 장치 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060021977A1 (en) * | 2004-07-30 | 2006-02-02 | Menegus Harry E | Process and apparatus for scoring a brittle material incorporating moving optical assembly |
| JP2006100661A (ja) * | 2004-09-30 | 2006-04-13 | Sony Corp | 薄膜半導体装置の製造方法 |
| US20060105533A1 (en) * | 2004-11-16 | 2006-05-18 | Chong Yung F | Method for engineering hybrid orientation/material semiconductor substrate |
| JP4607669B2 (ja) * | 2005-06-06 | 2011-01-05 | 株式会社 液晶先端技術開発センター | レーザアニール用位相シフタ及びレーザアニール装置 |
| TWI260747B (en) * | 2005-08-24 | 2006-08-21 | Quanta Display Inc | A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer |
| KR100731752B1 (ko) * | 2005-09-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| KR100713895B1 (ko) * | 2006-04-06 | 2007-05-04 | 비오이 하이디스 테크놀로지 주식회사 | 다결정막의 형성방법 |
| US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
| US20090078940A1 (en) * | 2007-09-26 | 2009-03-26 | Sharp Laboratories Of America, Inc. | Location-controlled crystal seeding |
| US10325773B2 (en) | 2012-06-12 | 2019-06-18 | Novellus Systems, Inc. | Conformal deposition of silicon carbide films |
| US9234276B2 (en) | 2013-05-31 | 2016-01-12 | Novellus Systems, Inc. | Method to obtain SiC class of films of desired composition and film properties |
| CN105304494B (zh) * | 2014-07-25 | 2019-06-28 | Imec 非营利协会 | 一种形成nmos晶体管装置的锗通道层、nmos晶体管装置和cmos装置的方法 |
| KR102467462B1 (ko) * | 2017-12-05 | 2022-11-16 | 삼성디스플레이 주식회사 | 레이저 결정화 장치 |
| JP7264908B2 (ja) * | 2018-03-06 | 2023-04-25 | コーニング インコーポレイテッド | 基板の厚さを制御するための装置及び方法 |
| JP7114708B2 (ja) * | 2018-06-27 | 2022-08-08 | ギガフォトン株式会社 | レーザ加工装置、レーザ加工システム、及びレーザ加工方法 |
| KR20220056249A (ko) | 2018-10-19 | 2022-05-04 | 램 리써치 코포레이션 | 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출 |
| US20220254633A1 (en) * | 2019-05-16 | 2022-08-11 | Nippon Telegraph And Telephone Corporation | Semiconductor Layered Structure |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03293720A (ja) * | 1990-04-11 | 1991-12-25 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH06163590A (ja) * | 1992-11-24 | 1994-06-10 | Nissin Electric Co Ltd | 薄膜トランジスタ用単結晶シリコン層の形成方法 |
| JPH06177033A (ja) * | 1992-12-03 | 1994-06-24 | Toshiba Corp | レ−ザアニ−ル方法 |
| JP2000306859A (ja) * | 1999-04-19 | 2000-11-02 | Sony Corp | 半導体薄膜の結晶化方法及びレーザ照射装置 |
| JP2001267240A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 低温ポリシリコンｔｆｔ装置の製造方法 |
| JP2002031884A (ja) * | 2000-07-14 | 2002-01-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2002222959A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Ltd | 薄膜半導体装置、多結晶半導体薄膜製造方法及び製造装置 |
| JP2002270505A (ja) * | 2001-03-09 | 2002-09-20 | Sumitomo Heavy Ind Ltd | レーザアニール装置及び方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691115A (en) * | 1992-06-10 | 1997-11-25 | Hitachi, Ltd. | Exposure method, aligner, and method of manufacturing semiconductor integrated circuit devices |
| TW281786B (ja) * | 1993-05-26 | 1996-07-21 | Handotai Energy Kenkyusho Kk | |
| JP3675886B2 (ja) * | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
| JPH09320961A (ja) * | 1996-05-31 | 1997-12-12 | Nec Corp | 半導体製造装置及び薄膜トランジスタの製造方法 |
| JP3580033B2 (ja) * | 1996-06-20 | 2004-10-20 | ソニー株式会社 | 薄膜半導体装置及びその製造方法とレーザアニール装置 |
| JP2000082669A (ja) | 1998-09-07 | 2000-03-21 | Japan Science & Technology Corp | 太陽電池用多結晶半導体膜の製造方法 |
| KR100327087B1 (ko) * | 1999-06-28 | 2002-03-13 | 구본준, 론 위라하디락사 | 레이저 어닐링 방법 |
| JP2001127301A (ja) | 1999-10-27 | 2001-05-11 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2003086604A (ja) * | 2001-09-10 | 2003-03-20 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置及びその基板ならびにその製造方法 |
| US7214573B2 (en) * | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| JP3992976B2 (ja) * | 2001-12-21 | 2007-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2003
- 2003-06-03 JP JP2003158136A patent/JP2004363241A/ja active Pending
-
2004
- 2004-06-02 TW TW093115878A patent/TW200503065A/zh unknown
- 2004-06-02 US US10/857,941 patent/US6987035B2/en not_active Expired - Fee Related
- 2004-06-03 KR KR1020040041566A patent/KR101037840B1/ko not_active IP Right Cessation
- 2004-06-03 CN CNB2004100552018A patent/CN100365763C/zh not_active Expired - Fee Related
-
2005
- 2005-08-16 US US11/203,962 patent/US20060040436A1/en not_active Abandoned
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03293720A (ja) * | 1990-04-11 | 1991-12-25 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH06163590A (ja) * | 1992-11-24 | 1994-06-10 | Nissin Electric Co Ltd | 薄膜トランジスタ用単結晶シリコン層の形成方法 |
| JPH06177033A (ja) * | 1992-12-03 | 1994-06-24 | Toshiba Corp | レ−ザアニ−ル方法 |
| JP2000306859A (ja) * | 1999-04-19 | 2000-11-02 | Sony Corp | 半導体薄膜の結晶化方法及びレーザ照射装置 |
| JP2001267240A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 低温ポリシリコンｔｆｔ装置の製造方法 |
| JP2002031884A (ja) * | 2000-07-14 | 2002-01-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2002222959A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Ltd | 薄膜半導体装置、多結晶半導体薄膜製造方法及び製造装置 |
| JP2002270505A (ja) * | 2001-03-09 | 2002-09-20 | Sumitomo Heavy Ind Ltd | レーザアニール装置及び方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085316A (ja) * | 2006-08-31 | 2008-04-10 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに半導体装置 |
| KR101394097B1 (ko) | 2006-08-31 | 2014-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 그 제조 방법, 및 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200503065A (en) | 2005-01-16 |
| KR20040104430A (ko) | 2004-12-10 |
| KR101037840B1 (ko) | 2011-05-31 |
| US20060040436A1 (en) | 2006-02-23 |
| US6987035B2 (en) | 2006-01-17 |
| US20050014315A1 (en) | 2005-01-20 |
| CN1574216A (zh) | 2005-02-02 |
| CN100365763C (zh) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004363241A (ja) | 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 | |
| US7714331B2 (en) | Display device | |
| US7192852B2 (en) | Method for fabricating image display device | |
| JP4403599B2 (ja) | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 | |
| US8207050B2 (en) | Laser mask and crystallization method using the same | |
| US7816196B2 (en) | Laser mask and crystallization method using the same | |
| US7790341B2 (en) | Laser mask and method of crystallization using the same | |
| US20080029769A1 (en) | Laser mask and method of crystallization using the same | |
| US7153762B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| US6800540B1 (en) | Method for crystallizing silicon | |
| JP4296762B2 (ja) | レーザ照射装置および半導体薄膜の処理方法 | |
| JP2006295097A (ja) | 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置 | |
| JP4278013B2 (ja) | 薄膜素子の製造方法 | |
| JP2007134501A (ja) | エキシマレーザーアニール法で作製したＳｉ膜を用いた半導体トランジスタ製造方法 | |
| JP2006049481A (ja) | 結晶化装置、結晶化方法、および位相変調素子 | |
| JP2004179367A (ja) | 結晶性薄膜の製造方法 | |
| JP2005175380A (ja) | 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板 | |
| JP2009099797A (ja) | 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041028 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |