JP4347545B2 - 結晶化装置および結晶化方法 - Google Patents
結晶化装置および結晶化方法 Download PDFInfo
- Publication number
- JP4347545B2 JP4347545B2 JP2002188845A JP2002188845A JP4347545B2 JP 4347545 B2 JP4347545 B2 JP 4347545B2 JP 2002188845 A JP2002188845 A JP 2002188845A JP 2002188845 A JP2002188845 A JP 2002188845A JP 4347545 B2 JP4347545 B2 JP 4347545B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- light
- light intensity
- shift mask
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002425 crystallisation Methods 0.000 title claims description 50
- 230000008025 crystallization Effects 0.000 title claims description 39
- 230000010363 phase shift Effects 0.000 claims description 182
- 230000003287 optical effect Effects 0.000 claims description 91
- 239000004065 semiconductor Substances 0.000 claims description 91
- 238000009826 distribution Methods 0.000 claims description 73
- 238000003384 imaging method Methods 0.000 claims description 39
- 239000013078 crystal Substances 0.000 claims description 32
- 238000005286 illumination Methods 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 52
- 239000000758 substrate Substances 0.000 description 45
- 230000000875 corresponding effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 20
- 230000009471 action Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000002079 cooperative effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000002679 ablation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000002585 base Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
- B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/073—Shaping the laser spot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
- C30B13/16—Heating of the molten zone
- C30B13/22—Heating of the molten zone by irradiation or electric discharge
- C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10T117/10—Apparatus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10T117/10—Apparatus
- Y10T117/1004—Apparatus with means for measuring, testing, or sensing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10T117/10—Apparatus
- Y10T117/1004—Apparatus with means for measuring, testing, or sensing
- Y10T117/1008—Apparatus with means for measuring, testing, or sensing with responsive control means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10T117/10—Apparatus
- Y10T117/1004—Apparatus with means for measuring, testing, or sensing
- Y10T117/1012—Apparatus with means for measuring, testing, or sensing with a window or port for visual observation or examination
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、結晶化装置および結晶化方法に関する。特に、本発明は、位相シフトマスクを用いて位相変調されたレーザ光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する装置および方法に関するものである。
【0002】
【従来の技術】
従来、たとえば液晶表示装置(Liquid-Crystal-Display:LCD)の画素に印加する電圧を制御するスイッチング素子などに用いられる薄膜トランジスタ(Thin-Film-Transistor:TFT)の材料は、非晶質シリコン(amorphous-Silicon)と多結晶シリコン(poly-Silicon)とに大別される。
【0003】
多結晶シリコンは、非晶質シリコンよりも電子移動度が高い。したがって、多結晶シリコンを用いてトランジスタを形成した場合、非晶質シリコンを用いる場合よりも、スイッチング速度が速くなり、ひいてはディスプレイの応答が速くなり、他の部品の設計マージンを減らせるなどの利点がある。また、ディスプレイ本体以外にドライバ回路やDACなどの周辺回路をディスプレイに組み入れる場合に、それらの周辺回路をより高速に動作させることができる。
【0004】
多結晶シリコンは結晶粒の集合からなるが、結晶シリコンに比べると電子移動度が低い。また、多結晶シリコンを用いて形成した小型のトランジスタでは、チャネル部における結晶粒界数のバラツキが問題となる。そこで、最近、電子移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の多結晶シリコンを生成する結晶化方法が提案されている。
【0005】
従来、この種の結晶化方法として、多結晶半導体膜または非晶質半導体膜と平行に近接させた位相シフトマスクにエキシマレーザ光を照射して結晶化半導体膜を生成する「位相制御ELA(Excimer Laser Annealing)」が知られている。位相制御ELAの詳細は、たとえば「表面科学Vol.21, No.5, pp.278-287, 2000」に開示されている。
【0006】
位相制御ELAでは、位相シフトマスクの位相シフト部に対応する点において光強度がほぼ0の逆ピークパターン(中心において光強度がほぼ0で周囲に向かって光強度が急激に増大するパターン)の光強度分布を発生させ、この逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射する。その結果、光強度分布に応じて溶融領域が生じ、光強度がほぼ0の点に対応して溶けない部分または最初に凝固する部分に結晶核が形成され、その結晶核から周囲に向かって結晶が横方向に成長(ラテラル成長)することにより大粒径の結晶が生成される。
【0007】
【発明が解決しようとする課題】
上述したように、従来技術では、位相シフト部に対応する点において光強度がほぼ0の逆ピークパターンの光強度分布を有する光を半導体膜に照射し、その光強度分布において光強度がほぼ0の点に対応した部分に結晶核が形成されるので、結晶核の形成位置の制御が可能である。しかしながら、互いに隣接する2つの位相シフト部に対応して形成される2つの隣接した逆ピークパターンの間の中間部における光強度分布の制御を行うことは不可能である。
【0008】
実際に、従来技術では、中間部における光強度分布は不規則なうねり(光強度の増大と減少とを繰り返すような波状分布)を伴うのが一般的である。この場合、結晶化のプロセスにおいて、結晶核から周囲に向かって開始したラテラル成長が、中間部において光強度が減少する部分で停止してしまい、大きな結晶の成長が妨げられるという不都合があった。また、仮に中間部においてほぼ一様な光強度分布が得られたとしても、この一様な光強度分布の任意の位置でラテラル成長が停止してしまい、大きな結晶の成長が妨げられるという不都合があった。
【0009】
本発明は、前述の課題に鑑みてなされたものであり、結晶核からの十分なラテラル成長を実現して大粒径の結晶化半導体膜を生成することのできる結晶化装置および結晶化方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
前記課題を解決するために、本発明の第1発明では、位相シフトマスクを照明する照明系を備え、前記位相シフトマスクの位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置において、前記照明系と前記位相シフトマスクとの間の光路中に配置されて、前記照明系から供給された光を、前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲に向かって光強度が増加する凹型パターンの光強度分布を有する光に変換して前記位相シフトマスクに照射するための光変換素子を備えていることを特徴とする結晶化装置を提供する。
【0011】
第1発明の好ましい態様によれば、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとは互いにほぼ平行に且つ近接して配置されている。あるいは、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に配置された結像光学系をさらに備え、前記多結晶半導体膜または前記非晶質半導体膜は、前記位相シフトマスクと光学的に共役な面から前記結像光学系の光軸に沿って所定距離だけ離れて設定されている。あるいは、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に配置された結像光学系をさらに備え、前記多結晶半導体膜または前記非晶質半導体膜は、前記位相シフトマスクと光学的にほぼ共役な面に設定され、前記結像光学系の像側開口数は、前記逆ピークパターンの光強度分布を発生させるための所要の値に設定されている。
【0012】
また、第1発明の好ましい態様によれば、前記光変換素子は、前記位相シフト部において光束が発散されて照明される領域と前記位相シフト部の周囲において光束が集光されて照明される領域とを生成する集光発散素子である。この場合、前記集光発散素子は、光束を発散させるための発散屈折面と光束を集光させるための集光屈折面とを有することが好ましい。また、この場合、前記発散屈折面および前記集光屈折面は、所定の方向に沿って一次元的に屈折機能を有するか、あるいは2つの方向に沿って二次元的に屈折機能を有することが好ましい。
【0013】
本発明の第2発明では、位相シフトマスクを照明し、前記位相シフトマスクの位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化方法において、前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲に向かって光強度が増加する凹型パターンの光強度分布を有する光を前記位相シフトマスクに照射することを特徴とする結晶化方法を提供する。
【0014】
第2発明の好ましい態様によれば、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとを互いにほぼ平行に且つ近接して配置する。あるいは、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に結像光学系を配置し、前記多結晶半導体膜または前記非晶質半導体膜を前記位相シフトマスクと光学的に共役な面から前記結像光学系の光軸に沿って所定距離だけ離れて設定する。あるいは、前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に結像光学系を配置し、前記結像光学系の像側開口数を前記逆ピークパターンの光強度分布を発生させるための所要の値に設定し、前記位相シフトマスクと光学的にほぼ共役な面に前記多結晶半導体膜または前記非晶質半導体膜を設定する。
【0015】
【発明の実施の形態】
本発明の実施形態を、添付図面に基づいて説明する。
図1は、本発明の第1実施形態にかかる結晶化装置の構成を概略的に示す図である。第1実施形態の結晶化装置は、位相シフトマスク1を照明する照明系2を備えている。照明系2は、たとえば248nmの波長を有する光を供給するKrFエキシマレーザ光源2aを備えている。なお、光源2aとして、XeClエキシマレーザ光源のような他の適当な光源を用いることもできる。光源2aから供給されたレーザ光は、ビームエキスパンダ2bを介して拡大された後、第1フライアイレンズ2cに入射する。
【0016】
こうして、第1フライアイレンズ2cの後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第1コンデンサー光学系2dを介して、第2フライアイレンズ2eの入射面を重畳的に照明する。その結果、第2フライアイレンズ2eの後側焦点面には、第1フライアイレンズ2cの後側焦点面よりも多くの複数の光源が形成される。第2フライアイレンズ2eの後側焦点面に形成された複数の光源からの光束は、第2コンデンサー光学系2fを介して、位相シフトマスク1を重畳的に照明する。
【0017】
ここで、第1フライアイレンズ2cおよび第1コンデンサー光学系2dは第1ホモジナイザを構成し、この第1ホモジナイザにより位相シフトマスク1上での入射角度に関する均一化が図られる。また、第2フライアイレンズ2eおよび第2コンデンサー光学系2fは第2ホモジナイザを構成し、この第2ホモジナイザにより位相シフトマスク1上での面内位置に関する均一化が図られる。したがって、照明系2と位相シフトマスク1との間の光路中には集光発散素子3が配置されているが、集光発散素子3が介在しない状態では照明系2はほぼ均一な光強度分布を有する光を位相シフトマスク1に照射する。
【0018】
位相シフトマスク1を介して位相変調されたレーザ光は、位相シフトマスク1と平行に且つ近接して配置された被処理基板4に照射される。ここで、被処理基板4は、たとえば液晶ディスプレイ用板ガラスの上に化学気相成長法により下地膜および非晶質シリコン膜を形成することにより得られる。換言すれば、位相シフトマスク1は、非晶質半導体膜と対向するように設定されている。被処理基板4は、真空チャックや静電チャックなどにより基板ステージ5上において所定の位置に保持されている。
【0019】
図2は、位相シフトマスクおよび集光発散素子の基本単位部分の構成を概略的に示す図である。図2(a)を参照すると、位相シフトマスク1の基本単位部分11は、4つの矩形状の領域11a〜11dを有する。ここで、第1領域11aの透過光と第2領域11bの透過光との間にはπ/2の位相差が付与され、第2領域11bの透過光と第3領域11cの透過光との間にもπ/2の位相差が付与され、第3領域11cの透過光と第4領域11dの透過光との間にもπ/2の位相差が付与され、第4領域11dの透過光と第1領域11aの透過光との間にもπ/2の位相差が付与されるように構成されている。
【0020】
具体的は、たとえば位相シフトマスク1が248nmの波長を有する光に対して1.5の屈折率を有する石英ガラスで形成されている場合、第1領域11aと第2領域11bとの間には124nmの段差が付与され、第1領域11aと第3領域11cとの間には248nmの段差が付与され、第1領域11aと第4領域11dとの間には372nmの段差が付与されている。なお、各領域の境界線である4つの位相シフト線の交点は、後述するように位相シフト部11eを構成する。位相シフトマスク1は、図3に示すように、基本単位部分11を二次元的に配置することにより構成されている。
【0021】
一方、集光発散素子3の基本単位部分13は、全体的に正弦波形状の屈折面13aを有する。この正弦波形状の屈折面13aは、図2(a)に示すように、x方向に沿って一次元的に屈折機能を有するように形成されている。そして、図2(a)の線A−Aに沿った断面図である図2(b)に示すように、正弦波形状の屈折面13aのうち、上に凸の形状を有する発散屈折面13bの中心が位相シフトマスク1の基本単位部分11の位相シフト部11eに対応して位置決めされている。そして、発散屈折面13bの両側に、下に凸の形状を有する集光屈折面13cが位置決めされている。
【0022】
こうして、集光発散素子3の基本単位部分13に入射した光のうち、発散屈折面13bが形成された領域を介した光は発散作用を受けて、位相シフト部11eを中心とする領域に達する。また、集光屈折面13cが形成された領域を介した光は集光作用を受けて、位相シフト部11eのx方向に沿った両側に達する。集光発散素子3も、位相シフトマスク1と同様に、基本単位部分13を二次元的に配置することにより構成されている。
【0023】
図4は、位相シフトマスクの作用を説明する図である。以下、照明系2と位相シフトマスク1との間の光路中に集光発散素子3が介在しない場合における位相シフトマスク1の基本的作用を説明する。この場合、位相シフトマスク1では、隣接する2つの領域の間の位相差がπ/2に設定されているので、位相シフト線に対応する位置では光強度が減少するが0にはならない。一方、位相シフト線の交点を中心とする円形領域の複素透過率の積分値が0になるように設定されているので、この交点すなわち位相シフト部11eに対応する位置では光強度がほぼ0になる。
【0024】
その結果、被処理基板4上では、図4に示すように、位相シフトマスク1の位相シフト部11eに対応する点において光強度がほぼ0で且つ周囲に向かって急激に光強度が増加する逆ピークパターンの光強度分布が得られる。この逆ピークパターンの光強度分布は、xz平面およびyz平面の双方においてほぼ同じプロファイルを有する。なお、逆ピークパターンの幅寸法は、位相シフトマスク1と被処理基板4との距離(すなわちデフォーカス量)の1/2乗に比例して変化する。
【0025】
前述したように、従来技術では、図4に示すような逆ピークパターンの光強度分布を有する光を半導体膜に照射していた。この場合、互いに隣接する2つの位相シフト部に対応して形成される2つの隣接した逆ピークパターンの間の中間部における光強度分布は不規則なうねりを伴っているので、光強度がほぼ0の点に対応したピーク部分に形成された結晶核から周囲に向かって開始したラテラル成長が中間部において光強度の減少する部分で停止してしまい、大きな結晶の成長が妨げられる。そこで、第1実施形態では、結晶核からの十分なラテラル成長を実現するために、照明系2と位相シフトマスク1との間の光路中に集光発散素子3を導入している。
【0026】
図5は、集光発散素子の作用を説明する図である。上述したように、集光発散素子3の基本単位部分13は、位相シフト部11eに対応して形成された発散屈折面13bとその両側に形成された集光屈折面13cとからなる全体的に正弦波形状の屈折面13aを有する。したがって、発散屈折面13bが形成された領域を介して発散作用を受けた光は位相シフト部11eを中心とする領域に達し、集光屈折面13cが形成された領域を介して集光作用を受けた光は位相シフト部11eの両側に達する。
【0027】
その結果、図5に示すように、位相シフトマスク1上では、その位相シフト部11eにおいて光強度が最も小さく且つその周囲に向かって光強度が増加する凹型パターンの光強度分布が得られる。具体的には、発散屈折面13bの中心に対応する位置において光強度が最も小さく、集光屈折面13cの中心に対応する位置において光強度が最も大きいような凹型パターンの光強度分布が得られる。なお、この凹型パターンの光強度分布は、xz平面において図5に示すような曲線状のプロファイルを有するが、yz平面におけるプロファイルは一様である。
【0028】
図6は、集光発散素子と位相シフトマスクとの協働作用により被処理基板上で得られる光強度分布を説明する図である。上述したように、位相シフトマスク1は、均一な光強度分布を有する光に基づいて図4に示すような逆ピークパターンの光強度分布を有する光に変換して被処理基板4に(ひいては半導体膜に)照射する機能を有する。一方、集光発散素子3は、照明系2から供給された均一な光強度分布を有する光を、位相シフト部11eにおいて光強度が最も小さく且つその周囲に向かって光強度が増加する凹型パターンの光強度分布を有する光に変換して位相シフトマスク1に照射する機能を有する。
【0029】
したがって、第1実施形態では、集光発散素子3と位相シフトマスク1との協働作用により、逆ピークパターンの光強度分布と凹型パターンの光強度分布との積で表される図6に示すような2段逆ピークパターンの光強度分布が被処理基板4の半導体膜上において得られる。図6に示す2段逆ピークパターンの光強度分布では、上述の逆ピークパターンに対応するように、位相シフト部11eに対応する点において光強度がほぼ0で、その周囲に向かって放射状に急激に光強度が増加して所定の値に達する。その後、光強度は、上述の凹型パターンに対応するように、y方向には変化することなくx方向に沿ってのみほぼ単調に増加している。
【0030】
その結果、第1実施形態では、2段逆ピークパターンの光強度分布において光強度がほぼ0の点(すなわち位相シフト部11eに対応する点)に対応した部分に結晶核が形成される。次いで、結晶核から、光強度勾配(ひいては温度勾配)の大きいx方向に沿って且つ周囲に向かってラテラル成長が開始される。このとき、2段逆ピークパターンの光強度分布では、従来技術とは異なり中間部において光強度が減少する部分が実質的に存在しないので、ラテラル成長が途中で停止することなく大きな結晶の成長を実現することができる。
【0031】
こうして、第1実施形態では、結晶核からの十分なラテラル成長を実現して、大粒径の結晶化半導体膜を生成することができる。特に、生成された大粒径の結晶では、ラテラル成長の方向(x方向)に高い電子移動度を有するので、ラテラル成長の方向にトランジスタのソース−ドレインを配置することにより、良好な特性のトランジスタを製造することができる。
【0032】
図7は、本発明の第2実施形態にかかる結晶化装置の構成を概略的に示す図である。第2実施形態は第1実施形態と類似の構成を有するが、第2実施形態では位相シフトマスク1と被処理基板4との間の光路中に結像光学系6を備えている点が第1実施形態と基本的に相違している。以下、第1実施形態との相違点に着目して、第2実施形態を説明する。なお、図7では、図面の明瞭化のために、照明系2の内部構成の図示を省略している。
【0033】
第2実施形態では、図7に示すように、被処理基板4は位相シフトマスク1と光学的に共役な面(結像光学系6の像面)から光軸に沿って所定距離だけ離れて設定されている。この場合、位相シフトマスク1の作用により被処理基板4の半導体膜上に形成される逆ピークパターンの幅寸法は、結像光学系6の解像度が十分だとすると、結像光学系6の像面と被処理基板4との距離(すなわちデフォーカス量)の1/2乗に概ね比例して変化する。なお、結像光学系6は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
【0034】
第2実施形態においても第1実施形態と同様に、集光発散素子3と位相シフトマスク1との協働作用により2段逆ピークパターンの光強度分布が被処理基板4の半導体膜上に形成されるので、結晶核からの十分なラテラル成長を実現して大粒径の結晶化半導体膜を生成することができる。なお、第1実施形態では被処理基板4におけるアブレーションに起因して位相シフトマスク1が汚染され、ひいては良好な結晶化が妨げられることがある。これに対して、第2実施形態では、位相シフトマスク1と被処理基板4との間に結像光学系6が介在し且つ被処理基板4と結像光学系6との間隔も比較的大きく確保されているので、被処理基板4におけるアブレーションの影響を受けることなく良好な結晶化を実現することができる。
【0035】
また、第1実施形態では、位相シフトマスク1と被処理基板4との間に設定すべき間隔が非常に小さい(たとえば数μm〜数百μm)ので、位相シフトマスク1と被処理基板4との間の狭い光路中に位置検出のための検出光を導入することが困難であり、ひいては位相シフトマスク1と被処理基板4との間隔を調整することが困難である。これに対して、第2実施形態では、被処理基板4と結像光学系6との間隔が比較的大きく確保されているので、被処理基板4と結像光学系6との間の光路中に位置検出のための検出光を導入して、被処理基板4と結像光学系6との位置関係を調整することが容易である。
【0036】
図8は、本発明の第3実施形態にかかる結晶化装置の構成を概略的に示す図である。第3実施形態は第2実施形態と類似の構成を有するが、第3実施形態では結像光学系7を介して位相シフトマスク1と被処理基板4とが光学的に共役に配置されている点が第2実施形態と基本的に相違している。以下、第2実施形態との相違点に着目して、第3実施形態を説明する。なお、図8においても、図面の明瞭化のために、照明系2の内部構成の図示を省略している。
【0037】
第3実施形態では、結像光学系7は、その瞳面に配置された開口絞り7aを備えている。開口絞り7aは、開口部(光透過部)の大きさの異なる複数の開口絞りを有し、これらの複数の開口絞りは光路に対して交換可能に構成されている。あるいは、開口絞り7aは、開口部の大きさを連続的に変化させることのできる虹彩絞りを有する。いずれにしても、開口絞り7aの開口部の大きさ(ひいては結像光学系7の像側開口数)は、被処理基板4の半導体膜上において所要の逆ピークパターンの光強度分布を発生させるように設定されている。
【0038】
この場合、位相シフトマスク1の作用により被処理基板4の半導体膜上に形成される逆ピークパターンの幅寸法は、結像光学系7の解像度Rと同程度になる。結像光学系7の解像度Rは、使用光の波長をλとし、結像光学系7の像側開口数をNAとすると、R=kλ/NAで規定される。ここで、定数kは、位相シフトマスク1を照明する照明系2の仕様や、光源1から供給される光束のコヒーレンスの程度、解像度の定義にもよるが、ほぼ1に近い値である。このように、第3実施形態では、結像光学系7の像側開口数NAを小さくして、結像光学系7の解像を低下させると、逆ピークパターンの幅寸法が大きくなる。
【0039】
第3実施形態においても第1実施形態および第2実施形態と同様に、集光発散素子3と位相シフトマスク1との協働作用により2段逆ピークパターンの光強度分布が被処理基板4の半導体膜上に形成されるので、結晶核からの十分なラテラル成長を実現して大粒径の結晶化半導体膜を生成することができる。また、第3実施形態においても第2実施形態と同様に、被処理基板4におけるアブレーションの影響を受けることなく良好な結晶化を実現することができるとともに、被処理基板4と結像光学系7との位置関係を調整することが容易である。
【0040】
なお、上述の各実施形態では、集光発散素子3は全体的に正弦波形状の屈折面13aを有するが、この正弦波形状の屈折面13aは連続的な曲面形状に形成されていてもよいし、あるいは段差形状に形成されていてもよい。図9は、集光発散素子の正弦波形状の屈折面を段差形状に形成した場合に位相シフトマスク上で得られる凹型パターンの光強度分布に関するシミュレーション結果を示す図である。
【0041】
このシミュレーションでは、集光発散素子3の正弦波形状の屈折面3aを、位相差が22.5度〜180度に相当する8レベル段差で近似している。また、照明系2の開口数を0.025に設定し、集光発散素子3から40μmだけ間隔を隔てて配置された位相シフトマスク1上における光強度分布を計算により求めている。図9に示すように、集光発散素子3の正弦波形状の屈折面3aを正弦波形状に多段近似しても、位相シフト部において光強度が最も小さく且つその周囲に向かって光強度が増加する凹型パターンの光強度分布が得られることがわかる。
【0042】
なお、連続的な曲面やその多段近似に限定されることなく、位相差にして0〜2πの範囲を折り返した「キノフォーム」として集光発散素子3を構成することもできる。また、集光発散素子3に屈折面を付与することなく、光学材料の屈折率分布によりその集光発散作用を実現してもよい。この場合、光強度により屈折率が変調されるフォトポリマーや、ガラスのイオン交換などの従来技術を使用することができる。また、ホログラムもしくは回折光学素子を用いて、集光発散素子3と等価な光変換作用を実現してもよい。
【0043】
また、上述の各実施形態では、集光発散素子3の屈折面13aがx方向に沿って一次元的に屈折機能を有するように形成されているが、これに限定されることなく、x方向およびy方向に沿って二次元的に屈折機能を有するように設定することもできる。この場合、集光発散素子3の作用により位相シフトマスク1上に形成される凹型パターンの光強度分布では、xz平面およびyz平面の双方において同様の凹型のプロファイルを有することになる。
【0044】
さらに、上述の各実施形態では、位相シフトマスク1が、0、π/2、π、3π/2の位相に対応する4つの矩形状の領域から構成されているが、これに限定されることなく、位相シフトマスクについて様々な変形例が可能である。たとえば、3以上の位相シフト線からなる交点(位相シフト部)を有し、この交点を中心とする円形領域の複素透過率の積分値がほぼ0であるような位相シフトマスクを用いることができる。また、図10に示すように、位相シフト部に対応する円形状の段差を有し、この円形状の段差部分の透過光とその周囲の透過光との位相差がπになるように設定された位相シフトマスクを用いることもできる。
【0045】
ところで、図6を再び参照すると、被処理基板4の半導体膜(多結晶半導体膜または前記非晶質半導体膜)に照射される光強度分布は、位相シフトマスク1の位相シフト部に対応する点において光強度の最も小さい逆ピークパターン領域と、この逆ピークパターン領域から周囲に向かって光強度が増加する凹型パターン領域とを有する。そして、この2段逆ピークパターンの光強度分布は、逆ピークパターン領域と凹型パターン領域との間において周囲に向かって傾きが減じる変曲点を有する。
【0046】
この場合、逆ピークパターンの光強度分布において傾きの大きな位置に結晶核は発生するが、結晶核の内部は多結晶になり、その周囲に所望の単結晶が形成される。したがって、逆ピークパターン領域と凹型パターン領域との間において傾きが減じる変曲点が存在しないような光強度分布を被処理基板4の半導体膜に照射しても、結晶核の発生位置が外側になり、結晶化する領域の面積が狭くなってしまう。なお、光強度分布は設計の段階でも計算できるが、実際の被処理面(被露光面)での光強度分布を観察して確認しておくことが望ましい。そのためには、被処理面を光学系で拡大し、CCDなどの撮像素子で入力すれば良い。使用光が紫外線の場合は、光学系が制約を受けるため、被処理面に蛍光板を設けて可視光に変換しても良い。
【0047】
また、上述の実施形態では、光変換素子としての集光発散素子3と位相シフトマスク1とが個別の光学部材として形成されているが、これに限定されることなく、集光発散素子3と位相シフトマスク1とを一体的に形成することもできる。この場合、装置に取り付ける際に集光発散素子3および位相シフトマスク1をそれぞれ位置合わせする必要がなく、一体化された1つの光学部材として集光発散素子3と位相シフトマスク1とを装置に対して精度良く取り付けることができる。
【0048】
なお、一体的に形成された集光発散素子3と位相シフトマスク1とは、光の入射方向から順に、集光発散素子3の入射面、集光発散素子3と位相シフトマスク1との界面、および位相シフトマスク1の位相シフト面を有することが好ましい。このように、位相シフト面よりも被処理基板4側にガラスなどの層構造がない構成を採ることにより、第1実施形態において位相シフト面と被処理基板4との距離を十分に接近させて良好な結晶化を行うことができる。
【0049】
また、第2実施形態および第3実施形態においては、特に逆ピークパターンの光強度分布を正確に形成するために高解像度を要するが、位相シフト面よりも被処理基板4側にガラスなどの層構造がない構成を採ることにより、不要な収差の発生を回避することができるので有利である。以下、一体的に形成された集光発散素子3と位相シフトマスク1との製造方法について簡単に説明する。
【0050】
図11は、一体的に形成された集光発散素子3と位相シフトマスク1との製造方法について説明する図である。図11を参照すると、たとえば屈折率が1.50841の石英基板40にレジスト41を塗布し、電子線描画および現像を行うことにより、レジストパターン41aが得られる。次いで、このレジストパターン41aをマスクとしてドライエッチングを行い、さらにレジスト除去を行うことにより、石英基板40の表面がエッチング加工される。そして、レジスト塗布からレジスト除去までの工程を繰り返すことにより、石英基板40の表面において全体的に正弦波形状の屈折面(たとえば深さ0.124μm)40aが形成される。
【0051】
次いで、石英基板40の正弦波形状の屈折面40aに、たとえば屈折率が2.3程度のSixNy(高屈折率材料)からなり3μmの厚さを有する高屈折率材料膜42をCVD法により形成する。そして、たとえばCMP(Chemical Mechanical Polishing)の手法により、高屈折率材料膜42の表面を平坦化する。次いで、平坦化された高屈折率材料膜42の表面に、たとえば40μmの厚さを有する有機SOG膜(スピンオングラス、たとえばアルコキシシランをアルキル基で置換したもの)43を形成する。
【0052】
さらに、有機SOG膜43の表面にレジスト44を塗布し、電子線描画および現像を行うことにより、レジストパターン44aが得られる。次いで、このレジストパターン44aをマスクとしてドライエッチングを行い、さらにレジスト除去を行うことにより、たとえば0.248μmの深さを有する位相シフト面45が形成される。こうして、集光発散素子3を構成する石英基板40と、位相シフトマスク1を構成する高屈折率材料膜42および有機SOG膜43とが一体的に形成される。ここで、正弦波形状の屈折面40aは、集光発散素子3と位相シフトマスク1との界面を構成することになる。
【0053】
図12は、各実施形態の結晶化装置を用いて電子デバイスを作製する工程を示す工程断面図である。図12(a)に示すように、絶縁基板20(例えば、アルカリガラス、石英ガラス、プラスチック、ポリイミドなど)の上に、下地膜21(例えば、膜厚50nmのSiNおよび膜厚100nmのSiO2積層膜など)および非晶質半導体膜22(例えば、膜厚50nm〜200nm程度のSi,Ge,SiGeなど)を、化学気相成長法やスパッタ法などを用いて成膜することにより、被処理基板4を準備する。そして、各実施形態の結晶化装置を用いて、非晶質半導体膜22の表面の一部もしくは全部に、レーザ光23(例えば、KrFエキシマレーザ光やXeClエキシマレーザ光など)を照射する。
【0054】
こうして、図12(b)に示すように、従来の結晶化装置を用いて生成された多結晶半導体膜に比べて大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜24が生成される。次に、図12(c)に示すように、フォトリソグラフィ技術を用いて多結晶半導体膜または単結晶化半導体膜24を島状の半導体膜25に加工し、ゲート絶縁膜26として膜厚20nm〜100nmのSiO2膜を化学気相成長法やスパッタ法などを用いて成膜する。さらに、図12(d)に示すように、ゲート電極27(例えば、シリサイドやMoWなど)を形成し、ゲート電極27をマスクにして不純物イオン28(Nチャネルトランジスタの場合にはリン、Pチャネルトランジスタの場合にはホウ素)を注入する。その後、窒素雰囲気でアニール処理(例えば、450°Cで1時間)を行い、不純物を活性化する。
【0055】
次に、図12(e)に示すように、層間絶縁膜29を成膜してコンタクト穴をあけ、チャネル30でつながるソース31およびドレイン32に接続するソース電極33およびドレイン電極34を形成する。このとき、図12(a)および(b)に示す工程において生成された多結晶半導体膜または単結晶化半導体膜24の大粒径結晶の位置に合わせて、チャネル30を形成する。以上の工程により、多結晶トランジスタまたは単結晶化半導体トランジスタを形成することができる。こうして製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶ディスプレイやEL(エレクトロルミネッセンス)ディスプレイなどの駆動回路や、メモリ(SRAMやDRAM)やCPUなどの集積回路などに適用可能である。
【0056】
【発明の効果】
以上説明したように、本発明では、集光発散素子と位相シフトマスクとの協働作用により2段逆ピークパターンの光強度分布が被処理基板の半導体膜上に形成されるので、結晶核からの十分なラテラル成長を実現して、大粒径の結晶化半導体膜を生成することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態にかかる結晶化装置の構成を概略的に示す図である。
【図2】位相シフトマスクおよび集光発散素子の基本単位部分の構成を概略的に示す図である。
【図3】位相シフトマスクがその基本単位部分を二次元的に配置することにより構成されている様子を示す図である。
【図4】位相シフトマスクの作用を説明する図である。
【図5】集光発散素子の作用を説明する図である。
【図6】集光発散素子と位相シフトマスクとの協働作用により被処理基板上で得られる光強度分布を説明する図である。
【図7】本発明の第2実施形態にかかる結晶化装置の構成を概略的に示す図である。
【図8】本発明の第3実施形態にかかる結晶化装置の構成を概略的に示す図である。
【図9】集光発散素子の正弦波形状の屈折面を段差形状に形成した場合に位相シフトマスク上で得られる凹型パターンの光強度分布に関するシミュレーション結果を示す図である。
【図10】位相シフトマスクの変形例を示す図である。
【図11】一体的に形成された集光発散素子と位相シフトマスクとの製造方法について説明する図である。
【図12】各実施形態の結晶化装置を用いて電子デバイスを作製する工程を示す工程断面図である。
【符号の説明】
1 位相シフトマスク
2 照明系
2a KrFエキシマレーザ光源
2b ビームエキスパンダ
2c,2e フライアイレンズ
2d,2f コンデンサー光学系
3 集光発散素子
4 被処理基板
5 基板ステージ
6,7 結像光学系
11 位相シフトマスクの基本単位部分
13 集光発散素子の基本単位部分
Claims (27)
- 位相シフトマスクを照明する照明系を備え、前記位相シフトマスクの位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置において、
前記照明系と前記位相シフトマスクとの間の光路中に配置されて、前記照明系から供給された光を、前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲において光強度が大きい領域を有する光強度分布を有する光に変換して前記位相シフトマスクに照射するための光変換素子を備えていることを特徴とする結晶化装置。 - 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとは互いにほぼ平行に且つ近接して配置されていることを特徴とする請求項1に記載の結晶化装置。
- 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に配置された結像光学系をさらに備え、
前記多結晶半導体膜または前記非晶質半導体膜は、前記位相シフトマスクと光学的に共役な面から前記結像光学系の光軸に沿って所定距離だけ離れて設定されていることを特徴とする請求項1に記載の結晶化装置。 - 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に配置された結像光学系をさらに備え、
前記多結晶半導体膜または前記非晶質半導体膜は、前記位相シフトマスクと光学的にほぼ共役な面に設定され、
前記結像光学系の像側開口数は、前記逆ピークパターンの光強度分布を発生させるための所要の値に設定されていることを特徴とする請求項1に記載の結晶化装置。 - 前記光変換素子は、前記位相シフト部において光束が発散されて照明される領域と前記位相シフト部の周囲において光束が集光されて照明される領域とを生成する集光発散素子であることを特徴とする請求項1乃至4のいずれか1項に記載の結晶化装置。
- 前記集光発散素子は、光束を発散させるための発散屈折面と光束を集光させるための集光屈折面とを有することを特徴とする請求項5に記載の結晶化装置。
- 前記発散屈折面および前記集光屈折面は、所定の方向に沿って一次元的に屈折機能を有することを特徴とする請求項6に記載の結晶化装置。
- 前記発散屈折面および前記集光屈折面は、2つの方向に沿って二次元的に屈折機能を有することを特徴とする請求項6に記載の結晶化装置。
- 前記発散屈折面と前記集光屈折面とは、全体的に正弦波形状の屈折面を形成していることを特徴とする請求項6乃至8のいずれか1項に記載の結晶化装置。
- 前記全体的に正弦波形状の屈折面は、連続的な曲面形状に形成されていることを特徴とする請求項9に記載の結晶化装置。
- 前記全体的に正弦波形状の屈折面は、段差形状に形成されていることを特徴とする請求項9に記載の結晶化装置。
- 前記多結晶半導体膜または前記非晶質半導体膜に照射される光強度分布は、前記位相シフトマスクの位相シフト部に対応する点において光強度の最も小さい逆ピークパターン領域と、該逆ピークパターン領域から周囲に向かって光強度が増加する凹型パターン領域とを有し、前記逆ピークパターン領域と前記凹型パターン領域との間において周囲に向かって傾きが減じる変曲点を有することを特徴とする請求項1乃至11のいずれか1項に記載の結晶化装置。
- 前記光変換素子と前記位相シフトマスクとが一体的に形成されていることを特徴とする請求項1乃至12のいずれか1項に記載の結晶化装置。
- 一体的に形成された前記光変換素子と前記位相シフトマスクとは、光の入射方向から順に、前記光変換素子の入射面、前記光変換素子と前記位相シフトマスクとの界面、および前記位相シフトマスクの位相シフト面を有することを特徴とする請求項13に記載の結晶化装置。
- 請求項1乃至14のいずれか1項に記載の前記光変換素子と前記位相シフトマスクとが一体的に形成されていることを特徴とする光学部材。
- 位相シフトマスクを照明し、前記位相シフトマスクの位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射する結晶化方法であって、
前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲において光強度が大きい領域を有する光強度分布を有する光を前記位相シフトマスクに照射することを特徴とする結晶化方法。 - 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとを互いにほぼ平行に且つ近接して配置することを特徴とする請求項16に記載の結晶化方法。
- 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に結像光学系を配置し、
前記多結晶半導体膜または前記非晶質半導体膜を前記位相シフトマスクと光学的に共役な面から前記結像光学系の光軸に沿って所定距離だけ離れて設定することを特徴とする請求項16に記載の結晶化方法。 - 前記多結晶半導体膜または前記非晶質半導体膜と前記位相シフトマスクとの間の光路中に結像光学系を配置し、
前記結像光学系の像側開口数を前記逆ピークパターンの光強度分布を発生させるための所要の値に設定し、
前記位相シフトマスクと光学的にほぼ共役な面に前記多結晶半導体膜または前記非晶質半導体膜を設定することを特徴とする請求項16に記載の結晶化方法。 - 光源と、
この光源からの光路に設けられた発散屈折面および集光屈折面を有する集光発散素子と、
この集光発散素子からの光路に設けられて位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布の光を形成するための位相シフトマスクとを具備し、
前記集光発散素子は前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲において光強度が大きい領域を有する光強度分布を有する光を前記位相シフトマスクに照射することを特徴とする結晶化装置。 - 光源と、
この光源からの光路に設けられて前記光源からの光を面内でほぼ均一化するためのホモジナイザと、
このホモジナイザからの光路に設けられた発散屈折面および集光屈折面を有する集光発散素子と、
この集光発散素子からの光路に設けられて位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布の光を形成する位相シフトマスクと、
この位相シフトマスクの透過光路に設けられた結像光学系とを具備し、
前記集光発散素子は前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲において光強度が大きい領域を有する光強度分布を有する光を前記位相シフトマスクに照射することを特徴とする結晶化装置。 - 前記集光発散素子と前記位相シフトマスクとの位置関係は、前記集光発散素子の発散屈折面の中心が前記位相シフトマスクの位相シフト部に対応するように位置決めして設けられることを特徴とする請求項20または21に記載の結晶化装置。
- 前記集光発散素子の発散屈折面および集光屈折面は、正弦波形状の屈折面であることを特徴とする請求項20乃至22のいずれか1項に記載の結晶化装置。
- 光源からの光を発散屈折面および集光屈折面を有する集光発散素子へ導いて該集光発散素子を透過させて光強度が大きい領域および小さい領域からなる光強度分布を形成する工程と、
前記集光発散素子を透過した光を位相シフトマスクへ導いて該位相シフトマスクを透過させることにより2段逆ピークパターンの光強度分布を形成する工程と、
前記位相シフトマスクを透過した後に形成される2段逆ピークパターンの光強度分布の光を被処理体に照射する工程とを具備してなることを特徴とする結晶化方法。 - 光源と、
この光源からの光路に設けられた発散屈折面および集光屈折面を有する集光発散素子と、
この集光発散素子からの光路に設けられて位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布の光を形成するための位相シフトマスクとを具備し、
前記集光発散素子は前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲において光強度が大きい領域を有する光強度分布を有する光を前記位相シフトマスクに照射することを特徴とする照射光学系。 - 光源と、
この光源からの光路に設けられて前記光源からの光を面内でほぼ均一化するためのホモジナイザと、
このホモジナイザからの光路に設けられた発散屈折面および集光屈折面を有する集光発散素子と、
この集光発散素子からの光路に設けられて位相シフト部に対応する点において光強度の最も小さい逆ピークパターンの光強度分布の光を形成する位相シフトマスクと、
この位相シフトマスクの透過光路に設けられた結像光学系とを具備し、
前記集光発散素子は前記位相シフト部またはその近傍において光強度が最も小さく且つその周囲において光強度が大きい領域を有する光強度分布を有する光を前記位相シフトマスクに照射することを特徴とする照射光学系。 - 光源からの光を発散屈折面および集光屈折面を有する集光発散素子へ導いて該集光発散素子を透過させて光強度が大きい領域および小さい領域からなる光強度分布を形成する工程と、
前記集光発散素子を透過した光を位相シフトマスクへ導いて該位相シフトマスクを透過させることにより2段逆ピークパターンの光強度分布を形成する工程と、
前記位相シフトマスクを透過した後に形成される2段逆ピークパターンの光強度分布の光を被処理体に照射する工程とを具備してなることを特徴とする照射方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188845A JP4347545B2 (ja) | 2002-06-28 | 2002-06-28 | 結晶化装置および結晶化方法 |
TW092117034A TWI300579B (en) | 2002-06-28 | 2003-06-23 | Crystallization apparatus, optical member for use in crystallization apparatus, crystallization method, thin film transistor, and display |
US10/603,771 US7011709B2 (en) | 2002-06-28 | 2003-06-26 | Crystallization apparatus, optical member for use in crystallization apparatus, crystallization method, thin film transistor, and display |
CNA031471242A CN1476059A (zh) | 2002-06-28 | 2003-06-27 | 晶化设备、用于晶化设备的光学部件、晶化方法、薄膜晶体管和显示器 |
KR1020030042974A KR20040002802A (ko) | 2002-06-28 | 2003-06-28 | 결정화 장치, 결정화 장치에 사용되는 광학부재, 결정화방법,박막트랜지스터 및 디스플레이 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002188845A JP4347545B2 (ja) | 2002-06-28 | 2002-06-28 | 結晶化装置および結晶化方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009143297A Division JP2009206528A (ja) | 2009-06-16 | 2009-06-16 | 結晶化方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004031840A JP2004031840A (ja) | 2004-01-29 |
JP2004031840A5 JP2004031840A5 (ja) | 2005-10-20 |
JP4347545B2 true JP4347545B2 (ja) | 2009-10-21 |
Family
ID=29996830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002188845A Expired - Fee Related JP4347545B2 (ja) | 2002-06-28 | 2002-06-28 | 結晶化装置および結晶化方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7011709B2 (ja) |
JP (1) | JP4347545B2 (ja) |
KR (1) | KR20040002802A (ja) |
CN (1) | CN1476059A (ja) |
TW (1) | TWI300579B (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4347546B2 (ja) * | 2002-06-28 | 2009-10-21 | 株式会社 液晶先端技術開発センター | 結晶化装置、結晶化方法および光学系 |
JP4347545B2 (ja) | 2002-06-28 | 2009-10-21 | 株式会社 液晶先端技術開発センター | 結晶化装置および結晶化方法 |
TWI301295B (en) * | 2002-07-24 | 2008-09-21 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus, crystallization method, thim film transistor and display apparatus |
TW200519503A (en) * | 2003-09-30 | 2005-06-16 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus, crystallization method, device and phase modulation element |
US7374985B2 (en) * | 2003-11-20 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method for manufacturing semiconductor device |
JP4664088B2 (ja) * | 2004-02-17 | 2011-04-06 | 株式会社 液晶先端技術開発センター | 光照射装置、光照射方法、結晶化装置、結晶化方法、および光変調素子 |
TW200541078A (en) * | 2004-03-31 | 2005-12-16 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus, crystallization method, device, optical modulation element, and display apparatus |
JP2006024753A (ja) * | 2004-07-08 | 2006-01-26 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置 |
JP4711166B2 (ja) * | 2004-08-03 | 2011-06-29 | 株式会社 液晶先端技術開発センター | 結晶化装置、および結晶化方法 |
JP2006049481A (ja) * | 2004-08-03 | 2006-02-16 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置、結晶化方法、および位相変調素子 |
JP4607669B2 (ja) * | 2005-06-06 | 2011-01-05 | 株式会社 液晶先端技術開発センター | レーザアニール用位相シフタ及びレーザアニール装置 |
TW200713460A (en) * | 2005-09-22 | 2007-04-01 | Adv Lcd Tech Dev Ct Co Ltd | Phase modulation device, phase modulation device fabrication method, crystallization apparatus, and crystallization method |
JP4956987B2 (ja) * | 2005-12-16 | 2012-06-20 | 株式会社島津製作所 | レーザー結晶化装置及び結晶化方法 |
US8676876B2 (en) * | 2006-06-27 | 2014-03-18 | International Business Machines Corporation | Synchronizing an active feed adapter and a backup feed adapter in a high speed, low latency data communications environment |
US8296778B2 (en) | 2006-06-27 | 2012-10-23 | International Business Machines Corporation | Computer data communications in a high speed, low latency data communications environment |
US8122144B2 (en) | 2006-06-27 | 2012-02-21 | International Business Machines Corporation | Reliable messaging using redundant message streams in a high speed, low latency data communications environment |
US7994021B2 (en) | 2006-07-28 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP5314857B2 (ja) * | 2006-07-28 | 2013-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2008270726A (ja) * | 2007-03-23 | 2008-11-06 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化装置、結晶化方法、デバイス、および光変調素子 |
JP2009272509A (ja) * | 2008-05-09 | 2009-11-19 | Advanced Lcd Technologies Development Center Co Ltd | 光照射装置、結晶化装置、結晶化方法、およびデバイス |
CN104220208B (zh) * | 2012-04-17 | 2017-03-15 | 皇家飞利浦有限公司 | 照明装置 |
US20130293858A1 (en) * | 2012-05-04 | 2013-11-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Anisotropic phase shifting mask |
CN105185694A (zh) * | 2015-08-20 | 2015-12-23 | 京东方科技集团股份有限公司 | 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管 |
JP7270652B2 (ja) * | 2019-01-23 | 2023-05-10 | ギガフォトン株式会社 | レーザ加工装置及び被加工物の加工方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3180481B2 (ja) * | 1992-11-24 | 2001-06-25 | 日新電機株式会社 | 薄膜トランジスタ用単結晶シリコン層の形成方法 |
EP1063742A4 (en) * | 1998-03-11 | 2005-04-20 | Nikon Corp | ULTRAVIOLET LASER DEVICE AND EXPOSURE APPARATUS COMPRISING SUCH A ULTRAVIOLET LASER DEVICE |
JP2000243970A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
JP4403599B2 (ja) * | 1999-04-19 | 2010-01-27 | ソニー株式会社 | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 |
US6746942B2 (en) * | 2000-09-05 | 2004-06-08 | Sony Corporation | Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device |
US7217605B2 (en) * | 2000-11-29 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and method of manufacturing a semiconductor device |
US7450618B2 (en) * | 2001-01-30 | 2008-11-11 | Board Of Trustees Operating Michigan State University | Laser system using ultrashort laser pulses |
TW521310B (en) * | 2001-02-08 | 2003-02-21 | Toshiba Corp | Laser processing method and apparatus |
TWI276179B (en) * | 2002-04-15 | 2007-03-11 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method |
CN1975567A (zh) * | 2002-04-23 | 2007-06-06 | 株式会社液晶先端技术开发中心 | 移相掩模 |
JP4347546B2 (ja) * | 2002-06-28 | 2009-10-21 | 株式会社 液晶先端技術開発センター | 結晶化装置、結晶化方法および光学系 |
JP4347545B2 (ja) | 2002-06-28 | 2009-10-21 | 株式会社 液晶先端技術開発センター | 結晶化装置および結晶化方法 |
TW200414280A (en) * | 2002-09-25 | 2004-08-01 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor device, annealing method, annealing apparatus and display apparatus |
TW200503061A (en) * | 2003-06-30 | 2005-01-16 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus |
-
2002
- 2002-06-28 JP JP2002188845A patent/JP4347545B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-23 TW TW092117034A patent/TWI300579B/zh not_active IP Right Cessation
- 2003-06-26 US US10/603,771 patent/US7011709B2/en not_active Expired - Fee Related
- 2003-06-27 CN CNA031471242A patent/CN1476059A/zh active Pending
- 2003-06-28 KR KR1020030042974A patent/KR20040002802A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
TWI300579B (en) | 2008-09-01 |
JP2004031840A (ja) | 2004-01-29 |
CN1476059A (zh) | 2004-02-18 |
US7011709B2 (en) | 2006-03-14 |
TW200403710A (en) | 2004-03-01 |
US20040005744A1 (en) | 2004-01-08 |
KR20040002802A (ko) | 2004-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4347545B2 (ja) | 結晶化装置および結晶化方法 | |
JP4347546B2 (ja) | 結晶化装置、結晶化方法および光学系 | |
US7505204B2 (en) | Crystallization apparatus, crystallization method, and phase shifter | |
JP4307041B2 (ja) | 結晶化装置および結晶化方法 | |
JP4358570B2 (ja) | 結晶化装置及び結晶化方法 | |
KR20040010337A (ko) | 결정화 장치, 결정화 방법, 박막 트랜지스터 및 표시장치 | |
WO2004008511A1 (ja) | 結晶化装置および結晶化方法 | |
KR20040084787A (ko) | 반도체막의 결정화 방법 및 장치 | |
JP2006100771A (ja) | 光照射装置、結晶化装置、結晶化方法、半導体デバイス、及び光変調素子 | |
JP4711166B2 (ja) | 結晶化装置、および結晶化方法 | |
JP2004193229A (ja) | 結晶化装置および結晶化方法 | |
JP2009206528A (ja) | 結晶化方法 | |
JP2004172605A (ja) | 結晶化装置および結晶化方法 | |
US20080254645A1 (en) | Light irradiation apparatus, crystallization apparatus, crystallization method, and device | |
JP4664088B2 (ja) | 光照射装置、光照射方法、結晶化装置、結晶化方法、および光変調素子 | |
JP2004186449A (ja) | 結晶化装置および結晶化方法 | |
JP2005032847A (ja) | 結晶化装置、結晶化方法およびデバイス | |
JP2006024723A (ja) | 結晶化装置、結晶化方法、回折格子型の位相シフタおよび反射回折格子型の位相シフタ | |
JP2006049444A (ja) | レーザ加工装置およびレーザ結晶化装置 | |
JP2008103692A (ja) | 光照射装置、結晶化装置、結晶化方法、およびデバイス | |
JP2004349433A (ja) | 結晶化装置、結晶化方法およびデバイス | |
JP2009094121A (ja) | 光照射装置、結晶化装置、結晶化方法、およびデバイス | |
JP2004319989A (ja) | 結晶化装置および結晶化方法 | |
JP2009060128A (ja) | 位相シフトマスク | |
JP2008244117A (ja) | 結晶化装置、結晶化方法、デバイス、および光変調素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |