CN1476059A - 晶化设备、用于晶化设备的光学部件、晶化方法、薄膜晶体管和显示器 - Google Patents

晶化设备、用于晶化设备的光学部件、晶化方法、薄膜晶体管和显示器 Download PDF

Info

Publication number
CN1476059A
CN1476059A CNA031471242A CN03147124A CN1476059A CN 1476059 A CN1476059 A CN 1476059A CN A031471242 A CNA031471242 A CN A031471242A CN 03147124 A CN03147124 A CN 03147124A CN 1476059 A CN1476059 A CN 1476059A
Authority
CN
China
Prior art keywords
light
light beam
phase shift
shift mask
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031471242A
Other languages
English (en)
Inventor
�ȿ��ҷ�
谷口幸夫
松村正清
山口弘高
西谷干彦
辻川晋
֮
木村嘉伸
十文字正之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1476059A publication Critical patent/CN1476059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y10T117/1008—Apparatus with means for measuring, testing, or sensing with responsive control means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y10T117/1012—Apparatus with means for measuring, testing, or sensing with a window or port for visual observation or examination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种晶化设备，包括照射移相掩模(1)的发光光学系统(2)，其用具有反转峰型强度分布的光束照射非晶半导体膜(4)以产生结晶半导体膜，反转峰型强度分布在相应于移相掩模(1)的移相部分的点具有最小的光强。会聚/发散元件(3)设置在发光光学系统(2)和移相掩模(1)之间的光径上。会聚/发散元件(3)把自发光光学系统(2)提供的光束转换为具有向上凹入强度分布的光束以照射移相掩模(1)，其中在移相部分光强最低并且随着远离移相部分光强增加。

Description

晶化设备、用于晶化设备的光学部件、 晶化方法、薄膜晶体管和显示器
发明背景
本发明涉及用激光束照射未晶化半导体膜以形成结晶半导体膜的晶化设备、用于晶化设备的光学部件和晶化方法。本发明尤其涉及一种晶化设备和晶化方法，其中用使用光学调制部件例如移相掩模或挡板相位调制过的激光束照射未晶化半导体膜以形成结晶半导体膜。
技术领域
例如，迄今用于转换元件的薄膜晶体管(TFT)半导体材料被粗略地分类为未晶化半导体和多晶半导体，未晶化半导体例如α-硅，多晶半导体例如多晶硅，转换元件控制施加到液晶显示器(LCD)像素上的电压。
多晶硅跟未晶化硅相比具有更高的电子迁移率。因此，当使用多晶硅形成晶体管时，转换速度比使用未晶化硅的快。因此，加速了显示器的响应，并具有减小另一个部件设计容限的优点。使用多晶硅，当在显示器中不仅包括显示器主体而且包括外围电路例如驱动电路和DAC时，这些外围电路可以以较高速度工作。
由晶粒群构成多晶硅，但多晶硅的电子迁移率比单晶硅低。在使用多晶硅形成的小尺寸晶体管中，沟道部分中晶粒边界数的分散是一个问题。为了增加电子迁移率并减小沟道部分晶粒边界数的分散，最近几年提出了产生具有大晶粒尺寸多晶硅的晶化方法以解决这个问题。
作为这种类型的晶化方法，迄今已知“相位控制受激准分子激光退火(ELA)”，其中用通过移相掩模的受激准分子激光束照射多晶半导体膜或未晶化半导体膜以产生结晶半导体膜。在“Surface ScienceVol.21，No.5，pp.278-287，2000”中公开了相位控制ELA的详情。
在相位控制ELA中，由移相掩模产生反转峰型强度分布(随着远离光强最小的位置光强快速增加的强度分布)。用周期性地具有这种反转峰型强度分布的光束照射多晶半导体膜或非晶半导体膜。结果，按照光强分布产生熔融区，并且在非熔融部分或在光强最小位置对面设置的第一凝结部分中形成晶核。当从晶核向外围横向方向上生长晶体时(横向生长)，产生具有大晶粒尺寸的晶体。
如上所述，在现有技术中，用具有反转峰型光强分布的光束照射半导体膜，在强度分布中光强最小的位置对面设置的部分中形成晶核，因此可能控制晶核的形成位置。但是，不能控制在显示为彼此邻近的反转峰部分之间中间部分中的强度分布。
实际上，在现有技术中，在中间部分的强度分布通常包括不规则的浪涌(光强的增加和减少是重复的成波浪形分布)。在这种情况下，晶化过程中自晶核开始向外围的横向生长在中间部分光强减少的部分中停止，并存在抑制大晶体生长的缺陷。即使在中间部分获得基本上均匀的强度分布，在该均匀强度分布的任意位置停止横向生长，并存在抑制大晶体生长的缺陷。
发明内容
考虑到上述问题提出了本发明，本发明目的是提供一种晶化设备和晶化方法，实现了自晶核充分横向生长并可以产生具有大晶粒尺寸的结晶半导体膜。
为了解决这个问题，按照本发明的一个方面，提供了一种晶化设备，包括：发光光学系统，其向未晶化半导体膜发射具有均匀强度分布的光束，以致用光束照射未晶化半导体膜以晶化未晶化半导体膜，晶化设备还包括：光转换元件，其把具有均匀强度分布的光束转换为具有周期性向上凹入强度分布的光束；和移相掩模，其在传输的部分光束之间产生π的相位差，并把具有均匀强度分布的光束转换为具有反转峰型周期性强度分布的光束，且包括确定反转峰型的强度分布最小位置的移相部分。光转换元件位于发光光学系统和未晶化半导体膜之间的光径上，并且移相掩模位于光转换元件和未晶化半导体膜之间的光径上。如此地设置光转换元件和移相掩模以致向上凹入的强度分布的最小位置设置在移相部分对面。通过光转换元件转换的并用其照射未晶化半导体膜的光束具有包括在向上凹入部分内反转峰部分的强度分布。
按照第一方面的优选模式，可以基本上平行于并在移相掩模的附近设置未晶化半导体膜。晶化设备可以还包括：位于移相掩模和未晶化半导体膜之间光径上的光学图像形成系统，并且未晶化半导体膜可以远离沿光学图像形成系统的光轴与移相掩模光共轭的表面。作为替换，可以设置光学图像形成系统的像一侧数值孔径以致把自移相掩模的光束转换为具有反转峰型周期性强度分布的光束。
而且，按照第一方面的优选模式，光转化元件可以是包括发散区和会聚区的会聚/发散元件，通过发散区自发光光学系统的光束发散，通过会聚区自发光光学系统的光束会聚，以通过发散作用和会聚作用减低移相部分的光强。在这种情况下，发散区优选包括发散折射表面，由折射作用通过其光束发散，并且会聚区优选包括会聚折射表面，由折射作用通过其光束会聚。在这种情况下，发散折射表面和会聚折射表面优选包括沿预定方向的一维折射作用或向彼此垂直的两个方向的二维折射作用。
按照本发明的第二方面，提供一种光学部件，包括：第一光转换部分，其把具有均匀强度分布的入射光束转换为具有向上凹入强度分布的光束；和第二光转换部分，其把具有向上凹入强度分布的光束转化为具有包括在向上凹入部分内的反转峰部分的强度分布的光束。
按照本发明的第三方面，提供了一种晶化方法，包括：把具有均匀强度分布的光束转化为具有周期性向上凹入强度分布的光束；进而把光束转换为具有包括在向上凹入部分内反转峰部分的强度分布的光束；和用最终转换的光束照射和晶化未晶化半导体膜。
而且，提供了一种晶化方法，其中用光束照射移相掩模并照射未晶化半导体膜以产生结晶半导体膜，该光束具有反转峰型强度分布，在移相部分对面设置移相掩模的点具有最小的光强，该晶化方法包括：用具有向上凹入强度分布的光照射移相掩模，其中在移相部分中或在移相部分附近光强最低，并且随着远离移相部分光强增加。
附图说明
图1是按照本发明的第一实施例的晶化设备概略示图；
图2A是移相掩模和会聚/发散元件的基本单元部分的透视示图，和图2B是沿图2A的线2B-2B的截面图；
图3是移相掩模基本单元部分排列的顶平面示图；
图4是会聚/发散元件作用说明示图；
图5是移相掩模作用说明图；
图6A是在穿过会聚/发散元件和移相掩模传输的光束x-z平面中强度分布的示图；
图6B是在穿过会聚/发散元件和移相掩模传输的光束y-z平面中强度分布的示图；
图7是图6A和6B中所示强度分布的三维示图；
图8是按照本发明的第二实施例的晶化设备的概略示图；
图9是按照本发明的第三实施例的晶化设备的概略示图；
图10A是以台阶形状形成折射表面的会聚/发散元件的示图；
图10B是使用如图10A所示的会聚/发散元件关于在移相掩模上光强度分布模拟结果的示图；
图11是相位移掩模的改进实例顶平面示图；
图12是组合地形成会聚/发散元件和移相掩模的步骤示图；和
图13A至13E示出使用每个实施例的晶化设备制造电子器件的步骤。
具体实施方式
将参照附图描述本发明的实施例。
图1是按照本发明的第一实施例晶化设备的结构概略示图。如图1所示，第一实施例的晶化设备包括：发光光学系统2，其照射衬底4并发射具有使将被处理的衬底4的薄膜熔融光强的光束；会聚/发散元件3，其是位于衬底4和发光光学系统2之间光径上的光学转换元件；和移相器，即位于会聚/发散元件3和衬底4之间光径上的移相掩模1。
平行于并在移相掩模1的附近(例如，在几微米到几百微米的间隔)设置衬底4。衬底4包括未晶化化半导体膜，例如多晶半导体膜或非晶半导体膜，并通过形成非晶硅膜获得，例如在用于液晶显示器的玻璃板上的下层膜上，通过化学汽相位生长工艺。在第一实施例中，在非晶半导体膜的对面设置移相掩模1。通过真空或静电卡盘在衬底工作台5上的预定位置固定衬底4。
发光系统2包括用于提供具有例如248nm波长的激光光束的KrF受激准分子(excimer)激光束源2a和波前分割元件。波前分割元件包括用于扩展自光源2a的激光束的光束扩展器2b，由多个凸透镜构成的第一和第二蝇眼(fly eye)透镜2c、2e，和第一和第二聚光光学系统2d、2f。注意到还可以使用另一种合适的光束源例如XeCl受激准分子激光束源作为光源2a。对于自光源2a发射的激光束的波长，选择在将被处理的薄膜中具有高吸收系数的波长。当由非晶硅构成将被处理的薄膜时，优选248nm的紫外带波长。
如图1的概略性所示，经由束扩展器2b扩展自光源2a发射的光束，并入射到第一蝇眼透镜2c。因为通过第一蝇眼透镜2c的凸透镜入射到第一蝇眼透镜2c上的光束经受会聚作用，在第一蝇眼透镜2c的背面上的焦平面中基本上形成多个点光源。以叠加的方式经由第一聚光系统2d自多个点光源的光束照射到第二蝇眼透镜2e的入射面。
因为自多个点光源入射到第二蝇眼透镜2e的光束通过第二蝇眼透镜2e的凸透镜受到会聚作用，在第二蝇眼透镜2e的背面焦平面中形成比在第一蝇眼透镜2c背面上的焦平面中多的多个点光源。自在第二蝇眼透镜2e的背面焦平面中形成的多个点光源的光束进而入射到第二聚光系统2f上。
第一蝇眼透镜2c和第一聚光系统2d构成第一均匀器，并使在移相掩模1上的入射角均匀。相似地，第二蝇眼透镜2e和第二聚光系统2f构成第二均匀器，并使在移相掩模1上的平面内位置均匀。因此，发光光学系统2以叠加方式发射具有基本上均匀强度分布的光束。
图2A是移相掩模和会聚/发散元件的基本单元部分概略透视示图，和图2B是沿图2A的线2B-2B的截面图。
如图2A所示，会聚/发散元件3的基本单元部分13包括在移相掩模1侧上凸出的两个凸起部分，和位于凸起部分之间的凹入部分，并且这些凸起和凹入部分组合形成连续的折射表面13a，折射表面13a具有基本上的正弦波形。每个凸起部分形成会聚折射表面13c用于收集入射到会聚/发散元件3上的光束，并且凹入部分形成使得光束发散的发散折射表面13b。通过会聚折射表面13c和发散折射表面13b，会聚/发散元件3的基本单元部分13具有沿如图2B所示的x方向的一维折射作用。穿过凹入部分的发散折射表面13b传输的光是发散光，并入射到移相掩模1上的移相部分11e。穿过凹入部分的会聚折射表面13c传输的光形成会聚光，并入射到移相掩模1的四个矩形区11a至11d上。
在x-y平面移相掩模1的基本单元部分11具有与会聚/发散元件3的基本单元部分13基本相同的尺寸，并在z方向平行于并在基本单元部分13的附近设置。移相掩模1的基本单元部分11包括矩形的第一至第四区，即第一至第四移相表面11a至11d。对角地设置第一和第三区11a和11c以及第二和第四区11b和11d。两个对角设置的成对区域11a、11c；11b、11d中每个在传输的光束之间产生π的相位差。即，对于移相掩模1，第一至第四区域11a至11d彼此具有台阶形状。例如可以通过蚀刻平石英玻璃板或通过淀积方法例如CVD或溅射在平石英玻璃上形成不同厚度的薄膜形成区域11a至11d的台阶。
具体地，例如当由相对于具有248nm波长的光束具有1.5的折射系数的石英玻璃形成移相掩模1时，在第一与第二区11a和11b之间产生124nm的台阶，在第一和第三区11a和11c之间产生248nm的台阶，在第一和第四区11a和11d之间产生372nm的台阶。四个移相线的交叉点附近形成移相部分11e，四个移相线是各自区11a至11d的边界线。形成对角设置区域的台阶以指示180度的相位差。
对于会聚/发散元件3的正弦波形状的折射表面，在移相掩模1的基本单元部分11的移相部分11e对面设置发散折射表面13b的中心。在第一至第四区的中心线对面设置会聚折射表面13c的中间线(即最凸出的中心线)，其在y方向延伸。以这种方式，设置会聚/发散元件3和移相掩模1。
例如，如图3所示，通过排列多个例如两维地排列四个基本单元部分11(图2A)，即2×2矩阵形式，构成移相掩模1。相对于移相掩模1的基本单元部分11通过两维地排列基本单元部分13构成会聚/发散元件3。
按照第一实施例的移相掩模1包括四个基本单元部分11，每个具有四个正方形区，但是还可以包括例如多个基本单元区，每个具有两个对传输光束产生π相位差的伸长区。当移相掩模1包括多个两种类型的区时，沿一个轴交替且一维地排列不同类型的区，并且在不同类型区的边界设置移相部分。
自发光光学系统2发射并具有基本上均匀的强度分布的光束穿过会聚/发散元件3传输并接着入射到移相掩模1上。对于入射到会聚/发散元件3的基本单元部分13上并具有均匀强度分布的部分光束，穿过发散折射表面13b传输的部分光束受到发散作用并入射到在移相部分11e上中心的区域上。穿过会聚折射表面13c传输的部分光束受到会聚作用并沿x方向入射到移相部分11e的相位对面上。
图4是说明会聚/发散元件3的光学作用的说明图。在图4上侧的截面示出会聚/发散元件3，在图4的下侧示出传输光的光强分布。如图4所示，穿过包括多个基本单元部分13的会聚/发散元件3传输的光束，具有相应于移相掩模1的每个移相部分11e的最小光强区，具有随着远离最小光强区线性增加的光强区，还具有周期凹入强度分布区。具体地，在向上凹入的强度分布中，相应于发散折射表面13b中心的位置光强最小，相应于会聚折射表面13c的中心位置光强最大。
注意到在如图4所示的x-z平面向上凹入强度分布具有曲线纵面(profile)，在y-z平面的纵面是一致的。向上凹入部分的宽度优选设置为与液晶像素间距相等。
用通过移相掩模1相位调制过的光束照射平行于移相掩模1并在移相掩模1的附近设置的衬底4。穿过第一区11a和第二区11b传输的部分光束之间产生π/2的相位差。相似地，穿过第二区11b和第三区11c传输的部分光束之间、穿过第三区11c和第四区11d传输的部分光束之间、和穿过第四区11d和第一区11a传输的部分光束之间分别产生π/2的相位差。
图5是说明移相掩模1的作用的说明图。在图5的上侧的截面中示出移相掩模1的一部分，且在图5的下侧示出传输光的光强分布。从发光光学系统2和移相掩模1之间的光径移走作为光学转换元件的会聚/发散元件3，即基本上均匀的光束直接入射到移相掩模1上。以下将描述以这种方式的移相掩模1的基本工作原理。
因为移相掩模1设置为在彼此邻近设置的两个区之间获得π/2的相位差，所以光强降低但在相应于移相线的位置不会变到0。另一方面，因为在移相线的交叉点中心的圆形区的复合透射率的累积值设置为0，在该交叉点，即相应于移相部分11e的位置，光强基本上衰减到0。
因此，对于穿过包括多个基本单元部分11的移相掩模1传输的光束，如图5所示，在衬底4上相应于移相掩模1的每个移相部分11e的点光强基本上是0，而且随着远离相应于移相部分11e的点光强迅速地增加。光束周期性地具有这种反转峰型光强分布。即，通过移相部分11e确定反转峰型这种周期性强度分布的最小位置。注意到反转峰型周期性光强分布具有基本上在x-z平面和y-z平面相同的纵面。反转峰的宽度与移相掩模1和衬底4之间距离(即散焦量)的1/2的幂成比例变化。
如上所述，当用仅周期性地具有如图5所示的反转峰型光强分布的光束照射半导体膜时，自通过峰部分产生的晶核向外围开始的横向生长在反转峰部分之间的中间部分停止。在第一实施例中，为了实现自相应于峰部分晶核的充分的横向生长，如图2A、2B和4所示的会聚/发散元件3设置在发光光学系统2和移相掩模1之间的光径上。
图6A是在衬底4上穿过移相掩模1和会聚/发散元件3传输的光束在x-z平面光强分布示图，图6B是在y-z平面光强分布示图。如上所述，会聚/发散元件3具有把自发光光学系统2入射并具有均匀强度分布的光束转换成周期性具有如图4所示的向上凹入强度分布的光束的作用，在图4中在移相部分11e光强最小并且随着远离移相部分11e光强增加。另一方面，移相掩模1具有把有均匀光强分布的光束转换成周期性具有如图5所示的反转峰型光强分布的光束的作用。
对于按照第一实施例的晶化设备，因为会聚/发散元件3设置在移相掩模1的入射光面上，衬底4上入射的光束获得了经移相掩模1和会聚/发散元件3的作用的光强分布。即，入射到衬底4表面上的光束具有如图7所示的光强分布，在图7中穿过移相掩模1传输并如图5所示的光强分布叠加到穿过会聚/发散元件传输并如图4所示的光强分布上。因此，用于照射衬底4的半导体膜的光束周期性地具有两步反转峰型光强分布，其由如图6A所示的相同周期处分布的向上凹入型光强分布与反转峰型的强度分布的乘积(product)来表征。在这种两步反转峰型的光强分布中，对于反转峰型的上述强度分布，在相应于移相部分11e的点光强基本上是0。随着远离该点，以陡的抛物线形式增加光强以达到预定值。即，通过移相部分11e的分布确定两步反转峰型的这种周期强度分布的最小位置。也就是说，对于如图6A所示的两步反转峰型的光强分布，如图4所示的第二步幅反转峰型的光强分布叠加到如图5所示的第一步幅的反转峰型的光强分布的中间部分。结果，忽略了中间部分浪涌(surge)的影响。
在第一实施例中，两步反转峰型的周期性强度分布相应于x-z方向的周期向上凹入部分和y-z方向的向上凹入部分。如图7所示，彼此邻近设置的反转峰部分之间的中间部分在y方向是均匀的，强度沿x方向基本上单调地增加或以小的弯曲形式基本上线性增加。两步反转峰型的强度分布具有一个转折点，在该点处反转峰部分和向上凹入部分之间的倾斜减小。
当用包括两步反转峰型强度分布的光束照射衬底4时，在相应于最小光强点部分形成晶核，即基本上为零的点(相应于移相部分11e的点)。这将详细描述。在反转峰型强度分布中具有大倾斜的位置产生晶核。反转峰部分的中心部分产生多晶，因此外部晶体形成核，并且晶体生长。晶体生长的位置通常是具有大倾斜的位置。
接着，沿x方向开始横向生长，x方向具有从晶核开始的大的光强梯度(即，温度梯度)。因为在两步反转峰型的强度分布中中间部分基本上不存在光强减少部分，自晶核横向生长到达峰，没有中途停止，并且可以生长大的晶粒。尤其是在第一实施例中，在反转峰部分和向上凹入部分之间存在倾斜减小的转折点。因此，当用具有两步反转峰型强度分布的光束照射衬底4的半导体膜时，从两步反转峰型强度分布的中心部分在整个宽度上的宽广区域中生长晶粒。当两步反转峰型的强度分布的宽度设置为与液晶的像素间距相等时，相对于每个像素可以产生单晶。即，因为消除了如图5所示中间部分中的浪涌，所以横向生长不会停止。
如上所述，在第一实施例中，实现了自晶核充分的横向生长，并且可以产生具有大晶粒尺寸的结晶半导体膜。因为通过按照第一实施例的晶化设备产生的晶体具有大的晶粒尺寸，因此，在横向生长方向(x-方向)具有高电子迁移率。因此，当在横向生长方向设置晶体管的源和漏区时，可以制造具有满意特性的晶体管。
图8是按照本发明的第二实施例晶化设备的结构概略示图。第二实施例具有与第一实施例相似的结构，不同于第一实施例之处在于：在移相掩模1和衬底4之间的光径上设置光学图像形成系统6。将介绍与第一实施例的不同方面，并且以下将描述第二实施例。注意到在图8中，为了简化图，省略了发光光学系统2的内部结构。
在第二实施例中，如图8所示，在光轴上衬底4远离与移相掩模1(光学图像形成系统6的图形平面)光共轭的平面。在这种情况下，通过移相掩模1的作用在衬底4的半导体膜上形成的反转峰型强度分布的宽度变为基本上与光学图像形成系统6的像平面和衬底4之间距离1/2幂成比例(即散焦量)，假定光学图像形成系统6的分辨率是足够的。注意到光学图像形成系统6可以是折射光学系统、反射光学系统和折射/反射光学系统的任一种。
在第二实施例中，以与第一实施例相同的方式，用光束照射衬底4的半导体膜，经会聚/发散元件3和移相掩模1的作用该光束具有两步反转峰型的强度分布。因此，横向生长自晶核中途无停止地到达峰，并且可以产生具有大晶粒尺寸的结晶半导体膜。
而且，在第二实施例中，因为光学图像形成系统6设置在移相掩模1和衬底4之间的光径上，确保了在衬底4和光学图像形成系统6之间相当大的间隔，防止由于衬底4的磨损污染移相掩模1。因此，可以实现满意的晶化而不受衬底4磨损的影响。
还是在第二实施例中，因为确保了衬底4和光学图像形成系统6之间相当大的间隔，用于位置探测的探测光被引入到衬底4和光学图像形成系统6之间的光径上，并且由此易于调整衬底4和光学图像形成系统6之间的位置关系。
图9是按照本发明第三实施例的晶化设备的结构概略示图。第三实施例包括与第一实施例相似的结构，不同于第二实施例之处在于：设置移相掩模1和衬底4布置成经由光学图像形成系统7具有光共轭关系。将介绍与第二实施例的不同方面，并且以下将描述第三实施例。注意到在图9中，为了简化图，省略了发光光学系统2的内部结构。
按照第三实施例光学图像形成系统7包括设置在光学图像形成系统7的光瞳(pupil)平面中的孔径光阑7a。孔径光阑7a可以是多个具有不同尺寸孔径(光传输部分)的孔径光阑7a的任一个，并且多个孔径光阑可以相对于光径转换。此外，孔径光阑7a还可以包括具有尺寸可以连续变化的孔径的可变光阑(iris diaphragm)7a。设置孔径光阑7a(即光学图像形成系统7的图像面的数值孔径)的孔径的尺寸以在衬底4的半导体膜上产生两步反转峰型周期性光强分布。两步反转峰型的强度分布的宽度优选设置为与液晶显示器的像素间距相等。
经移相掩模1的作用衬底4的半导体膜上形成的光反转峰部分的宽度与光学图像形成系统7的分辨率R的相同。假定使用的光束的波长是λ，光学图像形成系统7的像一侧数值孔径是NA，通过R＝kλ/NA限定光学图像形成系统7的分辨率R。取决于照射移相掩模1的发光光学系统2的规格、自光源提供的光束的相干程度和分辨率的限定，常数k具有基本上接近1的值。以这种方式，当光学图像形成系统7的像一侧数值孔径NA减小时，以致在第三实施例中光学图像形成系统7的分辨率降低，反转峰型宽度增加。
在第三实施例中，以与第一和第二实施例相同的方式，用光束照射衬底4的半导体膜，经会聚/发散元件3和移相掩模1的作用该光束具有两步反转峰型的强度分布。因此，横向生长自晶核中途无停止地到达峰，并且可以产生具有大晶粒尺寸的结晶半导体膜。还是在第三实施例中，以与第二实施例相同的方式，可以实现满意的晶化而不受衬底4磨损的影响。并且易于调整衬底4和光学图像形成系统7之间的位置关系。
在上述实施例中，会聚/发散元件3具有折射表面13a，折射表面13a完整地具有正弦波形状，还可以包括具有另一个连续弯曲表面形状的折射表面或具有如图10A所示的台阶形状的折射表面。
图10B是当以台阶形状形成会聚/发散元件3的折射表面时，关于在用于照射移相掩模的光束上强度分布的模拟结果的示图。在模拟中，由相应于22.5到180度且每个相位差为22.5度的八级台阶近似会聚/发散元件3的基本上正弦波形状的折射表面13a。发光光学系统2的数值孔径设置为0.025，并且通过计算获得自会聚/发散元件3在40μm间隔设置的移相掩模1上的强度分布。如图10A所示，即使通过基本上正弦波形状的多个台阶近似会聚/发散元件3的正弦波形状折射表面13a，穿过会聚/发散元件3传输的光束周期性地包括向上凹入强度分布。在该分布中，相应于移相部分11e的线中光强最低，并且随着远离最低光强线增加。
注意到结构不限于连续的弯曲表面或多个台阶近似，并且会聚/发散元件3还可以被构造为“醌(quino)型”，以0到2π的相位差范围折回。还可以提供经光学材料折射率分布的会聚/发散功能，而会聚/发散元件3不产生折射表面。例如，可以使用现有技术例如通过光强调制折射率的光聚合，和玻璃的离子交换。还可以使用全息摄影或衍射光元件以提供与会聚/发散元件3等效的光学转换作用。
而且，在上述实施例中，形成会聚/发散元件3的折射表面13a以具有沿x方向的一维折射作用，但是本发明不限于此，会聚/发散元件3还可以具有沿x方向和y方向的二维折射作用。以这种方式，通过会聚/发散元件3的作用在移相掩模1上形成的向上凹入强度分布在x-z和y-z平面周期性地具有相似的向上凹入的纵面。
而且，在上述实施例中，由具有相应于0、π/2、π、3π/2相位的四个矩形区的至少一个单元构成移相掩模1，但是本发明不限于此，移相掩模1可以有多种改进。例如还可以使用包括交叉点(移相部分)的移相掩模，交叉点包括三个或更多的移相线，其中在交叉点中心的圆形区的复合透射率的累积值基本上为0。如图11所示，还可以使用这样的移相掩模：其具有相应于移相部分的圆形台阶，并被设置为在穿过圆形台阶部分传输的光束和穿过外围传输的光束之间具有π的相位差。
还可以在设计状态下计算强度分布，但优选观测和确定在将被处理的实际表面(将暴露的表面)的强度分布。通过放大将被光学系统和由图像拾取元件例如CCD的输入处理的表面进行该观测。当使用的光束是紫外光时，光学系统受到限制，因此可以在将被处理的表面中设置荧光板以把光束转换为可见光。
而且，在上述实施例中，为光学转换元件的会聚/发散元件3和移相掩模1可以作为单独的光学部件，但本发明不限于此，会聚/发散元件3和移相掩模1还可以组合地形成。当连接到设备上时，不是必须分别地设置会聚/发散元件3和移相掩模1，会聚/发散元件3和移相掩模1可以作为一个集成的光学部件高度准确地连接到设备上。
形成会聚/发散元件3和移相掩模1的集成装配优选地自光束入射方向依次包括入射平面和边界平面，在入射平面上光束入射到会聚/发散元件3上，边界平面在会聚/发散元件3和构成移相掩模1的移相部分之间。以这种方式，不包括玻璃层结构的构造设置在衬底4的面上，而不是移相部分。因此，在每一个实施例中，移相表面和衬底4之间的距离充分地减小，并且可以执行满意的晶化。
特别地，在第二和第三实施例中，用不包括在衬底4侧上的玻璃层结构而不是移相部分的构造可以避免不必要的像差产生，在第二和第三实施例中需要用于准确地形成反转峰型强度分布的高分辨率。
图12是说明组合地形成会聚/发散元件3和移相掩模1方法的示图。参照图12，例如，当用光刻胶41覆盖具有1.50841折射率的石英衬底40时，执行电子束绘图和显影以获得光刻胶图形41a。接着，使用光刻胶图形41a为掩模执行衬底40的部分干法蚀刻，进而除去光刻胶，因而石英衬底40的表面被蚀刻掉/处理掉。而且，当重复每一个光刻胶应用到光刻胶除去的步骤时，在石英衬底40的表面中形成完整地具有基本正弦波形状的折射表面40a(例如0.124μm深度)。
随后，通过CVD工艺在石英衬底40的正弦波形状折射表面40a上由SixNy(高折射率材料)形成高折射率材料膜42，其具有3μm的厚度，并例如具有大约2.3的折射率。而且，例如通过化学机械抛光(CMP)技术使高折射率材料的表面变平。接着，在高折射率材料膜42的平整表面上形成例如具有40μm厚度的有机旋涂玻璃(Spin OnGlass，SOG)膜(例如用烷基代替烷氧基硅烷)。
进而，用光刻胶44覆盖有机SOG膜43的表面，执行电子束绘图和显影，因而获得了光刻胶图形44a。随后，使用光刻胶图形44作为掩模执行干法蚀刻，进而除去光刻胶，因而形成了例如具有0.248μm深度的移相表面45。以这种方式，与构成移相掩模1的高折射率材料膜42和有机SOG膜43组合形成构成会聚/发散元件3的石英衬底40。具有正弦波形状的折射表面40a构成会聚折射表面和移相掩模1之间的界面。
图13A至13E示出使用每个实施例的晶化设备制造电子器件的步骤。如图13A所示，使用化学汽相位生长工艺或溅射工艺在绝缘衬底20(例如碱玻璃、石英玻璃、塑料、聚酰亚胺等)上形成下层膜21(例如50nm厚的SiN和100nm厚的SiO2的叠层膜)和非晶半导体膜22(例如50nm至200nm厚的Si、Ge、SiGe等)。由此，制备了衬底4。
使用晶化设备用光束23(例如KrF受激准分子激光束或XeCl受激准分子激光束)照射形成的非晶半导体膜22的一部分或整个表面。对于按照本发明的每个实施例的晶化设备，用具有两步反转峰型强度分布的光束照射表面。因此，如图13B所示，可以形成多晶半导体膜或单晶半导体膜24，其具有与使用现有技术晶化设备产生的多晶半导体膜相比更大的晶粒尺寸的晶体。
当非晶半导体膜22具有相位对宽广的表面时，仅通过晶化设备用一个照射来照射表面的一部分，通过在彼此垂直的两个方向上相对于彼此相对移动晶化设备和非晶半导体膜22，执行非晶半导体膜22整个表面的晶化。
例如，固定非晶半导体膜22，晶化设备在彼此垂直的两个方向上扫描非晶半导体膜22的表面，而且连续地照射并晶化非晶半导体膜22的表面。作为替换，非晶半导体膜22被放置在可以在彼此垂直的两个方向上移动的工作台上，该工作台相对于固定的晶化设备移动，由此可以用光束照射非晶半导体膜的表面。作为替换，相对于由仅在一个方向上可移动的臂支撑的晶化设备，在与设备垂直的方向上移动非晶半导体膜22。在该设备中，晶化设备和非晶半导体膜22可以在彼此垂直的两个方向上相对于彼此移动以用光束照射非晶半导体膜22的表面。
接着，如图13C所示，使用光刻技术把理多晶半导体膜或单晶半导体膜24处理为具有岛形的(insular)半导体膜25，并使用化学汽相位生长工艺或溅射工艺以形成具有20nm至100nm厚的SiO2膜作为栅绝缘膜26。而且，如图13D所示，形成栅极27(例如硅化物、MoW等)，并使用栅极27作为掩模注入杂质离子28(对于N沟道晶体管用磷，对于P沟道晶体管用硼)。其后，在氮气下执行退火处理(例如在450℃，1小时)以激活杂质。
接着，如图13E所示，形成层间绝缘529，制成接触孔，并经由沟道30形成连接到在半导体膜25中形成的源31和漏32的源极33和漏极34。根据如图13A和13B所示步骤产生的多晶半导体膜或单晶半导体膜25的大晶粒尺寸晶体的位置已经形成沟道30。
通过上述步骤，可以形成多晶晶体管或单晶半导体晶体管。以这种方式制造的多晶晶体管或单晶晶体管可以应用到液晶显示器或电致发光(EL)显示器的驱动电路，或存储器(SRAM或DRAM)或CPU的集成电路。
如上所述，按照本发明，通过会聚/发散元件和移相掩模的作用在衬底的半导体膜上形成两步反转峰型的强度分布，因此自晶核的横向生长中途无停止的到达峰，并且可以形成具有大晶粒尺寸的结晶半导体膜。

Claims (27)

1.一种晶化设备，其特征在于包括：发光光学系统(2)，其向未晶化半导体膜(4)发射具有均匀强度分布的光束，以致用该光束照射未晶化半导体膜(4)以晶化未晶化半导体膜(4)，
晶化设备还包括：
光转换元件(3)，其把具有均匀强度分布的光束转换为具有周期性向上凹入强度分布的光束；和
使光束通过的移相掩模(1)，其在光束的各部分之间产生相位差，并把具有均匀强度分布的光束转换为具有反转峰型周期性强度分布的光束，移相掩模(1)具有确定反转峰型的强度分布为最小的位置的移相部分(11e)，
光转换元件(3)，其位于发光光学系统(2)和未晶化半导体膜(4)之间的光径上，移相掩模(1)位于光转换元件(3)和未晶化半导体膜(4)之间的光径上，设置光转换元件(3)和移相掩模(1)以致向上凹入强度分布的最小位置设置在移相部分(11e)的对面，和
通过光转换元件(3)和移相掩模(1)转换并用其照射未晶化半导体膜(4)的光束，该光束具有包括在向上凹入部分内的反转峰部分的强度分布。
2.按照权利要求1的晶化设备，其特征在于移相掩模(1)和未晶化半导体膜(4)设置为基本上彼此平行并彼此附近。
3.按照权利要求1的晶化设备，其特征在于还包括：
位于移相掩模(1)和未晶化半导体膜(4)之间光径上的光学图像形成系统(6)，
其中沿光轴未晶化半导体膜(4)远离与移相掩模(1)光共轭平面预定距离。
4.按照权利要求1的晶化设备，其特征在于还包括：
位于移相掩模(1)和未晶化半导体膜(4)之间光径上的光学图像形成系统(7)，
光学图像形成系统(7)具有像一侧的数值孔径，设置该数值孔径以致把自移相掩模(1)的光束转换为具有反转峰型周期性强度分布的光束。
5.按照权利要求1至4的任一项的晶化设备，其特征在于光转换元件(3)具有包括发散区(13b)和会聚区(13c)的会聚/发散元件(3)，通过发散和会聚作用，在发散区(13b)自发光光学系统(2)的光束发散，在会聚区(13c)自发光光学系统(2)的光束会聚，以降低移相部分(11e)的光强。
6.按照权利要求5的晶化设备，其特征在于发散区(13b)包括发散折射表面(13b)，在发散折射表面(13b)上通过折射作用光束发散，并且会聚区(13c)包括会聚折射表面(13c)，在会聚折射表面(13c)上通过折射作用光束会聚。
7.按照权利要求6的晶化设备，其特征在于发散折射表面(13b)和会聚折射表面(13c)具有沿一个方向的一维折射作用。
8.按照权利要求6的晶化设备，其特征在于发散折射表面(13b)和会聚折射表面(13c)具有沿彼此垂直的两个方向的二维折射作用。
9.按照权利要求6的晶化设备，其特征在于发散折射表面(13b)和会聚折射表面(13c)形成具有正弦波形状的折射表面(13a)。
10.按照权利要求9的晶化设备，其特征在于折射表面(13a)形成为连续弯曲表面形状。
11.按照权利要求9的晶化设备，其特征在于折射表面(13a)形成为台阶形状。
12.按照权利要求1的晶化设备，其特征在于用于照射未晶化半导体膜(4)光束的强度分布在反转峰部分和向上凹入纵面之间具有转折点。
13.按照权利要求1的晶化设备，其特征在于组合形成会聚/发散元件(3)和移相掩模(1)以形成组件。
14.按照权利要求13的晶化设备，其特征在于组件包括在会聚/发散元件(3)和移相掩模(1)之间边界表面中的移相部分(11e)。
15.一种光学部件，其特征在于包括：第一光转换部分，其把具有均匀强度分布的入射光束转换为具有向上凹入强度分布的光束；和第二光转换部分，其把具有向上凹入强度分布的光束转化为具有包括在向上凹入部分内的反转峰部分的强度分布的光束。
16.一种晶化方法，穿过移相掩模(1)通过光束，并用具有反转峰型强度分布的光束照射未晶化半导体膜(4)，以形成结晶半导体膜，其中在相应于移相掩模(1)的移相部分(11e)的点光强最小，该方法的特征在于包括：
用具有向上凹入强度分布的光照射移相掩模(1)，其中在移相部分(11e)或在该部分附近光强最小，并且随着远离移相部分(11e)光强增加。
17.按照权利要求16的晶化方法，其特征在于还包括：设置未晶化半导体膜(4)和移相掩模(1)基本上彼此平行并在彼此附近。
18.按照权利要求16的晶化方法，其特征在于还包括：
在未晶化半导体膜(4)和移相掩模(1)之间光径上设置光学图像形成系统(6)；
沿光学图像形成系统(6)的光轴与移相掩模(1)光共轭的平面相隔一定距离设置未晶化半导体膜(4)。
19.按照权利要求16的晶化方法，其特征在于还包括：
在未晶化半导体膜(4)和移相掩模(1)之间光径上设置光学图像形成系统(7)；
设置光学图像形成系统(7)的像一侧的数值孔径为所需的值以产生反转峰型的强度分布；和
在与移相掩模(1)基本上光共轭的平面上设置未晶化半导体膜(4)。
20.一种晶化方法，其特征在于包括：
把具有均匀强度分布的光束转化为具有周期性向上凹入强度分布的光束；
把具有周期性向上凹入强度分布的光束转换为具有包括在向上凹入部分内的反转峰部分强度分布的光束；和
用最终转换的光束照射和晶化未晶化半导体膜(4)。
21.按照权利要求20的晶化方法，其特征在于还包括：
使具有包括在向上凹入部分内的反转峰部分的强度分布的光束成像；并
用成像的光束照射和晶化未晶化半导体膜(4)。
22.一种晶化设备，其特征在于包括：
发射光束的光源，该光束的光强可以使将被处理的半导体层熔融；
波前分割元件，自光源的光束入射到其上；
移相掩模，自波前分割元件的光束入射到其上，并且其发射具有光强图形的光束；和
支撑具有将被处理的半导体层衬底的工作台，自移相掩模的光束入射到衬底上。
23.一种晶化设备，其特征在于包括：
发射光束的光源，该光束的光强可以使将被处理的半导体层熔融；
光转换元件，其使自光源的光束经历会聚作用和发散作用并使光束具有包括上升/下降光强的光强分布；和
光学系统，其接收自光转换元件的光束并使光束具有这样的光强分布：具有反转峰型光强分布的两步反转峰型叠加到具有上升/下降光强的光强分布上。
24.一种晶化方法，其特征在于包括：
使自光源的光束入射到波前分割元件上的步骤，该光束的光强熔融将被处理的半导体层，波前分割元件把光束分隔为多个光束聚焦部分；
使自波前分割元件的多个光束聚焦部分入射到包括移相部分的移相掩模上的步骤，移相部分具有不同的位相并发射凹入光强分布的光束；和
使自移相掩模的凹入光强分布的光束入射到将被处理的半导体层上的步骤。
25.一种晶化方法，其特征在于包括：
使自光源的光束经历会聚作用和发散作用并使光束具有包括上升/下降光强的光强分布的步骤，光源发射光束的光强使将被处理的半导体层熔融；和
使光束具有两步反转峰型光强分布的步骤，其中反转峰型光强分布叠加到包括上升/下降光强的光强分布上。
26.一种晶化方法，其特征在于包括：
使穿过移相掩模传输的光束入射到非单晶半导体层上，
其中入射到移相掩模上的光束是包括上升/下降光强的光强分布。
27.一种晶化方法，其特征在于包括：
使穿过移相掩模传输的光束入射到未晶化半导体层上以晶化该层，
其中入射到未晶化半导体层上的光束的光强是两步反转峰型光强分布的光束。
CNA031471242A 2002-06-28 2003-06-27 晶化设备、用于晶化设备的光学部件、晶化方法、薄膜晶体管和显示器 Pending CN1476059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002188845A JP4347545B2 (ja) 2002-06-28 2002-06-28 結晶化装置および結晶化方法
JP188845/2002 2002-06-28

Publications (1)

Publication Number Publication Date
CN1476059A true CN1476059A (zh) 2004-02-18

Family

ID=29996830

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031471242A Pending CN1476059A (zh) 2002-06-28 2003-06-27 晶化设备、用于晶化设备的光学部件、晶化方法、薄膜晶体管和显示器

Country Status (5)

Country Link
US (1) US7011709B2 (zh)
JP (1) JP4347545B2 (zh)
KR (1) KR20040002802A (zh)
CN (1) CN1476059A (zh)
TW (1) TWI300579B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440438C (zh) * 2004-08-03 2008-12-03 株式会社液晶先端技术开发中心 结晶设备、结晶方法及调相装置
CN1955786B (zh) * 2005-09-22 2010-09-01 夏普株式会社 相位调制元件及其制造方法、结晶化装置及结晶化方法
CN103383521A (zh) * 2012-05-04 2013-11-06 台湾积体电路制造股份有限公司 各向异性相移掩模
CN104220208A (zh) * 2012-04-17 2014-12-17 皇家飞利浦有限公司 照明装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4347546B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TWI301295B (en) * 2002-07-24 2008-09-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, thim film transistor and display apparatus
TW200519503A (en) * 2003-09-30 2005-06-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, device and phase modulation element
US7374985B2 (en) * 2003-11-20 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
JP4664088B2 (ja) * 2004-02-17 2011-04-06 株式会社 液晶先端技術開発センター 光照射装置、光照射方法、結晶化装置、結晶化方法、および光変調素子
TW200541078A (en) * 2004-03-31 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, device, optical modulation element, and display apparatus
JP2006024753A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタの製造方法、薄膜トランジスタ、半導体装置の製造方法および表示装置
JP2006049481A (ja) * 2004-08-03 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、および位相変調素子
JP4607669B2 (ja) 2005-06-06 2011-01-05 株式会社 液晶先端技術開発センター レーザアニール用位相シフタ及びレーザアニール装置
JP4956987B2 (ja) * 2005-12-16 2012-06-20 株式会社島津製作所 レーザー結晶化装置及び結晶化方法
US8676876B2 (en) * 2006-06-27 2014-03-18 International Business Machines Corporation Synchronizing an active feed adapter and a backup feed adapter in a high speed, low latency data communications environment
US8296778B2 (en) * 2006-06-27 2012-10-23 International Business Machines Corporation Computer data communications in a high speed, low latency data communications environment
US8122144B2 (en) 2006-06-27 2012-02-21 International Business Machines Corporation Reliable messaging using redundant message streams in a high speed, low latency data communications environment
JP5314857B2 (ja) * 2006-07-28 2013-10-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2008270726A (ja) * 2007-03-23 2008-11-06 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および光変調素子
JP2009272509A (ja) * 2008-05-09 2009-11-19 Advanced Lcd Technologies Development Center Co Ltd 光照射装置、結晶化装置、結晶化方法、およびデバイス
CN105185694A (zh) * 2015-08-20 2015-12-23 京东方科技集团股份有限公司 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管
WO2020152796A1 (ja) * 2019-01-23 2020-07-30 ギガフォトン株式会社 レーザ加工装置及び被加工物の加工方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180481B2 (ja) * 1992-11-24 2001-06-25 日新電機株式会社 薄膜トランジスタ用単結晶シリコン層の形成方法
KR100841147B1 (ko) * 1998-03-11 2008-06-24 가부시키가이샤 니콘 레이저 장치, 자외광 조사 장치 및 방법, 물체의 패턴 검출장치 및 방법
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6746942B2 (en) 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
US7450618B2 (en) * 2001-01-30 2008-11-11 Board Of Trustees Operating Michigan State University Laser system using ultrashort laser pulses
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
TWI276179B (en) * 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
CN1975567A (zh) * 2002-04-23 2007-06-06 株式会社液晶先端技术开发中心 移相掩模
JP4347546B2 (ja) 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
TW200503061A (en) * 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440438C (zh) * 2004-08-03 2008-12-03 株式会社液晶先端技术开发中心 结晶设备、结晶方法及调相装置
CN1955786B (zh) * 2005-09-22 2010-09-01 夏普株式会社 相位调制元件及其制造方法、结晶化装置及结晶化方法
CN104220208A (zh) * 2012-04-17 2014-12-17 皇家飞利浦有限公司 照明装置
CN103383521A (zh) * 2012-05-04 2013-11-06 台湾积体电路制造股份有限公司 各向异性相移掩模

Also Published As

Publication number Publication date
JP2004031840A (ja) 2004-01-29
TW200403710A (en) 2004-03-01
US20040005744A1 (en) 2004-01-08
KR20040002802A (ko) 2004-01-07
US7011709B2 (en) 2006-03-14
TWI300579B (en) 2008-09-01
JP4347545B2 (ja) 2009-10-21

Similar Documents

Publication Publication Date Title
CN1476059A (zh) 晶化设备、用于晶化设备的光学部件、晶化方法、薄膜晶体管和显示器
US7537660B2 (en) Crystallization apparatus, optical member for use in crystallization apparatus, crystallization method, manufacturing method of thin film transistor, and manufacturing method of matrix circuit substrate of display
KR101193585B1 (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
US8052791B2 (en) Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
CN100343947C (zh) 结晶装置、结晶方法及相位转换机构
CN1975567A (zh) 移相掩模
US7608148B2 (en) Crystallization apparatus and crystallization method
US8546065B2 (en) Mask for crystallizing a semiconductor layer and method of crystallizing a semiconductor layer using the same
CN100338730C (zh) 结晶装置、结晶方法、薄膜晶体管以及显示装置
CN1495847A (zh) 结晶装置、结晶方法及所使用的相移掩模和滤波器
CN1734336A (zh) 光照设备、结晶设备、结晶方法和器件
JP4657774B2 (ja) 光照射装置、結晶化装置、結晶化方法、半導体デバイス、及び光変調素子
CN1650402A (zh) 结晶装置和结晶方法
US20090057764A1 (en) Thin film transistor and display apparatus
CN1498989A (zh) 结晶装置和结晶方法
JP4652707B2 (ja) 結晶化装置、結晶化方法、位相変調素子、およびデバイス
KR20090117611A (ko) 광조사장치, 결정화장치, 결정화방법, 및 디바이스
CN100395866C (zh) 结晶装置、结晶方法
CN101042984A (zh) 光照射和结晶的装置及方法，半导体器件和光调制元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned