JP4633428B2 - 結晶化装置、結晶化方法、デバイス、および位相変調素子 - Google Patents

結晶化装置、結晶化方法、デバイス、および位相変調素子 Download PDF

Info

Publication number
JP4633428B2
JP4633428B2 JP2004282755A JP2004282755A JP4633428B2 JP 4633428 B2 JP4633428 B2 JP 4633428B2 JP 2004282755 A JP2004282755 A JP 2004282755A JP 2004282755 A JP2004282755 A JP 2004282755A JP 4633428 B2 JP4633428 B2 JP 4633428B2
Authority
JP
Japan
Prior art keywords
light intensity
distribution
pattern
semiconductor film
phase modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004282755A
Other languages
English (en)
Other versions
JP2005129915A (ja
Inventor
幸夫 谷口
正清 松村
典孝 秋田
Original Assignee
株式会社 液晶先端技術開発センター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 液晶先端技術開発センター filed Critical 株式会社 液晶先端技術開発センター
Priority to JP2004282755A priority Critical patent/JP4633428B2/ja
Publication of JP2005129915A publication Critical patent/JP2005129915A/ja
Application granted granted Critical
Publication of JP4633428B2 publication Critical patent/JP4633428B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、レーザ光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置と、この結晶化装置に用いる位相変調素子と、結晶化方法と、デバイスとに関する。特に、本発明は、位相変調素子を用いて位相変調された所定の光強度分布を有するレーザ光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置と、この結晶化装置に用いる位相変調素子と、結晶化方法と、デバイスとに関する。
従来、たとえば液晶表示装置(Liquid-Crystal-Display:LCD)の画素に印加する電圧を制御するスイッチング素子などに薄膜トランジスタ(Thin-Film-Transistor:TFT)が用いられる。この薄膜トランジスタは、非晶質シリコン(amorphous-Silicon)層や多結晶シリコン(poly-Silicon)層に形成されている。
多結晶シリコン層は、非晶質シリコン層よりも電子又は正孔の移動度が高い。したがって、多結晶シリコン層にトランジスタを形成した場合、非晶質シリコン層に形成する場合よりも、スイッチング速度が速くなる。そしてディスプレイの応答が速くなる。また、周辺LSIを薄膜トランジスタで構成することが可能になる。さらに、他の部品の設計マージンを減らせるなどの利点がある。また、ドライバ回路やDACなどの周辺回路は、ディスプレイに組み入れることにより、より高速に動作させることができる。
多結晶シリコンは結晶粒の集合からなるが、単結晶シリコンに比べると電子または正孔の移動度が低い。また、多結晶シリコンに形成された多数の薄膜トランジスタは、チャネル部における結晶粒界数のバラツキが問題となる。そこで、最近、電子または正孔の移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の結晶化シリコンを生成する結晶化方法が提案されている。
従来、この種の結晶化方法として、多結晶半導体膜または非晶質半導体膜と平行に近接させた位相シフターにエキシマレーザ光を照射して結晶化半導体膜を生成する「位相制御ELA(Excimer Laser Annealing)法」が知られている。位相制御ELA法の詳細は、たとえば「表面科学(英文名:Journal of the Surface Science Society of Japan) Vol.21, No.5, pp.278-287, 2000」に開示されている。
位相制御ELA法では、まず位相シフターの位相シフト部に対応する点において光強度が周辺よりも低い逆ピークパターン(中心において光強度が最も低く周囲に向かって光強度が急激に増大するパターン)の光強度分布を発生させる。そして、この逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射する。その結果、光強度分布に応じて溶融領域に温度勾配が生じる。光強度が最も低い点に対応して最初に凝固する部分もしくは溶融しない部分に結晶核が形成される。その結晶核から周囲に向かって結晶が横方向に成長(以降、「ラテラル成長」もしくは「ラテラル方向成長」とよぶ)することにより大粒径の単結晶粒が生成される。
従来、「Electrochemical Society Proceeding Volume 2000-31, page 148-154,261-268」では、たとえばV字型の光強度勾配分布を形成するパターンを有する素子(マスク#2とする)、および逆ピーク状の光強度最小分布を形成するパターンを有する素子(マスク#1とする)を、ともにSiO2の基板に位相段差を設けることにより実現している。そして、2枚の素子は被処理基板に近接させた状態でエキシマレーザ光を照射することにより、被処理基板上に結晶化半導体膜を生成している。
従って、結晶化工程において、被処理基板からアブレーション現象が生じたとき、蒸発物が、被処理基板の対向するマスク#1の対向面に付着する。蒸発物が付着した次の工程では、マスク#1および#2により形成される光強度分布に乱れが生じ、結晶化面積、結晶化形状が乱れる。さらに、マスク#1および#2と被処理基板とが近接したレーザ光の照射は、各レーザ光照射時のマスク#1と被処理基板間のμmオーダの距離を常に一定に維持する操作は、この操作時間が長い時間を必要とし、比較的タクトタイムが遅くなる。
また、「電子情報通信学会論文誌(英文名:IEICE(The Institute of Electronics, Information and Communication) Transactions) Vol.J85−C,No.8,p.624−629,2002年8月」では、たとえばV字型の光強度勾配分布を形成するパターンを有する素子を光吸収材料SiONxの厚み分布により実現し、逆ピーク状の光強度最小分布を形成するパターンを有する素子をSiO2の位相段差により実現している。ただし、これら2つの素子は、1枚の基板に積層形成されている。そして、この1枚の素子基板に被処理基板を近接させた状態でエキシマレーザ光を照射することにより、被処理基板上に結晶化半導体膜を生成している。
また、特開2000−306859号公報では、位相差が180度のライン・アンド・スペース・パターンを有する位相シフターと被処理基板との間に結像光学系を配置している。そして、位相シフターを介して発生した逆ピークパターンの光強度分布を有する光を結像光学系を介して被処理基板に照射することにより、被処理基板上に結晶化半導体膜を生成している。
M. NAKATA and M. MATSUMURA, "Two-Dimensionally Position-Controlled Ultra-Large Grain Growth Based on Phase-Modulated Excimer-Laser Annealing Method", Electrochemical Society Proceeding Volume 2000-31, page 148-154 井上,中田,松村,「シリコン薄膜の振幅・位相制御エキシマレーザ溶融再結晶化法−新しい2−D位置制御大結晶粒形成法−」,電子情報通信学会論文誌,社団法人電子情報通信学会,2002年8月,第J85−C巻,第8号,p.624−629 特開2000−306859号公報
しかしながら、素子に被処理基板を近接させる従来技術(近接法またはプロキシ法)では、半導体膜におけるアブレーションに起因して素子が汚染され、ひいては良好な結晶化が妨げられるという不都合があった。また、被処理基板上の別の処理領域へステップ移動する度に被処理基板と素子とを引き離す必要があり、処理時間が長くなるという不都合があった。また、素子と被処理基板との間に設定すべき間隔が非常に小さいため、この狭い光路中に位置検出のための検出光を導入することが困難であり、ひいては間隔調整が困難であるという不都合があった。
一方、位相差が180度のライン・アンド・スペース・パターンを有する位相シフターを用いる従来技術では、形成される逆ピークパターンの光強度分布における谷の部分が深くなりすぎる。この場合、光強度が所定の閾値以上でないと結晶が成長しないので、結晶化されない領域が大きくなりすぎて大粒径の結晶化半導体膜を生成することができないという不都合があった。さらに、大粒径の結晶化を行うための逆ピークパターンの光強度分布の大きな勾配を得ることができなかった。
本発明は、前述の課題に鑑みてなされたものであり、大粒径の結晶化を行うための所望する勾配の光強度分布を得ることができ、結晶核からの十分なラテラル方向の結晶成長を実現して大粒径の結晶化半導体膜を生成することのできる結晶化装置および結晶化方法を提供することを目的とする。
前記課題を解決するために、本発明の第1形態では、入射光に、所望する光強度勾配分布を形成する第1素子(1)と所望する逆ピーク状の光強度最小分布を形成する第2素子(2)とを有する光変調光学系と、
前記光変調光学系と多結晶半導体膜または非晶質半導体膜を有する基板(5)との間に設けられた結像光学系(4)とを備え、
前記光強度勾配分布と前記光強度最小分布が形成された入射光を前記結像光学系を介し前記多結晶半導体膜または前記非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置を提供する。この場合、前記第1素子のパターンと前記第2素子のパターンとが対面していることが好ましい。
本発明の第1形態では、第1素子を介して形成される光強度勾配分布と第2素子を介して形成される逆ピーク状の光強度最小分布との合成光強度分布が基板表面上に形成される。その結果、結晶核の形成位置すなわち結晶成長の開始点を、逆ピーク状の光強度最小分布において光強度の最も小さい位置へ極力近づけることができる。そして、強度勾配分布における光強度の勾配方向に沿って結晶核からの十分なラテラル方向の結晶成長を実現して、大粒径の結晶化半導体膜を生成することができる。このとき、本発明の第1形態では、近接法の場合とは異なり、第1素子または第2素子と基板との間に結像光学系が介在し且つ基板と結像光学系との間隔も比較的大きく確保されているので、第1素子および第2素子や結像光学系が基板におけるアブレーションによる付着を受けることなく良好な結晶化を実現することができる。また、基板と結像光学系との間隔が比較的大きく確保されているので、基板上の別の処理領域へステップ移動する際にも基板と結像光学系とを引き離す必要がなく、高スループットな処理を実現することができる。また、基板と結像光学系との間隔が比較的大きく確保されているので、その間の光路中に位置検出のための検出光を導入して、基板と結像光学系との位置関係を調整することが容易である。
本発明の第2形態では、所望する光強度勾配分布を形成する第1パターンと所望する光強度最小分布を形成する第2パターンとが合成された合成パターンを有する素子(7)と、
前記素子と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられた結像光学系(4)とを備え、
前記合成パターンにより前記光強度勾配分布と前記光強度最小分布が形成された入射光を前記結像光学系を介し前記多結晶半導体膜または前記非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置を提供する。この場合、前記光強度勾配分布を形成するパターンおよび前記光強度最小分布を形成するパターンはともに位相変調パターンであり、前記合成パターンの位相変調量は前記光強度勾配分布を形成するパターンの位相変調量と前記光強度最小分布を形成するパターン位相変調量との和に対応していることが好ましい。
本発明の第2形態では、第1形態における第1素子および第2素子に代えて、光強度勾配分布を形成するパターンと逆ピーク状の光強度最小分布を形成するパターンとの合成パターンを有する1つの素子を用いている。その結果、本発明の第2形態では、上述したような第1形態の効果が得られるだけでなく、1つの素子の位置合わせのみで位置合わせ回数を減らすことができるという利点がある。
第1形態および第2形態の好ましい態様によれば、前記光強度勾配分布を形成する第1パターンは、最小寸法が前記結像光学系の点像分布範囲の半径よりも光学的に小さく且つ第1の位相値を有する第1領域と、第2の位相値を有する第2領域との占有面積率が位置によって変化する位相分布を有する。この構成により、自由な形態の光強度分布を生成することが可能になる。
この場合、前記光強度勾配分布は、ある一次元方向(例えばX方向)に勾配を有するV字を所定の方向(例えばY方向)に沿わせて形成させた立体形状であるV字型の光強度分布である。前記光強度勾配分布を形成する第1パターンは、前記V字型の光強度分布の底に対応する部分では前記底に平行な方向に沿って延びる直線状領域(完全な直線である必要はなくほぼ直線形状で有ればよい)を有し、前記V字型の光強度分布の底に対応する部分から離れた部分では孤立領域を有することが好ましい。この構成では、直線状領域の作用により光強度勾配分布の底に沿って均一な光学特性を得ることができるので、第1素子と第2素子との位置合わせが所定の方向に位置ずれしても、得られる合成光強度分布の光学特性が変動し難いという利点がある。
また、第1形態および第2形態の好ましい態様によれば、前記光強度最小分布を形成する第2パターンは、前記光強度勾配分布における光強度の勾配方向に沿って延びる複数の帯状領域を有し、互いに隣接する帯状領域は互いに異なる位相値を有する。この場合、前記複数の帯状領域は、互いに位相値の異なる3種類以上の帯状領域を有し、互いに隣接する2つの帯状領域の位相値の差は一方向に向かって符号を含めてほぼ等しい値を有することが好ましい。この構成では、第2素子の第2パターン面に対して基板の表面がデフォーカスしても、逆ピーク状の光強度最小分布におけるピーク点は等間隔状態が維持される。その結果、生成される結晶粒の中心位置の間隔が均等になり、ひいては同じ形状の結晶粒がY方向に沿って並ぶことになり、結晶粒上に薄膜トランジスタ(TFT)を作成する場合に有利である。
また、第1形態および第2形態の好ましい態様によれば、前記光強度最小分布を形成する第2パターンは、互いに位相値の異なる3種類以上の領域が所定の点において互いに隣接する形態を有する。この構成では、点逆ピーク状の光強度最小分布が光強度勾配分布の底部分にだけ所望の形態にしたがって生成されることになり、結晶成長の開始点を位置決めするために理想的な光強度分布が得られる。また、第1形態および第2形態では、前記結像光学系の瞳関数は、中央よりも周辺において小さいことが好ましい。この構成では、デフォーカス状態において得られる逆ピーク状の光強度最小分布の周辺に発生する不要ピークを減少させたり除去することができ、デフォーカス状態における光強度最小分布の対称性の崩れもかなり緩和される。
本発明の第3形態では、入射光により、光強度勾配分布を形成する第1素子(1)と逆ピーク状の光強度最小分布を形成する第2素子(2)とを有する光変調素子を照明し、
前記光変調光学系と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられた結像光学系(4)を介して、前記光強度勾配分布と前記光強度最小分布が形成された入射光を前記多結晶半導体膜または前記非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化方法を提供する。
本発明の第4形態では、入射光により、光強度勾配分布を形成する第1パターンと、光強度最小分布を形成する第2パターンとの合成パターンを有する素子(7)を照明し、
前記素子と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられた結像光学系(4)を介して、前記光強度勾配分布と前記光強度最小分布が形成された入射光を前記多結晶半導体膜または前記非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化方法を提供する。
本発明の第5形態では、第1形態または第2形態の結晶化装置あるいは第3形態または第4形態の結晶化方法を用いて製造されたことを特徴とするデバイスを提供する。この場合、結晶核からの十分なラテラル成長を実現して得られた大粒径の結晶化半導体膜に基づいて、良好な半導体デバイスや液晶表示デバイスなどを製造することができる。
本発明の第6形態では、入射光に、逆ピーク状の光強度最小分布を形成するパターンを有する位相変調素子であって、
前記パターンは、互いに位相値の異なる3種類以上の帯状領域を有し、互いに隣接する2つの帯状領域の位相値の差は一方向に向かって符号を含めてほぼ等しい値を有する位相変調素子を提供する。
本発明の第7形態では、入射光に、V字型の光強度分布を形成するパターンを有する位相変調素子であって、
最小寸法が所定の寸法よりも小さく且つ第1の位相値を有する第1領域と第2の位相値を有する第2領域とを有し、前記第1領域と前記第2領域との占有面積率が位置によって変化する位相分布を有し、
前記パターンは、前記V字型の光強度分布の底に対応する部分では前記底に平行な方向に沿って延びる直線状領域を有し、前記V字型の光強度分布の底に対応する部分から離れた部分では孤立領域を有する位相変調素子を提供する。
本発明では、第1素子を介して形成される光強度勾配分布と第2素子を介して形成される逆ピーク状の光強度最小分布との合成光強度分布が基板表面上に形成される。その結果、所望する勾配の光強度分布を得ることができ、大粒径の結晶化を行うことができる。また、本発明によれば、結晶核の形成位置すなわち結晶成長の開始点を、逆ピーク状の光強度最小分布において光強度の最も小さい位置へ極力近づけることができ、光強度勾配分布における光強度の勾配方向に沿って結晶核からの十分なラテラル方向の結晶成長を実現して、大粒径の結晶化半導体膜を生成することができる。
また、本発明では、近接法の場合とは異なり、第1素子または第2素子と基板との間に結像光学系が介在し且つ基板と結像光学系との間隔も比較的大きく確保されているので、第1素子および第2素子が基板におけるアブレーションの影響を受けることなく良好な結晶化を実現することができる。また、基板と結像光学系との間隔が比較的大きく確保されているので、基板上の別の処理領域へステップ移動する際にも基板と結像光学系とを引き離す必要がなく、高スループットな処理を実現することができる。また、基板と結像光学系との間隔が比較的大きく確保されているので、その間の光路中に位置検出のための検出光を導入して、基板と結像光学系との位置関係を調整することが容易である。
本発明の実施形態を、添付図面に基づいて説明する。
図1は、本発明の第1実施形態にかかる結晶化装置の構成を概略的に示す図である。また、図2は、図1の照明系の内部構成を概略的に示す図である。図1および図2を参照して説明する。第1実施形態の結晶化装置は、入射光に所望する光強度勾配分布の光学的パターンを形成する第1位相変調素子1と、逆ピーク状の光強度最小分布を形成するパターンを有する第2位相変調素子2とを備えている。第1位相変調素子1および第2位相変調素子2のパターン構成については後述する。
なお、第1位相変調素子1と第2位相変調素子2とは、パターンが対面するように隣接配置されている。また、第1実施形態の結晶化装置は、光軸が同軸的に配置された第1位相変調素子1および第2位相変調素子2を照明するための照明系3を備えている。照明系3は、たとえば図2に示す光学系であり、248nmの波長を有する光を供給するKrFエキシマレーザ光源3aを備えている。なお、光源3aとして、XeClエキシマレーザ光源やYAGレーザ光源のような他の適当な光源を用いることもできる。光源3aから供給されたレーザ光は、ビームエキスパンダ3bを介して拡大された後、第1フライアイレンズ3cに入射する。
こうして、第1フライアイレンズ3cの後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第1コンデンサー光学系3dを介して、第2フライアイレンズ3eの入射面を重畳的に照明する。その結果、第2フライアイレンズ3eの後側焦点面には、第1フライアイレンズ3cの後側焦点面よりも多くの複数の光源が形成される。第2フライアイレンズ3eの後側焦点面に形成された複数の光源からの光束は、第2コンデンサー光学系3fを介して、第1位相変調素子1および第2位相変調素子2を重畳的に照明する。
ここで、第1フライアイレンズ3cおよび第1コンデンサー光学系3dは、第1ホモジナイザを構成し、この第1ホモジナイザにより光源3aから供給されたレーザ光について第1位相変調素子1および第2位相変調素子2上での入射角度に関する均一化が図られる。また、第2フライアイレンズ3eおよび第2コンデンサー光学系3fは第2ホモジナイザを構成し、この第2ホモジナイザにより第1ホモジナイザからの入射角度が均一化されたレーザ光について第1位相変調素子1および第2位相変調素子2上での面内各位置での光強度に関する均一化が図られる。こうして、照明系3は、ほぼ均一な光強度分布を有するレーザ光により第1位相変調素子1および第2位相変調素子2を照射する。換言すれば、照明系3は第1位相変調素子1を照明し、この第1位相変調素子1を透過した透過光が第2位相変調素子2に入射する。
第1位相変調素子1および第2位相変調素子2で位相変調されたレーザ光は、結像光学系4を介して、被処理基板5に入射される。ここで、結像光学系4は、第1位相変調素子1のパターン面と第2位相変調素子2のパターン面との中間面と被処理基板5とを光学的に共役に配置している。換言すれば、被処理基板5は、上記中間面と光学的に共役な面(結像光学系4の像面)に設定されている。結像光学系4は、正レンズ群4aと正レンズ群4bとの間に開口絞り4cを備えている。
開口絞り4cは、開口部(光透過部)の大きさの異なる複数の開口絞りを有し、これらの複数の開口絞り4cは光路に対して交換可能に構成されていてもよい。あるいは、開口絞り4cは、開口部の大きさを連続的に変化させることのできる虹彩絞りを有していてもよい。いずれにしても、開口絞り4cの開口部の大きさ(ひいては結像光学系4の像側開口数NA)は、後述するように、被処理基板5の半導体膜上において所要の光強度分布を発生させるように設定されている。
なお、結像光学系4は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。また、被処理基板5は、たとえば液晶ディスプレイ用板ガラスの上に化学気相成長法(CVD)により下地膜および非晶質シリコン膜が順次形成されたものである。下地膜は、絶縁膜例えばSiO2であり、非晶質シリコンとガラス基板が直接接触してNaなどの異物が非晶質シリコンに混入するのを防止し、非晶質シリコンの溶融温度が直接ガラス基板に伝熱されるのを防止する。被処理基板5は、真空チャックや静電チャックなどにより基板ステージ6上において予め定められた所定の位置に位置決めされて保持されている。
図3Aないし図3Fは、第1位相変調素子の基本原理を説明する図である。図3Aないし図3Fにおいて図1および図2と同一部分には同一符号を付与し、その詳細な説明は重複するので省略する。一般に、第1位相変調素子1による結像の光振幅分布U(x,y)は、次の式(1)で表わされる。なお、式(1)において、T(x,y)は第1位相変調素子1の複素振幅透過率分布を、*はコンボリューション(たたみ込み積分)を、ASF(x,y)は結像光学系4の点像分布関数をそれぞれ示している。ここで、点像分布関数とは、結像光学系による点像の振幅分布と定義する。
U(x,y)=T(x,y)*ASF(x,y)・・・(1)
なお、第1位相変調素子1の複素振幅透過率分布Tは、振幅が均一であることから、次の式(2)で表わされる。なお、式(2)において、T0は一定の値であり、φ(x,y)は位相分布を示している。
T=T0iφ(x,y)・・・(2)
また、結像光学系4が均一円形瞳を有し且つ無収差である場合、点像分布関数ASF(x,y)に関して次の式(3)に示す関係が成立する。なお、式(3)において、J1はベッセル(Bessel)関数を、λは光の波長を、NAは上述したように結像光学系4の像側開口数をそれぞれ示している。
ASF(x,y) ∝ 2J1(2π/λ・NA・r)/(2π/λ・NA・r)・・(3)
ただし、r=(x2+y21/2
図3Aに示す結像光学系4の点像分布関数は、図3Bに示すものであり、直径Rの円筒形4e(図3B中破線で示す)で近似すると、図3Cに示す第1位相変調素子1上の直径R’(結像光学系の拡大倍率をMとしたとき、R=M×R’で決定される値)の円内の複素振幅分布を積分したものが、像面4f上の複素振幅を決定する。上述したように、像面4fに結像された結像の光振幅すなわち光強度は第1位相変調素子1の複素振幅透過率分布と点像分布関数とのコンボリューションで与えられる。点像分布関数を円筒形4eで近似して考えると、図3Cに示す円形の点像分布範囲R内で位相変調素子1の複素振幅透過率を均一重みで積分した結果が、図3Aの像面4fでの複素振幅になり、その絶対値の二乗が光強度となる。なお、結像光学系4での点像分布範囲Rとは、点像分布関数によって描かれた図3Bの曲線の0点4iとの交点4j内の範囲をいう。
したがって、点像分布範囲R内で位相の変化が少ないほど光強度は大きくなり、逆に位相の変化が大きいほど光強度は小さくなる。この点は、図3Dに示すように単位円4g内での位相ベクトル4hの和で考えると理解しやすい。像面4fを物例えば半導体膜とした場合、図3Bの点像分布関数は、図3Fに示すような点像分布関数となる。図3Eは像面4fの一点を表す図であり、上記の過程によりこの点の光強度が決定される。図4Aないし図4Cは、点像分布範囲R内での位相の変化と光強度との典型的な関係を示す図である。図4Bおよび図4Cのハッチングは位相値が異なる部分が明確となるために付すものである。図4Aは、位相変調素子1の面を4等分した4つの領域の位相値がすべて0度の場合を示す図であり、0度方向の4つの位相ベクトル4kの和が振幅4Eに対応し、その二乗が光強度16Iに対応することになる。ここでEとは図4Aの下図の点線円の半径を示す値であり、IはE2=Iと規定する。
図4Bは、上記4つの領域において離間した2つの領域の位相値が0度であり、他の離間した2つの領域の位相値が90度の場合を示す図であり、0度方向の2つの位相ベクトル4mと90度方向の2つの位相ベクトル4nとの和が振幅となり、その値は8E2(4E2+4E2=8E2であるため)の平方根に対応し、その光強度は振幅の二乗である8Iに対応することになる。図4Cは、位相値が0度の領域と位相値が90度の領域と位相値が180度の領域と位相値が270度の領域の場合の位相変調素子1,2を示す図であり、0度方向の位相ベクトル4sと90度方向の位相ベクトル4tと180度方向の位相ベクトル4uと270度方向の位相ベクトル4vとの和が振幅0Eに対応し、その二乗が光強度0Iに対応することになる。
図5Aおよび図5Bは、結像光学系4における瞳関数と点像分布関数との関係を示す図である。一般に、点像分布関数は、瞳関数のフーリエ変換で与えられる。具体的には、結像光学系4が均一な円形瞳を有し且つ無収差である場合、点像分布関数ASF(x,y)は上述の式(3)により表わされる。しかしながら、結像光学系4に収差が存在する場合や、均一円形瞳以外の瞳関数を有する場合はこの限りではない。
均一な円形瞳で無収差の場合、図5Bに示すように点像分布関数が最初に0となるまでの中央領域(すなわちエアリーディスク)の半径R/2は、次の式(4)で表わされることが知られている。
R/2=0.61λ/NA (4)
本明細書において、点像分布範囲Rとは、図3Bおよび図5Bに示すように点像分布関数ASF(x,0)が最初に0となるまでの円形状の中央領域を意味している。図4Aないし図4Cを参照して明らかなように、結像光学系の点像分布範囲Rに光学的に対応する円の中に複数(図4Aないし図4Cでは4つ)の位相変調単位が含まれていると、複数の位相ベクトル(4k,4m,4n,4s〜4v)の和により光の振幅を、ひいては光の強度を解析的に且つ簡単な計算にしたがって制御することが可能である。その結果、一般的に実現困難であった大粒径の結晶化を行うための光強度分布を比較的容易に得ることができる。
したがって、本発明では、光強度を自由に制御するために、第1位相変調素子1の位相変調単位は、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さいことが必要である。換言すれば、結像光学系4の像側における第1位相変調素子1の位相変調単位の大きさは、結像光学系4の点像分布範囲Rの半径R/2よりも小さいことが必要である。以下、第1実施形態における第1位相変調素子1の構成および作用について説明する。
図6Aおよび図6Bは、第1実施形態における第1位相変調素子の全体構成を概略的に示す図である。図6Aおよび図7Aのハッチングは第1領域1bの部分が明確となるために付すものである。また、図7Aおよび図7Bは、図6Aの第1位相変調素子における基本パターンの構成を概略的に示す図である。図6Aに示す第1位相変調素子1のパターンは、図7Aに示す基本パターンを含んでいる。図7Aを参照すると、第1位相変調素子1の基本パターンは、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さいサイズの複数のセル(図中矩形状の破線で示す)1cを有する。
各セル1cには、たとえば90度の位相値(第1の位相値)を有する第1領域(図中斜線部で示す)1bと、たとえば0度の位相値(第2の位相値)を有する第2領域(図中空白部で示す)1aとが形成されている。図7Aに示すように、各セル1c内における第1領域1bと第2領域1aとの占有面積率がセル毎に変化している。換言すれば、位相値が90度の第1領域1bと位相値が0度の第2領域1aとの占有面積率がX方向の位置によって変化する位相分布を有する。さらに具体的には、セル内における第2領域1aの占有面積比は、図中左側のセルにおいて最も50%に近く、図中右側のセルにおいて最も100%に近く、その間においてX方向に沿って単調に変化している。
以上のように、第1位相変調素子1は、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さいサイズの位相変調単位(セル)1cに基づく位相分布を有する。したがって、各位相変調単位1cにおける第1領域1bと第2領域1aとの占有面積率を、すなわち2つの位相ベクトルの和を適宜変化させることにより、被処理基板5上に形成される光強度分布を解析的に且つ簡単な計算にしたがって制御することが可能である。
具体的には、図6Bに示すように、第2領域1aの占有面積比が最も100%に近い両側位置において最も光強度が大きく、第2領域1aの占有面積比が最も50%に近い中央位置において最も光強度が小さい一次元方向に勾配を有する(X方向に勾配を有する)V字型の光強度勾配分布が得られる。ここでV字とは完全なV字のみを意味するものではなく、例えば図6Bに示すようにほぼV字型に近い谷型形状、一部にU字部分を有する谷型形状をも含む概念である。またV字型形状は1つに限定されず、一部に当該V字型を含んでいればよい。例えば図6Aに示す第1位相変調素子1は1つである必要はなく複数並設され、それに対応しV字型が複数並んだ形状の光強度分布でも良い。第1位相変調素子1は、例えば石英ガラス基板に所要の位相段差に対応する厚さ分布を形成することにより製造することができる。石英ガラス基板の厚さの変化は、選択エッチングやFIB(Focused Ion Beam)加工により形成することができる。
図8Aおよび図8Bは、第1実施形態における第2位相変調素子の構成を概略的に示す図である。図8Aを参照すると、第2位相変調素子2のパターンは、図中鉛直方向に延びる複数(4つのみを図示)の帯状領域を有し、互いに隣接する帯状領域は互いに異なる位相値を有する。具体的には、第2位相変調素子2は、位相差が90度のライン・アンド・スペース・パターンを有する位相シフターであって、0度の位相値を有する矩形状の第1帯状領域2aと90度の位相値を有する矩形状の第2帯状領域2bとが交互に形成されたパターンを有する。図8Aのハッチングは第2帯状領域2bの部分が明確となるために付すものである。
この場合、図8Bに示すように、第1帯状領域2aと第2帯状領域2bとの境界線である位相シフト線において光強度が最も小さく周辺に向かって(ピッチ方向であるY方向に沿って両側に)急激に光強度が増大する逆ピーク状の光強度最小分布が得られる。第2位相変調素子2も第1位相変調素子1と同様に、例えば石英ガラス基板に所要の位相段差に対応する厚さ分布を形成することにより製造することができる。石英ガラス基板の厚さの変化は、選択エッチングやFIBにより形成することができる。
第1実施形態では、第1位相変調素子1において第1領域1bと第2領域1aとの占有面積率が変化する方向(図6Aにおいて破線1dで示す方向)と、第2位相変調素子2における位相シフト線の方向(図8Aにおいて実線2cで示す方向)とを一致させている。換言すれば、第2位相変調素子2のパターンは、第1位相変調素子1を介して形成される光強度勾配分布における光強度の勾配方向(X方向)に沿って延びる複数の帯状領域を有する。
その結果、第1実施形態として、図9Aに、第1位相変調素子1を介して形成されるV字型の光強度勾配分布1eの斜視図を示し、図9Bには第2位相変調素子2を介して形成される逆ピーク状の光強度最小分布2dとの斜視図を示す。図9A、図9Bおよび図10のハッチングは第1領域1bおよび第2帯状領域2bの部分が明確となるために付すものである。図9Bに示す第2位相変調素子2は、光最小強度最小分布の逆ピークを3つ含むように第1帯状領域2aと第2帯状領域2bが構成されているものとした。従って図8Aに示す逆ピークを5つ形成する第2位相変調素子2と比較し、図9B及び図10の第2位相変調素子2は両端の第1帯状領域2aと第2帯状領域2bの幅が半分のものとなっている。
図10には、第1位相変調素子1を介して形成されるV字型の光強度勾配分布1eと、第2位相変調素子2を介して形成される逆ピーク状の光強度最小分布2dとの合成光強度分布を示す。
さらに理解しやすいように、図11には、第2位相変調素子2を介して形成される光強度最小分布の逆ピークが1つだけ含む場合の、合成光強度分布の斜視図であり、透過図を示す。すなわちV字型パターン+1つの逆ピーク状パターンの合成光強度分布5aが被処理基板5の表面上に形成される。V字型パターン+1つの逆ピーク状パターンの光強度分布5aでは、結晶核の形成位置すなわち結晶成長の開始点を、逆ピーク状の光強度最小分布2dにおいて光強度の最も小さい位置へ極力近づけることができ、V字型の光強度勾配分布1eにおける光強度の勾配方向(X方向)に沿って結晶核からの十分なラテラル方向の結晶成長を実現して、大粒径の結晶化半導体膜を生成することができる。
また、第1実施形態では、近接法の場合とは異なり、第2位相変調素子2と被処理基板5との間に結像光学系4が介在し且つ被処理基板5と結像光学系4との間隔も比較的大きく確保されているので、第1位相変調素子1および第2位相変調素子2や結像光学系4に被処理基板5からのアブレーションによる生成物が付着することなく良好な結晶化を実現することができる。また、第1実施形態では、近接法の場合とは異なり、被処理基板5と結像光学系4との間隔が比較的大きく確保されているので、被処理基板5上の別の処理領域へステップ移動する際にも被処理基板5と結像光学系4とを引き離す必要がなく、高スループットな処理を実現することができる。
また、第1実施形態では、近接法の場合とは異なり、被処理基板5と結像光学系4との間隔が比較的大きく確保されているので、その間の光路中に位置検出のための検出光を導入して、被処理基板5と結像光学系4との位置関係を調整することが容易である。以上のように、第1実施形態の結晶化装置および結晶化方法では、半導体膜におけるアブレーションの影響を回避しつつ、結晶核からの十分なラテラル方向の結晶成長を実現して、大粒径の結晶化半導体膜を生成することができる。
図12Aおよび図12Bは、第1実施形態の第1変形例にかかる第1位相変調素子の全体構成を概略的に示す図である。図12Aのハッチングは第1領域11bの部分が明確となるために付すものである。第1変形例にかかる第1位相変調素子11は、第1実施形態の第1位相変調素子1と類似の構成を有する。しかしながら、第1実施形態の第1位相変調素子1では、90度の位相値を有する第1領域1bがすべて孤立領域の形態を有し全体に亘って離散的に配置されているが、第1変形例にかかる第1位相変調素子11では90度の位相値を有する第1領域11bが直線状領域と孤立領域との混合形態を有する点が相違している。
具体的には、第1変形例にかかる第1位相変調素子11のパターンは、図12Aに示すように、V字型の光強度勾配分布の底に対応する部分では底に平行な方向(Y方向)に沿って延びる3本の直線状領域11bsを有し、その他の部分すなわちV字型の光強度勾配分布の底からX方向に沿って離れた部分では多数の孤立領域11biを有する。ここで、直線状領域11bsの幅(X方向寸法)は、第1領域11bと第2領域11aとの占有面積率が第1実施形態の第1位相変調素子1における第1領域1bと第2領域1aとの占有面積率に対応するように設定されている。
こうして、第1変形例にかかる第1位相変調素子11を用いることにより、第1実施形態の第1位相変調素子1の場合と同様に、図12Bに示すような一次元に勾配を有する(図12BではX方向に勾配を有する)V字型の光強度勾配分布が得られる。そして、第1位相変調素子11において第1領域11bと第2領域11aとの占有面積率が変化する方向(図12Aにおいて破線11cで示す方向)と、第2位相変調素子2における位相シフト線の方向(図8Aにおいて実線2cで示す方向)とを一致させることにより、図10および図11に示すようなV字型パターン+逆ピーク状パターンの光強度分布5aが被処理基板5の表面上に形成される。
第1実施形態の第1位相変調素子1では、V字型の光強度勾配分布の底に対応する部分にY方向に沿って離散的に配置された孤立領域1bを有するため、V字型の光強度勾配分布の底に沿って完全に均一な光学特性を得ることができない。孤立領域の分割数を増すことにより均一に近づけることはできるが、完全に均一にすることは不可能である。その結果、第1実施形態の第1位相変調素子1では、第1領域1bと第2領域1aとの占有面積率が変化する方向(図6Aにおいて破線1dで示す方向)と、第2位相変調素子2における位相シフト線の方向(図8Aにおいて実線2cで示す方向)とがY方向に位置ずれしたときに得られる合成光強度分布の光学特性がばらつき易い。
これに対し、第1変形例にかかる第1位相変調素子11では、V字型の光強度勾配分布の底に対応する部分にY方向に沿って延びる直線状領域11bsが設けられているため、V字型の光強度勾配分布の底に沿って完全に均一な光学特性を得ることができる。その結果、第1変形例にかかる第1位相変調素子11では、第1領域11bと第2領域11aとの占有面積率が変化する方向(図12Aにおいて破線11cで示す方向)と、第2位相変調素子2における位相シフト線の方向(図8Aにおいて実線2cで示す方向)とがY方向に位置ずれしても、得られる合成光強度分布の光学特性が変動し難いという利点がある。
図13は、本発明の第2実施形態にかかる結晶化装置の構成を概略的に示す図である。図14Aは、第2実施形態における第3位相変調素子の全体構成を概略的に示す図である。図14Aのハッチングは第1領域7b、7b’の部分が明確となるために付すものである。図14Bは、図14Aの断面を示す図である。矢印は入射光の照射を意味する。第2実施形態にかかる結晶化装置は、第1実施形態にかかる結晶化装置と類似の構成を有する。しかしながら、第1実施形態では第1位相変調素子1と第2位相変調素子2とを備えているのに対し、第2実施形態では第1位相変調素子1および第2位相変調素子2に代えて1枚の第3位相変調素子7で構成している点が相違している。以下、第1実施形態との相違点に着目して、第2実施形態を説明する。
第2実施形態では、図13に示すように、第1実施形態の第1位相変調素子1および第2位相変調素子2に代えて、光強度勾配分布を形成するパターンと逆ピーク状の光強度最小分布を形成するパターンとの合成パターンを有する1つの第3位相変調素子7が設けられている。ここで、第3位相変調素子7のパターン面は、結像光学系4に対向するように設定されている。また、第3位相変調素子7の合成パターンの位相変調量は、第1実施形態の第1位相変調素子1において光強度勾配分布を形成するパターンの位相変調量と、第1実施形態の第2位相変調素子2において逆ピーク状の光強度最小分布を形成するパターンの位相変調量との和に対応している。
具体的には、第3位相変調素子7は、図14Aに示すように、X方向に沿った境界線7cにより、下側領域と上側領域とに分割されている。下側領域では、第1実施形態の第1位相変調素子1のパターンにおける第1領域1bおよび第2領域1aに対応するように第1領域7bおよび第2領域7aが設けられている。そして、第1領域7bおよび第2領域7aの位相値は、第1領域1bおよび第2領域1aの位相値に第1実施形態の第2位相変調素子2の第1領域2aの位相値である0度をそれぞれ付加した値になっている。すなわち、第1領域7bの位相値は第1領域1bの位相値に対応して90度であり、第2領域7aの位相値は第2領域1aの位相値に対応して0度である。ここで位相角は位相の遅れる方を、正とする。
一方、上側領域では、第1実施形態の第1位相変調素子1のパターンにおける第1領域1bおよび第2領域1aに対応するように第1領域7b’および第2領域7a’が設けられている。そして、第1領域7b’および第2領域7a’の位相値は、第1領域1bおよび第2領域1aの位相値に第1実施形態の第2位相変調素子2の第2領域2bの位相値である90度をそれぞれ付加した値になっている。すなわち、第1領域7b’の位相値は第1領域1bの位相値よりも90度大きい180度であり、第2領域7a’の位相値は第2領域1aの位相値よりも90度大きい90度である。上側領域、下側領域を横断する断面図を図14Bに示す。7a(0度)、7b(90度)、境界線7c、7a’(90度)、7b’(180度)のそれぞれの位置関係が明確に理解できる。
上述したように、第2実施形態にかかる第3位相変調素子7の合成パターンの位相変調量は、第1実施形態の第1位相変調素子1において光強度勾配分布を形成するパターンの位相変調量と、第1実施形態の第2位相変調素子2において逆ピーク状の光強度最小分布を形成するパターンの位相変調量との和に対応している。したがって、第2実施形態においても第1実施形態と同様に、第3位相変調素子7の作用により、図10および図11に示すようなV字型パターン+逆ピーク状パターンの光強度分布5aを被処理基板5の表面上に形成することができる。しかも、第2実施形態では、第1実施形態とは異なり、2つの位相変調素子の位置合わせを行う必要がないという利点がある。
図15は、第2実施形態の第1変形例にかかる第3位相変調素子の全体構成を概略的に示す図である。図15のハッチングは第1領域17b、17b’の部分が明確となるために付すものである。図15に示す第1変形例にかかる第3位相変調素子17の合成パターンの位相変調量は、第1実施形態の第1変形例にかかる第1位相変調素子11において光強度勾配分布を形成するパターンの位相変調量と、第1実施形態の第2位相変調素子2において逆ピーク状の光強度最小分布を形成するパターンの位相変調量との和に対応している。
具体的には、第3位相変調素子17は、図15に示すように、X方向に沿った境界線17cにより、下側領域と上側領域とに分割されている。下側領域では、第1実施形態の第1変形例にかかる第1位相変調素子11(図12A)のパターンにおける第1領域11b(11bs,11bi)および第2領域11aに対応するように第1領域17b(17bs,17bi)および第2領域17aが設けられている。そして、第1領域17bおよび第2領域17aの位相値は、第1領域11bおよび第2領域11aの位相値に第1実施形態の第2位相変調素子2の第1領域2aの位相値である0度をそれぞれ付加した値になっている。すなわち、第1領域17bの位相値は第1領域11bの位相値に対応して90度であり、第2領域17aの位相値は第2領域11aの位相値に対応して0度である。
一方、上側領域では、第1実施形態の第1変形例にかかる第1位相変調素子11のパターンにおける第1領域11b(11bs,11bi)および第2領域11aに対応するように第1領域17b’(17bs’,17bi’)および第2領域17a’が設けられている。そして、第1領域17b’および第2領域17a’の位相値は、第1領域11bおよび第2領域11aの位相値に第1実施形態の第2位相変調素子2の第2領域2bの位相値である90度をそれぞれ付加した値になっている。すなわち、第1領域17b’の位相値は第1領域11bの位相値よりも90度大きい180度であり、第2領域17a’の位相値は第2領域11aの位相値よりも90度大きい90度である。
上述したように、第1変形例にかかる第3位相変調素子17の合成パターンの位相変調量は、第1実施形態の第1変形例にかかる第1位相変調素子11において光強度勾配分布を形成するパターンの位相変調量と、第1実施形態の第2位相変調素子2において逆ピーク状の光強度最小分布を形成するパターンの位相変調量との和に対応している。したがって、この場合も第2実施形態と同様に、V字型パターン+逆ピーク状パターンの光強度分布5aを被処理基板5の表面上に形成することができるとともに、第1実施形態とは異なり2つの位相変調素子の位置合わせを行う必要がないという利点がある。
図16Aないし図16Dは、第1実施形態の第2位相変調素子を介して被処理基板上に形成される逆ピーク状の光強度最小分布がデフォーカスにより受ける影響を模式的に示す図である。図16Aのハッチングは第2帯状領域2bの部分が明確となるために付すものである。図16Aに示すような第2位相変調素子2のパターン面と被処理基板5の表面とが結像光学系4を介して光学的に共役に設定されているとき、すなわち第2位相変調素子2のパターン面に対して被処理基板5の表面がフォーカス位置に設定されているとき、被処理基板5の表面には第2位相変調素子2を介して図16Cに示すような逆ピーク状の光強度最小分布が形成される。
この場合、第2位相変調素子2の第1帯状領域2aおよび第2帯状領域2bが等ピッチであれば、逆ピーク状の光強度最小分布において光強度の最も小さいピーク点はY方向に沿って等間隔に現われる。しかしながら、第2位相変調素子2のパターン面に対して被処理基板5の表面がフォーカス位置から外れたデフォーカス位置に設定されていると、図16Bおよび図16Dに示すように、ピーク点が交互に反対方向にシフトすることになり、ピーク点の間隔は不均等になって1ピッチ毎の対称性が崩れる。
その結果、生成される結晶粒の中心位置の間隔が不均等になり、ひいては互いに異なる2種類の形状の結晶粒がY方向に沿って交互に並ぶことになるので不都合である。ちなみに、被処理基板5にはデフォーカスの原因となる板厚偏差が不可避的に存在し、その周期は数cm程度である。一方、結晶粒の寸法は数μmであり、板厚偏差の周期よりもはるかに小さい。したがって、隣接する結晶粒の範囲で見ると、デフォーカス量はほぼ均一と考えることができる。
図17Aないし図17Dは、第1実施形態の第1変形例にかかる第2位相変調素子を介して被処理基板上に形成される逆ピーク状の光強度最小分布がデフォーカスにより受ける影響を模式的に示す図である。図17Aのハッチングは位相が異なる部分が明確となるために付すものである。図17Aを参照すると、第1変形例にかかる第2位相変調素子12は、0度の位相値を有する矩形状の第1帯状領域12aと、90度の位相値を有する矩形状の第2帯状領域12bと、180度の位相値を有する矩形状の第3帯状領域12cと、270度の位相値を有する矩形状の第4帯状領域12dとが一方向(Y方向)に沿って繰り返し形成されたパターンを有する。
第1変形例では、第2位相変調素子12のパターン面に対して被処理基板5の表面がフォーカス位置に設定されているとき、被処理基板5の表面には第2位相変調素子12を介して図17Cに示すような逆ピーク状の光強度最小分布が形成される。この場合、第2位相変調素子2の第1帯状領域12a、第2帯状領域12b、第3帯状領域12cおよび第4帯状領域12dが等ピッチであれば、逆ピーク状の光強度最小分布において光強度の最も小さいピーク点はY方向に沿って等間隔に現われる。
これに対して、第2位相変調素子12のパターン面に対して被処理基板5の表面がフォーカス位置から外れたデフォーカス位置に設定されていると、図17BおよびDに示すように、ピーク点が同じ方向に同じ量だけシフトすることになる。しかしながら、逆ピーク状の光強度最小分布におけるピーク点は等間隔状態が維持される。その結果、生成される結晶粒の中心位置の間隔が均等になり(1ピッチ毎の対称性が維持され)、ひいては同じ形状の結晶粒がY方向に沿って並ぶことになり、結晶粒上に薄膜トランジスタ(TFT)を作成する場合に有利である。
なお、図17Aの変形例では、第2位相変調素子12が互いに位相値の異なる4種類の帯状領域12a〜12dを有し、互いに隣接する2つの帯状領域の位相値の差が+Y方向に向かって+90度であるような構成を採用している。しかしながら、これに限定されることなく、互いに位相値の異なる3種類以上の帯状領域を有し、互いに隣接する2つの帯状領域の位相値の差は一方向に向かって符号を含めてほぼ等しい値を有するような構成も可能である。
ところで、上述の第2実施形態では、第1実施形態にかかる第1位相変調素子1のパターンと、第1実施形態にかかる第2位相変調素子2のパターンとの合成パターンを有する第3位相変調素子7、および第1実施形態の第1変形例にかかる第1位相変調素子11のパターンと、第1実施形態にかかる第2位相変調素子2のパターンとの合成パターンを有する第3位相変調素子17を用いている。しかしながら、第1位相変調素子1のパターンまたは第1位相変調素子11のパターンと、図17Aの変形例にかかる第2位相変調素子12のパターンとの合成パターンを有する第3位相変調素子を用いることもできる。
図18Aないし図18Dは、第1実施形態の第1変形例にかかる第2位相変調素子を介して被処理基板上に形成される逆ピーク状の光強度最小分布に対して結像光学系の瞳関数が与える影響を模式的に示す図である。図18Aには、結像光学系4の瞳関数が図示されている。結像光学系4の瞳関数が図18Aにおいて破線100で示すように中央から周辺にかけて一定である場合、図17Bおよび図17Dに示すように、デフォーカス状態において得られる逆ピーク状の光強度最小分布には破線円8aで示すような不要ピークが発生し、非対称な光強度最小分布になってしまう。また、この種の比較的大きな不要ピーク8aは、アブレーションの原因にもなる。
これに対し、結像光学系4の瞳関数が図18Aにおいて実線101で示すように中央よりも周辺において小さい形態を有する場合、たとえば周辺が60%で中央が100%のガウス分布の瞳関数を有する場合、図18Bおよび図18Dに示すように、デフォーカス状態において得られる逆ピーク状の光強度最小分布には破線円8bで示すような小さな不要ピークしか発生しなくなり、デフォーカス状態における光強度最小分布の対称性の崩れもかなり緩和されるので好ましい。なお、実線101で示すようなガウス分布の瞳関数は、図2の照明系3において第2フライアイレンズ3eの射出面の近傍に所定の透過率分布を有する透過フィルターを挿入することにより実現される。
図19Aは、第1実施形態の第2変形例にかかる第2位相変調素子の全体構成を概略的に示す図である。図19Aのハッチングは位相が異なる部分が明確となるために付すものである。図19Bは、図19Aに示す第1実施形態の第2変形例にかかる第2位相変調素子に対応した第1実施形態における第1位相変調素子の全体構成を概略的に示す図である。図19Bのハッチングは第1領域1bの部分が明確となるために付すものである。図19Aを参照すると、第2変形例にかかる第2位相変調素子22は、互いに位相値の異なる4種類の矩形状領域22a,22b,22c,22dが所定の点領域22eにおいて互いに隣接する形態を有する。具体的には、第2位相変調素子22は、例えば位相値が0度の第1矩形状領域22aと、位相値が90度の第2矩形状領域22bと、位相値が180度の第3矩形状領域22cと、位相値が270度の第4矩形状領域22dとを有する。
そして、点領域22eにおいて十字状に交差する4つの直線は、第1矩形状領域22aと第2矩形状領域22bとの間の境界線、第2矩形状領域22bと第3矩形状領域22cとの間の境界線、第3矩形状領域22cと第4矩形状領域22dとの間の境界線、および第4矩形状領域22dと第1矩形状領域22aとの間の境界線に対応するように構成されている。この場合、点領域22eがシフト部を構成することになり、図20に示すように、点領域22eにおいて光強度が最も小さく周辺のすべての方向に向かって急激に光強度が増大する点逆ピーク状の光強度最小分布22fが得られる。
したがって、第2変形例にかかる第2位相変調素子22を第1位相変調素子1と併用する場合、図20に示すように、第1位相変調素子1を介して形成される一次元に勾配を有するV字型の光強度勾配分布1eと、第2位相変調素子22を介して形成される点逆ピーク状の光強度最小分布22fとの合成光強度分布、すなわちV字型パターン+点逆ピーク状パターンの光強度分布5bが被処理基板5の表面上に形成される。ここで、第1実施形態において得られる図10及び図11の合成光強度分布5aを参照すると、一次元に勾配を有するV字型の光強度勾配分布1eにおいて光強度の比較的高い部分に対して逆ピーク状の光強度最小分布2dが影響を及ぼしており、必ずしも理想的な光強度分布が得られていないことがわかる。
これに対して、第2変形例にかかる第2位相変調素子22を第1位相変調素子1と併用して得られる図20の合成光強度分布5bを参照すると、点逆ピーク状の光強度最小分布22fが一次元に勾配を有するV字型の光強度勾配分布1eの底部分にだけ所望の形態にしたがって影響を及ぼしており、理想的な光強度分布が得られていることがわかる。この場合、結晶核の形成位置すなわち結晶成長の開始点を点逆ピーク状の光強度最小分布22fの位置に規定することができ、一次元に勾配を有するV字型の光強度勾配分布1eにおける光強度の勾配方向(X方向)に沿って結晶核からの十分なラテラル方向の結晶成長を実現して、大粒径の結晶化半導体膜を生成することができる。
なお、図19Aの変形例にかかる第2位相変調素子22では、互いに位相値の異なる4種類の矩形状領域22a,22b,22c,22dが所定の点領域22eにおいて互いに隣接する形態を有する構成を採用している。しかしながら、これに限定されることなく、互いに位相値の異なる3種類以上の領域が所定の点において互いに隣接する形態を有するような構成も可能である。
なお、上述の各実施形態において、光強度分布は設計の段階でも計算できるが、実際の被処理面での光強度分布を観察して確認しておくことが望ましい。そのためには、被処理基板5の被処理面を光学系で拡大し、CCDなどの撮像素子で入力すれば良い。使用光が紫外線の場合は、光学系が制約を受けるため、被処理面に蛍光板を設けて可視光に変換しても良い。
図21Aないし図21Eは、各実施形態の結晶化装置を用いて結晶化された領域に電子デバイスを作製する工程を示す工程断面図である。図21Aに示すように、絶縁基板80(例えば、アルカリガラス、石英ガラス、プラスチック、ポリイミドなど)の上に、下地膜81(例えば、膜厚50nmのSiNおよび膜厚100nmのSiO2積層膜など)および非晶質半導体膜82(例えば、膜厚50nm〜200nm程度のSi,Ge,SiGeなど)を、化学気相成長法やスパッタ法などを用いて成膜した被処理基板5を準備する。そして、各実施形態にしたがう結晶化装置を用いて、非晶質半導体膜82の表面の予め定められた領域に、レーザ光83(例えば、KrFエキシマレーザ光やXeClエキシマレーザ光など)を照射する。
こうして、図21Bに示すように、大粒径の結晶を有する多結晶半導体膜または単結晶化半導体膜84が生成される。次に、図21Cに示すように、フォトリソグラフィ技術を用いて多結晶半導体膜または単結晶化半導体膜84を例えば薄膜トランジスタを形成するための領域となる島状の半導体膜85に加工し、表面にゲート絶縁膜86として膜厚20nm〜100nmのSiO2膜を化学気相成長法やスパッタ法などを用いて成膜する。さらに、図21Dに示すように、ゲート絶縁膜上にゲート電極87(例えば、シリサイドやMoWなど)を形成し、ゲート電極87をマスクにして不純物イオン88(Nチャネルトランジスタの場合にはリン、Pチャネルトランジスタの場合にはホウ素)をイオン注入する。その後、窒素雰囲気でアニール処理(例えば、450°Cで1時間)を行い、不純物を活性化して島状の半導体膜85にソース領域91、ドレイン領域92を形成する。次に、図21Eに示すように、層間絶縁膜89を成膜してコンタクト穴をあけ、チャネル90でつながるソース91およびドレイン92に接続するソース電極93およびドレイン電極94を形成する。
以上の工程において、図21Aおよび図21Bに示す工程で生成された多結晶半導体膜または単結晶化半導体膜84の大粒径結晶の位置に合わせて、チャネル90を形成する。以上の工程により、多結晶トランジスタまたは単結晶化半導体に薄膜トランジスタ(TFT)を形成することができる。こうして製造された多結晶トランジスタまたは単結晶化トランジスタは、液晶表示装置(ディスプレイ)やEL(エレクトロルミネッセンス)ディスプレイなどの駆動回路や、メモリ(SRAMやDRAM)やCPUなどの集積回路などに適用可能である。
上記実施例において、第1の位相変調素子1の光入射側に位相変調素子2を設けてもよい。また、第1及び第2の位相変調素子は、一体に設けてもよい。
このように構成した結晶化装置は、位相変調素子1,2と被処理基板5との間に、結像光学系4が設けられているので、次のような特徴を有する。各結晶化工程時に位相変調素子1,2と被処理基板5の間の距離を常に一定に高速で会わせることが出来る。結晶化工程のタクトタイムが速くなる。位相変調素子1,2と被処理基板5の間に結像光学系4が設けられているので、被処理基板5から結晶化過程において、アブレーション現象が生じても、位相変調素子に付着することがない。
本発明の第1実施形態にかかる結晶化装置の構成を概略的に示す図である。 図1の照明系の内部構成を概略的に示す図である。 第1位相変調素子の基本原理を説明する図である。 点像分布範囲内での位相の変化と光強度との典型的な関係を示す図である。 結像光学系における瞳関数と点像分布関数との関係を示す図である。 第1実施形態における第1位相変調素子の全体構成を概略的に示す図である。 図6Aの第1位相変調素子における基本パターンの構成を概略的に示す図である。 第1実施形態における第2位相変調素子の構成を概略的に示す図である。 (A)は第1位相変調素子を介して形成されるV字型の光強度勾配分布の形態を概略的に示す斜視図であり、(B)は第2位相変調素子を介して形成される逆ピーク状の光強度最小分布の形態を概略的に示す斜視図である。 第1位相変調素子を介して形成されるV字型の光強度勾配分布と第2位相変調素子を介して形成される逆ピーク状の光強度最小分布との合成光強度分布の形態を概略的に示す斜視図である。 第1位相変調素子を介して形成されるV字型の光強度勾配分布と第2位相変調素子を介して形成される逆ピーク状の光強度最小分布との合成光強度分布の形態を概略的に示す斜視図である。 第1実施形態の第1変形例にかかる第1位相変調素子の全体構成を概略的に示す図である。 本発明の第2実施形態にかかる結晶化装置の構成を概略的に示す図である。 (A)は第2実施形態における第3位相変調素子の全体構成を概略的に示す図であり、(B)は第2実施形態における第3位相変調素子の断面図を概略的に示す図である。 第2実施形態の第1変形例にかかる第3位相変調素子の全体構成を概略的に示す図である。 第1実施形態の第2位相変調素子を介して被処理基板上に形成される逆ピーク状の光強度最小分布がデフォーカスにより受ける影響を模式的に示す図である。 第1実施形態の第1変形例にかかる第2位相変調素子を介して被処理基板上に形成される逆ピーク状の光強度最小分布がデフォーカスにより受ける影響を模式的に示す図である。 第1実施形態の第1変形例にかかる第2位相変調素子を介して被処理基板上に形成される逆ピーク状の光強度最小分布に対して結像光学系の瞳関数が与える影響を模式的に示す図である。 (A)は第1実施形態の第2変形例にかかる第2位相変調素子の全体構成を概略的に示す図であり、(B)は(A)に示す第1実施形態の第2変形例にかかる第2位相変調素子に対応した第1実施形態における第1位相変調素子の全体構成を概略的に示す図である。 第1位相変調素子を介して形成されるV字型の光強度勾配分布と第2変形例にかかる第2位相変調素子を介して形成される逆ピーク状の光強度最小分布との合成光強度分布の形態を概略的に示す斜視図である。 各実施形態の結晶化装置を用いて電子デバイスを作製する工程を示す工程断面図である。
符号の説明
1,11 第1位相変調素子
2,12,22 第2位相変調素子
3 照明系
3a KrFエキシマレーザ光源
3b ビームエキスパンダ
3c,3e フライアイレンズ
3d,3f コンデンサー光学系
4 結像光学系
4c 開口絞り
5 被処理基板
6 基板ステージ
7,17 第3位相変調素子

Claims (16)

  1. レーザ光源と、
    このレーザ光源からのレーザ光の入射位置に設けられたV字型パターンの光強度勾配分布を形成する第1位相変調素子と逆ピーク状パターンの光強度最小分布を形成する第2位相変調素子とを有する光変調光学系と、
    この光変調光学系と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられた結像光学系とを備え、
    前記光強度勾配分布と前記光強度最小分布が形成された入射光を前記結像光学系を介し前記多結晶半導体膜または前記非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置。
  2. 前記第1位相変調素子は、前記光強度勾配分布を形成する第1パターンを有し、前記第2位相変調素子は、前記光強度最小分布を形成する第2パターンを有し、それぞれのパターンが対面している請求項1に記載の結晶化装置。
  3. レーザ光源と、
    このレーザ光源からのレーザ光の入射位置に設けられたV字型パターンの光強度勾配分布を形成する第1パターンと逆ピーク状パターンの光強度最小分布を形成する第2パターンとが合成された合成パターンを有する位相変調素子と
    前記位相変調素子と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられた結像光学系とを備え
    前記合成パターンにより前記光強度勾配分布と前記光強度最小分布が形成された入射光を前記結像光学系を介し前記多結晶半導体膜または前記非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置。
  4. 前記光強度勾配分布を形成する第1パターンは、最小寸法が前記結像光学系の点像分布範囲の半径よりも光学的に小さく且つ第1の位相値を有する第1領域と、第2の位相値を有する第2領域とを有し、前記第1領域と前記第2領域との占有面積率が位置によって変化する位相分布を有する請求項3に記載の結晶化装置。
  5. 前記光強度勾配分布は、少なくとも一部にV字型の光強度分布を有するものであり、前記光強度勾配分布を形成する第1パターンは、前記V字型の光強度分布の底に対応する部分では前記底に平行な方向に沿って延びる直線状領域を有し、前記V字型の光強度分布の底に対応する部分から離れた部分では孤立領域を有する請求項4に記載の結晶化装置。
  6. 前記逆ピーク状パターンの光強度最小分布を形成する第2パターンは、前記光強度勾配分布における光強度の勾配方向に沿って延びる複数の帯状領域を有し、互いに隣接する帯状領域は互いに異なる位相値を有する請求項3に記載の結晶化装置。
  7. 前記複数の帯状領域は、互いに位相値の異なる3種類以上の帯状領域を有し、互いに隣接する2つの帯状領域の位相値の差は一方向に向かって符号を含めて等しい値を有する請求項6に記載の結晶化装置。
  8. 前記逆ピーク状パターンの光強度最小分布を形成する第2パターンは、互いに位相値の異なる3種類以上の領域を有し、これら領域は所定の点において互いに隣接する形態を有する請求項3に記載の結晶化装置。
  9. 前記結像光学系は、中央よりも周辺において小さい瞳関数を有する請求項1乃至8のいずれか1項に記載の結晶化装置。
  10. 入射レーザ光により、V字型パターンの光強度勾配分布を形成する第1位相変調素子と逆ピーク状パターンの光強度最小分布を形成する第2位相変調素子とを有する光変調光学系を照明し、
    前記光変調光学系と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられた結像光学系を介して、前記V字型パターンの光強度勾配分布と前記逆ピーク状パターンの光強度最小分布との合成光強度分布を前記多結晶半導体膜または前記非晶質半導体膜に照射してラテラル方向に結晶成長させた結晶化半導体膜を生成する結晶化方法
  11. 入射レーザ光により、V字型パターンの光強度勾配分布を形成する第1パターンと、逆ピーク状パターンの光強度最小分布を形成する第2パターンとの合成パターンを有する光変調光学系を照明し、
    前記光変調光学系と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられた結像光学系を介して前記V字型パターンの光強度勾配分布と前記逆ピーク状パターンの光強度最小分布との合成光強度分布を前記多結晶半導体膜または前記非晶質半導体膜に照射してラテラル方向に結晶成長させた結晶化半導体膜を生成する結晶化方法。
  12. 前記逆ピーク状パターンの光強度最小分布の光強度の最も小さい位置を、前記多結晶半導体膜または前記非晶質半導体膜の予め定められた位置に近づけて、前記光変調光学系の透過光を前記多結晶半導体膜または前記非晶質半導体膜に照射することにより前記光強度の最も小さい位置に結晶成長の開始点を形成し、結晶成長の開始点から前記V字型パターンの光強度勾配分布における光強度の勾配方向に沿ってラテラル方向に結晶成長させることを特徴とする請求項10又は11記載の結晶化方法。
  13. 請求項1乃至のいずれか1項に記載の結晶化装置または請求項10乃至12のいずれか1項に記載の結晶化方法を用いて製造されるデバイス。
  14. 入射光に、逆ピーク状の光強度最小分布を形成するパターンを有する位相変調素子であって、
    前記パターンは、互いに位相値の異なる3種類以上の帯状領域を有し、互いに隣接する2つの帯状領域の位相値の差は一方向に向かって符号を含めて等しい値を有する位相変調素子。
  15. 入射光に、V字型の光強度分布を形成するパターンを有する位相変調素子であって、
    前記位相変調素子とともに用いられる結像光学系の点像分布範囲の半径よりも最小寸法が小さく且つ第1の位相値を有する第1領域と第2の位相値を有する第2領域とを有し、前記第1領域と前記第2領域との占有面積率が位置によって変化する位相分布を有し、
    前記パターンは、前記V字型の光強度分布の底に対応する部分では前記底に平行な方向に沿って延びる直線状領域を有し、前記V字型の光強度分布の底に対応する部分から離れた部分では孤立領域を有する位相変調素子。
  16. レーザ光源と、
    このレーザ光源からのレーザ光の入射位置に設けられたV字型パターンの光強度勾配分布を形成する第1位相変調素子と逆ピーク状の光強度最小分布を形成する第2位相変調素子とを有する光学素子と、
    前記光学素子と多結晶半導体膜または非晶質半導体膜を有する基板との間に設けられ、中央よりも周辺において小さい瞳関数を有する結像光学系とを備え、
    前記結像光学系により前記多結晶半導体膜または前記非晶質半導体膜に前記V字型パターンの光強度勾配分布および前記逆ピーク状の光強度最小分布の合成されたレーザ光が結像されて結晶化半導体膜を生成する結晶化装置。
JP2004282755A 2003-09-30 2004-09-28 結晶化装置、結晶化方法、デバイス、および位相変調素子 Expired - Fee Related JP4633428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004282755A JP4633428B2 (ja) 2003-09-30 2004-09-28 結晶化装置、結晶化方法、デバイス、および位相変調素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003339363 2003-09-30
JP2004282755A JP4633428B2 (ja) 2003-09-30 2004-09-28 結晶化装置、結晶化方法、デバイス、および位相変調素子

Publications (2)

Publication Number Publication Date
JP2005129915A JP2005129915A (ja) 2005-05-19
JP4633428B2 true JP4633428B2 (ja) 2011-02-16

Family

ID=34655577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004282755A Expired - Fee Related JP4633428B2 (ja) 2003-09-30 2004-09-28 結晶化装置、結晶化方法、デバイス、および位相変調素子

Country Status (1)

Country Link
JP (1) JP4633428B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4607669B2 (ja) * 2005-06-06 2011-01-05 株式会社 液晶先端技術開発センター レーザアニール用位相シフタ及びレーザアニール装置
JP2008270726A (ja) 2007-03-23 2008-11-06 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および光変調素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082669A (ja) * 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
JP2000306859A (ja) * 1999-04-19 2000-11-02 Sony Corp 半導体薄膜の結晶化方法及びレーザ照射装置
JP2001053021A (ja) * 1999-08-16 2001-02-23 Nec Corp 半導体薄膜製造装置
JP2002151407A (ja) * 2000-11-10 2002-05-24 Matsushita Electric Ind Co Ltd 露光装置、半導体薄膜、薄膜トランジスタ、液晶表示装置、el表示装置およびその製造方法
JP2002203861A (ja) * 2000-07-24 2002-07-19 Matsushita Electric Ind Co Ltd 半導体装置、液晶表示装置、el表示装置、半導体薄膜の製造方法および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180481B2 (ja) * 1992-11-24 2001-06-25 日新電機株式会社 薄膜トランジスタ用単結晶シリコン層の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082669A (ja) * 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
JP2000306859A (ja) * 1999-04-19 2000-11-02 Sony Corp 半導体薄膜の結晶化方法及びレーザ照射装置
JP2001053021A (ja) * 1999-08-16 2001-02-23 Nec Corp 半導体薄膜製造装置
JP2002203861A (ja) * 2000-07-24 2002-07-19 Matsushita Electric Ind Co Ltd 半導体装置、液晶表示装置、el表示装置、半導体薄膜の製造方法および半導体装置の製造方法
JP2002151407A (ja) * 2000-11-10 2002-05-24 Matsushita Electric Ind Co Ltd 露光装置、半導体薄膜、薄膜トランジスタ、液晶表示装置、el表示装置およびその製造方法

Also Published As

Publication number Publication date
JP2005129915A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US8259375B2 (en) Crystallization apparatus, crystallization method, device and phase modulation element
US7537660B2 (en) Crystallization apparatus, optical member for use in crystallization apparatus, crystallization method, manufacturing method of thin film transistor, and manufacturing method of matrix circuit substrate of display
US8052791B2 (en) Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
JP4278940B2 (ja) 結晶化装置および結晶化方法
US7347897B2 (en) Crystallization apparatus, crystallization method, and phase modulation device
JP2004111800A (ja) 結晶化装置および結晶化方法
JP4633428B2 (ja) 結晶化装置、結晶化方法、デバイス、および位相変調素子
JP4657774B2 (ja) 光照射装置、結晶化装置、結晶化方法、半導体デバイス、及び光変調素子
JP4652707B2 (ja) 結晶化装置、結晶化方法、位相変調素子、およびデバイス
JP4567474B2 (ja) 光照射装置、結晶化装置、および結晶化方法
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
JP2004193229A (ja) 結晶化装置および結晶化方法
JP2006049480A (ja) 結晶化装置、結晶化方法、および位相変調素子
JP2004186449A (ja) 結晶化装置および結晶化方法
KR20050007141A (ko) 결정화 장치, 결정화 방법
JP2009060128A (ja) 位相シフトマスク
JP2005216893A (ja) 光照射装置、結晶化装置、結晶化方法、デバイス、および光学変調素子
JP2006049481A (ja) 結晶化装置、結晶化方法、および位相変調素子
JP2011139082A (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
JP2009094121A (ja) 光照射装置、結晶化装置、結晶化方法、およびデバイス
JP2006080490A (ja) 光照射装置、結晶化装置、結晶化方法、およびデバイス
JP2009206528A (ja) 結晶化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101117

R150 Certificate of patent or registration of utility model

Ref document number: 4633428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees