JPH09266316A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH09266316A JPH09266316A JP7562296A JP7562296A JPH09266316A JP H09266316 A JPH09266316 A JP H09266316A JP 7562296 A JP7562296 A JP 7562296A JP 7562296 A JP7562296 A JP 7562296A JP H09266316 A JPH09266316 A JP H09266316A
- Authority
- JP
- Japan
- Prior art keywords
- film
- energy
- laser
- polycrystalline
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】画素の動作特性（オフリーク電流やしきい値電
圧）のばらつきを抑え、画素の表示特性を向上させた画
素・駆動一体型の半導体装置を提供することを目的とす
る。 【解決手段】本発明によれば、画素スイッチング用のＴ
ＦＴと比べ駆動回路用のＴＦＴに結晶粒径の大きい多結
晶半導体層をチャネルに用いることを骨子としており、
特にこの結晶粒径を最良の範囲に規定している。
圧）のばらつきを抑え、画素の表示特性を向上させた画
素・駆動一体型の半導体装置を提供することを目的とす
る。 【解決手段】本発明によれば、画素スイッチング用のＴ
ＦＴと比べ駆動回路用のＴＦＴに結晶粒径の大きい多結
晶半導体層をチャネルに用いることを骨子としており、
特にこの結晶粒径を最良の範囲に規定している。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置やＸ
線センサー等に使用される半導体素子に関する。
線センサー等に使用される半導体素子に関する。
【０００２】
【従来の技術】近年、カラー液晶ディスプレイを始めと
する入出力デバイスの高密度化、コンパクト化、低コス
ト化を実現する技術として、多結晶シリコン薄膜トラン
ジスタ（以下多結晶シリコンＴＦＴ）が注目されてい
る。液晶ディスプレイにおいて、高画質な画面を得るた
めにはＴＦＴのようなスイッチング素子が必要で、アモ
ルファスシリコンＴＦＴの実用化が進んできたが、次世
代として、多結晶シリコンＴＦＴが有望視されている。
その理由は、高速動作が可能で周辺回路を一体形成で
き、駆動用のＩＣやその接続が不要となり、高密度化、
低コスト化に有利であるためである。
する入出力デバイスの高密度化、コンパクト化、低コス
ト化を実現する技術として、多結晶シリコン薄膜トラン
ジスタ（以下多結晶シリコンＴＦＴ）が注目されてい
る。液晶ディスプレイにおいて、高画質な画面を得るた
めにはＴＦＴのようなスイッチング素子が必要で、アモ
ルファスシリコンＴＦＴの実用化が進んできたが、次世
代として、多結晶シリコンＴＦＴが有望視されている。
その理由は、高速動作が可能で周辺回路を一体形成で
き、駆動用のＩＣやその接続が不要となり、高密度化、
低コスト化に有利であるためである。
【０００３】液晶ディスプレイへの適用では、無アリカ
ルガラス等の基板上に多結晶シリコンＴＦＴを形成する
ため、基板への熱ダメージの少ない低温プロセスで多結
晶シリコン膜を形成する技術が必要である。アモルファ
スシリコン膜をレーザアニールにより結晶化させて多結
晶シリコン膜を形成する方法がよく用いられている。多
結晶シリコンは、グレインと呼ばれる単結晶の粒と、そ
れらの境界（粒界）から成る。多結晶シリコン中の電子
や正孔の流れは、グレインの粒径と、粒界にできる障壁
の高さに依存する。レーザアニール法を用いて形成した
多結晶シリコンの粒界での障壁が低いため、高い移動度
のトランジスタを作製できる。しかしながら、１００cm
2/V ・s以上の移動度が得られるレーザアニール条件で形
成した多結晶シリコンの粒径は大きいが、デバイス特性
（移動度、しきい値電圧、オフリーク電流）のばらつき
が大きい。
ルガラス等の基板上に多結晶シリコンＴＦＴを形成する
ため、基板への熱ダメージの少ない低温プロセスで多結
晶シリコン膜を形成する技術が必要である。アモルファ
スシリコン膜をレーザアニールにより結晶化させて多結
晶シリコン膜を形成する方法がよく用いられている。多
結晶シリコンは、グレインと呼ばれる単結晶の粒と、そ
れらの境界（粒界）から成る。多結晶シリコン中の電子
や正孔の流れは、グレインの粒径と、粒界にできる障壁
の高さに依存する。レーザアニール法を用いて形成した
多結晶シリコンの粒界での障壁が低いため、高い移動度
のトランジスタを作製できる。しかしながら、１００cm
2/V ・s以上の移動度が得られるレーザアニール条件で形
成した多結晶シリコンの粒径は大きいが、デバイス特性
（移動度、しきい値電圧、オフリーク電流）のばらつき
が大きい。
【０００４】図１１に、従来の同一基板上に駆動回路３
０１とスイッチング素子３０２を有する駆動回路一体型
薄膜トランジスタ液晶表示装置を示す。駆動回路部３０
１には、高速動作可能な多結晶シリコンＴＦＴを用いて
いるため、粒径の大きい多結晶シリコン膜でチャネルを
形成していた。従来では、基板全面（駆動回路とスイッ
チングを構成する全ての領域）のアモルファスシリコン
膜を同じレーザアニール条件で結晶化させていたため、
同じ粒径の多結晶シリコン膜をチャネルに用いてスイッ
チング素子３０２と駆動回路素子３０１を形成する方法
が用いられていた。画素部のスイッチング素子の特性は
均一であることが要求されるが、従来構造のように駆動
回路素子に用いる粒径の大きい多結晶シリコンでスイッ
チング素子を形成すると、しきい値電圧やオフリーク電
流のばらつきが大きく、画質が劣化してしまうという問
題があった。すなわち、各画素のスイッチング素子のオ
フリーク電流がばらつくことによって、各表示画素電極
と対向電極との電位差を一定に保つことができなくな
り、液晶１０４に一定の電圧が印加されなくなる。この
電圧のわずかな非対象性によりフリッカ（画面のちらつ
き）が発生したり、画像にムラが生じた。
０１とスイッチング素子３０２を有する駆動回路一体型
薄膜トランジスタ液晶表示装置を示す。駆動回路部３０
１には、高速動作可能な多結晶シリコンＴＦＴを用いて
いるため、粒径の大きい多結晶シリコン膜でチャネルを
形成していた。従来では、基板全面（駆動回路とスイッ
チングを構成する全ての領域）のアモルファスシリコン
膜を同じレーザアニール条件で結晶化させていたため、
同じ粒径の多結晶シリコン膜をチャネルに用いてスイッ
チング素子３０２と駆動回路素子３０１を形成する方法
が用いられていた。画素部のスイッチング素子の特性は
均一であることが要求されるが、従来構造のように駆動
回路素子に用いる粒径の大きい多結晶シリコンでスイッ
チング素子を形成すると、しきい値電圧やオフリーク電
流のばらつきが大きく、画質が劣化してしまうという問
題があった。すなわち、各画素のスイッチング素子のオ
フリーク電流がばらつくことによって、各表示画素電極
と対向電極との電位差を一定に保つことができなくな
り、液晶１０４に一定の電圧が印加されなくなる。この
電圧のわずかな非対象性によりフリッカ（画面のちらつ
き）が発生したり、画像にムラが生じた。
【０００５】
【発明が解決しようとする課題】従来の液晶表示装置
は、同一基板上に駆動回路とスイッチング素子を有し、
駆動回路素子を高速動作可能な多結晶半導体装置で形成
しており、駆動回路素子と同じ特性の多結晶半導体装置
を用いてスイッチング素子を同一プロセスで形成する
と、画素の動作特性（オフリーク電流やしきい値電圧）
のばらつきが大きく、液晶表示装置に用いた場合にはフ
リッカや画像ムラが生じるという問題があった。
は、同一基板上に駆動回路とスイッチング素子を有し、
駆動回路素子を高速動作可能な多結晶半導体装置で形成
しており、駆動回路素子と同じ特性の多結晶半導体装置
を用いてスイッチング素子を同一プロセスで形成する
と、画素の動作特性（オフリーク電流やしきい値電圧）
のばらつきが大きく、液晶表示装置に用いた場合にはフ
リッカや画像ムラが生じるという問題があった。
【０００６】本発明は、上記問題点に鑑みてなされたも
ので、画素の動作特性（オフリーク電流やしきい値電
圧）のばらつきを抑え、画素の表示特性を向上させた画
素・駆動一体型の半導体装置を提供することを目的とす
る。
ので、画素の動作特性（オフリーク電流やしきい値電
圧）のばらつきを抑え、画素の表示特性を向上させた画
素・駆動一体型の半導体装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、同一基板上に駆動回路用の第１
の多結晶薄膜トランジスタと、画素スイッチング用の第
２の多結晶薄膜トランジスタとを有する半導体素子にお
いて、前記第１の多結晶薄膜トランジスタのチャネルが
形成される半導体層が完全に溶融するエネルギー値以上
でアモルファス化が生じない第１のエネルギー値のレー
ザー照射で結晶化され、且つ前記第２の多結晶薄膜トラ
ンジスタのチャネルが形成される半導体層が溶融し始め
且つ前記第１のエネルギー値よりも小さい第２のエネル
ギー値で結晶化されることを特徴とする半導体素子を提
供するものである。
に、請求項１の発明は、同一基板上に駆動回路用の第１
の多結晶薄膜トランジスタと、画素スイッチング用の第
２の多結晶薄膜トランジスタとを有する半導体素子にお
いて、前記第１の多結晶薄膜トランジスタのチャネルが
形成される半導体層が完全に溶融するエネルギー値以上
でアモルファス化が生じない第１のエネルギー値のレー
ザー照射で結晶化され、且つ前記第２の多結晶薄膜トラ
ンジスタのチャネルが形成される半導体層が溶融し始め
且つ前記第１のエネルギー値よりも小さい第２のエネル
ギー値で結晶化されることを特徴とする半導体素子を提
供するものである。
【０００８】また、請求項２の発明は、同一基板上に駆
動回路用の第１の多結晶薄膜トランジスタと、画素スイ
ッチング用の第２の多結晶薄膜トランジスタとを有する
半導体素子において、前記第１の多結晶薄膜トランジス
タのチャネルが形成される多結晶半導体層の平均結晶粒
径が３００ｎｍから２μｍの範囲であり、且つ前記第２
の多結晶薄膜トランジスタのチャネルが形成される多結
晶半導体層の平均結晶粒径が、２０ｎｍから２００ｎｍ
の範囲であることを特徴とする半導体素子を提供するも
のである。
動回路用の第１の多結晶薄膜トランジスタと、画素スイ
ッチング用の第２の多結晶薄膜トランジスタとを有する
半導体素子において、前記第１の多結晶薄膜トランジス
タのチャネルが形成される多結晶半導体層の平均結晶粒
径が３００ｎｍから２μｍの範囲であり、且つ前記第２
の多結晶薄膜トランジスタのチャネルが形成される多結
晶半導体層の平均結晶粒径が、２０ｎｍから２００ｎｍ
の範囲であることを特徴とする半導体素子を提供するも
のである。
【０００９】本発明は、スイッチング素子として用いら
れる多結晶半導体装置のチャネルとなる多結晶半導体層
の結晶粒径を、周辺駆動回路素子の多結晶半導体装置の
チャネルとなる多結晶半導体層の粒径よりも小さく設定
することにより、高速動作する駆動回路素子と、デバイ
ス特性のばらつきが少ないスイッチング素子により形成
される半導体素子を提供する。スイッチング素子の多結
晶半導体層の粒径を２０ｎｍから２００ｎｍの範囲に、
スイッチング素子を駆動させる周辺駆動回路素子の多結
晶半導体層の粒径を３００ｎｍから２μｍの範囲に設定
する。
れる多結晶半導体装置のチャネルとなる多結晶半導体層
の結晶粒径を、周辺駆動回路素子の多結晶半導体装置の
チャネルとなる多結晶半導体層の粒径よりも小さく設定
することにより、高速動作する駆動回路素子と、デバイ
ス特性のばらつきが少ないスイッチング素子により形成
される半導体素子を提供する。スイッチング素子の多結
晶半導体層の粒径を２０ｎｍから２００ｎｍの範囲に、
スイッチング素子を駆動させる周辺駆動回路素子の多結
晶半導体層の粒径を３００ｎｍから２μｍの範囲に設定
する。
【００１０】本発明の半導体素子では、駆動回路素子に
は結晶粒径の大きい多結晶半導体層をチャネルに用いる
ことにより、高い移動度が得られ、高速動作が可能とな
り、スイッチング素子には結晶粒径の小さい多結晶半導
体層をチャネルに用いることにより、オフリーク電流や
しきい値電圧のばらつきが少なくすることができる。そ
の結果、例えば液晶表示素子では、各画素のスイッチン
グ素子のオフリーク電流がばらつくことによって、各表
示画素電極と対向電極との電位差を一定に保つことがで
きなくなり、液晶に一定の電圧が印加されなくなること
により生じるフリッカ（画面のちらつき）や画像ムラが
ないものを提供できる。
は結晶粒径の大きい多結晶半導体層をチャネルに用いる
ことにより、高い移動度が得られ、高速動作が可能とな
り、スイッチング素子には結晶粒径の小さい多結晶半導
体層をチャネルに用いることにより、オフリーク電流や
しきい値電圧のばらつきが少なくすることができる。そ
の結果、例えば液晶表示素子では、各画素のスイッチン
グ素子のオフリーク電流がばらつくことによって、各表
示画素電極と対向電極との電位差を一定に保つことがで
きなくなり、液晶に一定の電圧が印加されなくなること
により生じるフリッカ（画面のちらつき）や画像ムラが
ないものを提供できる。
【００１１】
【発明の実施の形態】以下に、本発明を実施例に沿って
説明する。 （発明の実施の形態１）図１〜図５に本発明による液晶
表示装置におけるＴＦＴの製造工程を、また図６に液晶
表示装置全体の構成を示す。
説明する。 （発明の実施の形態１）図１〜図５に本発明による液晶
表示装置におけるＴＦＴの製造工程を、また図６に液晶
表示装置全体の構成を示す。
【００１２】はじめに、図１に示す如く無アルカリガラ
スや石英ガラス等の絶縁基板１上にＳｉＯｘ等の絶縁膜
２をコートする。ＳｉＯｘ等は、プラズマＣＶＤ等で成
膜させ、基板からの不純物の拡散を防ぐ。前記絶縁膜２
上に、アモルファスシリコン膜（以下、a-Si:H膜と称
す）３を形成する。a-Si:H膜３は、ＳｉＨ４＋Ｈ２混合
ガスを用いて、プラズマＣＶＤで形成したり、スパッタ
や減圧ＣＶＤ法で形成する。
スや石英ガラス等の絶縁基板１上にＳｉＯｘ等の絶縁膜
２をコートする。ＳｉＯｘ等は、プラズマＣＶＤ等で成
膜させ、基板からの不純物の拡散を防ぐ。前記絶縁膜２
上に、アモルファスシリコン膜（以下、a-Si:H膜と称
す）３を形成する。a-Si:H膜３は、ＳｉＨ４＋Ｈ２混合
ガスを用いて、プラズマＣＶＤで形成したり、スパッタ
や減圧ＣＶＤ法で形成する。
【００１３】次に、ａ−Ｓｉ：Ｈ膜の水素を減少させる
ために、熱アニールを施す。窒素雰囲気中で、３５０〜
５００℃の温度で３０分〜１時間のアニールを行う。次
に、図２に示す如く駆動回路素子となる周辺領域のａ−
Ｓｉ：Ｈ膜３に第１のレーザービームアニールを行い、
多結晶シリコン膜３ａを得る。ビームアニールには、エ
キシマレーザやＡｒレーザ等のレーザビームが用いら
れ、シリコン膜を溶融結晶化できるエネルギービームで
あればよい。例えば、ａ−Ｓｉ：Ｈ膜の膜厚を５０ｎｍ
とし、波長３０８ｎｍのＸｅＣｌレーザを用いた場合、
第１のレーザエネルギーＥ１は２２５〜２７５mJ/cm ２
に設定する。
ために、熱アニールを施す。窒素雰囲気中で、３５０〜
５００℃の温度で３０分〜１時間のアニールを行う。次
に、図２に示す如く駆動回路素子となる周辺領域のａ−
Ｓｉ：Ｈ膜３に第１のレーザービームアニールを行い、
多結晶シリコン膜３ａを得る。ビームアニールには、エ
キシマレーザやＡｒレーザ等のレーザビームが用いら
れ、シリコン膜を溶融結晶化できるエネルギービームで
あればよい。例えば、ａ−Ｓｉ：Ｈ膜の膜厚を５０ｎｍ
とし、波長３０８ｎｍのＸｅＣｌレーザを用いた場合、
第１のレーザエネルギーＥ１は２２５〜２７５mJ/cm ２
に設定する。
【００１４】次に、図３に示す如くスイッチング素子と
なる領域のａ−Ｓｉ：Ｈ膜３に第２のレーザービームア
ニールを行い、多結晶シリコン膜３ｂを得る。スイッチ
ング素子領域に照射される第２のレーザエネルギーＥ２
は、周辺駆動回路領域に照射される第１のレーザエネル
ギーＥ１よりも低く設定することが重要であり、１５０
〜１７５mJ/cm ２に設定する。図２および図３でのレー
ザエネルギーの範囲は、ａ−Ｓｉ：Ｈ膜の膜厚や水素量
によって変動するが、スイッチング素子領域のレーザエ
ネルギーＥ２を駆動回路領域のレーザエネルギーＥ１よ
りも低く設定することは変わらない。駆動回路素子領域
のレーザエネルギーＥ１は、ａ−Ｓｉ：Ｈ膜が完全に溶
融するエネルギー値以上アモルファス化が生じるエネル
ギー値以下に設定する。一方、スイッチング素子領域の
レーザエネルギーＥ２は、ａ−Ｓｉ：Ｈ膜が溶融し始め
るエネルギー値以上で前記の小さい範囲の粒径が得られ
るエネルギー値の範囲に設定する。
なる領域のａ−Ｓｉ：Ｈ膜３に第２のレーザービームア
ニールを行い、多結晶シリコン膜３ｂを得る。スイッチ
ング素子領域に照射される第２のレーザエネルギーＥ２
は、周辺駆動回路領域に照射される第１のレーザエネル
ギーＥ１よりも低く設定することが重要であり、１５０
〜１７５mJ/cm ２に設定する。図２および図３でのレー
ザエネルギーの範囲は、ａ−Ｓｉ：Ｈ膜の膜厚や水素量
によって変動するが、スイッチング素子領域のレーザエ
ネルギーＥ２を駆動回路領域のレーザエネルギーＥ１よ
りも低く設定することは変わらない。駆動回路素子領域
のレーザエネルギーＥ１は、ａ−Ｓｉ：Ｈ膜が完全に溶
融するエネルギー値以上アモルファス化が生じるエネル
ギー値以下に設定する。一方、スイッチング素子領域の
レーザエネルギーＥ２は、ａ−Ｓｉ：Ｈ膜が溶融し始め
るエネルギー値以上で前記の小さい範囲の粒径が得られ
るエネルギー値の範囲に設定する。
【００１５】図８に、ＸｅＣｌレーザを用いた場合のレ
ーザエネルギーと得られる多結晶シリコンの粒径の関係
を示す。多結晶シリコン膜の粒径は、透過型電子顕微鏡
観察を用いて膜の平面観察を行うことによりわかる。観
察された結晶粒の長軸方向の長さを粒径と定義した。得
られる粒径の最大値および最小値をエラーバーで示し
た。２７５mJ/cm ２以下のレーザエネルギーでは、レー
ザエネルギーが増加するにつれて、粒径は増大する。２
７５mJ/cm ２を越えると、再アモルファス化が生じるた
め、粒径が急激に減少する。従って、上記に示したレー
ザエネルギーの範囲に設定すれば、駆動回路部には３０
０ｎｍ〜２μｍの範囲の大きい粒径の多結晶シリコン膜
が形成できる。一方、スイッチング素子部には、ばらつ
きが小さく、２０〜２００ｎｍの範囲内のいずれかの
（駆動回路部に比べて）小さい粒径の多結晶シリコン膜
が形成できる。
ーザエネルギーと得られる多結晶シリコンの粒径の関係
を示す。多結晶シリコン膜の粒径は、透過型電子顕微鏡
観察を用いて膜の平面観察を行うことによりわかる。観
察された結晶粒の長軸方向の長さを粒径と定義した。得
られる粒径の最大値および最小値をエラーバーで示し
た。２７５mJ/cm ２以下のレーザエネルギーでは、レー
ザエネルギーが増加するにつれて、粒径は増大する。２
７５mJ/cm ２を越えると、再アモルファス化が生じるた
め、粒径が急激に減少する。従って、上記に示したレー
ザエネルギーの範囲に設定すれば、駆動回路部には３０
０ｎｍ〜２μｍの範囲の大きい粒径の多結晶シリコン膜
が形成できる。一方、スイッチング素子部には、ばらつ
きが小さく、２０〜２００ｎｍの範囲内のいずれかの
（駆動回路部に比べて）小さい粒径の多結晶シリコン膜
が形成できる。
【００１６】また、a-Si:H膜３の膜厚は、２０ｎｍ〜１
５０ｎｍの範囲であることが望ましい。これは、a-Si:H
膜厚３が１５０ｎｍ以上になると、膜全体がビームアニ
ールで溶融結晶化せず、チャネルとなるゲート絶縁膜側
に粒径の大きい結晶性の優れた多結晶シリコン膜が得ら
れない。従って、駆動回路素子に適した多結晶シリコン
が得られないので、活性層となる多結晶シリコン膜の膜
厚は１５０ｎｍ以下にする必要がある。膜厚２０ｎｍ未
満では、低いレーザエネルギーでアモルファス化が生じ
るため、駆動回路部に粒径の大きい多結晶シリコン膜を
形成できない。
５０ｎｍの範囲であることが望ましい。これは、a-Si:H
膜厚３が１５０ｎｍ以上になると、膜全体がビームアニ
ールで溶融結晶化せず、チャネルとなるゲート絶縁膜側
に粒径の大きい結晶性の優れた多結晶シリコン膜が得ら
れない。従って、駆動回路素子に適した多結晶シリコン
が得られないので、活性層となる多結晶シリコン膜の膜
厚は１５０ｎｍ以下にする必要がある。膜厚２０ｎｍ未
満では、低いレーザエネルギーでアモルファス化が生じ
るため、駆動回路部に粒径の大きい多結晶シリコン膜を
形成できない。
【００１７】ついで、図４に示す如く多結晶シリコン膜
３ａ、３ｂをパターニングした後に、多結晶シリコン膜
３ａ、３ｂと絶縁膜２上にゲート絶縁膜４を形成する。
ゲート絶縁膜４には、ＳｉＯｘやＳｉＮｘを用いられ、
プラズマＣＶＤ法で形成する。この時のＣＶＤ条件は、
例えば基板温度３３０℃、使用ガスはシラン、酸素、で
行う。次に、ゲート電極５およびこれにつながったＣｓ
線５を形成し、パターニングする。ゲート電極は、Ｍｏ
−Ｔａ、Ｍｏ−Ｗ等のメタルをスパッタ法で形成する。
次に、ゲート電極５をマスクとしてＰ＋もしくはＢ−を
イオンドーピングし、ソースおよびドレイン領域３ｄを
形成する。この際の、イオンドーピング条件は、Ｐ+ に
は、ＰＨ3 をまたＢ+ にはＢ2 Ｈ6 ガスを使用する。ま
た、Ｎ型不純物としてＰ+ の代わりにAs，Sbを使用する
ことができ、また、Ｐ型不純物としてＢ+ の代わりにG
a，Inを使用することができる。以上の例では、どちら
か一方のチャネルを用いた場合の製造工程を示したが、
駆動回路部にはＰチャネルＴＦＴとＮチャネルＴＦＴを
組み合わせたＣＭＯＳ構造で形成してもよい。
３ａ、３ｂをパターニングした後に、多結晶シリコン膜
３ａ、３ｂと絶縁膜２上にゲート絶縁膜４を形成する。
ゲート絶縁膜４には、ＳｉＯｘやＳｉＮｘを用いられ、
プラズマＣＶＤ法で形成する。この時のＣＶＤ条件は、
例えば基板温度３３０℃、使用ガスはシラン、酸素、で
行う。次に、ゲート電極５およびこれにつながったＣｓ
線５を形成し、パターニングする。ゲート電極は、Ｍｏ
−Ｔａ、Ｍｏ−Ｗ等のメタルをスパッタ法で形成する。
次に、ゲート電極５をマスクとしてＰ＋もしくはＢ−を
イオンドーピングし、ソースおよびドレイン領域３ｄを
形成する。この際の、イオンドーピング条件は、Ｐ+ に
は、ＰＨ3 をまたＢ+ にはＢ2 Ｈ6 ガスを使用する。ま
た、Ｎ型不純物としてＰ+ の代わりにAs，Sbを使用する
ことができ、また、Ｐ型不純物としてＢ+ の代わりにG
a，Inを使用することができる。以上の例では、どちら
か一方のチャネルを用いた場合の製造工程を示したが、
駆動回路部にはＰチャネルＴＦＴとＮチャネルＴＦＴを
組み合わせたＣＭＯＳ構造で形成してもよい。
【００１８】さらに、図５に示す如く層間絶縁膜６を形
成する。層間絶縁膜には、ＳｉＯｘ膜を用いられ、プラ
ズマＣＶＤ法で形成する。使用するガスは、シラン、酸
素である。次に、画素電極７を透明導電膜であるＩＴＯ
等を用いてスパッタ法などで形成し、エッチング加工し
てパターニングを行う。層間絶縁膜６およびゲート絶縁
膜４にコンタクトホールを形成して、ソース・ドレイン
電極８を形成する。ソース・ドレイン電極には、Ａｌ，
Ｍｏ、Ｔａ等の高融点金属やそのシリサイドが用いられ
る。最後に、パッシベーション膜９として、ＳｉＮｘ膜
を形成する。最後に、対向電極１０の付いた基板１１を
はりあわせて、液晶１２を注入する。
成する。層間絶縁膜には、ＳｉＯｘ膜を用いられ、プラ
ズマＣＶＤ法で形成する。使用するガスは、シラン、酸
素である。次に、画素電極７を透明導電膜であるＩＴＯ
等を用いてスパッタ法などで形成し、エッチング加工し
てパターニングを行う。層間絶縁膜６およびゲート絶縁
膜４にコンタクトホールを形成して、ソース・ドレイン
電極８を形成する。ソース・ドレイン電極には、Ａｌ，
Ｍｏ、Ｔａ等の高融点金属やそのシリサイドが用いられ
る。最後に、パッシベーション膜９として、ＳｉＮｘ膜
を形成する。最後に、対向電極１０の付いた基板１１を
はりあわせて、液晶１２を注入する。
【００１９】上記のようにして、図７に示す如く本発明
の半導体素子が形成される。すなわち、駆動回路素子に
は結晶粒径の大きい多結晶半導体層３a をチャネルとし
たＴＦＴ（図７(a) ）が形成され、スイッチング素子に
は結晶粒径の小さい多結晶半導体層３b をチャネルとし
たＴＦＴ（図７(b) ）が形成される。３d は、ソース・
ドレイン領域である。ここで、これらＴＦＴの特性を調
べるため、ソース・ドレイン間の電圧を１５Ｖに設定
し、ゲート電圧を変化させた場合に得られるソース・ド
レイン間に流れる電流の最小値をオフリーク電流とし
た。実験結果より、結晶粒径が小さいほど、リーク電流
のばらつきは小さく、その電流値も低くなることがわか
った。２０〜２００ｎｍの範囲内の粒径の小さい多結晶
シリコンを用いることにより、リーク電流値を３×１０
−１２Ａ以下（Ｗ／Ｌ＝１０μｍ／１０μｍ）にするこ
とができ、ばらつきの小さいスイッチング素子が形成で
きる。また、電界効果移動度は、スイッチング素子で２
５〜４０cm２/V・s、駆動回路素子で８０cm２/V・s〜１３
０cm２/V・sであり、粒径が小さいほうがデバイス特性が
均一化する。このことから、駆動回路素子に粒径の大き
い多結晶シリコンを用いることにより、高速動作が可能
であり、駆動素子として十分の特性が得られ、一方画素
スイッチング素子には、粒径の小さい多結晶シリコンを
用いることにより、デバイス特性（オフリーク電流や移
動度、しきい値電圧）を均一にすることができるので、
液晶１０に一定の電圧が印加されなくなることにより生
じるフリッカ（画面のちらつき）や画像ムラが生じな
い。
の半導体素子が形成される。すなわち、駆動回路素子に
は結晶粒径の大きい多結晶半導体層３a をチャネルとし
たＴＦＴ（図７(a) ）が形成され、スイッチング素子に
は結晶粒径の小さい多結晶半導体層３b をチャネルとし
たＴＦＴ（図７(b) ）が形成される。３d は、ソース・
ドレイン領域である。ここで、これらＴＦＴの特性を調
べるため、ソース・ドレイン間の電圧を１５Ｖに設定
し、ゲート電圧を変化させた場合に得られるソース・ド
レイン間に流れる電流の最小値をオフリーク電流とし
た。実験結果より、結晶粒径が小さいほど、リーク電流
のばらつきは小さく、その電流値も低くなることがわか
った。２０〜２００ｎｍの範囲内の粒径の小さい多結晶
シリコンを用いることにより、リーク電流値を３×１０
−１２Ａ以下（Ｗ／Ｌ＝１０μｍ／１０μｍ）にするこ
とができ、ばらつきの小さいスイッチング素子が形成で
きる。また、電界効果移動度は、スイッチング素子で２
５〜４０cm２/V・s、駆動回路素子で８０cm２/V・s〜１３
０cm２/V・sであり、粒径が小さいほうがデバイス特性が
均一化する。このことから、駆動回路素子に粒径の大き
い多結晶シリコンを用いることにより、高速動作が可能
であり、駆動素子として十分の特性が得られ、一方画素
スイッチング素子には、粒径の小さい多結晶シリコンを
用いることにより、デバイス特性（オフリーク電流や移
動度、しきい値電圧）を均一にすることができるので、
液晶１０に一定の電圧が印加されなくなることにより生
じるフリッカ（画面のちらつき）や画像ムラが生じな
い。
【００２０】（発明の実施の形態２）前記の発明の実施
の形態１では、ａ−Ｓｉ：Ｈ膜を結晶させて多結晶シリ
コン膜を形成するビームアニール工程において、２回に
分けてビームアニールを行ったが、この発明の実施の形
態２では、スループットを向上させるため、１回のビー
ムアニールでスイッチング素子の領域と駆動回路素子の
領域を結晶化させる方法を示す。
の形態１では、ａ−Ｓｉ：Ｈ膜を結晶させて多結晶シリ
コン膜を形成するビームアニール工程において、２回に
分けてビームアニールを行ったが、この発明の実施の形
態２では、スループットを向上させるため、１回のビー
ムアニールでスイッチング素子の領域と駆動回路素子の
領域を結晶化させる方法を示す。
【００２１】図９に示す如くスイッチング素子にあたる
領域を覆うようにａ−Ｓｉ：Ｈ膜表面の接触させないよ
うに減光フィルター４００を設置する。それによって、
駆動回路素子には高いエネルギーＥ１でレーザ照射され
て、スイッチング素子にはそれよりも低いエネルギーＥ
２で照射されて、ａ−Ｓｉ：Ｈ膜が結晶化する。減光フ
ィルターには、石英ガラスを用いる。選択するビーム
（波長）や実験条件（ａ−Ｓｉ：Ｈ膜質、膜厚など）に
よってフィルターの透過率を決定する必要がある。例え
ば、前記のＸｅＣｌレーザを用いた実験条件では、フィ
ルターの透過率を４５〜７５％程度に設定することによ
り、発明の実施の形態１で示したエネルギーＥ２が得ら
れる。レーザアニール工程以外の製造工程は、発明の実
施の形態１の工程と同じである。
領域を覆うようにａ−Ｓｉ：Ｈ膜表面の接触させないよ
うに減光フィルター４００を設置する。それによって、
駆動回路素子には高いエネルギーＥ１でレーザ照射され
て、スイッチング素子にはそれよりも低いエネルギーＥ
２で照射されて、ａ−Ｓｉ：Ｈ膜が結晶化する。減光フ
ィルターには、石英ガラスを用いる。選択するビーム
（波長）や実験条件（ａ−Ｓｉ：Ｈ膜質、膜厚など）に
よってフィルターの透過率を決定する必要がある。例え
ば、前記のＸｅＣｌレーザを用いた実験条件では、フィ
ルターの透過率を４５〜７５％程度に設定することによ
り、発明の実施の形態１で示したエネルギーＥ２が得ら
れる。レーザアニール工程以外の製造工程は、発明の実
施の形態１の工程と同じである。
【００２２】スイッチング素子部には、駆動回路部に照
射されるビームのエネルギーよりも低いエネルギーのビ
ームが照射され、スイッチング素子に粒径の小さい多結
晶シリコンを用いたＴＦＴが作製できる。
射されるビームのエネルギーよりも低いエネルギーのビ
ームが照射され、スイッチング素子に粒径の小さい多結
晶シリコンを用いたＴＦＴが作製できる。
【００２３】（発明の実施の形態３）図１０に、本発明
をＸ線センサーに適用した例を示す。通常のＸ線センサ
ーは駆動回路にはＩＣを用いＴＡＢ実装させているが、
本発明のＸ線センサーは、同一基板上に駆動回路とセン
サーを有する構造で作製される。
をＸ線センサーに適用した例を示す。通常のＸ線センサ
ーは駆動回路にはＩＣを用いＴＡＢ実装させているが、
本発明のＸ線センサーは、同一基板上に駆動回路とセン
サーを有する構造で作製される。
【００２４】図１０に示すごとく、各画素のスイッチン
グ素子に用いられるＴＦＴ２０２と周辺部の駆動回路用
のＴＦＴ２０１を用いたＸ線センサーである。液晶表示
装置との違いは液晶の代わりにフォトダイオード２０３
を用いる点であり、フォトダイオード上にＸ線を光信号
に変換する膜を被覆する。
グ素子に用いられるＴＦＴ２０２と周辺部の駆動回路用
のＴＦＴ２０１を用いたＸ線センサーである。液晶表示
装置との違いは液晶の代わりにフォトダイオード２０３
を用いる点であり、フォトダイオード上にＸ線を光信号
に変換する膜を被覆する。
【００２５】スイッチング素子および駆動回路素子の製
造方法は、上記発明の実施の形態１と同じ工程および条
件で形成される。上記のＸ線センサーにおいても、駆動
回路素子２０１には結晶粒径の大きい多結晶半導体層を
チャネルとしたＴＦＴが形成され、スイッチング素子２
０２には結晶粒径の小さい多結晶半導体層をチャネルと
したＴＦＴが形成される。各ＴＦＴは、発明の実施の形
態１と同様のものでよい。
造方法は、上記発明の実施の形態１と同じ工程および条
件で形成される。上記のＸ線センサーにおいても、駆動
回路素子２０１には結晶粒径の大きい多結晶半導体層を
チャネルとしたＴＦＴが形成され、スイッチング素子２
０２には結晶粒径の小さい多結晶半導体層をチャネルと
したＴＦＴが形成される。各ＴＦＴは、発明の実施の形
態１と同様のものでよい。
【００２６】結晶粒径が小さいほうがデバイス特性が均
一化し、リーク電流のばらつきも小さく、リーク電流値
も低くなる。従って、スイッチング素子２０２には、粒
径の小さい多結晶半導体層を用いることにより、デバイ
ス特性（オフリーク電流やしきい値電圧）を均一にする
ことができるので、Ｘ線強度の測定ムラが生じなくな
り、またリーク電流によって生じるノイズを低減でき
る。一方、駆動回路素子２０１には、粒径の大きい多結
晶シリコンを用いることにより、高速動作が可能であ
り、駆動素子として十分の特性が得られる。
一化し、リーク電流のばらつきも小さく、リーク電流値
も低くなる。従って、スイッチング素子２０２には、粒
径の小さい多結晶半導体層を用いることにより、デバイ
ス特性（オフリーク電流やしきい値電圧）を均一にする
ことができるので、Ｘ線強度の測定ムラが生じなくな
り、またリーク電流によって生じるノイズを低減でき
る。一方、駆動回路素子２０１には、粒径の大きい多結
晶シリコンを用いることにより、高速動作が可能であ
り、駆動素子として十分の特性が得られる。
【００２７】このように、本発明によれば、測定ムラお
よびノイズの少ないＸ線センサーを提供できる。Ｘ線セ
ンサー以外でも、同一基板上に駆動回路とセンサーを有
するデバイスには全て適用できる。
よびノイズの少ないＸ線センサーを提供できる。Ｘ線セ
ンサー以外でも、同一基板上に駆動回路とセンサーを有
するデバイスには全て適用できる。
【００２８】本発明はスイッチング素子に用いられる多
結晶半導体層の粒径が駆動回路素子に用いられる多結晶
半導体層の粒径よりも小さければ上記の効果が得られる
ため、上記のコプラナ型構造だけではなく、スタガ型構
造の半導体素子にも適用できる。
結晶半導体層の粒径が駆動回路素子に用いられる多結晶
半導体層の粒径よりも小さければ上記の効果が得られる
ため、上記のコプラナ型構造だけではなく、スタガ型構
造の半導体素子にも適用できる。
【００２９】
【発明の効果】本発明によれば、駆動回路素子に結晶粒
径の大きい多結晶半導体層をチャネルに用いることによ
り、高い移動度が得られ、高速動作が可能であり、スイ
ッチング素子に結晶粒径の小さい多結晶半導体層をチャ
ネルに用いることにより、デバイス特性（オフリーク電
流やしきい値電圧）のばらつきを少なくすることができ
る。その結果、例えば液晶表示素子では、各画素のスイ
ッチング素子のオフリーク電流がばらつくことによっ
て、各表示画素電極と対向電極との電位差を一定に保つ
ことができなくなり、液晶に一定の電圧が印加されなく
なることにより生じるフリッカ（画面のちらつき）や画
像ムラがないものを提供できる。
径の大きい多結晶半導体層をチャネルに用いることによ
り、高い移動度が得られ、高速動作が可能であり、スイ
ッチング素子に結晶粒径の小さい多結晶半導体層をチャ
ネルに用いることにより、デバイス特性（オフリーク電
流やしきい値電圧）のばらつきを少なくすることができ
る。その結果、例えば液晶表示素子では、各画素のスイ
ッチング素子のオフリーク電流がばらつくことによっ
て、各表示画素電極と対向電極との電位差を一定に保つ
ことができなくなり、液晶に一定の電圧が印加されなく
なることにより生じるフリッカ（画面のちらつき）や画
像ムラがないものを提供できる。
【図１】本発明の実施の形態１に係る液晶表示装置の断
面図
面図
【図２】本発明の実施の形態１に係る液晶表示装置の断
面図
面図
【図３】本発明の実施の形態１に係る液晶表示装置の断
面図
面図
【図４】本発明の実施の形態１に係る液晶表示装置の断
面図
面図
【図５】本発明の実施の形態１に係る液晶表示装置の断
面図
面図
【図６】本発明の実施の形態１に係る液晶表示装置の全
体構成図
体構成図
【図７】本発明の実施の形態１に係る液晶表示装置の断
面図
面図
【図８】本発明の実施の形態１を説明する図
【図９】本発明の実施の形態２に係る液晶表示装置の断
面図
面図
【図１０】本発明の実施の形態３に係るＸ線センサーの
説明図
説明図
【図１１】従来の液晶表示装置の説明図
１ 絶縁基板 ２ 絶縁膜 ３ アモルファス半導体膜 ３ａ 粒径の大きい多結晶半導体膜 ３ｂ 粒径の小さい多結晶半導体膜 ３ｄ ソース・ドレイン領域 ４ ゲート絶縁膜 ５ ゲート電極 ６ 層間絶縁膜 ７ 画素透明電極 ８ ソース・ドレイン電極 ９ パッシベーション膜 １０ 対向基板 １１ 対向電極 １２、１０３ 液晶 １０１、２０１、３０１ 粒径の大きい多結晶半導体層
を用いた駆動回路 １０２、２０２ 粒径の小さい多結晶半導体層を用いた
画素用ＴＦＴ １０４、２０４ 補助容量 ４００ 減光フィルター ２０３ フォトダイオード ３０２ 駆動回路と同じ粒径の多結晶半導体層を用いた
画素用ＴＦＴ
を用いた駆動回路 １０２、２０２ 粒径の小さい多結晶半導体層を用いた
画素用ＴＦＴ １０４、２０４ 補助容量 ４００ 減光フィルター ２０３ フォトダイオード ３０２ 駆動回路と同じ粒径の多結晶半導体層を用いた
画素用ＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 (72)発明者 川久 慶人 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (2)
- 【請求項１】同一基板上に駆動回路用の第１の多結晶薄
膜トランジスタと、画素スイッチング用の第２の多結晶
薄膜トランジスタとを有する半導体素子において、前記
第１の多結晶薄膜トランジスタのチャネルが形成される
半導体層が完全に溶融するエネルギー値以上でアモルフ
ァス化が生じない第１のエネルギー値のレーザー照射で
結晶化され、且つ前記第２の多結晶薄膜トランジスタの
チャネルが形成される半導体層が溶融し始め且つ前記第
１のエネルギー値よりも小さい第２のエネルギー値で結
晶化されることを特徴とする半導体素子。 - 【請求項２】同一基板上に駆動回路用の第１の多結晶薄
膜トランジスタと、画素スイッチング用の第２の多結晶
薄膜トランジスタとを有する半導体素子において、前記
第１の多結晶薄膜トランジスタのチャネルが形成される
多結晶半導体層の平均結晶粒径が３００ｎｍから２μｍ
の範囲であり、且つ前記第２の多結晶薄膜トランジスタ
のチャネルが形成される多結晶半導体層の平均結晶粒径
が、２０ｎｍから２００ｎｍの範囲であることを特徴と
する半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7562296A JPH09266316A (ja) | 1996-03-29 | 1996-03-29 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7562296A JPH09266316A (ja) | 1996-03-29 | 1996-03-29 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266316A true JPH09266316A (ja) | 1997-10-07 |
Family
ID=13581504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7562296A Pending JPH09266316A (ja) | 1996-03-29 | 1996-03-29 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266316A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
| WO2003105236A1 (ja) * | 2002-06-07 | 2003-12-18 | ソニー株式会社 | 表示装置及びその製造方法、並びに投射型表示装置 |
| JP2004119617A (ja) * | 2002-09-25 | 2004-04-15 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置とその製造方法および製造装置 |
| JP2005070629A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| JP2005070630A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| JP2007115841A (ja) * | 2005-10-19 | 2007-05-10 | Japan Steel Works Ltd:The | 薄膜材料の結晶化方法及びその装置 |
| CN1324696C (zh) * | 2003-07-16 | 2007-07-04 | 三星Sdi株式会社 | 包括多晶硅薄膜晶体管的平板显示装置及其制造方法 |
| JP2008283211A (ja) * | 2008-07-14 | 2008-11-20 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置 |
| KR100966431B1 (ko) * | 2003-06-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 결정화 특성이 향상된 액정표시장치의 제조방법 |
| WO2011061978A1 (ja) * | 2009-11-19 | 2011-05-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
| WO2013051221A1 (ja) * | 2011-10-03 | 2013-04-11 | パナソニック株式会社 | 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法 |
| WO2015122365A1 (ja) * | 2014-02-17 | 2015-08-20 | 凸版印刷株式会社 | 薄膜トランジスタアレイ装置、ｅｌ装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、ｅｌ装置の駆動方法、および、センサ装置の駆動方法 |
| JP2017152498A (ja) * | 2016-02-23 | 2017-08-31 | 株式会社ブイ・テクノロジー | レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板 |
| WO2019031252A1 (ja) * | 2017-08-10 | 2019-02-14 | 株式会社ブイ・テクノロジー | レーザ照射装置、投影マスク、レーザ照射方法およびプログラム |
-
1996
- 1996-03-29 JP JP7562296A patent/JPH09266316A/ja active Pending
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
| US7407840B2 (en) | 2002-06-07 | 2008-08-05 | Sony Corporation | Display device, method of production of the same, and projection type display device |
| JPWO2003105236A1 (ja) * | 2002-06-07 | 2005-10-13 | ソニー株式会社 | 表示装置及びその製造方法、並びに投射型表示装置 |
| US7189993B2 (en) | 2002-06-07 | 2007-03-13 | Sony Corporation | Display device, method of production of the same, and projection type display device |
| WO2003105236A1 (ja) * | 2002-06-07 | 2003-12-18 | ソニー株式会社 | 表示装置及びその製造方法、並びに投射型表示装置 |
| KR100980904B1 (ko) * | 2002-06-07 | 2010-09-07 | 소니 주식회사 | 표시 장치와 그 제조 방법, 및 투사형 표시 장치 |
| JP4631437B2 (ja) * | 2002-06-07 | 2011-02-16 | ソニー株式会社 | 表示装置及びその製造方法、並びに投射型表示装置 |
| US7521711B2 (en) * | 2002-06-07 | 2009-04-21 | Sony Corporation | Display device, method of production of the same, and projection type display device |
| US7588976B2 (en) | 2002-06-07 | 2009-09-15 | Sony Corporation | Display device, method of production of the same, and projection type display device |
| JP2004119617A (ja) * | 2002-09-25 | 2004-04-15 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置とその製造方法および製造装置 |
| KR100966431B1 (ko) * | 2003-06-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 결정화 특성이 향상된 액정표시장치의 제조방법 |
| CN1324696C (zh) * | 2003-07-16 | 2007-07-04 | 三星Sdi株式会社 | 包括多晶硅薄膜晶体管的平板显示装置及其制造方法 |
| JP2005070629A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| JP2005070630A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 電気光学装置およびそれを用いた電子機器 |
| JP2007115841A (ja) * | 2005-10-19 | 2007-05-10 | Japan Steel Works Ltd:The | 薄膜材料の結晶化方法及びその装置 |
| JP2008283211A (ja) * | 2008-07-14 | 2008-11-20 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置 |
| WO2011061978A1 (ja) * | 2009-11-19 | 2011-05-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
| JP5567589B2 (ja) * | 2009-11-19 | 2014-08-06 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
| US8823002B2 (en) | 2009-11-19 | 2014-09-02 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device, semiconductor device, and display device |
| WO2013051221A1 (ja) * | 2011-10-03 | 2013-04-11 | パナソニック株式会社 | 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法 |
| US9111803B2 (en) | 2011-10-03 | 2015-08-18 | Joled Inc. | Thin-film device, thin-film device array, and method of manufacturing thin-film device |
| WO2015122365A1 (ja) * | 2014-02-17 | 2015-08-20 | 凸版印刷株式会社 | 薄膜トランジスタアレイ装置、ｅｌ装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、ｅｌ装置の駆動方法、および、センサ装置の駆動方法 |
| JP2017152498A (ja) * | 2016-02-23 | 2017-08-31 | 株式会社ブイ・テクノロジー | レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板 |
| WO2017145519A1 (ja) * | 2016-02-23 | 2017-08-31 | 株式会社ブイ・テクノロジー | レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板 |
| CN108701591A (zh) * | 2016-02-23 | 2018-10-23 | 株式会社V技术 | 激光退火方法、激光退火装置及薄膜晶体管基板 |
| TWI713091B (zh) * | 2016-02-23 | 2020-12-11 | 日商Ｖ科技股份有限公司 | 雷射退火方法、雷射退火裝置及薄膜電晶體基板 |
| US10950437B2 (en) | 2016-02-23 | 2021-03-16 | V Technology Co., Ltd. | Laser annealing method, laser annealing apparatus, and thin film transistor substrate |
| US10971361B2 (en) | 2016-02-23 | 2021-04-06 | V Technology Co., Ltd. | Laser annealing method, laser annealing apparatus, and thin film transistor substrate |
| WO2019031252A1 (ja) * | 2017-08-10 | 2019-02-14 | 株式会社ブイ・テクノロジー | レーザ照射装置、投影マスク、レーザ照射方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3071851B2 (ja) | 電気光学装置 | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| US6603453B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3108296B2 (ja) | 表示装置の製造方法 | |
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| JPH05190568A (ja) | 絶縁ゲート薄膜トランジスタの製造方法 | |
| JPH09266316A (ja) | 半導体素子 | |
| JP2006237624A (ja) | 半導体装置及びインバータ回路 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JP4578618B2 (ja) | 半導体装置及びその作製方法 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JPH0689905A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH08160464A (ja) | 液晶表示装置 | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3241708B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| JP3179451B2 (ja) | 表示装置及びその作製方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| JP2006203241A (ja) | 半導体装置 | |
| JP3145373B2 (ja) | 表示装置 | |
| JP3813639B2 (ja) | 半導体装置、液晶電気光学装置、および半導体装置の作製方法 | |
| JP3145372B2 (ja) | 表示装置及びその作製方法 |