JP2008283211A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008283211A JP2008283211A JP2008182517A JP2008182517A JP2008283211A JP 2008283211 A JP2008283211 A JP 2008283211A JP 2008182517 A JP2008182517 A JP 2008182517A JP 2008182517 A JP2008182517 A JP 2008182517A JP 2008283211 A JP2008283211 A JP 2008283211A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- channel region
- crystal
- lateral direction
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】直接または間接的に同一基板上に設けられた横方向に成長させた小粒径結晶領域r1と大粒径結晶領域r2が設けられた半導体層と、前記横方向に成長させた小粒径結晶をチャネル領域とするTFTと、前記横方向に成長させた大粒径結晶をチャネル領域とするTFTと、を具備し、前記横方向に成長させた小粒径結晶のチャネル領域と前記横方向に成長させた大粒径結晶のチャネル領域での、電流方向を横切る結晶粒界数の平均値が同一であることを特徴とする。
【選択図】図2
Description
液晶ディスプレイの技術開発では、高精細化、高開口率化、軽量化、及び低コスト化などを目指している。これらの性能を実現するために、電界効果トランジスタの一種である多結晶シリコン薄膜トランジスタ(poly-SiTFT)を用いた技術が注目されている。Poly-SiTFTは、a-SiTFTに比べて、移動度が2桁以上高いため、素子サイズを小さくすることができ、また集積回路を形成することもできることから、ディスプレイに駆動回路や演算回路も搭載することが可能である。
図5(a)に示すように、ガラス基板101の上に下地保護膜(例えばSiO2膜、SiN膜、およびSiN/SiO2積層膜など)102および非晶質シリコン薄膜103を堆積する。次に図5(b)に示すように、光学系により四角形状もしくは長尺状にビーム整形されたエキシマレーザ(XeClやKrFなど)104で、非晶質シリコン薄膜の表面を照射すると、非晶質シリコン薄膜103は、エキシマレーザ104の照射加熱により、50-100nsの極短時間における溶融凝固の過程を経て、非晶質構造から多結晶構造に変換される。非晶質シリコン膜103の表面全体をエキシマレーザ104で105矢方向に走査加熱すると、図5(c)に示すような多結晶シリコン薄膜106が形成される。以上のプロセスはエキシマレーザ結晶化技術と呼ばれている。ガラスなどの低融点材料の基板上に高品質な多結晶シリコン薄膜を製造する際に用いられる。これらに関しては、例えば「日経マイクロデバイス別冊フラットパネル・ディスプレイ1999(日経BP社、1998年、pp.132-139)」に詳しい。
オフ電流を低減するには、ドレイン端の電界強度を緩和するために開口率を低下させない程度にTFTのチャネル長を長くするなどの必要がある。
一方、駆動回路や演算回路に用いられるTFTは、高速動作のために高移動度が求められ、オフ電流はあまり問題にならない。
このため、特にチャネル長の微細化が高速化に有効なことからTFTのサイズを小さくする必要がある。
このように、画素部に用いられるTFTと、駆動回路や演算回路に用いられるTFTでは、要求される特性やサイズが異なる。
これらのTFTは、同一基板内にすべて同時に形成されなくては内蔵化の経済効果が薄れる。
サイズの大きなTFTは、TFTのチャネル領域での結晶粒界が多くなるため、特性のバラツキは小だが性能が低い。
サイズの小さなTFTは、TFTのチャネル領域での結晶粒界が少なくなるため、性能は高いが特性のバラツキは大きい。
前記横方向に成長させた小粒径結晶をチャネル領域とするTFTと、
前記横方向に成長させた大粒径結晶をチャネル領域とするTFTと、
を具備し、
前記横方向に成長させた小粒径結晶のチャネル領域と前記横方向に成長させた大粒径結晶のチャネル領域での、電流方向を横切る結晶粒界数の平均値が同一であることを特徴とする。
また本発明では、横方向に成長させた大粒径結晶をチャネル領域とするTFTを画像部に用い、前記横方向に成長させた小粒径結晶をチャネル領域とするTFTを駆動回路および演算回路に用いることにより、同一基板内に液晶ディスプレイに必要なすべてのTFTを同時に作り分けることができ、内蔵化の経済効果が図れる。
図1に、本発明に使用するレーザ結晶化装置の概略図を示す。
レーザ結晶化装置は、レーザ光源1の光軸aの始端にアッテネータ(減衰器)2とビームプロファイル変調部3を配置し、ミラー4を経由して終端に半導体基板5を設置する。
また、半導体基板5にビームプロファイル測定部6を並設し、半導体基板5とビームプロファイル測定部6を移動ステージ7に固定する。
また、制御用のパソコン8を設置して入力側にビームプロファイル測定部6を接続し、出力側にアッテネータ2、ビームプロファイル変調部3、移動ステージ7の制御系をそれぞれ接続する。
位相シフトマスク31は、マスクパターンを通過する光の位相を交互に0、πとずらすことにより、位相シフト部において光強度が極小となる逆ピークパターンを発生し、この逆ピークパターンにより半導体基板5上において一番最初に凝固する領域(結晶核)を位置制御し、そこから周囲に結晶を横方向に成長させる(ラテラル成長)ことにより、大粒径の結晶粒を指定した位置に設ける。
このとき、位相シフトマスクの形状や半導体基板5との距離、レーザ光の角度分布などにより、所望のビームプロファイルを設定する。
位相シフトマスク31は、また、マスクパターンの交換や光軸方向の位置合わせのための図示しないセンサ、アクチュエータ、制御系を備える。
このときのマスクパターンとデフォーカス量により逆ピークパターンの形状と幅を制御する。
逆ピークパターンの幅は、デフォーカス量の1/2乗に比例して拡大する。
レーザ光の強度は、半導体パワーメータなどを用いて別々に測定してもよい。
また、紫外光のエキシマレーザを直接CCD63に受光してもよい。
蛍光板61を段差のある平行平面上に設置する場合は、移動ステージ7を上下して蛍光板61を半導体基板5と同じ高さに位置付けて測定する。
これにより、基板面におけるレーザ光のビームプロファイルを実際の照射時と同一条件で測定できるようにする。
そして、測定した強度とあらかじめ設定した目標の強度を比較して操作量を計算し、アッテネータ2に操作信号を出力して測定した強度が目標の強度になるようにフィードバックしながらアッテネータ2の角度を調節する。
また、測定したビームプロファイルとあらかじめ設定した目標のビームプロファイルを比較して操作量を計算し、ビームプロファイル変調部3と移動ステージ7に操作信号を出力して測定したビームプロファイルが目標のビームプロファイルになるようにフィードバックしながら位相シフトマスク31の位置と移動ステージ7の高さを調節する。
次に、測定した強度とビームプロファイルがあらかじめ設定した目標と一致するようにアッテネータ2の角度、位相シフトマスク31の位置、移動ステージ7の高さをそれぞれ位置合わせする。
次に、移動ステージ7を面内方向に移動して今度は光軸aの先端を半導体基板5の所定の結晶領域に位置付け、あらかじめ設定した強度とビームプロファイルのレーザ光を照射する。
以上の測定、位置合わせ、照射を繰り返して同一基板内にTFTのサイズは異なるがチャネル領域での電流方向を横切る結晶粒界数の平均値Naが一定の結晶領域を同時に作り分ける。
測定、位置合わせ、照射はこのように交互に行うのではなく、最初にすべての測定を行って位置合わせに必要な操作量を求め、次に結晶領域毎に位置合わせと照射を平行して行うようにしてもよい。
まず基板の準備として、図3(a)に示すように、絶縁体基板301(例えばコーニング1737ガラス、溶融石英、サファイア、プラスチック、ポリイミドなど)の表面に第一薄膜302(例えばテトラエチルオルソシリケート(TEOS)とO2のプラズマ化学気相成長法によって成膜した膜厚300nmのSiO2膜、もしくはSiN/SiO2積層膜、アルミナ、マイカなど)、第一薄膜302の表面に、第二薄膜の非晶質半導体薄膜303(例えばプラズマ化学気相成長法によって膜厚100nmの非晶質Si、非晶質SiGeなど)を成膜する。その上にSiO2を成膜ゲート絶縁膜として、テトラエチルオルソシリケート(TEOS)とO2のプラズマ化学気相成長による(例えば膜厚100nm)のSiO2膜305を成膜する。次に薄膜の脱水素処理を行う(例えば窒素雰囲気で600℃、1時間の加熱処理)。
レーザ光源1から発したレーザ光は、パワーおよびビームプロファイルを変調可能なアッテネータ2とビームプロファイル変調部3を透過する。その結果、パワーとビームプロファイルが変調される。その後、ミラー4などの光学素子を経て移動ステージ7へ到達する。移動ステージ7には、半導体基板5が配置されている。レーザ結晶化は、変調されたレーザ光を半導体基板5に照射することで行う。移動ステージ7にはビームプロファイルを測定可能でパワーメータとしても使用可能な、ビームプロファイル測定部6を設置している。この装置は測定用のパソコン8と連動し、好適なビームプロファイルを持つように移動ステージ7高さz、パワーおよびビームプロファイルを変調可能な光学系のパラメータ(例えばアッテネータ2の角度と位相シフトマスク31の位置など)を設定する。
図2(a)のビームプロファイルAは小粒径結晶領域、図2(b)のビームプロファイルBは、大結晶粒径結晶領域の形成可能なビームプロファイルである。このビームプロファイルは、前述の測定用のパソコン8と連動したシステムで条件設定を行う。
ビームプロファイルAまたはビームプロファイルBによって結晶化した結果、所望の結晶粒径のpoly-Siが形成される。例えばビームプロファイルAでレーザ結晶化を行った場合、図2(a)のような、選択された領域に小結晶粒径領域r1が形成される。また、ビームプロファイルBにおいてレーザ結晶化を行った場合、図2(b)のような、選択された領域に大結晶径粒領域r2が形成され、ビームプロファイルに依存した結晶領域のつくり分けが出来る。
ビームプロファイルによって粒径が制御されることから、小粒径結晶領域には大粒径結晶領域よりも密に結晶粒界が存在する。
図2に示すように、同一の性能を達成することが出来るTFT特性を得るためのビームプロファイルAとビームプロファイルBをあらかじめ計測した。図6に示すように、この場合はステージ高さZと1μm当たりの結晶粒界数との関係データを基に、所望のプロファイルをZ値によって決定できた。
この場合では、位相シフトマスクの高さd=0μm一定で
TFT-Aに必要なプロファイルは、Z=30μmでレーザ強度を500mJ/cm2、
TFT-Bに必要なプロファイルは、Z=20μmでレーザ強度を700mJ/cm2、
であることが計測された。
この条件で、結晶化を基板上の複数の領域に行った。
これらの方法で作製された結晶領域は、それぞれTFT−A、TFT−Bのあったサイズでパターニングを行い、以下のプロセスを行う。図3(b)に示すようにゲート絶縁膜の上にゲート電極309(例えば高濃度リンドープポリシリコン、W、TiW、WSi2、MoSi2)を設ける。ゲート電極309をマスクにして、イオン注入を行って、ソース領域311、ドレイン領域310を形成する。例えばイオン注入は、N型TFTであれば、P+を1015cm-2オーダで注入し、P型TFTでは、BF2+を1015 cm-2オーダで注入する。その後、電気炉内で窒素をキャリアガスとして、500℃から600℃で約1時間のアニールを行い不純物の活性化を行う。また、ラピッドサーマルアニーリング(RTA)で700℃、1分加熱してもよい。最後に、層間絶縁膜314を成膜し、コンタクト穴を形成し、ソース電極312、ドレイン電極313を形成する。ソース電極312、ドレイン電極313の材料は例えばAl、W、Al/TiNを用いる。
領域内にはTFTの幅Wが2μm一定で、長さLa=2μmのTFT-A、Lb=4μmのTFT-Bが一定のパターンで形成されている。5点それぞれの位置において、TFT特性を測定したところ、TFT-A、TFT-Bともに同一の特性が得られた。さらに、チャネル領域での電流方向を横切る結晶粒界数の平均値Naとゲート長Lの比Na/Lを調査するために、特性を測定したTFTについて、poly-Si層を明確にするように位置のマーキングと上層部の除去を行い、50um×50umの範囲内を走査型電子顕微鏡によって評価した。その結果、複数計測したTFT-A、TFT-Bそれぞれにおけるチャネル領域での電流方向を横切る結晶粒界数の平均値Naとゲート長Lの比Na/Lは、いずれも±5%以内の度数分布となっていた。
本発明で作製した複数のTFTの特性測定を行った結果、TFT−AおよびTFT−Bは、トランジスタサイズが異なるにもかかわらず、同一の性能(電子移動度:250cm2/V・s)を得ることが出来た。
TFT-Aに必要なプロファイルは、Z=30μmでレーザ強度を500mJ/cm2、
TFT-Bに必要なプロファイルは、Z=20μmでレーザ強度を700mJ/cm2、
に加えて、位相シフトマスクの高さdを調整し、最適なdを検出したところ、
TFT-Aではd=5μm
TFT-Bではd=1μm
が好適であった。
この条件で前述のTFTを作製し、複数計測したTFT-A、TFT-Bそれぞれにおけるチャネル領域での電流方向を横切る結晶粒界数の平均値Naとゲート長Lの比Na/Lは、いずれも±2%以内の度数分布となっていた。
作製した複数のTFTの特性測定を行った結果、TFT−AおよびTFT−Bは、トランジスタサイズが異なるにもかかわらず、同一の性能(電子移動度:250cm2/V・s)を得ることが出来た。
2 アッテネータ
3 光強度パターン調整部
31 位相シフトマスク
32 結像光学系
4 ミラー
5 半導体基板
6 光強度パターン測定部
61 蛍光板
62 ミラー
63 CCD
7 移動ステージ
8 パソコン
101 ガラス基板
102 下地保護膜
103 非晶質シリコン薄膜
104 エキシマレーザ
105 走査加熱方向を示す矢印
106 多結晶シリコン薄膜
107 ゲート絶縁膜
108 ドレイン不純物注入領域
109 ソース不純物注入領域
110 ゲート電極
111 保護膜
112 ソース電極
113 ドレイン電極
301 絶縁体基板
302 第一薄膜
303 第二薄膜
305 SiO2膜
306 poly-Si層
309 ゲート電極
310 ドレイン領域
311 ソース領域
312 ソース電極
313 ドレイン電極
314 層間絶縁膜
a 光軸
b レーザマーカ
r1 小結晶粒径領域
r2 大結晶径粒領域
Claims (2)
- 直接または間接的に同一基板上に設けられた横方向に成長させた小粒径結晶領域と大粒径結晶領域が設けられた半導体層と、
前記横方向に成長させた小粒径結晶をチャネル領域とするTFTと、
前記横方向に成長させた大粒径結晶をチャネル領域とするTFTと、
を具備し、
前記横方向に成長させた小粒径結晶のチャネル領域と前記横方向に成長させた大粒径結晶のチャネル領域での、電流方向を横切る結晶粒界数の平均値が同一であることを特徴とする半導体装置。 - 前記横方向に成長させた大粒径結晶をチャネル領域とするTFTは画像部に用いられ、前記横方向に成長させた小粒径結晶をチャネル領域とするTFTは駆動回路および演算回路に用いられることを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182517A JP4445024B2 (ja) | 2008-07-14 | 2008-07-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182517A JP4445024B2 (ja) | 2008-07-14 | 2008-07-14 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002279608A Division JP2004119617A (ja) | 2002-09-25 | 2002-09-25 | 半導体装置とその製造方法および製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283211A true JP2008283211A (ja) | 2008-11-20 |
JP4445024B2 JP4445024B2 (ja) | 2010-04-07 |
Family
ID=40143706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008182517A Expired - Fee Related JP4445024B2 (ja) | 2008-07-14 | 2008-07-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4445024B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266316A (ja) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | 半導体素子 |
JP2000082669A (ja) * | 1998-09-07 | 2000-03-21 | Japan Science & Technology Corp | 太陽電池用多結晶半導体膜の製造方法 |
JP2000174281A (ja) * | 1998-12-02 | 2000-06-23 | Nec Corp | 半導体用基板の製造方法、薄膜トランジスタ、液晶表示装置及び密着型イメージセンサ装置 |
JP2001210591A (ja) * | 2000-01-26 | 2001-08-03 | Nec Corp | レーザ照射装置およびレーザ照射方法 |
JP2001284281A (ja) * | 2000-03-30 | 2001-10-12 | Sumitomo Heavy Ind Ltd | レーザ加工装置及び方法 |
JP2001338893A (ja) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | レーザアニール装置および薄膜トランジスタの製造方法 |
JP2002231955A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 表示装置およびその製造方法 |
JP2004119617A (ja) * | 2002-09-25 | 2004-04-15 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置とその製造方法および製造装置 |
-
2008
- 2008-07-14 JP JP2008182517A patent/JP4445024B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266316A (ja) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | 半導体素子 |
JP2000082669A (ja) * | 1998-09-07 | 2000-03-21 | Japan Science & Technology Corp | 太陽電池用多結晶半導体膜の製造方法 |
JP2000174281A (ja) * | 1998-12-02 | 2000-06-23 | Nec Corp | 半導体用基板の製造方法、薄膜トランジスタ、液晶表示装置及び密着型イメージセンサ装置 |
JP2001210591A (ja) * | 2000-01-26 | 2001-08-03 | Nec Corp | レーザ照射装置およびレーザ照射方法 |
JP2001284281A (ja) * | 2000-03-30 | 2001-10-12 | Sumitomo Heavy Ind Ltd | レーザ加工装置及び方法 |
JP2001338893A (ja) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | レーザアニール装置および薄膜トランジスタの製造方法 |
JP2002231955A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 表示装置およびその製造方法 |
JP2004119617A (ja) * | 2002-09-25 | 2004-04-15 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置とその製造方法および製造装置 |
Non-Patent Citations (1)
Title |
---|
""A Novel Phase-Modulated Excimer-Laser Crystallization Method of Silicon Thin Films"", JPN.J.APPL.PHYS., vol. Vol.37,Part2,No.5A, JPN6008022247, 1 May 1998 (1998-05-01), pages 492 - 495, ISSN: 0001507670 * |
Also Published As
Publication number | Publication date |
---|---|
JP4445024B2 (ja) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6870126B2 (en) | Semiconductor device, annealing method, annealing apparatus and display apparatus | |
KR101040463B1 (ko) | 결정화 방법, 결정화 장치, 처리대상 기판, 박막트랜지스터 및 표시 장치 | |
JP5789011B2 (ja) | 薄膜の直線走査連続横方向凝固 | |
JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
US6635932B2 (en) | Thin film crystal growth by laser annealing | |
TWI248593B (en) | Display device, process and apparatus for its production | |
US7407873B2 (en) | Method of manufacturing semiconductor device | |
TW548727B (en) | Thin-film transistor device, its manufacturing process, and image display using the device | |
KR100686946B1 (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
KR20020063472A (ko) | 박막 반도체 소자, 다결정 반도체 박막 제조 공정 및 제조장치 | |
WO2012164626A1 (ja) | 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置 | |
JP5188718B2 (ja) | 表示装置の製造方法 | |
US6800540B1 (en) | Method for crystallizing silicon | |
TW200407593A (en) | Laser irradiation method | |
JP2011165717A (ja) | 表示装置及び表示装置の製造方法 | |
JP2004119617A (ja) | 半導体装置とその製造方法および製造装置 | |
JP4445024B2 (ja) | 半導体装置 | |
JP2008288608A (ja) | 半導体結晶化装置 | |
US20090057764A1 (en) | Thin film transistor and display apparatus | |
JP2008294460A (ja) | 半導体装置の製造方法 | |
JP2004336013A (ja) | アニール方法、アニール装置および表示装置 | |
JP2004031810A (ja) | 半導体薄膜の結晶化方法及び結晶化装置 | |
JP2005259981A (ja) | 結晶化方法及び結晶化装置 | |
JP2000183357A (ja) | 薄膜トランジスタ及びその製造方法 | |
WO2010101066A1 (ja) | 結晶質膜の製造方法および結晶質膜製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |