KR20180118664A - 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판 - Google Patents

레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR20180118664A
KR20180118664A KR1020187025750A KR20187025750A KR20180118664A KR 20180118664 A KR20180118664 A KR 20180118664A KR 1020187025750 A KR1020187025750 A KR 1020187025750A KR 20187025750 A KR20187025750 A KR 20187025750A KR 20180118664 A KR20180118664 A KR 20180118664A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
film transistor
amorphous silicon
laser light
Prior art date
Application number
KR1020187025750A
Other languages
English (en)
Inventor
미치노부 미주무라
Original Assignee
브이 테크놀로지 씨오. 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이 테크놀로지 씨오. 엘티디 filed Critical 브이 테크놀로지 씨오. 엘티디
Publication of KR20180118664A publication Critical patent/KR20180118664A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70275—Multiple projection paths, e.g. array of projection systems, microlens projection systems or tandem projection systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)

Abstract

본 발명은 기판(6) 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 방법으로서, 상기 기판(6) 위의 복수의 제1 및 제2의 TFT 형성부(23, 24)에 다른 조사 광량의 레이저 광을 조사하여, 상기 복수의 제1 및 제2의 TFT 형성부(23, 24)의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화하는 것이다.

Description

레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판
본 발명은 아몰퍼스(amorphous) 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 방법에 관한 것으로, 특히 1회의 레이저 어닐링 처리 공정으로 전기 특성이 다른 복수의 박막 트랜지스터를 제조할 수 있도록 하는 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판에 관한 것이다.
종래의 레이저 어닐링 방법은 실린더리컬 렌즈를 사용하여 라인 빔을 생성하고, 이 라인 빔의 장축과 교차하는 방향으로 아몰퍼스 실리콘막을 피착한 기판을 반송하면서 기판의 전면에 균일하게 라인 빔을 조사하여, 아몰퍼스 실리콘막을 균일하게 결정화하는 것이었다 (예를 들면, 특허 문헌 1 참조).
일본공개특허공보 특개 2013-191743호
그러나, 이러한 종래의 레이저 어닐링 방법에 있어서는, 기판 전면의 아몰퍼스 실리콘막이 동일하게 결정화되기 때문에, 모든 박막 트랜지스터 형성부의 폴리실리콘 반도체층의 결정 상태가 동일하였다. 그 때문에, 형성되는 모든 박막 트랜지스터가 동일한 전기 특성을 가지고 있었다.
따라서, 종래의 레이저 어닐링 방법을, 예를 들면 유기 EL용 박막 트랜지스터 기판의 제조에 적용하였을 경우에는, 화소의 구동전류를 제어하는 구동용 박막 트랜지스터와, 화소를 선택하기 위하여 구동용 박막 트랜지스터의 게이트 전압을 제어하는 선택용 박막 트랜지스터는 본래 요구되는 전기 특성은 서로 다르지만, 상기 이유에 의하여 각 박막 트랜지스터의 전기 특성이 공통화하지 않을 수 없었다.
따라서 종래에는, 구동용 박막 트랜지스터에 요구되는 전기 특성에 맞추어 큰 전류가 흐르도록, 레이저 광의 조사 광량(에너지)을 증가시켜서 결정 성장을 촉진하고, 전자 이동도를 높이는 조건에 의하여 레이저 어닐링 처리가 이루어졌다. 그 때문에, 선택용 박막 트랜지스터의 OFF 누설전류가 증가하게 되어, 구동용 박막 트랜지스터의 게이트 전압을 일정하게 유지할 수 없는 문제가 있었다.
이에, 본 발명은 이러한 문제점에 대처하여, 1회의 레이저 어닐링 처리 공정으로 전기 특성이 다른 복수의 박막 트랜지스터를 제조할 수 있도록 하는 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 제1의 발명에 의한 레이저 어닐링 방법은 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 방법으로서, 상기 기판 위의 복수의 박막 트랜지스터 형성부에 서로 다른 조사 광량의 레이저 광을 조사하여, 상기 복수의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화하는 것이다.
또한, 제2의 발명에 의한 레이저 어닐링 방법은 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 방법으로서, 상기 기판을 반송하면서, 상기 기판 위의 제1 및 제2의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사하여, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화하는 것이다.
또한, 제3의 발명에 의한 레이저 어닐링 장치는 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 장치로서, 상기 기판을 반송하는 반송 수단과, 상기 반송 수단의 반송면에 대향 배치되어, 상기 기판 위의 제1 및 제2의 박막 트랜지스터 형성부에 대응시켜서 복수의 마스크 패턴을 형성한 차광 마스크와, 상기 차광 마스크의 상기 반송 수단측에 설치되어, 복수의 상기 마스크 패턴을 상기 기판 위에 결상하는 투영 광학계를 구비하고, 상기 차광 마스크는 복수의 상기 마스크 패턴을 상기 기판의 반송 방향과 교차하는 방향, 또는 상기 기판의 반송 방향 및 반송 방향과 교차하는 방향으로 배열하여 가지며, 상기 제1 및 제2의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사하여, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있도록, 상기 제2의 박막 트랜지스터 형성부에 대응하는 마스크 패턴의 투과 광량이 상기 제1의 박막 트랜지스터 형성부에 대응하는 마스크 패턴의 투과 광량보다 작아지도록 조정되어 있다.
또한, 제4의 발명에 의한 레이저 어닐링 장치는 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 장치로서, 상기 기판을 반송하는 반송 수단과, 상기 반송 수단의 반송면에 대향 배치되어 상기 기판 위의 제1 및 제2의 박막 트랜지스터 형성부에 대응시켜 복수의 마스크 패턴을 형성한 차광 마스크와, 상기 차광 마스크의 상기 반송 수단측에 설치되어 복수의 상기 마스크 패턴을 상기 기판 위에 결상하는 투영 광학계를 구비하고, 상기 차광 마스크는 복수의 상기 마스크 패턴을 상기 기판의 반송 방향 및 동방향과 교차하는 방향으로 배열하여 가지며, 상기 제1 및 제2의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사하고, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있도록, 상기 제2의 박막 트랜지스터 형성부에 대응하여 상기 기판의 반송 방향으로 배열된 복수의 상기 마스크 패턴의 수가 상기 제1의 박막 트랜지스터 형성부에 대응하여 동방향으로 배열된 복수의 상기 마스크 패턴의 수보다 적게 되도록 조정되어 있다.
또한, 제5의 발명에 의한 박막 트랜지스터 기판은 화소를 구동하는 복수의 구동용 박막 트랜지스터와, 상기 화소를 선택하기 위하여 상기 구동용 박막 트랜지스터를 동작시키는 복수의 선택용 박막 트랜지스터를 기판 위에 설치한 박막 트랜지스터 기판이며, 상기 구동용 박막 트랜지스터와 상기 선택용 박막 트랜지스터는 폴리실리콘 반도체층의 결정 상태가 다른 것이다.
본 발명에 의하면, 기판 위의 복수의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사함으로써, 각 박막 트랜지스터 형성부의 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있다. 따라서, 1회의 레이저 어닐링 처리 공정에서 전기 특성이 다른 복수의 박막 트랜지스터를 제조할 수 있다.
[도 1] 본 발명에 의한 레이저 어닐링 장치의 제1의 실시 형태를 나타내는 개략 구성도이다.
[도 2] 상기 제1의 실시 형태에 사용하는 마이크로 렌즈 어레이의 하나의 구성예를 나타내는 도면으로, (a)는 평면도, (b)는 (a)의 A－A선 단면도, (c)는 (a)의 B－B선 단면도이다.
[도 3] 유기 EL 구동용의 박막 트랜지스터의 구성예를 나타내는 회로도이다.
[도 4] 복수의 박막 트랜지스터 형성부가 배치된, 어닐링 처리된 기판의 구성예를 나타내는 평면도이다.
[도 5] 본 발명에 의한 레이저 어닐링 장치의 제어 장치의 개략 구성을 나타내는 블록도이다.
[도 6] 본 발명에 의한 레이저 어닐링 방법을 나타내는 도면이며, 1회째의 어닐링 처리의 설명도이다.
[도 7] 본 발명에 의한 레이저 어닐링 방법을 나타내는 도면이며, 2회째의 어닐링 처리의 설명도이다.
[도 8] 본 발명에 의한 레이저 어닐링 방법을 나타내는 도면이며, 3회째의 어닐링 처리의 설명도이다.
[도 9] 본 발명에 의한 레이저 어닐링 방법에 의해 제조되는 유기 EL용의 박막 트랜지스터 기판을 도시하는 평면도이다.
[도 10] 본 발명에 의한 레이저 어닐링 방법에 의해 제조되는 유기 EL용의 박막 트랜지스터의 전기 특성을 나타내는 도면으로, (a)는 구동용 박막 트랜지스터의 특성을 나타내고, (b)는 선택용 박막 트랜지스터의 특성을 나타낸다.
[도 11] 상기 제1의 실시 형태에 사용하는 마이크로 렌즈 어레이의 변형 예를 나타내는 도면으로, (a)는 평면도, (b)는 (a)의 A－A선 단면도이다.
[도 12] 본 발명에 의한 레이저 어닐링 장치의 제2의 실시 형태를 나타내는 요부 확대 정면도이다.
[도 13] 상기 제2의 실시 형태에 사용하는 차광 마스크의 하나의 구성예를 나타내는 도면으로, (a)는 평면도, (b)는 (a)의 A－A선 단면도이다.
이하, 본 발명의 실시 형태를 첨부 도면에 기초하여 상세하게 설명한다. 도 1은 본 발명에 의한 레이저 어닐링 장치의 제1의 실시 형태를 나타내는 개략 구성도이다. 또한, 도 2는 제1의 실시 형태에 사용하는 마이크로 렌즈 어레이의 하나의 구성예를 나타내는 도면으로, (a)는 평면도, (b)는 (a)의 A－A선 단면도, (c)는 (a)의 B－B선 단면도이다. 이 레이저 어닐링 장치는 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 것으로, 반송 수단(1)과, 레이저 조명 광학계(2)와, 촬상 수단(3)과, 얼라인먼트 수단(4)과, 제어 장치(5)를 구비하여 구성되어 있다.
상기 반송 수단(1)은 복수의 박막 트랜지스터 형성부가 가로세로로 나란히 배치되고, 표면에 아몰퍼스 실리콘막을 피착시킨 피어닐링 처리 기판 (이하, 간단히 「기판」이라고 한다)(6)의, 예를 들면 가장자리부를 유지하고, 반송면으로부터 조금 부상시킨 상태에서 기판(6)을 도 1에 나타내는 화살표 방향에 반송하는 것으로, 복수의 부상 유닛(7)을 나란히 배치하여, 기판(6)에 균일한 부상력을 부여할 수 있게 되어 있다.
또한, 여기에서는, 상기 기판(6)이 유기 EL용의 박막 트랜지스터 기판을 제조하기 위한 기판인 경우에 대하여 설명한다. 상기 유기 EL용의 박막 트랜지스터 기판은, 도 3에 도시하는 바와 같이, 가로세로로 형성된 데이터 라인(8)과 셀렉트 라인(9)의 교차부에, 예를 들면 도 3에 도시하는 유기 EL 구동용의 박막 트랜지스터 (이하 「TFT」라고 한다)가 형성되어 있다.
상세하게는, 도 3에 있어서, 오른쪽에 위치하는 TFT가 유기 EL 화소의 구동 전류를 제어하는 구동용 TFT(10)이며, 드레인(11)을 전원 라인(12)에 접속하고, 소스(13)를 유기 EL(14)의 양극에 접속하여 설치되어 있다. 또한, 도 3에 있어서, 좌측에 위치하는 TFT가 상기 구동용 TFT(10)의 게이트 전압을 제어하는 선택용 TFT(15)이며, 게이트(16)를 셀렉트 라인(9)에 접속하고, 드레인(17)을 데이터 라인(8)에 접속하며, 소스(18)를 구동용 TFT(10)의 게이트(19)에 접속하여 설치되어 있다. 또한, 구동용 TFT(10)의 게이트(19) 및 소스(13) 간에는 유지용량(20)이 설치되어 있다. 또한, 유기 EL(14)의 캐소드는 접지되어 있다. 또한, 상기 각 TFT의 드레인 및 소스의 배치는 반대로 되어도 좋다.
상기 기판(6) 위에는, 도 4에 도시하는 바와 같이, 데이터 라인(8), 셀렉트 라인(9) 및 전원 라인(12)이 서로 절연된 상태로 형성되고, 또한, 구동용 TFT(10)의 게이트 전극(21) 및 선택용 TFT(15)의 게이트 전극(22)이 미리 형성되어 있고, 그 위에, 도시를 생략한 SiO2 등의 절연막을 사이에 두고 아몰퍼스 실리콘막이 피착되어 있다. 이 경우, 구동용 TFT(10)의 게이트 전극(21) 위가 제1의 TFT 형성부(23)가 되고, 선택용 TFT(15)의 게이트 전극(22) 위가 제2의 TFT 형성부(24)가 된다. 또한, 본 실시 형태에 있어서는, 기판(6)은 제1 및 제2의 TFT 형성부(23, 24)가 교호적으로 배열된 그 배열 방향과 교차하는 방향(도 4에 도시하는 화살표 방향)으로, 즉 데이터 라인(8)에 평행하게 반송된다.
상기 반송 수단(1)의 윗쪽에는, 레이저 조명 광학계(2)가 설치되어 있다. 이 레이저 조명 광학계(2)는 기판(6) 위의 제1 및 제2의 TFT 형성부(23, 24)에 다른 조사 광량의 펄스 레이저 광(L)을 조사하여, 제1 및 제2의 TFT 형성부(23, 24)의 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화하는 것으로, 광 진행 방향 상류로부터 레이저 광원(25)과, 커플링 광학계(26)와, 마이크로 렌즈 어레이(27)를 순서대로 구비하여 구성되어 있다.
여기서, 상기 레이저 광원(25)은, 예를 들면 소정 주파수의 펄스 레이저 광(L)을 방출하는 것으로, 파장이 355 nm인 YAG 레이저나, 파장이 308 nm인 엑시머 레이저 등이다.
또한, 상기 커플링 광학계(26)는 레이저 광원(25)으로부터 방사된 펄스 레이저 광(L)의 광다발 지름을 확장하는 동시에, 휘도 분포가 균일하게 된 평행 광을 후술하는 마이크로 렌즈 어레이(27)에 조사하는 것으로, 도시를 생략한 빔 익스펜더, 포토 인테그레이터 및 콜리메이터 렌즈 등을 구비하여 구성되어 있다.
또한, 상기 마이크로 렌즈 어레이(27)는 반송 수단(1)의 반송면에 대향 배치되어, 도 2(b)에 도시하는 바와 같이, 예를 들면 석영 기판과 같은 투명 기판(28)의 광 입사측에 상기 기판(6) 위의 제1 및 제2의 TFT 형성부(23, 24)에 대응시켜 복수의 마스크 패턴(29)을 가진 차광 마스크(30)를 설치하고, 상기 투명 기판(28)의 광 사출측에, 복수의 마스크 패턴(29)에 개별적으로 대응시켜, 마스크 패턴(29)을 기판(6) 위에 축소 투영하는 복수의 마이크로 렌즈(투영 광학계) (31)를 설치한 것이다.
상세하게는, 마이크로 렌즈 어레이(27)는, 도 2(a)에 도시하는 바와 같이, 복수의 상기 마스크 패턴(29) 및 복수의 상기 마이크로 렌즈(31)를 기판(6)의 반송 방향(동 도의 화살표 방향) 및 동방향과 교차하는 방향으로 배열하여 가지며, 도 2(a)에 도시하는 바와 같이, 제2의 TFT 형성부(24)에 대응하여 기판(6)의 반송 방향 (이하, 「기판 반송 방향」이라고 한다)으로 배열된 복수의 마스크 패턴(29) 및 복수의 마이크로 렌즈(31)의 수가 제1의 TFT 형성부(23)에 대응하여 동방향으로 배열된 복수의 마스크 패턴(29) 및 복수의 마이크로 렌즈(31)의 수보다 적게 되도록 조정되어 있다.
이에 의하여, 기판 반송 방향으로 배열된 복수의 마이크로 렌즈(31)를 사이에 둔 펄스 레이저 광(L)의 다중 조사에 의하여, 하나의 TFT 형성부의 어닐링 처리가 완료되도록 하면, 제1 및 제2의 TFT 형성부(23, 24)에 다른 조사 광량(에너지)의 펄스 레이저 광(L)을 조사할 수 있고, 제1 및 제2의 TFT 형성부(23, 24)의 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있다.
또한, 본 실시 형태에 있어서는, 펄스 레이저 광(L)의 3회의 다중 조사에 의하여 제1의 TFT 형성부(23)의 레이저 어닐링이 완료되고, 1회의 레이저 광 조사에 의하여 제2의 TFT 형성부(24)의 레이저 어닐링이 완료하는 경우에 대하여 설명하지만, 펄스 레이저 광(L)의 조사 회수는 이들에 한정되지 않는다. 또한, 제2의 TFT 형성부(24)에 대응한 마이크로 렌즈(31)의 수의 조정은 반드시 필요하지는 않지만, 여기에서는, 마스크 패턴(29)의 수의 조정과 함께 마이크로 렌즈(31)의 수의 조정도 실시하였을 경우에 대하여 설명한다.
상기 레이저 조명 광학계(2)에 의한 펄스 레이저 광(L)의 조사 위치에 대하여 기판 반송 방향 상류측에는 촬상 수단(3)이 설치되어 있다. 이 촬상 수단(3)은 기판(6)에 미리 형성된 데이터 라인(8) 및 셀렉트 라인(9)을 촬영하는 것으로, 기판 반송 방향과 교차하는 방향으로 장축을 가진 라인 형태의 수광부를 구비한 라인 카메라이며, 상기 반송 수단(1)의 복수의 부상 유닛(7) 사이에 설치되어 있다. 또한, 상기 기판(6)을 이면으로부터 기판(6)을 통과하여 기판(6)의 표면에 설치된 상기 데이터 라인(8) 및 셀렉트 라인(9)을 촬영할 수 있게 되어 있다. 또한, 촬상 수단(3)은 후술하는 얼라인먼트 수단(4)에 의한 레이저 조명 광학계(2) 또는 마이크로 렌즈 어레이(27)의 기판 반송 방향과 교차하는 방향으로의 얼라인먼트 동작에 동기하여 일체적으로 동방향으로 미동하게 되어 있다.
상기 레이저 조명 광학계(2) 또는 마이크로 렌즈 어레이(27)를 기판 반송 방향과 교차하는 방향으로 미동 가능하게 얼라인먼트 수단(4)이 설치되어 있다. 이 얼라인먼트 수단(4)은 마이크로 렌즈 어레이(27)의 복수의 마스크 패턴(29)과, 기판(6) 위의 제1 및 제2의 TFT 형성부(23, 24)를 위치 맞춤시키기 위한 것으로, 후술하는 제어장치(5)에 의하여 제어되어, 기판(6)의 기판 반송 방향과 교차하는 방향으로의 옆으로 어긋남을 보정하도록 레이저 조명 광학계(2) 또는 마이크로 렌즈 어레이(27)를 동방향으로 미동시키게 되어 있다. 이하의 설명에서는, 얼라인먼트 수단(4)이 마이크로 렌즈 어레이(27)를 미동시키는 경우에 대하여 설명한다.
상기 반송 수단(1), 레이저 조명 광학계(2), 촬상 수단(3) 및 얼라인먼트 수단(4)에 전기적으로 접속하여 제어장치(5)가 설치되어 있다. 이 제어장치(5)는 기판(6)을 부상 유닛(7) 위에 소정량만큼 부상시킨 상태에서, 기판(6)을 도 1에 도시하는 화살표 방향으로 일정 속도로 반송시키도록 반송 수단(1)을 제어하고, 기판(6)이 반송되어 기판(6) 위의 각 제1 및 제2의 TFT 형성부(23, 24)가 마이크로 렌즈 어레이(27)의 마이크로 렌즈(31)에 의한 펄스 레이저 광(L)의 집광 위치에 이를 때마다, 레이저 광원(25)를 구동하여 레이저 발광시키도록 발광 타이밍을 제어하며, 촬상 수단(3)으로부터 입력되는 화상 데이터에 기초하여 기판(6)의 옆으로 어긋남량을 산출하고, 옆으로 어긋남을 보정하도록 얼라인먼트 수단(4)을 구동 제어하는 것으로, 도 5에 도시하는 바와 같이, 반송 수단 구동 콘트롤러(32)와, 레이저 광원 구동 콘트롤러(33)와, 화상 처리부(34)와, 얼라인먼트 수단 구동 콘트롤러(35)와, 메모리(36)와, 연산부(37)와, 제어부(38)를 구비하여 구성되어 있다.
여기서, 상기 반송 수단 구동 콘트롤러(32)는 부상 유닛(7)으로부터의 에어의 분출 및 정지를 제어하는 동시에, 반송 수단(1)에 의한 기판(6)의 반송 개시, 반송 정지, 반송 방향 및 반송 속도를 제어하는 것이다.
또한, 레이저 광원 구동 콘트롤러(33)는 후술하는 연산부(37)로부터 입력하는 발광 지령에 기초하여 레이저 광원(25)의 펄스 레이저 광(L)의 발광을 제어하는 것이다.
또한, 화상 처리부(34)는 촬상 수단(3)으로부터 입력하는 화상 데이터를 처리하여, 기판(6)의 반송 방향과 교차하는 방향의 휘도 변화로부터 데이터 라인(8) 의 위치를 검출하고, 미리 지정된 데이터 라인(8)의, 예를 들면 오른쪽 가장자리부의 위치 정보, 및 기판(6)의 반송 방향의 휘도 변화로부터 셀렉트 라인(9)의, 예를 들면 반송 방향 하류측의 가장자리부 검출 정보를 후술하는 연산부(37)에 출력하게 되어 있다.
또한, 얼라인먼트 수단 구동 콘트롤러(35)는 연산부(37)에 의하여 산출된 기판(6)의 옆으로 어긋남량이 제로가 되도록 얼라인먼트 수단(4)의 구동을 제어하는 것이다.
또한, 메모리(36)은, 예를 들면 반송 수단(1)의 반송 속도, 촬상 수단(3)에 의하여 셀렉트 라인(9)이 최초로 검출되고 나서 레이저 광원(25)이 구동될 때까지 기판(6)이 이동하는 거리의 목표 값, 촬상 수단(3)의 수광부에 미리 정해진 기준 위치의 위치 정보, 및 제1 및 제2의 TFT 형성부(23, 24)의 반송 방향의 배열 피치 W 등을 기억하는 것으로, 연산부(37)에 의한 연산 결과도 일시적으로 기억할 수 있게 되어 있다.
또한, 연산부(37)는 반송 수단(1)의 반송 속도와 시간으로부터 기판(6)의 이동 거리를 연산하고, 이것을 메모리(36)로부터 읽어들인 기판(6)의 이동 거리의 목표 값 및 제1 및 제2의 TFT 형성부(23, 24)의 반송 방향의 배열 피치(W)와 비교하고, 펄스 레이저 광(L)의 발광 지령을 레이저 광원 구동 콘트롤러(33)에 출력하는 동시에, 화상 처리부(34)로부터 입력한 데이터 라인(8)의 위치 정보와 메모리(36)로부터 읽어들인 촬상 수단(3)에 미리 정해진 기준 위치의 위치 정보에 의하여 양자 사이의 거리를 연산하고, 그 연산 결과와 양자 사이의 기준 거리로서 메모리(36)에 기억된 기준 값을 비교하고, 그 어긋남량을 산출하여 얼라인먼트 수단 구동 콘트롤러(35)에 출력하게 되어 있다. 또한, 기판(6)의 이동 거리는 반송 수단(1)에 설치된 포지션 센서에 의하여 검출하여도 좋고, 기판(6)을 이동시키는 이동 기구의 펄스 모터의 펄스 수를 카운트하여 산출하여도 좋다.
또한, 제어부(38)는 장치 전체를 통합하여 제어하는 것으로, 예를 들면 제어용 PC(퍼스널 컴퓨터)이다.
다음으로, 이와 같이 구성된 레이저 어닐링 장치의 제1의 실시 형태의 동작 및 레이저 어닐링 방법에 대하여 설명한다.
먼저, 기판(6)이 아몰퍼스 실리콘막을 피착한 면을 위로 하여 반송 수단(1)의 반송면에 설치되어 기판(6)의 가장자리부가 이동 기구에 유지된다. 이 경우, 기판(6)은 데이터 라인(8)이 기판 반송 방향과 평행이 되도록 설치된다.
다음으로, 어닐링 개시의 스위치가 투입되면, 반송 수단(1)의 부상 유닛(7)으로부터 에어가 분출하여 기판(6)을 부상시키고, 상기 이동 기구에 의하여 도 1에 도시하는 화살표 방향으로의 기판(6)의 반송이 개시된다.
다음으로, 촬상 수단(3)에 의하여 기판(6)의 이면측으로부터 기판(6)을 통과하여 표면에 형성된 데이터 라인(8) 및 셀렉트 라인(9)이 촬영된다. 촬상 수단(3)에 의해 취득된 화상 데이터는 화상 처리부(34)에서 처리된다. 화상 처리부(34)에서는, 기판 반송 방향의 휘도 변화로부터 기판 반송 방향 최하류에 설치된 셀렉트 라인(9)의, 예를 들면 하류측 가장자리부를 검출하고, 그 검출 정보를 연산부(37)에 출력한다.
연산부(37)에서는, 화상 처리부(34)로부터 상기 셀렉트 라인(9)의 검출 정보가 입력되면, 그것을 트리거로 하여 기판(6)의 이동 거리를 연산한다. 또한, 연산하여 얻은 기판(6)의 이동 거리와 메모리(36)로부터 읽어들인 기판(6)의 이동 거리의 목표 값을 비교하여, 양자가 합치하면 펄스 레이저 광(L)의 발광 지령이 레이저 광원 구동 콘트롤러(33)에 출력된다. 이 순간은, 도 6에 도시하는 바와 같이, 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)가 마이크로 렌즈 어레이(27)의 기판 반송 방향 최상류에 위치하는 복수의 마이크로 렌즈(31) (이하 「제1의 마이크로 렌즈 열 31A」라고 한다)에 의한 펄스 레이저 광(L)의 집광 위치에 이르렀을 때이다.
레이저 광원 구동 콘트롤러(33)는 연산부(37)로부터 펄스 레이저 광(L)의 발광 지령을 받으면, 레이저 광원(25)를 구동하여 소정 주파수의 펄스 레이저 광(L)을 레이저 광원(25)으로부터 방출시킨다. 레이저 광원(25)으로부터 방출된 펄스 레이저 광(L)은 커플링 광학계(26)에 의하여 광다발 지름이 확장된 후, 휘도 분포가 균일화되어 평행 광으로 되어 마이크로 렌즈 어레이(27)을 조명한다. 또한, 마이크로 렌즈 어레이(27)의 차광 마스크(30)에 형성된 마스크 패턴(29)을 통과한 펄스 레이저 광(L)이 마이크로 렌즈(31)에 의하여 기판(6) 위에 집광된다.
이로써, 도 6에 도시하는 바와 같이, 기판 반송 방향 최하류에 위치하는 제1 및 제2의 TFT 형성부(23, 24)의 아몰퍼스 실리콘막에 대하여, 펄스 레이저 광(L)에 의한 1회째의 어닐링 처리가 실행되고 아몰퍼스 실리콘막이 결정화하여, 폴리실리콘막된다.
이어서, 연산부(37)에서는 기판(6)의 이동 거리가 연산된다. 또한, 기판(6)의 이동 거리가 제1 및 제2의 TFT 형성부(23, 24)의 기판 반송 방향에 있어서의 배열 피치(W)에 합치하면, 다시 연산부(37)로부터 펄스 레이저 광(L)의 발광 지령이 레이저 광원 구동 콘트롤러(33)에 출력된다.
이것에 의하여, 레이저 광원 구동 콘트롤러(33)에 의하여 레이저 광원(25)이 구동되어, 상기와 같이 레이저 광원(25)으로부터 펄스 레이저 광(L)이 방출되고, 이 펄스 레이저 광(L)에 의하여 마이크로 렌즈 어레이(27)가 조명된다.
펄스 레이저 광(L)은 마이크로 렌즈 어레이(27)의 마스크 패턴(29)을 통과한 후, 마이크로 렌즈(31)에 의해 기판(6) 위에 집광된다. 이 경우, 기판(6)은 제1 및 제2의 TFT 형성부(23, 24)의 기판 반송 방향에 있어서의 배열 피치(W)와 동일한 거리만큼 이동하고 있기 때문에, 도 7에 도시하는 바와 같이, 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)는 마이크로 렌즈 어레이(27)의 제1의 마이크로 렌즈 열(31A)에 대하여 하나 하류에 위치하는 복수의 마이크로 렌즈(31) (이하 「제2의 마이크로 렌즈 열 31 B」라고 한다)에 의한 펄스 레이저 광(L)의 집광 위치에 이른 상태이다.
또한, 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)에 대하여 하나 상류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)는, 도 7에 도시하는 바와 같이, 마이크로 렌즈 어레이(27)의 제1의 마이크로 렌즈 열(31A)에 의한 펄스 레이저 광(L)의 집광 위치에 이른 상태이다.
따라서, 마이크로 렌즈 어레이(27)를 통과한 펄스 레이저 광(L) 중에서, 제2의 마이크로 렌즈 열(31B)을 통과한 펄스 레이저 광(L)은 기판 반송 방향 최하류에 위치하는 복수의 제1의 TFT 형성부(23)에 집광하고, 해당 부분에 대하여 2회째의 어닐링 처리를 실행한다. 이에 의하여, 상기 복수의 제1의 TFT 형성부(23)에 조사되는 펄스 레이저 광(L)의 조사 광량(에너지)이 증가하여, 해당 부분의 결정 성장이 촉진된다.
한편, 제2의 마이크로 렌즈 열(31B)에는, 제2의 TFT 형성부(24)에 대응한 위치에 마스크 패턴(29) 및 마이크로 렌즈(31)가 존재하지 않기 때문에, 기판 반송 방향 최하류에 위치하는 복수의 제2의 TFT 형성부(24)에는 펄스 레이저 광(L)은 조사되지 않는다. 따라서, 해당 부분은 1회째의 어닐링 처리 상태가 유지되어, 폴리실리콘막의 결정 성장은 진행하지 않는다.
또한, 마이크로 렌즈 어레이(27)를 통과한 펄스 레이저 광(L) 중에서, 제1의 마이크로 렌즈 열(31A)을 통과한 펄스 레이저 광(L)은 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)에 대하여 하나 상류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)에 집광하고, 해당 부분에 대하여 1회째의 어닐링 처리를 실행한다. 이로써, 해당 부분의 아몰퍼스 실리콘막이 결정화하여, 폴리실리콘막이 된다.
연산부(37)에 있어서는, 계속하여 기판(6)의 이동 거리가 연산된다. 또한, 기판(6)의 이동 거리가 제1 및 제2의 TFT 형성부(23, 24)의 기판 반송 방향에 있어서의 배열 피치(W)에 합치하면, 다시 연산부(37)로부터 펄스 레이저 광(L)의 발광 지령이 레이저 광원 구동 콘트롤러(33)에 출력된다.
이에 의하여, 레이저 광원 구동 콘트롤러(33)에 의하여 레이저 광원(25)이 구동되어, 레이저 광원(25)로부터 펄스 레이저 광(L)이 방출되고, 이 펄스 레이저 광(L)에 의하여 마이크로 렌즈 어레이(27)가 조명된다.
펄스 레이저 광(L)은 마이크로 렌즈 어레이(27)의 마스크 패턴(29)을 통과한 후, 마이크로 렌즈(31)에 의해 기판(6) 위에 집광된다. 이 경우, 기판(6)은 제1 및 제2의 TFT 형성부(23, 24)의 기판 반송 방향에 있어서의 배열 피치(W)와 동일한 거리만큼 더 이동하였기 때문에, 도 8에 도시하는 바와 같이, 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)는 마이크로 렌즈 어레이(27)의 제1의 마이크로 렌즈 열(31A)에 대하여 두 개 하류에 위치하는 복수의 마이크로 렌즈(31) (이하 「제3의 마이크로 렌즈 열 31 C」라고 한다)에 의한 펄스 레이저 광(L)의 집광 위치에 이른 상태이다.
또한, 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)에 대하여 하나 상류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)는, 도 8에 도시하는 바와 같이, 마이크로 렌즈 어레이(27)의 제2의 마이크로 렌즈 열(31B)에 의한 펄스 레이저 광(L)의 집광 위치에 이른 상태이다.
또한, 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)에 대하여 두 개 상류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)는, 도 8에 도시하는 바와 같이, 마이크로 렌즈 어레이(27)의 제1의 마이크로 렌즈 열(31A)에 의한 펄스 레이저 광(L)의 집광 위치에 이른 상태이다.
따라서, 마이크로 렌즈 어레이(27)를 통과한 펄스 레이저 광(L) 중에서, 제3의 마이크로 렌즈 열(31C)을 통과한 펄스 레이저 광(L)은 기판 반송 방향 최하류에 위치하는 복수의 제1의 TFT 형성부(23)에 집광하고, 해당 부분에 대하여 3회째의 어닐링 처리를 실행한다. 이에 의하여, 상기 복수의 제1의 TFT 형성부(23)에 조사되는 펄스 레이저 광(L)의 조사 광량(에너지)이 더 늘어나고, 해당 부분의 결정 성장이 더 촉진된다.
한편, 제3의 마이크로 렌즈 열(31C)에는, 도 8에 도시하는 바와 같이, 제2의 TFT 형성부(24)에 대응한 위치에 마스크 패턴(29) 및 마이크로 렌즈(31)가 존재하지 않기 때문에, 기판 반송 방향 최하류에 위치하는 복수의 제2의 TFT 형성부(24)에는, 펄스 레이저 광(L)은 조사되지 않는다. 따라서, 해당 부분은 1회째의 어닐링 처리 상태가 유지되어 폴리실리콘막의 결정 성장은 진행하지 않는다.
또한, 마이크로 렌즈 어레이(27)를 통과한 펄스 레이저 광(L) 중에서, 제2의 마이크로 렌즈 열(31B)을 통과한 펄스 레이저 광(L)은 기판 반송 방향 최하류에 위치하는 복수의 제1의 TFT 형성부(23)에 대하여 하나 상류에 위치하는 제1의 TFT 형성부(23)에 집광하고, 해당 부분에 대하여 2회째의 어닐링 처리를 실행한다. 이것에 의하여, 상기 복수의 제1의 TFT 형성부(23)에 조사되는 펄스 레이저 광(L)의 조사 광량(에너지)이 증가하고, 해당 부분의 결정 성장이 촉진된다.
한편, 제2의 마이크로 렌즈 열(31B)에는, 제2의 TFT 형성부(24)에 대응한 위치에 마스크 패턴(29) 및 마이크로 렌즈(31)가 존재하지 않기 때문에, 기판 반송 방향 최하류에 위치하는 복수의 제2의 TFT 형성부(24)에 대하여 하나 상류에 위치하는 복수의 제2의 TFT 형성부(24)에는, 펄스 레이저 광(L)은 조사되지 않는다. 따라서, 해당 부분은 1회째의 어닐링 처리 상태가 유지되어 폴리실리콘막의 결정 성장은 진행하지 않는다.
또한, 마이크로 렌즈 어레이(27)를 통과한 펄스 레이저 광(L) 중에서, 제1의 마이크로 렌즈 열(31A)을 통과한 펄스 레이저 광(L)은 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)에 대하여 두 개 상류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)에 집광하고, 해당 부분에 대하여 1회째의 어닐링 처리를 실행한다. 이로써, 해당 부분의 아몰퍼스 실리콘막이 결정화하여 폴리실리콘막이 된다.
이후, 동일하게 하여 제1의 TFT 형성부(23)에 대하여, 3회의 펄스 레이저 광(L)의 다중 조사에 의한 어닐링 처리가 실행되고, 제2의 TFT 형성부(24)에 대하여는, 1회의 펄스 레이저 광(L)의 조사에 의한 어닐링 처리가 실행된다. 이로써, 제1 및 제2의 TFT 형성부(23, 24)에 대한 펄스 레이저 광(L)의 조사 광량(펄스 레이저 광(L)의 적산 에너지)을 다르게 할 수 있어서, 제1 및 제2의 TFT 형성부(23, 24)의 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있다.
또한, 불필요한 아몰퍼스 실리콘막 및 폴리실리콘막을 에칭하여 제거하고 게이트 전극(21, 22) 위에 반도체층을 형성한 후, 소스 전극, 드레인 전극, 유지용량 (20) 및 절연 보호막을 순차적으로 형성함으로써, 도 9에 도시하는 바와 같이, 폴리실리콘 반도체층의 결정 상태가 다른 복수의 구동용 TFT(10) 및 선택용 TFT(15)를 구비한 유기 EL용 TFT 기판이 제조된다.
이 경우, 펄스 레이저 광(L)의 조사 광량이 많고, 적산 에너지가 큰 구동용 TFT(10) (제1의 TFT 형성부(23))의 폴리실리콘막은 펄스 레이저 광(L)의 조사 광량이 적고, 적산 에너지가 작은 선택용 TFT(15) (제2의 TFT 형성부(24))의 폴리실리콘막과 비교하여 결정입자 지름이 커진다. 따라서, 구동용 TFT(10)의 전기 특성은, 도 10(a)에 도시하는 바와 같이, OFF 누설전류가 약간 크지만 (약 1×10-9 A) 전자 이동도가 커져서(약 30 cm 2/Vs), 유기 EL에 큰 전류를 공급하는 것이 가능하게 된다.
한편, 선택용 TFT(15) (제2의 TFT 형성부(24))의 폴리실리콘막의 결정입자 지름은, 구동용 TFT(10) (제1의 TFT 형성부(23))의 폴리실리콘막의 결정입자 지름과 비교하여 작기 때문에, 선택용 TFT(15)의 전기 특성은, 도 10(b)에 도시하는 바와 같이, 전자 이동도가 작지만(약 2 cm 2/Vs) OFF 누설전류가 작아져서(1×10-11 A), 구동용 TFT(10)의 게이트 전압을 일정하게 유지하는 것이 가능해진다.
이와 같이 본 발명에 의한 레이저 어닐링 방법에 의하면, 1회의 레이저 어닐링 처리 공정으로 기판(6) 위의 제1 및 제2의 TFT 형성부(23, 24)에 다른 조사 광량의 펄스 레이저 광(L)을 조사할 수 있어서, 제1 및 제2의 TFT 형성부(23, 24)의 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있다. 따라서, 본 발명에 의한 레이저 어닐링 방법을 유기 EL용의 박막 트랜지스터 기판의 제조에 적용하였을 경우에는, 구동용 TFT(10) 및 선택용 TFT(15)에 요구되는 각각 다른 개별적인 전기 특성을 얻을 수 있다.
또한, 기판(6)을 반송하면서 실시하는 레이저 어닐링 중에는, 촬상 수단(3)에 의하여 데이터 라인(8)이 상시 촬영되고, 이것을 화상 처리부(34)에서 화상 처리하여, 기판(6)의 반송 방향과 교차하는 방향에 있어서의 휘도 변화로부터 특정의 데이터 라인(8)의 위치가 검출된다. 또한, 연산부(37)에서는, 검출된 데이터 라인(8)의 위치 정보와 촬상 수단(3)에 미리 설정된 기준 위치의 위치 정보에 기초하여 양자 사이의 거리가 산출되고, 메모리(36)에 기억된 기준 값과 비교하여, 기판(6)의 옆으로 어긋남량이 산출된다. 또한, 얼라인먼트 수단 구동 콘트롤러(35)에 의하여 얼라인먼트 수단(4)이 구동되어, 상기 옆으로 어긋남량이 제로가 되도록 마이크로 렌즈 어레이(27)이 촬상 수단(3)과 일체적으로 기판 반송 방향과 교차하는 방향으로 미동된다. 이에 의하여, 기판(6)의 옆으로 어긋남이 보정되어 펄스 레이저 광(L)이 기판(6) 위의 복수의 제1 및 제2의 TFT 형성부(23, 24)에 양호한 위치 정밀도로 조사되어 어닐링 처리가 실행된다.
상기 제1의 실시 형태에 있어서는, 마이크로 렌즈 어레이(27)는 복수의 마스크 패턴(29) 및 복수의 마이크로 렌즈 어레이(27)를 기판(6)의 반송 방향 및 동방향과 교차하는 방향으로 배열하여 가지며, 제2의 TFT 형성부(24)에 대응하여 기판 반송 방향으로 배열된 마스크 패턴(29) 및 마이크로 렌즈(31)의 수가 제1의 TFT 형성부(23)에 대응하여 동방향으로 배열된 마스크 패턴(29)의 수보다 적게 되도록 조정되어 있는 경우에 대하여 설명하였지만, 본 발명은 이에 한정되지 않으며, 도 11에 도시하는 바와 같이, 제2의 TFT 형성부(24)에 대응하는 마스크 패턴(29)에 소정의 투과율의 감광막(40)을 형성하여 투과 광량이 제1의 TFT 형성부(23)에 대응하는 마스크 패턴(29)의 투과 광량보다 작아지도록 조정되어도 좋다. 이 경우, 제1 및 제2의 TFT 형성부(23, 24)에 대한 어닐링 처리가 복수의 마이크로 렌즈(31)를 사이에 둔 펄스 레이저 광(L)의 다중 조사에 의하여 행하여도 좋지만, 제1 및 제2의 TFT 형성부(23, 24)에 대한 어닐링 처리가 1회의 펄스 레이저 광(L)의 조사로 완료되는 경우에는, 마이크로 렌즈 어레이(27)는 기판 반송 방향과 교차하는 방향으로 복수의 마스크 패턴(29) 및 복수의 마이크로 렌즈(31)를 배열하여 배치한 1조의 마스크 패턴 열 및 마이크로 렌즈 열을 가지는 것이어도 좋다.
도 12는 본 발명에 의한 레이저 어닐링 장치의 제2의 실시 형태를 나타내는 요부 확대 정면도이다. 여기에서는, 상기 제1의 실시 형태와 다른 부분에 대하여 설명한다.
이 제2의 실시 형태에 있어서는, 제1의 실시 형태와 같은, 차광 마스크(30)에 형성된 복수의 마스크 패턴(29)을, 이 복수의 마스크 패턴(29)에 개별적으로 대응시켜서 설치된 마이크로 렌즈(31)에 의하여 기판(6) 위에 축소 투영하는 대신에, 상기 복수의 마스크 패턴(29)을 하나의 투영 렌즈(투영 광학계) (41)를 사용하여 기판(6) 위에 축소 투영하는 것이다. 상기 투영 렌즈(41)는 기판(6) 위에 차광 마스크(30)의 도립상을 결상하는 렌즈 구성이어도 좋고, 정립상을 결상하는 렌즈 구성이어도 좋다.
투영 렌즈(41)이 도립상을 결상하는 렌즈 구성일 때에는, 사용하는 차광 마스크(30)는 복수의 마스크 패턴(29)의 배치가 도 2 또는 도 11에 도시하는 마스크 패턴(29)의 배치와, 차광 마스크(30)의 중심을 축으로 하는 180도의 회전 대칭의 관계가 된다. 예를 들면 도 13에 도시하는 차광 마스크(30)는 도 11에 도시하는 차광 마스크(30)를 마스크의 중심을 축으로 180도 회전한 것에 대응한다. 즉, 이 차광 마스크(30)는, 도 13에 도시하는 바와 같이, 복수의 마스크 패턴(29) 중에서, 제2의 TFT 형성부(24)에 대응하는 마스크 패턴(29)의 투과 광량이 제1의 TFT 형성부(23)에 대응하는 마스크 패턴(29)의 투과 광량보다 작아지도록, 제2의 TFT 형성부(24)에 대응하는 마스크 패턴(29)에 감광막(40)이 설치되어 있다. 당연히, 각 마스크 패턴(29)의 배열 피치는 제1 및 제2의 TFT 형성부(23, 24)의 가로세로 배열 피치를 투영 렌즈(41)의 배율로 환산한 값으로 설정된다.
이 경우, 펄스 레이저 광(L)의 조사는 차광 마스크(30)에 형성된 복수의 마스크 패턴(29)의 기판 반송 방향과 교차하는 방향으로 배열된, 예를 들면 도 13에 도시하는 마스크 패턴 열(29A, 29B, 29C) 중에서, 기판 반송 방향 최하류에 대응하여 위치하는 마스크 패턴 열(29A)의 결상 위치와 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)가 합치하였을 때부터 개시된다. 이후, 제1의 실시 형태와 마찬가지로, 기판(6)이 제1 및 제2의 TFT 형성부(23, 24)의 기판 반송 방향의 배열 피치(W)와 같은 거리만큼 이동할 때마다 펄스 레이저 광(L)이 조사되어, 복수의 제1 및 제2의 TFT 형성부(23, 24)의 아몰퍼스 실리콘막이 레이저 어닐링되어 폴리실리콘막으로 결정화된다.
또한, 투영 렌즈(41)이 정립상을 결상하는 렌즈 구성일 때에는, 차광 마스크(30)로서 복수의 마스크 패턴(29)이, 도 2 또는 도 11에 도시하는 복수의 마스크 패턴(29)과 동일하게 배치된 마스크를 사용할 수 있다. 이 경우에도, 각 마스크 패턴(29)의 배열 피치는 제1 및 제2의 TFT 형성부(23, 24)의 가로세로 배열 피치를 투영 렌즈(41)의 배율로 환산한 값으로 설정된다. 또한, 펄스 레이저 광(L)의 조사는 복수의 마스크 패턴(29)이 기판 반송 방향과 교차하는 방향으로 배열된 복수의 마스크 패턴 열 중에서, 기판 반송 방향 최상류에 대응하여 위치하는 마스크 패턴 열의 결상 위치와 기판 반송 방향 최하류에 위치하는 복수의 제1 및 제2의 TFT 형성부(23, 24)가 합치하였을 때부터 개시된다. 이후의 펄스 레이저 광(L)의 조사 타이밍은 제1의 실시 형태와 같다.
또한, 상기 제1 및 제2의 실시 형태에 있어서는, 기판(6)을 반송하면서 레이저 어닐링을 실시한 경우에 대하여 설명하였지만, 본 발명은 이에 한정되지 않고, 설치 고정된 기판(6)에 대하여 1 쇼트, 또는 복수 쇼트의 레이저 광 조사에 의하여 레이저 어닐링이 실시되는 것이어도 좋다. 이 경우, 레이저 어닐링은 기판(6) 위의 복수의 TFT 형성부에 대응하여 설치된 복수의 마스크 패턴(29) 및 복수의 마이크로 렌즈(31) 또는 투영 렌즈(41)를 사이에 두고, 상기 복수의 TFT 형성부에 다른 조사 광량의 펄스 레이저 광(L)을 조사하여 실시하면 좋다. 또한, 펄스 레이저 광(L)의 다른 조사 광량은 상기 마스크 패턴(29)의 투과 광량을 조정하여 실시하면 좋다.
또한, 상기 제1 및 제2의 실시 형태에 있어서는, 하나의 레이저 광원(25)로부터 방출되는 펄스 레이저 광(L)을 다른 조사 광량으로 제1 및 제2의 TFT 형성부(23, 24)에 조사시키는 경우에 대하여 설명하였지만, 본 발명은 이에 한정되지 않으며, 방사 에너지가 다른 두 개의 레이저 광원을 구비하고, 각 레이저 광원으로부터 방출되는 방사 에너지가 다른 펄스 레이저 광(L)을 각각 제1 및 제2의 TFT 형성부(23, 24)에 조사시키도록 하여도 좋다.
또한, 이상의 설명에 있어서는, 유기 EL용의 TFT 기판의 형성에 대하여 설명하였지만, 본 발명은 이에 한정되지 않으며, 폴리 실리콘 반도체층의 결정 상태가 다른 복수의 TFT를 형성하기 위하여 행해지는 아몰퍼스 실리콘막의 어떠한 레이저 어닐링 처리에도 적용할 수 있다.
1 반송 수단
6 기판
10 구동용 TFT
15 선택용 TFT
23 제1의 TFT 형성부
24 제2의 TFT 형성부
27 마이크로 렌즈 어레이
28 투명 기판
29 마스크 패턴
30 차광 마스크
31 마이크로 렌즈(투영 광학계)
40 감광막
41 투영 렌즈(투영 광학계)
L 펄스 레이저 광

Claims (14)

  1. 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 방법으로서,
    상기 기판 위의 복수의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사하여, 상기 복수의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화하는 것을 특징으로 하는 레이저 어닐링 방법.
  2. 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 방법으로서,
    상기 기판을 반송하면서,
    상기 기판 위의 제1 및 제2의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사하여, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화하는 것을 특징으로 하는 레이저 어닐링 방법.
  3. 제2항에 있어서, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막의 결정화는 상기 기판의 반송 방향과 교차하는 방향으로 배열하여 차광 마스크에 형성된 복수의 마스크 패턴을 사이에 두고 레이저 광의 1회 조사에 의하여 완료하는 것을 특징으로 하는 레이저 어닐링 방법.
  4. 제2항에 있어서, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막의 결정화는 상기 기판의 반송 방향 및 동방향과 교차하는 방향으로 배열하여 차광 마스크에 형성된 복수의 마스크 패턴 중에서, 상기 기판의 반송 방향으로 배열된 복수의 상기 마스크 패턴을 사이에 둔 레이저 광의 다중 조사에 의하여 실시하는 것을 특징으로 하는 레이저 어닐링 방법.
  5. 제3항 또는 제4항에 있어서, 상기 제1 및 제2의 박막 트랜지스터 형성부에 대한 상기 레이저 광의 다른 조사 광량은 복수의 상기 마스크 패턴 중에서, 상기 제2의 박막 트랜지스터 형성부에 대응하는 마스크 패턴의 투과 광량이 상기 제1의 박막 트랜지스터 형성부에 대응하는 마스크 패턴의 투과 광량보다 작아지도록 조정하여 얻을 수 있는 것을 특징으로 하는 레이저 어닐링 방법.
  6. 제4항에 있어서, 상기 제1 및 제2의 박막 트랜지스터 형성부에 대한 상기 레이저 광의 다른 조사 광량은 복수의 상기 마스크 패턴 중에서, 상기 제2의 박막 트랜지스터 형성부에 대응하여 상기 기판의 반송 방향으로 배열된 복수의 상기 마스크 패턴의 수가 상기 제1의 박막 트랜지스터 형성부에 대응하여 동방향으로 배열된 복수의 상기 마스크 패턴의 수보다 적게 되도록 조정하여 얻을 수 있는 것을 특징으로 하는 레이저 어닐링 방법.
  7. 제3항 또는 제4항에 있어서, 상기 기판에의 상기 레이저 광의 조사는 복수의 상기 마스크 패턴에 개별적으로 대응시켜 상기 차광 마스크의 상기 기판측에 설치된 복수의 마이크로 렌즈를 사이에 두고 행해지는 것을 특징으로 하는 레이저 어닐링 방법.
  8. 제3항 또는 제4항에 있어서, 상기 기판에의 상기 레이저 광의 조사는 복수의 상기 마스크 패턴을 상기 기판 위에 축소 투영하는 투영 렌즈를 사이에 두고 행해지는 것을 특징으로 하는 레이저 어닐링 방법.
  9. 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 장치로서,
    상기 기판을 반송하는 반송 수단과,
    상기 반송 수단의 반송면에 대향 배치되어, 상기 기판 위의 제1 및 제2의 박막 트랜지스터 형성부에 대응시켜 복수의 마스크 패턴을 형성한 차광 마스크와,
    상기 차광 마스크의 상기 반송 수단측에 설치되어, 복수의 상기 마스크 패턴을 상기 기판 위에 결상하는 투영 광학계를 구비하고,
    상기 차광 마스크는 복수의 상기 마스크 패턴을 상기 기판의 반송 방향과 교차하는 방향, 또는 상기 기판의 반송 방향 및 동방향과 교차하는 방향으로 배열하여 가지며, 상기 제1 및 제2의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사하고, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있도록, 상기 제2의 박막 트랜지스터 형성부에 대응하는 마스크 패턴의 투과 광량이 상기 제1의 박막 트랜지스터 형성부에 대응하는 마스크 패턴의 투과 광량보다 작아지도록 조정되어 있는 것을 특징으로 하는 레이저 어닐링 장치.
  10. 기판 위에 피착된 아몰퍼스 실리콘막에 레이저 광을 조사하여 결정화하는 레이저 어닐링 장치로서,
    상기 기판을 반송하는 반송 수단과,
    상기 반송 수단의 반송면에 대향 배치되어, 상기 기판 위의 제1 및 제2의 박막 트랜지스터 형성부에 대응시켜 복수의 마스크 패턴을 형성한 차광 마스크와,
    상기 차광 마스크의 상기 반송 수단측에 설치되어, 복수의 상기 마스크 패턴을 상기 기판 위에 결상하는 투영 광학계를 구비하고,
    상기 차광 마스크는 복수의 상기 마스크 패턴을 상기 기판의 반송 방향 및 동방향과 교차하는 방향으로 배열하여 가지며, 상기 제1 및 제2의 박막 트랜지스터 형성부에 다른 조사 광량의 레이저 광을 조사하고, 상기 제1 및 제2의 박막 트랜지스터 형성부의 상기 아몰퍼스 실리콘막을 다른 결정 상태의 폴리실리콘막으로 결정화할 수 있도록, 상기 제2의 박막 트랜지스터 형성부에 대응하여 상기 기판의 반송 방향으로 배열된 복수의 상기 마스크 패턴의 수가 상기 제1의 박막 트랜지스터 형성부에 대응하여 동방향으로 배열된 복수의 상기 마스크 패턴의 수보다 적게 되도록 조정되어 있는 것을 특징으로 하는 레이저 어닐링 장치.
  11. 제9항 또는 제10항에 있어서, 상기 투영 광학계는 복수의 상기 마스크 패턴에 개별적으로 대응시켜서 설치된 복수의 마이크로 렌즈인 것을 특징으로 하는 레이저 어닐링 장치.
  12. 제9항 또는 제10항에 있어서, 상기 투영 광학계는 복수의 상기 마스크 패턴을 상기 기판 위에 축소 투영하는 투영 렌즈인 것을 특징으로 하는 레이저 어닐링 장치.
  13. 화소를 구동하는 복수의 구동용 박막 트랜지스터와, 상기 화소를 선택하기 위하여 상기 구동용 박막 트랜지스터를 동작시키는 복수의 선택용 박막 트랜지스터를 기판 위에 설치한 박막 트랜지스터 기판으로서,
    상기 구동용 박막 트랜지스터와 상기 선택용 박막 트랜지스터는 폴리실리콘 반도체층의 결정 상태가 다른 것을 특징으로 하는 박막 트랜지스터 기판.
  14. 제13항에 있어서, 상기 구동용 박막 트랜지스터의 폴리실리콘 반도체층의 결정입자 지름 또는 전자 이동도는 상기 선택용 박막 트랜지스터의 폴리실리콘 반도체층의 결정입자 지름 또는 전자 이동도보다 큰 것을 특징으로 하는 박막 트랜지스터 기판.
KR1020187025750A 2016-02-23 2016-12-27 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판 KR20180118664A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016032469A JP6623078B2 (ja) 2016-02-23 2016-02-23 レーザアニール方法及びレーザアニール装置
JPJP-P-2016-032469 2016-02-23
PCT/JP2016/088857 WO2017145519A1 (ja) 2016-02-23 2016-12-27 レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板

Publications (1)

Publication Number Publication Date
KR20180118664A true KR20180118664A (ko) 2018-10-31

Family

ID=59686360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025750A KR20180118664A (ko) 2016-02-23 2016-12-27 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판

Country Status (6)

Country Link
US (3) US10950437B2 (ko)
JP (1) JP6623078B2 (ko)
KR (1) KR20180118664A (ko)
CN (1) CN108701591A (ko)
TW (1) TWI713091B (ko)
WO (1) WO2017145519A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019102548A1 (ja) * 2017-11-22 2019-05-31 堺ディスプレイプロダクト株式会社 レーザアニール方法、レーザアニール装置およびアクティブマトリクス基板の製造方法
WO2019234856A1 (ja) * 2018-06-06 2019-12-12 堺ディスプレイプロダクト株式会社 レーザアニール方法、レーザアニール装置およびアクティブマトリクス基板の製造方法
JP7120833B2 (ja) * 2018-07-10 2022-08-17 Ｊｓｗアクティナシステム株式会社 レーザ処理装置
CN109801837A (zh) * 2019-02-02 2019-05-24 京东方科技集团股份有限公司 驱动背板的激光退火工艺及掩膜版
WO2023079648A1 (ja) * 2021-11-04 2023-05-11 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及びディスプレイの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514417B1 (ko) * 1995-12-26 2005-12-20 세이코 엡슨 가부시키가이샤 액티브매트릭스기판,액티브매트릭스기판제조방법,액정표시장치및전자기기
JPH09266316A (ja) * 1996-03-29 1997-10-07 Toshiba Corp 半導体素子
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP2001127302A (ja) 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP2003059858A (ja) * 2001-08-09 2003-02-28 Sony Corp レーザアニール装置及び薄膜トランジスタの製造方法
AU2003283833A1 (en) * 2002-11-27 2004-06-18 Canon Kabushiki Kaisha Producing method for crystalline thin film
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
JP2007281421A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
KR101293570B1 (ko) * 2007-03-21 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
JP2012004250A (ja) * 2010-06-15 2012-01-05 V Technology Co Ltd 低温ポリシリコン膜の形成装置及び方法
WO2011161715A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
CN102403207B (zh) * 2011-10-26 2016-05-25 昆山工研院新型平板显示技术中心有限公司 一种用于薄膜晶体管的多晶硅激光退火方法
JP5526173B2 (ja) 2012-03-14 2014-06-18 株式会社東芝 レーザアニール方法、レーザアニール装置、および薄膜トランジスタの製造方法
KR102105075B1 (ko) * 2013-05-02 2020-04-28 삼성디스플레이 주식회사 비정질 실리콘 박막의 결정화 모니터링 방법 및 시스템, 및 이를 이용한 박막 트랜지스터 제조 방법

Also Published As

Publication number Publication date
CN108701591A (zh) 2018-10-23
TWI713091B (zh) 2020-12-11
US20200066518A1 (en) 2020-02-27
US10950437B2 (en) 2021-03-16
WO2017145519A1 (ja) 2017-08-31
US10971361B2 (en) 2021-04-06
JP2017152498A (ja) 2017-08-31
TW201740434A (zh) 2017-11-16
JP6623078B2 (ja) 2019-12-18
US20200066517A1 (en) 2020-02-27
US20180366327A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US10644133B2 (en) Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
US10622484B2 (en) Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
TWI492306B (zh) 雷射退火方法及雷射退火裝置
KR20180118664A (ko) 레이저 어닐링 방법, 레이저 어닐링 장치 및 박막 트랜지스터 기판
KR101872469B1 (ko) 레이저 어닐링 장치 및 레이저 어닐링 방법
US10818492B2 (en) Method for manufacturing thin film transistor and mask for use in the manufacturing method
TW202037440A (zh) 雷射退火裝置