JP5495043B2 - レーザアニール方法、装置及びマイクロレンズアレイ - Google Patents

レーザアニール方法、装置及びマイクロレンズアレイ Download PDF

Info

Publication number
JP5495043B2
JP5495043B2 JP2010100298A JP2010100298A JP5495043B2 JP 5495043 B2 JP5495043 B2 JP 5495043B2 JP 2010100298 A JP2010100298 A JP 2010100298A JP 2010100298 A JP2010100298 A JP 2010100298A JP 5495043 B2 JP5495043 B2 JP 5495043B2
Authority
JP
Japan
Prior art keywords
laser
microlenses
microlens
rows
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010100298A
Other languages
English (en)
Other versions
JP2011233597A (ja
JP2011233597A5 (ja
Inventor
通伸 水村
由雄 渡辺
誠 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2010100298A priority Critical patent/JP5495043B2/ja
Priority to PCT/JP2011/058990 priority patent/WO2011132559A1/ja
Priority to CN201180020284.5A priority patent/CN102844839B/zh
Priority to KR1020127030599A priority patent/KR101773219B1/ko
Priority to TW100113695A priority patent/TWI513530B/zh
Publication of JP2011233597A publication Critical patent/JP2011233597A/ja
Publication of JP2011233597A5 publication Critical patent/JP2011233597A5/ja
Application granted granted Critical
Publication of JP5495043B2 publication Critical patent/JP5495043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、薄膜トランジスタ液晶パネル等において、アモルファスシリコン膜をレーザ光の照射によりアニールして低温ポリシリコン膜を形成するレーザアニール方法、装置及びそれに使用するマイクロレンズアレイに関し、特に、マイクロレンズアレイを使用して、薄膜トランジスタを形成すべき領域のみをアニールすることができるレーザアニール方法及び装置に関する。
液晶パネルにおいては、ガラス基板上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜に対して、基板の一端から、線状のビーム形状を有するレーザ光を、前記ビームの長手方向に垂直の方向に走査することにより、低温ポリシリコン膜を形成している。この線状のレーザ光の走査により、アモルファスシリコン膜がレーザ光により加熱されて一旦溶融し、その後、レーザ光の通過により溶融シリコンが急冷され、凝固することにより結晶化して、低温ポリシリコン膜が形成される（特許文献１）。
しかし、この低温ポリシリコン膜の形成方法においては、アモルファスシリコン膜の全体がレーザ光の照射を受けて高温になり、アモルファスシリコン膜の溶融凝固により全体が低温ポリシリコン膜となる。このため、薄膜トランジスタ（以下、ＴＦＴ）を形成すべき領域以外の領域もアニールされるため、処理効率が悪いという問題点がある。
そこで、マイクロレンズアレイを使用し、各マイクロレンズにより、アモルファスシリコン膜上で、微小な複数個の領域にレーザ光を集光させ、各トランジスタに対応する微小領域に、同時に個別的にレーザ光を照射してアニールする方法が提案されている（特許文献２）。この方法では、複数個のＴＦＴ形成予定領域のアモルファスシリコン膜のみをアニール処理するため、レーザ光の利用効率が高くなるという利点がある。
特許第３９４５８０５号公報 特開２００４−３１１９０６号公報
しかしながら、この従来のマイクロレンズアレイを使用したレーザアニール方法においては、マイクロレンズアレイの配列ピッチが固定されているため、それに合わせたピッチでＴＦＴ形成領域を設けるか、又はＴＦＴ形成予定領域の位置に合わせたピッチで、マイクロレンズアレイを組み立てる必要があり、汎用性が低いという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、アモルファスシリコン膜におけるトランジスタ形成予定領域のピッチと異なる大きなピッチでマイクロレンズアレイを構成することができ、また、マイクロレンズアレイの配列ピッチよりも小さいピッチでアモルファスシリコン膜にレーザアニールによる微小ポリシリコン膜領域を形成することができるレーザアニール方法、装置及びマイクロレンズアレイを提供することを目的とする。
本発明に係るレーザアニール方法は、ｍ（ｍは自然数）列で各列複数個のマイクロレンズが配置されたマイクロレンズアレイと、各マイクロレンズに対応する開口部を有するマスクと、レーザ光の発生源と、この発生源からのレーザ光を前記マスク及びマイクロレンズに導く導光部と、前記マスク及びマイクロレンズを含むレーザ光の照射系と基板とを相対的に前記マイクロレンズの列に垂直の方向に移動させる駆動手段とを有するレーザ光の照射装置を使用し、
前記ｍ列のマイクロレンズは、ｎ（ｎは自然数、ｎ＜ｍ）列毎に群をなし、各群の中で、マイクロレンズは同一のピッチＰで配列され、各群の相互間で、マイクロレンズはＰ＋Ｐ／ｎで離隔しており、第１工程で、前記基板上のアモルファスシリコン膜にｎ列分のマイクロレンズから１回目のレーザ光を照射してレーザアニールを行い、第２工程で、前記レーザ光の照射系と前記基板とが相対的にｎ×Ｐだけ移動した時点で、前記基板上のアモルファスシリコン膜に２×ｎ列分のマイクロレンズから２回目のレーザ光を照射してレーザアニールを行い、以後同様にして、複数回のレーザ光の照射を行い、Ｐ／ｎピッチでレーザアニール領域を形成することを特徴とする。
また、本発明に係るレーザアニール装置は、ｍ（ｍは自然数）列で各列複数個のマイクロレンズが配置されたマイクロレンズアレイと、各マイクロレンズに対応する開口部を有するマスクと、レーザ光の発生源と、この発生源からのレーザ光を前記マスク及びマイクロレンズに導く導光部と、前記マスク及びマイクロレンズを含むレーザ光の照射系と基板とを相対的に前記マイクロレンズの列に垂直の方向に移動させる駆動手段と、前記駆動手段の動作と前記発生源の動作を制御する制御装置とを有し、
前記ｍ列のマイクロレンズは、ｎ（ｎは自然数、ｎ＜ｍ）列毎に群をなし、各群の中で、マイクロレンズは同一のピッチＰで配列され、各群の相互間で、マイクロレンズはＰ＋Ｐ／ｎで離隔しており、
前記制御装置は、第１工程で、前記基板上のアモルファスシリコン膜にｎ列分のマイクロレンズから１回目のレーザ光を照射してレーザアニールを行い、第２工程で、前記レーザ光の照射系と前記基板とが相対的にｎ×Ｐだけ移動した時点で、前記基板上のアモルファスシリコン膜に２×ｎ列分のマイクロレンズから２回目のレーザ光を照射してレーザアニールを行い、以後同様にして、複数回のレーザ光の照射を行い、Ｐ／ｎピッチでレーザアニール領域を形成するように、前記駆動手段及び前記発生源を制御することを特徴とする。
更に、本発明に係るマイクロレンズアレイは、レーザ光の照射装置に使用され、ｍ（ｍは自然数）列で各列複数個のマイクロレンズが配置されたマイクロレンズアレイにおいて、前記ｍ列のマイクロレンズは、ｎ（ｎは自然数、ｎ＜ｍ）列毎に群をなし、各群の中で、マイクロレンズは同一のピッチＰで配列され、各群の相互間で、マイクロレンズはＰ＋Ｐ／ｎで離隔していることを特徴とする。
本発明によれば、群の最後列のマイクロレンズと最初列のマイクロレンズとの間に、Ｐ＋Ｐ／ｎの間隔があいているので、レーザ光の照射系と基板とを相対的に移動させ、移動距離がｎ×Ｐになった時点で、レーザ光を照射していくと、マイクロレンズアレイのピッチＰの間に（ｎ−１）列のレーザ光照射領域を設けることができる。即ち、マイクロレンズの各群の配列ピッチがＰの中に、ｎ列の照射領域を設けることができ、照射領域の配列ピッチを微細にすることができる。これにより、アモルファスシリコン膜におけるトランジスタ形成予定領域のピッチと異なる大きなピッチでマイクロレンズアレイを構成することができ、また、マイクロレンズアレイの配列ピッチよりも小さいピッチでアモルファスシリコン膜にレーザアニールによる微小ポリシリコン膜領域を形成することができる。
レーザ照射装置を示す図である。 レーザ照射領域の推移を示す模式図である。 上図は、マイクロレンズによりアモルファスシリコン膜上でレーザ光が集光された領域１０（アニールを受けた領域）とマイクロレンズ５の平面的配置とを示し、下図は、ガラス基板上に照射されるレーザ光を示す正面図である。 図３の次の工程を示す図である。 図４の次の工程を示す図である。 図５の次の工程を示す図である。 図６の次の工程を示す図である。 図７の次の工程を示す図である。 図８の次の工程を示す図である。
以下、本発明の好適実施形態について、添付の図面を参照して具体的に説明する。図１は、マイクロレンズ５を使用したレーザ照射装置を示す図である。図１に示すレーザ照射装置は、逆スタガ構造の薄膜トランジスタのような半導体装置の製造工程において、例えば、そのチャネル領域形成予定領域のみにレーザ光を照射してアニールし、このチャネル領域形成予定領域を多結晶化して、ポリシリコン膜を形成するための装置である。このマイクロレンズ５を使用したレーザアニール装置は、光源１から出射されたレーザ光を、レンズ群２により平行ビームに整形し、多数のマイクロレンズ５からなるマイクロレンズアレイを介して被照射体６に照射する。レーザ光源１は、例えば、波長が３０８ｎｍ又は３５３ｎｍのレーザ光を例えば５０Ｈｚの繰り返し周期で放射するエキシマレーザである。マイクロレンズアレイは、透明基板４に多数のマイクロレンズ５が配置されたものであり、レーザ光を被照射体６としての薄膜トランジスタ基板に設定された薄膜トランジスタ形成予定領域に集光させるものである。透明基板４は被照射体６に平行に配置され、マイクロレンズ５は、トランジスタ形成予定領域の配列ピッチの２以上の整数倍（例えば２）のピッチで配置されている。本実施形態の被照射体６は、例えば、薄膜トランジスタであり、そのａ−Ｓｉ膜のチャネル領域形成予定領域にレーザ光を照射して、ポリシリコンチャネル領域を形成する。マイクロレンズ5の上方には、マイクロレンズ５により、チャネル形成予定領域のみにレーザ光を照射するためのマスク３が配置されており、このマスク３により、被照射体６においてチャネル領域が画定される。
例えば、液晶表示装置の周辺回路として、画素の駆動トランジスタを形成する場合、ガラス基板上にＡｌ等の金属膜からなるゲート電極を、スパッタによりパターン形成する。そして、シラン及びＨ２ガスを原料ガスとし、２５０〜３００℃の低温プラズマＣＶＤ法により、全面にＳｉＮ膜からなるゲート絶縁膜を形成する。その後、ゲート絶縁膜上に、例えば、プラズマＣＶＤ法によりａ−Ｓｉ：Ｈ膜を形成する。このａ−Ｓｉ：Ｈ膜はシランとＨ２ガスを混合したガスを原料ガスとして成膜する。このａ−Ｓｉ：Ｈ膜のゲート電極上の領域をチャネル形成予定領域として、各チャネル領域に１個のマイクロレンズ５を配置して、このチャネル形成予定領域のみにレーザ光を照射してアニールし、このチャネル形成予定領域を多結晶化してポリシリコンチャネル領域を形成する。なお、マイクロレンズ５は１列ではなく、複数列に配置されており、図２乃至図９の本実施形態では、３列が３群設けられて、計９列のマイクロレンズが配置されている。
図２は、マイクロレンズ５の配置と、レーザ光の照射領域とを示す平面図である。図３乃至図９は、それらの上図で、マイクロレンズによりアモルファスシリコン膜上でレーザ光が集光された領域１０（アニールを受けた領域）とマイクロレンズ５の平面的配置とを示し、それらの下図は、ガラス基板上に照射されるレーザ光を示す正面図である。マイクロレンズ５の上方に例えばアルミニウム製のマスク３が配置され、マスク３の上方にレーザ光を遮光する遮光板７が配置されている。図２に示すように、マイクロレンズ５は、第１群１１、第２群１２及び第３群１３の各群３列の計９列に配置されている。第１群１１、第２群１２、第３群１３の各群の中では、マイクロレンズ５は一定のピッチＰで配置されている。そして、第１群１１と第２群１２との間のマイクロレンズの相互間と、第２群１２と第３群１３との間のマイクロレンズの相互間とは、いずれも、Ｐ＋１／３Ｐの間隔で離隔している。
ガラス基板２０上の全面にはゲート層２１が形成され、更にゲート層２１上にはアモルファスシリコン層２２が形成されている。また、図３に示す初期段階で、マスク３、マイクロレンズ５及び遮光板７は、ガラス基板２０の上方域よりも手前に配置されている。
そして、遮光板７、マスク３及びマイクロレンズ５を固定した状態で、ガラス基板２０を図中、右方に移動させる。この基板の移動態様は、マイクロレンズの配列ピッチＰの３倍の距離だけ移動した後、レーザ光を照射し、更に、ピッチＰの３倍の距離だけ、基板が移動した後、レーザ光を照射するというものである。
次に、上述のごとく構成されたレーザ照射装置により本実施形態のレーザアニール方法を実施する場合の動作について説明する。なお、以下の動作は、マスク及びマイクロレンズを含むレーザ光の照射系と基板とを相対的に前記マイクロレンズの列に垂直の方向に移動させる駆動手段と、レーザ光の発生源との動作を制御する制御装置により制御される。図３に示すように、マスク３は、その開口部が透明基板４上の各マイクロレンズ５に対応するようにして、マイクロレンズ５との位置関係が一定の状態で保持されている。遮光板７は先端側の（基板２０側の）３列分のマイクロレンズ５の上方の領域を除いて、その他のマイクロレンズ５の上方を覆い、レーザ光を遮光している。
そして、図４に示すように、ガラス基板２０を図中右方へ移動させる。そうすると、ガラス基板２０の位置が、ピッチＰの３倍の距離だけ移動した時点で、マイクロレンズ５及びマスク３の下方にマイクロレンズ５の３列分の幅だけ入り込む。そして、この時点で、レーザ光３０を１ショット照射する。そうすると、アモルファスシリコン膜２２においては、ピッチＰの３列分のマイクロレンズ５により集光された領域１０がレーザ光により加熱されて昇温し、溶融凝固して、この領域１０が結晶化する。これにより、この３列分の領域１０がポリシリコン膜となる。３列分のマイクロレンズ５以外のマイクロレンズ５には、遮光板７により遮光されてレーザ光は照射されない。
次に、図５に示すように、ガラス基板２０が更に移動して、ピッチＰの３倍の距離移動した時点で、即ち、移動開始後、６Ｐの距離だけ移動した時点で、レーザ光を１ショット照射する。そうすると、第１群１１のマイクロレンズ５と第２群１２のマイクロレンズ５とにより集光された領域１０で、レーザアニールが実施される。これにより、図４の工程でレーザ光が照射された第１群１１の領域１０に加えて、図５の工程で、第１群と第２群のマイクロレンズ５によりレーザ光が照射された領域１０がレーザアニールを実施されたことになる。そして、第１群と第２群とは、Ｐ＋１／３Ｐだけ距離が離れているので、図５の工程が終了すると、図５及び図２に示すように、ガラス基板２０の先端部の約３列分の部分（約３Ｐの幅の部分）において、第１回目のショットの第１群のマイクロレンズ５により形成されたレーザアニール領域１０と、第２回目のショットの第２群のマイクロレンズ５により形成されたレーザアニール領域１０とは１／３Ｐだけずれる。つまり、ピッチＰで配列された領域１０の中に、３列だけ、第１回目のショットで形成された領域１０に対し１／３Ｐで隣接する領域１０が形成される。
次いで、図６に示すように、ガラス基板２０が、移動開始後、９Ｐだけ移動した時点で、第３回目のレーザ光のショットを行う。そうすると、第１群１１、第２群１２及び第３群１３のマイクロレンズの全てのマイクロレンズを介してレーザ光がアモルファスシリコン膜２２に集光されて照射される。これにより、ガラス基板２０の先端部の約３Ｐの幅の部分においては、第１回目の第１群のレーザ光のショットと、第２回目の第２群のレーザ光のショットと、第３回目の第３群のレーザ光のショットとが１／３Ｐずつずれて照射され、１／３Ｐピッチで３列×３の合計９列のレーザアニール領域１０が形成される。ガラス基板２０の先端から、約３Ｐ離れた位置から約６Ｐ離れた位置までの３Ｐ分の部分においては、第２回目の第１群のマイクロレンズによるショットと第３回目の第２群のマイクロレンズによりショットとの結果、合計６列のレーザアニール領域１０が形成される。
次いで、図７に示すように、ガラス基板２０が更に３Ｐの距離だけ移動した時点で、更に、１ショットレーザ光を照射する。そうすると、ガラス基板２０は、マイクロレンズ５及びマスク３の下方の部分から、約３Ｐの幅だけ、前方に進出し、この約３Ｐの部分を除いたアモルファスシリコン膜２２の部分が、レーザ光の照射を受ける。この工程においても、第１群１１、第２群１２及び第３群１３の全てのマイクロレンズ５から、レーザ光がアモルファスシリコン膜２２上に集光されて、各領域１０にてレーザアニールを受ける。これにより、ガラス基板２０の先端から約６Ｐの幅の部分については、１８列のレーザアニール領域１０が１／３Ｐピッチで並び、更に、約３Ｐだけ後方の部分については、１／３Ｐのピッチと２／３Ｐのピッチで６列の領域１０が並び、更に、約３Ｐだけ後方の部分では、Ｐのピッチで３列の領域１０が並ぶ。
以後、同様にして、ガラス基板１０が３Ｐだけ移動した時点で、レーザ光が１ショット打たれ、第１群１１から第３群１３までの全てのマイクロレンズ５を使用して、レーザアニールが繰り返されていく。これにより、図８及び図９に示すように、１／３Ｐでレーザアニール領域１０が並ぶ領域が拡大されていく。
最後に、ガラス基板の後端部においては、マイクロレンズ５及びマスク３の先端側の部分が３列づつ、他の遮光板によりレーザ光を遮光することにより、レーザ光の照射を停止していく。図中、最も左側の３列のマイクロレンズ５からのレーザ光の照射が停止された後、次の３列のマイクロレンズ５からのレーザ光の照射が停止され、その後、ガラス基板２０が３Ｐだけ移動して、最後のレーザ光のショットが行われると、アモルファス膜の全ての領域でレーザアニールが終了する。
以上のようにして、マイクロレンズ５の配列ピッチはＰであるにも拘わらず、ガラス基板２０上には、配列ピッチが１／３Ｐのポリシリコン領域１０が形成される。これにより、マイクロレンズ５の配列ピッチよりも微細なピッチでポリシリコンの微細な領域を形成することができる。また、各群に属するピッチが同一のマイクロレンズの列の数を、適宜設定し、各群の間の間隔を、（Ｐ＋Ｐ／ｎ）にすることにより、レーザアニール領域１０、即ち、微細なポリシリコン領域１０の形成ピッチを、マイクロレンズ５のピッチに拘わらず、任意（Ｐ／ｎ）に設定することができる。
本発明によれば、マイクロレンズアレイの配列ピッチよりも更に細かいピッチで微小なレーザアニール領域を形成することができるので、半導体装置の微小化が可能になると共に、マイクロレンズアレイの製造が容易になり、極めて有用である。
１：レーザ光源
２：レンズ群
３：マスク
４：透明基板
５：マイクロレンズ
６：被照射体
７：遮光板
１１：第１群（のマイクロレンズ）
１２：第２群（のマイクロレンズ）
１３：第３群（のマイクロレンズ）
２０：ガラス基板
２１：ゲート層
２２：アモルファスシリコン膜

Claims (3)

  1. ｍ（ｍは自然数）列で各列複数個のマイクロレンズが配置されたマイクロレンズアレイと、各マイクロレンズに対応する開口部を有するマスクと、レーザ光の発生源と、この発生源からのレーザ光を前記マスク及びマイクロレンズに導く導光部と、前記マスク及びマイクロレンズを含むレーザ光の照射系と基板とを相対的に前記マイクロレンズの列に垂直の方向に移動させる駆動手段とを有するレーザ光の照射装置を使用し、
    前記ｍ列のマイクロレンズは、ｎ（ｎは自然数、ｎ＜ｍ）列毎に群をなし、各群の中で、マイクロレンズは同一のピッチＰで配列され、各群の相互間で、マイクロレンズはＰ＋Ｐ／ｎで離隔しており、第１工程で、前記基板上のアモルファスシリコン膜にｎ列分のマイクロレンズから１回目のレーザ光を照射してレーザアニールを行い、第２工程で、前記レーザ光の照射系と前記基板とが相対的にｎ×Ｐだけ移動した時点で、前記基板上のアモルファスシリコン膜に２×ｎ列分のマイクロレンズから２回目のレーザ光を照射してレーザアニールを行い、以後同様にして、複数回のレーザ光の照射を行い、Ｐ／ｎピッチでレーザアニール領域を形成することを特徴とするレーザアニール方法。
  2. ｍ（ｍは自然数）列で各列複数個のマイクロレンズが配置されたマイクロレンズアレイと、各マイクロレンズに対応する開口部を有するマスクと、レーザ光の発生源と、この発生源からのレーザ光を前記マスク及びマイクロレンズに導く導光部と、前記マスク及びマイクロレンズを含むレーザ光の照射系と基板とを相対的に前記マイクロレンズの列に垂直の方向に移動させる駆動手段と、前記駆動手段の動作と前記発生源の動作を制御する制御装置とを有し、
    前記ｍ列のマイクロレンズは、ｎ（ｎは自然数、ｎ＜ｍ）列毎に群をなし、各群の中で、マイクロレンズは同一のピッチＰで配列され、各群の相互間で、マイクロレンズはＰ＋Ｐ／ｎで離隔しており、
    前記制御装置は、第１工程で、前記基板上のアモルファスシリコン膜にｎ列分のマイクロレンズから１回目のレーザ光を照射してレーザアニールを行い、第２工程で、前記レーザ光の照射系と前記基板とが相対的にｎ×Ｐだけ移動した時点で、前記基板上のアモルファスシリコン膜に２×ｎ列分のマイクロレンズから２回目のレーザ光を照射してレーザアニールを行い、以後同様にして、複数回のレーザ光の照射を行い、Ｐ／ｎピッチでレーザアニール領域を形成するように、前記駆動手段及び前記発生源を制御することを特徴とするレーザアニール装置。
  3. レーザ光の照射装置に使用され、ｍ（ｍは自然数）列で各列複数個のマイクロレンズが配置されたマイクロレンズアレイにおいて、
    前記ｍ列のマイクロレンズは、ｎ（ｎは自然数、ｎ＜ｍ）列毎に群をなし、各群の中で、マイクロレンズは同一のピッチＰで配列され、各群の相互間で、マイクロレンズはＰ＋Ｐ／ｎで離隔していることを特徴とするマイクロレンズアレイ。
JP2010100298A 2010-04-23 2010-04-23 レーザアニール方法、装置及びマイクロレンズアレイ Active JP5495043B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010100298A JP5495043B2 (ja) 2010-04-23 2010-04-23 レーザアニール方法、装置及びマイクロレンズアレイ
PCT/JP2011/058990 WO2011132559A1 (ja) 2010-04-23 2011-04-11 レーザアニール方法、装置及びマイクロレンズアレイ
CN201180020284.5A CN102844839B (zh) 2010-04-23 2011-04-11 激光退火方法、装置以及微透镜阵列
KR1020127030599A KR101773219B1 (ko) 2010-04-23 2011-04-11 레이저 어닐 방법, 장치 및 마이크로렌즈 어레이
TW100113695A TWI513530B (zh) 2010-04-23 2011-04-20 雷射退火方法、裝置及微透鏡陣列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010100298A JP5495043B2 (ja) 2010-04-23 2010-04-23 レーザアニール方法、装置及びマイクロレンズアレイ

Publications (3)

Publication Number Publication Date
JP2011233597A JP2011233597A (ja) 2011-11-17
JP2011233597A5 JP2011233597A5 (ja) 2013-05-16
JP5495043B2 true JP5495043B2 (ja) 2014-05-21

Family

ID=44834086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010100298A Active JP5495043B2 (ja) 2010-04-23 2010-04-23 レーザアニール方法、装置及びマイクロレンズアレイ

Country Status (5)

Country Link
JP (1) JP5495043B2 (ja)
KR (1) KR101773219B1 (ja)
CN (1) CN102844839B (ja)
TW (1) TWI513530B (ja)
WO (1) WO2011132559A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811286B2 (en) 2016-09-28 2020-10-20 Sakai Display Products Corporation Laser annealing device and laser annealing method
US11004682B2 (en) * 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask
WO2018138783A1 (ja) * 2017-01-24 2018-08-02 堺ディスプレイプロダクト株式会社 レーザーアニール装置、レーザーアニール方法及びマスク
CN110870077A (zh) 2017-07-12 2020-03-06 堺显示器制品株式会社 半导体装置以及其制造方法
US11081507B2 (en) 2017-07-12 2021-08-03 Sakai Display Products Corporation Semiconductor device and method for manufacturing same
WO2019102548A1 (ja) * 2017-11-22 2019-05-31 堺ディスプレイプロダクト株式会社 レーザアニール方法、レーザアニール装置およびアクティブマトリクス基板の製造方法
CN108227376A (zh) * 2018-01-03 2018-06-29 京东方科技集团股份有限公司 一种微结构的制备方法、压印模版、显示基板
WO2019171502A1 (ja) * 2018-03-07 2019-09-12 堺ディスプレイプロダクト株式会社 レーザアニール装置、レーザアニール方法およびアクティブマトリクス基板の製造方法
CN112236843A (zh) * 2018-06-06 2021-01-15 堺显示器制品株式会社 激光退火方法、激光退火装置及有源矩阵基板的制造方法
JP2020004860A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2020004861A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2020004859A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN112740420A (zh) 2018-08-08 2021-04-30 堺显示器制品株式会社 薄膜晶体管及其制造方法
CN112916873B (zh) * 2021-01-26 2022-01-28 上海交通大学 基于脉冲激光驱动的微滴三维打印系统及方法
CN114799225B (zh) * 2022-05-05 2023-05-23 上海交通大学 脉冲激光驱动金属微滴打印系统及调节方法
KR20240084217A (ko) * 2022-12-06 2024-06-13 (주)알엔알랩 기판 구조체에 대한 레이저 열처리 방법 및 이를 적용한 전자 소자의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JP3239314B2 (ja) * 1994-09-16 2001-12-17 日本板硝子株式会社 平板レンズアレイおよびそれを用いた液晶表示素子
JP2001269789A (ja) * 2000-01-20 2001-10-02 Komatsu Ltd レーザ加工装置
US6625181B1 (en) * 2000-10-23 2003-09-23 U.C. Laser Ltd. Method and apparatus for multi-beam laser machining
JP2003109911A (ja) * 2001-10-01 2003-04-11 Sharp Corp 薄膜処理装置、薄膜処理方法および薄膜デバイス
JP2004311906A (ja) * 2003-04-10 2004-11-04 Phoeton Corp レーザ処理装置及びレーザ処理方法
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
JP4199820B2 (ja) * 2005-06-01 2008-12-24 フェトン株式会社 レーザー加工装置及びレーザー加工方法
JP2008294186A (ja) * 2007-05-24 2008-12-04 Shimadzu Corp 結晶化装置および結晶化方法
JP5145598B2 (ja) * 2008-09-29 2013-02-20 株式会社ブイ・テクノロジー レーザ加工方法及それに使用する装置

Also Published As

Publication number Publication date
JP2011233597A (ja) 2011-11-17
CN102844839A (zh) 2012-12-26
WO2011132559A1 (ja) 2011-10-27
TWI513530B (zh) 2015-12-21
KR101773219B1 (ko) 2017-08-31
CN102844839B (zh) 2015-08-26
TW201143949A (en) 2011-12-16
KR20130065661A (ko) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5495043B2 (ja) レーザアニール方法、装置及びマイクロレンズアレイ
KR101645770B1 (ko) 저온 폴리실리콘막의 형성 장치 및 방법
US7906414B2 (en) Single-shot semiconductor processing system and method having various irradiation patterns
US8440581B2 (en) Systems and methods for non-periodic pulse sequential lateral solidification
KR100542645B1 (ko) 반도체박막을 형성하는 방법 및 이를 위해 사용되는레이저장치
WO2011158612A1 (ja) 低温ポリシリコン膜の形成装置及び方法
US20190157462A1 (en) Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor
TWI521563B (zh) 雷射處理裝置
WO2017159153A1 (ja) 薄膜トランジスタの製造方法及びその製造方法に使用するマスク
KR20120101087A (ko) 비주기적인 펄스 순차 측면 고상화를 위한 시스템 및 방법
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
WO2006075568A1 (ja) 多結晶半導体薄膜の製造方法および製造装置
JP6221088B2 (ja) レーザアニール装置及びレーザアニール方法
JP2020123600A (ja) レーザアニール方法およびレーザアニール装置
JP2007281465A (ja) 多結晶膜の形成方法
TW202122195A (zh) 雷射退火裝置及雷射退火方法
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
WO2021181700A1 (ja) レーザアニール装置およびレーザアニール方法
JP2008262994A (ja) 結晶化方法および結晶化装置
CN111788658A (zh) 激光退火装置、激光退火方法以及有源矩阵基板的制造方法
US20200043729A1 (en) Laser annealing method
TW202303705A (zh) 雷射退火裝置及雷射退火方法
KR20050121548A (ko) 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 기판의제조방법
JP2008258432A (ja) マスク、ビーム照射装置、及び、ビーム照射方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5495043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250