JPH06275641A - 薄膜トランジスタの作製方法 - Google Patents

薄膜トランジスタの作製方法

Info

Publication number
JPH06275641A
JPH06275641A JP5086752A JP8675293A JPH06275641A JP H06275641 A JPH06275641 A JP H06275641A JP 5086752 A JP5086752 A JP 5086752A JP 8675293 A JP8675293 A JP 8675293A JP H06275641 A JPH06275641 A JP H06275641A
Authority
JP
Japan
Prior art keywords
film
gate electrode
insulating film
region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5086752A
Other languages
English (en)
Other versions
JP3315191B2 (ja
Inventor
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP08675293A priority Critical patent/JP3315191B2/ja
Priority to US08/213,060 priority patent/US5580800A/en
Priority to KR1019940005917A priority patent/KR0166397B1/ko
Publication of JPH06275641A publication Critical patent/JPH06275641A/ja
Application granted granted Critical
Publication of JP3315191B2 publication Critical patent/JP3315191B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 レーザーアニールによってドーピング不純物
の活性化をおこなうTFTの製造方法において、不純物
領域のコンタクト抵抗を低減せしめる方法を提供する。 【構成】 薄膜状半導体領域を覆って、ゲイト絶縁膜を
設け、また、該半導体領域を横断してゲイト電極を設け
る。その後、このゲイト電極をマスクとして、ゲイト絶
縁膜を通して、自己整合的にドーピング不純物を導入す
る。その後、層間絶縁物を形成し、コンタクトホールを
設け、レーザーもしくはそれと同等な強光を照射するこ
とによってドーピング不純物の活性化をおこなう。しか
るのちにソース、ドレインの電極を形成する。かくする
ことにより、レーザーアニールの際に半導体膜とゲイト
絶縁膜が化合して生じる高抵抗膜ができないので、コン
タクト抵抗を減じることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非単結晶半導体薄膜を
有する薄膜トランジスタ(TFT)の作製方法に関する
ものである。本発明によって作製される薄膜トランジス
タは、ガラス等の絶縁基板上、単結晶シリコン等の半導
体基板上、いずれにも形成される。
【0002】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
(活性領域ともいう)を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ(TFT)が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンTFTや結
晶性シリコンTFTというように区別されている。
【0003】結晶半導体は、アモルファス半導体よりも
電界移動度が大きく、したがって、高速動作が可能であ
る。また、結晶性シリコンでは、NMOSのTFTだけ
でなく、PMOSのTFTも同様に得られるのでCMO
S回路を形成することが可能である。このため、特に最
近では結晶シリコンを使用したTFTが盛んに研究され
ている。
【0004】結晶シリコンは通常、600℃以上の温度
で長時間のアニールによって得られ、また、イオン注
入、イオンドーピング等の方法によって不純物のドーピ
ングされた結晶シリコンにおいて、ドーピング不純物の
活性化をおこなうにも同様な温度での熱処理が必要とさ
れてきた。しかしながら、このような高温での熱処理は
基板やTFTの構成材料の選択の余地を狭めることとな
るのでより低温での処理が求められている。
【0005】
【発明が解決しようとする課題】結晶化・活性化の低温
化の手段として、レーザーもしくはそれと同等な強力な
光をシリコン膜に照射することによってシリコンの結晶
化、活性化をおこなうことが提案されている。このよう
な方法を光源の名称によってレーザーアニール、もしく
はランプアニールと称する。以下では、これらの方法を
全てレーザーアニールと総称することとする。
【0006】レーザーアニールを用いたシリコン膜のド
ーピング不純物の活性化プロセスを有するTFTの作製
工程の例を図2に示す。まず、基板21上に下地絶縁膜
22を堆積し、その上に結晶シリコン領域23を形成す
る。シリコン膜の結晶化には熱アニール、レーザーアニ
ールいずれもが使用される。そして、このシリコン領域
を覆って、ゲイト絶縁膜24が堆積される。さらに、ゲ
イト電極25がその上に形成される。(図2(A))
【0007】そして、ゲイト電極の表面を陽極酸化法に
よって酸化する。これは不純物領域(ソース、ドレイ
ン)とゲイト電極がオフセット状態となることによっ
て、より良い特性を得るためである。もちろん、このよ
うな陽極酸化物26を形成することは必ずしも必要なわ
けではない。(図2(B))
【0008】その後、イオン注入法、イオンドーピング
法等の手段によって、ゲイト絶縁膜24を通して、シリ
コン領域23に不純物が導入される。このときには不純
物の導入はゲイト絶縁膜を通すことが歩留りを上げるう
えで必要である。こうして、ソース、ドレイン27a、
27bが形成される。先に述べた通り、不純物領域とゲ
イト電極は重なりあうことがなく、わずかに陽極酸化物
27の幅だけ離れた状態(オフセット状態)となってい
る。(図2(C))
【0009】そして、レーザーもしくはそれと同等な強
光によって、ドーピングされた不純物の活性化をおこな
う。このときには、レーザーエネルギーによってドーピ
ング不純物(燐やホウ素)、シリコン、酸化珪素が化合
して、厚さ30〜500Åの非化学量論比の酸化珪素系
の被膜28がシリコン領域とゲイト絶縁膜24の境界に
形成される。(図2(D))
【0010】最後に、コンタクトホールを形成して、ソ
ース、ドレインに金属電極30a、30bを形成するの
であるが、この際に、先に形成された非化学量論比の酸
化珪素系の被膜28は、酸化剤を含まないフッ化水素酸
系のエッチャントでは十分に除去できない。一方、ドラ
イエッチングでは、酸化珪素とシリコンのエッチング比
がそれほど大きくないので、特にシリコン領域が薄い場
合には、コンタクトホールがシリコン領域を貫通してし
まうことがあった。(図2(E))
【0011】このような非化学量論比の酸化珪素系の被
膜28は抵抗が高く、TFTのコンタクト不良の原因で
あった。本発明はこのような非化学量論比の酸化珪素系
の被膜のないコンタクトを作製する方法を提供すること
を目的とする。
【0012】
【課題を解決するための手段】本発明は、レーザーアニ
ールをおこなう前に、層間絶縁物とコンタクトホールを
予め形成し、しかるのちにレーザーアニールをおこなう
ことを特徴とする。そのため、コンタクトホールの領域
では反応すべき酸化珪素が存在しないので、上記のよう
な非化学量論比の酸化珪素系の被膜は形成されない。そ
の後、このコンタクトホールに金属電極を形成すること
によって確実なコンタクトが形成される。以下に実施例
を用いて、より詳細に本発明を説明する。
【0013】
【実施例】図1に本実施例の作製工程の断面図を示す。
まず、基板(コーニング7059)11上にスパッタリ
ング法によって厚さ2000Åの酸化珪素の下地膜32
を形成した。さらに、プラズマCVD法によって、厚さ
500〜1500Å、例えば1500Åの真性(I型)
のアモルファスシリコン膜を、さらにその上にスパッタ
リング法によって厚さ200Åの酸化珪素膜を堆積し
た。そして、このアモルファスシリコン膜を窒素雰囲気
中、600℃、48時間アニールして結晶化させた。
【0014】この工程はレーザーアニールによっておこ
なってもよい。レーザーとしては各種エキシマーレーザ
ーが使用できる。レーザーのエネルギー密度は、200
〜500mJ/cm2 、例えば350mJ/cm2
し、1か所につき2〜10ショット照射し、レーザー照
射時には基板を100〜450℃に加熱すればよい。
【0015】結晶化工程後、シリコン膜をパターニング
して、島状シリコン領域13を形成し、さらに、スパッ
タリング法によって厚さ1000Åの酸化珪素膜14を
ゲイト絶縁膜として堆積した。スパッタリングには、タ
ーゲットとして酸化珪素を用い、スパッタリング時の基
板温度は200〜400℃、例えば250℃、スパッタ
リング雰囲気は酸素とアルゴンで、アルゴン/酸素=0
〜0.5、例えば0.1以下とした。
【0016】引き続いて、スパッタリング法によって、
シリコンを0.5〜3%、例えば2%含むアルミニウム
膜を厚さ1000〜10000Å、例えば5000Å堆
積した。なお、この酸化珪素とアルミニウム膜の成膜工
程は連続的におこなうことが望ましい。そして、アルミ
ニウム膜をパターニングして、ゲイト電極15を形成し
た。アルミニウムの代わりにシリコン、チタン、タンタ
ル、モリブテン、タングステン等の他の金属・半導体材
料、あるいはそれらの珪化物でもよい。また、単層の膜
ではなく、異種の被膜を重ねた多層の膜でもよい。(図
1(A))
【0017】続いて、酒石酸のエチレングリコール溶液
(1〜5%、アンモニアによって中性にする)に基板を
浸漬して、ゲイト電極に電流を通じ、ゲイト電極の表面
に陽極酸化物(酸化アルミニウム)層16を成長させ
た。陽極酸化物の厚さは1000〜5000Å、特に2
000〜3000Åが好ましかった。ここでは2500
Åとした。(図1(B))
【0018】そして、イオンドーピング法によって、シ
リコン領域にゲイト電極とその周囲の陽極酸化物をマス
クとして不純物(燐)を注入した。ドーピングガスとし
て、フォスフィン(PH3 )を用い、加速電圧を60〜
90kV、例えば80kVとした。ドーズ量は1×10
15〜8×1015cm-2、例えば、2×1015cm-2とし
た。この結果、N型の不純物領域17a、17bが形成
された。(図1(C))
【0019】続いて、厚さ6000Åの酸化珪素膜18
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホール19a、19bを形成した。そ
の後、レーザー光を照射し、レーザーアニールをおこな
った。レーザーとしてはKrFエキシマーレーザー(波
長248nm、パルス幅20nsec)を用いたが、そ
の他のレーザー、例えば、XeFエキシマーレーザー
(波長353nm)、XeClエキシマーレーザー(波
長308nm)、ArFエキシマーレーザー(波長19
3nm)等を用いてもよい。ただし、レーザー光が層間
絶縁物18を十分に透過することが必要とされる。レー
ザーのエネルギー密度は、200〜500mJ/c
2 、例えば250mJ/cm2 とし、1か所につき2
〜10ショット、例えば2ショット照射した。レーザー
照射時に、基板を100〜450℃、例えば250℃に
加熱した。こうして、不純物の活性化をおこなった。
(図1(D))
【0020】最後に、金属材料、例えば、窒化チタンと
アルミニウムの多層膜によってTFTのソース領域、ド
レイン領域の電極・配線20a、20bを形成した。金
属材料のデポジションの前に基板を薄いフッ化水素酸で
洗浄することによって、コンタクト部分に生じたシリコ
ンの自然酸化膜を除去すると、より完全なコンタクトが
形成された。最後に、1気圧の水素雰囲気で350℃、
30分のアニールをおこなった。以上の工程によって薄
膜トランジスタが完成した。(図1(E))
【0021】
【発明の効果】本発明によって、ソース、ドレインのコ
ンタクトの良好なTFTを得ることができた。これによ
って、TFTの作製歩留りは格段に向上し、また、特性
ばらつきも著しく減らすことができた。このように本発
明は工業上有益な発明である。
【図面の簡単な説明】
【図1】 実施例のTFTの作製工程断面図を示す。
【図2】 従来のTFTの作製工程断面図を示す。
【符号の説明】
11・・・基板 12・・・下地絶縁膜(酸化珪素) 13・・・島状シリコン領域 14・・・ゲイト絶縁膜(酸化珪素) 15・・・ゲイト電極(アルミニウム) 16・・・陽極酸化物(酸化アルミニウム) 17・・・不純物領域(ソース、ドレイン) 18・・・層間絶縁物(酸化珪素) 19・・・コンタトホール 20・・・金属電極・配線(窒化チタン/アルミニウ
ム)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に島状非単結晶半導体領域を形成
    する第1の工程と、 前記非単結晶半導体領域を覆って絶縁被膜と、前記絶縁
    被膜上に、ゲイト電極を形成する第2の工程と、 前記ゲイト電極をマスクとして不純物をドーピングする
    第3の工程と、 前記ゲイト電極を覆って層間絶縁物を堆積する第4の工
    程と、 前記層間絶縁物を通して、前記半導体領域の不純物のド
    ーピングされた領域にコンタクトホールを形成する第5
    の工程と、 前記層間絶縁物およびコンタクトホールを通してレーザ
    ーもしくはそれと同等な強光を照射することによって、
    前記半導体領域にドーピングされた不純物を活性化する
    第6の工程とを有することを特徴とする薄膜トランジス
    タの作製方法。
  2. 【請求項2】 請求項1において、第2の工程と第3の
    工程の間に前記ゲイト電極を陽極酸化する工程、を有す
    ることを特徴とする薄膜トランジスタの作製方法。
JP08675293A 1993-03-22 1993-03-22 薄膜トランジスタの作製方法 Expired - Fee Related JP3315191B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08675293A JP3315191B2 (ja) 1993-03-22 1993-03-22 薄膜トランジスタの作製方法
US08/213,060 US5580800A (en) 1993-03-22 1994-03-15 Method of patterning aluminum containing group IIIb Element
KR1019940005917A KR0166397B1 (ko) 1993-03-22 1994-03-22 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08675293A JP3315191B2 (ja) 1993-03-22 1993-03-22 薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JPH06275641A true JPH06275641A (ja) 1994-09-30
JP3315191B2 JP3315191B2 (ja) 2002-08-19

Family

ID=13895502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08675293A Expired - Fee Related JP3315191B2 (ja) 1993-03-22 1993-03-22 薄膜トランジスタの作製方法

Country Status (1)

Country Link
JP (1) JP3315191B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US7135707B1 (en) 1996-11-29 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having insulated gate electrode
JP2010073683A (ja) * 2008-08-20 2010-04-02 Semiconductor Energy Lab Co Ltd フレキシブル発光装置及びその作製方法
WO2010042121A1 (en) * 2008-10-09 2010-04-15 Sionyx Inc. Method for contact formation in semiconductor device
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US9673250B2 (en) 2013-06-29 2017-06-06 Sionyx, Llc Shallow trench textured regions and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
CN106952963A (zh) * 2017-03-29 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
US9741761B2 (en) 2010-04-21 2017-08-22 Sionyx, Llc Photosensitive imaging devices and associated methods
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
US9761739B2 (en) 2010-06-18 2017-09-12 Sionyx, Llc High speed photosensitive devices and associated methods
US9905599B2 (en) 2012-03-22 2018-02-27 Sionyx, Llc Pixel isolation elements, devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US10244188B2 (en) 2011-07-13 2019-03-26 Sionyx, Llc Biometric imaging devices and associated methods
US10361083B2 (en) 2004-09-24 2019-07-23 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US10374109B2 (en) 2001-05-25 2019-08-06 President And Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135707B1 (en) 1996-11-29 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having insulated gate electrode
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US10374109B2 (en) 2001-05-25 2019-08-06 President And Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US10361083B2 (en) 2004-09-24 2019-07-23 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US10741399B2 (en) 2004-09-24 2020-08-11 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP2010073683A (ja) * 2008-08-20 2010-04-02 Semiconductor Energy Lab Co Ltd フレキシブル発光装置及びその作製方法
WO2010042121A1 (en) * 2008-10-09 2010-04-15 Sionyx Inc. Method for contact formation in semiconductor device
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US10361232B2 (en) 2009-09-17 2019-07-23 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US10229951B2 (en) 2010-04-21 2019-03-12 Sionyx, Llc Photosensitive imaging devices and associated methods
US9741761B2 (en) 2010-04-21 2017-08-22 Sionyx, Llc Photosensitive imaging devices and associated methods
US10505054B2 (en) 2010-06-18 2019-12-10 Sionyx, Llc High speed photosensitive devices and associated methods
US9761739B2 (en) 2010-06-18 2017-09-12 Sionyx, Llc High speed photosensitive devices and associated methods
US10269861B2 (en) 2011-06-09 2019-04-23 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US9666636B2 (en) 2011-06-09 2017-05-30 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US10244188B2 (en) 2011-07-13 2019-03-26 Sionyx, Llc Biometric imaging devices and associated methods
US9905599B2 (en) 2012-03-22 2018-02-27 Sionyx, Llc Pixel isolation elements, devices and associated methods
US10224359B2 (en) 2012-03-22 2019-03-05 Sionyx, Llc Pixel isolation elements, devices and associated methods
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US10347682B2 (en) 2013-06-29 2019-07-09 Sionyx, Llc Shallow trench textured regions and associated methods
US9673250B2 (en) 2013-06-29 2017-06-06 Sionyx, Llc Shallow trench textured regions and associated methods
US11069737B2 (en) 2013-06-29 2021-07-20 Sionyx, Llc Shallow trench textured regions and associated methods
CN106952963A (zh) * 2017-03-29 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
JP3315191B2 (ja) 2002-08-19

Similar Documents

Publication Publication Date Title
JP3254072B2 (ja) 半導体装置の作製方法
US6346486B2 (en) Transistor device and method of forming the same
JP3315191B2 (ja) 薄膜トランジスタの作製方法
US5580800A (en) Method of patterning aluminum containing group IIIb Element
KR100322655B1 (ko) 반도체장치와결정규소반도체의제작방법
JP3389022B2 (ja) 半導体装置
JP3165324B2 (ja) 半導体装置の作製方法
US6458200B1 (en) Method for fabricating thin-film transistor
JP2750380B2 (ja) 半導体装置の作製方法
US5770486A (en) Method of forming a transistor with an LDD structure
JP3374455B2 (ja) 薄膜トランジスタの製造方法
JP2002359192A (ja) 半導体装置の作製方法
JPH04226040A (ja) 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
JP3396504B2 (ja) 薄膜トランジスタの作製方法
JP3031398B2 (ja) Misトランジスタの作製方法
JP2811763B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JPH0831737A (ja) 半導体装置およびその製造方法
JP3493160B2 (ja) 半導体装置の作製方法
JP3567937B2 (ja) 薄膜トランジスタの作製方法
JP2000277750A (ja) 半導体装置およびその作製方法
JP3370029B2 (ja) 半導体装置の作製方法
JPH04226039A (ja) 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
JP3472233B2 (ja) 半導体装置の作製方法
JP3602463B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees