JP2010073683A - フレキシブル発光装置及びその作製方法 - Google Patents

フレキシブル発光装置及びその作製方法 Download PDF

Info

Publication number
JP2010073683A
JP2010073683A JP2009183171A JP2009183171A JP2010073683A JP 2010073683 A JP2010073683 A JP 2010073683A JP 2009183171 A JP2009183171 A JP 2009183171A JP 2009183171 A JP2009183171 A JP 2009183171A JP 2010073683 A JP2010073683 A JP 2010073683A
Authority
JP
Japan
Prior art keywords
insulating film
layer
pixel electrode
forming
base insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009183171A
Other languages
English (en)
Other versions
JP5216716B2 (ja
JP2010073683A5 (ja
Inventor
Akihiro Senda
章裕 千田
Kaoru Hatano
薫 波多野
Takaaki Nagata
貴章 永田
Tetsushi Seo
哲史 瀬尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009183171A priority Critical patent/JP5216716B2/ja
Publication of JP2010073683A publication Critical patent/JP2010073683A/ja
Publication of JP2010073683A5 publication Critical patent/JP2010073683A5/ja
Application granted granted Critical
Publication of JP5216716B2 publication Critical patent/JP5216716B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

【課題】結晶質シリコンを用いたＴＦＴを備えた、画質の良好なフレキシブル発光装置を提供する。
【解決手段】下地絶縁膜１０２と、下地絶縁膜１０２の第１の面に形成された薄膜トランジスタと、下地絶縁膜１０２の第１の面に、薄膜トランジスタを介して形成された層間絶縁膜１１１と、該第１の面の裏面である第２の面に形成された第１の画素電極１１６と、該第２の面に、第１の画素電極１１６を介して形成されたエレクトロルミネッセンス層と、該第２の面に、第１の画素電極１１６及びエレクトロルミネッセンス層を介して形成された第２の画素電極１１９と、層間絶縁膜１１１に設けられたコンタクトホールにおいて薄膜トランジスタの半導体層と電気的に接続し、且つ少なくとも層間絶縁膜１１１及び下地絶縁膜１０２を貫通する貫通孔１１２において第１の画素電極１１６と電気的に接続する配線１１３ｅと、を有するフレキシブル発光装置を提供する。
【選択図】図１

Description

本発明は、結晶性半導体層を用いた薄膜トランジスタ（以下ＴＦＴという）で構成された回路を有する発光装置及びその作製方法に関する。また、そのような発光装置を搭載した電子機器に関する。
近年、ディスプレイ分野の技術の発展はめざましく、特に高精細化、薄型化に関しては市場のニーズも後押しし、著しい進歩を遂げている。
この分野における次のフェーズとしては、曲面の表示部を有するフレキシブルなディスプレイの商品化が注目されている。また、フレキシブルな基板を用いた発光装置はガラスなどを用いた場合と比較して軽量化することが可能である。そのため、ディスプレイのフレキシブル化に関しては様々な提案がなされている（例えば特許文献１参照）。
しかし、フレキシブルなディスプレイであっても、画質が要求されることは必須である。
画質を決定する要素には様々なものがある。例えば、アクティブマトリクス型の発光装置では、画素ＴＦＴとして移動度の高いＴＦＴを用いることが効果的である。
特開２００３−２０４０４９号公報
上述のように、画質の良好な映像を提供するため又は駆動回路を同じ基板上に設けるためには、移動度の高い結晶質半導体を用いたＴＦＴを用いることが考えられる。しかし、現状、そのようなＴＦＴを得るためには、形成時にある程度の高温プロセスが必要となる。そのため、耐熱性の低いフレキシブル基板上で移動度の高い結晶質半導体を用いたＴＦＴを形成することは困難であった。
そこで、本発明の一態様では、結晶質半導体を用いたＴＦＴを備えた、画質の良好なフレキシブル発光装置を提供することを課題とする。
上記課題を解決するための本発明の一態様は、下地絶縁膜と、下地絶縁膜の第１の面に形成されたＴＦＴと、下地絶縁膜の第１の面に、ＴＦＴを介して形成された層間絶縁膜と、下地絶縁膜の前記第１の面の裏面である第２の面に形成された第１の画素電極と、下地絶縁膜の第２の面の下方に、第１の画素電極を介して形成されたエレクトロルミネッセンス（以下ＥＬという）層と、下地絶縁膜の第２の面の下方に、第１の画素電極及びＥＬ層を介して形成された第２の画素電極と、層間絶縁膜に設けられたコンタクトホールにおいてＴＦＴの半導体層と電気的に接続し、且つ少なくとも層間絶縁膜及び下地絶縁膜を貫通する貫通孔において第１の画素電極と電気的に接続する配線と、を有するフレキシブル発光装置である。
また、本発明の一態様は、作製基板上に剥離層を形成し、剥離層上に下地絶縁膜を形成し、下地絶縁膜上に島状に結晶性半導体層を形成し、結晶性半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上の、結晶性半導体層と重なる位置に島状のゲート電極を形成し、ゲート電極及びゲート絶縁膜上に層間絶縁膜を形成し、少なくとも層間絶縁膜及びゲート絶縁膜を貫通し結晶性半導体層に達するコンタクトホール、並びに少なくとも層間絶縁膜、ゲート絶縁膜、及び下地絶縁膜を貫通し剥離層まで達する（に入り込む）貫通孔を形成し、コンタクトホールにおいて結晶性半導体層と電気的に接続し、且つ貫通孔において少なくとも剥離層まで達する（に入り込む）配線を形成し、配線及び層間絶縁膜上にフレキシブル基板を接着し、下地絶縁膜からフレキシブル基板までを、作製基板から剥離することによって分離し、分離によって露出した下地絶縁膜と接し、且つ配線と電気的に接続する第１の画素電極を形成し、第１の画素電極の端部を覆う隔壁を形成し、少なくとも第１の画素電極と接するＥＬ層を形成し、少なくともＥＬ層と接する第２の画素電極を形成するフレキシブル発光装置の作製方法である。
また、本発明の一態様は、作製基板上に剥離層を形成し、剥離層上に下地絶縁膜を形成し、下地絶縁膜上に島状に結晶性半導体層を形成し、結晶性半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上の、結晶性半導体層と重なる位置に島状のゲート電極を形成し、ゲート電極及びゲート絶縁膜上に層間絶縁膜を形成し、少なくとも層間絶縁膜及びゲート絶縁膜を貫通し結晶性半導体層に達するコンタクトホール、並びに少なくとも層間絶縁膜、ゲート絶縁膜、及び下地絶縁膜を貫通し剥離層まで達する（に入り込む）貫通孔を形成し、コンタクトホールにおいて結晶性半導体層と電気的に接続し、且つ貫通孔において少なくとも剥離層まで達する（に入り込む）配線を形成し、配線及び層間絶縁膜上にフレキシブル基板を接着し、下地絶縁膜からフレキシブル基板までを、作製基板から剥離することによって分離し、分離によって露出した下地絶縁膜と接し、且つ少なくとも貫通孔が露出するように開口部を有する隔壁を形成し、隔壁の開口に流動性を有する導電性物質を配置することで第１の画素電極を形成し、少なくとも第１の画素電極と接するＥＬ層を形成し、少なくともＥＬ層と接する第２の画素電極を形成するフレキシブル発光装置の作製方法である。
また、本発明の一態様は、作製基板上に剥離層を形成し、剥離層上に下地絶縁膜を形成し、下地絶縁膜上に島状に結晶性半導体層を形成し、結晶性半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上の、結晶性半導体層と重なる位置に島状のゲート電極を形成し、ゲート電極及びゲート絶縁膜上に層間絶縁膜を形成し、少なくとも層間絶縁膜及びゲート絶縁膜を貫通し結晶性半導体層に達するコンタクトホールを形成し、コンタクトホールにおいて結晶性半導体層と電気的に接続する配線を形成し、配線及び層間絶縁膜上にフレキシブル基板を接着し、下地絶縁膜からフレキシブル基板までを、作製基板から剥離することによって分離し、フレキシブル基板にレーザ光を照射し、少なくとも下地絶縁膜、ゲート絶縁膜、層間絶縁膜、配線、及びフレキシブル基板を貫通する貫通孔を形成し、貫通孔に配線と電気的に接続する接続配線を形成し、分離によって露出した下地絶縁膜と接し、且つ接続配線と電気的に接続する第１の画素電極を形成し、第１の画素電極の端部を覆う隔壁を形成し、少なくとも第１の画素電極と接するＥＬ層を形成し、少なくとも前記ＥＬ層と接する第２の画素電極を形成するフレキシブル発光装置の作製方法である。
本発明の一態様により、結晶質半導体を用いたＴＦＴを備えた、画質の良好なフレキシブル発光装置を提供できる。
また、本発明の一態様により、結晶質半導体を用いたＴＦＴを備えた、画質の良好なフレキシブル発光装置の作製方法を提供できる。
本発明の一態様のフレキシブル発光装置及びその作製方法を表す断面図。 本発明の一態様のフレキシブル発光装置及びその作製方法を表す断面図。 本発明の一態様のフレキシブル発光装置及びその作製方法を表す断面図。 本発明の一態様のフレキシブル発光装置及びその作製方法を表す断面図。 本発明の一態様のフレキシブル発光装置及びその作製方法を表す上面図及び断面図。 本発明の一態様の電子機器を表す図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
図１に本発明の一態様のフレキシブル発光装置の作製方法の一例を示す。作製基板１００上に剥離層１０１、下地絶縁膜１０２、結晶性半導体層１０３、１０４、１０５、ゲート絶縁膜１０６、ゲート電極１０７、１０８、１０９、パッシベーション膜１１０、層間絶縁膜１１１を形成する（図１（Ａ）参照）。なお、パッシベーション膜１１０は設けなくてもよい。作製基板１００はガラス基板やセラミック基板等、結晶性半導体層１０３乃至１０５を作製する際の熱に耐えうる基板を用いる。なお、本明細書中において、結晶性半導体層１０３乃至１０５とは、少なくとも４００℃以上の温度をかけて結晶化及び結晶性の改善を行うことが必要な多結晶半導体や微結晶半導体が挙げられる。また、単結晶半導体基板から所望の厚さの単結晶半導体膜を剥離して作製基板１００に接合することによって設けられる単結晶半導体層も本明細書中における結晶性半導体層に含めるものとする。
続いて、層間絶縁膜１１１、パッシベーション膜１１０、及びゲート絶縁膜１０６をエッチングして、結晶性半導体層１０３、１０４、１０５に到達するコンタクトホールを形成する。この後、レーザ光を照射することによって、少なくとも層間絶縁膜１１１、（パッシベーション膜１１０）、ゲート絶縁膜１０６、下地絶縁膜１０２を貫通する貫通孔１１２を形成する（図１（Ｂ）参照）。この際、作製基板１００に貫通孔１１２が達していても良い。
次に、配線１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ、１１３ｅ及び図示しないその他の配線を形成する（図１（Ｃ）参照）。配線１１３ａ乃至１１３ｅはコンタクトホールにおいて結晶性半導体層１０３乃至１０５のいずれかに電気的に接続している。また、配線１１３ｅは結晶性半導体層１０５に電気的に接続し、且つ貫通孔１１２において、少なくとも剥離層１０１に達するように（に入り込むように）形成する。なお、配線１１３ｅは作製基板１００にまで達して（入り込んで）いても良い。
この後、配線１１３ａ乃至配線１１３ｅ及び層間絶縁膜１１１上に接着剤層１１４を形成する。この接着剤層１１４によってフレキシブル基板１１５を接着する（図１（Ｄ）参照）。
続いて、下地絶縁膜１０２からフレキシブル基板１１５までの素子が形成された層を作製基板１００から剥離することによって分離する。分離の方法はどのような方法を用いても良い。そして、当該分離によって露出した下地絶縁膜１０２と接し、且つ配線１１３ｅと電気的に接続するように第１の画素電極１１６を形成する（図１（Ｅ）参照）。
第１の画素電極１１６形成後、第１の画素電極１１６の端部を覆うように隔壁１１７を形成する。なお、配線１１３ｅが作製基板１００にまで達していた（に入り込む）ことなどにより配線１１３ｅが凸形状をなしていた場合は、隔壁１１７の開口はその部分を避けて形成されることが好ましい。隔壁１１７は絶縁物を用いて形成し、有機物でも、無機物でも良い。続いて、少なくとも第１の画素電極１１６に接するＥＬ層１１８を形成する。さらに、ＥＬ層１１８に接する第２の画素電極１１９を形成することによって第１の画素電極１１６、ＥＬ層１１８、第２の画素電極１１９からなる発光素子１２０を形成する。この後、第２の画素電極１１９の表面に接着剤層１２１を形成する。接着剤層１２１によりフレキシブル基板１２２を接着することでフレキシブル発光装置を作製することができる（図１（Ｆ）参照）。なお、第２の画素電極１１９と、接着剤層１２１との間に窒化シリコンなどにより、膜封止層を設けても良い。また、接着剤層１２１及びフレキシブル基板１２２の代わりに膜封止層のみを設けた構成や、フレキシブル基板として繊維体に有機樹脂が含浸された構造体を用いる構成であっても良い。
なお、第１の画素電極１１６は、流動性を有する導電体、例としては、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）、ポリアニリン／ポリ（スチレンスルホン酸）（ＰＡｎｉ／ＰＳＳ）等の導電性ポリマーや、銀ペーストなどの導電性ペーストを用いて形成しても良い。この場合、剥離層１０１と下地絶縁膜１０２の境界で、作製基板１００と、下地絶縁膜１０２からフレキシブル基板１１５までの素子が形成された層とを分離した後に、隔壁１１７を配線１１３ｅが露出するように形成する。その後、インクジェット法に代表される液滴吐出法などにより、隔壁１１７の開口部に第１の画素電極１１６を形成する。第１の画素電極１１６を流動性を有する導電体によって形成することで、配線１１３ｅが下地絶縁膜１０２から突出して形成されていても、第１の画素電極１１６の表面を平坦化することができるため、好ましい構成である。その後は図１（Ｆ）に示した様なフレキシブル発光装置を作製すればよい。
また、ＥＬ層１１８は蒸着などの乾式で形成しても、インクジェット法などの湿式で形成しても良い。
図２に図１で示した作製方法と異なるフレキシブル発光装置の作製方法を示す。なお、煩雑になることを防ぐため、図１と同様の工程については簡略化して説明する。また、材料、とりうる構造、その他共通する事項については図１の対応する部分の説明を参照されたい。
まず、図１と同様に作製基板１００上に剥離層１０１、下地絶縁膜１０２、結晶性半導体層１０３、１０４、１０５、ゲート絶縁膜１０６、ゲート電極１０７、１０８、１０９、パッシベーション膜１１０、層間絶縁膜１１１を形成する（図２（Ａ）参照）。
続いて、層間絶縁膜１１１、パッシベーション膜１１０、及びゲート絶縁膜１０６をエッチングして、結晶性半導体層１０３、１０４、１０５に到達するコンタクトホールを形成すると同時に、少なくとも層間絶縁膜１１１、（パッシベーション膜１１０）、ゲート絶縁膜１０６、及び下地絶縁膜１０２を貫通する貫通孔１１２を形成する（図２（Ｂ）参照）。下地絶縁膜１０２及びゲート絶縁膜１０６共に酸化シリコンで形成した場合は、コンタクトホールが結晶性半導体層１０５に達した後も、そのままエッチングし続けることによって下地絶縁膜１０２を貫通する貫通孔１１２を空けることができる。この場合、剥離層１０１の材料として、当該エッチングにおける酸化シリコンのエッチング速度に対して充分にエッチング速度の遅い材料を用いることによって、貫通孔１１２を下地絶縁膜１０２までに止めることができ、配線１１３ｅが下地絶縁膜１０２より突出することを防ぐことができる。なお、貫通孔１１２はコンタクトホールと別に形成しても良い。
次に、図１の工程と同様、配線１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ、１１３ｅ及び図示しないその他の配線を形成する（図２（Ｃ）参照）。
また、配線１１３ｅにおいて、貫通孔１１２に形成される配線は、配線１１３ｅの結晶性半導体層１０５に達する配線とは別に形成しても良い。この際、剥離層１０１上に下地絶縁膜１０２を形成する前に、剥離層１０１の表面をＯ２アッシングすることによって、貫通孔１１２に配線が形成される際の当該配線と、剥離層１０１との密着性を低減させることが好ましい。
この後、配線１１３ａ乃至配線１１３ｅ及び層間絶縁膜１１１上に接着剤層１１４を形成する。この接着剤層１１４によってフレキシブル基板１１５を接着する（図２（Ｄ）参照）。
続いて、下地絶縁膜１０２からフレキシブル基板１１５までの素子が形成された層を作製基板１００から剥離することによって分離する。そして、当該分離によって露出した下地絶縁膜１０２と接し、且つ配線１１３ｅと電気的に接続するように第１の画素電極１１６を形成する（図２（Ｅ）参照）。
第１の画素電極１１６を形成したら、第１の画素電極１１６の端部を覆うように隔壁１１７を形成する。配線１１３ａ乃至１１３ｅと、貫通孔１１２に形成される配線とを同時に形成する場合、配線１１３ｅが下地絶縁膜１０２より突出して形成されることを防止することが容易である。配線１１３ｅが下地絶縁膜１０２より突出していない場合、隔壁１１７の開口部は配線１１３ｅが形成されている部分を避けなくとも良く、レイアウトの自由度や開口率の向上が見込める。続いて、貫通孔１１２に形成された配線と電気的に接続するように第１の画素電極１１６を形成する。さらに、第１の画素電極１１６と接するＥＬ層１１８を形成する。次に、ＥＬ層１１８と接する第２の画素電極１１９を形成することによって、第１の画素電極１１６、ＥＬ層１１８、第２の画素電極１１９からなる発光素子１２０を形成する。この後、第２の画素電極１１９の表面に接着剤層１２１を形成する。接着剤層１２１によりフレキシブル基板１２２を接着することでフレキシブル発光装置を作製することができる（図２（Ｆ）参照）。
図３に図１又は図２で示した作製方法と異なるフレキシブル発光装置の作製方法を示す。なお、煩雑になることを防ぐため、図１又は図２と同様の工程については簡略化して説明する。また、材料、とりうる構造、その他共通する事項については図１又は図２の対応する部分の説明を参照されたい。
まず、作製基板１００上に剥離層１０１を形成する。その上に第１の絶縁膜３００、第２の絶縁膜３０１、結晶性半導体層１０３、１０４、１０５、ゲート絶縁膜１０６、ゲート電極１０７、１０８、１０９、パッシベーション膜１１０、層間絶縁膜１１１を形成する（図３（Ａ）参照）。なお、第１の絶縁膜３００は後に発光素子の隔壁として用いられる。なお、後に結晶性半導体層作製のために加熱処理をおこなうことを勘案すると、第１の絶縁膜３００は無機絶縁膜であることが好ましい。また、第２の絶縁膜３０１はゲート絶縁膜１０６と異なる材料で形成するが、特に設けなくとも良い。また、第２の絶縁膜３０１（第２の絶縁膜３０１を設けない場合は第１の絶縁膜３００）と結晶性半導体層１０３乃至１０５の間に下地絶縁膜を設けても良い。
続いて、層間絶縁膜１１１、パッシベーション膜１１０、及びゲート絶縁膜１０６をエッチングして、結晶性半導体層１０３、１０４、１０５に到達するコンタクトホールを形成すると同時に、少なくとも層間絶縁膜１１１、パッシベーション膜１１０、及びゲート絶縁膜１０６を貫通する貫通孔１１２を形成する（図３（Ｂ）参照）。第２の絶縁膜３０１を形成する際は、当該エッチングにおいて、ゲート絶縁膜１０６の材料より充分にエッチング速度が遅い材料を用いて形成する。これにより、第２の絶縁膜３０１が貫通孔１１２を形成する際のエッチングのエッチングストッパーとして働き、貫通孔１１２が第１の絶縁膜３００にまで達する（に入り込む）ことを防止できる。そのため、配線１１３ｅが後に形成される隔壁開口部において突出することを防ぐことができる。なお、第２の絶縁膜３０１を設けない場合は、第１の絶縁膜３００の材料をゲート絶縁膜１０６の材料より充分にエッチング速度が遅い材料にするか、エッチングを行う時間を調節することによっても貫通孔１１２の深さを制御することができる。
次に、図１又は図２の工程と同様、配線１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ、１１３ｅ及び図示しないその他の配線を形成する（図３（Ｃ）参照）。
この後、配線１１３ａ乃至配線１１３ｅ及び層間絶縁膜１１１上に接着剤層１１４を形成する。この接着剤層１１４によってフレキシブル基板１１５を接着し、剥離層１０１と第１の絶縁膜３００の間で、作製基板１００と、第１の絶縁膜３００からフレキシブル基板１１５までの素子が形成された層とを分離する（図３（Ｄ）参照）。
続いて、第１の絶縁膜３００及び第２の絶縁膜３０１（第２の絶縁膜３０１を設けない場合は第１の絶縁膜３００のみ）を、配線１１３ｅが露出するようにエッチングして、開口部３０２を形成し、後に形成される発光素子の隔壁とする（図３（Ｅ）参照）。
隔壁を形成したら、第１の画素電極１１６を流動性を有する導電体によって形成する。流動性を有する導電体の例としては、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）、ポリアニリン／ポリ（スチレンスルホン酸）（ＰＡｎｉ／ＰＳＳ）等の導電性ポリマーや、銀ペーストなどの導電性ペーストなどを挙げることができる。続いて、少なくとも第１の画素電極１１６を覆ってＥＬ層１１８を形成する。ＥＬ層１１８は蒸着などの乾式で形成しても、インクジェット法などの湿式で形成しても良い。図３ではインクジェット法などの液滴吐出法を用いてＥＬ層１１８を形成した例を示した。次に、第２の画素電極１１９を形成することによって第１の画素電極１１６、ＥＬ層１１８、及び第２の画素電極１１９からなる発光素子１２０を形成する。この後、第２の画素電極１１９の表面に接着剤層１２１を形成する。接着剤層１２１によりフレキシブル基板１２２を接着することでフレキシブル発光装置を作製することができる（図３（Ｆ）参照）。
図４に図１乃至図３で示した作製方法と異なるフレキシブル発光装置の作製方法を示す。なお、煩雑になることを防ぐため、図１乃至図３と同様の工程については簡略化して説明する。また、材料、とりうる構造、その他共通する事項については図１乃至図３の対応する部分の説明を参照されたい。
まず、作製基板１００上に剥離層１０１、下地絶縁膜１０２、結晶性半導体層１０３、１０４、１０５、ゲート絶縁膜１０６、ゲート電極１０７、１０８、１０９、パッシベーション膜１１０、層間絶縁膜１１１を形成する。続いて、層間絶縁膜１１１、パッシベーション膜１１０、及びゲート絶縁膜１０６をエッチングして、結晶性半導体層１０３乃至１０５に到達するコンタクトホールを形成する。次に、図１の工程と同様、配線１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ、１１３ｅ及び図示しないその他の配線を形成する（図４（Ａ）参照）。なお、図３で説明したように、下地絶縁膜１０２と剥離層１０１の間、若しくは下地絶縁膜１０２の代わりに、第１の絶縁膜３００、第２の絶縁膜３０１を形成しても良い。この際、第２の絶縁膜３０１は形成しなくとも良い。また、後に発光素子の第１の画素電極１１６と電気的に接続する配線１１３ｅは、層間絶縁膜１１１上において、第１の画素電極１１６が形成される領域まで延在するように形成する。
この後、配線１１３ａ乃至配線１１３ｅ及び層間絶縁膜１１１を覆って接着剤層１１４を形成する。この接着剤層１１４によってフレキシブル基板１１５を接着する（図４（Ｂ）参照）。
続いて、剥離層１０１と下地絶縁膜１０２の間で、作製基板１００と、下地絶縁膜１０２からフレキシブル基板１１５までの素子が形成された層とを分離し、結晶性半導体層を用いたＴＦＴが形成されたフレキシブル基板を得る（図４（Ｃ）参照）。
次に、結晶性半導体層を用いたＴＦＴが形成されたフレキシブル基板にレーザ光を照射することによって、結晶性半導体層を用いたＴＦＴが形成されたフレキシブル基板を貫通する貫通孔１１２を形成する。貫通孔１１２は、配線１１３ｅと、発光素子の第１の画素電極１１６とを電気的に接続させるために形成される（図４（Ｄ）参照）。
この後、貫通孔１１２に配線１１３ｅと電気的に接続する配線４００を形成する（図４（Ｅ）参照）。配線４００はスパッタ法などで、導電膜を形成し、エッチングすることで形成することができるが、銀ペーストに代表される導電性ペーストを貫通孔１１２に流し込むことによって作製しても良い。図４（Ｅ）では、下地絶縁膜１０２側から銀ペーストを貫通孔１１２に流し込んで配線４００を作製する図を示した。
そして、下地絶縁膜１０２に配線４００と電気的に接続するように第１の画素電極１１６を形成する。第１の画素電極１１６を形成したら、第１の画素電極１１６の端部を覆うように隔壁１１７を形成する。なお、配線４００が凸形状をなしていた場合は、隔壁１１７の開口はその部分を避けて形成されることが好ましい。続いて、少なくとも第１の画素電極１１６が露出している部分を覆ってＥＬ層１１８を形成する。次に第２の画素電極１１９を形成することによって第１の画素電極１１６、ＥＬ層１１８、及び第２の画素電極１１９からなる発光素子１２０を形成する。この後、第２の画素電極１１９の表面に接着剤層１２１を形成する。接着剤層１２１によりフレキシブル基板１２２を接着することでフレキシブル発光装置を作製することができる（図４（Ｆ）参照）。
なお、下地絶縁膜１０２の代わりに、剥離層１０１と結晶性半導体層１０３乃至１０５の間に隔壁となる第１の絶縁膜３００、第２の絶縁膜３０１を形成した場合は、隔壁の開口を形成した後に配線４００を形成すればよい。
このように作製されるフレキシブル発光装置は、フレキシブル基板より耐熱性の高いガラス基板などの作製基板上にまず結晶性半導体層を形成してから、フレキシブル基板に転置されることによって、結晶性半導体層を用いたＴＦＴを備えながら、フレキシブルな発光装置とすることができる。そのため、フレキシブル発光装置は画質の良い発光装置とすることができる。
また、作製基板上にＴＦＴを介して発光素子を形成する場合、当該発光素子をＴＦＴ上に設けられた層間絶縁膜上に転置するのは現状困難である。そのため、作製基板上にＴＦＴを介して発光素子を形成する場合には以下に示すような工程を必要とする。まず、層間絶縁膜上に第１の画素電極を形成する。次いで、第１の画素電極の表面を保持基板と接着する。次いで、下地絶縁膜から第１の画素電極までの層を作製基板から剥離することによって分離する。次いで、当該分離によって露出した下地絶縁膜にフレキシブル基板を接着する。次いで、保持基板を第１の画素電極から剥離することによって分離する。次いで、第１の画素電極に接するＥＬ層及び該ＥＬ層に接する第２の画素電極を形成する。このような方法で作製されるフレキシブル発光装置は、作製工程が煩雑であり且つ工程数が多い。しかし、本実施の形態の作製方法で作製したフレキシブル発光装置は、第１の画素電極及び第２の画素電極を作製基板から分離することによって露出した下地絶縁膜側に設けられる。そのため、基板を貼る又は剥がす操作を削減することができ、工程の短縮や歩留まりの向上を図ることができる。
また、下地絶縁膜より先に作製基板に第１の画素電極を形成する場合、結晶性半導体層を形成する際に行う熱処理によって第１の画素電極が変化してしまう可能性がある。具体的な例としては、非晶質状態の第１の画素電極が当該加熱処理により結晶化するなどである。また、同様の理由により第１の画素電極を設けることによって形成された段差を平坦化するために有機樹脂を用いることも困難である。一方、本実施の形態のように、フレキシブル基板に転置した後、第１の画素電極を作製することによって、これらの不都合を回避することが可能である。なお、このように作製されたフレキシブル発光装置は、第１の画素電極が下地絶縁膜のＴＦＴが形成されている面の裏面に対して凸形状をなすように形成されていることを特徴とする。
続いて、本実施の形態で説明して来たフレキシブル発光装置及びその作製方法について詳しく説明する。
作製基板１００としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。フレキシブル発光装置の作製工程において、その行う工程に合わせて作製基板１００を適宜選択することができる。作製基板１００として、通常のディスプレイ作製に用いられるような可撓性の小さい基板を用いていることから、高精細に画素ＴＦＴやカラーフィルタを設けることができる。
剥離層１０１は、スパッタ法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、シリコン（Ｓｉ）から選択された元素、これらの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料からなる層の単層構造又は積層構造により形成する。シリコンを含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法、ノズルプリンティング法、スロットダイコーティング法を含む。
剥離層１０１が単層構造の場合、好ましくは、タングステン層、モリブデン層、タングステンとモリブデンの混合物を含む層、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離層１０１が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステンの酸化物、窒化物、酸化窒化物、若しくは窒化酸化物を含む層、モリブデンの酸化物、窒化物、酸化窒化物、若しくは窒化酸化物を含む層、又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物、若しくは窒化酸化物を含む層を形成する。
剥離層１０１として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層（例えば、酸化シリコン層）を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。また、プラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素、又はこれらのガスとその他のガスとの混合気体雰囲気下で行ってもよい。これは、タングステンの窒化物、酸化窒化物、及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化物、酸化窒化物、又は窒化酸化物で形成される絶縁層（例えば、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層）を形成するとよい。
下地絶縁膜１０２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、又は窒化酸化シリコンなどの無機絶縁膜を用い、単層又は複数層にて作製することができる。
結晶性半導体層１０３乃至１０５は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタ法で作製される非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させることにより作製された多結晶半導体層、微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体層、又は単結晶半導体基板から所望の厚さの単結晶半導体膜を剥離して作製基板に接合することによって設けられる単結晶半導体層などを用いて形成する。これら結晶性半導体層を用いたＴＦＴは移動度が高く、当該ＴＦＴを用いて作製された発光装置は高品質な画像を表示することが可能である。
なお、微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化シリコンを水素で希釈して形成することができる。また、水素化シリコン及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。このときの水素化シリコンに対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。なお、ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコン、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、及び結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどが含まれる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また、酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛と、インジウム酸化物と、酸化ガリウムとから構成される酸化物半導体なども用いることができる。また、酸化亜鉛にインジウム又はガリウム等が添加された酸化物半導体を用いることができる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。なお、半導体膜に可視光を透過する酸化物半導体膜を利用した透明トランジスタを画素部のトランジスタに適用することもできる。このような透明トランジスタに発光素子を重ねて形成すると、画素に占める発光素子の面積率、いわゆる開口率を高めることができ、高輝度で高解像度のフレキシブルな表示装置を形成できる。また、透明トランジスタのゲート電極、ソース電極、又はドレイン電極を可視光を透過する導電膜を用いて形成すると、さらに開口率を高めることができる。
半導体層に、多結晶半導体層を用いる場合、その作製方法には、様々な方法（レーザ結晶化法、熱結晶化法、または結晶化を助長する元素を非晶質半導体層に添加して熱結晶化する方法等）がある。結晶化を助長する元素を導入せず、レーザ光を照射することで結晶化する場合は、非晶質シリコン膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質シリコン膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで低下させる。これは水素を多く含んだ非晶質シリコン膜にレーザ光を照射すると非晶質シリコン膜が破壊されてしまうからである。また、微結晶半導体にレーザ光を照射して結晶化し、結晶性を高めることもできる。
結晶化を助長する元素を導入する場合、非晶質半導体層への金属元素の導入方法としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はない。例えば、スパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、又は金属塩の溶液を塗布する方法などを使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気下でのＵＶ光の照射処理、熱酸化処理、又はヒドロキシラジカルを含むオゾン水若しくは過酸化水素による処理等により、酸化膜を形成することが望ましい。結晶化は、上述のように非晶質半導体層に結晶化を促進する元素を添加した後、熱処理（５５０℃〜７５０℃で３分〜２４時間）により行えばよい。なお、結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。このような方法で結晶化を行った場合、結晶化を助長する元素を結晶性半導体層から除去又は低減するため、結晶性半導体層に接して、不純物元素を含む前記半導体層を形成し、ゲッタリングを行っても良い。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種又は複数種を用いることができる。ゲッタリングは結晶化を促進する元素を含む結晶性半導体層に、上記不純物元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）することによって行うことができる。結晶性半導体層中に含まれる結晶化を促進する元素は、不純物元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去又は低減される。その後、ゲッタリングシンクとなった不純物元素を含む半導体層を除去する。
また、非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
結晶性半導体層として単結晶半導体を用いる場合、単結晶半導体基板を分割することで形成することができ、いわゆるＳＯＩ構造と呼ばれるものがこれにあたる。単結晶半導体基板には、市販の半導体基板を用いることができる。例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板等、第１４族元素でなる単結晶半導体基板を挙げることができる。ＳＯＩ構造を作製する方法としては、水素イオン注入剥離法などがあげられ、耐熱性の高い基板を用いた場合にはこの方法を適用して作製することができる。また、ガラス基板など比較的耐熱性の低い基板でＳＯＩ構造を作製する場合には、単結晶基板上に平坦性の高い（具体的には、表面の平均面粗さ（Ｒａ）が０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）が０．６ｎｍ以下）酸化シリコン（ＳｉＯｘ）膜又は酸化窒化シリコン（ＳｉＯｘＮｙ（ｘ＞ｙ））膜を設け、イオンビームにより単結晶基板の所望の領域に損傷領域を形成した後、窒化シリコン（ＳｉＮｘ）膜、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ））膜、又は酸化窒化シリコン（ＳｉＯｘＮｙ（ｘ＞ｙ））膜が形成された作製基板と貼り合わせ、２００℃乃至４００℃の温度をかけて接合し、６００℃乃至７００℃程度の基板の歪み点を超えない温度で加熱処理することによって、単結晶半導体膜を単結晶半導体基板から分離することでＳＯＩ構造を作製することができる。
ゲート絶縁膜１０６、ゲート電極１０７乃至１０９は公知の構造、方法により作製すれば良い。例えば、ゲート絶縁膜１０６は、酸化シリコンの単層、又は酸化シリコンと、窒化シリコンとの積層構造など、公知の構造で作製すればよい。また、ゲート電極１０７乃至１０９は、ＣＶＤ法、スパッタ法、又は液滴吐出法などを用い、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又はこれらの元素のいずれかを主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよい。
なお、図面においては、トップゲート構造のトランジスタの一例を示したが、もちろんその他、ボトムゲート構造や公知の他の構造のトランジスタを用いても構わない。
パッシベーション膜１１０は設けても設けなくとも良いが、設ける場合は、窒化シリコン膜、又は酸化シリコン膜等を用いて形成することができる。
層間絶縁膜１１１は、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁材料や、シロキサン樹脂等のシロキサン材料、酸化シリコンや窒化シリコン等の無機絶縁材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
コンタクトホールのエッチングは、どのように行っても構わないが、ドライエッチングで行うことが好ましい。この場合、結晶性半導体層よりゲート絶縁膜などに用いられる材料のエッチング速度が充分に速いガスを使ってエッチングを行う。代表的にはＣＨＦ３とＨｅの混合ガスを用いることができる。エッチングによって貫通孔１１２を形成する場合、ゲート絶縁膜と同様の材料で下地絶縁膜１０２を形成した場合は、コンタクトホールが結晶性半導体層に達した後も、オーバーエッチングを行うことによって下地絶縁膜１０２に貫通孔１１２を形成することができる。
貫通孔１１２をレーザにより形成する場合、光学系により所望の大きさに照射スポットの大きさを調節したレーザ光を照射することによって行う。レーザビームの発振器としては、例えば、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、またはヘリウムカドミウムレーザ等の連続発振レーザ、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザ、または金蒸気レーザ等のパルス発振または連続発振レーザを用いることができる。
接着剤層１１４、１２１としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤など光硬化型の接着剤や嫌気型接着剤など各種硬化型接着剤を用いることができる。
フレキシブル基板１１５、１２２としては、可撓性を有する各種基板や有機樹脂のフィルムなどを用いることができる。可撓性基板（フレキシブル基板ともいう）としては、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と、接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。また、フレキシブル基板としては繊維体と有機樹脂からなる構造体を用いても良い。
フレキシブル基板１１５として繊維体と有機樹脂からなる構造体を用いると、発光装置の点圧、線圧による破損に対する信頼性が向上するため、好ましい構成である。繊維体と有機樹脂からなる構造体の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維等の繊維体に、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等のマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。その後、マトリックス樹脂に見合った温度で焼成することによって、ＴＦＴ及び発光素子のフレキシブルな支持体（フレキシブル基板）として用いることができるようになる。
作製基板１００からの剥離は、フレキシブル基板１１５を接着した後、剥離層１０１に物理的、化学的なきっかけを形成し、物理的に引き剥がすことによって行うことができる。本実施の形態ではこのような方法によって剥離を行う方法について主に説明したが、その他の方法としては、作製基板と半導体素子層の間に剥離層を形成し、剥離層と半導体素子層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該半導体素子層を剥離する方法、耐熱性の高い作製基板と半導体素子層の間に水素を含む非晶質シリコン膜を設け、レーザ光の照射またはエッチングにより当該非晶質シリコン膜を除去することで、当該半導体素子層を剥離する方法、作製基板と半導体素子層の間に剥離層を形成し、剥離層と半導体素子層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、又は半導体素子層が形成された作製基板を機械的に削除若しくは溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また、剥離層として窒素、酸素、又は水素等を含む膜（例えば、水素を含む非晶質シリコン膜、水素含有合金膜、酸素含有合金膜など）を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素、又は水素をガスとして放出させ半導体素子層と、作製基板との剥離を促進する方法を用いてもよい。また、剥離層と半導体素子層との界面に液体を浸透させて作製基板から半導体素子層を剥離してもよい。また、上記剥離方法を組み合わせることもできる。
第１の画素電極１１６、第２の画素電極１１９は、一方が陽極、もう一方が陰極として機能する。
陽極を構成する材料としては、仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物、およびこれらの混合物などを用いることが好ましい。具体的には、例えば、酸化インジウム−酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、シリコン若しくは酸化シリコンを含有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（ＩＷＺＯ）等が挙げられる。これらの導電性金属酸化物膜は、通常スパッタ法により成膜されるが、ゾル−ゲル法などを応用して作製しても構わない。例えば、酸化インジウム−酸化亜鉛（ＩＺＯ）は、酸化インジウムに対し１〜２０ｗｔ％の酸化亜鉛を加えたターゲットを用いたスパッタ法により形成することができる。また、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（ＩＷＺＯ）は、酸化インジウムに対し酸化タングステンを０．５〜５ｗｔ％、酸化亜鉛を０．１〜１ｗｔ％含有したターゲットを用いたスパッタ法により形成することができる。この他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン）等が挙げられる。
陰極を構成する材料としては、仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。このような陰極材料の具体例としては、元素周期表の第１族または第２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらを含む合金（ＭｇＡｇ、ＡｌＬｉ）、並びにユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金等が挙げられる。しかしながら、陰極と電子輸送層との間に、電子注入層を設けることにより、仕事関数の大小に関わらず、Ａｌ、Ａｇ、ＩＴＯ、又はシリコン若しくは酸化シリコンを含有した酸化インジウム−酸化スズ等様々な導電性材料を陰極として用いることができる。これら導電性材料は、スパッタ法、インクジェット法、又はスピンコート法等を用いて成膜することが可能である。なお、発光素子１２０の光を取り出すために、第１の画素電極、第２の画素電極の少なくとも一方は発光素子１２０の発する光に対して透明、もしくは吸収や反射の少ないものであることが好ましい。
なお、隔壁を形成してから第１の画素電極を形成する場合には、第１の画素電極として流動性を有する導電性物質を用いる。代表的には、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）、ポリアニリン／ポリ（スチレンスルホン酸）（ＰＡｎｉ／ＰＳＳ）等の導電性高分子を含む組成物や、銀ペーストなどの導電性ペーストが挙げられる。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
上記導電性高分子は、単独で使用してもよいし、膜特性を調整するために有機樹脂を添加して導電性組成物として使用することができる。
有機樹脂としては、導電性高分子と相溶または混合分散可能であれば、熱硬化性樹脂、熱可塑性樹脂、光硬化性樹脂などどのような樹脂でも良い。例えば、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマ−、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコ−ル、ポリビニルエ−テル、ポリビニルブチラ−ル、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノ−ル系樹脂、ポリエ−テル、アクリル系樹脂、及びこれらの共重合体等が挙げられる。
さらに、上記導電性高分子又は導電性組成物の電気伝導度を調整するために、アクセプタ性またはドナ−性ド−パントをド−ピングすることにより、導電性高分子の共役電子の酸化還元電位を変化させてもよい。
アクセプタ性ドーパントとしては、ハロゲン化合物、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。また、五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等や、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸、有機カルボン酸、有機スルホン酸等の有機酸も用いることができる。有機カルボン酸及び有機スルホン酸としては、カルボン酸化合物及びスルホン酸化合物を使用することができる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等を挙げることができる。
上記導電性高分子又は導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、湿式法により陽極又は陰極となる薄膜を形成することができる。
上記導電性高分子又は導電性組成物を溶解する溶媒としては、特に限定することはなく、上記した導電性高分子及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよい。例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、トルエンなどの単独もしくは混合溶剤に溶解すればよい。
導電性組成物は、上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法を用いて成膜することができる。溶媒の乾燥は、熱処理を行ってもよいし、減圧下で行ってもよい。また、有機樹脂が熱硬化性の場合は、さらに加熱処理を行い、光硬化性の場合は、光照射処理を行えばよい。
隔壁１１７は、第１の画素電極を形成した後に形成する場合には、有機絶縁材料、無機絶縁材料のいずれを用いても良い。有機絶縁材料としては代表的にはポリイミドやアクリルなどを用いることができる。無機絶縁材料としては、酸化シリコン膜や窒化シリコン膜等を用いることができる。なお、作製基板からの剥離を行う前に隔壁を形成する場合には、その後に高温熱処理を必要とする結晶性半導体層の作製が控えていることから、無機絶縁材料で隔壁を作製することが好ましい。
第１の画素電極１１６を形成したら、続いてＥＬ層１１８を成膜する。ＥＬ層１１８の積層構造については特に限定されず、電子輸送性の高い物質を含む層または正孔輸送性の高い物質を含む層、電子注入性の高い物質を含む層、正孔注入性の高い物質を含む層、バイポーラ性（電子及び正孔の輸送性の高い物質）の物質を含む層等を適宜組み合わせて構成すればよい。例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を適宜組み合わせて構成することができる。本実施の形態では、ＥＬ層は、正孔注入層、正孔輸送層、発光層、電子輸送層を有する構成について説明する。各層を構成する材料について以下に具体的に示す。
正孔注入層は、陽極に接して設けられ、正孔注入性の高い物質を含む層である。具体的には、モリブデン酸化物、バナジウム酸化物、ルテニウム酸化物、タングステン酸化物、又はマンガン酸化物等を用いることができる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）等の高分子等によっても正孔注入層を形成することができる。
また、正孔注入層として、正孔輸送性の高い物質にアクセプター性物質を含有させた複合材料を用いることができる。なお、正孔輸送性の高い物質にアクセプター性物質を含有させたものを用いることにより、電極の仕事関数に依らず電極を形成する材料を選ぶことができる。つまり、陽極として仕事関数の大きい材料だけでなく、仕事関数の小さい材料を用いることができる。アクセプター性物質としては、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル等を挙げることができる。また、遷移金属酸化物を挙げることができる。また、元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の有機化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
例えば、芳香族アミン化合物としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。
また、カルバゾール誘導体としては、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、複合材料に用いることのできるカルバゾール誘導体としては、他に、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］−２，３，５，６−テトラフェニルベンゼン等が挙げられる。
また、芳香族炭化水素としては、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフチル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も用いることができる。なお、上記芳香族炭化水素が蒸着法によって成膜される場合には、蒸着時の蒸着性や、成膜後の膜質の観点から、縮合環を形成している炭素数が１４〜４２であることがより好ましい。
なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
また、高分子化合物としては、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）等が挙げられる。
正孔輸送層は、正孔輸送性の高い物質を含む層である。正孔輸送性の高い物質としては、例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ―フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）などの芳香族アミン化合物等が挙げられる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送性の高い物質を含む層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
また、正孔輸送層として、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。
発光層は、発光性の物質を含む層である。発光層の種類としては、発光中心物質を主成分とするいわゆる単膜の発光層であっても、ホスト材料中に発光中心物質を分散するいわゆるホスト−ゲスト型の発光層であってもどちらでも構わない。
用いられる発光中心物質に制限は無く、公知の蛍光又は燐光を発する物質を用いることができる。蛍光発光性物質としては、例えばＮ，Ｎ’−ビス［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニルスチルベン−４，４’−ジアミン（略称：ＹＧＡ２Ｓ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、等の他、発光波長が４５０ｎｍ以上の４−（９Ｈ−カルバゾール−９−イル）−４’−（９，１０−ジフェニル−２−アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＡ）、ペリレン、２，５，８，１１−テトラ−ｔｅｒｔ−ブチルペリレン（略称：ＴＢＰ）、４−（１０−フェニル−９−アントリル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、Ｎ，Ｎ’’−（２−ｔｅｒｔ−ブチルアントラセン−９，１０−ジイルジ−４，１−フェニレン）ビス［Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＰＰＡ）、Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＰＰＡ）、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’−オクタフェニルジベンゾ［ｇ，ｐ］クリセン−２，７，１０，１５−テトラアミン（略称：ＤＢＣ１）、クマリン３０、Ｎ−（９，１０−ジフェニル−２−アントリル）−Ｎ，９−ジフェニル−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＰＡ）、Ｎ−［９，１０−ビス（１，１’−ビフェニル−２−イル）−２−アントリル］−Ｎ，９−ジフェニル−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＢＰｈＡ）、Ｎ−（９，１０−ジフェニル−２−アントリル）−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＰＡ）、Ｎ−［９，１０−ビス（１，１’−ビフェニル−２−イル）−２−アントリル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＢＰｈＡ）、９，１０−ビス（１，１’−ビフェニル−２−イル）−Ｎ−［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ−フェニルアントラセン−２−アミン（略称：２ＹＧＡＢＰｈＡ）、Ｎ，Ｎ，９−トリフェニルアントラセン−９−アミン（略称：ＤＰｈＡＰｈＡ）クマリン５４５Ｔ、Ｎ，Ｎ’−ジフェニルキナクリドン、（略称：ＤＰＱｄ）、ルブレン、５，１２−ビス（１，１’−ビフェニル−４−イル）−６，１１−ジフェニルテトラセン（略称：ＢＰＴ）、２−（２−｛２−［４−（ジメチルアミノ）フェニル］エテニル｝−６−メチル−４Ｈ−ピラン−４−イリデン）プロパンジニトリル（略称：ＤＣＭ１）、２−｛２−メチル−６−［２−（２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＤＣＭ２）、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（４−メチルフェニル）テトラセン−５，１１−ジアミン（略称：ｐ−ｍＰｈＴＤ）、７，１３−ジフェニル−Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（４−メチルフェニル）アセナフト［１，２−ａ］フルオランテン−３，１０−ジアミン（略称：ｐ−ｍＰｈＡＦＤ）、２−｛２−イソプロピル−６−［２−（１，１，７，７−テトラメチル−２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＤＣＪＴＩ）、２−｛２−ｔｅｒｔ−ブチル−６−［２−（１，１，７，７−テトラメチル−２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＤＣＪＴＢ）、２−（２，６−ビス｛２−［４−（ジメチルアミノ）フェニル］エテニル｝−４Ｈ−ピラン−４−イリデン）プロパンジニトリル（略称：ＢｉｓＤＣＭ）、２−｛２，６−ビス［２−（８−メトキシ−１，１，７，７−テトラメチル−２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＢｉｓＤＣＪＴＭ）などが挙げられる。燐光発光性材料としては、例えば、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）テトラキス（１−ピラゾリル）ボラート（略称：ＦＩｒ６）、の他、発光波長が４７０ｎｍ〜５００ｎｍの範囲にある、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス［２−（３’，５’−ビストリフルオロメチルフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒａｃａｃ）、発光波長が５００ｎｍ（緑色発光）以上のトリス（２−フェニルピリジナト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ））、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｂｚｑ）２（ａｃａｃ））、ビス（２，４−ジフェニル−１，３−オキサゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｄｐｏ）２（ａｃａｃ））、ビス［２−（４’−パーフルオロフェニルフェニル）ピリジナト］イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐ−ＰＦ−ｐｈ）２（ａｃａｃ））、ビス（２−フェニルベンゾチアゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｂｔ）２（ａｃａｃ））、ビス［２−（２’−ベンゾ［４，５−α］チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））、ビス（１−フェニルイソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐｉｑ）２（ａｃａｃ））、（アセチルアセトナト）ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ））、（アセチルアセトナト）ビス（２，３，５−トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｔｐｐｒ）２（ａｃａｃ））、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン白金（ＩＩ）（略称：ＰｔＯＥＰ）、トリス（１，３−ジフェニル−１，３−プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：Ｅｕ（ＤＢＭ）３（Ｐｈｅｎ））、トリス［１−（２−テノイル）−３，３，３−トリフルオロアセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：Ｅｕ（ＴＴＡ）３（Ｐｈｅｎ））等が挙げられる。以上のような材料又は他の公知の材料の中から選択すれば良い。
ホスト材料を用いる場合は、例えばトリス（８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８−キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）、ビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＰＢＯ）、ビス［２−（２−ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＢＴＺ）などの金属錯体、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、２，２’，２’’−（１，３，５−ベンゼントリイル）トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、９−［４−（５−フェニル−１，３，４−オキサジアゾール−２−イル）フェニル］−９Ｈ−カルバゾール（略称：ＣＯ１１）などの複素環化合物、ＮＰＢ（またはα−ＮＰＤ）、ＴＰＤ、ＢＳＰＢなどの芳香族アミン化合物が挙げられる。また、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物が挙げられ、具体的には、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、Ｎ，Ｎ−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＣｚＡ１ＰＡ）、４−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＤＰｈＰＡ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＡ）、Ｎ，９−ジフェニル−Ｎ−｛４−［４−（１０−フェニル−９−アントリル）フェニル］フェニル｝−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＢＡ）、Ｎ，９−ジフェニル−Ｎ−（９，１０−ジフェニル−２−アントリル）−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＰＡ）、６，１２−ジメトキシ−５，１１−ジフェニルクリセン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’−オクタフェニルジベンゾ［ｇ，ｐ］クリセン−２，７，１０，１５−テトラアミン（略称：ＤＢＣ１）、９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、３，６−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＤＰＣｚＰＡ）、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、９，９’−ビアントリル（略称：ＢＡＮＴ）、９，９’−（スチルベン−３，３’−ジイル）ジフェナントレン（略称：ＤＰＮＳ）、９，９’−（スチルベン−４，４’−ジイル）ジフェナントレン（略称：ＤＰＮＳ２）、３，３’，３’’−（ベンゼン−１，３，５−トリイル）トリピレン（略称：ＴＰＢ３）などを挙げることができる。これら及び公知の物質の中から、各々が分散する発光中心物質のエネルギーギャップ（燐光発光の場合は三重項エネルギー）より大きなエネルギーギャップ（三重項エネルギー）を有する物質を選択すればよい。
電子輸送層は、電子輸送性の高い物質を含む層である。例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス［２−（２−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。
また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
また、電子輸送層と発光層との間に電子キャリアの移動を制御する層を設けても良い。なお、電子キャリアの移動を制御する層とは、上述したような電子輸送性の高い物質を含む層に、電子トラップ性の高い物質を少量添加した層である。当該電子キャリアの移動を制御する層が、電子キャリアの移動を抑制することによって、キャリアバランスを調節することが可能となる。このような構成は、発光層を電子が突き抜けてしまうことにより発生する問題（例えば素子寿命の低下）の抑制に大きな効果を発揮する。
また、陰極となる電極に接して電子注入層を設けてもよい。電子注入層としては、アルカリ金属、アルカリ土類金属、又はフッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のようなアルカリ金属若しくはアルカリ土類金属の化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属、アルカリ土類金属、又はそれらの化合物を含有させたもの、例えばＡｌｑ中にマグネシウム（Ｍｇ）を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属を含有させたものを用いることにより、陰極からの電子注入を効率良く行うことができる。
（実施の形態２）
モジュール型の発光装置（ＥＬモジュールとも呼ぶ）の上面図及び断面図を図５（Ａ）乃至（Ｃ）に示す。
図５（Ａ）は、ＥＬモジュールを示す上面図、図５（Ｂ）は図５（Ａ）をＡ−Ａ’で切断した断面の一部を示す図である。図５（Ａ）において、５００は外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）であり、５０８はソース側駆動回路５０４及びゲート側駆動回路５０３に入力される信号を伝送するための配線、５０２は画素部である。画素部及び駆動回路は、上記実施の形態１に従えば作製することができる。
ＦＰＣ５００は外部入力端子であり、ソース側駆動回路５０４及びゲート側駆動回路５０３にビデオ信号やクロック信号を伝達する。なお、ここではＦＰＣ５００しか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
また、図５（Ｂ）は、図５（Ａ）におけるＡ−Ａ’の断面図である。ＦＰＣ５００は樹脂５１０によって補強されていても良い。また、発光素子１２０が設けられた方に接着剤層１２１を介して設けられたフレキシブル基板１２２を覆って保護膜５１１が形成されていても良い。
駆動回路のＴＦＴを駆動するための信号はＦＰＣ５００から配線５０８及び貫通配線５０９を介して入力される。貫通配線５０９は、下地絶縁膜１０２、ゲート絶縁膜１０６、パッシベーション膜１１０、及び層間絶縁膜１１１を貫通して形成されており、配線１１３ａ乃至１１３ｅと同時に形成される。貫通配線５０９の貫通孔は、配線１１３ｅの第１の画素電極１１６に達する貫通孔と同様に形成すればよい。
図５（Ｃ）は、図５（Ａ）におけるＡ−Ａ’の図５（Ｂ）とは異なる断面図である。図５（Ｃ）では、ＦＰＣ５００はＴＦＴ側に接着剤層１１４を介して設けられたフレキシブル基板１１５上に設けられている。発光素子１２０の第２の画素電極１１９は、配線５１８、貫通配線５１９及び配線５２０を介してＦＰＣ５００と電気的に接続している。貫通配線５１９は、図５（Ｂ）の貫通配線５０９と同様に、配線１１３ｅと同時に形成することができる。
配線５２０は、貫通配線５１９と、ＦＰＣ５００とを接続する為の配線であり、どのように形成しても良いが、接着剤層１１４及びフレキシブル基板１１５の代わりに有機樹脂からなる構造体を用いた場合、当該構造体の焼成前に、銀などの導電性微粒子、有機樹脂、及び溶媒を含む導電性ペーストを、構造体上の配線５２０が形成されるべき位置に配置しておくことで簡便に作成することができる。
（実施の形態３）
本実施の形態では、実施の形態１又は実施の形態２に示す発光装置を含む電子機器について説明する。
実施の形態１又は実施の形態２に示した発光装置を有する電子機器の一例として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。これらの電子機器の具体例を図６に示す。
図６（Ａ）はテレビ装置であり、筐体９１０１、支持台９１０２、表示部９１０３、スピーカー部９１０４、ビデオ入力端子９１０５等を含む。このテレビ装置の表示部９１０３は、実施の形態１や実施の形態２に示した発光装置を用いることによって作製される。フレキシブル且つ画質の良好な発光装置を搭載したテレビ装置は、表示部９１０３において、曲面の表示が可能かつ軽量化を実現しながら高い画質の映像を提供することが可能となる。
図６（Ｂ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。このコンピュータの表示部９２０３は、実施の形態１や実施の形態２に示した発光装置を用いることによって作製される。フレキシブル且つ画質の良好な発光装置を搭載したコンピュータは、表示部９２０３において、曲面の表示が可能かつ軽量化を実現しながら高い画質の映像を提供することが可能となる。
図６（Ｃ）は携帯電話であり、本体９４０１、筐体９４０２、表示部９４０３、音声入力部９４０４、音声出力部９４０５、操作キー９４０６、外部接続ポート９４０７等を含む。この携帯電話の表示部９４０３は、実施の形態１又は実施の形態２に示した発光装置を用いることによって作製される。フレキシブル且つ画質の良好な発光装置を搭載した携帯電話は、表示部９４０３において、曲面の表示が可能かつ軽量化を実現しながら高い画質の映像を提供することが可能となる。また軽量化が図られた携帯電話には、様々な付加価値を備えても携帯に適した、重量に留めることができ、当該携帯電話は高機能な携帯電話としても適した構成となっている。
図６（Ｄ）はカメラであり、本体９５０１、表示部９５０２、筐体９５０３、外部接続ポート９５０４、リモコン受信部９５０５、受像部９５０６、バッテリー９５０７、音声入力部９５０８、操作キー９５０９、接眼部９５１０等を含む。このカメラの表示部９５０２は、実施の形態１や実施の形態２に示した発光装置を用いることによって作製される。フレキシブル且つ画質の良好な発光装置を搭載したカメラは、表示部９５０２において、曲面の表示が可能かつ軽量化を実現しながら高い画質の映像を提供することが可能となる。
図６（Ｅ）はディスプレイであり、本体９６０１、表示部９６０２、外部メモリ挿入部９６０３、スピーカー部９６０４、操作キー９６０５等を含む。本体９６０１には他にテレビ受像アンテナや外部入力端子、外部出力端子、バッテリーなどが搭載されていても良い。このディスプレイの表示部９６０２は実施の形態１や実施の形態２に示した発光装置を用いることによって作製される。フレキシブルな表示部９６０２は本体９６０１内に巻き取ることで収納することが可能であり、携帯に好適である。フレキシブル且つ画質の良好な本発明の発光装置を搭載したディスプレイは、表示部９６０２において、携帯好適性かつ軽量化を実現しながら高い画質の映像を提供することが可能となる。
以上の様に、実施の形態１や実施の形態２に示した発光装置を用いて作製された発光装置の適用範囲は極めて広く、この発光装置をあらゆる分野の電子機器に適用することが可能である。
１００ 作製基板
１０１ 剥離層
１０２ 下地絶縁膜
１０３ 結晶性半導体層
１０４ 結晶性半導体層
１０５ 結晶性半導体層
１０６ ゲート絶縁膜
１０７ ゲート電極
１０８ ゲート電極
１０９ ゲート電極
１１０ パッシベーション膜
１１１ 層間絶縁膜
１１２ 貫通孔
１１３ａ 配線
１１３ｂ 配線
１１３ｃ 配線
１１３ｄ 配線
１１３ｅ 配線
１１４ 接着剤層
１１５ フレキシブル基板
１１６ 第１の画素電極
１１７ 隔壁
１１８ ＥＬ層
１１９ 第２の画素電極
１２０ 発光素子
１２１ 接着剤層
１２２ フレキシブル基板
３００ 第１の絶縁膜
３０１ 第２の絶縁膜
３０２ 開口部
４００ 配線
５００ ＦＰＣ
５０２ 画素部
５０３ ゲート側駆動回路
５０４ ソース側駆動回路
５０８ 配線
５０９ 貫通配線
５１０ 樹脂
５１１ 保護膜
５１８ 配線
５１９ 貫通配線
５２０ 配線
９１０１ 筐体
９１０２ 支持台
９１０３ 表示部
９１０４ スピーカー部
９１０５ ビデオ入力端子
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９４０１ 本体
９４０２ 筐体
９４０３ 表示部
９４０４ 音声入力部
９４０５ 音声出力部
９４０６ 操作キー
９４０７ 外部接続ポート
９５０１ 本体
９５０２ 表示部
９５０３ 筐体
９５０４ 外部接続ポート
９５０５ リモコン受信部
９５０６ 受像部
９５０７ バッテリー
９５０８ 音声入力部
９５０９ 操作キー
９５１０ 接眼部
９６０１ 本体
９６０２ 表示部
９６０３ 外部メモリ挿入部
９６０４ スピーカー部
９６０５ 操作キー

Claims (7)

  1. 下地絶縁膜と、
    前記下地絶縁膜の第１の面に形成された薄膜トランジスタと、
    前記下地絶縁膜の前記第１の面に、前記薄膜トランジスタを介して形成された層間絶縁膜と、
    前記下地絶縁膜の前記第１の面の裏面である第２の面に形成された第１の画素電極と、
    前記下地絶縁膜の前記第２の面に、前記第１の画素電極を介して形成されたエレクトロルミネッセンス層と、
    前記下地絶縁膜の前記第２の面に、前記第１の画素電極及び前記エレクトロルミネッセンス層を介して形成された第２の画素電極と、
    前記層間絶縁膜に設けられたコンタクトホールにおいて前記薄膜トランジスタの半導体層と電気的に接続し、且つ少なくとも前記層間絶縁膜及び前記下地絶縁膜を貫通する貫通孔において前記第１の画素電極と電気的に接続する配線と、を有するフレキシブル発光装置。
  2. 請求項１において、
    前記第１の画素電極が、前記下地絶縁膜の前記第２の面に対して凸形状をなしているフレキシブル発光装置。
  3. 請求項１又は請求項２において、
    前記下地絶縁膜の前記第１の面に、前記薄膜トランジスタ、前記層間絶縁膜、及び前記配線を介して形成された第１の接着剤層と、
    前記下地絶縁膜の前記第１の面に、前記薄膜トランジスタ、前記層間絶縁膜、前記配線、及び前記第１の接着剤層を介して形成された第１のフレキシブル基板と、を有するフレキシブル発光装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記下地絶縁膜の前記第２の面に、前記第１の画素電極、前記エレクトロルミネッセンス層、及び前記第２の画素電極を介して形成された第２の接着剤層と、
    前記下地絶縁膜の前記第２の面に、前記第１の画素電極、前記エレクトロルミネッセンス層、前記第２の画素電極、及び前記第２の接着剤を介して形成された第２のフレキシブル基板と、を有するフレキシブル発光装置。
  5. 作製基板上に剥離層を形成し、
    前記剥離層上に下地絶縁膜を形成し、
    前記下地絶縁膜上に島状に結晶性半導体層を形成し、
    前記結晶性半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上の、前記結晶性半導体層と重なる位置に島状のゲート電極を形成し、
    前記ゲート電極及び前記ゲート絶縁膜上に層間絶縁膜を形成し、
    少なくとも前記層間絶縁膜及び前記ゲート絶縁膜を貫通し前記結晶性半導体層に達するコンタクトホール、並びに少なくとも前記層間絶縁膜、前記ゲート絶縁膜、及び前記下地絶縁膜を貫通し前記剥離層まで達する貫通孔を形成し、
    前記コンタクトホールにおいて前記結晶性半導体層と電気的に接続し、且つ前記貫通孔において少なくとも前記剥離層まで達する配線を形成し、
    前記配線及び前記層間絶縁膜上にフレキシブル基板を接着し、
    前記下地絶縁膜から前記フレキシブル基板までを、前記作製基板から剥離することによって分離し、
    前記分離によって露出した前記下地絶縁膜と接し、且つ前記配線と電気的に接続する第１の画素電極を形成し、
    前記第１の画素電極の端部を覆う隔壁を形成し、
    少なくとも前記第１の画素電極と接するエレクトロルミネッセンス層を形成し、
    少なくとも前記エレクトロルミネッセンス層と接する第２の画素電極を形成するフレキシブル発光装置の作製方法。
  6. 作製基板上に剥離層を形成し、
    前記剥離層上に下地絶縁膜を形成し、
    前記下地絶縁膜上に島状に結晶性半導体層を形成し、
    前記結晶性半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上の、前記結晶性半導体層と重なる位置に島状のゲート電極を形成し、
    前記ゲート電極及び前記ゲート絶縁膜上に層間絶縁膜を形成し、
    少なくとも前記層間絶縁膜及び前記ゲート絶縁膜を貫通し前記結晶性半導体層に達するコンタクトホール、並びに少なくとも前記層間絶縁膜、前記ゲート絶縁膜、及び前記下地絶縁膜を貫通し前記剥離層まで達する貫通孔を形成し、
    前記コンタクトホールにおいて前記結晶性半導体層と電気的に接続し、且つ前記貫通孔において少なくとも前記剥離層まで達する配線を形成し、
    前記配線及び前記層間絶縁膜上にフレキシブル基板を接着し、
    前記下地絶縁膜から前記フレキシブル基板までを、前記作製基板から剥離することによって分離し、
    前記分離によって露出した前記下地絶縁膜と接し、且つ少なくとも前記貫通孔が露出するように開口された隔壁を形成し、
    前記隔壁の開口に流動性を有する導電性物質を配置することで第１の画素電極を形成し、
    少なくとも前記第１の画素電極と接するエレクトロルミネッセンス層を形成し、
    少なくとも前記エレクトロルミネッセンス層と接する第２の画素電極を形成するフレキシブル発光装置の作製方法。
  7. 作製基板上に剥離層を形成し、
    前記剥離層上に下地絶縁膜を形成し、
    前記下地絶縁膜上に島状に結晶性半導体層を形成し、
    前記結晶性半導体層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上の、前記結晶性半導体層と重なる位置に島状のゲート電極を形成し、
    前記ゲート電極及び前記ゲート絶縁膜上に層間絶縁膜を形成し、
    少なくとも前記層間絶縁膜及び前記ゲート絶縁膜を貫通し前記結晶性半導体層に達するコンタクトホールを形成し、
    前記コンタクトホールにおいて前記結晶性半導体層と電気的に接続する配線を形成し、
    前記配線及び前記層間絶縁膜上にフレキシブル基板を接着し、
    前記下地絶縁膜から前記フレキシブル基板までを、前記作製基板から剥離することによって分離し、
    前記フレキシブル基板にレーザ光を照射し、少なくとも前記下地絶縁膜、前記ゲート絶縁膜、前記層間絶縁膜、前記配線、及び前記フレキシブル基板を貫通する貫通孔を形成し、
    前記貫通孔に前記配線と電気的に接続する接続配線を形成し、
    前記分離によって露出した前記下地絶縁膜と接し、且つ前記接続配線と電気的に接続する第１の画素電極を形成し、
    前記第１の画素電極の端部を覆う隔壁を形成し、
    少なくとも前記第１の画素電極と接するエレクトロルミネッセンス層を形成し、
    少なくとも前記エレクトロルミネッセンス層と接する第２の画素電極を形成するフレキシブル発光装置の作製方法。
JP2009183171A 2008-08-20 2009-08-06 発光装置及びその作製方法 Expired - Fee Related JP5216716B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009183171A JP5216716B2 (ja) 2008-08-20 2009-08-06 発光装置及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008211281 2008-08-20
JP2008211281 2008-08-20
JP2009183171A JP5216716B2 (ja) 2008-08-20 2009-08-06 発光装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2010073683A true JP2010073683A (ja) 2010-04-02
JP2010073683A5 JP2010073683A5 (ja) 2012-08-30
JP5216716B2 JP5216716B2 (ja) 2013-06-19

Family

ID=41696055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009183171A Expired - Fee Related JP5216716B2 (ja) 2008-08-20 2009-08-06 発光装置及びその作製方法

Country Status (3)

Country Link
US (1) US8284369B2 (ja)
JP (1) JP5216716B2 (ja)
KR (2) KR101607877B1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278425A (ja) * 2009-04-27 2010-12-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012190794A (ja) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
JP2013168642A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014096578A (ja) * 2012-10-10 2014-05-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives マイクロイメージングデバイスのための改善された相互接続方法
JP2015228018A (ja) * 2014-04-25 2015-12-17 株式会社半導体エネルギー研究所 表示装置、及び電子機器
JP2016146497A (ja) * 2011-04-08 2016-08-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017050569A (ja) * 2010-07-02 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
JP2017176141A (ja) * 2016-03-31 2017-10-05 森永乳業株式会社 発酵乳製品の製造方法
WO2018029546A1 (ja) * 2016-08-09 2018-02-15 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
JP2018029548A (ja) * 2016-08-25 2018-03-01 株式会社Adeka 塩味強化剤
JP2018029547A (ja) * 2016-08-25 2018-03-01 株式会社Adeka 食塩組成物
JP2018195859A (ja) * 2010-04-09 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
JP2019071277A (ja) * 2013-12-02 2019-05-09 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2020201492A (ja) * 2013-09-18 2020-12-17 株式会社半導体エネルギー研究所 表示装置
JP2022089841A (ja) * 2011-07-08 2022-06-16 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US9013367B2 (en) 2008-01-04 2015-04-21 Nanolumens Acquisition Inc. Flexible display
US9655267B2 (en) 2008-01-04 2017-05-16 Nanolumens Acquisition, Inc. Retractable display system and method of use
US9071809B2 (en) 2008-01-04 2015-06-30 Nanolumens Acquisition, Inc. Mobile, personsize display system and method of use
US9330589B2 (en) 2011-11-16 2016-05-03 Nanolumens Acquisition, Inc. Systems for facilitating virtual presence
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102618171B1 (ko) 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220018B1 (ko) * 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
JPWO2012164626A1 (ja) * 2011-06-02 2014-07-31 パナソニック株式会社 薄膜半導体装置の製造方法、薄膜半導体アレイ基板の製造方法、結晶性シリコン薄膜の形成方法、及び結晶性シリコン薄膜の形成装置
WO2012173086A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
US8963895B2 (en) 2011-09-22 2015-02-24 Nano Lumens Acquisition Inc. Ubiquitously mountable image display system
WO2013061553A1 (ja) * 2011-10-25 2013-05-02 パナソニック株式会社 薄膜半導体装置及びその製造方法
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
TWI645578B (zh) 2012-07-05 2018-12-21 半導體能源研究所股份有限公司 發光裝置及發光裝置的製造方法
KR102296378B1 (ko) 2012-08-10 2021-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
CN102983155B (zh) * 2012-11-29 2015-10-21 京东方科技集团股份有限公司 柔性显示装置及其制作方法
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102046927B1 (ko) * 2013-04-18 2019-12-04 엘지전자 주식회사 디스플레이 장치
CN103337500B (zh) * 2013-05-24 2015-12-23 友达光电股份有限公司 主动元件阵列基板及其制造方法
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
JP6636736B2 (ja) * 2014-07-18 2020-01-29 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置
KR102603895B1 (ko) 2014-10-17 2023-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
JP6634283B2 (ja) 2014-12-29 2020-01-22 株式会社半導体エネルギー研究所 機能パネル
US9279573B1 (en) 2015-02-09 2016-03-08 Nanolumens Acquisition, Inc. Front serviceable mounting apparatus and methods
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
US9326620B1 (en) 2015-03-12 2016-05-03 Nanolumens Acquisition, Inc. Modular display system and methods
US9941475B2 (en) * 2015-07-29 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
CN108738377B (zh) 2015-07-30 2020-11-10 株式会社半导体能源研究所 发光装置的制造方法、发光装置、模块及电子设备
US9830885B2 (en) 2015-10-26 2017-11-28 Nanolumens Acquisition, Inc. Modular flexible display system and methods
US9924604B2 (en) 2015-11-04 2018-03-20 Nanolumens Acquisition, Inc. Modular flexible convex display system and methods
JP6510433B2 (ja) 2016-01-26 2019-05-08 日本碍子株式会社 光源素子放熱構造体の製造方法
US10217440B2 (en) 2016-03-17 2019-02-26 Nanolumens Acquisition, Inc. In-situ display monitoring and calibration system and methods
JP6761322B2 (ja) * 2016-10-21 2020-09-23 株式会社サイオクス Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
KR102614612B1 (ko) * 2016-10-25 2023-12-19 엘지디스플레이 주식회사 관통홀을 통해 기판의 앞면과 배면을 연결한 평판 표시장치
DE102017129524A1 (de) * 2017-12-12 2019-06-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines semitransparenten Displays sowie ein semitransparentes Display
US10892256B2 (en) 2018-01-31 2021-01-12 Nanolumens Acquisition, Inc. Light emitting display system having improved fire performance
CN109638157B (zh) * 2018-12-14 2023-05-12 合肥鑫晟光电科技有限公司 显示面板母版、柔性显示面板及制备方法和显示装置
US11217566B2 (en) 2018-12-19 2022-01-04 Nanolumens Acquisition, Inc. Light emitting display with improved wide angle color viewing
KR20210143789A (ko) * 2019-03-25 2021-11-29 시노비아 테크놀로지스 비평형 열경화 공정
USD950110S1 (en) 2019-05-29 2022-04-26 Nanolumens Acquisition, Inc. Light emitting display module with diffusely reflective facade

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275641A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JPH10209454A (ja) * 1997-01-17 1998-08-07 Toshiba Corp 薄膜トランジスタの製造方法
JP2002164354A (ja) * 2000-09-14 2002-06-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2005311333A (ja) * 2004-03-22 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
JP2007067381A (ja) * 2005-08-05 2007-03-15 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2007318106A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体集積回路及びその作製方法、並びに半導体集積回路を用いた半導体装置
JP2008053700A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5821622A (en) 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3866282B2 (ja) 1994-05-27 2007-01-10 アッサ アブロイ アイデンティフィケイション テクノロジー グループ エービー 電子モジュールの製造方法及びこの方法により得られた電子モジュール
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5994721A (en) 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
US6482495B1 (en) 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH10198778A (ja) 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JP3856889B2 (ja) 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6011274A (en) 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
JP2000111952A (ja) 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
EP1041624A1 (en) 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4730994B2 (ja) 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4718670B2 (ja) 1999-09-24 2011-07-06 株式会社半導体エネルギー研究所 Ｅｌ表示装置
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
US6492026B1 (en) 2000-04-20 2002-12-10 Battelle Memorial Institute Smoothing and barrier layers on high Tg substrates
SG101479A1 (en) 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US7701130B2 (en) 2001-08-24 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Luminous device with conductive film
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP4181013B2 (ja) 2003-11-04 2008-11-12 シャープ株式会社 表示装置およびその製造方法
US7374977B2 (en) 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
WO2005074030A1 (en) 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US7692378B2 (en) 2004-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device including an insulating layer with an opening
JP2006004907A (ja) 2004-05-18 2006-01-05 Seiko Epson Corp エレクトロルミネッセンス装置及び電子機器
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101191094B1 (ko) 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
US7422935B2 (en) 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7825582B2 (en) 2004-11-08 2010-11-02 Kyodo Printing Co., Ltd. Flexible display and manufacturing method thereof
JP4707996B2 (ja) 2004-11-08 2011-06-22 共同印刷株式会社 フレキシブルディスプレイ及びその製造方法
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP2006259049A (ja) 2005-03-16 2006-09-28 Seiko Epson Corp 中吊り広告用情報表示装置
US7732330B2 (en) 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
EP2259213B1 (en) 2006-02-08 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. RFID device
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007213999A (ja) * 2006-02-10 2007-08-23 Seiko Epson Corp 有機ｅｌ装置の製造方法及び有機ｅｌ装置
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
WO2007144995A1 (ja) 2006-06-15 2007-12-21 Sharp Kabushiki Kaisha 表示装置及びその製造方法
EP2038818B1 (en) 2006-06-26 2014-10-15 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
WO2008032526A1 (fr) 2006-09-15 2008-03-20 Konica Minolta Holdings, Inc. processus de PRODUCtion d'UN film d'étanchéité flexible et dispositifs électroluminescents organiques réalisés à l'aide du film
KR20080055243A (ko) 2006-12-15 2008-06-19 삼성전자주식회사 유기 발광 표시 장치 및 그 제조방법
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5268395B2 (ja) 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7750852B2 (en) 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2143146A1 (en) 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP5346497B2 (ja) 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101656843B1 (ko) 2008-07-10 2016-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
KR101588576B1 (ko) * 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275641A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JPH10209454A (ja) * 1997-01-17 1998-08-07 Toshiba Corp 薄膜トランジスタの製造方法
JP2002164354A (ja) * 2000-09-14 2002-06-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2005311333A (ja) * 2004-03-22 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
JP2007067381A (ja) * 2005-08-05 2007-03-15 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2007318106A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体集積回路及びその作製方法、並びに半導体集積回路を用いた半導体装置
JP2008053700A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278425A (ja) * 2009-04-27 2010-12-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2018195859A (ja) * 2010-04-09 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
US10879274B2 (en) 2010-04-09 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017050569A (ja) * 2010-07-02 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
JP2012190794A (ja) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
JP2016146497A (ja) * 2011-04-08 2016-08-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9893196B2 (en) 2011-04-08 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP2022089841A (ja) * 2011-07-08 2022-06-16 株式会社半導体エネルギー研究所 表示装置
JP2013168642A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 半導体装置
US10483402B2 (en) 2012-01-18 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014096578A (ja) * 2012-10-10 2014-05-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives マイクロイメージングデバイスのための改善された相互接続方法
JP2020201492A (ja) * 2013-09-18 2020-12-17 株式会社半導体エネルギー研究所 表示装置
US10879331B2 (en) 2013-12-02 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10854697B2 (en) 2013-12-02 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2020144386A (ja) * 2013-12-02 2020-09-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US10312315B2 (en) 2013-12-02 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2020144385A (ja) * 2013-12-02 2020-09-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US10355067B2 (en) 2013-12-02 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10872947B2 (en) 2013-12-02 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2020106847A (ja) * 2013-12-02 2020-07-09 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2020129128A (ja) * 2013-12-02 2020-08-27 株式会社半導体エネルギー研究所 表示装置の作製方法
US10763322B2 (en) 2013-12-02 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2020144382A (ja) * 2013-12-02 2020-09-10 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2019071277A (ja) * 2013-12-02 2019-05-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US11004925B2 (en) 2013-12-02 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10496203B2 (en) 2014-04-25 2019-12-03 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11669181B2 (en) 2014-04-25 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11199920B2 (en) 2014-04-25 2021-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2015228018A (ja) * 2014-04-25 2015-12-17 株式会社半導体エネルギー研究所 表示装置、及び電子機器
JP2017176141A (ja) * 2016-03-31 2017-10-05 森永乳業株式会社 発酵乳製品の製造方法
WO2018029546A1 (ja) * 2016-08-09 2018-02-15 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
US11054687B2 (en) 2016-08-09 2021-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, display device, display module, and electronic device
TWI730017B (zh) * 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR20190032589A (ko) * 2016-08-09 2019-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 표시 장치, 표시 모듈 및 전자 기기
KR102332962B1 (ko) 2016-08-09 2021-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 표시 장치, 표시 모듈 및 전자 기기
JPWO2018029546A1 (ja) * 2016-08-09 2019-06-13 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
JP2018029547A (ja) * 2016-08-25 2018-03-01 株式会社Adeka 食塩組成物
JP2018029548A (ja) * 2016-08-25 2018-03-01 株式会社Adeka 塩味強化剤

Also Published As

Publication number Publication date
JP5216716B2 (ja) 2013-06-19
KR20100022938A (ko) 2010-03-03
US8284369B2 (en) 2012-10-09
KR20160006147A (ko) 2016-01-18
KR101727920B1 (ko) 2017-04-18
KR101607877B1 (ko) 2016-03-31
US20100045919A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP5216716B2 (ja) 発光装置及びその作製方法
US10916567B2 (en) Light-emitting device and electronic device using the same
US9799716B2 (en) Light-emitting device and electronic device
US8383193B2 (en) Film formation method and method for manufacturing light-emitting element

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Ref document number: 5216716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees