JP2006135305A - 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法 - Google Patents

半導体装置、半導体装置の作製方法、及び半導体装置の検査方法 Download PDF

Info

Publication number
JP2006135305A
JP2006135305A JP2005282204A JP2005282204A JP2006135305A JP 2006135305 A JP2006135305 A JP 2006135305A JP 2005282204 A JP2005282204 A JP 2005282204A JP 2005282204 A JP2005282204 A JP 2005282204A JP 2006135305 A JP2006135305 A JP 2006135305A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
release layer
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005282204A
Other languages
English (en)
Other versions
JP5072210B2 (ja
JP2006135305A5 (ja
Inventor
Takuya Tsurume
卓也 鶴目
Yoshitaka Michimae
芳隆 道前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005282204A priority Critical patent/JP5072210B2/ja
Publication of JP2006135305A publication Critical patent/JP2006135305A/ja
Publication of JP2006135305A5 publication Critical patent/JP2006135305A5/ja
Application granted granted Critical
Publication of JP5072210B2 publication Critical patent/JP5072210B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 チップは貼り合わせ加工すると表面に配線が露出されない。そのため、接触式の検査を行うことが難しかった。
接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため、適用することが望まれていた。
【解決手段】 本発明は、基板上に剥離層を介して形成された半導体膜に、接続する配線を形成するため、剥離層が露出するように、または露出する直前で止めるように開口領域を形成する。その後、基板を剥離すると、配線を露出することができ、チップに対して接触式の検査を行うことができる。
【選択図】
図７

Description

本発明は、接触式の検査を行う方法、そのための半導体装置の構造、及びその作製方法に関する。
現状のＩＣカードは、その表面に接触端子が設けられた接触式ＩＣカード、ＩＣチップの接続端子を、ある基材上に配置したアンテナの接続端子と接続し、電磁波によりリーダ／ライタとの通信を行う非接触式ＩＣカード、それらを兼ねたハイブリッド式ＩＣカードに分類される。
非接触式ＩＣカードは、アンテナを有しており、それを介してリーダ／ライタと無線通信を可能としている。特に非接触式ＩＣカードは、リーダ／ライタとの通信距離により、密着型、近接型、近傍型、マイクロ波型に分類される（特許文献１参照）。
特開２００３−７６９６９号公報
上記特許文献１に記載のＩＣカードに実装されるＩＣチップは、シリコンウェハから形成されている。そのため、薄型状商品に実装する場合、凹凸が生じてしまった。
またこのようなチップの不良検査では、アンテナを実装している場合、接触式の検査を行うことが難しかった。これはチップが完成すると、チップ表面には端子が露出していないからである。接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため、使用することが望まれていた。
そこで本発明は、不良を検査しやすくするため、接触式検査方法を提供し、そのための新たな構成であり、非常に薄型のチップ、及び該チップの作製方法を提供することを課題とする。
上記課題を鑑み本発明は、基板上に薄膜半導体膜及び配線を有するチップを形成し、該基板を剥離すると、配線の一部が露出され、該配線に対して接触式の検査をおこなうことを特徴とする。またそのためのチップの新たな構造やその作製方法を特徴とする。
なお本発明の新たな構成を有するチップを半導体装置と呼ぶ。半導体装置とは、半導体特性を利用した装置全般を指す。
具体的な本発明の構成は、基板上に、剥離層を介して半導体膜を形成し、半導体膜上に絶縁膜を形成し、絶縁膜の一部を開口し、開口された領域に、剥離層に接するように、配線を形成し、剥離層に対して加熱処理を行い、基板を剥離することにより、配線を露出させることを特徴とする半導体装置の作製方法である。
別の本発明の構成は、基板上に、剥離層を介して半導体膜を形成し、半導体膜上に絶縁膜を形成し、絶縁膜の一部を開口し、開口された領域に、剥離層に接するように、配線を形成し、絶縁膜の一部に溝を形成して、剥離層を露出させ、溝にエッチング剤を導入して剥離層を除去することにより、配線を露出させることを特徴とする半導体装置の作製方法である。
別の本発明の構成は、基板上に、剥離層を介して半導体膜を形成し、半導体膜上に絶縁膜を形成し、絶縁膜の一部を開口し、開口された領域に、剥離層に接するように、配線を形成し、剥離層に対して加熱処理を行い、基板を剥離することにより、配線を露出させ、露出された配線にプローブ針を接触させて検査を行うことを特徴とする半導体装置の検査方法である。
別の本発明の構成は、基板上に、剥離層を介して半導体膜を形成し、半導体膜上に絶縁膜を形成し、絶縁膜の一部を開口し、開口された領域に、剥離層に接するように、配線を形成し、絶縁膜の一部に溝を形成して、剥離層を露出させ、溝にエッチング剤を導入して剥離層を除去することにより、配線を露出させ、露出された配線にプローブ針を接触させて検査を行うことを特徴とする半導体装置の検査方法である。
別の本発明の構成は、基板上に設けられた半導体膜と、半導体膜が有する不純物領域と、半導体膜上に設けられた絶縁膜と、絶縁膜の開口領域に設けられた、不純物領域に接続される配線と、を有し、配線は、半導体膜より下の領域まで設けられていることを特徴とする半導体装置である。
本発明の半導体装置は、通信方法により、接触型と、非接触型に分けることができる。接触型の場合、端子を介して、情報を送受信する装置と通信する。そのため、接触型の場合、アンテナを実装する必要はない。このような接触型の半導体装置の用途は、カード、集積回路（ＬＳＩ）、メモリ等がある。
また非接触型の場合、無線を用いて、情報を送受信する装置と通信する。そのため、非接触型の場合、アンテナを実装する必要がある。このような、無線により通信するものを無線チップともいう。無線チップの用途は、個体の識別に用いる無線タグ、記憶装置としての無線メモリ、医療に用いる医療用無線チップ等がある。
本発明のチップにおいて、基板を剥離すると、配線が露出される。そこで、プローブ針を用いて、無線チップの検査を行うことができる。接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため好ましい。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、物理的手段を用いた剥離法によって、チップを作製する工程について説明する。
まず図１（Ａ）に示すように第１の基板１０を代表とする絶縁表面上に、剥離層として、金属膜１１を形成する。なお、第１の基板１０は後の剥離工程に耐えうる剛性を有していればよく、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等が挙げられる。またその他基板としては、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板が挙げられる。また、ステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪素などの絶縁膜を形成した基板なども用いることができる。
金属膜としては、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。金属膜は、金属をターゲットして用いるスパッタリング法を用いて作製することができる。なお金属膜の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとする。
なお金属膜１１に、窒素や酸素等の元素を添加してもよい。例えば、金属膜１１に窒素や酸素をイオン注入して形成することができる。また、金属膜１１の代わりに、窒化された金属膜、つまり窒化金属膜を用いても構わない。例えば、成膜室を窒素や酸素雰囲気とし、金属をターゲットして用いるスパッタリング法により、窒化金属膜を形成することができる。また、ターゲットとして窒化金属を用いて、窒化金属膜を形成することができる。
このとき、金属膜に上記金属の合金（例えば、ＷとＭｏとの合金：ＷxＭｏ(1-x)）を用いる場合、成膜室内に第１の金属（Ｗ）及び第２の金属（Ｍｏ）といった複数のターゲットを配置して、金属の合金を形成することができる。または、第１の金属（Ｗ）と第２の金属（Ｍｏ）との合金のターゲットを配置して形成することもできる。
このように形成される金属膜により、後の剥離工程の条件を決定することができる。例えば、金属の合金を用いた場合、合金の各金属の組成比を制御することにより、加熱処理の温度、更には加熱処理の要否を制御することができる。このようにして、プロセスマージンを広げることができる。
その後、金属膜１１上に被剥離層を形成する。この被剥離層は金属膜１１上の膜、酸化膜１２から上に設けられる膜を合わせて指す。
酸化膜１２は、スパッタリング法やＣＶＤ法により酸化珪素膜、窒化珪素膜、窒素を有する酸化珪素膜等を形成すればよい。なお酸化膜１２の膜厚は、金属膜１１の約２倍以上であることが望ましい。ここでは、シリコンターゲットを用いたスパッタリング法により、酸化珪素膜を１５０ｎｍ〜２００ｎｍの膜厚として形成する。
なお本発明において、酸化膜１２を形成するときに、金属膜１１上に当該金属を有する金属酸化物１３が形成される（図中点線で記載する）。金属酸化物１３の膜厚は、０．１ｎｍ〜１μｍ、好ましくは０．１ｎｍ〜１００ｎｍ、更に好ましくは０．１ｎｍ〜５ｎｍとなるように形成すればよい。金属酸化物１３は剥離層として機能する。
また上記以外の金属酸化物１３の作製方法は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することによって、薄い酸化膜が形成されるときに作製することができる。更に他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ったり、クリーンオーブンを用い２００〜３５０℃程度に加熱して薄い酸化膜を形成するときに作製することもできる。
また酸化膜１２上に、金属膜１１や基板１０からの不純物やゴミの侵入を防ぐため酸化珪素膜、窒化珪素膜、窒素を有する酸化珪素膜等の絶縁膜を、下地膜として設けると好ましい。本実施の形態では、窒素を有する酸化珪素膜（ＳｉＯＮ）５５、酸素を有する窒化珪素膜（ＳｉＮＯ）５６、窒素を有する酸化珪素膜（ＳｉＯＮ）５７を順に積層して、下地膜とする。なおこれら絶縁膜は連続性膜することが可能であり、その場合、界面が明確とならないこともある。そのため、図中では界面を点線で示す。
その後図１（Ｂ）に示すように、半導体膜を形成し、所定の形状にパターニング（加工）する。半導体膜は、４０ｎｍ〜１７０ｎｍの膜厚を有し、非常に薄型である。また半導体膜は、珪素を有する、又はゲルマニウムを有する材料から形成することができる。また半導体膜は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び結晶性半導体のいずれの状態を有してもよい。なおＳＡＳは、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体が含まれる。
本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザー照射、若しくはレーザー光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。
レーザー照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。レーザビームとしては、Ａｒレーザー、Ｋｒレーザー、エキシマレーザ、ＹＡＧレーザー、Ｙ2Ｏ3レーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザー、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及び当該基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
なお連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するようにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを補うことができる。
またパルス発振型のレーザビームであって、半導体膜がレーザー光によって溶融してから固化するまでに、次のパルスのレーザー光を照射できるような発振周波数でレーザーを発振させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。 具体的なレーザビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。
なお、希ガスや窒素などの不活性ガス雰囲気中で上記レーザーを照射するようにしてもよい。これにより、レーザビームの照射による半導体表面の荒れを抑えたり、平坦性を高めることができ、界面準位密度のばらつきによって生じる閾値電圧のばらつきを抑えることができる。
またＳｉＨ4とＦ2、又はＳｉＨ4とＨ2を用いて微結晶半導体膜を形成し、その後上記のようなレーザー照射をおこなって結晶化してもよい。
その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を５００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を５００〜５５０℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、所謂水素だしを行なうことができる。さらに、結晶化を促進させる金属元素、例えばＮｉを非晶質半導体膜上に設けると、加熱温度を低減することができ好ましい。さらに加えて上記のようなレーザー照射を行ってもよい。
但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行なえばよい。
また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ4、又はＦ2等のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を第１の基板１０に用いるとよい。
その後、半導体膜を覆うように、ゲート絶縁膜５８として機能する絶縁膜を形成する。絶縁膜には、酸化珪素膜、窒化珪素膜、窒素を有する酸化珪素膜等を用いることができる。
ゲート絶縁膜５８を介して、半導体膜上にゲート電極６２、６４として機能する導電膜を形成する。導電膜は、単層構造であっても、積層構造であってもよく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成することができる。本実施の形態では、第１の導電膜１８、２０として膜厚が１０〜５０ｎｍ、例えば３０ｎｍの窒化タンタル膜を形成し、第２の導電膜１９、２１として膜厚２００〜４００ｎｍ、例えば３７０ｎｍのタングステン膜を順次形成する。
その後、ゲート電極６２、６４の側面に絶縁物を形成し、サイドウォールとして機能させる。サイドウォールにより、不純物形成領域の有無やその大きさ、さらにその不純物濃度を制御することができる。不純物領域の大きさ、チャネル形成領域が微細化するにつれ短チャネル効果を防ぐことができる。本実施の形態では、第１の半導体膜は、サイドウォール下方に形成される低濃度不純物領域及び高濃度不純物領域を有し、第２の半導体膜は高濃度不純物領域のみを有する構成とする。低濃度不純物領域を有し、該低濃度不純物領域がゲート電極と重ならない構造をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造といい、高濃度不純物領域のみを有する構造をシングルドレイン構造と表記する。また低濃度不純物領域がゲート電極を重なる場合、その構造をＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造を表記する。
その後、半導体膜、ゲート電極６２、６４、ゲート絶縁膜５８等を覆って、絶縁膜を形成する。絶縁膜は無機材料、又は有機材料から形成することができ、単層構造であっても、積層構造であってもよい。積層構造を用いる場合、無機材料を積層したり、有機材料を積層することができる。また無機材料と有機材料とを積層してもよく、有機材料を用いて平坦性を高め、無機材料により不純物の侵入を防ぐことができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される絶縁膜である。
本実施の形態では、プラズマＣＶＤ法を用いた連続成膜により、窒素を有する酸化珪素膜（ＳｉＯＮ）５９、酸素を有する窒化珪素膜（ＳｉＮＯ）６０、窒素を有する酸化珪素膜（ＳｉＯＮ）６１を順に積層して、下地膜とする。このように窒素を有する絶縁膜を用いると、不純物汚染を防止することができる。なお本実施の形態では、ＳｉＯＮ５９を形成した後、加熱処理（例えば４００〜５７０℃、具体的には５５０℃で４時間）を行い、ＳｉＮＯ６０、ＳｉＯＮ６１を順に形成する。
その後、４００℃〜５００℃、例えば４１０℃で１時間の加熱処理を行い、絶縁膜５９、６０、６１が有する水素を拡散し、半導体膜中のタングリングボンドを低減させる。この加熱処理により、金属酸化物１３の状態に変化が生じることがある。その結果、第１の基板の剥離を簡便に行わせることができうる。
なお本実施の形態では、半導体膜を有する薄膜トランジスタ（ＴＦＴ）を用いる場合で説明したが、シリコンウェハを用いたトランジスタ、有機ＴＦＴ、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子等を形成してもよい。
その後図１（Ｃ）に示すように、不純物領域に配線を接続するための開口領域を形成する。本発明では、開口領域の一部を、金属膜１１が露出するように、または露出する直前で止めるように形成することを特徴とする。
このような開口領域は、ドライエッチング法、ウェットエッチング法、レーザー照射により形成することができる。例えば、ウェットエッチング法を用いる場合、フッ酸系のエッチャントを用いて、開口領域を形成することができる。
次いで、図１（Ｄ）に示すように、配線６６として機能する導電膜を形成する。導電膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施の形態では、チタン膜／アルミニウム−シリコン合金膜／チタン膜（Ｔｉ/Ａｌ−Ｓｉ/Ｔｉ）をそれぞれ積層したのち、所望の形状にパターニング及びエッチングして配線６６を形成する。このとき、配線６６の膜厚は、段切れしないように、開口領域の深さを考慮して決めることができる。また配線６６を形成後、加熱処理を行い、金属酸化物の状態に変化を与えてもよい。本実施の形態では、３５０℃で１時間の加熱処理を行う。
このように配線６６まで形成された状態を薄膜トランジスタとし、本実施の形態ではｎ型の薄膜トランジスタ３６、ｐ型の薄膜トランジスタ３７を形成する。このような薄膜トランジスタにより、チップが有する論理回路等を作製することができる。チップが有する論理回路等は、昇圧電源回路、復調回路、変調回路、メモリインターフェース、メモリが挙げられる。無線通信を可能とする無線チップの場合、加えてアンテナ回路を有する。
次いで図１（Ｅ）に示すように、配線６６を覆って、絶縁膜６７を形成する。絶縁膜は、単層構造であっても、積層構造であってもよく、無機材料、又は有機材料、若しくは無機材料と有機材料との積層構造から形成することができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。本実施の形態ではシロキサンを用いて、絶縁膜６７を形成する。
その後、絶縁膜６７に開口部を形成し、配線６６と接続される導電膜６８を形成する。導電膜６８はその一部をアンテナとして用いることができる。アンテナとなる導電膜は、スパッタリング法等に加えて、スクリーン印刷法、液滴吐出法等のフォトリソグラフィー法を不要とする方法で作製することができる。また導電膜６８の材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。このようにアンテナを形成し、無線通信を可能とした無線チップを形成することができる。
以上のように形成された酸化膜１２より上に設けられた膜をあわせて、被剥離層６９となる。
この段階で、金属酸化物１３の状態に変化を与えるため、加熱処理を行ってもよいが、有機材料からなる絶縁膜や、配線材料の耐熱性を考慮する必要がある。なお本実施の形態では、絶縁膜５９、６０、６１を形成後の加熱処理により、金属酸化物１３の状態に変化を与えることができる。
なお加熱処理は、半導体装置の作製と兼用させて工程数を低減させてもよい。例えば、非晶質半導体膜を結晶化させるための、加熱炉やレーザー照射を用いて、結晶性半導体膜を形成すると同時に、金属酸化物１３への変化を生じさせることもできる。
また図２（Ａ）に示すように、被剥離層６９に、第１の接着機能を有する材料（接着剤）７０を用いて第２の基板７１を固定する。
人間の手等によって、剥離する場合、第２の基板７１は第１の基板１０よりも剛性の高い基板を用いることが好ましい。またローラ等の装置を用いて、力を加えて剥離する場合、第２の基板７１は、ローラに巻くことができる柔軟性を有する基板が好ましい。
第１の接着剤７０は、ある処理によって接着性が低くなり、剥離可能な接着剤、例えば紫外線により接着性が低くなり剥離することが可能な紫外線剥離型接着剤、熱により接着性が低くなり剥離することが可能な熱剥離型接着剤、水により粘着性が低くなり剥離することが可能な水溶性接着剤を用いることができる。具体的な材料として、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等の絶縁膜が挙げられる。そして、上記粘着剤のいずれかを有する両面テープ、又は上記粘着剤のいずれかを有するフィルム（例えばホットメルトフィルム）を使用することができる。
第２の基板７１には、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のプラスチック基板、ポリテトラフルオロエチレン基板又はセラミック基板等の膜厚の薄い基板や可撓性のある（フレキシブルな）基板（以下、このような基板をフィルム基板と表記する）を用いることができる。
なお金属酸化物１３の状態に変化を与えるための加熱処理は、第２の基板７１を固定した後に行っても構わない。有機材料からなる絶縁膜や、配線材料の耐熱性を考慮する必要がある。
上記した接着剤材料は、保護膜としての機能も奏することができる。そのため、被剥離層６９の側面に、接着剤材料を設けてもよい。
このような状態で、第１の基板１０を、物理的手段を用いて剥離する。物理的手段とは、ローラの回転、人間の手、ノズルから吹付けられるガスの風圧、超音波等の比較的小さな力で引き剥がす手段が挙げられる。本実施の形態では、ローラの回転により第１の基板１０及び第２の基板７１間に力を加えて、剥離する。
このとき金属酸化物の層内、又は金属酸化物の両面、つまり金属酸化物１３と金属膜１１との界面或いは酸化膜１２と金属酸化物１３との界面で剥がれる。こうして、被剥離層６９を、第１の基板１０から剥離することができる。
このように高温プロセスは第１の基板１０を用いて行い、その後第２の基板７１に転置することにより、耐熱性の低い基板材料を第２の基板７１に用いることができる。
このとき、第１の基板１０、及び第２の基板７１のいずれか、又は両者の外側に補助基板を設けた後、剥離してもよい。補助基板により、剥離を簡便なものとすることができる。補助基板としては、例えば石英基板を用いることができる。
補助基板を設ける場合、第２の基板７１の材料のうち、強度の弱いフィルム基板を用いやすい。
なお本発明は、必ずしも第２の基板が必要にならない。例えば、絶縁膜７０を形成した後、第２の基板７１を貼り合わせることなく、第１の基板を剥離することができる。
次いで図２（Ｂ）に示すように、第１の基板１０を剥離すると、配線６６が露出される。すなわち、配線６６は半導体膜や下地膜より下の領域まで設けられているため、露出することができる。そこで、プローブ針８０を用いて、チップ、具体的には論理回路等の検査を行うことができる。このとき、金属酸化物１３は、配線６６とプローブ針８０とが接触できる程度で点在していれば、問題とならない。また本発明は、配線が露出することを特徴としており必ずしもプローブ針を用いて検査を行う必要はない。例えば、露出した配線に、検査装置に接続されたＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）を貼って検査を行っても構わない。
チップが完成すると、表面に配線が露出されない構成となる。例えば、図２（Ｃ）に示すように、チップはラミネート（貼り合わせ）加工されるため、表面に配線が露出されない。そのため、接触式の検査を行うことが難しかった。しかし、本発明のように開口領域６５に配線６６を形成することにより、第１の基板１０を剥離すると、配線６６を露出することができ、このときチップに対して接触式の検査を行うことができる。接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため好ましい。
その後、チップを所望の形状に分断し、図２（Ｃ）に示すように、貼り合わせ加工を施し、両面を樹脂フィルム８１で覆い、チップ完成させる。
なお、チップの作製方法は上記に限定されず、さらに第３の基板へ転置してもよい。例えば、図３（Ａ）に示すように、剥離した被剥離層６９を、第２の接着剤７３により転置体となる第３の基板７２に貼り付ける。第３の基板７２としては、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のプラスチック基板、ポリテトラフルオロエチレン基板又はセラミック基板等のフィルム基板を用いることができる。第２の接着剤７３としては、紫外線により接着性が高くなる紫外線硬化接着剤、熱により粘着性が高くなる熱硬化接着剤を用いることができる。具体的な材料は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料が挙げられる。そして、上記接着剤等のいずれかを有する両面テープを使用することができる。なお、第３の基板７２の表面に接着機能がある場合、第２の接着剤７３は使用しなくてもよい。
このような接着剤材料を用いて、被剥離層６９の側面まで覆ってもよい。
次いで、第１の接着剤７０を除去し、第２の基板７１を剥がす。第１の接着剤を剥がすために、紫外線照射を照射したり、加熱したり、水洗したりすればよい。また更に、アルゴンガス及び酸素ガスを用いたプラズマクリーニングやベルクリン洗浄を行って、表面をきれいにすると好ましい。
その後、図３（Ｂ）に示すように、保護膜７４を用いて被剥離層６９を覆う。保護膜７４としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて形成してもよい。保護膜７４の形成は、スクリーン印刷法や液滴吐出法によって形成することができる。
その後好ましくは、図３（Ｃ）に示すように貼り合わせ加工を施し、両面を樹脂フィルム８１で多い、薄膜トランジスタを有するチップを完成させる。
また完成されたチップにおいて、貼り合わせ加工を施す前に、その側面の周囲に、エポキシ樹脂等の有機樹脂を充填してもよい。その結果、チップは、貼り合わせ加工前であっても、外部から保護され、持ち運びしやすい形態となる。
なお無線チップに本発明を適用する場合、アンテナを一体形成する場合に限定されず、アンテナを外付けして実装してもよい。外付けするアンテナは、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、塩化ビニリデン、塩化ビニル樹脂等の別の基板上にスパッタリング法、スクリーン印刷法、液滴吐出法等により形成される。アンテナが形成される基板には、フィルム基板を用いることができる。そして、配線６６又は導電膜６８にバンプを設け、外付けするアンテナをバンプに接続すればよい。またさらに、露出された配線を介して、アンテナを外付けしてもよい。
本発明のチップは、第３の基板７２、つまりフィルム基板上に形成されている。また０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの膜厚の半導体膜を能動領域として有する。そのため、軽量化、薄型化を高めることができる。
その結果、実装させる商品のデザイン性を損ねることがない。またフレキシブル性に富むため、チップの耐衝撃性を高めることができる。また曲面や異形形状な商品にチップを実装することができる。
なお本実施の形態において、第３の基板７２を転置体とした場合を示したが、これに限定されない。例えば、第３の基板の代わりに、直接商品へ転置することも可能である。例えば、ラベル紙やタグ台紙に直接転置し、チップが実装された商品ラベルやタグを作製することができる。商品ラベルやタグを作製する場合、無線チップを用いると無線通信を用いて商品管理ができるため好ましい。無線チップを用いたタグを、無線タグと呼ぶ。
このような剥離方法を用いることより、大型基板に多数チップを形成する場合であっても、全面に剥離でき、歩留まりよく、チップを形成することができる。
なお本発明は、チップ完成前に、接触式の検査を行うことができればよく、チップの作製方法、特に剥離方法には限定されない。但し本実施の形態のような剥離方法を用いることにより、ＴＦＴ完成後にレーザー照射することがないため、ＴＦＴ等に負荷をかけることがなく好ましい。また本実施の形態のような剥離方法では、第１の基板１０、第２の基板等を再利用することができるため好ましい。その結果、更に安価なフィルム基板を使用するためコストを抑えたチップを提供することができる。
さらにこのような矩形上の基板からチップを形成する場合、円形のシリコンウェハからチップを取り出す場合と比較して、母体基板形状に制約がない。そのため、チップの生産性を高め、大量生産を行うことができる。
例えば、直径１２インチのシリコンウェハを用いた場合と、７３０×９２０ｍｍ2のガラス基板を用いた場合とで取り数等を比較する。前者のシリコン基板の面積は約７３０００ｍｍ2であるが、後者のガラス基板の面積は約６７２０００ｍｍ2であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ2では、基板の分断により消費される面積を無視すると、１ｍｍ四方のチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ2のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。
その結果、チップのコストを削減できる。単価が非常に低いチップは、単価コストの削減により非常に大きな利益を生むことができる。
また本発明のチップは、シリコンウェハから形成されるチップと比較して、電波吸収の心配がなく、高感度な信号の受信を行なうことができる。
さらに本発明のチップは、シリコンウェハを有さないため、透光性を有することができる。その結果、実装品の印字面に実装しても、デザイン性を損ねることがない。
本発明の無線チップは、アンテナにより電力、又は信号を得ることができる。アンテナが実装されている本発明の無線チップは、非接触型チップと呼ぶことができる。なお、アンテナは実装せずに、接続端子を形成した接触型チップ、非接触型及び接触型とを混在したハイブリッド型チップがあるが、本実施の形態で示した接触式の検査方法は、非接触型チップ以外の、接触型チップ、及びハイブリッド型チップのいずれにも適用することができる。
（実施の形態２）
本実施の形態では、上記実施の形態と異なる方法により剥離し、チップを作製する工程について説明する。
図４（Ａ）、図４（Ａ）のｅ−ｆの拡大された断面図を示す図４（Ｂ）に示すように、第１の基板１０上に、剥離層３０を介して半導体膜を形成する。半導体膜は、４０ｎｍ〜１７０ｎｍの膜厚を有し、非常に薄型である。このような半導体膜を有する薄膜トランジスタを、上記実施の形態と同様に形成し、配線６６まで形成されたｎ型の薄膜トランジスタ３６、ｐ型の薄膜トランジスタ３７を作製する。
本発明では、配線６６を形成するための開口領域の一部を、剥離層３０が露出するように、または露出する直前で止めるように形成することを特徴とする。このような開口領域は、ドライエッチング法、ウェットエッチング法、レーザー照射により形成することができることは、上記実施の形態と同様である。
また剥離層３０上に形成される下地膜は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有するとよい。これら下地膜は、後に剥離層３０をエッチングするための材料に対し、剥離層３０との十分な選択比がとれるため、正確な剥離を行うことができる。
本実施の形態では、窒素を有する酸化珪素膜（ＳｉＯＮ）５５、酸素を有する窒化珪素膜（ＳｉＮＯ）５６、窒素を有する酸化珪素膜（ＳｉＯＮ）５７を順に積層して下地膜とする。
これは、第１の基板１０等からの不純物拡散を考えると、酸素を有する窒化珪素膜（ＳｉＮＯ）のように窒素含有率の高い絶縁膜を用いると好ましいが、当該ＳｉＮＯは剥離層３０、や半導体膜との密着性が低いことが懸念される。そこで、密着性を高めるために、ＳｉＯＮを設けている。
このような薄膜トランジスタ３６、３７により、チップが有する論理回路等を作製することができる。チップが有する論理回路等は、昇圧電源回路、復調回路、変調回路、メモリインターフェース、メモリが挙げられる。無線チップの場合、加えてアンテナ回路がある。
また配線６６を覆って設けられた絶縁膜６７、絶縁膜６７の開口部に設けられ、配線６６に接続される導電膜６８も、上記実施の形態と同様に形成する。導電膜６８はアンテナとして機能することができる。
その後、第１の接着剤であって、保護膜としても機能する絶縁膜７０を形成する。具体的な材料として、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料が挙げられる。
剥離層３０としては、珪素を有すればよく、その構造は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳ）、及び結晶性半導体のいずれでもよい。これらの剥離層３０は、スパッタリング法、又はプラズマＣＶＤ法等によって形成することができ、その膜厚は、３０ｎｍ〜１μｍとすればよく、成膜装置の薄膜形成限界が許容すれば、３０ｎｍ以下とすることも可能である。また剥離層３０として、実施の形態１で述べた金属膜を用いることもできる。
また剥離層３０には、リンやボロン等の元素を添加してもよい。さらに加熱等により当該元素を活性化させてもよい。元素を添加したり、活性化させることにより、剥離層の反応速度、つまりエッチングレートを改善することができる。
本実施の形態では、剥離層に３０ｎｍ〜１μｍ、好ましくは３０ｎｍ〜５０ｎｍの膜厚を有する非晶質珪素膜を用いるが、上述したその他の材料を用いても構わない。
また剥離層３０より上に形成される、半導体膜、絶縁膜等を合わせて被剥離層６９とする。なお、被剥離層６９の最上層には、保護膜が形成されていると好ましい。保護膜としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料が挙げられる。
このとき剥離層を選択的に形成してもよい。例えば、第１の基板１０上に格子状に形成したり、第１の基板１０の周囲は形成しないようにする。剥離層３０が形成されない領域があることにより、後に剥離層を除去しても、被剥離層６９がばらばらになることがなく、その後の移動に便利である。これは剥離層を除去しても剥離層３０が形成されない領域で、被剥離層６９と第１の基板１０とが一体化されているためである。
また、薄膜トランジスタが有する半導体膜に対して、加熱処理を行う場合、剥離層３０へその影響があると考えられる。例えば、加熱炉を用いる場合や、レーザー照射、特に５３２ｎｍの波長を用いる場合、剥離層３０までそのエネルギーが到達することがある。その結果、剥離層３０の状態に変化が生じ、例えば結晶化されることがある。このような剥離層３０の結晶化状態によっても、反応速度を制御することができる。
一方、剥離層３０へレーザーによるエネルギーを到達させないように、下地絶縁膜の構造を選択することもできる。例えば、下地絶縁膜の材料、膜厚、積層順を選択することにより、レーザーエネルギーが到達しなくなる。
また薄膜トランジスタが有する半導体膜は、シリコンウェハから形成されるチップと比べて多くの水素を有する。具体的には、水素を１×１０19〜１×１０22／ｃｍ3、好ましくは１×１０19〜５×１０20／ｃｍ3有するように形成することができる。この水素により、半導体膜中の欠陥を緩和する、所謂欠陥のターミネート効果を奏することができる。加えて水素により、チップが有する論理回路等の柔軟性を高めることができる。
さらに、パターニングされた半導体膜がチップにおいて占める面積の割合を、１〜３０％とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。このように、薄膜トランジスタを用いてチップを形成すると、好ましい。
その後、チップ間において、被剥離層６９に溝３２を形成する。溝３２は、ダイシング、スクライビング又はマスクを利用したエッチング等によって形成することができる。溝の形状は、円状（所謂穴に相当）、矩形状（所謂スリットに相当）等とすることができるが、これに限定されない。例えば、溝の幅を異ならせてもよい。具体的には、上方から見たとき、チップ上に形成される溝の幅より、チップ間の上に形成される溝の幅を狭くする。その結果、チップ間の切断をしやすくすることができる。
ダイシングの場合には、ダイシング装置（ダイサー）を用いるブレードダイシング法が一般的である。ブレードとは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約３０〜５０μｍであり、このブレードを高速回転させることにより、被剥離層６９の一部を分離する。スクライビングの場合には、ダイヤモンドスクライビング法とレーザスクライビング法等がある。エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング、ウェットエッチング等により溝３２を形成することができる。ドライエッチングにおいては、大気圧プラズマ法を用いてもよい。
なお溝３２は必ずしも、チップ間に形成する必要はなく、薄膜トランジスタ間に形成してもよい。またチップ間の溝と、薄膜トランジスタ間の溝とを合わせて使用してもよい。その結果、剥離層３０の除去に要する時間を短縮することができる。
このような第１の基板に、第２の基板３３を貼り合わせる。このとき、絶縁膜７０の接着性により貼り合わせることができる。また第２の基板３３は、溝３２の位置に合わせて穴３４が設けられている。穴３４の形状は、溝３２により決めることができ、円状（所謂穴に相当）、矩形状（所謂スリットに相当）とすることができる。第２の基板３３としては、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のプラスチック基板、ポリテトラフルオロエチレン基板又はセラミック基板等のフィルム基板を用いることができる。
この状態で、図５に示すように剥離層３０を除去する。また図５（Ａ）は上面図、図５（Ｂ）は図５（Ａ）のｅ−ｆの断面図を示す。
まず、剥離層３０を除去するエッチング剤３５を、溝３２へ導入する。エッチング剤３５としては、フッ化ハロゲンを含む気体又は液体を使用することができる。例えばフッ化ハロゲンとしてＣｌＦ3（三フッ化塩素）を使用することができる。なお、ＣｌＦ3は、塩素を２００℃以上でフッ素と反応させることにより、Ｃｌ2（ｇ）＋３Ｆ2（ｇ）→２ＣｌＦ3（ｇ）の過程を経て生成することができる。またＣｌＦ3は、反応空間の温度によっては液体の場合もある（沸点１１．７５℃）。このような液体を用いたエッチングを行う場合、フッ化ハロゲンを含む液体として、例えばＨＦを用いてウェットエッチングを採用することもできる。その他のフッ化ハロゲンを含む気体として、ＣｌＦ3等に窒素を混合したガスを用いてもよい。
また、剥離層３０をエッチングし、下地膜となる絶縁膜５５、５６、５７、及びその他の絶縁膜のいずれかもエッチングしないようなエッチング剤であれば、ＣｌＦ3に限定されるものでなく、またフッ化ハロゲンに限定されるものでもない。例えば、ＣＦ4、ＳＦ6、ＮＦ3、Ｆ2等のフッ素を含む気体をプラズマ化して用いることもできる。その他のエッチング剤として、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）のような強アルカリ溶液を用いてもよい。
さらに、ＣｌＦ3等のフッ化ハロゲンを含む気体によって化学的に除去する場合、選択的にエッチングされる材料を剥離層３０として用い、エッチングされない材料を下地膜となる絶縁膜５５、５６、５７として用いるという条件に従うならば、剥離層及び下地絶縁膜の組合せは、上記材料に限定されるものではない。
本実施の形態では、複数の第１の基板１０に対して一度に処理することのできる減圧ＣＶＤ装置を用い、エッチング剤：ＣｌＦ3（三フッ化塩素）ガス、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ（７９８Ｐａ）、時間：３ｈの条件で剥離層３０を除去する。但し本発明のエッチング条件は、これに限定されるものではない。このような、減圧ＣＶＤ装置により、チップの生産性をより高めることができる。
また減圧ＣＶＤ装置は、ガス導入管よりＣｌＦ3 ３５が導入され、排気管より不要なガスが排気される。このとき、剥離層３０が形成されない領域があると、その領域で第１の基板１０とチップとが一体化されているため、排気管へ吸い込まれる恐れがなく好ましい。このように一体化されていると、その後の移動に素子が飛散することなく便利である。
さらに減圧ＣＶＤ装置は加熱手段を設けてもよい。加熱手段により処理温度を１００℃〜３００℃とすると剥離層とエッチング剤の反応速度を高めることができる。その結果、エッチング剤の使用量を少なくすることができ、処理時間を短縮することもできる。
このように、エッチング剤３５により、剥離層３０を徐々に後退させて、第１の基板１０を剥離することができる。
なお本実施の形態で用いるＣｌＦ3は、珪素を選択的にエッチングする特性があるため、珪素を有する剥離層３０を選択的に除去することができる。さらに下地膜となる絶縁膜５５、５６、５７には酸素、又は窒素を有する絶縁膜を用いるため、剥離層３０との反応速度の差が大きく、薄膜トランジスタを保護しつつ、剥離層３０を容易に除去することができる。また本実施の形態では、薄膜トランジスタの上面や側面は、層間絶縁膜６７、ゲート絶縁膜５８、絶縁膜７０等で覆われているため、薄膜トランジスタがエッチング剤３５と反応することを防止できる。
このように高温プロセスは第１の基板１０を用いて行い、その後第２の基板３３に転置することにより、耐熱性の低い基板材料を第２の基板３３に用いることができる。
剥離層３０を後退させて、第１の基板１０を剥離すると、図６に示すように配線６６が露出する。すなわち、配線６６は半導体膜や下地膜より下の領域まで設けられているため、露出することができる。また図６（Ａ）は上面図、図６（Ｂ）は図６（Ａ）のｅ−ｆの断面図を示す。ここで、プローブ針８０を用いて、チップ、具体的には論理回路等の検査を行うことができる。本発明のように開口領域６５に配線６６を形成することにより、第１の基板１０を剥離すると、配線６６を露出することができ、このときチップに対して接触式の検査を行うことができる。接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため好ましい。また本発明は、配線が露出することを特徴としており必ずしもプローブ針を用いて検査を行う必要はない。例えば、露出した配線に、検査装置に接続されたＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）を貼って検査を行っても構わない。
その後、チップを所望の形状に分断し、図２（Ｃ）に示すように貼り合わせ加工を施し、両面を樹脂フィルム８１で覆い、チップを完成させる。
また図７に示すように、検査と、貼り合わせ加工を一連作業として行うことができる。第２の基板３３をローラ８５に設置し、白抜矢印方向に回転させる。このとき配線６６が露出しているため、プローブ針８０を用いて、チップ９０の検査を行うことができる。検査終了後、良品と判断されたチップは、分断される。具体的には、ベルトコンベア８６の表面に接着面を備える手段８７を設けておき、白抜矢印方向に移動させ、第２の基板３３からチップを剥離する。接着面を備える手段８７としては、シリコーンゴム、パーフロロエラストマー、フルオンアフラス、テフロン（登録商標）（ポリテトラフルオロエチレンとも記す）ゴム等を使用することができる。特に、パーフロロエラストマー、フルオンアフラスは、耐熱性、耐薬品性の高く好ましい。このとき、接着面を備える手段８７の接着強度は、第２の基板３３が張り合わされている接着強度より高くなるように設定する。
剥離層３０が形成されない領域で、被剥離層６９と第１の基板１０とが一体化されている場合、ローラ８５に設置したのち、第１の基板１０を剥がすとよい。このとき、簡便に剥がせるように、剥離層３０が形成されない領域の大きさを制御する。また、第２の基板３３に形成する穴３４を円状や矩形状とすることにより、被剥離層６９と第２の基板３３とが一体化されており、ばらばらになることを防止できる。このように被剥離層６９がばらばらにならず、このように一体化されていることにより、ローラ８５への設置が簡便になる。
その後、チップ９０は、ベルトコンベア８６に乗せられ、貼り合わせ加工を施すことができる。
このように、チップの検査、貼り合わせ加工を一連作業で行うことにより、生産性を高めることができる。また接触式の検査は、非接触式と比べて、精度が高く、検査装置も簡便なものであるため好ましい。
また、剥離された第１の基板１０、第２の基板３３は再利用することができる。その結果、チップの低コスト化を達成することができる。再利用する場合、溝３２を形成するためのダイシングやスクライビング等において、第１の基板１０に傷が生成されないように制御するのが望ましい。しかし、傷が生成された場合であっても、塗布法や液滴吐出法によって有機樹脂や無機膜を形成し、平坦化処理を行なうことができる。なお液滴吐出法とは、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出（噴出）する方法であり、その方式によっては、インクジェット法とも呼ばれる。
また第２の基板３３を用いずに、チップを形成する場合を説明する。図８（Ａ）に示すように、絶縁膜７０を形成した後、溝３２を形成し、エッチング剤３５を導入する。そして剥離層３０を後退させて、第１の基板１０を剥離する。なお絶縁膜７０の具体的な材料として、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料が挙げられる。
そして第１の基板１０を剥離すると、図８（Ｂ）に示すように配線６６が露出する。そこで、プローブ針８０を用いて、接触式の検査を行うことができる。
その後、図８（Ｃ）に示すように、貼り合わせ加工を施し、両面を樹脂フィルム８１で覆い、チップを完成させる。
このように、第２の基板３３を用いずにチップを形成すると、溝３２と、穴３４との位置あわせの制約がなく好ましい。
さらに第２の基板３３を用いずに第１の基板を剥離する場合、ローラに絶縁膜７０を粘着させ、ローラの回転力を用いて第１の基板を剥離することができる。
また第２の基板３３を用いない場合であっても、溝３２の形状によって、絶縁膜７０により被剥離層６９全体が一体化されている。そのため、図７に示すような、検査と、貼り合わせ加工を一連作業として行うことができる。
このように完成されたチップにおいて、貼り合わせ加工を施す前に、その側面の周囲に、エポキシ樹脂等の有機樹脂を充填してもよい。その結果、チップは、貼り合わせ加工前であっても、外部から保護され、持ち運びしやすい形態となる。
このような無線チップは、アンテナを一体形成する場合に限定されず、アンテナを外付けして実装してもよい。この場合、配線６６又は導電膜６８と接続するようにバンプを設け、外付けするアンテナをバンプに接続すればよい。またさらに、露出された配線を介して、アンテナを外付けしてもよい。
本発明のチップは、第３の基板７２、つまりフレキシブル基板上に形成されている。また０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの膜厚の半導体膜を能動領域として有する。そのため、軽量化、薄型化を高めることができる。その結果、実装させる商品のデザイン性を損ねることがない。またフレキシブル性に富むため、チップの耐衝撃性を高めることができる。また曲面や異形形状な商品にチップを実装することができる。
なお本実施の形態において、第３の基板７２を転置体とした場合を示したが、これに限定されない。例えば、第３の基板の代わりに、直接商品へ転置することも可能である。例えば、ラベル紙やタグ台紙に直接転置し、チップが実装された商品ラベルやタグを作製することができることは、上記実施の形態１と同様である。
このような剥離方法を用いることより、大型基板に多数チップを形成する場合であっても、全面に剥離でき、歩留まりよく、チップを形成することができる。
なお本発明は、チップ完成前に、接触式の検査を行うことができればよく、チップの作製方法、特に剥離方法には限定されない。但し本実施の形態のような剥離方法を用いることにより、ＴＦＴ完成後にレーザー照射することがないため、ＴＦＴ等に負荷をかけることがなく好ましい。また本実施の形態のような剥離方法では、第１の基板１０、第２の基板等を再利用することができるため好ましい。その結果、更に安価なフィルム基板を使用するためコストを抑えたチップを提供することができる。
さらにこのような矩形上の基板からチップを形成する場合、円形のシリコンウェハからチップを取り出す場合と比較して、母体基板形状に制約がない。そのため、チップの生産性を高め、大量生産を行うことができる。
例えば、直径１２インチのシリコンウェハを用いた場合と、７３０×９２０ｍｍ2のガラス基板を用いた場合とで取り数等を比較する。前者のシリコン基板の面積は約７３０００ｍｍ2であるが、後者のガラス基板の面積は約６７２０００ｍｍ2であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ2では、基板の分断により消費される面積を無視すると、１ｍｍ四方のチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ2のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。
その結果、チップのコストを削減できる。単価が非常に低いチップは、単価コストの削減により非常に大きな利益を生むことができる。
また本発明のチップは、シリコンウェハから形成されるチップと比較して、電波吸収の心配がなく、高感度な信号の受信を行なうことができる。
さらに本発明のチップは、シリコンウェハを有さないため、透光性を有することができる。その結果、実装品の印字面に実装しても、デザイン性を損ねることがない。
本発明の無線チップは、アンテナにより電力、又は信号を得ることができる。
アンテナが実装されている本発明の無線チップは、非接触型チップと呼ぶことができる。なお、アンテナは実装せずに、接続端子を形成した接触型チップ、非接触型及び接触型とが混在したハイブリッド型チップがあるが、本実施の形態で示した接触式の検査方法は、非接触型チップ以外の、接触型チップ、及びハイブリッド型チップのいずれにも適用することができる。
（実施の形態３）
本実施の形態では、上記実施の形態を組み合わせた方法により、チップを作製する工程について説明する。
例えば、剥離層３０に金属膜、及び珪素を有する膜を積層して用いることができる。その結果、両者の剥離条件のいずれかを満たせばよいこととなり、プロセスマージンを広げることができる。
また、剥離層３０に金属膜を用い、ダイシング等により溝３２を形成する。そして、溝に金属膜のみをエッチングするエッチング剤を導入して、第１の基板１０を剥離することができる。
このように、実施の形態１と実施の形態２とは自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で示した薄膜トランジスタと異なる構成の薄膜トランジスタについて詳述する。
薄膜トランジスタの構成は、上記実施の形態で示したように半導体膜上にゲート電極６２、６４が設けられたトップゲート型以外に、半導体膜を挟んで上下にゲート電極（上部ゲート電極、及び下部ゲート電極と表記する）が設けられたデュアルゲート型を用いることができる。本実施の形態では、接着剤７３を介して第３の基板７２に貼り付けられたデュアルゲート型の薄膜トランジスタの構成を、図９を用いて説明する。
まず、下部ゲート電極９１として機能する導電膜を形成する。導電膜は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。下部ゲート電極９１は、マスク、例えばレジストマスクを用いて、所定の形状にエッチングする。このとき、微細な下部ゲート電極を形成するため、酸素プラズマにより細められたレジストマスクを用いてエッチングしてもよい。
そして、下地膜として機能する絶縁膜を形成する。本実施の形態では、窒素を有する酸化珪素膜（ＳｉＯＮ）５５、酸素を有する窒化珪素膜（ＳｉＮＯ）５６、窒素を有する酸化珪素膜（ＳｉＯＮ）５７を順に積層するが、これに限定されない。例えば、酸素を有する窒化珪素膜（ＳｉＮＯ）からなる単層構造を用いてもよい。下地膜により、第３の基板７２や接着剤７３からの不純物、下部ゲート電極９１からの金属の、半導体膜への拡散を防止することができる。
次に、所定の形状を有する半導体膜、半導体膜を覆って設けられたゲート絶縁膜５８、上部ゲート電極６２、６４として機能する導電膜を順に設ける。これらの材料や作製方法は、上記実施の形態を参照することができる。
なお、上部ゲート電極６２、６４を所定の形状にパターニングするためのレジストマスクを形成する。このとき、下部ゲート電極９１を用いた裏面露光により所定の形状を有するレジストマスクを形成することができる。そして、当該レジストマスクを用いて、パターニングすることができる。このように、下部ゲート電極を用いてレジストマスクを露光することにより、上部ゲート電極の位置合わせの制約を緩和することができる。
なお、上記実施の形態に示したように、上部ゲート電極６２、６４を積層構造とする場合、上部ゲート電極の下層電極をパターニングするときに、下部ゲート電極９１を用いて露光されたレジストマスクを用いる。その後、上層電極を形成する。
その後、上部ゲート電極６２、６４を用いて、半導体膜に不純物元素を添加する。このとき、上記実施の形態のようにサイドウォールとして機能する絶縁物を設け、低濃度不純物領域の大きさ等を制御することができる。
また上部ゲート電極６２、６４を積層構造とする場合、上層電極を用いて、低濃度不純物領域を形成することができる。このとき、低濃度不純物領域は、下層電極と重なるため、ＧＯＬＤ構造となる。
そして、下部ゲート電極９１と、上部ゲート電極６２、６４を別に制御するため、それぞれに配線を接続する。まず、下部ゲート電極９１に接続される配線を設けるため、上部ゲート電極６２、６４の一部を除去してコンタクトホールを形成する。上部ゲート電極６２、６４が下層電極と、上層電極との積層構造の場合、下層電極の一部を除去する。
なお下部ゲート電極９１と、上部ゲート電極６２、６４とを同じように制御する場合、上記のように上部ゲート電極６２、６４の一部を除去する必要はない。下部ゲート電極９１上に設けられるゲート絶縁膜５８にコンタクトホールを形成し、当該コンタクトホールに直接上部ゲート電極６２、６４を形成すればよい。
その後、ゲート電極を覆って、絶縁膜５９、６７を形成する。絶縁膜５９、６７は、無機材料、又は有機材料から形成することができる。また上記実施の形態に示すように絶縁膜５９以外の絶縁膜を積層してもよい。また絶縁膜６７によって、平坦性を高める場合、絶縁膜６７は有機材料を用いると好ましい。
その後、絶縁膜５９、６７、ゲート絶縁膜４７に開口領域を形成し、不純物領域と接続する配線６６として機能する導電膜を形成する。その後、配線６６を覆って絶縁膜９３を設けることができる。絶縁膜９３は、無機材料又は有機材料から形成することができる。また積層構造であっても、単層構造であってもよい。
このとき、開口領域の一部は、下部ゲート電極９１と同一層までエッチングする。そのため、第１の基板１０を剥離後、配線６６が露出し、接触式の検査を行うことができる。
配線６６に、さらに接続される導電膜６８を形成してもよい。アンテナは、配線６６、又は導電膜６８を用いて、形成することができる。
このようにして下部ゲート電極９１を有するデュアルゲート型の薄膜トランジスタを、チップの論理回路に適用することができる。下部ゲート電極９１は、上部ゲート電極６２、６４と別に制御することができる。そのため、ゲート電極が微細な薄膜トランジスタを形成する場合、上部ゲート電極にオフとなる信号を入力するときに電流が流れてしまうことがあっても、下部ゲート電極９１を制御することにより、正確にオフ状態とすることができる。その結果、低消費電力化を図ることができる。
具体的には、Ｎ型の薄膜トランジスタ３６をデュアルゲート型とする場合、下部ゲート電極９１に対する負のバイアス電圧の印加は、しきい値電圧を高めることによって、リーク電流を減少させることができる。また、正のバイアス電圧の印加は、しきい値電圧を下げることによって、チャネル形成領域に電流が流れやすくすることができる。従って、デュアルゲート型の薄膜トランジスタは、より高速化、若しくはより低電圧で動作することができる。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態と異なるＴＦＴの構成について説明する。
図１０は、半導体膜下方にゲート電極を有するボトムゲート型の薄膜トランジスタを示す。なお本実施の形態において、接着剤７３を介して第３の基板７２に貼り付けられた状態のボトムゲート型の薄膜トランジスタを説明する。
接着剤７３を介して第３の基板７２に貼り付けられたボトムゲート型薄膜トランジスタは、下地膜上にゲート電極３０４として機能する導電膜が設けられている。本実施の形態では、下地膜として、窒素を有する酸化珪素膜（ＳｉＯＮ）５５、酸素を有する窒化珪素膜（ＳｉＮＯ）５６、窒素を有する酸化珪素膜（ＳｉＯＮ）５７を順に積層するが、これに限定されない。例えば、酸素を有する窒化珪素膜（ＳｉＮＯ）からなる単層構造を用いてもよい。
ゲート電極３０４は、単層構造であっても、積層構造であってもよく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成することができる。なお、その後の工程において加熱処理を施す場合、Ｗのように、耐熱性の高い材料を用いるとよい。さらには耐熱性を高めるため陽極酸化法を用いて、ゲート電極３０４の周りに絶縁物を形成してもよい。
その後、ゲート絶縁膜５８として機能する絶縁膜、半導体膜を形成する。半導体膜は、非晶質半導体、ＳＡＳを用いると好ましいが、結晶性半導体膜を用いてもよい。例えば非晶質半導体膜を形成後、加熱処理を施し結晶性半導体膜を形成することができる。このとき、ゲート電極の耐熱性を考慮する必要がある。
その後半導体膜上に、チャネル保護膜３０９として機能する絶縁膜を形成する。チャネル保護膜３０９により、半導体膜がエッチングされることを防止することができ好ましいが、必ずしもチャネル保護膜３０９は必要ではない。
その後、これらを覆って絶縁膜３０５を形成する。絶縁膜３０５は無機材料、又は有機材料から形成することができる。本実施の形態では、半導体膜への不純物等汚染を防止することを考え、窒素を有する酸化珪素膜（ＳｉＯＮ）を用いて絶縁膜３０５を形成する。
そして、半導体膜に接続する配線６６を形成するため、開口領域を形成する。本実施の形態では、一方の配線６６のみを形成する。このとき、開口領域の一部は、下地膜までエッチングする。そのため、第１の基板１０を剥離後、配線６６が露出し、接触式の検査を行うことができる。
またコンタクト抵抗を下げるため、ｎ型を有する半導体膜を、配線６６と、半導体膜との接続箇所に設けてもよい。
その後、絶縁膜６７を設ける。絶縁膜６７は、無機材料、又は有機材料から形成することができる。平坦性を高めるためには有機材料を用いるとよい。
そして他方の配線６６を形成するため、絶縁膜６７、３０５に開口領域を形成する。このとき、開口領域の一部を、下地膜までエッチングすることができる。その結果、第１の基板１０を剥離後、配線６６が露出し、接触式の検査を行うことができる。
その後、配線６６、絶縁膜６７を覆うように、絶縁膜９３を形成する。絶縁膜９３は、無機材料、又は有機材料から形成することができるが、不純物等の汚染を防止することを考え、窒素を有する酸化珪素膜（ＳｉＯＮ）を用いて絶縁膜９３を形成する。
このような構造を有するボトムゲート型薄膜トランジスタを、チップの論理回路に適用することができる。
なお、チップの論理回路に用いられる薄膜トランジスタは、上記実施の形態のようなトップゲート型、デュアルゲート型であっても、ボトムゲート型であってもよい。またトップゲート型と、ボトムゲート型、デュアルゲート型をそれぞれ組み合わせて用いてもよい。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、多層配線構造について説明する。
チップのように小さな面積に、論理回路を形成する場合、回路同士、薄膜トランジスタ同士を接続する配線を多層構造とすると集積化でき、好ましい。本実施の形態では、トップゲート型の薄膜トランジスタを用いて、多層配線構造について説明する。
図１１には、配線６６と接続される配線４２、配線４２に接続される配線４５が積層される薄膜トランジスタを示す。配線６６、４２、４５の材料は、上記実施の形態と同様に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。
このとき、配線間に設けられる絶縁膜は、無機材料、又は有機材料から形成することができ、絶縁膜単層構造であっても、積層構造であってもよいが、好ましくは無機材料と、有機材料の積層構造とするとよい。本実施の形態では、配線６６、配線４２間に設けられる絶縁膜４０に、窒素を有する酸化珪素膜（ＳｉＯＮ）を用い、絶縁膜４１にシロキサンを用いることができる。これら無機材料により、不純物等の汚染防止をはかり、有機材料により平坦性を高めることができる。同様に、配線４２、配線４５間に設けられる絶縁膜４３に、窒素を有する酸化珪素膜（ＳｉＯＮ）を用い、絶縁膜４４にシロキサンを用いることができる。
このような積層構造を有する絶縁膜の構成は、多層配線構造に好適である。
本実施の形態は、上記実施の形態と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、積層された薄膜トランジスタ構造について説明する。
第１の基板１０を剥離後、配線６６が露出するため、これらを積層することが簡便となる。例えば、図１２には、薄膜トランジスタ３６、３７を３つ積層した構造を示す。各層の薄膜トランジスタを３６（１）、３６（２）、３６（３）、及び３７（１）、３７（２）、３７（３）とし、それぞれの配線を６６（１）、６６（２）、６６（３）とする。
接触式の検査を得て、論理回路に分断された薄膜トランジスタは、配線６６を介して積層される。このとき、配線６６が露出しているため、接続するためのバンプ、ワイヤボンディングを不要とすることができる。
そのため、上部の薄膜トランジスタに向けて、論理回路領域を小さくする必要がなく、高集積化を達成することができる。
また第３の層には、配線６６（３）と接続される導電膜６８を形成する。導電膜６８はアンテナとして機能することができる。なお導電膜６８は第３の層に形成することに限定されず、第１の層、第２の層に形成してもよい。
このように配線６６を露出することにより、積層された薄膜トランジスタを簡便に作製することができる。
このような積層された薄膜トランジスタ構造は、各層にセンサー機能を持たせ、複合センサー装置に適用できる。例えば、第１層目の薄膜トランジスタを用いて圧力センサーを形成し、第２層目の薄膜トランジスタを用いて温度センサーを形成し、第３層目の薄膜トランジスタを用いてフォトセンサーを形成することができる。
特に多層配線構造で示したように、配線６６に接して形成される絶縁膜には、無機材料と有機材料とが積層した構造を用いるとよい。
またさらに、露出された配線を介して、アンテナを貼り付けてもよい。
本実施の形態は、上記実施の形態と自由に組み合わせることができる。
（実施の形態８）
本実施の形態では、貼り合わせ加工された無線チップの断面図について説明する。
無線チップは、アンテナより電源を供給するため、電源の安定化が難しく、消費電力を極力抑制することが必要である。仮に、消費電力が増加すると、電磁波を入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。
そこで、本実施の形態では、消費電力を抑制することが可能とするため、デュアルゲート構造の薄膜トランジスタを用いて無線チップを形成することを特徴とする。
図１３には、下部ゲート電極９１と上部ゲート電極６２を含むＮ型の薄膜トランジスタ３６と、下部ゲート電極９１と上部ゲート電極６４を含むＰ型の薄膜トランジスタ３７を示す。
また無線チップに対して貼り合わせ加工を行って、論理回路等を構成する薄膜トランジスタを、第１の基体５３と第２の基体５４により封止する。このようにして、第１の基体５３と第２の基体５４により封止された無線チップが完成する。
上記の通り、下部ゲート電極９１に印加するバイアス電圧を制御することで、薄膜トランジスタ３６、３７のしきい値電圧を変えて、リーク電流を減少させ、その結果、無線チップ自体の消費電力を抑制することができる。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。なお、バイアス電圧の印加は、専用の制御回路を設けて、アンテナを介した電源の状態によって切り換えるとよい。
なおデュアルゲート構造の薄膜トランジスタを用いる場合を説明したが、図１４に示すように、シングルゲート構造の薄膜トランジスタを用いてもよい。図１４には、シングルゲート構造のＮ型の薄膜トランジスタ３６、及びＰ型の薄膜トランジスタ３７を示す。
なお図１４において、薄膜トランジスタ、アンテナ、及び保護層までの厚みは、２０μｍ〜４０μｍであり、第１の基体５３及び第２の基体５４のそれぞれの膜厚は、１５μｍ〜３５μｍである。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
なお接触型チップの場合、図１３、図１４において、アンテナを形成しない構成とすればよい。但し、接触型チップは、接続端子を露出しておくため、貼り合わせ加工のとき、その領域を開口しておく。
（実施の形態９）
本発明のチップの用途は広範にわたり、あらゆる商品に実装することができる。例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１５（Ａ）参照）、包装用容器類（包装紙やボトル等、図１５（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１５（Ｃ）参照）、乗物類（自転車等、図１５（Ｄ）参照）、装身具（鞄や眼鏡等、図１５（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に貼り付けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）、コンピュータ、及び携帯電話機等を指す。このように電子機器に貼り付ける場合、チップにより電子機器の機能を補助することができる。特にコンピュータや携帯電話機にチップを貼り付ける場合、メモリ機能の補助をすることができる。このようなチップであって、無線通信を行うものを無線メモリと呼ぶ。またこのようなチップは、コンピュータや携帯電話機に差し込んで使用するため、接続端子を有する接触型であってもよい。
チップは、商品の表面に貼ったり、商品に埋め込んだりして、商品に固定することができる。例えば、本なら表紙の厚紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりする。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等なら、表面に貼り付けたり、埋め込んだりする。上記に挙げた商品のうち、例えば、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。このように商品に埋め込む場合、無線通信を行う無線チップを用いると好ましい。
また、チップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、商品２９７の側面にチップ２９６を設ける場合が挙げられる（図１６（Ａ）参照）。この場合、リーダライタ２９５にチップ２９６をかざすと、表示部２９４に商品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図１６（Ｂ）参照）。この場合、商品２９７には、チップが実装されたラベルが貼られており、の検品を簡単に行うことができる。このようにリーダライタにかざす場合、無線通信を行う無線チップを使用する。
またさらに、チップは動物の管理にも使用することができる。例えば、家畜等にチップを埋め込み、健康状態等を管理することができる。またペットの首輪等にチップを貼り付け、迷子のときの現在地を把握することもできる。このような動物管理に用いる場合、無線通信を行う無線チップを使用する。
また医療にチップを用いることができる。このようなチップは、無線通信を行う無線チップを用いると好ましい。医療に用いる無線チップを医療用無線チップと呼ぶ。
また接触型チップは、カードに搭載することができる。また、集積回路（ＬＳＩ）の機能を補助するため、端子を介して接触型チップを実装してもよい。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
本発明のチップの作製工程を示した図である 本発明のチップの作製工程を示した図である 本発明のチップの作製工程を示した図である 本発明のチップの作製工程を示した図である 本発明のチップの作製工程を示した図である 本発明のチップの作製工程を示した図である 本発明のチップの検査工程を示した図である 本発明のチップの作製工程を示した図である 本発明のチップが有する薄膜トランジスタの構成を示した図である 本発明のチップが有する薄膜トランジスタの構成を示した図である 本発明のチップが有する薄膜トランジスタの構成を示した図である 本発明の薄膜トランジスタを積層した構成を示した図である 本発明のチップの断面を示した図である 本発明のチップの断面を示した図である 本発明のチップを実装した商品を示した図である 本発明のチップを実装した商品を示した図である

Claims (24)

  1. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、配線を形成し、
    前記剥離層に対して加熱処理を行い、
    前記基板を剥離することにより、前記配線を露出させる
    ことを特徴とする半導体装置の作製方法。
  2. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、前記半導体膜の不純物領域に接続される配線を形成し、
    前記剥離層に対して加熱処理を行い、
    前記基板を剥離することにより、前記配線を露出させる
    ことを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    前記剥離層は、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなることを特徴とする半導体装置の作製方法。
  4. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、配線を形成し、
    前記絶縁膜の一部に溝を形成して、前記剥離層を露出させ、
    前記溝にエッチング剤を導入して前記剥離層を除去することにより、前記配線を露出させる
    ことを特徴とする半導体装置の作製方法。
  5. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、前記半導体膜の不純物領域に接続される配線を形成し、
    前記絶縁膜の一部に溝を形成して、前記剥離層を露出させ、
    前記溝にエッチング剤を導入して前記剥離層を除去することにより、前記配線を露出させる
    ことを特徴とする半導体装置の作製方法。
  6. 請求項４又は５において、
    前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
  7. 請求項４乃至６のいずれか一において、
    前記剥離層は珪素を有することを特徴とする半導体装置の作製方法。
  8. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、配線を形成し、
    前記剥離層に対して加熱処理を行い、
    前記基板を剥離することにより、前記配線を露出させ、
    前記露出された配線にプローブ針を接触させて検査を行う
    ことを特徴とする半導体装置の検査方法。
  9. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、前記半導体膜の不純物領域に接続される配線を形成し、
    前記剥離層に対して加熱処理を行い、
    前記基板を剥離することにより、前記配線を露出させ、
    前記露出された配線にプローブ針を接触させて検査を行い、貼り合わせ加工を施す
    ことを特徴とする半導体装置の検査方法。
  10. 請求項８又は９において、
    前記剥離層は、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなることを特徴とする半導体装置の検査方法。
  11. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、配線を形成し、
    前記絶縁膜の一部に溝を形成して、前記剥離層を露出させ、
    前記溝にエッチング剤を導入して前記剥離層を除去することにより、前記配線を露出させ、
    前記露出された配線にプローブ針を接触させて検査を行う
    ことを特徴とする半導体装置の検査方法。
  12. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、前記半導体膜の不純物領域に接続される配線を形成し、
    前記絶縁膜の一部に溝を形成して、前記剥離層を露出させ、
    前記溝にエッチング剤を導入して前記剥離層を除去することにより、前記配線を露出させ、
    前記露出された配線にプローブ針を接触させて検査を行う
    ことを特徴とする半導体装置の検査方法。
  13. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、配線を形成し、
    前記絶縁膜の一部に溝を形成して、前記剥離層を露出させ、
    前記溝にエッチング剤を導入して前記剥離層を除去することにより、前記配線を露出させ、
    前記露出された配線にプローブ針を接触させて検査を行い、貼り合わせ加工を施す
    ことを特徴とする半導体装置の検査方法。
  14. 基板上に、剥離層を介して半導体膜を形成し、
    前記半導体膜上に絶縁膜を形成し、
    前記絶縁膜の一部を開口し、
    前記開口された領域に、前記剥離層に接するように、前記半導体膜の不純物領域に接続される配線を形成し、
    前記絶縁膜の一部に溝を形成して、前記剥離層を露出させ、
    前記溝にエッチング剤を導入して前記剥離層を除去することにより、前記配線を露出させ、
    前記露出された配線にプローブ針を接触させて検査を行い、貼り合わせ加工を施す
    ことを特徴とする半導体装置の検査方法。
  15. 請求項１１乃至１４のいずれか一において、
    前記エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
  16. 基板上に設けられた半導体膜と、
    前記半導体膜が有する不純物領域と、
    前記半導体膜上に設けられた絶縁膜と、
    前記絶縁膜の開口領域に設けられた、前記不純物領域に接続される配線と、を有し、
    前記配線は、前記半導体膜より下の領域まで設けられている
    ことを特徴とする半導体装置。
  17. 基板上に設けられた半導体膜と、
    前記半導体膜が有する不純物領域と、
    前記半導体膜上に設けられた絶縁膜と、
    前記絶縁膜の開口領域に設けられた、前記不純物領域に接続される配線と、を有し、
    前記配線は、前記基板を剥離すると露出する
    ことを特徴とする半導体装置。
  18. 請求項１６又は１７において、
    前記半導体膜上に設けられた絶縁膜は、無機材料からなる絶縁膜と、有機材料からなる絶縁膜との積層構造を有することを特徴とする半導体装置。
  19. 請求項１６乃至１８のいずれか一において、
    前記半導体膜は４０ｎｍ〜１７０ｎｍの膜厚を有することを特徴とする半導体装置。
  20. 請求項１６乃至１９のいずれか一において、
    前記配線上に絶縁膜が設けられ、
    前記絶縁膜は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂、ベンゾシクロブテン、パリレン、フレア、ポリイミドを含む組成物材料からなることを特徴とする半導体装置。
  21. 第１の半導体膜と、
    前記第１の半導体膜が有する不純物領域と、
    前記第１の半導体膜上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜の開口領域に設けられた、前記不純物領域に接続され、前記第１の半導体膜より下の領域にまで設けられた第１の配線と、を有し、
    第２の半導体膜と、
    前記第２の半導体膜が有する不純物領域と、
    前記第２の半導体膜上に設けられた第２の絶縁膜と、
    前記第２の絶縁膜の開口領域に設けられた、前記不純物領域に接続され、前記第２の半導体膜より下の領域にまで設けられた第２の配線と、を有し、
    前記第１の配線の上方と、前記第２の配線の下方とが接続している
    ことを特徴とする半導体装置。
  22. 請求項２１において、
    前記第１の半導体膜上に設けられた第１の絶縁膜、及び前記第２の半導体膜上に設けられた第２の絶縁膜は無機材料からなる絶縁膜と、有機材料からなる絶縁膜との積層構造を有することを特徴とする半導体装置。
  23. 請求項２１又は２２において、
    前記半導体膜は４０ｎｍ〜１７０ｎｍの膜厚を有することを特徴とする半導体装置。
  24. 請求項２１乃至２３のいずれか一において、
    前記配線上に絶縁膜が設けられ、
    前記絶縁膜は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコン樹脂、ベンゾシクロブテン、パリレン、フレア、ポリイミドを含む組成物材料からなることを特徴とする半導体装置。
JP2005282204A 2004-10-05 2005-09-28 半導体装置の作製方法 Expired - Fee Related JP5072210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005282204A JP5072210B2 (ja) 2004-10-05 2005-09-28 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004292546 2004-10-05
JP2004292546 2004-10-05
JP2005282204A JP5072210B2 (ja) 2004-10-05 2005-09-28 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006135305A true JP2006135305A (ja) 2006-05-25
JP2006135305A5 JP2006135305A5 (ja) 2008-08-14
JP5072210B2 JP5072210B2 (ja) 2012-11-14

Family

ID=36728531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282204A Expired - Fee Related JP5072210B2 (ja) 2004-10-05 2005-09-28 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5072210B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001703A1 (en) 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP2008033907A (ja) * 2006-06-26 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置を内包する用紙およびその作製方法
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
JP2008244393A (ja) * 2007-03-29 2008-10-09 Fujikura Ltd 半導体装置の製造方法
WO2009044922A1 (ja) * 2007-10-02 2009-04-09 Nec Corporation 機能性基体、薄膜素子構造の製造方法、薄膜素子構造の他の基板への転写方法
JP2009158936A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009278124A (ja) * 2006-09-29 2009-11-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010050484A (ja) * 2006-09-29 2010-03-04 Semiconductor Energy Lab Co Ltd 剥離装置
JP2010073683A (ja) * 2008-08-20 2010-04-02 Semiconductor Energy Lab Co Ltd フレキシブル発光装置及びその作製方法
JP2010226127A (ja) * 2007-03-13 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010278425A (ja) * 2009-04-27 2010-12-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7851886B2 (en) 2006-06-26 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
JP2018006412A (ja) * 2016-06-28 2018-01-11 学校法人東北学院 半導体装置
WO2022075194A1 (ja) 2020-10-05 2022-04-14 富士フイルム株式会社 情報処理装置、情報処理装置の作動方法、情報処理装置の作動プログラム、及び情報管理システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219954A (ja) * 1986-03-20 1987-09-28 Fujitsu Ltd 三次元ｉｃの製造方法
JPH04178633A (ja) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体回路の形成方法
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法
JPH1126734A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2004214281A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、剥離方法並びに転写方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219954A (ja) * 1986-03-20 1987-09-28 Fujitsu Ltd 三次元ｉｃの製造方法
JPH04178633A (ja) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体回路の形成方法
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法
JPH1126734A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2004214281A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、剥離方法並びに転写方法

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001703A1 (en) 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
US7879654B2 (en) 2006-06-26 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
KR101517943B1 (ko) * 2006-06-26 2015-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치 제조방법
KR101517525B1 (ko) * 2006-06-26 2015-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치 제조방법
US8648439B2 (en) 2006-06-26 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN102156901B (zh) * 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
US7667310B2 (en) 2006-06-26 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
US7851886B2 (en) 2006-06-26 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US8278663B2 (en) 2006-06-26 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP2008033907A (ja) * 2006-06-26 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置を内包する用紙およびその作製方法
US8039353B2 (en) 2006-06-26 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US8432018B2 (en) 2006-06-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2008109105A (ja) * 2006-09-19 2008-05-08 Commiss Energ Atom 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造
JP2015109467A (ja) * 2006-09-29 2015-06-11 株式会社半導体エネルギー研究所 装置の作製方法及びｅｌモジュールの作製方法
JP2009278124A (ja) * 2006-09-29 2009-11-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9397126B2 (en) 2006-09-29 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
JP2010050484A (ja) * 2006-09-29 2010-03-04 Semiconductor Energy Lab Co Ltd 剥離装置
US9087931B2 (en) 2006-09-29 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US9054141B2 (en) 2006-09-29 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014003315A (ja) * 2006-09-29 2014-01-09 Semiconductor Energy Lab Co Ltd 剥離装置
US9472429B2 (en) 2006-09-29 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8889438B2 (en) 2006-09-29 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US9570329B2 (en) 2006-09-29 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US10134784B2 (en) 2006-09-29 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US8552418B2 (en) 2007-03-13 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010226127A (ja) * 2007-03-13 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008244393A (ja) * 2007-03-29 2008-10-09 Fujikura Ltd 半導体装置の製造方法
WO2009044922A1 (ja) * 2007-10-02 2009-04-09 Nec Corporation 機能性基体、薄膜素子構造の製造方法、薄膜素子構造の他の基板への転写方法
JP2009158936A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2022009486A (ja) * 2007-12-03 2022-01-14 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP7250882B2 (ja) 2007-12-03 2023-04-03 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2010073683A (ja) * 2008-08-20 2010-04-02 Semiconductor Energy Lab Co Ltd フレキシブル発光装置及びその作製方法
JP2010278425A (ja) * 2009-04-27 2010-12-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US10388875B2 (en) 2014-07-25 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
JP2018006412A (ja) * 2016-06-28 2018-01-11 学校法人東北学院 半導体装置
WO2022075194A1 (ja) 2020-10-05 2022-04-14 富士フイルム株式会社 情報処理装置、情報処理装置の作動方法、情報処理装置の作動プログラム、及び情報管理システム

Also Published As

Publication number Publication date
JP5072210B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
US9941115B2 (en) Method for manufacturing semiconductor device
US8546210B2 (en) Semiconductor device and method for manufacturing the same
CN100411089C (zh) 半导体器件的制造方法
KR101158831B1 (ko) 반도체 칩 및 그 제조방법
JP5394682B2 (ja) 半導体装置
JP5072210B2 (ja) 半導体装置の作製方法
JP2009164629A (ja) 半導体装置の作製方法
JP2009158939A (ja) 半導体装置の作製方法
JP2009135350A (ja) 半導体装置の作製方法
CN101740584A (zh) 半导体器件的制造方法以及半导体器件和电子装置
JP2006066906A (ja) 薄膜集積回路の剥離方法および半導体装置の作製方法
JP4809600B2 (ja) 半導体装置の作製方法
JP5072217B2 (ja) 半導体装置の作製方法
JP2014090186A (ja) 半導体装置の作製方法
JP4689168B2 (ja) 半導体装置の作製方法
JP5303096B2 (ja) プロセッサ
JP2006121062A (ja) 半導体装置の作製方法、半導体装置及び電子機器
JP5008266B2 (ja) 半導体装置の作製方法
JP4757469B2 (ja) 半導体装置の作製方法
JP2006146890A (ja) アンテナおよびその作製方法並びに当該アンテナを備えた半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees